JPH10270545A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 素子分離幅の抑制と、ウエル分離と素子間の
分離の最適化を同時にできる半導体装置の製造方法を提
供する。 【解決手段】 基板２１上に第１のバッファ酸化膜２５
を形成する工程と、この第１のバッファ酸化膜上にレジ
ストをパターンニング後、前記第１のバッファ酸化膜を
通して第１導電型の不純物２７を注入する工程と、前記
不純物注入領域と隣接する領域にレジストのパターンニ
ングを行ない、前記第１導電型と反対の第２導電型の不
純物２９を注入する工程と、熱処理を行なって前記不純
物を拡散してウエルを形成する工程と、前記第１のバッ
ファ酸化膜を剥離する工程と、第２のバッファ酸化膜３
２を形成する工程と、窒化膜３３を形成してレジストを
素子形成領域にパターンニングした後、エッチングする
工程と、フィールド酸化を行なって素子分離領域を形成
する工程とを備えるようにする。これにより、素子分離
幅を抑制し、ウエル分離と素子間分離の最適化を図る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の製造
方法に係り、特に、バーズビークを小さくして素子分離
幅を抑制する素子分離間構造に関する。

【０００２】

【従来の技術】ＬＳＩでは、多くのデバイスを同一平面
に配置することから、デバイス間の相互干渉を防止する
ためにデバイスとデバイスの間は電気的に絶縁されなく
てはならない。そのため、デバイスとデバイスのアイソ
レーションには、ＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａ
ｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）法により形成される
厚い酸化膜（フィールド膜）が使用される。このＬＯＣ
ＯＳ法によるアイソレーションにおいて素子形成部の減
少する一つの大きな要素は、フィールド酸化膜の端部の
バーズビークにあり、これを減少させることが高集積化
のための重要な要素の一つとなっている。

【０００３】また、ＣＭＯＳ半導体装置等を形成する場
合には、同じ基板ウエハにＮＭＯＳＦＥＴとＰＭＯＳＦ
ＥＴを形成するためにＮ型基板ならＰウエル、Ｐ型基板
ならＮウエルを形成したり、或いはこれらの両ウエルを
形成することが行なわれる。ここで従来のウエル形成方
法について説明する。図３は従来のウエル形成方法を示
す工程図である。まず、図３（Ａ）に示すようにシリコ
ンの単結晶基板１に酸化膜２を形成し、更にその上に窒
化膜３を形成した後にフォトレジスト４でＰウエルマス
クを用いてパターンニングして、この窒化膜３をエッチ
ングする。そして、この露出した酸化膜２を通してＰウ
エル用不純物の注入を行なう。

【０００４】次に、図３（Ｂ）に示すように酸化膜２の
露出部分を選択酸化して（例えば２００ｎｍ程度）、窒
化膜３を剥離し、この後、剥離部分に反対側のチャネル
のＮウエル用の不純物を注入する。次に、図３（Ｃ）に
示すように、熱処理を行なって先に注入した不純物を拡
散することによってＰウエル５とＮウエル６を形成す
る。そして、先の酸化膜２を除去して、バッファ酸化膜
７を形成する。ここで注意されたい点は、ウエル５、６
の境界が、バーズビーク８（図３（Ｂ））によりマスク
の境界よりもずれてしまう点である。

【０００５】次に、図３（Ｄ）に示すように、窒化膜９
を形成した後、フォトレジストを塗布し、フィールド注
入用のマスクを用いて、フォトレジストパターン１０を
形成して素子分離領域をエッチングする。その後、フィ
ールド注入用のマスク１０を用いてパターンニングにて
Ｐチャネルフィールド注入を行なってチャネルストッパ
ＣＨ１を形成する。反対側のチャネルについても同様な
処理を行ない、Ｎチャネルフィールド注入を行ない、チ
ャネルストッパＣＨ２（図３（Ｅ））を形成する。次
に、図３（Ｅ）に示すように、バッファ酸化膜７の露出
部分を選択酸化してフィールド酸化膜１１を形成するこ
とにより、最終的な素子分離デバイス構造とする。

【０００６】次に、従来の他のウエル形成方法について
説明する。図４は従来の他のウエル形成方法を示す工程
図である。まず、図４（Ａ）に示すようにシリコン単結
晶基板１２上に初期酸化膜４０を所定の厚さ（例えば２
００ｎｍ程度）で生成し、フォトレジスト１３でパター
ンニング後、エッチング除去して位置合わせマーク１４
を形成する。次に、図４（Ｂ）に示すようにバッファ酸
化膜１５（例えば３０ｎｍ以上）を形成し、上記位置合
わせマーク１４をもとにフォトレジスト１６でパターン
ニングしてＰウエル用の不純物を注入する。

【０００７】次に、図４（Ｃ）に示すように、反対側の
チャネルにも上述したと同様な方法でフォトレジスト１
７でパターンニングしてＮウエル用の不純物を注入す
る。次に、図４（Ｄ）に示すように熱処理を行なうこと
によって上記不純物を拡散し、Ｐウエル１８とＮウエル
１９を形成する。次に、図４（Ｅ）に示すように窒化膜
９を形成して、パターンニングしてフィールド酸化膜形
成部（素子分離領域）のエッチングをする。その後、パ
ターンニングされたフォトレジスト５１よりなるフィー
ルド注入用のマスクを用いてＰチャネルフィールド注入
を行なってチャネルストッパＣＨ３を形成する。また、
反対側のチャネルも上述したと同様にＮチャネルフィー
ルド注入を行ない、チャネルストッパＣＨ４を形成す
る。次に、図４（Ｆ）に示すように、窒化膜９から露出
された部分を選択酸化することによって、フィールド酸
化膜２０を形成し、最終的な素子分離のデバイス構造と
する。

【０００８】

【発明が解決しようとする課題】ところで、一般的には
素子分離技術には、ＮＭＯＳとＰＭＯＳの分離を行なう
ためのウエルによる分離と、素子間の分離を行なうため
のフィールド酸化膜による分離があるが、これらの両分
離の重なった部分では、ウエル分離と素子間の分離の最
適化及びバーズビークの縮小がＬＳＩの微細化及び高集
積化にとって重要となる。

【０００９】しかしながら、従来の方法にあっては、以
下のような問題があった。図５は図３に示す構造よりも
広い部分の全体拡大図であり、図中、Ｔｒはソース、ド
レイン、ゲートよりなるトランジスタ素子である。ここ
で両ウエル注入をセルフアラインで行なうため、熱処理
を行なうと熱酸化による拡散とバーズビーク８によりウ
エル５、６の境界がマスクパターンよりもずれてしま
う。一方、ＮチャネルとＰチャネルのフィールド注入は
パターンニングにより位置決めされるので、上記ウエル
分離の注入の境界と素子分離の注入による境界がずれて
しまう。そのため、そのずれ分だけ素子分離領域が制限
されてしまい、微細化の妨げになるという問題がある。

【００１０】また、Ｐウエル５とＮウエル６とで表面段
差（図３（Ｅ）参照）が発生してしまうので、これが後
工程のゲートのフォトリソグラフィや配線工程において
悪影響を与えてしまい、微細化の妨げとなってしまうの
みならず、この段差部分で応力が発生するといった問題
もある。更には、窒化膜生成や選択酸化を行なうために
工程数も増加してコスト高になってしまう。また、Ｎチ
ャネル及びＰチャネルのフィールド注入のマスクが、ウ
エル注入マスクと兼用できない問題もあった。

【００１１】一方、前述のようにＬＳＩを微細化すると
ＬＯＣＯＳのバーズビークの減少が不可欠の要求とな
り、このバーズビークの減少にはバッファ酸化膜１５の
薄膜化が重要となるが、図４に示す方法においては、ウ
エルを形成する熱処理が高温で長時間であるため、バッ
ファ酸化膜１５を例えば２０ｎｍ以下に更に薄膜化する
と、酸化膜がストレスを受けてしまって穴が開いてしま
う場合が生ずる。すると、活性領域もストレスを受けて
トランジスタの駆動能力が低下してしまうので、現行以
下の薄膜化ができないといった問題がある。

【００１２】すなわち、図３に示す従来方法では、バッ
ファ酸化膜の薄膜化によるバーズビークの縮小が可能で
あるが、ウエル分離とフィールド酸化膜の分離の最適化
や表面段差の解決が困難であり、他方、図４に示す従来
方法では、ウエル分離とフィールド酸化膜の分離の最適
化は比較的容易であるが、バーズビークの縮小が困難で
あるという問題点がある。本発明は、以上のような問題
点に着目し、これを有効に解決すべく創案されたもので
あり、その目的は素子分離幅（バーズビーク）の抑制
と、ウエル分離と素子間分離の最適化を同時にできる半
導体装置の製造方法を提供することにある。

【００１３】

【課題を解決するための手段】本発明は、上記問題点を
解決するために、基板上に第１のバッファ酸化膜を形成
する工程と、この第１のバッファ酸化膜上にレジストを
パターンニング後、前記第１のバッファ酸化膜を通して
第１導電型の不純物を注入する工程と、前記不純物注入
領域と隣接する領域にレジストのパターンニングを行な
い、前記第１導電型と反対の第２導電型の不純物を注入
する工程と、熱処理を行なって前記不純物を拡散してウ
エルを形成する工程と、前記第１のバッファ酸化膜を剥
離する工程と、第２のバッファ酸化膜を形成する工程
と、窒化膜を形成してレジストを素子形成領域にパター
ンニングした後、エッチングする工程と、フィールド酸
化を行なって素子分離領域を形成する工程とを備えるよ
うに構成する。

【００１４】これにより、素子分離形成領域の幅を狭く
することができ、しかも、ウエルを分離する境界と素子
を分離する境界部分の段差も抑制することが可能とな
る。また、基板は第１導電型或いは第２導電型の不純物
を含み、上記エッチング工程と素子分離領域形成工程と
の間に、レジストをパターンニングして第１導電型の不
純物を注入した領域に基板と同一導電型の第３不純物イ
オンを注入する工程と、レジストをパターンニングして
第２導電型の不純物を注入した領域に基板と同一導電型
の第４不純物イオンを注入する工程の内、少なくとも一
方の工程を行うようにしてもよい。この場合、第３不純
物イオン及び第４不純物イオンを注入する前のパターン
ニングは、ウエルのマスクを使用すればよい。更に、こ
のパターンニングには、ウエルの位置合わせマークを用
いることができる。また、上記第２のバッファ酸化膜を
形成する工程と、窒化膜を形成する工程との間に、ポリ
シリコン膜の形成工程を含ませるようにしてもよい。

【００１５】

【発明の実施の形態】以下に、本発明に係る半導体装置
の製造方法の一実施例を添付図面の基づいて詳述する。
図１は本発明の半導体装置の製造方法を示す工程図であ
る。図中、２１は、例えばＰ型またはＮ型或いはこれら
の不純物を含まない単結晶シリコンよりなる基板であ
り、この表面に、まず、図１（Ａ）に示すように初期酸
化膜２２を例えば２００ｎｍ程度の厚みで生成し、これ
をフォトレジスト２３でパターンニングして位置合わせ
マーク２４を形成する。

【００１６】次に、図１（Ｂ）に示すように犠牲となる
第１のバッファ酸化膜２５を形成し、上記位置合わせマ
ーク２４を基準としてフォトレジスト２６でパターンニ
ングして例えばＰウエル用の第１導電型の不純物２７
を、上記第１の犠牲バッファ酸化膜２５を通して注入す
る。次に、図１（Ｃ）に示すように隣接するエリアの反
対側のチャネルにも上述したと同様な方法でフォトレジ
スト２８でパターンニングして、Ｎウエル用の第２導電
型の不純物２９を注入する。次に、図１（Ｄ）に示すよ
うに熱拡散を行なうことによって上記不純物を拡散し、
Ｐウエル３０とＮウエル３１を形成する。

【００１７】以上の工程は、従来方法として説明した図
４（Ａ）〜図４（Ｄ）までと同じ工程である。次に、図
１（Ｅ）に示すように先の第１の犠牲バッファ酸化膜２
５を除去し、薄い、例えば５ｎｍ程度の厚みの第２のバ
ッファ酸化膜３２を形成する。次に、図１（Ｆ）に示す
ように窒化膜３３を形成してフィールド酸化用のパター
ンニングを行なう。そして、フィールド酸化膜形成部
（素子分離領域）をエッチングする。その後、パターン
ニングされたフォトレジスト３４よりなるフィールド注
入用マスクを用いてＰチャネルフィールド注入を行な
い、チャネルストッパＣＨ５を形成する。また、反対側
のチャネルも上述したと同様にＮチャネルフィールド注
入を行ない、チャネルストッパＣＨ６を形成する（図１
（Ｇ）参照）。

【００１８】次に、図１（Ｇ）に示すように窒化膜３３
から露出された部分を選択的に酸化することによりフィ
ールド酸化膜３５を形成し、最終的な素子分離のデバイ
ス構造とする。尚、この後、各ウエル３０、３１には、
図５に示すようにソースとドレインとゲートよりなるト
ランジスタＴｒ等の素子が形成されることになる。この
ように、ウエル形成時には、厚い第１の犠牲バッファ酸
化膜２５で下層を保護しておき、フィールド酸化膜３５
を形成するための第２のバッファ酸化膜３２は、図４
（Ｅ）等に示すバッファ酸化膜１５より薄いものを用い
ているので、ウエル境界とフィールド境界を一致させて
これらの最適化を図ることができると同時に、バーズビ
ーク３６の幅も小さくすることができる。従って、各ウ
エル中の素子形成領域を、バーズビーク３６の幅が小さ
くなった分だけ大きくとることでき、高微細化及び高集
積化に対応することができる。

【００１９】また、この場合には、図１（Ｂ）及び図１
（Ｆ）に示すようにウエル注入のマスクとフィールド注
入のマスクとを兼用することができ、製造工程のコスト
を削減ることができる。尚、他の製造工程として、ＰＢ
ＬＯＣＯＳプロセスとするために図１（Ｅ）の次の工程
として、図２（Ａ）に示すように、第２のバッファ酸化
膜３２上に薄い例えば５０ｎｍ程度のポリシリコン膜３
７を形成するようにしてもよい。このポリシリコン膜３
７は、シリコンと比較して酸化スピードが遅く、更にス
トレスを吸収するという機能を有す。

【００２０】そして、この後は、図２（Ｂ）及び図２
（Ｃ）に示すように、図１（Ｆ）及び図１（Ｇ）と同様
の処理工程を行なってフィールド酸化膜３９を形成す
る。このようにＰＢＬＯＣＯＳプロセスを用いれば、バ
ーズビーク３８の幅は、図１（Ｇ）に示したバーズビー
ク３６の幅よりも更に小さく抑制することが可能とな
る。

【００２１】

【発明の効果】以上説明したように、本発明の半導体装
置の製造方法によれば、次のように優れた作用効果を発
揮することができる。厚いバッファ酸化膜の下で、熱拡
散を行なってウエルを形成し、その後、厚いバッファ酸
化膜を除去して薄いバッファ酸化膜を形成し、これを酸
化することによりフィールド酸化膜を形成するようにし
たので、ＬＳＩの微細化の妨げとなる素子分離領域（バ
ーズビークを含む）の幅を狭くすることができる。ま
た、ウエル境界とフィールド境界のずれを一致させてず
れをなくすことができるのみならず、この境界部分にお
ける段差を抑制することができる。更には、フィールド
注入用のマスクとウエル注入用のマスクとを兼用できる
ので、その分、製造コストを削減することができる。

【図面の簡単な説明】

【図１】本発明の半導体装置の製造工程を示す工程図で
ある。

【図２】本発明方法をＰＢＬＯＣＯＳプロセスに適用し
た場合を示す一部の工程図である。

【図３】トランジスタのウエル構造の従来の製造工程を
示す工程図である。

【図４】トランジスタのウエル構造の他の従来の製造工
程を示す工程図である。

【図５】図３に示す構造よりも広い部分の全体拡大図で
ある。

【符号の説明】

２１…基板、２５…第１の犠牲バッファ酸化膜、２７…
第１導電型の不純物、２９…第２導電型の不純物、３０
…Ｐウエル、３１…Ｎウエル、３２…第２のバッファ酸
化膜、３３…窒化膜、３５…フィールド酸化膜、３６，
３８…バーズビーク、３７…ポリシリコン膜。

Claims (5)

【特許請求の範囲】
1. 【請求項１】 基板上に第１のバッファ酸化膜を形成す
   る工程と、この第１のバッファ酸化膜上にレジストをパ
   ターンニング後、前記第１のバッファ酸化膜を通して第
   １導電型の不純物を注入する工程と、前記不純物注入領
   域と隣接する領域にレジストのパターンニングを行な
   い、前記第１導電型と反対の第２導電型の不純物を注入
   する工程と、熱処理を行なって前記不純物を拡散してウ
   エルを形成する工程と、前記第１のバッファ酸化膜を剥
   離する工程と、第２のバッファ酸化膜を形成する工程
   と、窒化膜を形成してレジストを素子形成領域にパター
   ンニングした後にエッチングする工程と、フィールド酸
   化を行なって素子分離領域を形成する工程とを備えたこ
   とを特徴とする半導体装置の製造方法。
2. 【請求項２】 前記基板は第１導電型或いは第２導電型
   の不純物を含み、前記エッチング工程と素子分離領域形
   成工程との間に、レジストをパターンニングして前記第
   １導電型の不純物を注入した領域に前記基板と同一導電
   型の第３不純物イオンを注入する工程と、レジストをパ
   ターンニングして前記第２導電型の不純物を注入した領
   域に前記基板と同一導電型の第４不純物イオンを注入す
   る工程の内、少なくとも一方の工程を行なうことを特徴
   とする半導体装置の製造方法。
3. 【請求項３】 前記第３不純物イオン、第４不純物イオ
   ンを注入する前のパターンニングは、前記ウエルのマス
   クを使用することを特徴とする請求項２記載の半導体装
   置の製造方法。
4. 【請求項４】 前記パターンニングは、前記ウエルの位
   置合わせマークを使用することを特徴とする請求項３記
   載の半導体装置の製造方法。
5. 【請求項５】 前記第２のバッファ酸化膜を形成する工
   程と、前記窒化膜を形成する工程との間に、ポリシリコ
   ン膜を形成する工程を設けるように構成したことを特徴
   とする請求項１乃至４記載の半導体装置の製造方法。