FR2776128A1 - Dispositif a inductance forme sur un substrat semiconducteur - Google Patents
Dispositif a inductance forme sur un substrat semiconducteur Download PDFInfo
- Publication number
- FR2776128A1 FR2776128A1 FR9814825A FR9814825A FR2776128A1 FR 2776128 A1 FR2776128 A1 FR 2776128A1 FR 9814825 A FR9814825 A FR 9814825A FR 9814825 A FR9814825 A FR 9814825A FR 2776128 A1 FR2776128 A1 FR 2776128A1
- Authority
- FR
- France
- Prior art keywords
- conductive film
- inductance device
- substrate
- semiconductor substrate
- junctions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000006698 induction Effects 0.000 title abstract 4
- 238000004891 communication Methods 0.000 title description 3
- 239000000758 substrate Substances 0.000 claims abstract description 100
- 239000004065 semiconductor Substances 0.000 claims abstract description 52
- 239000012535 impurity Substances 0.000 claims description 36
- 238000004804 winding Methods 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 9
- 239000004020 conductor Substances 0.000 claims description 4
- 238000002347 injection Methods 0.000 claims description 3
- 239000007924 injection Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 1
- 230000010287 polarization Effects 0.000 abstract 2
- 239000010408 film Substances 0.000 description 73
- 238000000034 method Methods 0.000 description 8
- 230000004907 flux Effects 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- -1 oxygen ions Chemical class 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/10—Inductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
Abstract
Selon un premier aspect de la présente invention, une pluralité de jonctions PN sont formées au niveau de la surface d'un substrat semiconducteur (10) au-dessous d'un film conducteur en forme de bande en boucle (16) présentant une conformation en spirale qui constitue un dispositif en inductance. Une tension de polarisation inversée est appliquée sur les jonctions PN et la surface du substrat est complètement appauvrie. Puisque la tension de polarisation inversée est appliquée sur les jonctions PN, même si la densité d'impuretés de la surface du substrat est élevée et que les jonctions PN adjacentes sont séparées jusqu'à un certain degré, l'extension des couches d'appauvrissement peut être augmentée et un appauvrissement complet de la surface du substrat peut être obtenu.
Description
ARRIÈRE-PLAN DE L'INVENTION
Domaine de l'invention La présente invention concerne un dispositif à inductance formé sur un substrat semiconducteur qui constitue un circuit intégré et plus particulièrement, un dispositif a inductance pour lequel il y a une faible
perte et une faible réduction d'inductance.
Art antérieur Récemment, on a observé une réduction des dimensions des dispositifs de communication portables tels que les téléphones portables. Cette réduction s'est accompagnée d'une demande croissante pour que les circuits haute fréquence utilisés dans ces petits dispositifs de communication portables soient constitués en utilisant des circuits intégrés pour lesquels des semiconducteurs en silicium sont utilisés. Ces circuits haute fréquence nécessitent non seulement des transistors, des résistances et des condensateurs mais également des dispositifs à inductance tels que des bobines et que des transformateurs. Par conséquent, les dispositifs a inductance doivent être formés sur un substrat en silicium en association avec des transistors et des résistances qui sont utilisés dans des circuits
intégrés.
Le dispositif à inductance est de façon générale constitué en déposant un film conducteur en aluminium en forme de bande en boucle de conformation en spirale ou en bobine sur un film isolant formé sur la surface d'un substrat semiconducteur. Cependant, avec cette structure, il est bien connu que puisque le substrat semiconducteur est situé très près du dispositif à inductance, un courant de fuite qui empêche une variation du flux magnétique généré lorsqu'un courant circule au travers du dispositif à inductance est généré dans le substrat semiconducteur de telle sorte que la
caractéristique du dispositif a inductance présente une perte.
Plus spécifiquement, si l'on suppose qu'une couche conductrice en forme de bande en boucle qui est déposée selon la conformation d'une bobine joue le rôle de bobine de primaire pour un transformateur, le substrat semiconducteur qui inclut des impuretés présente une résistance faible et sert par conséquent de bobine de secondaire en court-circuit dans une zone haute fréquence. La perte générée du fait de la présence de la bobine de secondaire est notable, plus particulièrement dans une zone haute fréquence, et plusieurs procédés permettant d'empêcher la survenue d'un courant de fuite dans le substrat semiconducteur ont été proposés. Dans la publication de brevet non examiné du Japon No Hei 7-183468 par exemple est décrit un procédé selon lequel une pluralité de jonctions PN sont formées au niveau de la surface d'un substrat semiconducteur en silicium et l'effet d'un courant de fuite est limité en utilisant des couches d'appauvrissement générées au niveau des jonctions PN. En d'autres termes, le passage d'un courant de fuite au travers de la surface du substrat semiconducteur est interdit par une pluralité de couches d'appauvrissement de telle sorte que le courant de fuite peut être réduit. En outre, dans la publication de brevet non examiné du Japon No Hei 7-235640 est proposé un procédé selon lequel une pluralité de jonctions PN sont formées au niveau de la surface d'un substrat semiconducteur en silicium et une tension de polarisation inversée commandée est appliquée sur les jonctions PN et des condensateurs constitués par des couches d'appauvrissement formées au niveau des
jonctions sont utilisés pour former un dispositif de circuit LC composite.
Selon cet art antérieur, la survenue d'un courant de fuite est également inhibée en utilisant les couches d'appauvrissement qui sont formées au
niveau de la surface du substrat.
La figure 6 est un schéma qui représente la structure d'un tel dispositif à inductance classique. Des zones d'impuretés de type N 14 sont formées au niveau de la surface d'un substrat semiconducteur de type P 10 et une pluralité de jonctions PN sont formées au niveau de la surface du substrat semiconducteur 10. Un film isolant 12 est déposé sur la surface du substrat semiconducteur 10 et un film conducteur en forme de bande en boucle 16 présentant une conformation en spirale est formé dessus. Une extrémité 16A du film conducteur en forme de bande en boucle est connectée à une ligne (non représentée) et l'autre extrémité 16B est connectée a une ligne inférieure 18 formée dans le film isolant 12. Lorsqu'un courant circule depuis une extrémité du film conducteur en forme de bande en boucle 16 jusqu'à l'autre extrémité suivant la direction indiquée par une flèche 22, un flux magnétique est
induit dans l'enroulement en spirale.
Puisque des couches d'appauvrissement sont formées au niveau des jonctions PN dans la structure représentée sur la figure 6, un nombre plus important des couches d'appauvrissement sont formées au niveau de la surface opposée du substrat 10, la valeur de résistance vis-à-vis du courant de fuite, lequel est généré dans le substrat semiconducteur 10 en relation avec le flux magnétique, comme généré par le dispositif à inductance constitué par le film conducteur en forme de bande en boucle 16, est augmentée, et le courant de fuite peut être inhibé de telle sorte qu'une perte due au courant de fuite et qu'une réduction de l'inductance peuvent être empêchées. Cependant, dans l'art antérieur mentionné ci-avant, une pluralité de couches d'appauvrissement sont tout simplement formées au niveau de la surface du substrat semiconducteur 10 et un courant de fuite est encore induit au niveau de la surface. C'est-à-dire que puisqu'une zone semiconductrice non appauvrie est présente entre la bobine de primaire du film conducteur en forme de bande en boucle 16 et la bobine de secondaire, qui est la voie prise par le courant de fuite dans le substrat 10, I'inductance mutuelle générée entre les bobines n'est pas faible. Bien que la totalité de la surface du substrat semiconducteur puisse devenir appauvrie, la finesse de définition du traitement est automatiquement limitée pour former des zones contenant des impuretés 14 présentant un type de conductivité opposé à celui du substrat 10, au niveau de la surface du substrat 10 sur laquelle un circuit intégré est monté. Par conséquent, il est difficile de former une pluralité de jonctions PN adjacentes qui puissent appauvrir de façon adéquate la totalité de la surface du substrat 10. En outre, puisque le substrat semiconducteur 10 sur lequel le circuit intégré est monté présente lui-même une densité d'impuretés élevée, la largeur de la couche d'appauvrissement qui s'étend naturellement entre les jonctions PN formées au niveau de la surface n'est pas très importante. En tant que résultat, au plus une couche d'appauvrissement mince est formée le long des jonctions PN. Par conséquent, la totalité de la surface du substrat 10 n'est pas appauvrie et comme il est décrit ci-avant, I'art antérieur permet d'assurer un effet grâce auquel la valeur de résistance est réduite seulement dans une
zone dans laquelle un courant de fuite se produit.
En outre, comme représenté selon un circuit équivalent de la figure 7, la densité des impuretés dans le substrat 10 est comparativement élevée et une résistance Rs à l'intérieur du substrat est comparativement faible. Une résistance rn dans les zones d'impuretés de type N 14 formées dans la surface du substrat 10 est également comparativement faible. Par conséquent, un condensateur constitué par la jonction PN et par le film isolant 12 est connecté électriquement à un dispositif à inductance L et il affecte sa caractéristique. Comme décrit ci-avant, puisque le dispositif à inductance, qui est le film conducteur en forme de bande en boucle 16, joue le rôle de bobine de primaire et que la voie du courant de fuite dans le substrat joue le rôle de bobine de secondaire, afin de réduire la perte subie par le dispositif à inductance et afin d'améliorer sa caractéristique, la résistance de l'isolation entre les bobines doit être augmentée et
l'inductance relative efficace entre les bobines doit être réduite.
En outre, comme représenté sur la figure 6, lorsqu'un courant 22 circule au travers du film conducteur en forme de bande en boucle 16, un courant de fuite 20 est généré non seulement dans le substrat mais également dans le film conducteur en forme de bande en boucle 16. Puisque de nombreux flux magnétiques sont générés, plus particulièrement au niveau du film conducteur en forme de bande en boucle 16 qui est enroulé au niveau d'une partie intemrne, un courant de fuite important 20 survient. Puisque ce courant de fuite dans le film conducteur 16 est également un facteur de perte, sa survenue doit être évitée. Afin d'éviter la survenue d'un courant de fuite, la largeur du film conducteur en forme de bande en boucle 16 doit être rétrécie; cependant, ceci n'est pas réalisable du fait que dans ce cas, la résistance du film conducteur 16 serait augmentée et son élément
d'inductance serait également augmenté.
RÉSUMÉ DE L'INVENTION
Par conséquent, un objet de la présente invention consiste à proposer un dispositif à inductance présentant une structure dans laquelle l'isolation disposée entre un film conducteur en forme de bande en boucle sur la surface d'un dispositif semiconducteur et les zones dans un substrat semiconducteur est améliorée de manière à
être importante.
Un autre objet de la présente invention consiste à proposer un dispositif à inductance pour lequel la survenue d'un courant de fuite dans un film conducteur en forme de bande en boucle formé sur la
surface d'un substrat semiconducteur est empêchée.
Afin d'atteindre les objets mentionnés ci-avant, selon un premier aspect de la présente invention, une pluralité de jonctions PN sont formées au niveau de la surface d'un substrat semiconducteur sous un film conducteur en forme de bande en boucle présentant une conformation en spirale qui constitue un dispositif à inductance. Une tension de polarisation inversée est appliquée sur les jonctions PN et la surface du substrat est complètement appauvrie. Puisque la tension de polarisation inversée est appliquée sur les jonctions PN, même si la densité d'impuretés de la surface du substrat est élevée et si les jonctions PN adjacentes sont séparées jusqu'à un certain degré, l'extension des couches d'appauvrissement peut être augmentée et un
appauvrissement complet de la surface du substrat peut être réalisé.
En outre, afin d'atteindre les objets mentionnés ci-avant, selon un second aspect de la présente invention, une zone isolante épaisse est formée au moyen d'une injection d'ions d'oxygène dans la surface d'un substrat au-dessous d'un film conducteur en forme de bande en boucle selon une conformation en spirale qui constitue un dispositif à inductance. La zone isolante est plus épaisse que le film mince isolant utilisé pour un câblage qui est formé sur une zone de dispositif de circuit intégré ordinaire. Du fait de la zone isolante épaisse, l'inductance mutuelle substantielle entre la première bobine, qui est le dispositif à inductance, et la seconde bobine, qui est la voie pour un courant de fuite dans le substrat semiconducteur, peut être réduite. En outre, puisqu'une meilleure isolation peut être obtenue que lorsque la surface du substrat est complètement appauvrie en utilisant les
jonctions PN, la perte du dispositif à inductance est faible.
En outre, afin d'atteindre les objets mentionnés ci-avant, selon un troisième aspect, une fente s'étendant suivant une direction d'enroulement de bobine est formée dans un film conducteur en forme de bande en boucle présentant une conformation de bobine de telle sorte que le film conducteur en forme de bande en boucle est construit au moyen d'une pluralité de fils parallèles qui s'étendent suivant la direction de l'enroulement de bobine. Avec cette structure, la voie d'un courant de fuite généré dans le film conducteur en forme de bande en boucle peut être supprimée et la survenue du courant de fuite et la
perte de l'inductance peuvent être réduites.
Afin d'atteindre les objets mentionnés ci-avant, selon un quatrième aspect, un film conducteur en forme de bande en boucle formé selon une conformation de bobine est constitué en un matériau conducteur anisotrope dont la conductivité suivant la direction de l'enroulement de bobine est supérieure à sa conductivité suivant une direction perpendiculaire à celle de l'enroulement de bobine. Lorsque le film conducteur en forme de bande en boucle est constitué par exemple en un matériau supraconducteur d'oxyde ou en un matériau conducteur organique, la conductivité suivant la direction de l'enroulement de bobine sera élevée et la conductivité suivant la direction perpendiculaire sera faible. Lorsque ce matériau est utilisé pour le film conducteur en forme de bande en boucle, une augmentation de la résistance du film conducteur suivant la direction de l'enroulement de bobine peut être évitée et un courant de fuite qui
survient de façon interne peut être réduit.
BRÈVE DESCRIPTION DES DESSINS
La figure 1 est un schéma qui représente la structure d'un dispositif à inductance selon un mode de réalisation de la présente invention; la figure 2 est une vue en coupe détaillée du dispositif à inductance de la figure 1 suite à l'application d'une tension de polarisation inversée; la figure 3 est une vue en coupe d'un dispositif à inductance selon un autre mode de réalisation de la présente invention; la figure 4 est une vue en perspective en coupe partielle du dispositif à inductance représenté sur la figure 3; la figure 5 est une vue en plan de la structure d'un autre dispositif à inductance; la figure 6 est un schéma qui représente la structure d'un dispositif à inductance classique; et la figure 7 est un schéma qui représente un circuit équivalent
pour la figure 6.
DESCRIPTION DETAILLÉE DES MODES DE RÉALISATION
PREFERES
Les modes de réalisation préférés de la présente invention seront maintenant décrits. Il doit être cependant noté que le cadre technique de la présente invention n'est pas limité à ces modes de réalisation. La figure 1 est un schéma qui représente la structure d'un dispositif à inductance selon un mode de réalisation de la présente invention. Selon ce mode de réalisation, une pluralité de zones d'impuretés de type N 14 sont formées dans la surface d'un substrat semiconducteur de type P 10 de telle sorte qu'une pluralité de jonctions PN soient formées au niveau de la surface. En outre, une zone d'impuretés noyée de type N 30 présentant une densité d'impuretés plus élevée est formée à l'intérieur du substrat semiconducteur 10. Une injection d'ions haute énergie par exemple peut être utilisée pour former la zone d'impuretés noyée 30. La zone d'impuretés noyée 30 est introduite dans la surface du substrat 10 par l'intermédiaire d'une zone d'impuretés de type N 32 qui est formée en même temps que les zones d'impuretés de type N 14. Une tension de polarisation inversée V est appliquée sur les jonctions PN entre le substrat semiconducteur de type P 10 et les zones d'impuretés de type N 14. La tension de polarisation inversée V présente un niveau qui est tel que les couches d'appauvrissement qui s'étendent vers l'extérieur depuis les jonctions PN au niveau de la
surface du substrat 10 peuvent être liées.
La figure 2 est une vue en coupe détaillée du dispositif à inductance de la figure 1 à l'instant de l'application de la tension de polarisation inversée. Comme il apparaît au vu des distributions de densité d'impuretés représentées sur le côté droit de la figure 2, une densité d'impuretés 14N de la zone d'impuretés de type N 14 est faible au niveau de la surface du substrat 10 et elle devient progressivement plus élevée lorsqu'on se déplace vers l'intérieur depuis la surface du substrat 10 tandis qu'une densité d'impuretés 30N de la zone d'impuretés noyée 30 est supérieure à celle de la zone d'impuretés de
type N 14.
La tension de polarisation inversée V qui doit être appliquée entre les jonctions PN au niveau de la surface du substrat 10 est transmise depuis une couche conductrice 33 sur la surface du substrat 10 au travers d'une zone d'impuretés de type N 32 et de la zone d'impuretés noyée de type N 30 et est appliquée sur les zones d'impuretés de type N 14 qui forment les jonctions PN sous le dispositif à inductance 16. Par conséquent, les couches d'appauvrissement qui s'étendent depuis les jonctions PN sont étalées comme indiqué par les lignes en pointillés. C'est-à-dire que les extensions des couches d'appauvrissement à proximité de la surface du substrat 10 sont importantes et les couches d'appauvrissement qui s'étendent depuis les jonctions PN adjacentes sont liées ensemble de telle sorte que la surface du substrat 10 est complètement appauvrie. Les extensions des couches d'appauvrissement qui s'étendent depuis les jonctions PN à l'intérieur du substrat 10 présentant la densité d'impuretés élevée sont plus petites que les extensions à proximité de la surface du substrat 10. Par conséquent, la tension appliquée depuis la zone d'impuretés noyée 30 à l'intérieur du substrat 10 est efficacement appliquée sur la surface après passage au travers d'une zone non appauvrie perpendiculaire dans la zone d'impuretés 14 (une zone semiconductrice de type N) de telle sorte que l'appauvrissement
complet au niveau de la surface du substrat 10 est assuré.
Dans l'exemple de la figure 1, une pluralité de zones d'impuretés de type N 14 sont formées selon une vue en plan dans la surface du substrat semiconducteur du type P 10; cependant, la présente invention n'est pas limitée à cet agencement; N zones d'impuretés peuvent être agencées selon une conformation de réseau ou de petites zones peuvent être agencées selon une conformation matricielle. Si davantage de jonctions PN sont agencées au niveau de la surface du substrat 10, jusqu'à la totalité de la surface du substrat peut être aisément appauvrie en utilisant des couches
d'appauvrissement qui s'étendent depuis les jonctions PN.
Selon ce mode de réalisation, un film conducteur en forme de bande en boucle et de conformation en bobine 16 qui constitue le dispositif à inductance est formé sur un film isolant 12 qui recouvre la zone o les jonctions PN sont formées. Comme représenté sur la figure 1, le film conducteur en forme de bande en boucle 16 inclut une
fente 34 qui s'étend suivant la direction de l'enroulement de bobine.
Par conséquent, la structure du film conducteur en forme de bande en boucle 16 est constituée par une pluralité de fils connectés en parallèle
et étendus suivant la direction de l'enroulement de bobine.
Puisque la fente 34 est formée dans le film conducteur en forme de bande en boucle 16, un courant de fuite généré dans le film conducteur en forme de bande en boucle 16 peut être réduit même lorsqu'il y a un courant qui circule entre les extrémités 16A et 16B du film conducteur en forme de bande en boucle 16. Le film conducteur en forme de bande en boucle 16 qui constitue le dispositif à inductance doit présenter une largeur spécifique de telle sorte que le film 16 n'inclue pas d'élément d'inductance. Cependant, si la largeur de ligne est trop importante à cette fin, de nombreux flux magnétiques traverseront la bobine, plus particulièrement sa partie interne, et un courant de fuite associé sera généré dans le film conducteur en forme de bande en boucle 16. Selon ce mode de réalisation par conséquent, la fente 34 est formée dans le film conducteur en forme de bande en boucle 16 afin d'inhiber la survenue de courants de fuite. En tant que résultat, une voie d'une circulation de courant de fuite suivant la direction de la largeur du film conducteur en forme de bande en boucle 16 est supprimée et par conséquent, la génération d'un courant de fuite peut s'effectuer dans seulement une petite zone. Même si la fente 34 est formée dedans, puisque le film conducteur en forme de bande en boucle 16 est connecté en parallèle, la résistance suivant la direction
de l'enroulement de bobine ne sera pas réduite.
Il est également efficace de former la fente 34 seulement dans la partie de bobine interne du film conducteur en forme de bande en boucle 16. Puisque davantage de flux magnétiques pénètrent dans la partie de bobine interne que dans la partie de bobine externe, les courants de fuite peuvent être inhibés efficacement en formant la fente seulement dans la partie de bobine interne du film conducteur en forme
de bande en boucle 16.
La figure 3 est une vue en coupe d'un dispositif à inductance selon un autre mode de réalisation de la présente invention. Sur la figure 3 sont représentés un film conducteur en forme de bande en boucle 16 qui constitue un dispositif à inductance et un transistor
métal-oxyde-semiconducteur (MOS) 42 qui constitue un circuit intégré.
Le transistor MOS 42 classique inclut des zones de source-drain de type N 43 formées au niveau de la surface d'un substrat de type P 10, une électrode de grille 44 formée sur un film d'oxyde de grille et une couche de cablage 45 appliquée sur un film isolant 12 déposé sur la surface du substrat 10. Le film isolant 12 est un film en dioxyde de silicium formé par exemple en utilisant un procédé de dépôt chimique en phase vapeur (CVD) et son épaisseur globale est au plus d'approximativement 5000 A. Au-dessous de la zone au niveau de laquelle le film conducteur en forme de bande en boucle 16 qui constitue le dispositif à inductance est formé, une zone isolante épaisse 40 est formée, laquelle s'étend vers l'intérieur depuis la surface du substrat 10. Afin de former cette zone isolante 40, un procédé simox, soit un procédé qui est utilisé pour former une structure silicium sur isolant (SOI) sur un substrat semiconducteur, est utilisé. Plus spécifiquement, conformément au procédé simox, des ions d'oxygène sont injectés dans la surface du substrat 10 de telle sorte qu'une zone épaisse qui s'étend vers l'intérieur depuis la surface du substrat en silicium semiconducteur 10 peut être modifiée selon une zone en dioxyde de silicium 40. Par conséquent, I'épaisseur du film isolant 40 est par exemple égale ou supérieure à 1000 A, et elle est considérablement plus importante que celle du film isolant de câblage 12 sur le dispositif de circuit intégré classique. Comme décrit ci-avant, puisque non seulement le film isolant de câblage 12 mais également la zone isolante épaisse 40 qui s'étend vers l'intérieur depuis la surface du substrat 10 sont formés au-dessous du film conducteur en forme de bande en boucle 16 qui constitue le dispositif à inductance, le film conducteur en forme de bande en boucle 16 est complètement isolé de la zone semiconductrice à l'intérieur du substrat 10. En outre, la distance entre les deux peut être étendue et I'inductance mutuelle entre la bobine de primaire, constituée par le film conducteur en forme de bande en boucle 16, et la bobine de secondaire, constituée par un courant de fuite généré à l'intérieur du substrat 10, peut être réduite. En outre, la génération d'un courant de
fuite dans le substrat 10 est également limitée.
La figure 4 est une vue en perspective en coupe partielle du dispositif à inductance de la figure 3. Comme représenté sur la figure 4, la zone isolante épaisse 40 est formée au-dessous du film conducteur en forme de bande en boucle 16. En outre, une pluralité de fentes 34 sont formées dans la partie interne de la conformation de bobine du film conducteur en forme de bande en boucle 16. Puisque les fentes 34 sont formées dans la partie interne de la bobine o une densité de flux magnétique élevée est générée lorsqu'un courant circule au travers du film conducteur en forme de bande en boucle 16, la génération d'un courant de fuite dans le film conducteur en forme de
bande en boucle 16 peut être réduite de manière davantage efficace.
La figure 5 est une vue en plan de la structure d'un autre dispositif à inductance présenté à titre d'exemple. Selon cet exemple, un film conducteur en forme de bande en boucle qui constitue le dispositif à inductance est réalisé en un matériau qui présente une conductivité anisotrope dans lequel la conductivité suivant la direction de l'enroulement de bobine est supérieure à la conductivité suivant la direction perpendiculaire, afin de réduire un courant de fuite qui est généré dans le film conducteur en forme de bande en boucle. Le matériau peut être par exemple un matériau supraconducteur d'oxyde de céramique tel que Y2Ba4Cu7015 ou LaBa2Cu307 ou un matériau conducteur organique tel que du polyacéthylène. Un film mince réalisé en l'un de ces matériaux est formé par pulvérisation ou par évaporation réactive et est traité selon une conformation souhaitable au moyen d'une gravure chimique ou d'une gravure ionique de telle sorte que sa conductivité suivant une direction spécifique soit supérieure à sa
conductivité perpendiculairement à la direction spécifique.
Dans l'exemple de la figure 5, la conformation de bobine du film conducteur en forme de bande en boucle est constituée par des fils de couche inférieure horizontaux 161, 163, 165 et 167 et par des fils de couche supérieure verticaux 160, 162, 164 et 166. En utilisant le procédé mentionné ci-avant, tout d'abord une couche conductrice anisotrope pour un câblage de couche inférieure est formée et est gravée selon un motif suivant la direction horizontale sur la figure 5 afin de former les fils de couche inférieure 161, 163, 165 et 167. Puis une couche isolante est formée dessus et des trous de via sont formés afin
de réaliser des connexions entre les couches supérieure et inférieure.
En outre, une couche conductrice anisotrope pour le câblage de couche supérieure est formée et est gravée selon un motif suivant la direction verticale sur la figure 5 afin de former les fils de couche supérieure 160, 162, 164 et 166. En tant que résultat, le film conducteur en forme de bande en boucle a conformation de bobine est constitué, lequel s'étend depuis une extrémité 16A jusqu'à l'autre extrémité 16B. La conductivité des fils de couche inférieure 161, 163, 165 et 167 suivant la direction de l'enroulement de bobine comme indiqué par des flèches (direction horizontale) sur la figure 5 est supérieure à la conductivité perpendiculairement à cette direction. De façon similaire, la conductivité des fils de couche supérieure 160, 162, 164 et 166 suivant la direction de l'enroulement de bobine comme indiqué par des flèches (direction verticale) sur la figure 5 est supérieure à la conductivité perpendiculairement à cette direction. Par conséquent, le film conducteur en forme de bande en boucle du dispositif à inductance de la figure 5 permet de réduire un courant de fuite généré dedans sans sacrifier la conductivité suivant la direction de l'enroulement de bobine. Comme décrit ci-avant, selon la présente invention, en relation avec un dispositif à inductance formé sur un substrat semiconducteur, une pluralité de jonctions PN sont formées au niveau de la surface du substrat au-dessous d'un film conducteur en forme de bande en boucle qui constitue le dispositif à inductance et la tension de polarisation inversée est appliquée sur les jonctions PN afin d'appauvrir complètement la surface du substrat. Par conséquent, un courant de
fuite qui est généré au niveau de la surface du substrat peut être réduit.
En outre, l'inductance relative entre la bobine de primaire constituée par le film conducteur en forme de bande en boucle sur la surface du substratet la bobine de secondaire, laquelle est créée par un courant de fuite généré à l'intérieur du substrat, peut être réduite. Par conséquent, une perte de la caractéristique du dispositif à inductance
peut être réduite.
En outre, selon la présente invention, puisque la zone isolante épaisse est formée à l'intérieur du substrat au-dessous du film conducteur en forme de bande en boucle qui constitue le dispositif à inductance qui est formé sur le dispositif semiconducteur, un courant de fuite généré dans le substrat peut être réduit. En outre, I'inductance mutuelle entre la bobine de primaire constituée par le film conducteur en forme de bande en boucle sur la surface du substrat et la bobine de secondaire, laquelle est créée par un courant de fuite généré à l'intérieur du substrat, peut être réduite. Par conséquent, une perte de
la caractéristique du dispositif à inductance peut être réduite.
En outre, selon la présente invention, puisqu'une fente est formée dans le film conducteur en forme de bande en boucle qui constitue le dispositif à inductance qui est formé sur le substrat semiconducteur, un courant de fuite généré dans le film conducteur en forme de bande en boucle peut être réduit. Par conséquent, une perte
de la caractéristique du dispositif à inductance peut être réduite.
En outre, selon la présente invention, puisqu'un matériau présentant une conductivité anisotrope dans lequel la conductivité suivant la direction de l'enroulement de bobine est supérieure à la conductivité suivant la direction perpendiculaire est utilisé pour le film conducteur en forme de bande en boucle qui constitue le dispositif à inductance qui est formé sur le substrat semiconducteur, un courant de fuite généré dans le film conducteur en forme de bande en boucle peut être réduit et par conséquent, une perte de la caractéristique du
dispositif à inductance peut être réduite.
Claims (8)
1. Dispositif à inductance formé sur un substrat semiconducteur (10), caractérisé en ce qu'il comprend: une pluralité de jonctions PN formées au niveau de la surface dudit substrat semiconducteur; et un film conducteur en forme de bande en boucle (16) présentant une conformation de bobine et constituant ledit dispositif à inductance, formé sur un film isolant (12) au-dessus d'une zone dans laquelle ladite pluralité de jonctions PN sont formées, dans lequel une tension de polarisation inversée est appliquée entre ladite pluralité de jonctions PN de telle sorte qu'au moins une zone de surface dudit substrat semiconducteur soit complètement appauvrie.
2. Dispositif a inductance selon la revendication 1, caractérisé en ce que: ledit substrat semiconducteur (10) présente un premier type de conductivité, des premières zones d'impuretés (14) présentant un type de conductivité opposé dont la densité d'impuretés augmente progressivement depuis la surface du substrat en direction de l'intérieur du substrat sont formées au niveau de ladite surface dudit substrat de telle sorte que lesdites jonctions PN soient formées; et la tension de polarisation inversée appliquée auxdites premières zones d'impuretés (14) est appliquée depuis une partie
interne desdites premières zones d'impuretés dans ledit substrat (10).
3. Dispositif à inductance selon la revendication 2, caractérisé en ce qu'il comprend en outre: une seconde zone d'impuretés (30) présentant ledit type de conductivité opposé, qui est connectée auxdites premières zones d'impuretés (14) et qui est noyée dans ledit substrat (10), dans lequel ladite tension de polarisation inversée est
appliquée au travers de ladite seconde zone d'impuretés (30).
4. Dispositif à semiconducteur comportant un dispositif à inductance formé sur un substrat semiconducteur (10), caractérisé en ce qu'il comprend: une zone isolante (40) présentant une épaisseur spécifique, formée vers l'intérieur par rapport à la surface dudit substrat semiconducteur (10) et formée au moyen d'une injection d'oxygène; un film conducteur en forme de bande en boucle (16) présentant une conformation de bobine et constituant ledit dispositif à inductance, formé au-dessus de la zone dans laquelle la zone isolante (40) est formée; un élément de circuit formé dans une zone différente séparée de ladite zone isolante dans ledit substrat semiconducteur (10); un film isolant (12), qui est plus mince que ladite zone isolante, formé dans une zone au niveau de laquelle ledit élément de circuit est formé; et une couche de câblage connectée audit élément de circuit et
formée sur ledit film isolant (12).
5. Dispositif à inductance formé sur un substrat semiconducteur (10), caractérisé en ce qu'il comprend: un film isolant (12) formé sur la surface dudit substrat semiconducteur (10); et un film conducteur en forme de bande en boucle (16) présentant une conformation de bobine et constituant ledit dispositif à inductance, formé sur ledit film isolant (12), dans lequel une fente (34) est formée dans ledit film conducteur en forme de bande en boucle (16) suivant la direction d'enroulement de bobine.
6. Dispositif à inductance formé sur un substrat semiconducteur (10), caractérisé en ce qu'il comprend un film isolant (12) formé sur la surface dudit substrat semiconducteur; et un film conducteur en forme de bande en boucle (16) présentant une conformation de bobine et constituant ledit dispositif à inductance, formé sur ledit film isolant (12), dans lequel, pour ledit film conducteur en forme de bande en boucle, une pluralité de motifs de câblage suivant la direction
d'enroulement de bobine sont agencés en parallèle.
7. Dispositif à inductance formé sur un substrat semiconducteur (10), caractérisé en ce qu'il comprend: un film isolant (12) formé sur la surface dudit substrat semiconducteur; et un film conducteur en forme de bande en boucle (16) présentant une conformation de bobine et constituant ledit dispositif à inductance, formé sur ledit film isolant (12), dans lequel ledit film conducteur en forme de bande en boucle (16) est réalisé en un matériau présentant une conductivité anisotrope selon laquelle une conductivité suivant la direction d'enroulement de bobine est supérieure à une conductivité suivant la direction
perpendiculaire à ladite direction d'enroulement de bobine.
8. Dispositif à inductance selon la revendication 7, caractérisé en ce que ledit film conducteur en forme de bande en boucle (16) est réalisé en un matériau supraconducteur d'oxyde ou en
un matériau conducteur organique.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05962098A JP3942264B2 (ja) | 1998-03-11 | 1998-03-11 | 半導体基板上に形成されるインダクタンス素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2776128A1 true FR2776128A1 (fr) | 1999-09-17 |
| FR2776128B1 FR2776128B1 (fr) | 2005-04-15 |
Family
ID=13118479
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9814825A Expired - Fee Related FR2776128B1 (fr) | 1998-03-11 | 1998-11-25 | Dispositif a inductance forme sur un substrat semiconducteur |
Country Status (5)
| Country | Link |
|---|---|
| US (3) | US6225677B1 (fr) |
| JP (1) | JP3942264B2 (fr) |
| KR (1) | KR100334041B1 (fr) |
| FR (1) | FR2776128B1 (fr) |
| TW (1) | TW401639B (fr) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2798220A1 (fr) * | 1999-08-12 | 2001-03-09 | United Microelectronics Corp | Inductance et procede de fabrication |
| FR2808122A1 (fr) * | 2000-04-19 | 2001-10-26 | Mitsubishi Electric Corp | Dispositif a semiconducteurs et procede pour sa fabrication |
| EP1160841A2 (fr) * | 2000-05-30 | 2001-12-05 | Programmable Silicon Solutions | Circuits intégrés à éléments inductifs |
| EP1160842A2 (fr) * | 2000-05-30 | 2001-12-05 | Programmable Silicon Solutions | Circuits integrés à haute fréquence |
| WO2001093317A1 (fr) * | 2000-05-30 | 2001-12-06 | Programmable Silicon Solutions | Circuits inducteurs integres |
| US6441442B1 (en) | 2000-05-30 | 2002-08-27 | Programmable Silicon Solutions | Integrated inductive circuits |
| US6917095B1 (en) | 2000-05-30 | 2005-07-12 | Altera Corporation | Integrated radio frequency circuits |
Families Citing this family (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6489663B2 (en) * | 2001-01-02 | 2002-12-03 | International Business Machines Corporation | Spiral inductor semiconducting device with grounding strips and conducting vias |
| DE10136740A1 (de) * | 2001-07-27 | 2002-10-24 | Infineon Technologies Ag | Integriertes, induktives Bauelement |
| JP3754406B2 (ja) * | 2002-09-13 | 2006-03-15 | 富士通株式会社 | 可変インダクタおよびそのインダクタンス調整方法 |
| FR2846792A1 (fr) * | 2002-10-30 | 2004-05-07 | Commissariat Energie Atomique | Composant microelectrique radiofrequence et procede de realisation |
| US20040195650A1 (en) * | 2003-04-04 | 2004-10-07 | Tsung-Ju Yang | High-Q inductor device with a shielding pattern embedded in a substrate |
| US6989578B2 (en) * | 2003-07-31 | 2006-01-24 | Taiwan Semiconductor Manufacturing Company | Inductor Q value improvement |
| DE60337036D1 (de) * | 2003-08-28 | 2011-06-16 | Hitachi Ltd | Halbleiterbauelement und verfahren zu seiner herstellung |
| DE102004014752B4 (de) * | 2004-03-25 | 2008-11-20 | Infineon Technologies Ag | Halbleiterbauelement mit kernlosem Wandler und Halbbrücke |
| US7508280B2 (en) * | 2005-07-19 | 2009-03-24 | Lc Tank Llc | Frequency adjustment techniques in coupled LC tank circuits |
| US7250826B2 (en) * | 2005-07-19 | 2007-07-31 | Lctank Llc | Mutual inductance in transformer based tank circuitry |
| US7511588B2 (en) * | 2005-07-19 | 2009-03-31 | Lctank Llc | Flux linked LC tank circuits forming distributed clock networks |
| US7786836B2 (en) * | 2005-07-19 | 2010-08-31 | Lctank Llc | Fabrication of inductors in transformer based tank circuitry |
| US7279426B2 (en) * | 2005-09-22 | 2007-10-09 | International Business Machines Corporation | Like integrated circuit devices with different depth |
| JP4647484B2 (ja) * | 2005-12-27 | 2011-03-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US7402890B2 (en) * | 2006-06-02 | 2008-07-22 | International Business Machines Corporation | Method for symmetric capacitor formation |
| GB2440365A (en) * | 2006-07-21 | 2008-01-30 | X Fab Uk Ltd | A semiconductor device |
| US7948055B2 (en) * | 2006-08-31 | 2011-05-24 | United Microelectronics Corp. | Inductor formed on semiconductor substrate |
| KR100883036B1 (ko) * | 2007-07-25 | 2009-02-09 | 주식회사 동부하이텍 | 반도체 소자용 인덕터 및 그 제조 방법 |
| US20100193904A1 (en) * | 2009-01-30 | 2010-08-05 | Watt Jeffrey T | Integrated circuit inductor with doped substrate |
| GB0918221D0 (en) * | 2009-10-16 | 2009-12-02 | Cambridge Silicon Radio Ltd | Inductor structure |
| KR101121645B1 (ko) * | 2010-03-22 | 2012-02-28 | 삼성전기주식회사 | 평면형 트랜스포머 |
| TWI498928B (zh) * | 2010-08-04 | 2015-09-01 | Richwave Technology Corp | 螺旋電感元件 |
| CN102376700A (zh) * | 2010-08-04 | 2012-03-14 | 立积电子股份有限公司 | 电子组件及其制法、螺旋电感组件及其制法 |
| US8686539B1 (en) * | 2010-10-15 | 2014-04-01 | Xilinx, Inc. | Inductor having a deep-well noise isolation shield |
| WO2012121724A1 (fr) * | 2011-03-09 | 2012-09-13 | Hewlett-Packard Development Company, L.P. | Bobine de puissance plate pour applications de charge sans fil |
| CN102522385A (zh) * | 2011-12-30 | 2012-06-27 | 上海集成电路研发中心有限公司 | 片上集成铜电感 |
| US8878334B1 (en) * | 2012-03-23 | 2014-11-04 | Altera Corporation | Integrated circuit resistors with reduced parasitic capacitance |
| JP6057534B2 (ja) * | 2012-04-18 | 2017-01-11 | 住重試験検査株式会社 | 半導体装置の製造方法 |
| CN103474414B (zh) * | 2012-06-06 | 2016-03-16 | 中芯国际集成电路制造(上海)有限公司 | 电感及其形成方法 |
| JP5719000B2 (ja) * | 2013-09-17 | 2015-05-13 | 学校法人慶應義塾 | 集積回路装置 |
| JP6375872B2 (ja) * | 2014-10-29 | 2018-08-22 | 住友電気工業株式会社 | 超電導マグネットおよび超電導機器 |
| TWI587329B (zh) * | 2014-10-31 | 2017-06-11 | 台灣東電化股份有限公司 | 無線充電印刷電路板線圈結構 |
| JP7056016B2 (ja) * | 2017-06-13 | 2022-04-19 | Tdk株式会社 | コイル部品 |
| JP7169871B2 (ja) * | 2018-12-26 | 2022-11-11 | 住重アテックス株式会社 | 半導体装置の製造方法 |
| JP7430376B2 (ja) * | 2019-12-19 | 2024-02-13 | 三安ジャパンテクノロジー株式会社 | スパイラルインダクタ及びパッシブ集積回路 |
| KR20220102772A (ko) | 2021-01-14 | 2022-07-21 | 주식회사 삼주유니콘 | 환봉의 길이 조절장치 |
| CN113745404A (zh) * | 2021-08-25 | 2021-12-03 | 中国科学院微电子研究所 | 螺旋电感的制备方法、螺旋电感及无源器件模块 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5070317A (en) * | 1989-01-17 | 1991-12-03 | Bhagat Jayant K | Miniature inductor for integrated circuits and devices |
| JPH07235640A (ja) * | 1994-02-21 | 1995-09-05 | T I F:Kk | Ｌｃ複合素子 |
| EP0782190A2 (fr) * | 1995-12-27 | 1997-07-02 | Nec Corporation | Dispositif semi-conducteur comprenant un élément inducteur |
| WO1997045873A1 (fr) * | 1996-05-31 | 1997-12-04 | Telefonaktiebolaget Lm Ericsson | Conducteurs pour circuits integres |
| US5770509A (en) * | 1996-12-06 | 1998-06-23 | Electronics & Telecommunications Research Institute | Method for forming an inductor devices using substrate biasing technique |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4851257A (en) | 1987-03-13 | 1989-07-25 | Harris Corporation | Process for the fabrication of a vertical contact |
| US5206213A (en) * | 1990-03-23 | 1993-04-27 | International Business Machines Corp. | Method of preparing oriented, polycrystalline superconducting ceramic oxides |
| EP0560396B1 (fr) * | 1992-03-13 | 2001-11-07 | Kabushiki Kaisha Toshiba | Imagerie par résonance magnétique nucléaire avec la qualité d'image et l'efficacité d'opération améliorées |
| US5572040A (en) * | 1993-07-12 | 1996-11-05 | Peregrine Semiconductor Corporation | High-frequency wireless communication system on a single ultrathin silicon on sapphire chip |
| US5370766A (en) | 1993-08-16 | 1994-12-06 | California Micro Devices | Methods for fabrication of thin film inductors, inductor networks and integration with other passive and active devices |
| JP3015679B2 (ja) | 1993-09-01 | 2000-03-06 | 株式会社東芝 | 半導体装置およびその製造方法 |
| JP3373267B2 (ja) | 1993-11-01 | 2003-02-04 | 新潟精密株式会社 | Ｌｃ素子及び半導体装置 |
| JPH07183468A (ja) | 1993-12-22 | 1995-07-21 | Tokin Corp | 絶縁シリコン基板並びにそれを用いたインダクタおよび分布定数型フィルタ |
| TW267260B (fr) * | 1993-12-29 | 1996-01-01 | Tif Kk | |
| KR970053797A (ko) * | 1995-12-21 | 1997-07-31 | 양승택 | 공핍층을 이용한 인덕터 |
| KR100314610B1 (ko) * | 1996-08-09 | 2001-12-28 | 윤덕용 | 산화막다공성실리콘기판을이용한초고주파소자 |
| US5844299A (en) | 1997-01-31 | 1998-12-01 | National Semiconductor Corporation | Integrated inductor |
-
1998
- 1998-03-11 JP JP05962098A patent/JP3942264B2/ja not_active Expired - Fee Related
- 1998-10-21 US US09/175,975 patent/US6225677B1/en not_active Expired - Lifetime
- 1998-10-22 TW TW087117512A patent/TW401639B/zh not_active IP Right Cessation
- 1998-10-24 KR KR1019980044696A patent/KR100334041B1/ko not_active IP Right Cessation
- 1998-11-25 FR FR9814825A patent/FR2776128B1/fr not_active Expired - Fee Related
-
2001
- 2001-02-26 US US09/791,859 patent/US20010040270A1/en not_active Abandoned
-
2002
- 2002-06-07 US US10/163,367 patent/US6879022B2/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5070317A (en) * | 1989-01-17 | 1991-12-03 | Bhagat Jayant K | Miniature inductor for integrated circuits and devices |
| JPH07235640A (ja) * | 1994-02-21 | 1995-09-05 | T I F:Kk | Ｌｃ複合素子 |
| EP0782190A2 (fr) * | 1995-12-27 | 1997-07-02 | Nec Corporation | Dispositif semi-conducteur comprenant un élément inducteur |
| WO1997045873A1 (fr) * | 1996-05-31 | 1997-12-04 | Telefonaktiebolaget Lm Ericsson | Conducteurs pour circuits integres |
| US5770509A (en) * | 1996-12-06 | 1998-06-23 | Electronics & Telecommunications Research Institute | Method for forming an inductor devices using substrate biasing technique |
Non-Patent Citations (1)
| Title |
|---|
| PATENT ABSTRACTS OF JAPAN vol. 1996, no. 01 31 January 1996 (1996-01-31) * |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2798220A1 (fr) * | 1999-08-12 | 2001-03-09 | United Microelectronics Corp | Inductance et procede de fabrication |
| FR2808122A1 (fr) * | 2000-04-19 | 2001-10-26 | Mitsubishi Electric Corp | Dispositif a semiconducteurs et procede pour sa fabrication |
| US6611041B2 (en) | 2000-04-19 | 2003-08-26 | Mitsubishi Denki Kabushiki Kaisha | Inductor with patterned ground shield |
| EP1160841A2 (fr) * | 2000-05-30 | 2001-12-05 | Programmable Silicon Solutions | Circuits intégrés à éléments inductifs |
| EP1160842A2 (fr) * | 2000-05-30 | 2001-12-05 | Programmable Silicon Solutions | Circuits integrés à haute fréquence |
| WO2001093317A1 (fr) * | 2000-05-30 | 2001-12-06 | Programmable Silicon Solutions | Circuits inducteurs integres |
| US6441442B1 (en) | 2000-05-30 | 2002-08-27 | Programmable Silicon Solutions | Integrated inductive circuits |
| EP1160841A3 (fr) * | 2000-05-30 | 2003-09-03 | Programmable Silicon Solutions | Circuits intégrés à éléments inductifs |
| EP1160842A3 (fr) * | 2000-05-30 | 2003-09-17 | Programmable Silicon Solutions | Circuits integrés à haute fréquence |
| US6917095B1 (en) | 2000-05-30 | 2005-07-12 | Altera Corporation | Integrated radio frequency circuits |
Also Published As
| Publication number | Publication date |
|---|---|
| US20010040270A1 (en) | 2001-11-15 |
| US6879022B2 (en) | 2005-04-12 |
| FR2776128B1 (fr) | 2005-04-15 |
| KR19990076525A (ko) | 1999-10-15 |
| JP3942264B2 (ja) | 2007-07-11 |
| US6225677B1 (en) | 2001-05-01 |
| TW401639B (en) | 2000-08-11 |
| JPH11261008A (ja) | 1999-09-24 |
| KR100334041B1 (ko) | 2002-09-25 |
| US20020149088A1 (en) | 2002-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2776128A1 (fr) | Dispositif a inductance forme sur un substrat semiconducteur | |
| FR2744835A1 (fr) | Circuit integre de puissance haute tension avec fonctionnement a decalage de niveau et sans traversee metallique | |
| FR2798220A1 (fr) | Inductance et procede de fabrication | |
| FR2700416A1 (fr) | Dispositif à semiconducteurs comportant un élément semiconducteur sur un élément de montage. | |
| FR2662854A1 (fr) | Structure de trou de connexion isolee pour des dispositifs a semiconducteurs et procede de fabrication. | |
| FR2700890A1 (fr) | Dispositif à transistor composé à effet de champ ayant une électrode de Schottky. | |
| EP0881690A1 (fr) | Transistor bipolaire stabilisé avec éléments isolants électriques | |
| EP0461967A2 (fr) | Composant semiconducteur à jonction Schottky pour amplification hyperfréquence et circuits logiques rapides, et procédé de réalisation d'un tel composant | |
| FR2598259A1 (fr) | Diode zener enterree et procede de fabrication. | |
| EP0133101B1 (fr) | Dispositif d'interconnexion entre les cellules d'un circuit intégré hyperfréquences pré-implanté | |
| FR2496342A1 (fr) | Dispositif semi-conducteur du type metal-oxyde-semi-conducteur et son procede de fabrication | |
| FR2489045A1 (fr) | Transistor a effet de champ gaas a memoire non volatile | |
| EP3740974B1 (fr) | Dispositif optoélectronique comportant une grille et une cathode couplées l'une a l'autre | |
| EP0472452A1 (fr) | Transistor de puissance et procédé de réalisation | |
| FR2569056A1 (fr) | Transistor a induction statique du type a injection par effet tunnel et circuit integre comprenant un tel transistor | |
| FR2765396A1 (fr) | Dispositif a semiconducteurs avec une structure d'isolation et procede de fabrication | |
| EP0508843B1 (fr) | Dispositif semiconducteur à effet Josephson | |
| EP0258362A1 (fr) | Transformateur haute tension | |
| FR2687851A1 (fr) | Dispositif a antenne integree avec connexion resistive. | |
| FR2789801A1 (fr) | Cathode a effet de champ a performances accrues | |
| Jones et al. | Effect of device processing on 1/f noise in uncooled, Auger-suppressed CdHgTe diodes | |
| FR3100927A1 (fr) | Dispositif electronique de puissance a super-jonction | |
| FR2545988A1 (fr) | Transistor a effet de champ, fonctionnant en mode de desertion profonde | |
| WO2021254850A1 (fr) | Transistor | |
| FR3091785A1 (fr) | Diode en silicium polycristallin avec région intrinsèque et procédé de fabrication |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TP | Transmission of property | ||
| ST | Notification of lapse |
Effective date: 20110801 |