CN113745404A - 螺旋电感的制备方法、螺旋电感及无源器件模块 - Google Patents
螺旋电感的制备方法、螺旋电感及无源器件模块 Download PDFInfo
- Publication number
- CN113745404A CN113745404A CN202110979650.5A CN202110979650A CN113745404A CN 113745404 A CN113745404 A CN 113745404A CN 202110979650 A CN202110979650 A CN 202110979650A CN 113745404 A CN113745404 A CN 113745404A
- Authority
- CN
- China
- Prior art keywords
- metal layer
- spiral inductor
- layer
- spiral
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title abstract description 8
- 229910052751 metal Inorganic materials 0.000 claims abstract description 92
- 239000002184 metal Substances 0.000 claims abstract description 92
- 238000000034 method Methods 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 claims abstract description 13
- 238000002161 passivation Methods 0.000 claims abstract description 9
- 238000000151 deposition Methods 0.000 claims abstract description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 claims description 3
- 238000004891 communication Methods 0.000 claims description 2
- 230000010354 integration Effects 0.000 abstract description 7
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000004806 packaging method and process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/10—Inductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/645—Inductive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
本发明公开了一种螺旋电感的制备方法、螺旋电感及无源器件模块，其中所述方法包括：提供衬底；在所述衬底的表面生长外延层，并在所述外延层的表面沉淀第一介质层；在所述第一介质层之上依次自下而上形成第一金属层、第二介质层、第二金属层和钝化层；在所述第一金属层和所述第二金属层中制备具备预设槽型的螺旋电感槽线。采用本发明，能解决现有技术中电感制造中存在的集成面积大、电感值小等技术问题。
Description
技术领域
本发明涉及芯片技术领域，尤其涉及一种螺旋电感的制备方法、螺旋电感及无源器件模块。
背景技术
电感在半导体电路制造中有着重要的地位，无论是广播电视还是基站应用，以及其他行业均离不开这些无源器件。随着集成电路的发展，这些行业对射频电路及器件的性能和尺寸有了更加严格的要求，既要性能好还得体积小。
随着科技发展和半导体制造水平的提高，有源器件的工作频率和电路也跟着调整，此时电感值也要求增加。由于现有的无源器件电感大多采用硅衬底，使得集成的无源器件电感是平面结构，这就必然导致了在电感制造及其使用过程中存在集成面积大、成本高和电感值小的问题。
发明内容
本申请实施例通过提供一种螺旋电感的制备方法、螺旋电感及无源器件模块，解决了现有技术中电感制造中存在的集成面积大、电感值小等技术问题。
一方面，本申请通过本申请的一实施例提供一种螺旋电感的制备方法，所述方法包括：
提供衬底；
在所述衬底的表面生长外延层，并在所述外延层的表面沉淀第一介质层；
在所述第一介质层之上依次自下而上形成第一金属层、第二介质层、第二金属层和钝化层；
在所述第一金属层和所述第二金属层中制备具备预设槽型的螺旋电感槽线。
可选地，所述在所述第一金属层和所述第二金属层中制备具备预设槽型的螺旋电感槽线包括：
对所述第一金属层和所述第二金属层进行预设槽型的挖槽处理，并在所述第二金属层中制备所述螺旋电感槽线的槽入口端；
采用通孔连接技术在所述第一金属层和所述第二金属层中制备所述螺旋电感槽线的槽终点端。
可选地，所述对所述第一金属层和所述第二金属层进行预设槽型的挖槽处理包括：
基于螺旋电感版图对所述第一金属层和所述第二金属层进行“U”型挖槽，以形成“U”型的螺旋电感槽线。
可选地，所述对所述第一金属层和所述第二金属层进行预设槽型的挖槽处理还包括：
基于螺旋电感版图，按照预设的挖槽间距对所述第一金属层和所述第二金属层进行“U”型挖槽，以形成“U”型的螺旋电感槽线。
可选地，所述衬底与所述外延层采用连通PSK工艺连通。
可选地，所述第一介质层的材料或所述第二介质层的材料包括以下中的至少一种：二氧化硅、氮化硅及氮氧化硅。
可选地，所述衬底采用P型重掺杂，所述外延层采用P型轻掺杂。
可选地，所述第一金属层或所述第二金属层为铝金属层。
另一方面，本申请通过本申请的一实施例提供一种螺旋电感，所述螺旋电感为采用如上所述的螺旋电感的制备方法制备而成的。
另一方面，本申请通过本申请的一实施例提供一种无源器件模块，所述无源器件模块包括采用如上所述的螺旋电感的制备方法制备而成的螺旋电感。
本申请实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：本申请提供衬底，在所述衬底的表面生长外延层，并在所述外延层的表面沉淀第一介质层；在所述第一介质层之上依次自下而上形成第一金属层、第二介质层、第二金属层和钝化层；在所述第一金属层和所述第二金属层中制备具备预设槽型的螺旋电感槽线。采用本申请，能在保持螺旋电感版图平面尺寸不变的情况下实现具有更大的电感值，实现大电感无源器件小型化，更加有利于与其他有源器件模块在封装级或板级进行系统集成；同时，也解决了现有技术中存在的集成面积大、电感值小及成本高等技术问题。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是现有技术中提供的一种螺旋电感的俯视图。
图2是现有技术中提供的一种螺旋电感的剖面图。
图3是本申请实施例提供的一种螺旋电感的制备方法的流程示意图。
图4是本申请实施例提供的一种螺旋电感的结构示意图。
图5是本申请实施例提供的一种螺旋电感的俯视图。
图6是本申请实施例提供的一种螺旋电感的剖面图。
图7是本申请实施例提供的一种电感值对比示意图。
具体实施方式
申请人在提出本申请的过程中还发现：集成的螺旋电感无源器件既可以与有源电路在同一芯片中进行集成构成系统级芯片，也可以单独作为无源器件模块与其他有源器件模块在封装级或板级进行系统集成。
目前为了实现更大的电感值，一般采取调整工艺及优化螺旋电感版图的方法，工艺主要调整衬底参数如厚度或体电导率，螺旋电感版图主要是在传统结构上增加金属线圈的数量，请参见图1和图2分别示出现有螺旋电感的俯视图和剖面图。图2所示额定剖面图为沿着图1所示黑色区块的延长线进行剖面所得的剖面图。
在实践中发现，螺旋电感的工艺参数方面受限于半导体Fab厂，在最优的工艺参数下，为了得到更大的电感，需要增加金属圈数，最终增加了螺旋电感的尺寸，使其成本增加的同时，也增加了金属线圈对衬底的寄生电容，使得损耗增加，进而使得最终的集成电路体积增加、损耗增加、成本增加。
本申请实施例通过提供一种螺旋电感的制备方法，解决了现有技术中螺旋电感制造中存在的集成体积/面积增加、损耗增加及成本增加等技术问题。
本申请实施例的技术方案为解决上述技术问题，总体思路如下：提供衬底；在所述衬底的表面生长外延层，并在所述外延层的表面沉淀第一介质层；在所述第一介质层之上依次自下而上形成第一金属层、第二介质层、第二金属层和钝化层；在所述第一金属层和所述第二金属层中制备具备预设槽型的螺旋电感槽线。
为了更好的理解上述技术方案，下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细的说明。
首先说明，本文中出现的术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
请参见图3，是本申请实施例提供的一种螺旋电感的制备方法的流程示意图。如图3所示的方法包括如下实施步骤：
S301、提供衬底101。
S302、在所述衬底101的表面上生长外延层102，并在所述外延层102的表面沉淀第一介质层103。
S303、在所述第一介质层103之上依次自下而上形成有第一金属层104、第二介质层105、第二金属层106和钝化层107。
S304、在所述第一金属层104和所述第二金属层106中制备具有预设槽型的螺旋电感槽线。
请参见图4是本申请实施例提供的一种螺旋电感的结构示意图。如图4中，所述螺旋电感包括衬底101、外延层EPI 102、多层介质层(图示可为第一介质层103和第二介质层105)、两层金属布线层(也可称为金属线圈层、或多圈金属层)，具体可为图示中的第一金属层104和第二金属层106、以及钝化层107。
在可选实施例中，所述外延层102与所述衬底101通过Psink工艺连通，螺旋电感主体形成在所述第一介质层103之上。
本申请涉及的多层介质层(例如第一介质层103和第二介质层105)的材料包括但不限于以下中的任一项或多项的组合：二氧化硅、氮化硅、氮氧化硅或其他含硅材料等。所述钝化层107的材料可为氮化硅。所述衬底101采用N型重掺杂。所述外延层102采用N型轻掺杂。多层金属层(即金属线圈)可采用铝金属层。
在可选实施例中，所述螺旋电感主体包括多圈金属层(即第一金属层104和第二金属层106)以及相应地挖槽间距(区域)。在具体实施时，在螺旋电感中可对第一金属层104和第二金属层106进行预设槽型的挖槽处理，在第二金属层106中制备所述螺旋电感槽线的槽入口端、并采用通孔连接技术在第一金属层104和第二金属层106中制备所述螺旋电感槽线的槽终点端。所述预设槽型为系统或用户自定义设置的挖槽形状，例如“U”型等。
以“U”型槽线为例，本申请可在传统的螺旋电感版图的基础上主要对第一金属层104和第二金属层106(即多圈金属层)进行“U”型挖槽，具体在第二金属层106(也可称为顶层金属层)制备引出“U”型槽线的槽入口端，输入端通过顶层金属层(第二金属层106)达到预设中心点(也可称为金属起始点)，中心点通过通孔连接到第一金属层104端引出，形成“U”型槽线的槽终点端。相当于在微带线上形成槽线，利用槽线的慢波效应，在相同频率下实现更大的电感值。
请一并参见图5和图6示出本申请提供的一种螺旋电感的俯视图和剖面图。如图5所示，编号11表示U型槽线的槽入口端，12表示槽宽、13表示U型槽线的槽终点端。图6为沿着图5所示延长线10进行剖面所得的剖面图。
为帮助更好地理解本申请，申请人对本申请所提方案进行了沿着，对比图1所示金属层选择2.5圈金属层，金属线宽度W为70um(微米)，挖槽间距设为3.8um、第一介质层103和第二介质层105均为二氧化硅，第二介质层105在金属层上挖的“U”型槽槽宽为32um。将本本申请方案与传统方案进行对比，如下表1给出电感值对比表。
表1
请一并参见图7，示出本申请方案与传统方案螺旋电感的电感值对比示意图。由图7和上表1可知，在不同频点下电感值增加了50％左右。在相同尺寸电感下，本申请方案与传统方案，可以缩小螺旋电感版图尺寸，更易于封装集成。
需要说明的是，本申请方案能应用到各个领域，小型化的螺旋电感无源器件既可以与有源电路集成在同一芯片上构成系统级芯片，也可以单独作为无源器件模块与其他有源器件模块在封装级或板级做系统集成。
采用本申请，提供衬底；在所述衬底的表面生长外延层，并在所述外延层的表面沉淀第一介质层；在所述第一介质层之上依次自下而上形成第一金属层、第二介质层、第二金属层和钝化层；在所述第一金属层和所述第二金属层中制备具备预设槽型的螺旋电感槽线。这样能在保持半导体集成电路中的平面螺旋电感版图尺寸不变的情况下，实现更大的电感值，实现大电感无源器件小型化，更有利于与其他有源器件模块在封装级或板级进行系统集成。
基于同一发明构思，本申请另一实施例提供一种实施本申请实施例中所述螺旋电感的制备方法的螺旋电感和无源器件模块。所述无源器件模块包括螺旋电感，所述螺旋电感为采用如上图3所示螺旋电感制备方法制备而成的。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种螺旋电感的制备方法，其特征在于，所述方法包括：
提供衬底；
在所述衬底的表面生长外延层，并在所述外延层的表面沉淀第一介质层；
在所述第一介质层之上依次自下而上形成第一金属层、第二介质层、第二金属层和钝化层；
在所述第一金属层和所述第二金属层中制备具备预设槽型的螺旋电感槽线。
2.根据权利要求1所述的方法，其特征在于，所述在所述第一金属层和所述第二金属层中制备具备预设槽型的螺旋电感槽线包括：
对所述第一金属层和所述第二金属层进行预设槽型的挖槽处理，并在所述第二金属层中制备所述螺旋电感槽线的槽入口端；
采用通孔连接技术在所述第一金属层和所述第二金属层中制备所述螺旋电感槽线的槽终点端。
3.根据权利要求2所述的方法，其特征在于，所述对所述第一金属层和所述第二金属层进行预设槽型的挖槽处理包括：
基于螺旋电感版图对所述第一金属层和所述第二金属层进行“U”型挖槽，以形成“U”型的螺旋电感槽线。
4.根据权利要求3所述的方法，其特征在于，所述对所述第一金属层和所述第二金属层进行预设槽型的挖槽处理还包括：
基于螺旋电感版图，按照预设的挖槽间距对所述第一金属层和所述第二金属层进行“U”型挖槽，以形成“U”型的螺旋电感槽线。
5.根据权利要求1所述的方法，其特征在于，所述衬底与所述外延层采用连通PSK工艺连通。
6.根据权利要求1所述的方法，其特征在于，所述第一介质层材料或所述第二介质层的材料包括以下中的至少一种：二氧化硅、氮化硅及氮氧化硅。
7.根据权利要求1所述的方法，其特征在于，所述衬底采用P型重掺杂，所述外延层采用P型轻掺杂。
8.根据权利要求1所述的方法，其特征在于，所述第一金属层或所述第二金属层为铝金属层。
9.一种螺旋电感，其特征在于，所述螺旋电感为采用如上权利要求1-8中任一项所述的螺旋电感的制备方法制备而成的。
10.一种无源器件模块，其特征在于，所述无源器件模块包括采用如上权利要求1-8中任一项所述的螺旋电感的制备方法制备而成的螺旋电感。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110979650.5A CN113745404A (zh) | 2021-08-25 | 2021-08-25 | 螺旋电感的制备方法、螺旋电感及无源器件模块 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110979650.5A CN113745404A (zh) | 2021-08-25 | 2021-08-25 | 螺旋电感的制备方法、螺旋电感及无源器件模块 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113745404A true CN113745404A (zh) | 2021-12-03 |
Family
ID=78732730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110979650.5A Pending CN113745404A (zh) | 2021-08-25 | 2021-08-25 | 螺旋电感的制备方法、螺旋电感及无源器件模块 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113745404A (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5918121A (en) * | 1998-07-09 | 1999-06-29 | Winbond Electronics Corp. | Method of reducing substrate losses in inductor |
| US20010040270A1 (en) * | 1998-03-11 | 2001-11-15 | Fujitsu Limited, | Inductance device formed on semiconductor substrate |
| US20030122649A1 (en) * | 2001-12-28 | 2003-07-03 | Zhang Jiong | Via/line inductor on semiconductor material |
| JP2007180110A (ja) * | 2005-12-27 | 2007-07-12 | Nec Corp | 半導体装置 |
| US20080157272A1 (en) * | 2004-05-13 | 2008-07-03 | Seiko Epson Corporation | Planar Inductor And Method Of Manufacturing It |
| CN102522385A (zh) * | 2011-12-30 | 2012-06-27 | 上海集成电路研发中心有限公司 | 片上集成铜电感 |
| CN103474415A (zh) * | 2012-06-06 | 2013-12-25 | 中芯国际集成电路制造(上海)有限公司 | 电感及其形成方法 |
-
2021
- 2021-08-25 CN CN202110979650.5A patent/CN113745404A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010040270A1 (en) * | 1998-03-11 | 2001-11-15 | Fujitsu Limited, | Inductance device formed on semiconductor substrate |
| US5918121A (en) * | 1998-07-09 | 1999-06-29 | Winbond Electronics Corp. | Method of reducing substrate losses in inductor |
| US20030122649A1 (en) * | 2001-12-28 | 2003-07-03 | Zhang Jiong | Via/line inductor on semiconductor material |
| US20080157272A1 (en) * | 2004-05-13 | 2008-07-03 | Seiko Epson Corporation | Planar Inductor And Method Of Manufacturing It |
| JP2007180110A (ja) * | 2005-12-27 | 2007-07-12 | Nec Corp | 半導体装置 |
| CN102522385A (zh) * | 2011-12-30 | 2012-06-27 | 上海集成电路研发中心有限公司 | 片上集成铜电感 |
| CN103474415A (zh) * | 2012-06-06 | 2013-12-25 | 中芯国际集成电路制造(上海)有限公司 | 电感及其形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7525812B2 (en) | Chip carrier and fabrication method | |
| CN103050483B (zh) | 垂直定向的半导体器件及其屏蔽结构 | |
| CN1224094C (zh) | 集成射频电路 | |
| US9899982B2 (en) | On-chip electromagnetic bandgap (EBG) structure for noise suppression | |
| CN102208903B (zh) | 半导体器件及其形成方法 | |
| US8212725B2 (en) | Method for production of chip-integrated antennae with an improved emission efficiency | |
| US20040041234A1 (en) | 3-D spiral stacked inductor on semiconductor material | |
| US8912844B2 (en) | Semiconductor structure and method for reducing noise therein | |
| US20120161285A1 (en) | Reducing High-Frequency Signal Loss in Substrates | |
| CN103151338A (zh) | 改进的集成电路接地屏蔽结构 | |
| US20070215976A1 (en) | Integrated passive device substrates | |
| CN101102100A (zh) | 改善通道间绝缘的集成滤波器结构及制造方法 | |
| JP2002009166A (ja) | 集積された誘導性回路 | |
| EP0653837B1 (en) | LC element, semiconductor device, and LC element manufacturing method | |
| EP1357599B1 (en) | Parallel spiral stacked inductor on semiconductor material | |
| CN108631036B (zh) | 单芯片正交3dB定向耦合器 | |
| CN104733426A (zh) | 螺旋差分电感器 | |
| CN113745404A (zh) | 螺旋电感的制备方法、螺旋电感及无源器件模块 | |
| US11569393B2 (en) | Apparatus and method for a low loss coupling capacitor | |
| KR101041752B1 (ko) | 다단형 구조의 반도체 필터 및 그 제조방법 | |
| KR100947933B1 (ko) | 인덕터 및 그 제조 방법 | |
| US20070152299A1 (en) | Inductor for semiconductor device and method of fabricating the same | |
| US7754575B2 (en) | Inductor and method for manufacturing the same | |
| US20240194602A1 (en) | Backside power distribution network substrate using a lattice matched etch stop layer | |
| JP4152088B2 (ja) | 半導体集積回路装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |