CN103474415A - 电感及其形成方法 - Google Patents

电感及其形成方法 Download PDF

Info

Publication number
CN103474415A
CN103474415A CN2012101849581A CN201210184958A CN103474415A CN 103474415 A CN103474415 A CN 103474415A CN 2012101849581 A CN2012101849581 A CN 2012101849581A CN 201210184958 A CN201210184958 A CN 201210184958A CN 103474415 A CN103474415 A CN 103474415A
Authority
CN
China
Prior art keywords
metal wire
planar spiral
spiral winding
sub
outmost turns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012101849581A
Other languages
English (en)
Other versions
CN103474415B (zh
Inventor
程仁豪
王西宁
刘凌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210184958.1A priority Critical patent/CN103474415B/zh
Priority to US13/690,378 priority patent/US8884399B2/en
Publication of CN103474415A publication Critical patent/CN103474415A/zh
Priority to US14/512,988 priority patent/US9018731B2/en
Application granted granted Critical
Publication of CN103474415B publication Critical patent/CN103474415B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

一种电感及其形成方法，其中，电感包括：半导体衬底；位于半导体衬底上方重叠设置的第一平面螺旋线圈、第二平面螺旋线圈和第三平面螺旋线圈，包括最外圈金属线、以及与最外圈金属线连接的内圈金属线，其中，内圈金属线包括至少2根相互隔离的子金属线，子金属线的一端分别与最外圈金属线连接，最外圈金属线的另一端与第一接触层连接；第一导电栓塞两端分别连接第一平面螺旋线圈和第二平面螺旋线圈内圈的子金属线的一端连接；第二导电栓塞两端分别连接第二平面螺旋线圈和第三平面螺旋线圈内圈的子金属线的一端连接；第一导电栓塞与第二导电栓塞连接；第一平面螺旋线圈和和第三平面螺旋线圈的最外圈金属线的一端连接。所述电感的品质因数Q提高。

Description

电感及其形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种电感及其形成方法。
背景技术
在现有的集成电路，例如CMOS射频集成电路（RFIC）中，电感是一种重要电学器件，其性能参数直接影响了集成电路的性能。现有技术中，集成电路中的电感大多采用平面电感，例如平面螺旋电感；所述平面电感器为金属导线在衬底或介质层表面绕制而成；相对于传统的线绕电感，平面电感器具有成本低、易于集成、噪声小和功耗低的优点，更重要的是能与现今的集成电路工艺兼容。
请参考图1和图2，是现有技术的平面电感的结构示意图，图1是图2在AA’方向上的剖面结构示意图，图2是图1所示平面电感的俯视结构示意图，包括：
半导体衬底100；位于所述半导体衬底100表面的介质层101；位于所述介质层101表面的平面螺旋线圈102。
请参考图2，所述平面螺旋线圈102由至少3匝金属导线构成；所述平面螺旋线圈102的最内匝的导电线圈的半径R的范围为45~50微米；所述平面螺旋线圈102由3匝金属导线构成；所述构成平面螺旋线圈102的金属导线的宽度w为8~10微米；所述平面螺旋线圈102为八边形；所述平面螺旋线圈102的一端具有输入接触点103，另一端具有输出接触点104，所述接触点103和接触点104用于输入输出电流。
然而现有的平面电感的品质因数Q过低，且有效面积过大，使所述电感的性能不良，从而影响到集成电路的性能较差，集成度不高。
更多平面螺旋电感器件请参考公开号为US 2011/0156854A1的美国专利文件。
发明内容
本发明解决的问题是提供一种电感及其形成方法，能够提高电感的品质因数Q，减小电感的有效面积。
为解决上述问题，本发明提供一种电感，包括：半导体衬底；位于所述半导体衬底表面的第一介质层；位于所述第一介质层表面的第一平面螺旋线圈和第一接触层，所述第一平面螺旋线圈包括最外圈金属线、以及与最外圈金属线连接的内圈金属线，其中，所述内圈金属线包括至少2根相互隔离的子金属线，所述子金属线的一端分别与最外圈金属线一端连接，所述最外圈金属线的另一端与所述第一接触层连接；位于所述第一平面螺旋线圈表面的第二介质层；位于所述第二介质层表面的第二平面螺旋线圈和第二接触层，所述第二平面螺旋线圈包括最外圈金属线、以及与最外圈金属线连接的内圈金属线，其中，所述内圈金属线包括至少2根相互隔离的子金属线，所述子金属线的一端分别与最外圈金属线一端连接，所述最外圈金属线的另一端与所述第二接触层连接；位于所述第二介质层内的第一导电栓塞，所述第一导电栓塞的一端与第一平面螺旋线圈内圈的子金属线的另一端连接，所述第一导电栓塞的另一端与第二平面螺旋线圈内圈的子金属线的另一端连接；位于所述第二平面螺旋线圈表面的第三介质层；位于所述第三介质层表面的第三平面螺旋线圈和第三接触层，所述第三平面螺旋线圈包括最外圈金属线、以及与最外圈金属线连接的内圈金属线，其中，所述内圈金属线包括至少2根相互隔离的子金属线，所述子金属线的一端分别与最外圈金属线一端连接，所述最外圈金属线的另一端与所述第三接触层连接，所述第三接触层通过第三导电栓塞与第一接触层连接；位于所述第三介质层内的第二导电栓塞，所述第二导电栓塞的一端连接第二平面螺旋线圈内圈的子金属线与第一导电栓塞相连的一端，所述第二导电栓塞的另一端连接第三平面螺旋线圈内圈的子金属线的另一端。
可选地，所述第一平面螺旋线圈、第二平面螺旋线圈或第三平面螺旋线圈内圈金属线包括2~10根相互隔离的子金属线，最外圈金属线包括1~10根相互隔离的子金属线。
可选地，所述第一平面螺旋线圈、第二平面螺旋线圈或第三平面螺旋线圈内相邻两根相互隔离的子金属线之间的距离为1~20微米，所述子金属线的宽度为1~20微米。
可选地，所述第一平面螺旋线圈、第二平面螺旋线圈或第三平面螺旋线圈的材料为铜或铝，厚度为0.1~5微米，形状为四边形、六边形、八边形或圆形，最内一圈子金属线的半径为5~100微米。
可选地，当所述第一平面螺旋线圈、第二平面螺旋线圈或第三平面螺旋线圈的材料为铜，厚度为3~4微米时，所述第一平面螺旋线圈、第二平面螺旋线圈或第三平面螺旋线圈的最外圈金属线为单根。
相应地，本发明还提供一种电感的形成方法，包括：提供半导体衬底；在所述半导体衬底表面形成第一介质层；在所述第一介质层表面形成第一平面螺旋线圈和第一接触层，所述第一平面螺旋线圈包括最外圈金属线、以及与最外圈金属线连接的内圈金属线，其中，所述内圈金属线包括至少2根相互隔离的子金属线，所述子金属线的一端分别与最外圈金属线一端连接，所述最外圈金属线的另一端与所述第一接触层连接；在所述第一平面螺旋线圈表面形成第二介质层；在所述第二介质层内形成第一导电栓塞，所述第一导电栓塞的一端与第一平面螺旋线圈内圈的子金属线的另一端连接；在所述第二介质层表面形成第二平面螺旋线圈和第二接触层，所述第二平面螺旋线圈包括最外圈金属线、以及与最外圈金属线连接的内圈金属线，其中，所述内圈金属线包括至少2根相互隔离的子金属线，所述子金属线的一端分别与最外圈金属线一端连接，所述子金属线的另一端与第一导电栓塞连接，所述最外圈金属线的另一端与所述第二接触层连接；在所述第二平面螺旋线圈表面形成第三介质层；在所述第三介质层内形成第二导电栓塞，所述第二导电栓塞的一端连接第二平面螺旋线圈内圈的子金属线与第一导电栓塞相连的一端；在所述第三介质层表面形成第三平面螺旋线圈和第三接触层，所述第三平面螺旋线圈包括最外圈金属线、以及与最外圈金属线连接的内圈金属线，其中，所述内圈金属线包括至少2根相互隔离的子金属线，所述子金属线的一端分别与最外圈金属线一端连接，所述子金属线的另一端与第二导电栓塞连接，所述最外圈金属线的另一端与所述第三接触层连接，所述第三接触层通过第三导电栓塞与第一接触层连接。
可选地，所述第一平面螺旋线圈、第二平面螺旋线圈或第三平面螺旋线圈内圈金属线包括2~10根相互隔离的子金属线，最外圈金属线包括1~10根相互隔离的子金属线。
可选地，所述第一平面螺旋线圈、第二平面螺旋线圈或第三平面螺旋线圈内相邻两根相互隔离的金属导线之间的距离为1~20微米，所述子金属线的宽度为1~20微米。
可选地，所述第一平面螺旋线圈、第二平面螺旋线圈或第三平面螺旋线圈的材料为铜或铝，厚度为0.1~5微米，形状为四边形、六边形、八边形或圆形，最内一圈子金属线的半径为5~100微米。
可选地，当所述第一平面螺旋线圈、第二平面螺旋线圈或第三平面螺旋线圈的材料为铜，厚度为3~4微米时，所述第一平面螺旋线圈、第二平面螺旋线圈或第三平面螺旋线圈的最外圈金属线为单根。
与现有技术相比，本发明的技术方案具有以下优点：
在所述电感中，第一平面螺旋线圈最外圈金属线的一端与第一接触层连接，内圈的子金属线的一端与第一导电栓塞连接，所述第三平面螺旋线圈最外圈金属线的一端与第三接触层连接，内圈的子金属线的一端与第二导电栓塞连接，且所述第一导电栓塞与第二导电栓塞连接，第一接触层连接与第三接触层连接，因此所述第一平面螺旋线圈与第三平面螺旋线圈形成并联，使电感的电阻减小，品质因数Q提高，性能提高；其次，所述第一平面螺旋线圈、第二平面螺旋线圈或第三平面螺旋线圈的内圈金属线包括至少2根相互隔离的子金属线，则在电感的输入输出端之间的子金属线并联，且所述子金属线的宽度能够减小，使电感内的电阻减小，寄生电容减小，则电感的品质因数Q提高；此外，所述第一平面螺旋线圈、第二平面螺旋线圈和第三平面螺旋线圈重叠，则所述电感在保持频率达到技术指标的同时减小了有效面积，有利于器件的集成。
所述电感的形成方法工艺简单，能够形成并联的第一平面螺旋线圈与第三平面螺旋线圈，则所形成的电感的电阻减小，则品质因数Q提高；其次，所形成的第一平面螺旋线圈、第二平面螺旋线圈或第三平面螺旋线圈的内圈金属线包括至少2根相互隔离的子金属线，则各平面螺旋线圈的电阻减小，寄生电容减小，使所形成的电感的品质因数Q进一步提高，所形成的电感的性能良好；此外，所形成的第一平面螺旋线圈、第二平面螺旋线圈和第三平面螺旋线圈重叠，则所形成的电感在保持频率达到技术指标的同时有效面积减小，有利于器件的集成。
附图说明
图1是现有技术的平面电感的剖面结构示意图；
图2是图1所示平面电感的俯视结构示意图；
图3是所述电感第一实施例的剖面结构示意图；
图4是图3所述电感的第一平面螺旋线圈的俯视结构示意图；
图5是图3所述电感的第二平面螺旋线圈的俯视结构示意图；
图6是图3所述电感的第三平面螺旋线圈的俯视结构示意图；
图7是第二实施例所述电感的形成方法的流程示意图；
图8、图9、图11、图12、图14和图15，是第二实施例所述电感的形成过程的剖面结构示意图；
图10是图9的俯视结构示意图；
图13是图12的俯视结构示意图；
图16是图15的俯视结构示意图。
具体实施方式
如背景技术所述，现有的平面电感的品质因数Q过低，且有效面积过大，使所述电感的性能不良，从而影响到集成电路的性能，使集成电路的集成度不高。
所述品质因数Q为存储于电感中的能量和每一个振荡周期损耗能量的比值，因此所述品质因数Q越高，电感器的效率就越高，性能越好；而影响所述平面电感的品质因数Q的因素包括：电感线圈的金属导线的电阻、电感线圈与位于其上方或下方的相邻金属层之间寄生电容、以及电感线圈与半导体衬底之间的寄生电容；具体的，当金属导线中的电阻越高时，或电感线圈与半导体衬底之间或与相邻金属层之间的寄生电容越大时，品质因数Q越小，则电感的性能越差。
经发明人的研究发现，请参考图2，在现有技术中，为了提高品质因数Q，会增大所述平面螺旋线圈102的金属导线的宽度w，使所述金属导线中的电流密度增大，从而减小所述金属导线的电阻，以达到提高品质因数Q的目的；然而，当所述金属导线的宽度w提高时，所述金属导线与半导体衬底之间的重叠面积增大，则所述金属导线与半导体衬底之间的寄生电容增大，因此对提高品质因数Q的效果有限。
为了解决上述问题，本发明的发明人提供了一种电感，为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
第一实施例
请参考图3至图6，图4是本实施例所述第一平面螺旋线圈的俯视结构示意图，图5是本实施例所述第二平面螺旋线圈的俯视结构示意图，图6是本实施例所述第三平面螺旋线圈的俯视结构示意图，图3是图4、图5和图6在BB’方向上的剖面结构示意图，包括：
半导体衬底200；位于所述半导体衬底200表面的第一介质层201；位于所述第一介质层201表面的第一平面螺旋线圈202和第一接触层203，所述第一平面螺旋线圈202包括最外圈金属线221，所述最外圈金属线221的一端与所述第一接触层203连接；位于所述第一平面螺旋线圈202表面的第二介质层204；位于所述第二介质层204表面的第二平面螺旋线圈206和第二接触层207，所述第二平面螺旋线圈206包括最外圈金属线224、以及与最外圈金属线224连接的内圈金属线222，其中，所述内圈金属线222包括至少2根相互隔离的子金属线，所述子金属线的一端分别与最外圈金属线224连接，所述最外圈金属线224的另一端与所述第二接触层207连接；位于所述第二介质204层内的第一导电栓塞，所述第一导电栓塞的一端与第一平面螺旋线圈202的最外圈金属线221的另一端连接，所述第一导电栓塞的另一端与第二平面螺旋线圈206的子金属线222的另一端连接；位于所述第二平面螺旋线圈206表面的第三介质层208；位于所述第三介质层208表面的第三平面螺旋线圈210和第三接触层211，所述第三平面螺旋线圈210包括最外圈金属线223，所述最外圈金属线223的一端与所述第三接触层211连接，所述第三接触层211通过第三导电栓塞与第一接触层203连接；位于所述第三介质层208内的第二导电栓塞，所述第二导电栓塞的一端连接第二平面螺旋线圈206的子金属线222与第一导电栓塞相连的一端，所述第二导电栓塞的另一端连接第三平面螺旋线圈210的最外圈金属线223的另一端。
所述第一平面螺旋线圈202最外圈金属线221的一端与第一接触层203连接，所述最外圈金属线221的另一端与第一导电栓塞连接，所述第三平面螺旋线圈210最外圈金属线223的一端与第三接触层211连接，所述最外圈金属线223的另一端与第二导电栓塞连接，且所述第一导电栓塞与第二导电栓塞连接，第一接触层203连接与第三接触层211连接，因此所述第一平面螺旋线圈202与第三平面螺旋线圈210形成并联，使电感的电阻减小，品质因数Q提高，性能提高；其次，所述第一平面螺旋线圈202、第二平面螺旋线圈206或第三平面螺旋线圈210最外圈金属线或内圈金属线包括单根或至少2根相互隔离的子金属线，则所述电感的输入输出端之间的子金属线并联，且所述子金属线的宽度减小，使电感内的电阻减小，寄生电容减小，则电感的品质因数Q提高；此外，所述第一平面螺旋线圈202、第二平面螺旋线圈206和第三平面螺旋线圈210重叠，则能够使所述电感在保持频率达到技术指标的同时减小了有效面积，有利于器件的集成。
所述半导体衬底200用于为本实施例所示电感提供工作平台，所述半导体衬底200的材料为硅、硅锗、碳化硅、绝缘体上硅或III-V族化合物（氮化硅或砷化镓等）。
所述第一介质层201、第二介质层204和第三介质层208的材料为氧化硅或氮化硅，所述第一介质层201用于隔离第一平面螺旋线圈202和半导体衬底200；所述第二介质层204用于隔离第一平面螺旋线圈202和第二平面螺旋线圈206，所述第二介质层204的底部表面与所述第一平面螺旋线圈202的底部表面齐平；所述第三介质层208用于隔离第二平面螺旋线圈206和第三平面螺旋线圈210，所述第三介质层208的底部表面与所述第二平面螺旋线圈206的底部表面齐平。
所述第一平面螺旋线圈202、第二平面螺旋线圈206或第三平面螺旋线圈210包括最外圈金属线、以及和最外圈金属线连接的内圈金属线，所述最外圈金属线包括1~10根相互隔离的子金属线，所述内圈金属线包括2~10根相互隔离的子金属线；所述相邻两根相互隔离的子金属线之间的距离为1~20微米，所述子金属线的宽度为1~20微米；所述第一平面螺旋线圈202、第二平面螺旋线圈206或第三平面螺旋线圈210圈的厚度为0.1~5微米，材料为铜或铝，形状为四边形、六边形、八边形或圆形，最内一圈子金属线的半径为5~100微米。
由于提高电感的品质因数Q需要减小电感线圈中的电阻，或减小电感线圈与位于其上方或下方的金属层之间、或与半导体衬底200之间的寄生电容；因此在现有技术中，为了提高品质因数Q，会使所述平面螺旋线圈102（如图2）的金属导线的宽度w增大，从而使金属导线的电阻减小；然而，当所述金属导线的宽度w提高时，所述金属导线与半导体衬底100（如图1）之间的重叠面积增大，则所述金属导线与半导体衬底100之间的寄生电容增大，因此对提高品质因数Q的效果有限。
在本实施例中，请参考图4，所述第一平面螺旋线圈202为八边形，材料为铜，厚度为0.9微米；所述第一平面螺旋线圈202仅由最外圈金属线221构成，所述第一平面螺旋线圈202最内一圈子金属线221c的半径为25~30微米。
在其他实施例中，所述第一平面螺旋线圈202包括与最外金属线221连接的内圈金属线，所述内圈金属线包括至少2根相互隔离的子金属线。
所述第一平面螺旋线圈202的最外圈金属线221由相互隔离的子金属线221a、子金属线221b和子金属线221c构成，所述子金属线221a、子金属线221b或子金属线221c的宽度为3微米；由于所述子金属线221a、子金属线221b或子金属线221c的宽度较小，则所述子金属线221a、子金属线221b或子金属线221c内产生的寄生电容较小，有利于电感的品质因数Q的提高；所述子金属线221a和子金属线221b的一端与第一接触点205a连接，所述子金属线221c的一端与第一接触点205b连接；所述子金属线221a、子金属线221b和子金属线221c的另一端共同连接第一接触层203。
请参考图5，在本实施例中，所述第二平面螺旋线圈206为八边形，材料为铜，厚度为3~3.5微米；所述第一平面螺旋线圈202包括最外圈金属线224以及与最外圈金属线224连接的内圈金属线222，所述第二平面螺旋线圈206最内一圈子金属线222a的半径为25~30微米。
所述第二平面螺旋线圈206的内圈金属线222包括两根相互隔离的子金属线222a和子金属线222b；所述子金属线222a和子金属线222b的宽度为3微米；所述子金属线222a的一端与第二接触点231a连接，子金属线222b的一端与第二接触点231b连接；所述子金属线222a和子金属线222b另一端分别连接最外圈金属线224；由于所述子金属线222a和子金属线222b宽度较小，则所述子金属线222a和子金属线222b内的寄生电容较小，从而提高了品质因数Q。
所述最外圈金属线224为单根，所述最外圈金属线224的宽度大于所述子金属线222a和子金属线222b的宽度，且所述子金属线222a、子金属线222b和最外圈金属线224之间的间隔为3微米；所述最外圈金属线224的另一端与第二接触层207连接；由于所述第二平面螺旋线圈206的材料为铜，且厚度为3~3.5微米，因此所述第二平面螺旋线圈206的电阻较小，则最外圈金属线224为单根时对第二平面螺旋线圈206中电阻增加不明显，且所述最外圈金属线224的宽度较大时，所述最外圈金属线224中的电流密度增大，则第二平面螺旋线圈206的驱动电流变大，电阻减小，能够使所述第二平面螺旋线圈206的品质因数Q进一步提高。
然而，在电感工作时，会产生拥挤效应，即电感内的载流子受到电磁场的吸引而容易积聚在内圈金属线222中，因此在本实施例中，所述内圈金属线222包括子金属线222a和子金属线222b，能够将电流进行分流，以减小内圈金属线222的电阻，从而提高平质因数Q。
在本实施例中，位于第二介质层204内的第一导电栓塞分别使第一接触点205a与第二接触点231a连接，第一接触点205b与第二接触点231b连接，则并联的子金属线221a和子金属线221b与子金属线222a连接，子金属线221c与子金属线222b连接。
需要说明的是，由于在电感工作时会产生拥挤效应，使电感内的载流子受到电磁场的吸引而容易积聚在内圈子金属线212a（如图6）和子金属线211c中，导致电阻增大，品质因数Q减小；因此，在本实施例中，位于内圈的子金属线221c通过第一导电栓塞与位于外圈的子金属线222b连接，位于内圈的子金属线222a通过第一导电栓塞与位于外圈的子金属线221a和子金属线221b连接，则能够使积聚在内圈子金属线中的载流子在外圈子金属线中分散，从而减小电阻，使品质因数Q提高。
在其他实施例中，位于第二介质层204内的第一导电栓塞分别使第一接触点205a与第二接触点231b连接，第一接触点205b与第二接触点231a连接，则并联的子金属线221a和子金属线221b与子金属线222b连接，子金属线221c与子金属线222a连接。
请参考图6，在本实施例中，所述第三平面螺旋线圈210为八边形，材料为铝，厚度为1.4~3微米；所述第三平面螺旋线圈210由一圈金属线223构成，所述第三平面螺旋线圈210最内一圈子金属线的半径为25~30微米。
所述第三平面螺旋线圈210包括相互隔离的子金属线223a、子金属线223b和子金属线223c，所述子金属线223a、子金属线223b或子金属线223c的宽度为3微米，使所述子金属线223a、子金属线223b或子金属线223c内产生的寄生电容较小，有利于电感的品质因数Q的提高；所述子金属线223a和子金属线223b的一端与第三接触点209a连接，所述子金属线223c的一端与第三接触点209b连接；所述子金属线223a、子金属线223b和子金属线223c的另一端共同连接第三接触层211；所述第二接触点231a通过第二导电栓塞与第三接触点209a连接，第二接触点231b通过第二导电栓塞与第三接触点209b连接，则减轻了由拥挤效应引起的载流子在内圈子金属线中积聚而导致的电阻增大的问题。
在其他实施例中，所述第二接触点231a通过第二导电栓塞与第三接触点209b连接，第二接触点231b通过第二导电栓塞与第三接触点209a连接。
在本实施例中，电感的输入输出端之间的若干子金属线形成并联，因此所述电感的电阻减小，则电感的品质因数Q提高；此外，由于第一接触层203和第三接触层211连接，第一导电栓塞和第二导电栓塞连接，因此第一平面螺旋线圈202和第三平面螺旋线圈210并联，使电感的电阻进一步减小，品质因数Q提高。
需要说明的是，所述第一平面螺旋线圈202、第二平面螺旋线圈206和第三平面螺旋线圈210之间的品质因数Q较接近，且相差的范围在1~5以内时，所述第一平面螺旋线圈202、第二平面螺旋线圈206和第三平面螺旋线圈210串联形成的电感的品质因数Q较大，则电感的性能较好。
需要说明的是，在其他实施例中，所述电感能够通过调节第一平面螺旋线圈202、第二平面螺旋线圈206和第三平面螺旋线圈210内的若干平行排列的子金属线的数量、宽度、厚度或材料，来调节所述电感的品质因数Q；具体的，当提高平面螺旋线圈内子金属线的宽度，或增加相互隔离的子金属线的数量，则所述平面螺旋线圈的品质因数Q越高。
在本实施例中，所述第一平面螺旋线圈202和第三平面螺旋线圈210并联之后再与所述第二平面螺旋线圈206串联，则电感的电阻减小，品质因数Q提高；其次，所述第一平面螺旋线圈202、第二平面螺旋线圈206或第三平面螺旋线圈210包括若干相互隔离的子金属线，则所述电感的输入输出端之间的若干子金属线构成并联，使电感的电阻进一步减小，品质因数Q提高；而所述子金属线的宽度减小，则使电感内的寄生电容减小，使品质因数Q进一步提高，电感的性能良好。
进一步的，所述第一平面螺旋线圈202、第二平面螺旋线圈206和第三平面螺旋线圈210重叠设置，则在所述电感的有效面积减小的同时，所述电感内的金属线的总长度不会减小，使所述电感的频率能够在技术指标要求的范围内。
进一步的，所述电感能够通过调节所述第一平面螺旋线圈202、第二平面螺旋线圈206或第三平面螺旋线圈210内的若干相互隔离的子金属线的数量、宽度、厚度或材料，来调节所述电感的品质因数Q。
第二实施例
相应地，本发明的发明人还提供一种第一实施例所述电感的形成方法，请参考图7，是本发明实施例所述电感的形成方法的流程示意图，包括：
步骤S101，提供半导体衬底；在所述半导体衬底表面形成第一介质层；
步骤S 102，在所述第一介质层表面形成第一平面螺旋线圈和第一接触层，所述第一平面螺旋线圈包括最外圈金属线、以及与最外圈金属线连接的内圈金属线，其中，所述内圈金属线包括至少2根相互隔离的子金属线，所述子金属线的一端分别与最外圈金属线连接，所述最外圈金属线的另一端与所述第一接触层连接；
步骤S103，在所述第一平面螺旋线圈表面形成第二介质层；在所述第二介质层内形成第一导电栓塞，所述第一导电栓塞的一端与第一平面螺旋线圈内圈的子金属线的另一端连接；
步骤S104，在所述第二介质层表面形成第二平面螺旋线圈和第二接触层，所述第二平面螺旋线圈包括最外圈金属线、以及与最外圈金属线连接的内圈金属线，其中，所述内圈金属线包括至少2根相互隔离的子金属线，所述子金属线的一端分别与最外圈金属线连接，所述子金属线的另一端与第一导电栓塞连接，所述最外圈金属线的另一端与所述第二接触层连接；
步骤S105，在所述第二平面螺旋线圈表面形成第三介质层；在所述第三介质层内形成第二导电栓塞，所述第二导电栓塞的一端连接第二平面螺旋线圈内圈的子金属线与第一导电栓塞相连的一端；
步骤S106，在所述第三介质层表面形成第三平面螺旋线圈和第三接触层，所述第三平面螺旋线圈包括最外圈金属线、以及与最外圈金属线连接的内圈金属线，其中，所述内圈金属线包括至少2根相互隔离的子金属线，所述子金属线的一端分别与最外圈金属线连接，所述子金属线的另一端与第二导电栓塞连接，所述最外圈金属线的另一端与所述第三接触层连接，所述第三接触层通过第三导电栓塞与第一接触层连接。
本实施例所述电感的形成方法能够形成并联的第一平面螺旋线圈与第三平面螺旋线圈，则所形成的电感的电阻减小，而且所形成的第一平面螺旋线圈、第二平面螺旋线圈或第三平面螺旋线圈由若干相互隔离的子金属线构成，则各平面螺旋线圈的电阻减小，寄生电容减小，品质因数Q提高；其次，所形成的第一平面螺旋线圈、第二平面螺旋线圈和第三平面螺旋线圈重叠，则所形成的电感的有效面积减小，有利于器件的集成。
请参考图8、图9、图11、图12、图14和图15，是本实施例所述电感的形成过程的剖面结构示意图，图10是图9所示本实施例第一平面螺旋线圈的俯视结构示意图，图13是图12所示本实施例第二平面螺旋线圈的俯视结构示意图，图16是图15所示本实施例第三平面螺旋线圈的俯视结构示意图。
请参考图8，提供半导体衬底300；在所述半导体衬底300表面形成第一介质层301。
所述半导体衬底300用于为后续工艺提供工作平台，所述半导体衬底300的材料为硅、硅锗、碳化硅、绝缘体上硅或III-V族化合物（氮化硅或砷化镓等）。
所述第一介质层301的材料为氧化硅或氮化硅，所述第一介质层301用于隔离后续工艺形成的第一平面螺旋线圈和半导体衬底300；所述第一介质层301的形成工艺为沉积工艺，较佳的是化学气相沉积工艺。
需要说明的是，现有技术在形成所述第一介质层301之前，所述半导体衬底300表面用于形成电感以外的区域会用于形成其他半导体器件，并在用于形成电感的半导体衬底300表面形成绝缘层；在形成所述半导体器件后，会对所述半导体器件内位于顶层的金属层进行化学机械抛光工艺，使所述金属层的表面与绝缘层的顶部齐平；然而，由于现有技术所形成的电感的有效面积过大，在进行所述化学机械抛光工艺时，会使用于形成电感的区域的绝缘层表面造成缺陷或是金属材料残留，会导致所形成的电感不稳定；因此，现有技术会在形成所述半导体器件时，在用于形成电感的半导体衬底300表面形成伪金属层，所述伪金属层能够使所述化学机械抛光工艺较为均匀，使电感更为稳定；然而，所述伪金属层会与后续形成的电感线圈之间产生寄生电容，从而使所形成的电感的品质因数Q降低，则所述电感的性能不良。
在本实施例中，由于后续形成的第一平面螺旋线圈、第二平面螺旋线圈和第三平面螺旋线圈重叠设置，则能够在电感中的金属线的总长度不减小的情况下，使电感的有效面积减小，则无需形成所述伪金属层也可保证化学机械抛光工艺的均匀性，从而所形成的电感的品质因数Q不会受到伪金属层的影响。
请参考图9和图10，图9是图10在CC’方向上的剖面结构示意图，在所述第一介质层301表面形成第一平面螺旋线圈302，所述第一平面螺旋线圈302包括最外圈金属线，所述最外圈金属线包括相互隔离的子金属线321a、子金属线321b和子金属线321c，所述子金属线321a、子金属线321b和子金属线321c的一端分别与第一接触层303连接。
所述第一平面螺旋线圈302为八边形，材料为铜，厚度为0.9微米；所述第一平面螺旋线圈302仅由最外圈金属线构成，所述第一平面螺旋线圈302的最内一圈子金属线321c的半径为25~30微米；所述第一平面螺旋线圈302的形成工艺为：在所述第一介质层301表面沉积金属层（未图示）；在所述金属层表面形成图形化的光刻胶层（未图示），所述光刻胶层定义了第一平面螺旋线圈302的对应位置；以所述光刻胶层为掩膜，对所述金属层进行刻蚀，形成第一平面螺旋线圈302。
所述第一平面螺旋线圈302由相互隔离的子金属线321a、子金属线321b和子金属线321c构成，所述子金属线321a、子金属线321b和子金属线321c的宽度为3微米；由于所述子金属线321a、子金属线321b和子金属线321c的宽度较小，则产生的寄生电容较小，有利于电感的品质因数Q的提高；所述子金属线321a和子金属线321b的一端与第一接触点305a连接，所述子金属线321c的一端与第一接触点305b连接；所述子金属线321a、子金属线321b和子金属线321c的另一端共同连接第一接触层303。
请参考图11，在所述第一平面螺旋线圈302表面形成第二介质层304；在所述第二介质层304内形成第一导电栓塞，所述第一导电栓塞的一端与第一平面螺旋线圈302的最外圈金属线的另一端连接。
所述第二介质层304的形成工艺和材料与所述第一介质层301相同，在此不作赘述；所述第二介质层304的底部表面与所述第一平面螺旋线圈302的底部齐平；所述第二介质层304用于隔离第一平面螺旋线圈302和后续工艺形成的第二平面螺旋线圈。
所述第一导电栓塞的形成工艺为：在所述第二介质层304内形成沟槽并暴露出第一接触点305a（图10所示）和第一接触点305b（图10所示）表面；在所述沟槽内填充金属材料，并进行平坦化使所述金属材料的顶部与第二介质层304齐平。
请参考图12和图13，图12是图13在CC’方向上的剖面结构示意图，在所述第二介质层304表面形成第二平面螺旋线圈306，所述第二平面螺旋线圈306包括最外圈金属线322c、以及与最外圈金属线322c连接的内圈金属线，其中，所述内圈金属线包括2根相互隔离的子金属线322a和子金属线322b，所述子金属线322a和子金属线322b的一端分别与最外圈金属线322c连接，所述子金属线322a另一端与第二接触点324a连接，所述子金属线322b与第二接触点324b连接，所述最外圈金属线322c的另一端与所述第二接触层307连接。
所述第二平面螺旋线圈306的形成工艺与第一平面螺旋线圈302相同，在此不作赘述。
所述第二平面螺旋线圈306为八边形，材料为铜，厚度为3~3.5微米，所述第二平面螺旋线圈306最内一圈子金属线的半径为25~30微米。
所述第二平面螺旋线圈306内圈金属线由两根相互隔离的子金属线322a和子金属线322b构成；所述子金属线322a和子金属线322b的宽度为3微米，则所述子金属线322a和子金属线322b内的寄生电容较小，提高了品质因数Q；所述第二接触点324a通过第一导电栓塞与第一接触点305a连接，所述第二接触点324b通过第一导电栓塞与第一接触点305b连接。
所述最外圈金属线322c为单根，所述金属线322c的宽度大于所述子金属线322a和子金属线322b的宽度，且所述最外圈金属线322a、子金属线322b和子金属线322c之间的间隔为3微米。
请参考图14，在所述第二平面螺旋线圈306表面形成第三介质层308；在所述第三介质层308内形成第二导电栓塞，所述第二导电栓塞的一端连接第二接触点309a和第二接触点309b，则所述第二导电栓塞与第二平面螺旋线圈306内圈的子金属线322a、子金属线322b以及第一导电栓塞连接。
所述第三介质层308和第二导电栓塞的材料和形成工艺与第二介质层304和第一导电栓塞相同，在此不作赘述。
请参考图15和图16，图15是图16在CC’方向上的剖面结构示意图，在所述第三介质层308表面形成第三平面螺旋线圈310和第三接触层311，所述第三平面螺旋线圈310包括最外圈金属线，所述最外圈金属线包括相互隔离的子金属线323a、子金属线323b和子金属线323c，所述子金属线323a、子金属线323b和子金属线323c的一端分别与第三接触层311连接，所述子金属线323a和子金属线323b的另一端与第三接触点309a连接，所述子金属线323c的另一端与第三接触点309b连接，所述第三接触层311通过第三导电栓塞与第一接触层303连接。
所述第三平面螺旋线圈310的形成工艺与第一平面螺旋线圈302相同，在此不作赘述。
所述第三平面螺旋线圈310为八边形，材料为铝，厚度为1.4~3微米，所述第三平面螺旋线圈310最内一圈子金属线323c的半径为25~30微米；所述子金属线323a、子金属线323b和子金属线323c的宽度为3微米，使产生的寄生电容较小，有利于电感的品质因数Q的提高。
至上述步骤为止，本实施例所述电感制造完成，所形成的电感中，第一平面螺旋线圈302与第三平面螺旋线圈310并联，则所形成的电感的电阻减小，品质因数Q提高；而且，所述第一平面螺旋线圈302、第二平面螺旋线圈306或第三平面螺旋线圈310由若干相互隔离的子金属线构成，则所形成的电感输入输出端之间的电阻减小，寄生电容减小，电感的品质因数Q提高；此外，所形成的第一平面螺旋线圈302、第二平面螺旋线圈306和第三平面螺旋线圈310重叠，则所形成的电感在保持频率达到技术指标的同时有效面积减小，有利于器件的集成。
综上所述，在所述电感中，第一平面螺旋线圈最外圈金属线的一端与第一接触层连接，内圈的子金属线的一端与第一导电栓塞连接，所述第三平面螺旋线圈最外圈金属线的一端与第三接触层连接，内圈的子金属线的一端与第二导电栓塞连接，且所述第一导电栓塞与第二导电栓塞连接，第一接触层连接与第三接触层连接，因此所述第一平面螺旋线圈与第三平面螺旋线圈形成并联，使电感的电阻减小，品质因数Q提高，性能提高；其次，所述第一平面螺旋线圈、第二平面螺旋线圈或第三平面螺旋线圈的内圈金属线包括至少2根相互隔离的子金属线，则在电感的输入输出端之间的子金属线并联，且所述子金属线的宽度能够减小，使电感内的电阻减小，寄生电容减小，则电感的品质因数Q提高；此外，所述第一平面螺旋线圈、第二平面螺旋线圈和第三平面螺旋线圈重叠，则所述电感在保持频率达到技术指标的同时减小了有效面积，有利于器件的集成。
所述电感的形成方法工艺简单，能够形成并联的第一平面螺旋线圈与第三平面螺旋线圈，则所形成的电感的电阻减小，则品质因数Q提高；其次，所形成的第一平面螺旋线圈、第二平面螺旋线圈或第三平面螺旋线圈的内圈金属线包括至少2根相互隔离的子金属线，则各平面螺旋线圈的电阻减小，寄生电容减小，使所形成的电感的品质因数Q进一步提高，所形成的电感的性能良好；此外，所形成的第一平面螺旋线圈、第二平面螺旋线圈和第三平面螺旋线圈重叠，则所形成的电感在保持频率达到技术指标的同时有效面积减小，有利于器件的集成。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (10)

1.一种电感，其特征在于，包括：
半导体衬底；
位于所述半导体衬底表面的第一介质层；
位于所述第一介质层表面的第一平面螺旋线圈和第一接触层，所述第一平面螺旋线圈包括最外圈金属线、以及与最外圈金属线连接的内圈金属线，其中，所述内圈金属线包括至少2根相互隔离的子金属线，所述子金属线的一端分别与最外圈金属线一端连接，所述最外圈金属线的另一端与所述第一接触层连接；
位于所述第一平面螺旋线圈表面的第二介质层；
位于所述第二介质层表面的第二平面螺旋线圈和第二接触层，所述第二平面螺旋线圈包括最外圈金属线、以及与最外圈金属线连接的内圈金属线，其中，所述内圈金属线包括至少2根相互隔离的子金属线，所述子金属线的一端分别与最外圈金属线一端连接，所述最外圈金属线的另一端与所述第二接触层连接；
位于所述第二介质层内的第一导电栓塞，所述第一导电栓塞的一端与第一平面螺旋线圈内圈的子金属线的另一端连接，所述第一导电栓塞的另一端与第二平面螺旋线圈内圈的子金属线的另一端连接；
位于所述第二平面螺旋线圈表面的第三介质层；
位于所述第三介质层表面的第三平面螺旋线圈和第三接触层，所述第三平面螺旋线圈包括最外圈金属线、以及与最外圈金属线连接的内圈金属线，其中，所述内圈金属线包括至少2根相互隔离的子金属线，所述子金属线的一端分别与最外圈金属线一端连接，所述最外圈金属线的另一端与所述第三接触层连接，所述第三接触层通过第三导电栓塞与第一接触层连接；
位于所述第三介质层内的第二导电栓塞，所述第二导电栓塞的一端连接第二平面螺旋线圈内圈的子金属线与第一导电栓塞相连的一端，所述第二导电栓塞的另一端连接第三平面螺旋线圈内圈的子金属线的另一端。
2.如权利要求1所述电感，其特征在于，所述第一平面螺旋线圈、第二平面螺旋线圈或第三平面螺旋线圈内圈金属线包括2~10根相互隔离的子金属线，最外圈金属线包括1~10根相互隔离的子金属线。
3.如权利要求1所述电感，其特征在于，所述第一平面螺旋线圈、第二平面螺旋线圈或第三平面螺旋线圈内相邻两根相互隔离的子金属线之间的距离为1~20微米，所述子金属线的宽度为1~20微米。
4.如权利要求1所述电感，其特征在于，所述第一平面螺旋线圈、第二平面螺旋线圈或第三平面螺旋线圈的材料为铜或铝，厚度为0.1~5微米，形状为四边形、六边形、八边形或圆形，最内一圈子金属线的半径为5~100微米。
5.如权利要求1所述电感，其特征在于，当所述第一平面螺旋线圈、第二平面螺旋线圈或第三平面螺旋线圈的材料为铜，厚度为3~4微米时，所述第一平面螺旋线圈、第二平面螺旋线圈或第三平面螺旋线圈的最外圈金属线为单根。
6.一种电感的形成方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底表面形成第一介质层；
在所述第一介质层表面形成第一平面螺旋线圈和第一接触层，所述第一平面螺旋线圈包括最外圈金属线、以及与最外圈金属线连接的内圈金属线，其中，所述内圈金属线包括至少2根相互隔离的子金属线，所述子金属线的一端分别与最外圈金属线一端连接，所述最外圈金属线的另一端与所述第一接触层连接；
在所述第一平面螺旋线圈表面形成第二介质层；
在所述第二介质层内形成第一导电栓塞，所述第一导电栓塞的一端与第一平面螺旋线圈内圈的子金属线的另一端连接；
在所述第二介质层表面形成第二平面螺旋线圈和第二接触层，所述第二平面螺旋线圈包括最外圈金属线、以及与最外圈金属线连接的内圈金属线，其中，所述内圈金属线包括至少2根相互隔离的子金属线，所述子金属线的一端分别与最外圈金属线一端连接，所述子金属线的另一端与第一导电栓塞连接，所述最外圈金属线的另一端与所述第二接触层连接；
在所述第二平面螺旋线圈表面形成第三介质层；
在所述第三介质层内形成第二导电栓塞，所述第二导电栓塞的一端连接第二平面螺旋线圈内圈的子金属线与第一导电栓塞相连的一端；
在所述第三介质层表面形成第三平面螺旋线圈和第三接触层，所述第三平面螺旋线圈包括最外圈金属线、以及与最外圈金属线连接的内圈金属线，其中，所述内圈金属线包括至少2根相互隔离的子金属线，所述子金属线的一端分别与最外圈金属线一端连接，所述子金属线的另一端与第二导电栓塞连接，所述最外圈金属线的另一端与所述第三接触层连接，所述第三接触层通过第三导电栓塞与第一接触层连接。
7.如权利要求6所述电感的形成方法，其特征在于，所述第一平面螺旋线圈、第二平面螺旋线圈或第三平面螺旋线圈内圈金属线包括2~10根相互隔离的子金属线，最外圈金属线包括1~10根相互隔离的子金属线。
8.如权利要求6所述电感的形成方法，其特征在于，所述第一平面螺旋线圈、第二平面螺旋线圈或第三平面螺旋线圈内相邻两根相互隔离的子金属线之间的距离为1~20微米，所述子金属线的宽度为1~20微米。
9.如权利要求6所述电感的形成方法，其特征在于，所述第一平面螺旋线圈、第二平面螺旋线圈或第三平面螺旋线圈的材料为铜或铝，厚度为0.1~5微米，形状为四边形、六边形、八边形或圆形，最内一圈子金属线的半径为5~100微米。
10.如权利要求6所述电感的形成方法，其特征在于，当所述第一平面螺旋线圈、第二平面螺旋线圈或第三平面螺旋线圈的材料为铜，厚度为3~4微米时，所述第一平面螺旋线圈、第二平面螺旋线圈或第三平面螺旋线圈的最外圈金属线为单根。
CN201210184958.1A 2012-06-06 2012-06-06 电感及其形成方法 Active CN103474415B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201210184958.1A CN103474415B (zh) 2012-06-06 2012-06-06 电感及其形成方法
US13/690,378 US8884399B2 (en) 2012-06-06 2012-11-30 Inductor device and fabrication method
US14/512,988 US9018731B2 (en) 2012-06-06 2014-10-13 Method for fabricating inductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210184958.1A CN103474415B (zh) 2012-06-06 2012-06-06 电感及其形成方法

Publications (2)

Publication Number Publication Date
CN103474415A true CN103474415A (zh) 2013-12-25
CN103474415B CN103474415B (zh) 2016-08-31

Family

ID=49714608

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210184958.1A Active CN103474415B (zh) 2012-06-06 2012-06-06 电感及其形成方法

Country Status (2)

Country Link
US (2) US8884399B2 (zh)
CN (1) CN103474415B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104637933A (zh) * 2015-01-31 2015-05-20 上海华虹宏力半导体制造有限公司 串并联电感结构及其制造方法
CN111446928A (zh) * 2019-01-16 2020-07-24 三星电机株式会社 电感器及包括该电感器的低噪声放大器
CN113066645A (zh) * 2019-12-16 2021-07-02 瑞昱半导体股份有限公司 非对称式螺旋状电感
CN113745404A (zh) * 2021-08-25 2021-12-03 中国科学院微电子研究所 螺旋电感的制备方法、螺旋电感及无源器件模块
US11984411B2 (en) 2021-01-14 2024-05-14 Changxin Memory Technologies, Inc. Semiconductor structure and manufacturing method thereof

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012121724A1 (en) * 2011-03-09 2012-09-13 Hewlett-Packard Development Company, L.P. Flat power coil for wireless charging applications
US9865392B2 (en) * 2014-06-13 2018-01-09 Globalfoundries Inc. Solenoidal series stacked multipath inductor
US9570233B2 (en) * 2014-06-13 2017-02-14 Globalfoundries Inc. High-Q multipath parallel stacked inductor
KR20160058592A (ko) * 2014-11-17 2016-05-25 에스케이하이닉스 주식회사 알에프 집적회로 및 그 제조방법
US9548158B2 (en) * 2014-12-02 2017-01-17 Globalfoundries Inc. 3D multipath inductor
CN105719947B (zh) * 2014-12-04 2018-10-16 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
WO2017111910A1 (en) * 2015-12-21 2017-06-29 Intel Corporation High performance integrated rf passives using dual lithography process
US10389181B1 (en) * 2016-11-17 2019-08-20 X Development Llc Planar low-loss electromagnetic resonator
JP7056016B2 (ja) * 2017-06-13 2022-04-19 Tdk株式会社 コイル部品
US10446729B1 (en) * 2018-03-22 2019-10-15 Innolux Corporation Display device having an electronic device disposed on a first pad and a second pad
US11942423B2 (en) * 2021-06-09 2024-03-26 Globalfoundries U.S. Inc. Series inductors

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040140878A1 (en) * 2003-01-17 2004-07-22 Mitsubishi Denki Kabushiki Kaisha Inductor having small energy loss
US20070126544A1 (en) * 2005-11-25 2007-06-07 Tracy Wotherspoon Inductive component
US20080157272A1 (en) * 2004-05-13 2008-07-03 Seiko Epson Corporation Planar Inductor And Method Of Manufacturing It
CN102231313A (zh) * 2009-12-08 2011-11-02 上海华虹Nec电子有限公司 利用金属并联的多层堆叠电感

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2843829A (en) * 1952-12-30 1958-07-15 Du Mont Allen B Lab Inc Electrical inductance
US5852866A (en) * 1996-04-04 1998-12-29 Robert Bosch Gmbh Process for producing microcoils and microtransformers
SE512699C2 (sv) * 1998-03-24 2000-05-02 Ericsson Telefon Ab L M En induktansanordning
JP2002198490A (ja) * 2000-12-26 2002-07-12 Toshiba Corp 半導体装置
US6750750B2 (en) * 2001-12-28 2004-06-15 Chartered Semiconductor Manufacturing Ltd. Via/line inductor on semiconductor material
US6864581B1 (en) * 2002-08-15 2005-03-08 National Semiconductor Corporation Etched metal trace with reduced RF impendance resulting from the skin effect
JP2006302992A (ja) * 2005-04-18 2006-11-02 Oki Electric Ind Co Ltd 半導体装置の製造方法、及び半導体装置
US7486167B2 (en) * 2005-08-24 2009-02-03 Avago Technologies General Ip (Singapore) Pte. Ltd. Cross-coupled inductor pair formed in an integrated circuit
US8253523B2 (en) 2007-10-12 2012-08-28 Via Technologies, Inc. Spiral inductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040140878A1 (en) * 2003-01-17 2004-07-22 Mitsubishi Denki Kabushiki Kaisha Inductor having small energy loss
US20080157272A1 (en) * 2004-05-13 2008-07-03 Seiko Epson Corporation Planar Inductor And Method Of Manufacturing It
US20070126544A1 (en) * 2005-11-25 2007-06-07 Tracy Wotherspoon Inductive component
CN102231313A (zh) * 2009-12-08 2011-11-02 上海华虹Nec电子有限公司 利用金属并联的多层堆叠电感

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104637933A (zh) * 2015-01-31 2015-05-20 上海华虹宏力半导体制造有限公司 串并联电感结构及其制造方法
CN111446928A (zh) * 2019-01-16 2020-07-24 三星电机株式会社 电感器及包括该电感器的低噪声放大器
CN111446928B (zh) * 2019-01-16 2024-03-26 三星电机株式会社 电感器及包括该电感器的低噪声放大器
CN113066645A (zh) * 2019-12-16 2021-07-02 瑞昱半导体股份有限公司 非对称式螺旋状电感
US11984411B2 (en) 2021-01-14 2024-05-14 Changxin Memory Technologies, Inc. Semiconductor structure and manufacturing method thereof
CN113745404A (zh) * 2021-08-25 2021-12-03 中国科学院微电子研究所 螺旋电感的制备方法、螺旋电感及无源器件模块

Also Published As

Publication number Publication date
US20130328164A1 (en) 2013-12-12
US8884399B2 (en) 2014-11-11
US9018731B2 (en) 2015-04-28
US20150093873A1 (en) 2015-04-02
CN103474415B (zh) 2016-08-31

Similar Documents

Publication Publication Date Title
CN103474415A (zh) 电感及其形成方法
CN103474414B (zh) 电感及其形成方法
US8198970B2 (en) Transformers, balanced-unbalanced transformers (baluns) and integrated circuits including the same
CN103794592B (zh) 具有接地屏蔽结构的半导体器件
TW548798B (en) High Q inductor with faraday shield and dielectric well buried in substrate
CN103700650B (zh) 半导体元件和制造半导体元件的方法
CN103367336B (zh) 多维集成电路的电源线滤波器
CN102148089B (zh) 用于集成电感器的系统和方法
CN1918677B (zh) 固体电解电容器
US20120223176A1 (en) Integrated High Frequency BALUN and Inductors
CN101523526A (zh) 电感器元件、电感器元件制造方法以及具有在其上安装的电感器元件的半导体器件
JP2005175434A (ja) 集積回路内に形成されたインダクタ
TW200933666A (en) A method of manufacturing a coil inductor
CN103972207A (zh) 堆叠管芯之间的螺旋形螺旋电感器
CN102610377B (zh) 线圈及其制造方法
TW200903537A (en) Inductor structure
CN105336842A (zh) 半导体结构及其形成方法
FR3004024A1 (fr) Dispositif de transmission sans fil d'energie par induction a un recepteur
CN104425441A (zh) 一种mom电容器
CN103022000B (zh) 平面电感器及其制造方法、半导体器件及其制造方法
CN102299149A (zh) 半导体电感器件及其制造方法
US20100052095A1 (en) Inductor for semiconductor device and method of fabricating the same
CN101740195A (zh) 半导体螺线管电感及其制作方法
CN100395882C (zh) 一种小面积高性能叠层结构差分电感
US20220005640A1 (en) A vertical magnetic structure for integrated power conversion

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant