CN104425441A - 一种mom电容器 - Google Patents

一种mom电容器 Download PDF

Info

Publication number
CN104425441A
CN104425441A CN201310398737.9A CN201310398737A CN104425441A CN 104425441 A CN104425441 A CN 104425441A CN 201310398737 A CN201310398737 A CN 201310398737A CN 104425441 A CN104425441 A CN 104425441A
Authority
CN
China
Prior art keywords
capacitance sheet
positive
negative
interconnection line
sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310398737.9A
Other languages
English (en)
Other versions
CN104425441B (zh
Inventor
陈威
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310398737.9A priority Critical patent/CN104425441B/zh
Publication of CN104425441A publication Critical patent/CN104425441A/zh
Application granted granted Critical
Publication of CN104425441B publication Critical patent/CN104425441B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Electric Double-Layer Capacitors Or The Like (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本发明提供一种MOM电容器。包括在半导体衬底上设置的多个排列成阵列的正电容片和多个负电容片,其中,行方向的正电容片和负电容片间隔排列,列方向的正电容片和负电容片间隔排列,相邻的正电容片和负电容片通过隔离层电隔离。上述技术方案中,一个正电容片(或负电容片)可同时沿行方向和列方向,与其相邻的负电容片(或正电容片)产生电容,从而提高电容密度。

Description

一种MOM电容器
技术领域
本发明涉及半导体制备领域,尤其是涉及一种MOM电容器。
背景技术
电容器是集成电路(简称IC)中的重要组成单元,广泛运用于存储器、微波、射频、智能卡和滤波等芯片中。
随着半导体集成电路制造技术的不断进步,半导体器件的性能也不断提升。集成电路集成度提升过程中对于电容器如何在有限的面积下获得高密度的电容成为一个重要课题。
现有电容器通常包括:结电容器、栅电容器、金属-金属(Intra-metal)电容器等等。其中,在高电容密度的场合,结电容器、栅电容器的线性度及品质因数都较差,且击穿电压低,适用性不强;而金属-金属(Intra-metal)电容器的线性特征要远好于其他类型的电容器,因而具有更好的精度,能更好的满足高电容密度场合的需要。
上述金属-金属(Intra-metal)电容器包括了MIM(metal-insulator-metal)电容器和MOM(metal-oxide-metal)电容器。
其中图1中示出了一种MIM电容器结构,包括:上电极板10、下电极板12,以及夹设于上、下电极板10和12之间的电介质层11,所述上电极板10、电介质层11和下电极板12设于半导体器件的层间介质层中。在上、下电极板10和12间产生电容器。所述上电极板10和下电极板13通过插塞分别连接互连线15和14,从而连接电容器的正负极。
与MIM电容器一致,MOM电容器主要结构同样包括金属层。图2为MOM电容器的结构图,所述MOM电容器包括:与电源正电极连接的正电极板20和与电源负电极连接的负电极板30;所述正电极板20上还连接有多条正电极条21,正电极条21成梳齿状排列在正电极板20一侧;所述负电极板30上连接有多条负电极条31,负电极条31成梳齿状排列在正电极板30一侧;所述正电极条21和负电极条31间隔交错排列,且相邻的正电极条21和负电极条31间填充有介电层电容。占用相同半导体衬底面积条件下,MOM电容器相比于MIM电容器可提供更高的电容密度。
然而随着集成电路的尺寸不断缩小化,MOM电容器尺寸也不断缩小,但基于工艺条件限定,传统工艺形成的MOM电容器较难实现电容密度的提高和调整。
现有提高MOM电容器的电容密度的方法包括:a、采用更高介电常数的介电材料作为隔离各电极条的介电层,以此来提高电容密度。b、根据物理学电容器计算原理,减少相邻两极条的距离也可以增大电容器,而在具体制造过程中也同时减少了介质层的厚度。c、在单层电容器的结构下,利用起伏的形貌或者半球状晶粒,增加单位面积上的电容器极板面积。
但上述方法提高MOM电容密度效果并不明显,为此,如何进一步提高MOM电容器的电容密度是本领域技术人员亟需解决的问题。
发明内容
本发明解决的问题是提供一种MOM电容器,相比于现有的MOM电容器,具有更高的电容密度。
为解决上述问题,本发明提供一种MOM电容器,包括:
半导体衬底;
位于半导体衬底表面的排列成阵列的多个正电容片和多个负电容片,其中,行方向的正电容片和负电容片间隔排列,列方向的正电容片和负电容片间隔排列;
位于半导体衬底表面、覆盖所述正电容片和负电容片且电隔离所述正电容片和负电容片的隔离层;
位于所述正电容片表面且贯穿所述隔离层的第一插塞;
位于所述负电容片表面且贯穿所述隔离层的第二插塞;
位于隔离层表面的正电极互连线和与正电极互连线相对的负电极互连线;
所述正电极互连线连接第一插塞;
所述负电极互连线连接第二插塞。
可选地,所述正电极互连线包括正电极板和多条正电极条,所述多条正电极条成梳齿状排列在正电极板一侧;
所述负电极互连线包括负电极板和多条负电极条,所述多条负电极条成梳齿状排列在负电极板一侧;
所述多条正电极条和负电极条平行设置,且间隔排列。
可选地,所述正电容片和负电容片为正方形,且分别在行方向和列方向上所述正电容片和负电容片的相邻两条侧边平行。
可选地,各正电极条位于相应正电容片对角线上;
所述各负电极条位于相应负电容片的对角线上。
可选地,所述正电容片和负电容片为三角形;
行方向上相邻的正电容片和负电容片的相邻两条边平行;
列方向上相邻的正电容片和负电容片的对称轴在一直线上。
可选地,所述三角形为等腰三角形或等边三角形。
可选地,所述各正电极条与相应的正电容片的底边重合或平行;所述各负电极条与相应的负电容片的底边重合或平行。
可选地,所述MOM电容器包括:多层电容片层,所述各电容片层内均具有排列成阵列的多个正电容片和多个负电容片;
位于各电容片层之间的隔离层,且各隔离层电隔离下层电容片层内的正电容片和负电容片;
贯穿各隔离层,连接相邻两层电容片层的插塞。
可选地,相邻两层正电容片和相邻两层负电容片的间隔为0.3~5μm。
可选地,还包括:
多层电极互连线层,各层电极互连线层均包括所述正电极互连线和负电极互连线;
所述正电极互连线包括正电极板和多条正电极条,所述多条正电极条成梳齿状排列在正电极板一侧;
所述负电极互连线包括负电极板和多条负电极条,所述多条负电极条成梳齿状排列在负电极板一侧;
同一层电极互连线层内的所述多条正电极条和负电极条平行设置,且间隔排列;
贯穿各隔离层,连接相邻两层电极互连线层的插塞;
贯穿各隔离层,连接相邻电容片层和电极互连线层的插塞。
可选地,一个正电容片或负电容片的面积为S,同一电容片层内相邻的正电容片和负电容片的间距为d;
当S≤2d2时,至少包括2层所述电极互连线层。
可选地,一个所述正电容片和负电容片的面积S为10×(0.1×CD)2至10×(10×CD)2
可选地,所述行方向上和所述列方向上的相邻正电容片和负电容片之间的距离d为0.15×CD至15×CD。
可选地,一个正电容片或负电容片的面积S为(0.4×d)2至(10×d)2
可选地,所述正电容片和负电容片的厚度为0.3×CD至30×CD。
与现有技术相比,本发明的技术方案具有以下优点:
在半导体衬底上设置多个排列成阵列的正电容片和多个负电容片,行方向的正电容片和负电容片间隔排列,列方向的正电容片和负电容片间隔排列,相邻的正电容片和负电容片通过隔离层电隔离。上述技术方案中,一个正电容片可同时沿行方向和列方向,与其相邻的负电容片产生电容;一个负电容片可同时沿行方向和列方向,与其相邻的正电容片产生电容,由于能在两个方向上产生电容,相比于现有的MOM电容器的正负电容片沿一个方向排列,只在一个方向上产生电容的情况,在相同体积的电容片条件下,可以大幅度提高各正电容片和负电容片的利用率,以增加MOM电容器的电容密度。
进一步可选方案中,所述正电容片和负电容片为正方形,且所述正电容片和负电容片的相邻两条侧边分别平行于行方向和列方向,且所述各正电极条位于相应正电容片对角线上,所述各负电极条位于相应负电容片的对角线上,在正电极条和负电极条的宽度不变的条件下,在相同的平面面积上可以有效提高正电容片和负电容片的密度,从而提高MOM电容器的电容密度。
进一步可选方案中,所述正电容片和负电容片为等腰或等边三角形,行方向上相邻的正电容片和负电容片的相邻两条边平行,所述正电容片或负电容片的其中一条边与行方向平行,列方向上相邻两个正电容片和负电容片的对称轴位于同一直线。上述技术方案中,在垂直于所述正电容片或负电容片三条边的方向上,即在三个方向上,正电容片和相邻的两个负电容片,以及负电容片可以和相邻的两个正电容片产生电容,从而可有效提高电容器的整体电容密度。
附图说明
图1是现有的MIM电容的结构示意图;
图2是现有的MOM电容器的结构示意图;
图3本发明实施例1提供的MOM电容器的结构示意图;
图4是图3中X-X’向的MOM电容器的剖面结构示意图;
图5是本发明实施例2提供的MOM电容器的结构示意图;
图6是本发明的另一种MOM电容器的结构示意图;
图7是本发明实施例3提供的MOM电容器的结构示意图;
图8是本发明实施例4提供的MOM电容器的结构示意图I;
图9是本发明实施例4提供的MOM电容器的结构示意图II。
具体实施方式
正如背景技术所述,随着集成电路的尺寸不断缩小,如何提高电容器的电容密度,以满足高电容密度场合的需要是进一步提高电容器性能的重要课题。然而基于半导体器件稳定性要求,如电容器中带不同电荷的金属片之间的介电层必须保证足够的厚度以防止被电流击穿,以及现有的介电材料的性能,和工艺条件等限定,进一步提高电容器的电容密度存在较大的难度。
为此,本发明提供了一种MOM电容器。本发明提供的MOM电容器可包括半导体衬底上设置的多层电容片层,且在各电容片层包括多个排列成阵列的正电容片和多个负电容片,行方向的正电容片和负电容片间隔排列,列方向的正电容片和负电容片间隔排列。上述技术方案中,一个正电容片可同时沿行方向和列方向,与其相邻的负电容片产生电容;一个负电容片可同时沿行方向和列方向,与其相邻的正电容片产生电容。相比于现有的MOM电容器,带不同极性的电容片沿一个方向间隔排列的技术方案,本发明提供的MOM电容器,在相同体积的电容片条件下,大幅度提高电容片的利用率,以获取更高的电容,进而有效提高电容器的整体电容密度。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
且下述说明中,根据本发明的实施例的制程步骤及对应结构,并未涵盖制造完整的IC的完整制程,但可以配合半导体技术领域中不同的IC中的其他制程以制造所述的完整IC,如MOM电容器两级的外连可以和金属互连工艺同步实现,这些都是本领域技术人员熟知技术,在此不再赘述。
实施例1
参考图3和图4为本实施例提供的MOM电容器的结构示意图。其中,图4为图3所示的MOM电容器的X-X’向剖面结构示意图。
参考图4所示,本实施例提供的MOM电容器包括:半导体衬底1000,位于所述半导体衬底1000上的隔离层2000,以及嵌于所述隔离层2000内的多个正电容片400(包括正电容片401)和负电容片300(包括负电容片301和302)。所述正电容片400带正电荷,负电容片300带负电荷。所述隔离层2000覆盖所述各个正电容片400和负电容片300,并使相邻的正电容片400和负电容片300电隔离。
结合参考图3所示,所述多个正电容片400和负电容片300排列成阵列。且行方向(B向)的正电容片400和负电容片300间隔排列,列方向(A向)的正电容片400和负电容片300间隔排列。
以正电容片401为例,在所述正电容片401所处的列上,其两侧设有负电容片304和303;在所述正电容片401所处的行上,其两侧设有负电容片301和302。所述正电容片401和负电容片301、302、303以及304同时产生电容。同样,位于负电容片301、302、303以及304两侧的正电容片(包括了正电容片401,图中未完全罗列上述正、负电容片)也会产生电容。上述技术方案中,一个正电容片(或负电容片)同时可以和在行方向位于其两侧的负电容片,以及在列方向位于其两侧的负电容片产生电容,相比于现有的MOM电容器的正负电容片沿一个方向排列,只在一个方向上产生电容的情况,上述技术方案可大幅度提高各正电容片和负电容片的利用率,以提高MOM电容器的电容密度。
所述正电容片400和负电容片300可选为铜、铝、钽等各类金属片,其并不限定本发明的保护范围。
结合参考图3和图4所示,在所述隔离层2000上设有电极互连线层,所述电极互连线层包括正电极互连线100和负电极互连线200。所述正电极互连线100连接MOM电容器的正极,负电极互连线200连接MOM电容器的负极。所述正电极互连线100包括正电极板110,以及固定于所述正电极板110一侧,呈梳齿状排列的多条正电极条,如正电极条101、102。所述负电极互连线200包括负电极板210,以及固定与所述正电极板210一侧,呈梳齿状排列的多条负电极条,如负电极条201、202、203。
本实施例中,所述正电极条101、102和负电极条201、202及203平行设置且间隔排列。从而相邻两条带不同电荷的正、负电极条之间同样会产生电容,从而增加MOM电容器的整体电容密度。
在各正电容片400的表面设有贯穿所述隔离层2000的第一插塞510,在所述负电容片300的表面设有贯穿所述隔离层2000的所述第二插塞520。所述第一插塞510和第二插塞520分别连接所述正电极条和负电极条,从而分别为各块所述正电容片和负电容片输送正电荷和负电荷。
本实施例中,所述半导体衬底1000可以为硅衬底,也可以是锗、锗硅、砷化镓衬底或绝缘体上硅衬底,常见的半导体衬底均可作为本实施例中的半导体衬底,其并不限定本发明的保护范围。
所述隔离层2000的材料可选为氧化硅、氮化硅、氮氧化硅等各种介电材料,其并不限定本发明的保护范围。
所述第一插塞510和第二插塞520可为钨、铜、铝等各式金属插塞或是碳纳米管等结构,所述第一插塞510和第二插塞520的结构和材质并不限定本发明的保护范围。
本实施例中,所述第一插塞510和第二插塞520为钨插塞。
本实施例的可选方案中,正电容片和负电容片的面积S数值为10×(0.1×CD)2至10×(10×CD)2,其中,所述CD为IC的特征尺寸,如在20nm制程的IC,CD为20nm;40nm制程的IC,CD为40nm;而行方向上,和列方向上的相邻的正电容片和负电容片之间的距离d的数值为d为0.15×CD至15×CD之间。进一步地,d的数值为1.0×CD至2.0×CD,S数值为5×CD2至15×CD2
本实施例中,所述S数值与相邻的正电容片和负电容片之间的距离d相对应,可选地S=(0.4×d)2至(10×d)2。在上述可选技术方案中,根据IC的特征值以确定各正、负电容片的面积,以及各正、负电容片之间的距离,可在确保获得的IC性能稳定同时,增加位于同一平面层上的正、负电容片个数,从而提高同一平面层的电容密度。各正、负电容片的面积以及各正、负电容片之间的距离具体数值根据实际所要获得的IC结构确定。
所述正电容片和负电容片的厚度为0.3×CD至30×CD。
继续参考图3所示,本实施例中,所述正电容片400和负电容片300为正方形结构,且分别在行方向和列方向上所述正电容片和负电容片的相邻两条侧边平行。且各条所述正电极条位于相应的正电容片400的对角线上,负电极条位于相应的负电容片300的对角线上。MOM电容器制作工艺可与金属互连工艺兼容,然而基于现有的互连线制备工艺的限制(如互连线的宽度尺寸),在相同的面积内,正电极条和负电极条的数量有限。在本实施例提供的上述技术方案中,正电容片、负电容片,以及正电极条和负电极条的结构设置,可在正电极条和负电极条的宽度不变的条件下,在相同的平面面积内有效提高正电容片和负电容片的密度,从而提高MOM电容器的电容密度。
实施例2
本实施例提供的MOM电容器实施例1提供的MOM电容器结构大致相同,包括半导体衬底,位于半导体衬底上的隔离层,嵌于所述隔离层内,且排列成阵列的多个正电容片和负电容片,位于所述隔离层上方的电极互连线层,在所述隔离层内设有连接所述互连层和各正、负电容片的插塞。其中在行方向的正电容片和负电容片间隔排列,列方向的正电容片和负电容片间隔排列。
区别在于,参考图5所示,所述正电容片430和负电容片330均为三角形结构。且在行方向上,相邻的正电容片430和负电容片330的相邻两条边平行,在列方向上相邻两个正电容片430和负电容片330的对称轴位于同一直线,可选地,如图5所示,在列方向上,相邻两个正电容片430和负电容片330呈轴对称。所述正电容片430和负电容片330的底边与行方向平行。
本实施例中,所述正电容片430和负电容片330为等腰或是等边三角形结构,进一步地,所述正电容片430和负电容片330为等边三角形,从而使得正、负电容片的排列更有序而紧密。
本实施例中,在垂直于所述正电容片或负电容片三条边的方向上(C、D、E),即在三个方向上,各正电容片可以和相邻的两个负电容片产生电容,各负电容片可以和相邻的两个正电容片产生电容,从而可有效提高电容器的整体电容密度
本实施例提供的MOM电容器的所述电极互连线层同样包括正电极互连线130和负电极互连线230。所述正电极互连线130包括正电极板132以及多条固定于所述正电极板132一侧,且呈梳齿状排列的正电极条131;所述负电极互连线230包括负电极板232,以及固定于所述负电极板232一侧,且呈梳齿状排列的多条负电极条231。各条所述正电极条131和负电极条231沿行方向延伸,即,各条所述正电极条与相应的正电容片的底边重合或平行;各条所述负电极条与相应的负电容片的底边重合或平行,从而在相同宽度的正电极条和负电极条的条件下,提高正电容片和负电容片的密度,进而提高MOM电容器的电容密度。
而且,上述各条负电极条和正电极条沿列方向平行间隔排列,该结构使得在各正、负电极条131和231间产生电容,从而可提高MOM电容器的整体电容密度。
所述各个正电容片430通过第一插塞530与各正电极条131电连接,各个负电容片330通过第二插塞540与各负电极条231电连接。
除上述实施例1提供的MOM电容器,正、负电容片为正方形,实施例2中提供的MOM电容器,正、负电容片为三角形外,本发明的其他实施例中,所述电容片也可为其他形状。如图6所示的MOM电容器中,正电容片410和负电容片310呈矩形状,且在阵列的行方向和列方向,多个正电容片410和负电容片310间隔排列。
该MOM电容器中,正电极互连线120的多条正电极条121和负电极互连线130的多条负电极条131平行于行方向,多条正电极条121和负电极条131且沿列方向间隔排列。且各个正电容片410通过第一插塞550与正电极条121固定连接,各个负电容片310通过第二插塞560与负电极条131固定连接。这些简单的调整均在本发明的保护范围内。
实施例3
本实施例提供的MOM电容器包括多层电容片层,且各电容片层均包括如实施例1或实施例2所示的排列成阵列的正电容片和负电容片。在相邻两层电容片层之间设有隔离层,且各隔离层电隔离下层电容片层内的正电容片和负电容片,从而使下层电容片层内的所述正电容片和负电容片电隔离。
其中,在所述隔离层中设置有贯穿各隔离层的第三插塞和第四插塞。所述第三插塞连接相邻两层的正电容片,第四插塞连接相邻两层的负电容片。
具体结构参考图7所示,所示MOM电容器包括位于半导体衬底1000上的多层电容片层,其中每一层电容片层均包括排列成阵列的正电容片440和负电容片340。在各电容片层之间设置有隔离层1200,各层隔离层1200覆盖其下层电容片层,并实现下层电容片层内各正电容片430和负电容片330电隔离。
其中,每一层正电容片440和负电容片340的结构,以及正电极互连线140和负电极互连线240的结构可参考实施例1或实施例2所示,在此不再赘述。
本实施例中,在位于最上层的隔离层1100上方设有电极互连线层,所述电极互连线层包括正电极互连线140和负电极互连线240。其中,在位于最上层的正电容片440上方,设有第一插塞580,所述第一插塞580贯穿对应的隔离层1100与所述正电极互连线140固定连接;在最上层的负电容片340上方,设有第二插塞570,所述第二插塞570贯穿对应的隔离层1100与所述负电极互连线240固定连接。
在相邻层的两块正电容片440之间对应的隔离层1200内,设有第三插塞620,所述第三插塞620贯穿对应的隔离层1200,实现相邻层上的两块正电容片440电连接。同样,相邻层的两块负电容片340之间,设有贯穿对应的隔离层1200的第四插塞610以实现该相邻层上的两块负电容片340电连接。
本实施例中,相邻两层的正电容片440(或负电容片340)间的距离为0.3~5μm,具体数值可根据实际所要获取的MOM电容器的具体结构决定,从而在确保MOM电容器稳定性同时,提高正电容片和负电容片的密度,以增加MOM电容器的整体电容密度。
所述正电极互连线140可包括正电极板以及位于所述正电极板一侧呈梳齿状排列的多条正电极条,所述负电极互连线240可包括负电极板以及位于所述负电极板一侧呈梳齿状排列的多条负电极条;且所述多条正电极条和负电极条平行设置,且间隔排列。具体结构可参考实施例1和实施例2,在此不再赘述。
此外,本实施例中,所述电极互连线层位于各正电容片和负电容片的上方,实际操作中,所述电极互连线层的位置可以是位于相邻两层正电容(或负电容片)之间,或是位于各正电容片(和负电容片)下方,这些简单的改变均包含在本发明的保护范围内。
实施例4
结合参考图8和图9所示,本实施例提供的MOM电容器和实施例3提供的MOM电容器的技术方案大致相同,其包括多层电容片层,各电容片层内均具有排列成阵列的多个正电容片421和422和负电容片321和322,以及覆盖各层正电容421和422和负电容片321和322,并实现同一层内的各正电容片421和422和负电容片321和322电隔离,以及相邻电容片层电隔离的多层隔离层(图中未显示)。
其区别在于,参考图8所示,本实施例中提供的MOM电容器包括沿堆叠方向设置的第一电极互连线层和第二电极互连线层。其中,第一电极互连线层包括位于同一平面层中的第一正电极互连线150,和第一负电极互连线250。所述第一正电极互连线150包括第一正电极板(图中未标示)和设置于所述第一正电极板一侧,且呈梳齿状排列的多条第一正电极条151;所述第一负电极互连线250包括第一负电极板和设置于所述第一负电极板一侧,且呈梳齿状排列的多条第一负电极条251;所述的多条第一正电极条151和第一负电极条251沿列方向延伸,且间隔平行设置。
所述第二电极互连线层包括位于同一平面层中的第二正电极互连线160,和第二负电极互连线260。所述第二正电极互连线160包括第二正电极板(图中未标示)和设置于所述第二正电极板一侧,且呈梳齿状排列的多条第二正电极条161,所述第二负电极互连线260包括第二负电极板和设置于所述第二负电极板一侧,且呈梳齿状排列的多条第二负电极条261,且所述的多条第二正电极条161和第二负电极条261沿列方向延伸,且间隔平行设置。
上述交错排列的正、负电极条的结构可有效提高MOM电容器的电容密度。
继续参考图8,以一层正电容片和负电容片为例,沿行方向,相邻两列的正电容片421和422,以及相邻两列的负电容片321和322与不同层的正电极互连线和负电极互连线连接。具体地:正电容片421与第一正电极条151连接,其余的正电容片422与第二正电极条161电连接。相似地,负电容片321与第一负电极条251连接,其余的负电容片322与第二负电极条261连接。
第一正电极互连线和第二正电极互连线分别与相邻层上的正电容片通过贯穿对应隔离层的第一插塞电连接;第一负电极互连线和第二负电极互连线分别与相邻层上的负电容片通过贯穿对应隔离层的第二插塞电连接;第一正电极互连线和第二正电极互连线通过贯穿对应隔离层上的第五插塞电连接;第一负电极互连线和第二负电极互连线通过贯穿对应隔离层上的第六插塞电连接;相邻层上的两块正电容片通过位于各隔离层上的第三插塞连接;相邻层上的两块负电容片通过位于各隔离层上的第四插塞连接。
参考图9所示,以所述第一正电极互连线150和第二正电极互连线160和各层正电容片421和422为例。
所述第一正电极互连线150和相邻层上的正电容片421通过贯穿两者之间的隔离层(图中未显示)的第一插塞591电连接,所述第二正电极互连线160和相邻层上的正电容片422通过贯穿两者之间的隔离层(图中未显示)的第一插塞592电连接。相邻层上的正电容片421通过贯穿两者间隔离层(图中未显示)的第三插塞630电连接,相邻层上的正电容片422通过贯穿对应的隔离层(图中未显示)的第三插塞640电连接。位于不同层上的所述第一正电极互连线150和第二正电极互连线160通过贯穿两者之间的隔离层(图中未显示)的第五插塞650电连接。
基于现有的互连线制备工艺的限制(如互连线的宽度尺寸),无法在同一层电极互连线层内设置太多的电极互连线,因而限制了在同一电容层内设置的电容片密度,为此阻碍了进一步提高电容器的电容密度。
为此,本实施例提供的MOM电容器包括多层电极互连线层,所述多层电极互连线层分别通过贯穿对应的隔离层的插塞以连接同一层上不同的正、负电容片。从而为不同的正、负电容片输送正负电荷和负电荷,以进一步提高位于一层电容片层内的正、负电容片的密度,进而提高MOM电容器的电容密度。
值得注意的是,本实施中提供的MOM电容器中,包括两层电极互连线,且所述两层是电极互连线分别位于各正、负电容片的上方和下方。在本实施例的其他实施例中,可包括大于两层的多层电极互连线。具体地,当所述电容片的面积S≥3d2时,所述MOM容器可仅设置一层所述电极互连线层,当所述S≤2d2时,则需设置2层或2层以上的电极互连线层,当所述3d2>S>2d2时,则根据实际情况确定所述电极互连线层的数量,所述多层电极互连线沿层叠方向连接,且通过插塞连接,此外所述多层电极互连线可位于两层电容片层的中间位置,其可根据实际需要设定,其并不限定本发明的保护范围。
以65nm(CD=65nm)制程的,且含有8层正、负电容片层,一层电容片层的面积为100μm2,一片正电容片或负电容片的面积为0.035um2,相邻的正电容片和负电容片之间距离为0.1um,仅具有一层电极互连层的MOM电容器为例。
对比例,现有的8层电容片结构的MOM电容器,其电容密度为347fF左右。
实施例数据1:同一层正、负电容片具有如实施例1所示的正、负电容片的排布结构,MOM电容器的电容为420fF左右。
实施例数据2:同一层正、负电容片具有如实施例2所示的正、负电容片的排布结构,MOM电容器的电容为430fF左右。
有上述测试数据可知,本发明实施例数据1和实施例数据2对应的MOM电容器密度明显大于现有的电容器密度,而通过实施例数据2对应的MOM电容器的电容密度优于实施例1数据对应的MOM电容器的电容密度。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (15)

1.一种MOM电容器,其特征在于,包括:
半导体衬底;
位于半导体衬底表面的排列成阵列的多个正电容片和多个负电容片,其中,行方向的正电容片和负电容片间隔排列,列方向的正电容片和负电容片间隔排列;
位于半导体衬底表面、覆盖所述正电容片和负电容片且电隔离所述正电容片和负电容片的隔离层;
位于所述正电容片表面且贯穿所述隔离层的第一插塞;
位于所述负电容片表面且贯穿所述隔离层的第二插塞;
位于隔离层表面的正电极互连线和与正电极互连线相对的负电极互连线;
所述正电极互连线连接第一插塞;
所述负电极互连线连接第二插塞。
2.如权利要求1所述的MOM电容器,其特征在于,所述正电极互连线包括正电极板和多条正电极条,所述多条正电极条成梳齿状排列在正电极板一侧;
所述负电极互连线包括负电极板和多条负电极条,所述多条负电极条成梳齿状排列在负电极板一侧;
所述多条正电极条和负电极条平行设置,且间隔排列。
3.如权利要求2所述的MOM电容器,其特征在于,所述正电容片和负电容片为正方形,且分别在行方向和列方向上所述正电容片和负电容片的相邻两条侧边平行。
4.如权利要求3所述的MOM电容器,其特征在于,
各条所述正电极条位于相应正电容片对角线上;
各条所述负电极条位于相应负电容片的对角线上。
5.如权利要求2所述的MOM电容器,其特征在于,所述正电容片和负电容片为三角形;
行方向上相邻的正电容片和负电容片的相邻两条边平行;
列方向上相邻的正电容片和负电容片的对称轴在一直线上。
6.如权利要求5所述的MOM电容器,其特征在于,所述三角形为等腰三角形或等边三角形。
7.如权利要求6所述的MOM电容器,其特征在于,各条所述正电极条与相应的正电容片的底边重合或平行;各条所述负电极条与相应的负电容片的底边重合或平行。
8.如权利要求1所述的MOM电容器,其特征在于,所述MOM电容器包括:多层电容片层,各电容片层内均具有排列成阵列的多个正电容片和多个负电容片;
位于各电容片层之间的隔离层,且各隔离层电隔离下层电容片层内的正电容片和负电容片;
贯穿各隔离层,连接相邻两层电容片层的插塞。
9.如权利要求8所述的MOM电容器,其特征在于,相邻两层正电容片和相邻两层负电容片的间隔为0.3~5μm。
10.如权利要求9所述的MOM电容器,其特征在于,还包括:
多层电极互连线层,各层电极互连线层均包括所述正电极互连线和负电极互连线;
所述正电极互连线包括正电极板和多条正电极条,所述多条正电极条成梳齿状排列在正电极板一侧;
所述负电极互连线包括负电极板和多条负电极条,所述多条负电极条成梳齿状排列在负电极板一侧;
同一层电极互连线层内的所述多条正电极条和负电极条平行设置,且间隔排列;
贯穿各隔离层,连接相邻两层电极互连线层的插塞;
贯穿各隔离层,连接相邻电容片层和电极互连线层的插塞。
11.如权利要求10所述的MOM电容器,其特征在于,一个正电容片或负电容片的面积为S,同一电容片层内相邻的正电容片和负电容片的间距为d;当S≤2d2时,至少包括2层所述电极互连线层。
12.如权利要求1所述的MOM电容器,其特征在于,一个所述正电容片和负电容片的面积S为10×(0.1×CD)2至10×(10×CD)2
13.如权利要求12所述的MOM电容器,其特征在于,所述行方向上和所述列方向上的相邻的正电容片和负电容片之间的距离d为0.15×CD至15×CD。
14.如权利要求13所述的MOM电容器,其特征在于,一个正电容片或负电容片的面积S为(0.4×d)2至(10×d)2
15.如权利要求1所述的MOM电容器,其特征在于,所述正电容片和负电容片的厚度为0.3×CD至30×CD。
CN201310398737.9A 2013-09-04 2013-09-04 一种mom电容器 Active CN104425441B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310398737.9A CN104425441B (zh) 2013-09-04 2013-09-04 一种mom电容器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310398737.9A CN104425441B (zh) 2013-09-04 2013-09-04 一种mom电容器

Publications (2)

Publication Number Publication Date
CN104425441A true CN104425441A (zh) 2015-03-18
CN104425441B CN104425441B (zh) 2017-12-29

Family

ID=52974035

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310398737.9A Active CN104425441B (zh) 2013-09-04 2013-09-04 一种mom电容器

Country Status (1)

Country Link
CN (1) CN104425441B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104934410A (zh) * 2015-05-08 2015-09-23 武汉新芯集成电路制造有限公司 一种mom电容器及电容调整方法
WO2019127489A1 (zh) * 2017-12-29 2019-07-04 华为技术有限公司 电容器
US20210066214A1 (en) * 2019-08-27 2021-03-04 Texas Instruments Incorporated Integrated circuit devices with capacitors
WO2023159386A1 (zh) * 2022-02-23 2023-08-31 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1459123A (zh) * 2000-09-14 2003-11-26 加州理工学院 具有增强匹配特性的高效电容器结构
US20110254132A1 (en) * 2009-07-02 2011-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical interdigitated semiconductor capacitor
CN102983117A (zh) * 2011-09-07 2013-03-20 台湾积体电路制造股份有限公司 具有通孔的水平交指型电容器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1459123A (zh) * 2000-09-14 2003-11-26 加州理工学院 具有增强匹配特性的高效电容器结构
US20110254132A1 (en) * 2009-07-02 2011-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical interdigitated semiconductor capacitor
CN102983117A (zh) * 2011-09-07 2013-03-20 台湾积体电路制造股份有限公司 具有通孔的水平交指型电容器

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104934410A (zh) * 2015-05-08 2015-09-23 武汉新芯集成电路制造有限公司 一种mom电容器及电容调整方法
CN104934410B (zh) * 2015-05-08 2017-10-24 武汉新芯集成电路制造有限公司 一种mom电容器及电容调整方法
WO2019127489A1 (zh) * 2017-12-29 2019-07-04 华为技术有限公司 电容器
CN111357103A (zh) * 2017-12-29 2020-06-30 华为技术有限公司 电容器
US20210066214A1 (en) * 2019-08-27 2021-03-04 Texas Instruments Incorporated Integrated circuit devices with capacitors
WO2023159386A1 (zh) * 2022-02-23 2023-08-31 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置

Also Published As

Publication number Publication date
CN104425441B (zh) 2017-12-29

Similar Documents

Publication Publication Date Title
US7274085B1 (en) Capacitor structure
US8508019B2 (en) Capacitor structure
US8759947B2 (en) Back-side MOM/MIM devices
US20080012092A1 (en) Structure of capacitor set and method for reducing capacitance variation between capacitors
US20150022948A1 (en) Capacitor structure
US9117589B2 (en) Capacitor structure and stack-type capacitor structure
CN103050549A (zh) 金属-氧化物-金属电容器结构
CN104425441A (zh) 一种mom电容器
CN107785363B (zh) 一种mom电容版图及其结构单元、建模方法
CN117423548B (zh) 一种电容器衬底、高容量密度电容器及其制造方法
CN102903717A (zh) 具有稳定供电的电容器的半导体集成电路及其制造方法
US11690223B2 (en) 3D memory device and manufacturing method thereof
US20140117501A1 (en) Differential moscap device
CN103700645A (zh) Mom电容及其制作方法
CN118263229A (zh) 电容器组件和半导体封装件
WO2020056705A1 (zh) 一种集成电路
CN100454550C (zh) 电容结构
CN110858580A (zh) 介质电容
CN203774309U (zh) 一种mom电容结构
CN111900251B (zh) Mom电容器及半导体元件
WO2024055667A1 (zh) 一种电容结构、电容阵列、存储器及电子设备
CN220253050U (zh) 电容器及电容模组
CN112687693B (zh) 半导体器件及其制备方法
CN111009514B (zh) 用于半导体装置的电容元件单元及其半导体装置
CN102437176B (zh) 一种提高集成电路电容密度的工艺

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant