CN103367336B - 多维集成电路的电源线滤波器 - Google Patents

多维集成电路的电源线滤波器 Download PDF

Info

Publication number
CN103367336B
CN103367336B CN201310020319.6A CN201310020319A CN103367336B CN 103367336 B CN103367336 B CN 103367336B CN 201310020319 A CN201310020319 A CN 201310020319A CN 103367336 B CN103367336 B CN 103367336B
Authority
CN
China
Prior art keywords
layer
circuit
conductor
inductance
electric capacity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310020319.6A
Other languages
English (en)
Other versions
CN103367336A (zh
Inventor
黄柏智
陈易纬
林冠谕
刘钦洲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN103367336A publication Critical patent/CN103367336A/zh
Application granted granted Critical
Publication of CN103367336B publication Critical patent/CN103367336B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0086—Printed inductances on semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/1617—Cavity coating
    • H01L2924/16171—Material
    • H01L2924/16172—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors

Abstract

一种位于带有堆叠元件的多维集成电路中的中介层元件具有一个或多个导体(尤其是电源线)，该导体通过限定了用于高频信号的低阻抗分路的去耦网络来与地电位相连接。介电层具有连续的层，该层包括有硅层、金属层和电介质沉积层。用于导体的去耦网络具有至少一条并且优选地两条电抗传输线。传输线具有与导体串联的电感器以及处在电感器终端处的并联电容。通过间隔的金属沉积层中的迹线来形成电感器，该金属沉积层形成了线圈绕组并且穿过通孔在层之间进行连接，从而允许导体跨线。通过中介层中的MOScap形成电容。一个实施例具有与处于输入端、输出端和线圈之间的结处的电容串联连接的线圈，其中，该线圈磁性耦合，从而形成了变压器。本发明还提供了一种多维集成电路的电源线滤波器。

Description

多维集成电路的电源线滤波器
技术领域
本发明涉及一种将电路和电路封装件的部分与电源线和其他导体上的高频噪声相去耦或隔离的技术。一个实施例具有通过形成与操作元件(尤其是在2D或3D集成电路结构中堆叠在中介层上的元件)相连接的导体部分而产生的带有半导体通孔的中介层元件。使用导电线圈，或两个或多个磁性连接的线圈(变压器)将电感器设置在中介层内部，该电感器沿着中介层的多层形成，通孔在与交点相邻的层之间延伸。在这些或其他实施例中，两个或多个串联连接的回路磁性耦合，从而形成了变压器。这些串联电感与一个或多个MOS电容器阵列(MOSCap)相结合，从而在操作电路频率以上的频率上提供了低阻抗接地路径。
背景技术
供电电路到电路负载固有地具有串联的电阻，这些电阻使得施加给电路负载的电压根据流向负载的电流幅度而从与电源相关的任意给定的参考电压变化成与负载相关的电压。电源的内部电阻和将电源与各个电路相连接的导体的串联电阻遵从欧姆定律，由此电压降E＝IR降低了多个正电压终端到负载的电源电压，并且还增加了负载的接地或多个负终端处的电压电平。通常，可以沿着电源导体连续地连接多个电路负载，从而使得流经较为接近电源的负载的电流加载了电源电压并且产生出IR电压降，该IR电压降影响了延着电源导体位于较远处的负载上的电源电压电平。
尤其是在数字集成电路中，各种负载包括有产生高频信号的开关电路。例如，在互补金属氧化物半导体(CMOS)器件(诸如，数字锁存器和存储器)中，在开关状态下出现了电流尖峰。当保持逻辑状态时出现了一些漏电电流，但该漏电电流的幅度小并且固定不变，然而在噪声方面，高di/dt信号会导致较大问题。
一种将电路负载与噪声相隔离的方案是为负载设置去耦电路。例如，将去耦电容器设置在负载电路的电源终端的两端之间或将其与处在负载电路附近的以及进入到负载电路的电源导体相连接。通常以标称电压为电容器充电。如果由于电路或相邻的电路上的噪声或电源线的瞬间IR负载导致IR下降或负电平回弹的话，那么将利用从去耦电容器中导出的电荷来补充部分差额。
可以认为电容器形成了低通滤波器的部分，该低通滤波器减弱了在一些穿越频率以上的可以参考电容和电阻值来确定的频率上的噪声。电容器与负载电路电源终端并联连接。该负载及其并联去耦的电容器通过电源导体的串联电阻与电源相连接。电容器使负载与电源线上的噪声以及其他电路的电源压降和地弹相去耦。通常适合在电路区域上方分布去耦电容器，每个均将局部负载器件与电源噪声上的噪声相去耦，该电源导体可以包括并联的导电路径，导电面，诸如，接地面等。一种为电路区域上方的分布点上的负载去耦的技术可以是设置去耦电容器阵列，每个电容器(或也需相邻地设置的并联电容器组)为电路中的点或节点服务。去耦电容器在电路区域上方间隔和分布。可选地或额外地，去耦电容器被设置在一些点上，在这些点上电源导体与待去耦的特定电路元件相连接。
在一个可能的布置中，去耦电容器是MOS电容器(“MOScap”)，被布置在集成电路元件的叠加层中。在将MOScap用作为分布阵列中的各个电容器的情况下，每个电容器均与附近相邻的电容器相隔离。可选地，MOScap彼此并联连接，从而使得他们的电容被相加。
术语MOS在上下文中是“金属氧化物半导体”的缩写并且涉及的是场效应晶体管(FET)的典型配置。金属代表的是栅极。实际上在现代MOS器件中，栅极通常是导电材料，诸如，多晶硅而不是金属。氧化物代表的是栅极下面的介电层。其下面的半导体层通常是硅。MOScap与场效应晶体管结构，即，形成在叠加层中的金属氧化物半导体配置类似，但并不具有用于源极或漏极的连接。器件代表的是电容器，该电容器的终端是被介电层彼此分开的栅极和半导体主体。由于电荷载体的损耗，MOSCAP的电容受到施加在栅极和半导体主体之间的电压的影响。还存在一些由MOScap泄漏的电流。
在现已公知的多维配置的特定的集成电路结构中，通过彼此上下堆叠(在3D配置中)的集成电路元件或至少一个被支撑在中介层元件上的集成电路元件来形成有效的电路封装件，该中介层元件反而支撑在基极或衬底(2.5D配置)上。具有明显不同的功能的电路封装件可以被使用在上面的层上，诸如，彼此相邻地装配在无源中介层上的数字存储器和处理器，并且还有RF和模拟器件，在该无源中介层中导体横向地和垂直地延伸，从而与电路封装件形成必要连接以及在电路封装件之间形成必要连接。
导电区域或“焊盘”位于相应的上面的电路的底面上并且不利于焊球保持在下面的电路的顶面上。通常较少量的输入/输出端和电源终端通过较大的并且间隔更宽的焊球连接在基极或衬底的下面。在堆叠的元件之间的下一个上面的连接处设置有更大量的焊球，每个焊球均较小并且这些焊球之间的间隔更小，从而容纳更多的导电路径。
成行地沉积的金属或导电半导体材料(例如，多晶硅)，诸如，通过沉积和蚀刻，金属抛光，应用光刻胶以及图案化去除等在给定的半导体层中形成沟槽提供了横向地穿过无源中介层延伸的连接。由于导电材料的区域与连续的相邻的层相对齐并且由此形成了向上穿过这些层的导体，因此通过半导体穿孔(“TSV”)形成了纵向地穿过衬底或中介层或中间的集成电路延伸的导体。为了建立起多种多样的可能的复杂连接，构造出了横向地或纵向地设置的连接，或穿过沿着给定的层的行而形成的电连接，以及横向、纵向和垂直路径的组合。如果要设计操作电路的新配置，仍存在从衬底处的基本上任意焊球或接触焊盘到相应的操作电路上的任意接触焊盘形成必要的连接的相对较为简单的方式。通过规划中介层中的纵向的、横向的以及垂直的导体来形成这些连接。中介层通常是阻挡半导体材料的无源连接，其中，可以限定出纵向/横向以及垂直的导体路径，从而形成所需的这种连接。
在2.5D或3D电路布置中，可以在每个点上对包括有电容器或并联电容器组的电容器分别进行去耦，在这些点上电源导体通过衬底或无源中介层与操作电路元件相连接。对有效地进行去耦(或，换言之，有效地形成带有适合的截止频率的低通滤波器)的电容器的数量进行选择，从而过滤或去耦处在特性噪声频率或以上频率的噪声。可能需要较大量的、并联连接的MOScap来提供去耦操作电路元件或电源终端上的其他离散负载所必须的电容。
由于电容器通过导体的串联电阻进行充电，所以与串联电阻相连接的并联电容形成了对抗沿着电源导体传播的噪声的低通滤波器。有可能使用电感器而不是电容器做为低通滤波器中的电抗元件，在这种情况下电感器是串联元件，而处在电源和负载处的并联电阻是并联元件。理论上有可能使用电感器将操作电路元件与电源线导体上的噪声相去耦，但半导体的层状布置适于使用MOScap作为去耦电路的电抗元件。MOScap至少在无源电路中介层中是有效的，因为在此存在容易形成MOScap的层。但减少不利的MOScap(尤其是考虑到电流泄漏和占用大电路区域)，而在2.5D和3D集成电路中开发层状的电路器件(诸如，无源电路中介层)将是有益的。
发明内容
本发明的目的是根据电路的三维性开发电路器件的能够携带层状导体、介电层以及半导体材料的能力，尤其是形成一种电抗部件(电容器和电感器)的优化设置，该电抗部件被布置用于将操作元件与电源线上的噪声相去耦。
本发明的另一个目的或方面是：使用穿过其对电源导体进行布线的多层集成电路元件，沿着电源电流路径布置一个或多个电抗去耦元件或滤波器(包括了低阻抗路径，尤其是接近理想阻抗路径)，降低高频信号。
在一个实施例中，电抗去耦器或滤波器包括电容器和电感器的组合，形成在集成电路层中。电容器包括MOScap元件，包括有堆叠的半导体，介电单层以及叠加层中的栅极部分。通过在一个或多个回路中布线导线，(例如，多晶的硅(缩写为“多晶硅”))或具有多个导电匝数的线圈或至少一个终端连接来形成电感器线圈，该终端连接部分被在回路中进行布线以及还向上或向下穿过集成电路层进行布线的导体所覆盖。在一个实施例中，多个成螺旋状地缠绕的圈状部分堆叠在不同的层中，从而磁性地进行连接，由此形成变压器。连接电感器，变压器和电容器，从而沿着电源线提供滤波器，从而形成了将电源线上的负载与高频噪声相去耦的低通滤波器。
有利地，将用于去耦负载的电抗滤波器布置在连接元件的多个半导体层，诸如，通常被用于形成导电连接的，要求导体横向地或纵向地超过给定的电路层中的位移跨度进行延伸的无源中介层中，并且还布置在正交地(即)垂直地沿着半导体通孔从一个叠加层到另一个叠加层延伸的导体中。如在导体、电介质和半导体基体材料中所构造的那样，与电源相连接的负载相串联地布置的电感同与负载并联连接的电容的优化结合为将负载与高频噪声相去耦提供了改善的方案，该方案使用了更小的电路区域并且与传统的去耦方法相比具有更小的电流泄漏。
在一个实施例中，带有堆叠的元件的多维集成电路中的中介层元件具有一个或多个导体，尤其是电源线，该电源线通过去耦网络相连接，该去耦网络限定出了高频信号到接地的低阻抗分路。中介层具有有效的层，这些层包括硅、金属和电介质沉积层。用于导体的去耦网络具有至少一条，而优选两条电抗传输线。传输线具有与导体串联的电感器以及与并联在电感器的终端上的电容。电感器由处在间隔的金属沉积层中的迹线形成，从而形成了线圈绕组并且通过通孔在层之间进行连接以允许导体跨线(crossover)。电容由介电层中的MOScap形成。一个实施例具有串联连接的线圈，该线圈带有处在输入端、输出端以及线圈之间的结上的电容，其中，线圈被电磁地连接，从而形成了变压器。
根据下面对示例性实施例的讨论，本发明的其他目的和方面将变得显而易见。
根据本发明的一个方面，提供了一种用于使负载电路与通过导向所述负载电路的导体传播的AC噪声相去耦的电路结构，所述电路结构包括：至少一个电路元件，具有多个叠加层，其中，至少一个导电路径穿过所述电路元件，并在所述导电路径上的所述电路元件表面任两不同节点形成电气连接，所述导电路径具有阻抗特性；其中，所述阻抗特性部分地通过去耦电路来限定，所述去耦电路包括至少一个与所述负载电路并联连接的电容和至少一个与所述导电路径串联连接的电感，其中，所述电容和所述电感形成使频率高于预定频率的噪声信号成分减弱的低通滤波器，由此使所述负载电路与所述噪声信号成分相去耦；其中，所述电感由至少一个导电线圈提供，所述至少一个导电线圈占据叠加层中的至少两层并且包括在所述叠加层之间延伸的至少一个通孔。
在所述电路结构中，所述电感由至少两个导电线圈提供，每个导电线圈都分别占据至少两个所述叠加层，其中，至少两个所述导电回路被设置成电磁耦合，由此提供与所述导电路径串联的变压器。
在所述电路结构中，所述电感至少部分地由相邻叠加层中的导电区域和介电区域来提供。
在所述电路结构中，所述电路元件包括至少一个半导体层，并且所述电容由至少一个金属氧化物半导体电容器器件(MOScap)提供，所述金属氧化物半导体电容器器件具有设置在相邻叠加层中的相应的导体部分、电介质部分和半导体部分。
在所述电路结构中，所述电容器器件包括相邻分离地形成的栅极的阵列，所述栅极形成所述导电部分并覆盖所述叠加层中的介电层和半导体层。
在所述电路结构中，所述阻抗特性由至少一条传输线来限定，所述传输线包括输入并联电容，串联电感和输出并联电容。
在所述电路结构中，所述阻抗特性由至少两条级联的传输线来限定，每条传输线均包括输入并联电容、串联电感和输出并联电容。
在所述电路结构中，两条所述级联的传输线的电感磁性耦合，从而形成变压器。
在所述电路结构中，两条所述级联的传输线的电感包括所述叠加层中的导体，每个导体均形成至少一个回路，并且所述导体的回路至少部分地相互重叠。
在所述电路结构中，所述导电路径从所述叠加层的底部到顶部穿过所述电路元件，其中，所述电容形成在所述叠加层的特定层中，所述电感形成在所述叠加层的其他层中。
在所述电路结构中，所述电路元件包括具有多个所述叠加层的中介层，并且所述导电路径包括电源导体，所述电源导体从中介层的表面上被布置用于电连接电源的连接点穿过所述叠加层延伸到所述中介层的顶面上的操作电路元件的连接点。
在所述电路结构中，所述电源导体位于所述中介层的顶面上的多个点处。
在所述电路结构中，所述电路元件包括无源中介层，所述无源中介层具有多个所述叠加层，所述导电路径沿着所述叠加层提供由导电材料限定的电源导体，并且所述导电路径穿过所述叠加层在半导体导电穿孔上延伸，其中，所述中介层基本上由形成所述导电路径的层、形成所述电容的层和形成所述电感的层构成。
在所述电路结构中，进一步包括：焊球，用于在衬底上的点和至少位于所述中介层的底面上一点处的所述导电路径之间相连接；焊料凸块，与至少位于所述中介层的顶面上的一点处的导电路径相连接；以及电路芯片，安装在所述焊料凸块处的中介层的顶面上，由此所述电路芯片与从所述衬底传播的噪声相去耦。
根据本发明的另一方面，提供了一种多维电路装置，包括：电路衬底，为了向至少一个操作电路供电而向所述衬底上的点提供电源连接；中介层，被布置为安装在所述电路衬底上，所述中介层具有多个叠加层，其中，至少一个导电路径穿过所述中介层的叠加层并且位于所述中介层的表面上的点处，从而沿着通过所述中介层的任两节点之间的所述导电路径形成电连接；去耦电路，与所述导电路径相连接并且设置在所述中介层内，所述去耦电路包括与负载电路并联的电容和与所述导电路径串联的电感，其中，所述电容和所述电感形成使频率高于预定频率的噪声信号成分减弱的低通滤波器。
在所述多维电路装置中，所述电容和所述电感均由叠加层的区域所形成，所述叠加层的区域组合形成提供所述电容的导体和电介质以及提供所述电感的至少一条环状导体路径。
在所述多维电路装置中，所述电感由至少一个导电回路提供，所述至少一个导电回路具有占据所述叠加层中的至少两层的支路，并且所述电感通过至少一个在所述叠加层之间延伸的通孔来连接。
在所述多维电路装置中，所述电感由至少两个所述导电回路提供，所述导电回路分别具有占据至少两个所述叠加层的所述支路，其中，至少两个所述导电回路被设置成电磁耦合，由此提供与导电路径串联的变压器。
在所述多维电路装置中，至少部分地通过处在邻近的所述叠加层中的介电区域和导电区域来提供所述电容。
在所述多维电路装置中，所述电路元件包括至少一个半导体层，并且所述电容由至少一个金属氧化物半导体电容器器件(MOScap)提供，所述至少一个金属氧化物半导体电容器器件具有设置在相邻叠加层中的相应的导体部分、电介质部分和半导体部分。
附图说明
附图中示出了特定的示例性实施例，用于说明公开主题的多个方面。该主题的发展并不局限于实例所示出的实施例，并且应该参考权利要求来评估该主题的范围。在附图中：
图1是堆叠的集成电路的一个实施例的截面图；
图2是示出了使用半导体通孔和多个金属层而形成的示例性连接的一个实施例的截面图；
图3是示出了操作核心器件的供电连接具有相关的串联电阻和电感的示意图；
图4是探针卡的平面布局图，而图5示出了作为频率的函数的示例性连接的电感；
图6是时序图，示出了与寄生电抗效应相关的共振和反馈能够毁坏高频方波时钟信号(虚线所示)，在此情况下留下了更高频率的振荡信号；
图7是带有并联的寄生电容和串联的电阻以及与电源线相关的电感的NMOS反相器的示意图；
图8示出了用于进行讨论的序列等效电路，其中，在高操作频率下具有高阻抗的目标(objective)被模制成具有阻抗的支节传输线和并联电容；
图9a，图9b，图9c，图9d继续图8的序列，示出了包括有串联电感和并联电容的滤波器电路的潜在的变化和等效设置；
图10是使用此处所论述的可选的滤波器元件在示例性操作频率下对阻抗进行比较的阻抗圆图；
图11是作为图10中所示的相同的可选元件的频率的函数的阻抗级图表；
图12是包括多个在并联电容器处相连接的串联电感器的网络的示意图；
图13是平面的物理视图，示出了图12中使用跨线(crossover)实现的电感器；
图14是上述附图的立体图，示出了电感器在集成电路金属层M3中的实现方式；
图15是立体图，示出了在多个堆叠的金属层中的实现图9d的实施例，这些堆叠的金属层带有布置有使用了通孔的跨线的导体，形成了磁性地连接的线圈；
图16示出了使用前述实施例中所提供的滤波器抑制高频振荡，同时在示例性的方波时钟信号中引起轻微的相位滞后。
图17将用作为去耦电容的MOScap的16pF阵列的相应的电路区域与包括有串联线圈的网络相比较，该串联线圈被配置成变压器以及三个总共4pF的并联电容。
图18是示出了将多个网络集成到堆叠的集成电路的半导体中介层中的集成方式装配图。
具体实施方式
如图1和图2所示，堆叠的集成电路被配置成多个功能性集成电路元件22彼此堆叠和/或横向地彼此相邻地布置在封装基板25上。这种布置是有利的，因为多个操作电路组群(诸如，存储器、模拟电路、数字逻辑、射频元件等)可以被设置在一个坚固的固态封装件中。任何处在堆叠的和/或横向地邻接的操作元件之间的必要的导电连接均由在堆叠上的层之间的或穿过这些层延伸的导体的组合以及沿着各个电路层的被挑选出来的区域沉积的导体迹线而形成。
在其他方面中，本发明提供了去耦布置，该去耦布置降低了导体的电感以及导体之间的杂散电容在电流中能够不期望地进行变化的程度，尤其是高频下的不期望的振荡。串联电阻，例如，在电源电压中产生了IR下降并且IR接地在相连接的负载处出现回弹，该下降或回弹的量根据经过电源导体导向负载以及从负载导向接地导体的电流中的变化而变化。电感和杂散电容也引生出了时间变化信号，该信号是有问题的，尤其是在高频情况下。在此所提供的实施例提供了节省空间和节省电力的技术，这些技术将电源导体上的负载与不期望的高频信号相去耦。
沿着半导体通孔(“TSV”)形成穿过叠加层(在图1的垂直方向观看)的导体，该半导体通常是硅，而通孔一般被成为硅通孔。在整体分开的层之间需要连接的情况下，焊料体23根据其相应的尺寸和形状被称为焊料凸块、焊料“球”等，该焊料体与导体对齐地布置和粘贴，导体在堆叠的元件的正面上的焊盘处暴露出来。在制造步骤中通过加热来熔融焊料体，从而在导体和穿过堆叠的元件延伸的通孔之间形成连接。
为了形成横向地设置的连接，一个或多个堆叠元件包括有从通孔到其他横向间隔的点进行连接的导体。一些与这些横向的导体相连接的通孔持续穿过多个层。而某些通孔在堆叠的方向上(图1所示的垂直的方向)却不是连续的。因此，通过导体的连接支路来弥补导电路径，一些导电路径垂直地延伸，而其他的则纵向地或横向地延伸。导电路径将操作电路元件与电源电压和远离(originatingoff)封装件的地电位相连接。与堆叠的电路元件外面的电压源或信号源或目的地相比，导电路径将节点和信号与位于操作电路元件上的点来回相连接。在操作电路元件上导电路径也沿着完全处在封装件的堆叠元件内部的路径彼此间隔地相连接。这些连接(使用通孔和沉积的金属或导电半导体材料(诸如，多晶体的硅)的导电迹线)以类似于接线板的方式在堆叠的元件封装件的接通和断开操作元件的点之间进行连接，但通孔和横向地设置的导体的设置和布置是不变的。
在图1所示的实施例中，封装件25的操作元件22包括堆叠的DRAM存储器单元，模拟和RF单元，并且这些操作元件被逻辑元件覆盖着。这些操作元件在该实施例中均沿着TSV导体与硅中介层27相连接。如沿着任意平面穿过堆叠封装件25，横断一些通孔和导电迹线的截面图所示，中介层27内部的至少一组分层的层沿着连续的或不连续的通孔以及横向的或纵向的导电迹线带有导体的组合。
图2示出了硅中介层27(也公知为半导体中介层)的一个实施例，该硅中介层的尺寸被略微放大并且被沿着任意横截面横切，以便示出内部的分层的半导体层结构。TSV延伸穿过硅衬底(或其他材料)直至中间层，在此M1和M2金属沉积层的导电支路(conductiveleg)形成了横向连接以及额外的通孔，这些横向连接以及额外的通孔可以是多种形状和配置的并且沿着导电路径与纵向地、横向地以及垂直地设置的连接点相连接。在这些层处，例如，通过沉积、光刻和蚀刻技术施加了金属图案，从而跟踪从一个点导向另一个点以及在一些情况下从中介层27的底部导向顶部的导电路径，焊料凸块或焊球23在此与封装件23的基板相连接或与堆叠在中介层上的操作元件22相连接。
图3还示出：通过焊料连接进行堆叠和连接的中介层27和操作元件22能够被视为电路核心32。通过导体组33将电源电压以及源于核心32外部的信号的电连接与核心32相连接。由于导体材料和尺寸(诸如，长度和截面面积)，这些导体中的每个均具有固有的串联电阻。导体长度也决定了特性电感。在导体彼此接近地延伸的情况下，在导体之间实施了杂散电容效应。在一些实施例中，例如，在如图4所示那样穿过固定装置(诸如，探针卡)而形成连接的情况下，各种路径可能是复杂的。图5示出了图4中任意挑选的导体的特性阻抗，该特性阻抗可以具有与带有最大值和最小值的频率特性相对的阻抗。如图6中的示例性电压-时间图所示的那样，导体所携带的标称方波时钟信号(该时钟以虚线示出)可能被毁坏，就是因为，产生或传送时钟信号的放大器、比较器、锁存器以及其他开关器件的操作可能由于这些导体的特性电感和杂散电容的共振效应而崩溃。该效应在高频下最为明显，在此情况下电感和电容的相对较小的值便足以产生出在所讨论的频率下共振的调谐电路。在图6的实例中，方波信号已经被毁坏并且被更高的频率周期振荡所替代。
图7示出了包含有反相器的示例性电路的开关元件，该反相器具有与输出和输出导体相连接并且与电源电压VDD相连接的两个相连接的MOS晶体管。等效的电源电阻和电感表现为串联电阻和电容。具体的阻抗Zin没有被具体地限定并且可以如所论述的那样利用电路的性质来进行改变。但需要一种能够将开关反相器与高频振荡相去耦的电路，或换言之，在高于器件的操作频率f0的频率上为接地提供良好的带内AC短接。
根据RF集成电路设计经验，有效地去耦处在操作频率f0以上的频率的去耦电容应该符合以下规则：
C ≥ 1 5 * 2 π f 0
在此情况下，期望的频率是，例如，2GHz，该方程式(图7中的C)中的去耦电容至少是16pF。在2D或3D堆叠的IC中，包括用于各个电源导体的独立的去耦电容器可能是不切实际的。在本文所公开的实施例中，通过MOS电容器(MOScap)阵列来提供进行高频去耦的电容，该MOS电容器阵列具有对于所需要的所有去耦电容(诸如，16pF)而言充分的电路区域或充分的并联连接的MOScap器件数量。
由于多个金属层(带有导电迹线)和介电层的区域是可应用的并且被用作为MOScap，所以MOScap对多层集成电路布置中的电路区域进行了有效地使用。但在此也存在与利用电路区域和电流泄漏相关的不利方面。MOScap具有随着栅极/衬底的偏置电压变化的电容。假设一个尺寸为900ηm乘2.7μm的MOScap单元能够在标称0.85V下产生出20fF的电容的话，可以计算出，对总数16pF而言需要800个并联的这种单元。需要3.567μm2的电路区域。这种电路区域投入是大小适中的。800个MOScap单元中的每个均将增大泄漏电流(预计为4.08×10-9A)。根据在本文中所公开的实施例，则使用了串联电感来提供所需的、用于将电源导体与高频噪声相去耦的部分电抗，这部分电抗由并联电容(尤其是由MOScap阵列)提供。该电抗被布置成沿着电源导体的平衡的传输线，处在传输线导体的输入和输出终端处的电容具有电感。串联电感不造成电流泄漏。在预先确定的截止频率上，对接地的阻抗最小。传输线由此将电源导体上的负载与高频噪声相去耦。
参考图8，被假设成长度为L的传输线的导体的输入端阻抗Zin包括了串联电感Z0和电阻ZL。这两者均随着传输线长度而增大。导体的电阻是其材料和截面面积的函数。
Z in = Z 0 Z L + jZ 0 tan βl Z 0 + jZ L tan βl
如果以处在图8中所示的开路的极限上的电阻为例的话(即，ZL→∞)，那么可以计划令等效电路使用并联电容，和/或串联电感。根据上面的沿着电源导体将负载与2GHz信号相去耦的实例，需要的是用于16pF的并联去耦电容的等效的串联电感。然而，为了实现使用电感的等效电路所需的传输线的长度对于集成电路(也许要求传输线为30mm长)的微型化而言是不切实际的。
根据图9a至图9c所示的实施例，所需的电感L1代表了上面所述的实例中的电抗，相当于用于2GHz的操作频率的16pF的并联电感器。在图9a中，如果电感L2小于L1，那么带有并联电容器的传输线在带有电感L2的传输线的终端处提供了带有与L1等效的阻抗的传输线。在图9b中，如果传输线具有通过使用小部分必要电感和电容(例如，一半)而形成的小部分必要阻抗的话，那么多条这种传输线(例如，两条传输线)被级联在一起，从而产生了L1的等效阻抗。位于级联的传输线之间的结处的两个并联的电容器与带有等于两个并联电容的总和的电容的一个电容器等效。因此，带有串联的多个电感的传输线在输入端和输出端处具有相等的并联电容，并且该电容是电感之间的每个中间结处的值的两倍。图9c中示出了两个这种电感器的级联。
根据实施例，传输线沿着一个或多个电源导体设置在半导体元件中，其中，电感器形成在被沉积成了导体迹线的堆叠的半导体层中，这些导体迹线被布置形成了位于至少两个金属沉积层中的线圈。通过穿过至少一个通孔布线导电路径，从而使导电迹线从一个金属层到达另一个金属层(例如，M2至M3)来设法完成导电迹线的一个或两个跨线。
根据一个实施例并且如图9d所示，设置了两个或多个这种线圈，并且例如，通过彼此靠近或堆叠线圈的腔来磁性地连接这些线圈。这种布置形成了变压器，其中，初级和次级的磁性地连接的线圈绕组提供了串联的电感。在两个或多个线圈相堆叠的情况下，尽管这些线圈设置在多个金属层中，但它们仍只占据了相同的电路区域。所需的电路区域不根据所使用的线圈的数量而增大。
因此，提供了一种用于将负载电路22与通过导向负载电路的导体进行传播的AC噪声相去耦的电路结构25，该电路结构包括至少一个电路元件27，该电路元件具有多个叠加层，其中，至少一个导电路径(例如，TSV)穿过电路元件27。从而沿着导电路径在多个点之间形成了电连接，这些点至少在电路元件的一个表面上可以相互替代，该导电路径具有阻抗特性。该阻挡特性部分地由去耦电路(图9a-9d，图12，图15)进行限定，该去耦电路包括至少一个与负载电路并联连接的电容(C，C1-C3)以及至少一个与导电路径串联连接的电感(L，L1，L2)，其中，电容和电感形成了使处在预先确定的频率(图11)以上的频率上的噪声信号部件衰弱的低通滤波器，由此将负载电路与该噪声信号部件相去耦。通过至少一个占据了至少两个叠加层(例如，M1，M2或M2，M3)的导电线圈(L1)来提供电感，并且该导电线圈包括至少一个在叠加层之间延伸的通孔TSV。
在图9b-图9d，图12和图15的实施例中，通过至少两个导电线圈L1，L2提供电感，这两个导电线圈分别占据着至少两个所述叠加层。图9d和图15中的至少两个导电回路被设置成电磁连接的，由此提供了与导电路径串联的变压器。
通过位于相邻的叠加层中的导电区域和介电区域至少部分地提供电容。此处公开了电路元件27包括有至少一个半导体层的实施例，其中，通过至少一个金属氧化物半导体电容器器件(MOScap)提供电容，该金属氧化物半导体电容器器件具有设置在相邻的叠加层中的相应的导电的、介电的以及半导体的部分。在图17中，MOScap元件的三个区域成阵列地与带有由至少一个传输线L1，L2所限定的阻抗特性的去耦电路中的两个电感器L1，L2的终端相连接，该传输线包括输出端并联电容C1，C2，串联电感L1或L2，以及输出端并联电容C2或C3。更具体地，所示阻抗特性由级联的传输线限定，每个均包括输出端并联电容，串联电感以及输出端并联电容。另外，级联的传输线的电感是磁性地连接的，从而形成了变压器。在其他实施例(未示出)中，使用了两个以上的多个的级联的，连接的电感和传输线。
如图1，图2，图18所示和所描述的那样，传输线沿着导电路径穿过叠加层的电路元件27设置。导电路径从叠加层的底部至顶部地穿过电路元件27。电容形成在叠加层的特定区域处，而电感形成在其他区域处，这些电容和电感由叠加层的离散的区域中的导体和介电区域来提供，并且通过导电迹线彼此连接。在图1中，分层的电路元件包括中介层，该中介层位于具有多个叠加层的多尺寸的集成电路(例如，2.5D或3D)中。导电路径包括电源导体，该电源导体从中介层(诸如，焊料凸块)的表面上的连接点穿过叠加层延伸到中介层的顶面上的操作电路元件的连接点，该中介层处在与封装件27的基板相连接的底面处，为了电连接电源而布置该封装件。电源导体可以出现在多个点上。在其他实施例中，导体是低频信号，诸如，与电源导体相反的控制电平。导体可以携带如图16所示的时钟信号。在任何情况下，高频噪声均被压制住了。
虽然所述的传输线电路结构可以被设置在分层的集成电路操作元件中，但在所述实施例中，用于此目的的电路是无源的中介层27。该中介层具有多个叠加层，沿着这些叠加层导电路径向堆叠在其上的操作电路元件22以及在这些操作元件之间提供了电源导体，该电源导体被导电材料和/或多个信号连接所限定。这些导电路径沿着半导体导电通孔延伸，而导电迹线则沿着金属层(可以理解成，在不同的实施例中的金属层包括与元素金属相反的导电的多晶硅)延伸。所述实例中的中介层基本上由形成导电路径、电容和电感的层所构成。
图10是史密斯(Smith)圆图，该图根据2GHz的操作频率和与上述去耦电容器(如非极限实例)所推荐的16pF等效的阻抗，对将电源线与所产生的高频噪声相去耦的阻抗进行了比较。图11是阻抗与频率的对比图，该图将最接近2Ghz的理想接地的16pF并联电容的可选方案与较小的电容(诸如4pF)进行了比较。作为频率的函数以及在2GHz的操作目标上，较少地显示出截止(cutoff)的较小的电容是不理想的。然而，所述变压器中的串联的电感与该较小的4pF电容的组合几乎等效于较大的电容。另外，这种布置还具有以下优点，即，使用限定的电路区域以及与单独使用MOScap可能实现类似阻抗的技术相比具有更小的漏电。
在图12中，两个线圈42，即，线圈L1和L2由方形的螺旋绕组形成。电容器C1连接在L1的输入端和接地之间。电容器C2连接在线圈L1，L2之间的结点与接地之间。电容器C3连接在线圈C2的输出端和接地之间。在该实例中，形成线圈L1，L2的导电迹线被布置成外迹线与内迹线相分开并且围绕着该内迹线，该内迹线形成在金属或其他导电材料的一层平面沉积(one-levelplanardeposition)中，但导向内绕组的迹线需要穿过外绕组。如图13的平面图以及图14的透视的3D投影所示，通过将需要穿过通孔的迹线之一与不同的金属层或一转的单个线圈相连接来布置转点。能够将导入和导出的导体迹线布置在不同的金属层上。可选地，线圈42的导体迹线可以被放置在相同的金属层上，但处在放置在不同金属层上的跨线上的短部件则通过在层之间延伸的通孔来连接在连续的导电路径中。
在图12的示意图中，所示的两个线圈42具有大约两转并且彼此接近，但线圈42是分开的。线圈导体或相邻线圈之间的间隔(例如，20μm或在堆叠的IC比例上更大)能够降低互感效应。总电感的增加一方面可以增加器件的电抗并且更有效地将电源传输线或类似的与高频噪声相去耦。磁性地连接的线圈42有效地形成了变压器(见图9d)。在图15所示的实施例中，两个线圈L1，L2通过将他们交错的线圈堆叠在共用的腔周围来磁性地相连接，这些线圈的交叉点随着通孔从一个金属层延伸到下一个金属层，优选地是半导体中介层27(如图1所示)的层M2，M3。
在与级联的平衡传输线的理念一致的情况下，每个传输线均具有电容值相等的输入端并联电容和输出端并联电容，电容C1和C3是相等的；电容C2是电容C1和C3的两倍(即，两个等于C1或C3的并联电容的电容)。
能够通过增加匝数来增加电感，增加匝数通常要求使线圈变得更大。可以通过使用更大电容值来增大器件的电抗。在图15的实施例中，线圈L1，L2可以是近似2ηH的电感。电容C1和C3是1pF的电容。电容器C2(代表两个并联1pF电容器的电容)为2pF。
参考图16，所示高频噪声被明显减弱。尽管导体所携带的标称时钟信号(nominalclocksignal)未像借助图6所论述的那样被毁坏，但由于公开的电路的电抗效应，仍可能出现一些相位延迟。
图17将一方面可能将所有16pF用在MOScap阵列上的电路区域投入与在此所述的串联的去耦网络45相比较，该串联的去耦网络具有两个磁性地连接的总电容为4pF的线圈L1，L2，在包括线圈L1，L2的变压器的输入端和输出端处分别布置了1pF，在线圈之间的结处布置了2pF。参考图18的实施例，这种组合的MOScap和电感器去耦网络45与被加入到2.5D或3D堆叠电路中的一个或多个电源或信号线串联地设置，例如，设置在将导体穿过半导体中介层27的分层的结构导向电路的操作元件22的硅通孔上。
再次说明，所公开的多维电路布置包括有电路衬底25，该电路衬底在用于提供电源的衬底上的点和至少一个操作电路22之间提供了供电连接。中介层27被安装在电路衬底25上，例如，通过焊料凸块来提供的焊球。中介层27具有多个叠加层(图1，图2)，其中，至少一个导电路径(图2中的TSV等)穿过该中介层的叠加层，并且在中介层的表面上的点上暴露出来，从而沿着从一个到另一个穿过中介层(图1)设置的点之间的导电路径形成了电连接。去耦电路设置在中介层内部并且与导电路径相连接。该去耦电路具有与导电路径上的负载电路并联的电容，以及与导电路径串联的电感。电容(C1-C3)，电感(L1，L2)形成使处在预先确定的频率以上的频率上的噪声信号部件衰弱的低通滤波器。
通过相应的叠加层的区域来提供电容和电感。两个或两个以上的堆叠区域形成了提供电容(尤其是MOScap)的导体和电介质。至少一个环状的导电路径提供了电感，其中，该路径从一个层导向另一个层，从而在不同的层上实现导电路径的至少一个穿过。在所示实施例中，通过至少一个导电回路来提供电感，通过连续地连接占据着至少两个叠加层的导电支路并且连接至少一个在叠加层之间延伸的通孔来形成该导电回路。在包括了图9d和图15所示的这些的实施例中，多个导电回路被设置成电磁地连接线圈，由此提供了与导电路径串联的变压器。通过将线圈设置成彼此靠近的或通过在共用的轴线或腔上堆叠线圈来将这些线圈电磁地连接。
已经根据示例性的实施例和实例公开了主题。应该理解，该主题并不局限于这些实例，应该参考所附的权利要求来评定要求了专利权的发明的范围。

Claims (19)

1.一种用于使负载电路与通过导向所述负载电路的导体传播的AC噪声相去耦的电路结构，所述电路结构包括：
至少一个电路元件，具有多个叠加层，其中，至少一个导电路径穿过所述电路元件，并在所述导电路径上的所述电路元件表面任两不同节点形成电气连接，所述导电路径具有阻抗特性；
其中，所述阻抗特性部分地通过去耦电路来限定，所述去耦电路包括至少一个与所述负载电路并联连接的电容和至少一个与所述导电路径串联连接的电感，其中，所述电容和所述电感形成使频率高于预定频率的噪声信号成分减弱的低通滤波器，由此使所述负载电路与所述噪声信号成分相去耦；
其中，所述电感由至少两个导电线圈提供，其中，至少两个导电线圈被设置成电磁耦合，由此提供与所述导电路径串联的变压器，其中，至少一个导电线圈占据叠加层中的至少两层并且包括在所述叠加层之间延伸的至少一个通孔。
2.根据权利要求1所述的电路结构，其中，所述变压器中的每个导电线圈都分别占据至少两个所述叠加层。
3.根据权利要求1所述的电路结构，其中，所述电感至少部分地由相邻叠加层中的导电区域和介电区域来提供。
4.根据权利要求3所述的电路结构，其中，所述电路元件包括至少一个半导体层，并且所述电容由至少一个金属氧化物半导体电容器器件(MOScap)提供，所述金属氧化物半导体电容器器件具有设置在相邻叠加层中的相应的导体部分、电介质部分和半导体部分。
5.根据权利要求4所述的电路结构，其中，所述电容器器件包括相邻分离地形成的栅极的阵列，所述栅极形成所述导体部分并覆盖所述叠加层中的介电层和半导体层。
6.根据权利要求1所述的电路结构，其中，所述阻抗特性由至少一条传输线来限定，所述传输线包括输入并联电容，串联电感和输出并联电容。
7.根据权利要求1所述的电路结构，其中，所述阻抗特性由至少两条级联的传输线来限定，每条传输线均包括输入并联电容、串联电感和输出并联电容。
8.根据权利要求7所述的电路结构，其中，两条所述级联的传输线的电感包括所述叠加层中的导体，每个导体均形成至少一个回路，并且所述导体的回路至少部分地相互重叠。
9.根据权利要求4所述的电路结构，其中，所述导电路径从所述叠加层的底部到顶部穿过所述电路元件，其中，所述电容形成在所述叠加层的特定层中，所述电感形成在所述叠加层的其他层中。
10.根据权利要求4所述的电路结构，其中，所述电路元件包括具有多个所述叠加层的中介层，并且所述导电路径包括电源导体，所述电源导体从中介层的表面上被布置用于电连接电源的连接点穿过所述叠加层延伸到所述中介层的顶面上的操作电路元件的连接点。
11.根据权利要求10所述的电路结构，其中，所述电源导体位于所述中介层的顶面上的多个点处。
12.根据权利要求4所述的电路结构，其中，所述电路元件包括无源中介层，所述无源中介层具有多个所述叠加层，所述导电路径沿着所述叠加层提供由导电材料限定的电源导体，并且所述导电路径穿过所述叠加层在半导体导电穿孔上延伸，其中，所述中介层由形成所述导电路径的层、形成所述电容的层和形成所述电感的层构成。
13.根据权利要求12所述的电路结构，进一步包括：焊球，用于在衬底上的点和至少位于所述中介层的底面上一点处的所述导电路径之间相连接；焊料凸块，与至少位于所述中介层的顶面上的一点处的导电路径相连接；以及电路芯片，安装在所述焊料凸块处的中介层的顶面上，由此所述电路芯片与从所述衬底传播的噪声相去耦。
14.一种多维电路装置，包括：
电路衬底，为了向至少一个操作电路供电而向所述衬底上的点提供电源连接；
中介层，被布置为安装在所述电路衬底上，所述中介层具有多个叠加层，其中，至少一个导电路径穿过所述中介层的叠加层并且位于所述中介层的表面上的点处，从而沿着通过所述中介层的任两节点之间的所述导电路径形成电连接；
去耦电路，与所述导电路径相连接并且设置在所述中介层内，所述去耦电路包括与负载电路并联的电容和与所述导电路径串联的电感，其中，所述电容和所述电感形成使频率高于预定频率的噪声信号成分减弱的低通滤波器；
其中，所述电感由至少两个导电回路提供，其中，至少两个所述导电回路被设置成电磁耦合，由此提供与导电路径串联的变压器。
15.根据权利要求14所述的多维电路装置，其中，所述电容和所述电感均由叠加层的区域所形成，所述叠加层的区域组合形成提供所述电容的导体和电介质以及提供所述电感的至少一条环状导体路径。
16.根据权利要求15所述的多维电路装置，其中，至少一个所述导电回路具有占据所述叠加层中的至少两层的支路，并且所述电感通过至少一个在所述叠加层之间延伸的通孔来连接。
17.根据权利要求16所述的多维电路装置，其中，所述变压器中的导电回路分别具有占据至少两个所述叠加层的所述支路。
18.根据权利要求16所述的多维电路装置，其中，至少部分地通过处在邻近的所述叠加层中的介电区域和导电区域来提供所述电容。
19.根据权利要求18所述的多维电路装置，其中，所述电路元件包括至少一个半导体层，并且所述电容由至少一个金属氧化物半导体电容器器件(MOScap)提供，所述至少一个金属氧化物半导体电容器器件具有设置在相邻叠加层中的相应的导体部分、电介质部分和半导体部分。
CN201310020319.6A 2012-04-02 2013-01-18 多维集成电路的电源线滤波器 Active CN103367336B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/437,047 2012-04-02
US13/437,047 US9391010B2 (en) 2012-04-02 2012-04-02 Power line filter for multidimensional integrated circuits

Publications (2)

Publication Number Publication Date
CN103367336A CN103367336A (zh) 2013-10-23
CN103367336B true CN103367336B (zh) 2016-08-03

Family

ID=49234129

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310020319.6A Active CN103367336B (zh) 2012-04-02 2013-01-18 多维集成电路的电源线滤波器

Country Status (3)

Country Link
US (1) US9391010B2 (zh)
KR (1) KR101379062B1 (zh)
CN (1) CN103367336B (zh)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8824161B2 (en) * 2012-06-15 2014-09-02 Medtronic, Inc. Integrated circuit packaging for implantable medical devices
US8987851B2 (en) 2012-09-07 2015-03-24 Mediatek Inc. Radio-frequency device package and method for fabricating the same
US9316685B2 (en) * 2012-11-12 2016-04-19 Mpi Corporation Probe card of low power loss
US9871448B2 (en) 2012-12-31 2018-01-16 Nvidia Corporation Super N-phase switching mode power supply
US9536792B2 (en) 2013-01-10 2017-01-03 United Microelectronics Corp. Complementary metal oxide semiconductor field effect transistor, metal oxide semiconductor field effect transistor and manufacturing method thereof
US9748905B2 (en) 2013-03-15 2017-08-29 Qorvo Us, Inc. RF replicator for accurate modulated amplitude and phase measurement
US9899133B2 (en) 2013-08-01 2018-02-20 Qorvo Us, Inc. Advanced 3D inductor structures with confined magnetic field
US9705478B2 (en) 2013-08-01 2017-07-11 Qorvo Us, Inc. Weakly coupled tunable RF receiver architecture
US9831198B2 (en) 2013-08-22 2017-11-28 Nvidia Corporation Inductors for integrated voltage regulators
US9306776B2 (en) * 2013-09-10 2016-04-05 Nvidia Corporation Filtering high speed signals
US10355642B2 (en) * 2015-05-27 2019-07-16 Silicon Laboratories Inc. Comb terminals for planar integrated circuit inductor
US10796835B2 (en) * 2015-08-24 2020-10-06 Qorvo Us, Inc. Stacked laminate inductors for high module volume utilization and performance-cost-size-processing-time tradeoff
US9602091B1 (en) * 2015-12-03 2017-03-21 Peregrine Semiconductor Corporation Low phase shift, high frequency attenuator
US9761559B1 (en) * 2016-04-21 2017-09-12 Micron Technology, Inc. Semiconductor package and fabrication method thereof
CN106158835B (zh) * 2016-07-08 2018-09-28 西安理工大学 一种基于硅通孔技术的低通滤波器
US10879857B2 (en) 2016-09-27 2020-12-29 Huawei Technologies Co., Ltd. Power amplifier, radio remote unit, and base station
US10403572B2 (en) 2016-11-02 2019-09-03 Samsung Electronics Co., Ltd. Semiconductor device and semiconductor package including the same
CN108022905A (zh) * 2016-11-04 2018-05-11 超威半导体公司 使用多个金属层的转接板传输线
KR102592640B1 (ko) * 2016-11-04 2023-10-23 삼성전자주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
US11139238B2 (en) 2016-12-07 2021-10-05 Qorvo Us, Inc. High Q factor inductor structure
KR20180079007A (ko) * 2016-12-30 2018-07-10 삼성전자주식회사 전자 소자 패키지
US20180197829A1 (en) * 2017-01-09 2018-07-12 Qorvo Us, Inc. Three-dimensional integrated circuit assembly with active interposer
KR102314496B1 (ko) 2017-03-29 2021-10-19 (주)아모텍 3단자형 전력선 필터
SG10201705250QA (en) 2017-06-23 2019-01-30 Thales Solutions Asia Pte Ltd Interposer and substrate incorporating same
DE102017130924B3 (de) * 2017-12-21 2019-05-16 RF360 Europe GmbH Hybridfilter
US10685947B2 (en) * 2018-01-12 2020-06-16 Intel Corporation Distributed semiconductor die and package architecture
CN108198803B (zh) * 2018-01-15 2023-05-09 宁波大学 一种基于硅通孔技术的三维带通滤波器
EP3767828B1 (en) * 2018-04-18 2022-09-21 Mitsubishi Electric Corporation Polyphase filter
CN109461661B (zh) * 2018-09-21 2020-10-20 中国科学院上海微系统与信息技术研究所 滤波器封装结构及其封装方法
CN109921758B (zh) * 2019-03-25 2022-03-25 合肥联宝信息技术有限公司 电路板及滤波电路
US11715754B2 (en) * 2020-06-09 2023-08-01 Mediatek Inc. Semiconductor package with TSV inductor
CN113421872B (zh) * 2021-06-11 2022-11-01 上海壁仞智能科技有限公司 集成电路
CN113871136B (zh) * 2021-08-24 2022-07-26 锐石创芯(深圳)科技股份有限公司 耦合器及射频前端模组
US11757421B2 (en) * 2021-09-01 2023-09-12 Ge Aviation Systems Llc Circuit and method for an electrical filter
CN113740579A (zh) * 2021-09-29 2021-12-03 德力西集团仪器仪表有限公司 一种电能表、电路板布线结构及布线方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101730918A (zh) * 2007-05-08 2010-06-09 斯卡尼梅特里科斯有限公司 超高速信号传送/接收

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60142148D1 (de) 2000-03-15 2010-07-01 Hitachi Metals Ltd Hochfrequenz-Modul und drahtloses Nachrichtengerät
US7057486B2 (en) * 2001-11-14 2006-06-06 Pulse Engineering, Inc. Controlled induction device and method of manufacturing
US8325001B2 (en) * 2005-08-04 2012-12-04 The Regents Of The University Of California Interleaved three-dimensional on-chip differential inductors and transformers
JP2008004853A (ja) 2006-06-26 2008-01-10 Hitachi Ltd 積層半導体装置およびモジュール
DE102007020288B4 (de) 2007-04-30 2013-12-12 Epcos Ag Elektrisches Bauelement
US8362481B2 (en) * 2007-05-08 2013-01-29 Scanimetrics Inc. Ultra high speed signal transmission/reception
US8067834B2 (en) * 2007-08-21 2011-11-29 Hvvi Semiconductors, Inc. Semiconductor component
TWM347755U (en) 2008-01-25 2008-12-21 Inpaq Technology Co Ltd Laminated chip type LC filter containing hollow gas-gap over-voltage protecting mechanism
US8786381B2 (en) * 2010-06-28 2014-07-22 Avago Technologies General Ip (Singapore) Pte. Ltd. Transformer structures for a power amplifier (PA)

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101730918A (zh) * 2007-05-08 2010-06-09 斯卡尼梅特里科斯有限公司 超高速信号传送/接收

Also Published As

Publication number Publication date
US20130257564A1 (en) 2013-10-03
KR20130111914A (ko) 2013-10-11
CN103367336A (zh) 2013-10-23
US9391010B2 (en) 2016-07-12
KR101379062B1 (ko) 2014-03-28

Similar Documents

Publication Publication Date Title
CN103367336B (zh) 多维集成电路的电源线滤波器
US9324605B2 (en) Method of fabricating a vertically oriented inductor within interconnect structures and capacitor structure thereof
US9191072B2 (en) RF identification device with near-field-coupled antenna
US7167073B2 (en) Semiconductor device
US7847666B2 (en) Differential inductor for use in integrated circuits
US8791784B2 (en) Vertically oriented semiconductor device and shielding structure thereof
US9159484B2 (en) Integrated circuit based transformer
US11742130B2 (en) High current integrated circuit-based transformer
US8951812B2 (en) Vertically oriented semiconductor device and shielding structure thereof
KR100771726B1 (ko) 유도성 소자의 집적 회로
US9865392B2 (en) Solenoidal series stacked multipath inductor
CN110959197B (zh) 分布式lc滤波器结构
US7701036B2 (en) Inductor with plural coil layers
CN114726325B (zh) 一种堆叠功率放大器、电路板及电子设备
KR100668220B1 (ko) 반도체 소자용 인덕터
US11631523B2 (en) Symmetric split planar transformer
US20220165476A1 (en) Symmetric split transformer for emi reduction
JP2002246476A (ja) 絶縁デバイス、集積回路、発信器及び無線信号受信装置
CN110867442A (zh) 集成无源耦合器和方法
KR101139568B1 (ko) 적층형 나선 인덕터
CN114448431A (zh) 集成电感电容振荡器及其方法
CN117712085A (zh) 集成电路
CN117832193A (zh) 接地屏蔽结构和半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant