JP5719000B2 - 集積回路装置 - Google Patents

集積回路装置 Download PDF

Info

Publication number
JP5719000B2
JP5719000B2 JP2013191536A JP2013191536A JP5719000B2 JP 5719000 B2 JP5719000 B2 JP 5719000B2 JP 2013191536 A JP2013191536 A JP 2013191536A JP 2013191536 A JP2013191536 A JP 2013191536A JP 5719000 B2 JP5719000 B2 JP 5719000B2
Authority
JP
Japan
Prior art keywords
coil
noise
wiring
coil element
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013191536A
Other languages
English (en)
Other versions
JP2014042034A (ja
Inventor
忠広 黒田
忠広 黒田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Keio University
Original Assignee
Keio University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Keio University filed Critical Keio University
Priority to JP2013191536A priority Critical patent/JP5719000B2/ja
Publication of JP2014042034A publication Critical patent/JP2014042034A/ja
Application granted granted Critical
Publication of JP5719000B2 publication Critical patent/JP5719000B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Coils Or Transformers For Communication (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は集積回路装置に関するものであり、特に、ICベアチップやプリント基板等の基板間の通信を磁気的に行うためのインダクタ素子と周辺との配線との容量結合に起因するノイズを低減するための構成に特徴のある集積回路装置に関するものである。
近年、携帯用電子機器等の小型化に伴って半導体集積回路装置等の高密度実装が求められており、それに応えるために複数の半導体チップを三次元的に積層する三次元実装が試みられている。
このような三次元実装半導体集積回路装置においては、各半導体チップ間で信号のやり取りを行うために、一般的には各半導体チップ間をマイクロバンプで接続することになる。しかし、3つ以上の半導体チップを積層させる場合には、中間に設ける半導体チップにチップを貫通するスルービアを形成する必要がある。このような半導体チップを貫通するスルービアを形成するためには、複雑な製造工程を必要とするとともに、高い加工精度が要求される。
また、他の方法としては、半導体チップ間を容量性結合により電気的に接続することも提案されている。この場合も、半導体チップが2つの場合には問題はないものの、3つ以上になると信号の伝送効率が急激に低下する。それを補うためには出力を大きくする必要があるので、消費電力が増大するという問題がある。
さらに、他の方法として、半導体チップにアンテナを搭載することによってチップ間通信を行うことも提案されている。しかし、この場合も半導体チップが3つ以上になると伝送効率が低下するという問題がある。
そこで、本発明者らは、LSI(集積回路装置)チップのチップ上の配線により形成されるコイルを介して積層実装されたチップ間で誘導結合による磁界による通信を行うことを提案している(例えば、特許文献1乃至特許文献7、及び、非特許文献1乃至非特許文献8参照)。
例えば、本発明者は、中層と上層とに投影的にほぼ重なる2対ずつの矩形スパイラル状コイルパターンを金属配線を利用して形成し、ビアによって上下の矩形スパイラル状コイルパターンを交互に接続して一つのコイルを構成することを提案している(例えば、非特許文献2参照)。
また、本発明者等はこの様なコイルを利用した磁界通信において、送信側コイルから信号が1:1に対向する受信側コイルだけではなく、この受信側コイルに隣接配置された受信側コイルにも入力されるクロストークに関しても検討を行っている。この検討によれば、隣接するコイルの間隔を所定の間隔に設定することにより、磁束密度Bを受信コイル内で積分した値が0になること、即ち、クロストークを防止することができることを見いだしている(例えば、特許文献4参照)。
さらに、本発明者等は、このような一対の対向するコイル間に周辺配線を配置した場合に、信号の伝送効率に与える周辺配線の影響も検討している(例えば、非特許文献8参照)。この検討結果によれば、通常のバスラインのように一方向に延在する周辺配線は伝送効率に殆ど影響を与えないことを確認している。
特開2005−228981号公報 特開2005−348264号公報 特開2006−050354号公報 特開2006−066454号公報 特開2006−105630号公報 特開2006−173986号公報 特開2006−173415号公報
D.Mizoguchi et al,"A 1.2Gb/s/pin Wireless Superconnect based on Inductive Inter−chip Signaling(IIS)",IEEE International Solid−State Circuits Conference(ISSCC’04),Dig.Tech.Papers,pp.142−143,517,Feb.2004 N.Miura et al,"Analysis and Design of Transceiver Circuit and Inductor Layout for Inductive Inter−chip Wireless Superconnect", Symposium on VLSI Circuits,Dig.Tech.Papers,pp.246−249,Jun.2004 N.Miura et al,"Cross Talk Countermeasures in Inductive Inter−Chip Wireless Superconnect",in Proc.IEEE Custom Integrated Circuits Conference(CICC’04),pp.99−102,Oct.2004 N.Miura,D.Mizoguchi,M.Inoue,H.Tsuji,T.Sakurai,and T.Kuroda,"A 195Gb/s 1.2W 3D−Stacked Inductive Inter−Chip Wireless Superconnect with Transmit Power Control Scheme",IEEE International Solid−State Circuits Conference(ISSCC’05),Dig.Tech.Papers,pp.264−265,Feb.2005 N.Miura,D.Mizoguchi,M.Inoue,K.Niitsu,Y.Nakagawa,M.Tago,M.Fukaishi,T.Sakurai,and T.Kuroda,"A 1Tb/s 3W Inductive−Coupling Transceiver for Inter−Chip Clock and Data Link",IEEE International Solid−State Circuits Conference(ISSCC’06),Dig.Tech.Papers,pp.424−425,Feb.2006 N.Miura,H.Ishikuro,T.Sakurai, and T.Kuroda,"A 0.14pJ/b Inductive−Coupling Inter−Chip Data Transceiver with Digitally−Controlled Precise Pulse Shaping",IEEE International Solid−State Circuits Conference(ISSCC’07),Dig.Tech.Papers,pp.264−265,Feb.2007 N.Miura,Y.Kohama,Y.Sugimori,H.Ishikuro,T.Sakurai,and T.Kuroda,"An 11Gb/s Inductive−Coupling Link with Burst Transmission",IEEE International Solid−State Circuits Conference(ISSCC08),Dig.Tech.Papers,pp.298−299,Feb.2008 K.Niitu,Y.Sugimori,Y.Kohama,K.Osada,N.Irei,H.Ishikuro,and T.Kuroda,"Interference from Power/Signal Lines and to Sram Circuirs in 65nm CMOS Inductive−Coupling Link",IEEE Asian Solid−State Circuits Conference,Dig.Tech.Papers,pp.131−134,Nov.2007
しかし、こうした従来の構成のコイルでは、同一平面で巻回するスパイラルパターンを形成しているので、同じ層の他の金属配線がコイルを横断できない。したがって、コイルの中央に配線が使われていない領域(開口部)が存在しても、この領域を活用できず、配線はコイルの回りを迂回しなければならないという問題がある。
そこで、本発明者は、互いに上下方向で隣接する層準において互いの主配線方向が異なる少なくとも2つの層準のそれぞれに各主配線方向に沿うコイル要素を設け、各コイル要素を異なった層準に設けたコイル要素に接続することにより1つのコイルを構成することを提案している(必要ならば、特開2010−199280号公報参照)。
図15は、本発明者の提案に係るインダクタ素子の構成説明図であり、図15(a)は概念的斜視図であり、図15(b)は、概念的投影平面図である。図に示すように、第1層金属配線で直線状の第1コイル要素10を形成し、第2層金属配線で第1コイル要素10と直交する方向に延在する第2コイル要素30を形成し、第1コイル要素10と第2コイル要素30を交互に巻回するように接続ビア20で接続して時計回りで巻回する一つのコイルを構成する。
この場合のコイル要素の配線方向は、各層における主配線、例えば、バスラインの配線方向に沿った方向に形成する。ここでは、コイル要素10,30を例えば1μmルールのラインアンドスペースパターンにより構成し、最外周のコイル要素10,30の長さは、例えば、100μmとする。なお、図15(b)において、第2コイル要素30を実線で表し、第1コイル要素10を点線で表している。
A点からコイルの配線を辿ると、A点から線を引き出して第2コイル要素30とし、この第2コイル要素30の他端を接続ビア20で第1コイル要素10と接続し、この第1コイル要素10の他端を接続ビア20で第2コイル要素30と接続する。
次いで、この第2コイル要素30の他端を接続ビア20で第1コイル要素10と接続し、この第1コイル要素10の他端を接続ビア20で第2コイル要素30と接続する。
次いで、この第2コイル要素30の他端を接続ビア20で第1コイル要素10と接続し、この第1コイル要素10の他端を接続ビア20で第2コイル要素30と接続する。
次いで、この第2コイル要素30の他端を接続ビア20で第1コイル要素10と接続し、この第1コイル要素10の他端を接続ビア20で第2コイル要素30と接続する。
次いで、この第2コイル要素30の他端を接続ビア20で第1コイル要素10と接続し、この第1コイル要素10の他端を接続ビア2010で第2コイル要素30と接続する。
次いで、この第2コイル要素30の他端を接続ビア2011で第1コイル要素10と接続し、最後にこの第1コイル要素10の他端を接続ビア2012でB点に引出している。
図16は、周辺配線を加えたインダクタ素子の概念的投影平面図であり、ここでは、インダクタ素子を構成するコイル要素と周辺配線の区別を容易にするために、周辺配線を細線で図示している。なお、ここでも、第2層金属配線で構成される周辺配線35を実線で表し、第1層金属配線で構成される周辺配線15を点線で示している。図に示すように、周辺配線15,35はそれぞれコイルの中央の開口部を通過するように形成されており、コイルの開口部の配線資源を利用しながらコイルを横断するように配線を配置している。
このような構成を採用することによって、配線資源の利用効率を高めることができる。
また、このコイルを用いて、積層実装されるIC(Integrated Circuit)ベアチップなどのチップ間の通信を好適に行うことが可能になる。
しかし、上述の第1コイル要素(10〜10)或いは第2コイル要素(30〜30)の上層または下層に平行に周辺配線が配置されると、コイル要素と周辺配線の間に容量結合を生じるという問題が新たに発生する。なお、誘導結合も同様に生じるが、以下では容量結合の場合で説明する。
また、第1コイル要素あるいは第2コイル要素と同層で隣接して平行に周辺配線が配置されると、上記コイル要素と周辺配線の間に容量結合を生じ、同様にしてノイズ干渉を起こす。
さらに、コイル要素と直交する周辺配線の交差箇所においても、コイル要素と周辺配線の間に容量結合を生じ、同様のノイズ干渉を起こす。例えば、第4層金属配線であるM配線を用いた第1コイル要素10に対しては第3層金属配線であるM配線と第5層金属配線であるM配線の直交する周辺配線が、容量結合によるノイズ干渉を起こす。また、M配線を用いた第2コイル要素30に対してはM配線とM配線の直交する周辺配線が、容量結合によるノイズ干渉を与える。
その結果、コイルをアンテナとして用いた誘導結合通信などの無線通信において、周辺配線の信号が容量結合を介して受信コイルに重畳され通信品質を劣化する。或いは、送信コイルの信号が容量結合を介して周辺配線に重畳され、周辺回路に干渉する可能性がある。周辺回路がアナログ回路やメモリ回路などのノイズ耐性の低い回路の場合にはこのノイズ干渉が問題を生じ得る。
近接場を用いた誘導結合通信の場合には、コイルの寸法は通信距離に応じて決まる。例えば、コイルの半径は通信距離と大体等しく設計することが多い。したがって、通信距離が長くなると、コイルの寸法も大きくなる。コイルの寸法が大きくなる程、上記の上下左右に平行に配置された周辺配線や上下を交差する周辺配線とコイル要素の対向面積が大きくなり、容量結合も強くなる。
コイル自体が有する接地容量とコイルが接続される受信回路が有する入力容量の総和に比べて、上記容量結合が無視できない程度に大きくなると、ノイズが受信信号に比べて無視できない大きさになり、データ通信におけるビット誤り率が増大する。
例えば、配線幅1.5μmの縦方向に走るM配線と横方向に走るM配線を用いて配線間隔1.5μmで3巻きした一辺が260μmの四角形のコイルを考える。このコイルの直下に配線幅0.25μmで配線長1mmのMによる周辺配線或いはM配線の直上のM配線による周辺配線を配置し、電圧振幅が1.8Vで立上り/立下り時間が150psの信号を周辺配線に通した場合をシミュレーションして調べると、後述するようにコイルの両端子間に発生する差動ノイズは100mV以上になる。
あるいは、図17(a)に示すように、前述と同じ寸法のコイルおよびそれと交差する周辺配線に対して、前述と同じ信号を用いてシミュレーションを行ったところ、コイルの各辺に生じる周辺配線一本あたりの平均差動ノイズは、図17(a)に示すように、15μV(図の上辺で交差した場合)〜100μV(図の下辺で交差した場合)になる。
即ち、上辺と交差する周辺配線1本から受けるノイズによって生じる端子A、Bにおける差動ノイズのピーク値は、コイルが1巻き(N=1)の場合平均すると15μVである。同様に下辺、左辺、及び、右辺と交差する周辺配線1本から受けるノイズによって生じる端子A、Bにおける差動ノイズのピーク値は、それぞれ、100μV、50μV、50μVである。四辺に均等に周辺配線が交差した場合の4本の周辺配線から受ける差動ノイズのピーク値は、その総和の215μVになる。
もし、下辺の両端子より左側で200本の周辺配線が交差し、右側でも200本の周辺配線が交差し、例えば、前者の200本の周辺配線にハイからローの信号が同時に通り、且つ後者の200本の周辺配線にローからハイの信号が同時に通ると、40mVの差動ノイズがコイルの両端に発生する。周辺配線の幅が0.25μmで間隔が0.25μmの場合、コイル要素に100μmの長さがあれば周辺配線200本と交差できる。
容量結合でコイルに発生するノイズには、同相ノイズ(端子Aで観察したノイズVと端子Bで観察したノイズV)と差動ノイズ(V−V)がある。コイル要素に容量結合を介して重畳したノイズは、コイルの両端子AとBに伝播する。容量結合をした箇所からコイルの両端子A、Bまでの距離が異なると、異なる遅延時間で伝播し異なる波形減衰を受ける。その結果、VとVは異なる波形となり差動ノイズが生じる。
図17で差動ノイズの発生理由を具体的に説明する。図17に示すようにコイルの1周は1040μmである。コイルの寄生容量は0.1pFであり、寄生抵抗は100Ωである。コイル配線の中央C点でインピーダンス1kΩのバイアス回路に接続されている。ここで、下辺の左半分の中央で周辺配線と交差した場合を考える。
この場所で一本の周辺配線から容量結合により500μV/100ps(=5μV/ps)のノイズV0が重畳する。端子Aまでの距離は65μmで、端子Bまでの距離は975μmである。容量結合で重畳したノイズVは、ほぼ時刻0psにおよそ4.95μV/psのノイズ波形として端子Aに到達する。遅れておよそ時刻8.8psにおよそ4.25μV/psのノイズ波形として端子Bに到達する。
その結果、コイルの両端子には、図17(b)に示すような差動ノイズが発生する。即ち、時刻8.8psに
4.95〔μV/ps〕×8.8〔ps〕=44〔μV〕
のノイズが発生する。その後、時刻8.8psから時刻100psまでの間に
(4.95〔μV/ps〕−4.25〔μV/ps〕)×(100ps−8.8ps)
=64〔μV〕
のノイズが重畳されて、時刻100psでは108μVになる。その後、ノイズは減少するので、結局ピーク電圧は周辺配線1本当たりおよそ100μVになる。
このように、差動ノイズ(V−V)の波形は、ノイズの伝播遅延の差〔ps〕と、ノイズ波形の減衰によるノイズ波形の傾きの差〔μV/ps〕の掛け算で決まり、この2つの差はノイズが重畳した場所からコイルの両端子までの距離の違いによって生ずる。
また、図18(a)に示すように、コイルの巻き数を2巻き(N=2)にした場合には、上辺、下辺、左辺、及び、右辺と交差する周辺配線1本から受けるノイズによって生じる端子A、Bにおける差動ノイズのピーク値は、それぞれ、30μV、180μV、90μV、90μVである。四辺に均等に周辺配線が交差した場合の4本の周辺配線から受ける差動ノイズのピーク値は、その総和の390μVになる。
また、図18(b)に示すように、コイルの巻き数を3巻き(N=3)にした場合には、上辺、下辺、左辺、及び、右辺と交差する周辺配線1本から受けるノイズによって生じる端子A、Bにおける差動ノイズのピーク値は、それぞれ、50μV、250μV、110μV、110μVである。四辺に均等に周辺配線が交差した場合の4本の周辺配線から受ける差動ノイズのピーク値は、その総和の520μVになる。
コイルの両端は、受信器の差動比較器に接続されて、両端の電圧の差が読み出されるので、同相ノイズは除去され、差動ノイズが問題になる。通信で信号を受信したときにコイルの両端子に発生する差動信号は200mV程度である。信号は受信し、ノイズには誤動作しないように、感度とヒステリシス特性が設定される。コイルに40mV程度の差動ノイズが発生すると誤動作の確率が高くなる。
したがって、本発明は、周辺配線がコイル要素と交差してコイルの開口部を通ることができるようにして配線資源の利用効率を高めると共に、周辺配線からの容量・誘導結合によるノイズ干渉を軽減することを目的とする。
ここで、本発明における課題を解決する手段を説明する。
(1)本発明は、上記の課題を解決するために、集積回路装置において、互いに上下方向で隣接する層準において互いの主配線方向が異なる少なくとも2つの層準のそれぞれに各主配線方向に沿う金属配線からなるコイル要素を設け、前記各コイル要素を異なった層準に設けたコイル要素に接続することにより各コイル要素の積層方向から見て巻回する1つのコイルを構成し、前記コイルの両方の端子からコイル要素を延長した延長コイル要素を設けたインダクタ素子と、前記インダクタ素子の内部の開口部を通過し、前記延長コイル要素の一部と前記コイル要素の積層方向から見て投影的に重なっている配線とを有することを特徴とする。
このように、コイルの両方の端子A,Bに延長コイル要素を設けることによって、延長コイル要素1,2に重畳したノイズでコイル要素1,2に重畳したノイズの主要部を相殺することができる。それによって、インダクタ素子に発生するノイズが少なくなるため、確度の高い誘導結合通信が可能になる。このようなインダクタ素子を半導体チップに設けることによって、インダクタ素子の内部の開口部を通過する配線を設けても、インダクタ素子に配線に起因するノイズが発生することがなくなる。
(2)また、本発明は、上記(1)において、前記コイルの中央の電位を固定する。このように、コイルの中央の電位を固定することによって、コイル要素1,2に重畳したノイズがコイルの中央部で吸収される。一方で、誘導結合通信の信号には影響を与えないので、誘導結合通信における信号対ノイズ比がさらに改善される。
(3)また、本発明は、集積回路装置において、互いに上下方向で隣接する層準において互いの主配線方向が異なる少なくとも2つの層準のそれぞれに各主配線方向に沿う金属配線からなるコイル要素を設け、前記各コイル要素を異なった層準に設けたコイル要素に接続することにより各コイル要素の積層方向からみて巻回するように構成したコイルを相似形にして複数個形成し、前記コイルの開口部の中心の回りに点対称に配置し、前記複数個のコイルを前記開口部の中心からみて同一回転方向になるように前記複数個のコイルを前記開口部の中心近傍において互いに直列接続し、前記直列接続したコイルの両方の端子からコイル要素を延長した延長コイル要素を設けたインダクタ素子と、前記インダクタ素子の内部の開口部を通過し、少なくとも前記コイル要素の一部と前記コイル要素の積層方向から見て投影的に重なっている配線とを有することを特徴とする
このように、相似形のコイルを複数個点対称に配置して結合しているので、周辺配線に起因するノイズの重畳点からコイルの両端子までの距離を等しくすることができ、それによって、差動ノイズをさらに大幅に低減することができる。このようなインダクタ素子を半導体チップに設けることによって、インダクタ素子の内部の開口部を通過する配線を設けても、インダクタ素子に配線に起因するノイズが発生することがなくなる。
開示の集積回路装置によれば、大きな寸法のコイルに対しても周辺配線を通過させることが可能になり、その結果、長距離における誘導結合通信の通信品質を維持しつつ、集積回路の集積密度を高めることができる。このインダクタ素子は、誘導結合通信などの無線通信用アンテナとして用いることができるほかに、発振回路や増幅回路などのさまざまな回路で用いられるインダクタンスとしても利用できる。
本発明の実施例1の集積回路装置に用いるインダクタ素子の概念的投影平面図である。 本発明の実施例1における差動ノイズ発生のメカニズムの説明図である。 比較例の説明図である。 本発明の実施例2の集積回路装置に用いるインダクタ素子の構成説明図である。 参考例1のインダクタ素子の構成説明図である。 本発明の実施例3の集積回路装置に用いるインダクタ素子の概念的投影平面図である。 本発明の実施例3の効果のシミュレーション結果の説明図である。 本発明の実施例4の集積回路装置に用いるインダクタ素子の構成説明図である。 参考例2のインダクタ素子の構成説明図である。 参考例2におけるノイズ相殺原理の説明図である。 参考例2におけるノイズ除去効果の具体的説明図である。 本発明の実施例5の集積回路装置に用いるインダクタ素子の概念的投影平面図である。 参考例3のインダクタ素子の構成説明図である。 本発明の実施例6の集積回路装置に用いるインダクタ素子の概念的投影平面図である。 本発明者の提案に係るインダクタ素子の構成説明図である。 周辺配線を加えたインダクタ素子の概念的投影平面図である。 差動ノイズ発生のメカニズムの説明図である。 2巻きコイル及び3巻きコイルにおける差動ノイズのピーク値の説明図である。
ここで、本発明の実施の形態を説明する。本発明は、互いに上下方向で隣接する層準において互いの主配線方向が異なる少なくとも2つの層準のそれぞれに各主配線方向に沿うコイル要素を設け、前記各コイル要素を異なった層準に設けたコイル要素に接続することにより構成した集積回路装置に用いるコイルに対して、ノイズ対策を施したものである。
具体的には
a.両端子から延長した延長コイル要素の追加、コイルの両端子からコイル要素を延長し、延長コイル要素に重畳したノイズでコイル要素に重畳したノイズの主要部を相殺する。
b.さらに加えて、コイル中央の電位の固定:コイル要素に重畳したノイズがコイルの中央部で吸収される。一方で信号には影響を与えない。したがって、信号対ノイズ比が改善される。
c.さらに加えて複数コイルの点対称回転連結:複数の相似形のコイルをコイル開口部中心の回りに点対称に配置し、中心から見て同一回転方向に全てのコイルを直列接続する。直列接続するための配線は中心近傍を通るようにすることで、ノイズの重畳点からコイルの両端子までの距離を等しくする。
このようなノイズ対策を施したインダクタ素子を半導体チップに設けることによって、インダクタ素子の中央の開口部を通過する配線を設けても、長距離における誘導結合通信の通信品質を維持した集積回路装置を実現することができる。
以上を前提として、図1を参照して本発明の実施例1の集積回路装置に用いるインダクタ素子を説明する。図1は本発明の実施例1の集積回路装置に用いるインダクタ素子の概念的投影平面図であり、ここでは説明を簡単にするために、M配線とM配線で1巻きにしたコイルの場合で説明する。なお、コイルを構成する第1コイル要素10と第2コイル要素30は接続ビア20で接続されて1巻きのコイルとなる。
この実施例1においては、M配線による第2コイル要素30,30の両方の端部A,BにM配線及びM配線からなる延長コイル要素80,80,90,90を設けたものである。なお、延長コイル要素80と延長コイル要素90とは接続ビア70で接続され、延長コイル要素80と延長コイル要素90とは接続ビア70で接続されている。なお、この延長コイル要素による両端に設けた延長コイルの各長さはコイルの一周の1/4程度である。
次に、図2を参照して実施例1における差動ノイズ発生のメカニズムを説明する。図2(a)に示すように、コイルの下辺の端子Aの左側中央で一本の周辺配線から容量結合により500μV/100ps(=5μV/ps)のノイズVが第2コイル要素30と延長コイル要素90の2箇所xとxに重畳する場合を考える。xから端子Aまでの距離は65μmで、端子Bまでの距離は975μmである。xから端子Aまでの距離は1105μmで、端子Bまでの距離は65μmである。
容量結合でxとxに重畳したノイズVは、ほぼ時刻0psに4.95μV/psのノイズ波形a,cとして端子Aと端子Bに到達する。この両ノイズは完全に相殺する。また、xに重畳したノイズは遅れて時刻8.8psに4.25μV/psのノイズ波形bとして端子Bに到達する。一方、xに重畳したノイズは時刻11.3psに 4.15μV/psのノイズ波形dとして端子Aに到達する。その結果、コイルの両端子には、周辺配線1本当たり図2(b)に示すような差動ノイズ(V−V)が発生する。
つまり、時刻11.3psに、
4.25μV/ps×(11.3ps−8.8ps)=11μV
の差動ノイズが発生し、時刻11.3psから時刻100psまでの間に、
(4.25uV/ps−4.15uV/ps)×(100ps−11.3ps)=9μVの差動ノイズが重畳されて、時刻100psでは20μVになる。その後、差動ノイズは減少するので、結局、差動ノイズのピーク電圧は周辺配線1本当たりおよそ20μVになる。
従来の1巻きのコイルに比べると、ノイズのピーク電圧は、周辺配線1本当たりおよそ100μVから20μVに減少する。その理由は、B端子から延長されたコイル要素によって、xから端子Aまでの距離とxから端子Bまでの距離が等しくなり、最初にA端子に到達するノイズ波形aを、同じ時刻に同じ波形でB端子に到達するノイズ波形cで相殺したことである。副作用としてノイズ波形dを生じる。その結果、xから端子Bまでの距離が975μmであるのに対して、xから端子Aまでの距離は1105μmと非対称になり、ノイズ波形bとノイズ波形dの時間及び振幅の違いで差動ノイズを生じる。
しかし、この差動ノイズは、従来の1巻きのコイルにおける端子Aまでの距離が65μmで端子Bまでの距離が975μmであることによって生ずる差動ノイズよりも小さい。
但し、この両端子の外に延長した延長コイル要素は、図1に示す程度の長さまでは有効であるが、それを超えると逆に差動ノイズは増大するので、図3を参照してその理由を説明する。
図3に示すように、コイル要素を両端子の外に1/2周程度延長したときに、上辺で周辺配線が交差する場合を考える。図3(a)に示すように、周辺配線から容量結合により500μV/100ps(=5μV/ps)のノイズVが第2コイル要素30と延長コイル要素90の2箇所xとxに重畳する場合を考える。図3(b)に示すように、xから端子Aまでの距離は455μmで、端子Bまでの距離は585μmである。一方、xから端子Aまでの距離は1495μmで、端子Bまでの距離は455μmである。従って、ノイズ波形bとノイズ波形dの波形の違いを生じる距離の違いは、585μmと1495μmになり、図1の場合の978μmと1105μmよりも拡大している。その結果、ノイズは先の例よりも増大する。
コイルの両端間の長さをDとし、端子Aからの配線長がLの位置で周辺配線と交差したとき、xから端子Aまでの距離はLで、端子Bまでの距離はD−Lである。xから端子Aまでの距離はD+Lで、端子Bまでの距離はLである。コイルの時定数が、
0.1pF×100Ω=10ps
で、重畳したノイズの傾きが500μV/100ps(=5μV/ps)であり、距離がDだけ離れると500μV/120ps=4.2μV/psであるとして、ノイズの伝播遅延時間と波形の傾きはいずれも距離の2乗に比例する関数として以下の式で近似する。
遅延=10〔ps〕×(L/D)=10k〔ps〕
傾き=5〔5μV/ps〕−0.8〔5μV/ps〕×(L/D)
=5〔5μV/ps〕−0.8〔5μV/ps〕×k
但し、k=L/Dとする。
図1に示した実施例1における差動ノイズのピーク値Vp5は、
p5=(5−0.8k)×10{(1+k)−(1−k)
+〔{5−0.8(1−k)}−{5−0.8(1+k)}〕
×{(100−108(1−k)}〕
=520k−64k
となる。
一方、従来の1巻きのコイルにおける差動ノイズのピーク値Vp0は、
p0=(5−0.8k)×10{(1−k)−k
+〔{5−0.8k}−{5−0.8(1−k)}〕
×{(100−108(1−k)}〕
=122−228k−48k+32k
となる。
例えば、図17や図1のようにL=65μmの場合、k=1/16となり、図17の例ではピーク値はVp0=108μVとなり、図1の場合には、ピーク値はVp5=32μVとなり、先の説明とほぼ一致する。また、コイルの中央で配線と交差すると、k=1/2となり、図17の例では、ピーク値はVp0=0μVとなり、これも知見と一致する。
両式より、実施例1が従来例よりもノイズが小さくなる場合は、k<0.25となる。即ち、コイル全長のおよそ1/4程度(或いはコイルの1/4周程度)延長するのが良いことが分かる。但し、この1/4という値は、前提とした配線パラメータの影響を受けるので、一応の目安である。
図2に示すように、コイルが1巻きの場合、図17と比較すると、4辺に均等に周辺配線が交差した場合の4本の周辺配線から受ける差動ノイズのピーク値は、215μVから125μVにおよそ1/1.72に小さくなっている。また、下辺において交差する周辺配線から生じる差動ノイズのピーク値は、100μVから30μVにおよそ1/3.3に小さくなっている。従って、上辺と下辺の両辺と交差する周辺配線に対して、115μV(=100μV+15μV)から45μV(=30μV+15μV)に1/2.6に減少する。
次に、図4を参照して本発明の実施例2の集積回路装置に用いるインダクタ素子を説明する。図4(a)はコイルを2巻きした場合の概念的投影平面図であり、図4(b)はコイルを3巻きした場合の概念的投影平面図である。まず、図4(a)に示すようにコイルを2巻した場合を説明する。コイルの1巻きの長さをDとすると、端子Aから端子Bまでは2Dの長さになる。端子Aからの配線長がL(0<L<D)の位置で周辺配線と交差したとき、延長コイル要素も含めて3つの点x,x,xで交差する。交差点から両端子A,Bに向けて以下の6つのノイズ伝播が発生する。
=xからA:距離L
=xからB:距離2D−L
=xからA:距離D+L
=xからB:距離D−L
=xからA:距離2D+L
=xからB:距離L
この内、NとNとは相殺するので、N乃至Nを考慮する。信号到達の順に記すと(但し、0<k<0.5,k=L/D)
:遅延T=10(1−k),傾きK=5−0.8(1−k)
:遅延T=10(1+k),傾きK=5−0.8(1+k)
:遅延T=10(2−k),傾きK=5−0.8(2−k)
:遅延T=10(2+k),傾きK=5−0.8(2+k)
したがって、本発明の実施例における差動ノイズのピーク値Vp6は、
p6=−K(T−T)+(K−K)(T−T)+(−K+K−K
×(T−T)+(−K+K−K+K)(100−T
=−{50−8(1−k)}×{(1+k)−(1−k)
+8{(1−k)−(1+k)}×{(2−k)−(1+k)
+{−32k−50+8(2−k)}×{(2+k)2 −(2−k)
+{(−18−64k+8k)+(50−8(2+k))}
×{10−(2+k))}
=−888k−320k+128k
となる。
例えば、L=65μmの場合、k=1/16となり、実施例における差動ノイズのピーク値は−57μVになる。シミュレーションをすると、差動ノイズのピーク値は40μVになる。同様にして、上辺、左辺及び右辺で周辺配線と交差した場合を想定すると各辺における差動ノイズのピーク値はそれぞれ、30μV,75μV,75μVになる。
一方、図26(a)に示した従来例のコイルにおいては、2つの交差点から両端子A,Bに向けて以下の4つのノイズ伝播が発生する。
=xからA:距離L
=xからB:距離2D−L
=xからA:距離D+L
=xからA:距離D−L
これらのノイズの信号到達の順に記すと(但し、0<k<0.5,k=L/D)
:遅延T=10k,傾きK=5−0.8k
:遅延T=10(1−k),傾きK=5−0.8(1−k)
:遅延T=10(1+k),傾きK=5−0.8(1+k)
:遅延T=10(2−k),傾きK=5−0.8(2−k)
したがって、従来のコイルにおける差動ノイズのピーク値Vp0は、
p0=K(T−T)+(K−K)(T−T)+(K−K+K
×(T−T)+(K−K+K−K)(100−T
={50−8k}×{(1−k)−k
+(8−16k)×{(1+k)−(1−k)
+(50−16k−24k)×{(2−k)−(1+k)
+{(50−16k−24k)−(50−8(2−k))}
×{10−(2−k))}
=292−544k−256k+80k+16k
となる。
例えば、L=65μmの場合、k=1/16となり、従来例のコイルにおける差動ノイズのピーク値は257μVになる。シミュレーションをすると、差動ノイズのピーク値は、図18(a)に示したように、180μVになる。
両式より、本発明の実施例が従来型よりもノイズが小さくなる場合は、k<0.2となる。つまり、コイル1周のおよそ1/5程度延長するのが良いことが分かる。したがって、4辺に均等に周辺配線が交差した場合の4本の周辺配線から受ける差動ノイズのピーク値は、390μVから220μVにおよそ1/1.77に小さくなっている。
次に、図4(b)に示すようにコイルを3巻した場合を考察すると、2巻の場合と同様な計算により、コイル1周のおよそ1/6程度延長するのが良いことが分かる。この場合、図4(b)と図18(b)との対比から分かるように、4辺に均等に周辺配線が交差した場合の4本の周辺配線から受ける差動ノイズのピーク値は、520μVから305μVにおよそ1/1.71に小さくなっている。
次に、図6及び図7を参照して本発明の実施例3の集積回路装置に用いるインダクタ素子を説明するが、その前に図5を参照して本発明の実施例3の前提となる参考例1のインダクタ素子を説明する。図5(a)は参考例1のインダクタ素子の概念的投影平面図であり、コイル配線の中央、即ち、M配線による第2コイル要素30の中点を電源に直接接続したものである。この場合の電源は、VDDでもGNDでもその他の電源でも良い。或いは、低い出力インピーダンスを有するバイアス回路の出力でも良い。
図5(b)は参考例1のインダクタ素子の変形例でありM配線による第2コイル要素30の中点を、1pF程度の容量Cを介して電源に接続したものであり、高周波領域で低い出力インピーダンスを呈する。
誘導結合通信において正負の誘導起電力が発生する際にコイルの中央の電位は変化しないので、コイルの中央を電源に直接接続したり容量を介して電源に接続しても、コイルのインダクタンスの値やコイル対の相互インダクタンスの値は変化しない。従って誘導結合により受信した受信信号の差動振幅は変化しない。
一方、コイル中央が低いインピーダンスで電源に接続されているので、周辺配線からコイル要素に重畳したノイズの振幅は、従来のコイルの場合に比べて大幅に減少する。例えば、図5(b)の場合には、従来型のコイルに比べてノイズ波形の振幅はおよそ1/5程度に低減する。
但し、ノイズがコイル配線の中央点を越えて他端に達することはなく、従ってノイズが相殺して差動ノイズを軽減する効果は無くなる。シミュレーションで調べると、差動ノイズは、従来型のコイルとほぼ同程度になることが判明した。このように、差動ノイズは減少しないが、同相ノイズは大幅に減少する。その結果、受信器の入力コモンモードが大きく変化しないので、受信器のゲインが変化しない利点を有する。また、送信コイルから周辺回路へのノイズの影響が軽減される効果もある。
以上を前提として、次に、図6及び図7を参照して本発明の実施例3の集積回路装置に用いるインダクタ素子を説明する。図6は本発明の実施例3のインダクタ素子の概念的投影平面図であり、実施例1の延長コイル要素と参考例1のコイルの中央部への電源の接続を併用したものである。
図7は、本発明の実施例3の効果のシミュレーション結果の説明図である。実施例1に関する図2と比較すると、下辺で周辺配線と交差した際に生じる差動ノイズのピーク電圧は、周辺配線1本当たりおよそ30μVから15μVに減少する。その理由は、ノイズ波形そのものが、5μV/ps程度から1μV/ps程度におよそ1/5に低減することによる。その結果、4辺に均等に周辺配線が交差した場合の4本の周辺配線から受ける差動ノイズのピーク値は、215μVから110μVにおよそ1/1.95に小さくなっている。
しかし、xからコイル中央までの距離よりもxからコイル中央までの距離が少し遠いので、端子Bに現れる波形の傾きは、端子Aに現れる波形の傾きよりも僅かに大きくなり、その差が100psの間に拡大して差動ノイズのピーク電圧を決めている。
次に、図8を参照して本発明の実施例4の集積回路装置に用いるインダクタ素子を説明する。図8は本発明の実施例4の集積回路装置に用いるインダクタ素子の構成説明図であり、実施例2の延長コイル要素と参考例1のコイルの中央部への電源の接続を併用したものである。図8(a)はコイルを2巻きした場合の概念的投影平面図であり、図8(b)はコイルを3巻きした場合の概念的投影平面図である。この実施例4の場合も、実施例3と同様な効果が得られる。
次に、図12を参照して本発明の実施例5の集積回路装置に用いるインダクタ素子を説明するが、その前に図9乃至図11を参照して本発明の実施例5の前提となる参考例2のインダクタ素子を説明する。 図9は参考例2のインダクタ素子の構成説明図であり、図9(a)は概念的斜視図であり、図9(b)は概念的投影平面図である。図に示すようにa→b→c→d→e→fによって第1のコイルが時計回りに1巻きされている。また、g→h→i→j→k→lによって第2のコイルが第1のコイルと重なる位置に時計回りに1巻きされている。
両コイルは同心でかつ180°回転した位置に配置されている。更に、第1のコイルのf端子が第2のコイルのg端子とコイルの中心を通る配線で接続されている。なお、図ではコイルの両端子AとBがコイルの内部にある場合を示しているが、a点とl点からそれぞれコイルの外側に両端を引き出しても構わない。
次に、図10を参照して、参考例2における周辺配線との間のノイズの相殺原理を説明する。図10(a)はコイルの概念的構成図であり、図10(b)は等価回路図であり、図10(c)は各ノイズの説明図である。図10(a)に示すように、第1のコイルも第2のコイルも同じ時計回り方向に巻かれて直列に接続されるので、インダクタンスすなわち送受信信号S,Sは加算される。一方、周辺配線から第1のコイルおよび第2のコイルに重畳されるノイズN,Nの差動成分は、減算されてその一部が相殺される。
差動成分を問題とし同相成分を問題としないのは、受信コイルに重畳した両端子の同相ノイズNとNは、受信コイルの両端が接続される差動比較器或いは差動増幅器によって除去されるが、差動ノイズNDAは受信信号と共に増幅されるので信号の品質(S/N比)を劣化させるからである。
例えば、図10(b)に示すように、周辺配線Nが第1のコイルと交差する箇所は、第1のコイル要素の中央を越えた端子B寄りの場所なので、この点でコイル要素に重畳したノイズはまず端子Bに到達し、遅れて端子Aに到達する。その結果、端子Bに端子Aから見たパルス状のノイズNBA(極性は配線信号に依存)が発生する。一方で、周辺配線Nが第2のコイルと交差する箇所は、第2のコイル要素の中央よりも端子C寄りの場所なので、端子Cに端子Dから見たノイズNCD(極性は上記極性と一致)が発生する。
交差箇所を端子Bから測った距離と端子Cから測った距離はほぼ等しいので(コイル要素h−iやd−eの中央を周辺配線Nが通るときに正確に等しくなる)、両ノイズが端子Bおよび端子Cに到達する時刻もほぼ等しくなり、NBA=NCDとなる。したがって、端子Aから見た端子DのノイズNDAは、
DA=NBA+NDC=NBA−NCD
となり、その相当程度が相殺されて差動ノイズはほとんどゼロになる。
また、周辺配線Sに対しても同様の理由でノイズはほとんど相殺される。一方、周辺配線WあるいはEに対しては、上記説明の中の交差箇所が、2つのコイルの両端から異なる位置になるので、ノイズが各コイルの端子に到達する時刻に差が生じ、小さな差動ノイズが残る。
図11は、参考例2におけるノイズ除去効果の具体的説明図であり、図11(a)は概念的投影平面図であり、図11(b)は概念的展開図である。例えばM配線からなる周辺配線Nは、コイル要素d−eおよびコイル要素h−iと交差するが、各交差点は、コイル要素の中央から見て対称の位置に大体なるので、両ノイズの両端子への到達時間はほぼ等しくなり、端子間に表れる差動ノイズはほぼ相殺される。
図11(b)に示すように、実際には、例えば、dやhに近い位置の場合、配線d−eとの容量結合の位置と配線h−iとの容量結合の位置の中央は、コイルの中央よりも端子Aに近い位置に少しずれるので、端子A側に端子B側よりもやや先にノイズ信号が現れ、それが差動ノイズ成分となってわずかに残る。
このように、参考例2においては相似形の2つの1巻きコイルを互いに180°回転させて一方のコイルの他方の端子fと他方のコイルの一方の端子gとを接続して同じ回転方向になるように直列接続し、一方のコイルの一方の端子aと他方のコイルの他方の端子iを延長して入出力端子A,Bとしているので、端子間A−Bに表れる差動ノイズをほぼ相殺することができる。
なお、この参考例2のノイズ除去手段も、上記の実施例1の延長コイル要素の付加或いは参考例1のコイルの中点への電源の接続のノイズ除去手段の一方或いは両方と併用することができる。
以上を前提として、次に、図12を参照して、本発明の実施例5の集積回路装置に用いるインダクタ素子を説明する。図12は本発明の実施例5の集積回路装置に用いるインダクタ素子の概念的投影平面図であり、上記の参考例2のインダクタ素子に対して、上記の実施例1の延長コイル要素を付加したものである。
本発明の実施例5においては、延長コイル要素を付加しているので、全体の差動ノイズを280μVとすることができ、従来の2巻きコイルに比べて、全体の差動ノイズを1/1.4に低減することができる。
次に、図14を参照して本発明の実施例6の集積回路装置に用いるインダクタ素子を説明するが、その前に図13を参照して本発明の実施例6の前提となる参考例3のインダクタ素子を説明する。図13(a)は参考例3のインダクタ素子の概念的投影平面図であり、図13(b)はその分解図である。図に示すように、参考例3においては、3つの相似形の1巻きコイルを互いに90°回転させて中央部において順次直列接続したものである。
参考例3においては、3つの相似形の1巻きコイルを互いに90°回転させて直列接続して3巻きのコイルを形成しているので、コイルの4辺を上記の参考例2よりは均等化することができ、上記の参考例2と比較して周辺配線WあるいはEに対する差動ノイズを低減することができる。
以上を前提として、次に、図14を参照して、本発明の実施例6の集積回路装置に用いるインダクタ素子を説明する。図14は本発明の実施例6の集積回路装置に用いるインダクタ素子の概念的投影平面図であり、上記の参考例3のインダクタ素子に対して、上記の実施例1の延長コイル要素を付加したものである。
本発明の実施例6においては、延長コイル要素を付加しているので、全体の差動ノイズを320μVとすることができ、従来の3巻きコイルに比べて、全体の差動ノイズを1/1.6に低減することができる。
なお、この本発明の実施例5及び実施例6のノイズ除去手段も、上記の参考例1のコイルの中点への電源の接続のノイズ除去手段と併用することができる。
10 第1コイル要素
15,35 周辺配線
20,70 接続ビア
30 第2コイル要素
80,90 延長コイル要素

Claims (3)

  1. 互いに上下方向で隣接する層準において互いの主配線方向が異なる少なくとも2つの層準のそれぞれに各主配線方向に沿う金属配線からなるコイル要素を設け、
    前記各コイル要素を異なった層準に設けたコイル要素に接続することにより各コイル要素の積層方向から見て巻回する1つのコイルを構成し、
    前記コイルの両方の端子からコイル要素を延長した延長コイル要素を設けたインダクタ素子と、
    前記インダクタ素子の内部の開口部を通過し、前記延長コイル要素の一部と前記コイル要素の積層方向から見て投影的に重なっている配線と
    を有することを特徴とする集積回路装置。
  2. 前記コイルの中央の電位を固定したことを特徴とする請求項1に記載の集積回路装置
  3. 互いに上下方向で隣接する層準において互いの主配線方向が異なる少なくとも2つの層準のそれぞれに各主配線方向に沿う金属配線からなるコイル要素を設け、
    前記各コイル要素を異なった層準に設けたコイル要素に接続することにより各コイル要素の積層方向からみて巻回するように構成したコイルを相似形にして複数個形成し、前記コイルの開口部の中心の回りに点対称に配置し、
    前記複数個のコイルを前記開口部の中心からみて同一回転方向になるように前記複数個のコイルを前記開口部の中心近傍において互いに直列接続し、
    前記直列接続したコイルの両方の端子からコイル要素を延長した延長コイル要素を設けたインダクタ素子と、
    前記インダクタ素子の内部の開口部を通過し、少なくとも前記コイル要素の一部と前記コイル要素の積層方向から見て投影的に重なっている配線と
    を有することを特徴とする集積回路装置。
JP2013191536A 2013-09-17 2013-09-17 集積回路装置 Active JP5719000B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013191536A JP5719000B2 (ja) 2013-09-17 2013-09-17 集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013191536A JP5719000B2 (ja) 2013-09-17 2013-09-17 集積回路装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2009042134A Division JP5395458B2 (ja) 2009-02-25 2009-02-25 インダクタ素子及び集積回路装置

Publications (2)

Publication Number Publication Date
JP2014042034A JP2014042034A (ja) 2014-03-06
JP5719000B2 true JP5719000B2 (ja) 2015-05-13

Family

ID=50394007

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013191536A Active JP5719000B2 (ja) 2013-09-17 2013-09-17 集積回路装置

Country Status (1)

Country Link
JP (1) JP5719000B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6683366B2 (ja) * 2016-02-03 2020-04-22 学校法人慶應義塾 半導体集積回路装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10163422A (ja) * 1996-11-29 1998-06-19 Mitsumi Electric Co Ltd 半導体集積回路装置
JP3942264B2 (ja) * 1998-03-11 2007-07-11 富士通株式会社 半導体基板上に形成されるインダクタンス素子
JP2001250914A (ja) * 2000-03-03 2001-09-14 Miyota Kk ガルバノミラーチップおよびその製造方法
JP2002009244A (ja) * 2000-06-21 2002-01-11 Hitachi Ltd 半導体集積回路および半導体集積回路の設計方法
EP1213762A1 (fr) * 2000-12-05 2002-06-12 Koninklijke Philips Electronics N.V. Dispositif d'isolation d'un élement électrique
JP2006108241A (ja) * 2004-10-01 2006-04-20 Citizen Miyota Co Ltd 半導体デバイス、及びその製造方法
DE102005050484B4 (de) * 2005-10-21 2010-01-28 Atmel Automotive Gmbh Monolithisch integrierbare Schaltungsanordnung
JP2007189498A (ja) * 2006-01-13 2007-07-26 Fujikura Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2014042034A (ja) 2014-03-06

Similar Documents

Publication Publication Date Title
JP5395458B2 (ja) インダクタ素子及び集積回路装置
US6717502B2 (en) Integrated balun and transformer structures
JP5029726B2 (ja) コモンモードノイズフィルタ
JP5252486B2 (ja) インダクタ素子、集積回路装置、及び、三次元実装回路装置
TWI445330B (zh) 共用多繞組變壓器的收發器
US20130207745A1 (en) 3d rf l-c filters using through glass vias
JP6102871B2 (ja) コモンモードチョークコイル及び高周波電子機器
JP2010165953A (ja) コイル部品及びこれを用いた差動伝送回路用lcフィルタ
JP2007234896A (ja) 信号伝達装置
CN101364468A (zh) 共模扼流线圈
JP5719000B2 (ja) 集積回路装置
JP5360130B2 (ja) コモンモードノイズフィルタ
US20180190423A1 (en) Common mode choke coil
JP2006179596A (ja) 半導体装置
JP6327639B2 (ja) 直交型ソレノイドインダクタ
JP2011041066A (ja) 磁気結合方式を用いた信号伝達装置
JP2012109292A (ja) コモンモードノイズフィルタ
JP2020136521A (ja) コモンモードノイズフィルタ
KR100550877B1 (ko) 적층형 lc 필터 어레이
JP2019040925A (ja) プリント回路板、プリント配線板及び電子機器
JP2020184571A (ja) コモンモードノイズフィルタ
CN114823048A (zh) 一种片上堆叠式差分电感
JP2019096710A (ja) コモンモードフィルタ実装基板
JP2010081185A (ja) 方向性結合器及び送受信機
JP2018078175A (ja) コモンモードノイズフィルタの実装構造

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140701

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140819

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150310

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150319

R150 Certificate of patent or registration of utility model

Ref document number: 5719000

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250