JP2006108241A - 半導体デバイス、及びその製造方法 - Google Patents

Abstract

【課題】 半導体基板上に金属薄膜からなる微細な導電パターンを形成した半導体デバイスにおいて、隣接する導電パターン間に発生する線間ショートを防止する。
【解決手段】 導電パターン４ａ、４ｂを被う絶縁膜２０ａ、２０ｂの形状を隣接する導電パターン間において互いに離間するようにすることで、隣接する導電パターン間に線間ショートが発生した場合であっても、絶縁膜を離間することで生じる当該絶縁膜の隙間２１から線間ショート部分が外部に露出されるようにする。そして、この状態でエッチングをすることにより、露出された線間ショート部分を前記絶縁膜２０ａ、２０ｂの隙間２１を通して除去する。
【選択図】 図１

Description

本発明は、半導体基板上に金属薄膜からなる導電パターンを形成した半導体デバイス、及びその製造方法に関するものである。

現在、半導体基板（例えば、シリコン基板）上に金属薄膜を堆積させ、それをリソグラフィにより加工することで、半導体基板上に微細な薄膜導電パターンを形成する技術が開発されている。薄膜導電パターン（以下、単に導電パターンとする）は、半導体基板上の制限された領域内で、互いに数ミクロンから数十ミクロン単位の間隔を隔て密集して形成される。このような導電パターンを形成した半導体デバイスとしては、集積回路に代表される回路デバイスや、光スイッチやセンサーとして用いられるアクチュエータ等が挙げられる。特に後者のアクチュエータは、例えば半導体基板上に薄膜コイルを形成することで静磁界を発生させ、半導体基板と一体的に形成した可動部を回動乃至揺動させるものである。このように単一の半導体基板上に薄膜コイルを形成した薄型のアクチュエータは、通称プレーナ型電磁アクチュエータと呼ばれ、小型で低消費電力駆動が可能であるなどの特徴を有している。（例えば、特許文献１参照）

図６は、半導体基板上に金属薄膜からなる導電パターンを形成した半導体デバイスの一例を示しており、半導体基板上に薄膜コイルを形成したプレーナ型電磁アクチュエータを示す図で、（ａ）は上面図、（ｂ）は（ａ）のＡ−Ａ’断面図である。また、図７はその製造工程を示す工程毎のＡ−Ａ’断面図である。以下、図６、７を参照し、本発明に係る従来技術をプレーナ型電磁アクチュエータを例に挙げて説明する。尚、図６（ａ）においては最上層の絶縁膜（保護膜）は図示省略としてあり、以降、同様の上面図においては同じように最上層の絶縁膜は図示省略とする。１は平板状の可動板であり、２本のトーションバー２、２を介して枠状のフレーム３に回動可能に軸支されている。可動板１の表面側周縁部には薄膜コイル４が１層目コイル４ａ、２層目コイル４ｂの２層に渡って形成されており、裏面側中央部にはミラー部５が形成されている。プレーナ型電磁アクチュエータを駆動する際には、引き出し線１０ａ、１０ｂを介して外部より薄膜コイル４に通電して静磁界を発生させ、フレーム３の上部もしくはその周辺部に配置された磁石６、６との磁力的な相互作用により可動板１を回動（揺動）させる。

前記従来のプレーナ型電磁アクチュエータは、以下の工程により製造される。但し、レジスト塗布・除去工程は図示省略としてある。
工程（ａ）：半導体基板７の上下面を熱酸化してシリコン酸化膜８ａ、８ｂを形成する。半導体基板７は、例えば１００μｍの厚みを有するシリコン活性層７ａと、１μｍの厚みを有する中間層７ｂと、４００μｍの厚みを有するシリコン支持基板７ｃとの積層体で、この構成の半導体基板は、通称ＳＯＩ（Silicon‐On‐Insulator）基板と呼ばれる。
工程（ｂ）：前工程（ａ）で形成されたシリコン酸化膜８ａ上面全体にスパッタリング等によりアルミニウム（Ａｌ）からなる金属薄膜９を形成する。
工程（ｃ）：前工程（ｂ）で形成された金属薄膜９の上面全体にポジ型の感光性レジストをスピンコートにより均一に塗布する。その後、所望のコイルパターン（引出し線含む）形状の遮光領域を有するフォトマスクを被せて紫外線露光し、露光後、露光（感光）された領域の感光性レジストを、現像液を用いて溶解除去する。ポジ型の感光性レジストは紫外線により感光された部分のみが現像液に溶解するため、感光された感光性レジストを現像液により現像した際には、非感光領域、即ち前記フォトマスクの遮光領域の形状に沿った形状で感光性レジストがパターニングされる。そして、以上の工程により形成されたレジストパターンをマスクとして金属薄膜９をドライエッチングし、１層目のコイルパターン（１層目コイル）４ａ、及び当該コイルパターン４ａより引き出された引出し線１０ａ（図７では不図示）を形成する。コイルパターン４ａ形成後、マスクとして用いた前記レジストパターンを薬液（アセトン等）もしくはＯ₂アッシングにより除去する。
工程（ｄ）：前工程（ｃ）で形成された１層目コイル４ａ上にネガ型の感光性材料からなる絶縁膜（例えば、感光性ポリイミド）１１ａを形成する。絶縁膜１１ａを形成する際には、まずＳＯＩ基板７の上面全体にネガ型の感光性材料をスピンコートにより均一に塗布する。塗布後、１層目コイル４ａの形成領域に相当する部分が開口した形状のフォトマスクをＳＯＩ基板７上に被せ、フォトマスクの上方より紫外線を照射して感光性材料の露光を行う。露光後、露光された領域以外の感光性材料を現像液により除去する。ネガ型の感光性材料は、露光された部分のみが現像液に溶解しない性質を有しており、露光された部分、即ち１層目コイル４ａの形成領域に相当する部分のみが現像液に溶解されずに残り、絶縁膜１１ａとして形成される。
工程（ｅ）：前工程（ｄ）で形成された絶縁膜１１ａを被うように、ＳＯＩ基板７の上面全体に工程（ｂ）で形成したものと同様のアルミニウム（Ａｌ）からなる金属薄膜９を形成する。
工程（ｆ）：前工程（ｅ）で形成された金属薄膜９をパターニングして２層目のコイルパターン（２層目コイル）４ｂおよび当該コイルパターン４ｂより引き出された引出し線１０ｂを形成する。尚、金属薄膜９のパターニングは、前記工程（ｃ）と同様の方法により行う。
工程（ｇ）：前工程（ｆ）で形成された２層目コイル４ｂ上および引出し線１０ｂ上、ならびに前記工程（ｃ）で形成された引出し線１０ａ上にネガ型の感光性材料からなる絶縁膜（保護膜）１１ｂを前記工程（ｄ）に倣い形成する。尚、感光性材料は、前記絶縁膜１１ａと同じく、例えば感光性ポリイミドである。
工程（ｈ）：表面に露出しているシリコン酸化膜８ａの可動板形成部外周側のフレーム形成部に囲まれた部分、ならびに可動板形成部中央の薄膜コイル４ａ、４ｂに囲まれた部分をドライエッチングにより除去する。
工程（ｉ）：前工程（ｈ）により露出されたシリコン活性層７ａを異方性エッチングにより除去し、次いでそれにより露出された中間層７ｂをドライエッチングにより除去する。
工程（ｊ）：ＳＯＩ基板７の下面側に形成されたシリコン酸化膜８ｂの、フレーム形成部を除いた部分をドライエッチングにより除去する。
工程（ｋ）：前工程（ｊ）により露出されたシリコン支持基板７ｃを異方性エッチングにより除去する。
工程（ｌ）：前工程（ｋ）により露出された中間層７ｂ上にミラー膜（ミラー部）５をスパッタリング、又は真空蒸着により形成する。
特開平７−１７５００５号公報

前述のように、薄膜コイルはＳＯＩ基板上面（厳密にはシリコン酸化膜上面）に概ね一様に形成したＡｌからなる金属薄膜をエッチングによりパターニングすることで形成される。一般的にエッチングは、被エッチング領域が狭小であればあるほどエッチングガス（又はエッチング液）が入り込み難く、エッチングされ難い。即ち、薄膜コイルを構成する導電パターンの隣接する導電パターン間の隙間（例えば、２〜１０μｍ）のように狭小な領域はエッチングされ難く、場合によっては、その部分の金属薄膜（Ａｌ）が完全に除去されずに一部が残留してしまうことがある。このように薄膜コイルの隣接する（隣合う）導電パターン間に金属薄膜が残留すると、隣接する導電パターン間でショート（線間ショート）が発生する。図８は、このように薄膜コイルに線間ショートが発生した状態を示す薄膜コイル周辺の要部拡大断面図である。図８に示すように、薄膜コイル４ａ、４ｂの各隣接する導電パターン間に金属薄膜の一部が残留することで、例えば線間ショート１２ａ、１２ｂが発生する。

図９は、従来のプレーナ型電磁アクチュエータの１層目コイルとそこを被う絶縁膜を示す上面図である。尚、絶縁膜１１ａの中央部は２層目コイル（不図示）との電気的接続（コンタクト）を取るために開口されている。プレーナ型電磁アクチュエータにおいては、外部からの保護目的、及び各薄膜コイル間の絶縁目的で薄膜コイル上に絶縁膜を形成してあり、絶縁膜１１ａは図９に示すように薄膜コイル４ａの形成領域全体を被うように概ね一様に形成されている。そのため、薄膜コイル４ａに線間ショートが発生した場合であっても、修復はもちろん、目視等による確認もできない状況であった。

尚、このような隣接する導電パターン間のショートは、上記の薄膜コイルに限らず、互いに隣接して配置される様々な形態の導電パターン（回路パターン、電極パターン等）間において生じるものである。

本発明は、以上のような問題点に鑑みてなされたものであり、半導体基板上に形成された導電パターンにおける線間ショートの発生を抑制した半導体デバイス、及びその製造方法を提供することを目的とする。

半導体基板上に金属薄膜からなる導電パターンが形成された半導体デバイスであって、
前記導電パターンは、少なくともその一部が絶縁膜により被覆されており、
当該絶縁膜は、前記導電パターンの隣接する導電パターン間において互いに離間されている半導体デバイスとする。

前記導電パターンは、薄膜コイルである半導体デバイスとする。

前記薄膜コイルは、前記半導体基板上に絶縁膜を挟んで複数層形成されており、当該複数層形成された薄膜コイルのうち、少なくとも最上層の薄膜コイルを被覆する絶縁膜は、前記導電パターンの隣接する導電パターン間において互いに離間されていない半導体デバイスとする。

前記半導体デバイスは、前記薄膜コイルが形成された可動部を、可撓性を有する梁部を介して揺動可能に支持するプレーナ型電磁アクチュエータである半導体デバイスとする。

半導体基板上に金属薄膜からなる導電パターンが形成された半導体デバイスの製造方法であって、少なくとも、
半導体基板上に金属薄膜を形成する工程と、
前記金属薄膜をエッチングにより加工して導電パターンを形成する工程と、
前記導電パターンを被覆し、且つ当該導電パターンの隣接する導電パターン間において互いに離間するように絶縁膜を形成する工程と、
前記絶縁膜を離間することで前記隣接する導電パターン間に形成された隙間を通して、前記隣接する導電パターン間に生じた短絡部分をエッチングにより除去する工程と、
を有する半導体デバイスの製造方法とする。

前記エッチングにより前記隣接する導電パターン間の短絡部分を除去する前に、前記導電パターンの前記絶縁膜により被覆されていない部分に前記エッチングに対して耐性のある耐性膜を形成する半導体デバイスの製造方法とする。

前記耐性膜は、感光性レジストである半導体デバイスの製造方法とする。

前記導電パターンは、薄膜コイルである半導体デバイスの製造方法とする。

前記半導体デバイスは、前記薄膜コイルが形成された可動部を、可撓性を有する梁部を介して揺動可能に支持するプレーナ型電磁アクチュエータである半導体デバイスの製造方法とする。

本発明によれば、導電パターンを被う絶縁膜を隣接する導電パターン間において互いに離間して形成することにより、当該隣接する導電パターン間にショートが生じた場合であっても、絶縁膜を離間することで形成された隣接する導電パターン間の隙間を通してエッチングによりその部分を除去することが可能となり、ショートによる不良が低減する。

導電パターンを被う絶縁膜を、当該導電パターンの隣接する導電パターン間において互いに離間するように形成し、それにより生じる導電パターン間の隙間を通して、隣接する導電パターン間に発生したショート部分をエッチングにより除去する。

図１は、半導体基板上に金属薄膜からなる導電パターンを形成した本発明による半導体デバイスの一例を示しており、半導体基板上に薄膜コイルを形成したプレーナ型電磁アクチュエータを示す図で、（ａ）は上面図、（ｂ）は（ａ）のＡ−Ａ’断面図である。また、図２は、本発明によるプレーナ型電磁アクチュエータの１層目コイルとそこを被う絶縁膜を示す上面図である。本発明のプレーナ型電磁アクチュエータは、その基本構造は従来と同様であり、特徴は可動板１に形成された薄膜コイル４ａ、４ｂを被う絶縁膜の形状にある。本実施例では、従来と同様に可動板１の一方側の表面に薄膜コイルを２層に渡って形成している。２層の薄膜コイル４ａ、４ｂは、それぞれが絶縁膜２０ａ、２０ｂで被われており、その絶縁膜形状は、薄膜コイル４ａ、４ｂを構成する導電パターンの隣接する導電パターン間において、互いに離間するようになっている。即ち、絶縁膜２０ａ、２０ｂは、薄膜コイル４ａ、４ｂの導電パターン表面のみを被うように、概ね薄膜コイル４ａ、４ｂの導電パターンと同様の外形形状にて形成され、隣接する導電パターン間のスペースには、その中央付近に絶縁膜は形成されておらず、隙間２１が設けられている。

このように絶縁膜を、薄膜コイル４ａ、４ｂを構成する導電パターンの表面のみを局所的に被うようにしたことにより、結果として可動板１に形成する絶縁膜の絶対量を減ずることになり、絶縁膜が持つ応力により生じる可動板の反りを抑制することができる。

尚、図２では、１層目コイル４ａ上に形成される絶縁膜を示しているため、絶縁膜２０ａの中央部は２層目コイル４ｂとの電気的導通を取るためのコンタクト部として開口されているが、最上層の薄膜コイル（本実施例では、２層目コイル４ｂ）を被う絶縁膜の場合には、当然ながらコンタクト部として開口した部分を設けなくともよい。

図３は、図１に示した本発明によるプレーナ型電磁アクチュエータの製造方法を示しており、薄膜コイル周辺を示す要部拡大断面図である。但し、従来と同様の部分に関しては一部図示省略としてある。以下、図３を参照して当該製造方法について説明する。
工程（ａ）〜（ｃ）：従来の製造工程（ａ）〜（ｃ）と同様にＳＯＩ基板７の上下面を熱酸化して、それぞれシリコン酸化膜８ａ、８ｂを形成し、形成したシリコン酸化膜８ａ上にＡｌからなる１層目コイル４ａを形成する。この際、１層目コイル４ａを構成する導電パターン間に図３（ｃ）に示すような金属薄膜９のエッチング残りによる線間ショート１２ａが発生することがある。尚、本実施例では従来と同様に薄膜コイル形成時に引き出し線も同時に形成されるが、以下においてはその部分に関する説明を省略する。
工程（ｄ）：前工程（ｃ）で形成された１層目コイル４ａ上にネガ型の感光性材料からなる絶縁膜２０ａ（例えば、感光性ポリイミド）を従来の工程に倣い形成する。この際、従来では絶縁膜を１層目コイル４ａの形成領域全体を被うように形成していたのに対し、本実施例では１層目コイル４ａの隣接する導電パターン間において、互いに離間されるように形成する。即ち、形成された絶縁膜２０ａには、隣接する導電パターン間で隙間２１が設けてあり、その部分においてはシリコン酸化膜８ａの表面が露出した状態となっている。つまり、１層目コイル４ａに線間ショート１２ａが生じている場合には、前記導電パターン間の隙間２１を通して線間ショート１２ａ部分も露出した状態となっている。
工程（ｅ）：従来と同様にシリコン酸化膜８ａの上面全体にＡｌからなる金属薄膜９を形成する。これにより、１層目コイル４ａの隣接する導電パターン間に設けられた隙間２１は、金属薄膜９で埋まった状態となる。
工程（ｆ）：前工程（ｅ）で形成された金属薄膜９を従来と同様にエッチングによりパターニングし、１層目コイル４ａ上に絶縁膜２０ａを挟んで２層目コイル４ｂを形成する。この際、１層目コイル４ａの隣接する導電パターン間に設けられた隙間２１に入り込んでいた金属薄膜９は、パターニング時のエッチングによりほぼ完全に除去される。即ち、１層目コイル４ａに生じていた線間ショート１２ａも当該エッチングにより同時に除去される。但し、線間ショート１２ａ部分に残留している金属薄膜９の量が多い場合には、前記エッチングだけではその部分が完全に除去しきれず、依然として線間ショート１２ａが生じた状態になることがある。また、２層目コイル４ｂを形成した際には、１層目コイル４ａの形成時と同様に隣接する導電パターン間に線間ショート１２ｃが生じることがある。しかし、１層目コイル４ａの隣接する導電パターン間には隙間２１が設けられているため、その部分における２層目コイル４ｂとシリコン酸化膜８ａ表面との落差により、２層目コイル４ｂに線間ショート１２ｃは生じ難い。尚、図３（ｆ）では、２層目コイルに線間ショートが発生している状態である。
工程（ｇ）：前工程（ｆ）で形成された２層目コイル４ｂ上にネガ型の感光性材料からなる絶縁膜２０ｂ（例えば、感光性ポリイミド）を従来の工程に倣い形成する。絶縁膜２０ｂは、１層目コイル４ａ上に形成された絶縁膜２０ａと同様に、２層目コイル４ｂの隣接する導電パターン間において互いに離間するように形成される。従って、この状態では隣接する導電パターン間の隙間２１を通してシリコン酸化膜８ａの表面が露出している。つまり、前工程（ｆ）のエッチングにより除去しきれなかった１層目コイル４ａの線間ショート１２ａや、前工程（ｆ）で新たに生じた２層目コイル４ｂの線間ショート１２ｃも前記隙間２１を通して露出している。
工程（ｈ）：シリコン酸化膜８ａの上面全体、少なくとも線間ショート１２ａ、１２ｃが露出した薄膜コイル４ａ、４ｂの形成領域全体をエッチングし、１層目コイル４ａ及び２層目コイル４ｂの隣接する導電パターン間に設けられた隙間２１を通して露出した薄膜コイル４ａ、４ｂの線間ショート１２ａ、１２ｃを除去する。この際、本実施例のようにシリコン酸化膜８ａの上面に図１に示すような引き出し線１０ａ、１０ｂが設けられている場合には、当該エッチングによりその露出部分（引き出し線末端部の電極パッド等）が共に除去されてしまわないよう、露出部分にはエッチングに対して耐性のある耐性膜を形成して保護する必要がある。耐性膜に関して特に限定は無いが、最終的に除去することを考えると、形成・除去が容易に行える感光性レジストが好ましい。尚、薄膜コイル４ａ、４ｂの線間ショート部分１２ａ、１２ｃを除去すると、当該線間ショート１２ａ、１２ｃを除去した部分の側面１２ｅが外部に露出した状態となるが、一般的に線間ショート部分は微小な領域であるため、そのままでも特に問題は無い。また、エッチングにはドライエッチングとウェットエッチングのどちらを用いても構わないが、異方性のエッチングを用いればサイドエッチングが生じ難いため、過度のエッチング（オーバーエッチング）によりショート１２ａ、１２ｃ部分から薄膜コイル４ａ、４ｂ自体を侵食する恐れがなく、好ましいと言える。
工程（ｉ）〜：従来の製造工程（ｈ）以降と同様であるため説明は省略。

図４は、本発明によるプレーナ型電磁アクチュエータの別の実施形態を示す図で、（ａ）は上面図、（ｂ）は（ａ）のＡ−Ａ’断面図である。基本的な構成は前記実施例１と同様であり、相違点は２層目コイル４ｂを被う絶縁膜の形状にある。実施例１では、１層目コイル４ａを被う絶縁膜と２層目コイル４ｂを被う絶縁膜とを共に各薄膜コイル４ａ、４ｂの隣接する導電パターン間において互いに離間するように形成していたのに対し、本実施例２では、１層目コイル４ａを被う絶縁膜２０ａは実施例１の如く隣接する導電パターン間において互いに離間するように形成し、２層目コイル４ｂを被う絶縁膜１１ｂは従来の如く薄膜コイルの形成領域全体を被うように形成してある。即ち、１層目コイル４ａの隣接する導電パターン間の隙間２１は、２層目コイル４ｂを被う絶縁膜１１ｂで埋まった状態となっている。

図５は、図４に示した本発明によるプレーナ型電磁アクチュエータの製造方法を示しており、薄膜コイル周辺を示す要部拡大断面図である。但し、従来と同様の部分に関しては一部図示省略としてある。以下、図５を参照して当該製造方法について説明する。
工程（ａ）〜（ｄ）：実施例１の製造工程（ａ）〜（ｄ）と同様に、シリコン酸化膜８ａの上面に１層目コイル４ａを形成し、次いで当該１層目コイル４ａ上に実施例１と同様の形状にて絶縁膜２０ａを形成する。
工程（ｅ）：ここで、実施例１ではシリコン酸化膜８ａの上面全体に金属薄膜（Ａｌ）９を形成するのに対し、本実施例２では先に前記工程（ｃ）で生じた１層目コイル４ａの線間ショート１２ａをエッチングにより除去する。その際には、１層目コイル４ａに電気的に接続された導電パターンの外部に露出された部分、例えば図４に示すような引き出し線１０ａ、１０ｂ末端部の電極パッドや１層目コイル中央のコンタクト部（不図示）がエッチングにより共に除去されてしまわないように、それらの部分に前記エッチングに対して耐性のある耐性膜（不図示）を形成して保護する。耐性膜に関して特に限定は無いが、最終的に除去する必要があることを考えると、形成・除去が容易に行える感光性レジストが好ましい。耐性膜の形成方法に関しては周知の技術によればよいため説明は省略する。
工程（ｆ）：前工程（ｅ）で形成した耐性膜（感光性レジスト）を除去した後、シリコン酸化膜８ａの上面全体に金属薄膜（Ａｌ）９を形成する。
工程（ｇ）：前工程（ｆ）で形成した金属薄膜９をエッチングによりパターニングして１層目コイル４ａ上に絶縁膜２０ａを挟んで２層目コイル４ｂを形成する。その際、１層目コイル４ａ形成時と同様に、２層目コイル４ｂの隣接する導電パターン間に線間ショートが生じることがあるが、前述したように２層目コイル４ｂとシリコン酸化膜８ａ表面との落差により、２層目コイル４ｂには線間ショートが生じ難い。即ち、２層目コイル４ｂの隣接する導電パターン間には、図５（ｇ）に示すように金属薄膜９の一部（エッチング残り）１２ｄが残留してはいるものの、２層目コイル４ｂとは接触しておらず、ショートは発生していない状態である。つまり、必ずしも２層目コイル４ｂの隣接する導電パターン間に生じた金属薄膜９のエッチング残り１２ｄを除去する必要は無い。尚、２層目コイル４ｂの形成時に新たに生じる線間ショートが前記工程（ｅ）で除去した１層目コイル４ａの線間ショート１２ａの発生位置と一致して、その部分で再び線間ショートが生じる可能性もあるが、それは非常に低い確率である。
工程（ｈ）：前工程（ｇ）で形成した２層目コイル４ｂの形成領域全体を被うように従来の如く絶縁膜１１ｂを形成する。こうすることにより、前記工程（ｅ）の１層目コイル４ａの線間ショート１２ａを除去することで露出していた線間ショート１２ａ除去部分の側面１２ｅも２層目コイル４ｂと同時に絶縁膜１１ｂで被われるため、その部分から１層目コイル４ａが外部より侵食される恐れは無くなる。
工程（ｉ）〜：従来の製造工程（ｈ）以降と同様であるため説明は省略。

以上、本発明の実施形態について説明したが、実施例１の技術は薄膜コイルを３層以上形成する場合であっても適用可能であり、薄膜コイルを全て積層した後に線間ショートを除去するためのエッチングを行えばよい。

また、実施例２では薄膜コイルを２層形成した場合について説明しているが、当然ながらそれ以上積層した場合であっても適用可能である。即ち、最上層の薄膜コイルを被う絶縁膜のみを従来の如く薄膜コイルの形成領域全体を被うように形成すればよい。

本明細書の実施例では、導電パターンを形成した半導体デバイスを薄膜コイルを形成したプレーナ型電磁アクチュエータとして説明しているが、当然これに限定されるものではなく、半導体基板上にリソグラフィ技術を用いて微細な導電パターンを形成した半導体デバイスであれば何でもよく、例えば、金属薄膜からなる電極パターンを形成した静電駆動型のアクチュエータや、微細な配線パターンを形成したＬＳＩのような回路デバイスに対しても本発明を適用することが可能である。

即ち、本発明の要旨は、半導体基板上に形成された導電パターンを被う絶縁膜の形状を変えることで、絶縁膜を形成した後であっても隣接する導電パターン間に生じたショート部分が外部に露出された状態とし、そこからそのショート部分をエッチングにより除去することである。従って、本発明は、本明細書に記載された実施例のみに限定されるものではなく、その他種々の形態をとり得るものである。

本発明によるプレーナ型電磁アクチュエータを示す図で、（ａ）は上面図、（ｂ）は（ａ）のＡ−Ａ’断面図（実施例１） 本発明によるプレーナ型電磁アクチュエータの１層目コイルとそこを被う絶縁膜を示す上面図（実施例１） 本発明によるプレーナ型電磁アクチュエータの製造方法を示す図で、薄膜コイル周辺を示す工程毎の要部拡大断面図（実施例１） 本発明によるプレーナ型電磁アクチュエータを示す図で、（ａ）は上面図、（ｂ）は（ａ）のＡ−Ａ’断面図（実施例２） 本発明によるプレーナ型電磁アクチュエータの製造方法を示す図で、薄膜コイル周辺を示す工程毎の要部拡大断面図（実施例２） 従来のプレーナ型電磁アクチュエータを示す図で、（ａ）は上面図、（ｂ）は（ａ）のＡ−Ａ’断面図 従来のプレーナ型電磁アクチュエータの製造方法を示す図で、工程毎のＡ−Ａ’断面図である。 薄膜コイルに線間ショートが発生した状態を示す薄膜コイル周辺の要部拡大断面図 従来のプレーナ型電磁アクチュエータの薄膜コイルとそこを被う絶縁膜を示す上面図

符号の説明

１ 可動板
２ トーションバー
３ フレーム
４ 薄膜コイル
４ａ １層目コイル
４ｂ ２層目コイル
５ ミラー部
６ 磁石
７ ＳＯＩ基板
７ａ シリコン活性層
７ｂ 中間層
７ｃ シリコン支持基板
８ａ シリコン酸化膜
８ｂ シリコン酸化膜
９ 金属薄膜
１０ａ 引き出し線
１０ｂ 引き出し線
１１ａ 絶縁膜
１１ｂ 絶縁膜
１２ａ 線間ショート
１２ｂ 線間ショート
１２ｃ 線間ショート
１２ｄ 金属薄膜のエッチング残り
１２ｅ 線間ショート除去部分の側面
２０ａ 絶縁膜
２０ｂ 絶縁膜
２１ 隣接する導電パターン間の隙間

Claims (9)

1. 半導体基板上に金属薄膜からなる導電パターンが形成された半導体デバイスであって、
   前記導電パターンは、少なくともその一部が絶縁膜により被覆されており、
   当該絶縁膜は、前記導電パターンの隣接する導電パターン間において互いに離間されていることを特徴とする半導体デバイス。
2. 前記導電パターンは、薄膜コイルであることを特徴とする請求項１に記載の半導体デバイス。
3. 前記薄膜コイルは、前記半導体基板上に絶縁膜を挟んで複数層形成されており、当該複数層形成された薄膜コイルのうち、少なくとも最上層の薄膜コイルを被覆する絶縁膜は、前記導電パターンの隣接する導電パターン間において互いに離間されていないことを特徴とする請求項２に記載の半導体デバイス。
4. 前記半導体デバイスは、前記薄膜コイルが形成された可動部を、可撓性を有する梁部を介して揺動可能に支持するプレーナ型電磁アクチュエータであることを特徴とする請求項２、又は３に記載の半導体デバイス。
5. 半導体基板上に金属薄膜からなる導電パターンが形成された半導体デバイスの製造方法であって、少なくとも、
   半導体基板上に金属薄膜を形成する工程と、
   前記金属薄膜をエッチングにより加工して導電パターンを形成する工程と、
   前記導電パターンを被覆し、且つ当該導電パターンの隣接する導電パターン間において互いに離間するように絶縁膜を形成する工程と、
   前記絶縁膜を離間することで前記隣接する導電パターン間に形成された隙間を通して、前記隣接する導電パターン間に生じた短絡部分をエッチングにより除去する工程と、
   を有することを特徴とする半導体デバイスの製造方法。
6. 前記エッチングにより前記隣接する導電パターン間の短絡部分を除去する前に、前記導電パターンの前記絶縁膜により被覆されていない部分に前記エッチングに対して耐性のある耐性膜を形成することを特徴とする請求項５に記載の半導体デバイスの製造方法。
7. 前記耐性膜は、感光性レジストであることを特徴とする請求項６に記載の半導体デバイスの製造方法。
8. 前記導電パターンは、薄膜コイルであることを特徴とする請求項５〜７の何れか１つに記載の半導体デバイスの製造方法。
9. 前記半導体デバイスは、前記薄膜コイルが形成された可動部を、可撓性を有する梁部を介して揺動可能に支持するプレーナ型電磁アクチュエータであることを特徴とする請求項８に記載の半導体デバイスの製造方法。
   
   

Images