JP3825389B2 - Mems素子の製造方法 - Google Patents
Mems素子の製造方法 Download PDFInfo
- Publication number
- JP3825389B2 JP3825389B2 JP2002297847A JP2002297847A JP3825389B2 JP 3825389 B2 JP3825389 B2 JP 3825389B2 JP 2002297847 A JP2002297847 A JP 2002297847A JP 2002297847 A JP2002297847 A JP 2002297847A JP 3825389 B2 JP3825389 B2 JP 3825389B2
- Authority
- JP
- Japan
- Prior art keywords
- forming
- pattern
- metal
- film
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Mechanical Light Control Or Optical Switches (AREA)
- Micromachines (AREA)
Description
【発明の属する技術分野】
本発明は、可動する反射構造体を有する光スイッチ素子や、可動する電極などを有するMEMS素子の電極の表面がポリイミドからなるポリイミド膜で被覆されたMEMS素子の製造方法に関する。
【0002】
【従来の技術】
MEMS(Micro Electro Mechanical System)素子におけるシリコンや金属の構造体からなるアクチュエータの駆動は、これに対向して配置した電極の発生する静電力によって行われている。例えば、図8(a)に示すように、絶縁膜802が形成されたシリコンからなる基板801上に、支持部材803により支持されたシリコンからなるアクチュエータ804は、アクチュエータ804の先端部下の基板801上に設けられた電極805の発生する静電気により駆動させるようにしている。
【0003】
また、MEMS素子の一つである光スイッチ素子では、シリコンなどの構造体からなるミラーの駆動を、この下層に配置した電極の発生する静電力によって行っている。光スイッチ素子は、例えば、図9に示すように、半導体基板901上に形成された層間絶縁膜905の上に導電性を有する支持部材920により支持されて開口領域を備えたミラー基板930と、ミラー基板930の開口領域に回動可能に各々設けられたミラー931と、ミラー931に回動動作を行わせるための制御電極部940とから構成されたものである。これらは、半導体基板901上の層間絶縁膜905上に形成され、また、制御電極部940や支持部材920は、層間絶縁膜905下に配置された配線層904に接続している。
【0004】
これらのような構成においては、例えば、図8に示すMEMS素子において、電極805から発生させた静電気によりアクチュエータ804を電極805方向に引き寄せ、かつ、下地の電極805との間に任意の距離を保って静止させることは、容易ではない。電極805が引きつける引力と、アクチュエータ804が元に戻ろうとする弾性力とのバランスは、不安定で崩れやすいためである。これらのバランスが崩れ、例えば、引力の方が勝れば、アクチュエータ804の先端部が電極805の表面に接触することになる。
【0005】
アクチュエータ804に導電性の材料が用いられ、接触した際に電極805とアクチュエータ804に導通があると、図8(b)に示すように、接触箇所806が反応して接合してしまい、アクチュエータ804の弾性力による反発では元に戻らなくなる場合がある。この現象はスティッキングや固着などと呼ばれ、マイクロマシンにおけるアクチュエータ駆動時の問題となっている。この現象の原因は、高い電圧が印加された状態でアクチュエータと電極との接触が、いわゆるスポットウェルダーと全く同様の状況なので、一種の抵抗溶接が起こっているものと推測されている。
【0006】
また、図9に示す光スイッチ素子においても同様である。このような光スイッチ素子においても、制御電極部940から発生させた静電気によりミラー931の一端を制御電極部940方向に引き寄せ、かつ、下地の制御電極部940との間に任意の距離を保って静止させることは、容易ではない。制御電極部940が引きつける引力と、ミラー931が元に戻ろうとする弾性力とのバランスは、不安定で崩れやすいためである。これらのバランスが崩れ、例えば、引力の方が勝れば、ミラー931の裏面が制御電極部940の端部に接触することになる。
【0007】
ミラー931に導電性の材料が用いられ、接触した際に制御電極部940とミラー931に導通があると、前述と同様に、接触箇所950が反応して接合してしまい、ミラー931の弾性力による反発では元に戻らなくなる場合がある。
上述したスティッキングによる現象を回避するには、少なくとも一方の接触面を不導体にすれば良い。このために、電極上に有機薄膜を形成するなどの方法がある。
【0008】
例えば、ミラー931が形成されたミラー基板930を支持部材920上に配置する前に、制御電極部940及び支持部材920が形成された層間絶縁膜905上に有機材料を塗布することで、制御電極部940を覆う有機膜が形成できる。ただし、塗布しただけでは、支持部材920上にも有機膜が形成されているので、感光性を有する有機膜を形成し、これを公知のフォトリソグラフィー技術でパターニングし、不必要な部分を除去する必要がある。
【0009】
なお、出願人は、本明細書に記載した先行技術文献情報で特定される先行技術文献以外には、本発明に関連する先行技術文献を本件の出願時までに発見するには至らなかった。
【0010】
【特許文献1】
特開2001−198897号公報
【特許文献2】
特開2002−189178号公報
【非特許文献1】
Pamela R.Patterson,Dooyoung Hah,Guo-Dung J.Su,Hiroshi Toshiyoshi,and Ming C.Wu,"MOEMS ELECTROSTATIC SCANNING MICROMIRRORS DESIGN AND FABRICATION" Electochemical Society Proceedings Vol2002-4 p369-380,(2002)
【非特許文献2】
"MEMS:Micro Technoligy, Mega Impact"Circuit & Device, p14-20(2001)
【非特許文献3】
「トランジスタ技術」,CQ出版,2002年5月号,P207〜212
【0011】
【発明が解決しようとする課題】
ところが、図9に示すような複雑な三次元構造体の場合、超深度露光を用いたフォトリソグラフィー技術によりパターニングすることになるため、制御電極部940上を覆う有機膜を形成するためには、多くのフォトマスクが必要となる。また、凹凸の大きな段差があるため、有機材料を塗布して膜を形成するときの塗布膜の段切れなどにより、例えば、制御電極部の上部など有機膜を形成すべき領域において有機膜が形成されないなどの問題も発生する。
【0012】
本発明は、以上のような問題点を解消するためになされたものであり、複雑な立体構造体の中に設けられている構造体の表面に従来より容易に保護膜を形成することで、MEMS素子において、アクチュエータやミラー部などの可動部分が、固定されている電極と接触することを防止し、円滑に動作が続けられるようにすることを目的とする。
【0013】
【課題を解決するための手段】
本発明に係るMEMS素子の製造方法は、半導体基板上に断裁領域により各々分離された複数のチップ領域を形成する工程と、断裁領域に共通配線を形成する工程と、半導体基板の上にチップ領域毎に複数の素子からなる制御回路を及び共通配線に接続する配線層を形成する工程と、半導体基板上に制御回路及び配線層を覆って層間絶縁膜を形成する工程と、層間絶縁膜の上に一部が配線層に接続するシード層を形成する工程と、シード層の上に第1領域と複数の第2領域が開口した第1犠牲パターンを形成する工程と、第1領域及び第2領域に露出したシード層上に、メッキ法により第1犠牲パターンと実質的に同じ膜厚の第1金属パターン及び第2金属パターンを形成する工程と、第1犠牲パターン及び第2金属パターンの上に、第1領域上の第3領域が開口した第2犠牲パターンを形成する工程と、第3領域に露出した第1金属パターンの表面に、メッキ法により第2犠牲パターンと実質的に同じ膜厚の第3金属パターンを形成する工程と、第3金属パターンを形成した後、第1犠牲パターンと第2犠牲パターンを除去する工程と、これら犠牲パターンを除去した後、複数の第2金属パターンからなる各々が層間絶縁膜の上で分離した複数の制御電極部をポリイミド電着溶液中に浸漬し、配線層に電圧を印加し、制御電極部の表面に電着によりポリイミド膜を形成する工程と、ポリイミド膜を形成した後、第1金属パターン及び第2金属パターンをマスクとしてシード層を選択的に除去し、制御電極部とともに第1金属パターンと第3金属パターンとの積層体からなる支持部材を形成する工程と、複数の開口領域内に各々ミラーを備えてこのミラーが連結部を介して回動可能に連結された導電性を有するミラー半導体基板を用意する工程と、複数の制御電極部の上に複数のミラーが各々対応しかつ離間して配置されるように、支持部材の上にミラー半導体基板を接続固定する工程と、共通配線とともに断裁領域を除去することで半導体基板より複数のチップ領域を切り出す工程とを備え、制御電極部は、制御回路による所定の信号が印加可能に接続した状態に形成するようにしたものである。
この製造方法によれば、ポリイミド膜を電着により形成する段階では、各チップ領域の制御電極部が共通配線によって互いに電気的に接続されているが、チップ毎に切り出されると、断裁領域とともにここに形成されていた共通配線が除去され、電気的な接続が無くなる。
【0018】
上記製造方法において、シード層は、金からなる上部シード層とチタンからなる下部シード層とから構成し、メッキ法により金をメッキすることで、第1〜第3の金属パターンを形成し、第1犠牲パターンと第2犠牲パターンを除去する前に、第3金属パターンの上部にチタンからなる金属膜を形成し、この金属膜を形成した後で第1犠牲パターンと第2犠牲パターンを除去し、第1,第2犠牲パターンの除去により第1金属パターンと第2金属パターンとの間に露出した上部シード層を、第1金属パターンと第2金属パターンとをマスクとして選択的に除去して下部シード層の一部を露出させ、露出した下部シード層及び金属膜の表面に酸化膜を形成した後でポリイミドの電着を行い、ポリイミド膜を形成した後、下部シード層及び金属膜を除去することで酸化膜を除去し、酸化膜を除去した後で支持部材の上にミラー半導体基板を接続固定するようにしてもよい。
【0019】
【発明の実施の形態】
以下、本発明の要諦をなす最も簡単な実施の形態について図を参照して説明する。
図1は、MEMS素子の製造方法の一例を示す工程図である。まず、図1(a)に示すように、シリコンからなる基板101上に、例えば熱酸化法やCVD法などにより絶縁膜102を形成した後、Au及びCrの膜を順次蒸着法などにより形成し、これらの金属膜を公知のリソグラフィー法とウエットエッチングによって加工し、所望の形状からなる電極104と制御電極105を形成する。
【0020】
ここで、図1では、MEMS素子が形成される1つのチップとなる領域の一部を概略的に示しており、図2(a)に示すように、基板101の上において、電極104,制御電極105などを備えた複数のチップ領域201が、配列された状態で同時に製造されている。各チップ領域201において、電極104,制御電極105は、絶縁膜102の下に設けられた配線層のいずれかの配線により、チップ領域201の周囲に設けられているパッド部に接続している。
【0021】
また、チップ領域201は、チップ領域201を切り出すためなどに用いられる断裁領域202により互いに分離され、所定の間隔で配列されている。
この方法では、図2(b)の拡大した平面図にも示すように、断裁領域202に共通配線203を設け、共通配線203に、各チップ領域201の電極104及び制御電極105が、電気的に接続されているようにした。電極104,制御電極105と共通配線203とは、例えば、絶縁膜102の下に設けられた配線層のいずれかの配線及びパッド部を介して接続させることができる。
【0022】
次いで、各チップ領域201において、電極104、制御電極105を含む絶縁膜102上に、酸化シリコンをCVD法により堆積して膜を形成し、この膜をパターニングすることで、図1(b)に示すように、電極104の一部が露出する開口部106aを備えた犠牲膜106を形成する。
つぎに、犠牲膜106上にポリシリコンをCVD法によって堆積して開口部106a内を充填した状態でポリシリコン膜を形成した後、このポリシリコン膜を公知のリソグラフィー法とエッチング法とにより加工し、図1(c)に示すように、駆動電極を構成する支持部材107及びアクチュエータ108を形成する。
【0023】
次いで、フッ酸溶液によるウエットエッチングで、酸化シリコンからなる犠牲膜106を選択的に除去し、図1(d)に示すように、電極104上に支持部材107により支持され、制御電極105の上に延在する延在部分を備えたアクチュエータ108(駆動電極)が形成された状態とする。このようなアクチュエータ108は、制御電極105に電気信号を印加することで、アクチュエータ108の延在部分が電界の作用により所定の方向に作動する。
【0024】
つぎに、電着ポリイミド溶液(例えば、ピーアイ技術研究所製、Q−ED−22−10)に、上述した制御電極105及びアクチュエータ108が形成された基板101と白金からなる対向電極とを浸漬し、電極104及び制御電極105に共通配線203(図2)を介し、例えば、正電圧を印加するとともに、上記対向電極に負電圧を印加する。すなわち、電極104及び制御電極105を正極とし、対向電極を負極としてポリイミド電着溶液中に浸漬する。なお、これらの正負は、入れ替えてもよい。
【0025】
以上のことにより、電着ポリイミド溶液中に溶解している材料が、正電圧が印加された制御電極105,電極104,支持部材107,及びアクチュエータ108の溶液中に露出している表面に付着し、これら表面に膜厚数百nm〜数十μm程度のポリイミド膜109が形成される(図1(e))。上記溶液中に溶解している材料は、正電圧が印加されていない絶縁膜102の表面には付着せず、正電圧が印加されている部分に選択的に付着してポリイミド膜109を形成する。形成するポリイミド膜109の膜厚は、印加する電圧や電圧を印加する時間などにより制御できる。また、本製造方法では、共通配線203を設けるようにしたので、上述したようなポリイミド膜109の形成が、基板101上に形成されている各チップにおいて同時に行われる。
【0026】
以上のようにしてポリイミド膜109を形成した後、基板101を断裁領域202に沿って切断し、各チップ領域201に切り出す。この切断により、断裁領域202に設けた共通配線203は除去されるので、各チップ領域201に切り出された状態では、電極104と電極105とは、電気的に分離した状態となる。
【0027】
このように、上記製造方法によれば、制御電極105の表面や駆動電極を構成しているアクチュエータ108が、絶縁性を有するポリイミドからなるポリイミド膜109に覆われることになり、例えば、アクチュエータ108の先端部と制御電極105との固着を防ぐことができる。
また、上記製造方法によれば、ポリシリコンから構成されたアクチュエータなど、高温処理を必要とする各部分を形成した後で、上述したポリイミド膜の形成を行うので、ポリイミド膜を形成した後に高温処理などが無く、高温の耐熱性を考慮するなどの制約がない。
【0028】
なお、上述では、駆動電極(アクチュエータ)をポリシリコンから構成し、制御電極をAu/Crから構成したが、これらは、電着によりポリイミドからなるポリイミド膜が形成できる導体であれば良く、両電極ともポリシリコン、あるいはAu/Crであってもよいことは言うまでもない。また、上述では、駆動電極及び制御電極両方にポリイミド膜を形成するようにしたが、これに限るものではなく、いずれか一方にポリイミド膜を形成するようにしてもよい。
【0029】
例えば、断裁領域202に設けた共通配線203に制御電極105だけが接続した状態に形成し、共通配線203を介して制御電極105だけに正電圧を印加することで、電着により制御電極だけにポリイミド膜を形成することができる。同様に、駆動電極の方だけに正電圧を印加することで、電着により駆動電極だけにポリイミド膜を形成することができる。
【0030】
つぎに、本発明の実施の形態について説明する。
まず、図3(a)に示すように、例えばシリコンなどの半導体からなる半導体基板301上に、制御回路などを構成する能動回路(図示せず)を形成した後、シリコン酸化物からなる層間絶縁膜302を形成する。また、層間絶縁膜302に、接続口を形成してから、この接続口を介して下層の配線などに接続電極303を介して接続する配線層304を形成する。
【0031】
これらは、公知のフォトリソグラフィー技術とエッチング技術とにより形成できるものである。例えば、上記能動回路は、CMOSLSIプロセスで作製することができる。また、接続電極303及び配線層304は、Au/Tiからなる金属膜を形成し、これを加工することで形成できる。上記金属膜は、下層のTiは膜厚0.1μm程度とし、上層のAuは膜厚0.3μm程度とすればよい。
【0032】
この金属膜の形成はつぎのようにすればよい。シリコン酸化膜の上にスパッタ法や蒸着法などによりAu/Tiを形成する。次いで、フォトリソグラフィー技術により所定のパターンを形成する。このとき、電極配線、後述するミラー基板を貼り合わせるための接続部及びワイヤボンディング用パッドを形成するためのレジストパターンを同時に形成する。このレジストパターンをマスクとし、ウエットエッチング法によりAu/Ti膜を選択的に除去し、レジストパターンを除去すれば、配線層304が形成できる。また、配線層304には、電極配線,後述するミラー基板を接続するための接続部,ワイヤボンディング用パッド(図示せず)などが形成されている。
【0033】
ここで、図3では、MEMS素子が形成される1つのチップとなる領域の一部を概略的に示しており、図7(a)に示すように、基板301上において、配線層304などを備えた複数のチップ領域701が、配列された状態で同時に製造されている。各チップ領域701において、配線層304は、チップ領域701の周囲に設けられているパッド部に接続している。また、チップ領域701は、所定の間隔で配列され、また、隣り合うチップ領域701の間には、チップ領域701を切り出すためなどに用いられる断裁領域702が設けられている。
【0034】
本実施の形態では、図7(b)の拡大した平面図にも示すように、断裁領域702に共通配線703を設け、共通配線703に、各チップ領域701の配線層304が、電気的に接続されているようにした。配線層304と共通配線703とは、例えば、上記パッド部を介して接続させることができる。
【0035】
上述したように、配線層304及び共通配線703などを形成した後、各チップの領域においては、配線層304を覆う層間絶縁膜305を形成する。層間絶縁膜305は、例えば、感光性有機樹脂であるポリベンゾオキサゾールを塗布することで膜厚数μm程度に形成したポリイミド膜から構成することができる。なお、層間絶縁膜305は、他の絶縁材料から形成するようにしてもよい。
【0036】
つぎに、図3(b)に示すように、層間絶縁膜305に、配線層304の所定部分が露出する開口部305aを形成する。上述したように、層間絶縁膜305を感光性有機樹脂で形成した場合、開口部305a領域が開口するように露光現像してパターンを形成し、パターンを形成した後でアニールして膜を硬化させることで、開口部305aを備えた層間絶縁膜305を形成することができる。
【0037】
つぎに、図3(c)に示すように、開口部305a内を含めて層間絶縁膜305上を覆う例えばTiからなる膜厚0.1μm程度の下部シード層306aを形成する。加えて、下部シード層306a上に、例えばAuからなる膜厚0.3μm程度の上部シード層306bを形成する。
【0038】
つぎに、図3(d)に示すように、平坦部における膜厚が17μm程度の犠牲パターン401を形成する。犠牲パターン401は、例えば、感光性有機樹脂であるポリベンゾオキサゾールからなる膜をフォトリソグラフィー技術で加工することで形成できる。
【0039】
例えば、ポリベンサオキサゾールを塗布することで形成したポリイミド膜上に、フォトリソグラフィー技術により、ミラー電極パターンやミラー基板を接続するための接続部分及びワイヤボンディング用パッドを形成する部分などが開口するように、フォトマスクを使用したコンタクトアライナやレチクルを使用したステッパを用いて露光及び現像し、感光部を現像液に溶解し、所望の開口領域を備えた犠牲パターン401を形成できる。
【0040】
つぎに、図3(e)に示すように、犠牲パターン401の開口部に露出した上部シード層306b上に、電解メッキ法によりAuからなる金属パターン321,341を犠牲パターン401と同じ厚さに形成する。このとき、金属パターン321,341と犠牲パターン401との表面が、ほぼ同一平面を形成するように平坦な状態にする。Auからなる金属パターン321,341を形成した部分では、この下のAuからなる上部シード層306bと一体となる。
【0041】
つぎに、図3(f)に示すように、前述と同様にして、平坦部における膜厚が17μm程度の犠牲パターン402を形成し、犠牲パターン402の開口部に露出した金属パターン321,341上に、電解メッキ法によりAuからなる金属パターン322,342を犠牲パターン402と同じ厚さに形成する。
つぎに、図4(a)に示すように、前述と同様にして、平坦部における膜厚が17μm程度の犠牲パターン403を形成し、犠牲パターン403の開口部に露出した金属パターン322,342上に、電解メッキ法によりAuからなる金属パターン323,343を犠牲パターン403と同じ厚さに形成する。
【0042】
つぎに、図4(b)に示すように、前述と同様にして、平坦部における膜厚が17μm程度の犠牲パターン404を形成し、犠牲パターン404の開口部に露出した金属パターン323,343上に、電解メッキ法によりAuからなる金属パターン324,344を犠牲パターン404と同じ厚さに形成する。
つぎに、図4(c)に示すように、前述と同様にして、平坦部における膜厚が17μm程度の犠牲パターン405を形成し、犠牲パターン405の開口部に露出した金属パターン324上に、電解メッキ法によりAuからなる金属パターン325を犠牲パターン405と同じ厚さに形成する。なお、ここでは、犠牲パターン405の金属パターン344上部には、開口部を形成せず、犠牲パターン405により金属パターン344を覆った状態とする。
【0043】
つぎに、金属パターン325の表面を含む犠牲パターン405表面に、Tiを膜厚50nm程度に堆積して金属膜を形成し、この金属膜を公知のフォトリソグラフィー技術とエッチング技術とにより加工し、図4(d)に示すように、Auからなる金属パターン325の上部表面を覆う金属膜326を形成する
つぎに、例えばオゾンアッシャーを用いて灰化することで、犠牲パターン401,402,403,404,405を除去し、図5(a)に示すように、金属パターン321,322,323,324,及び金属パターン325からなる構造体と、金属パターン341,342,343,及び金属パターン344からなる構造体とが形成され、これらの間に空間を備えた状態とする。
【0044】
この後、金属パターン321,341などをマスクとし、ヨウ素−ヨウ化アンモニウム溶液を用いたウエットエッチング法によりAuからなる上部シード層306bを選択的にエッチング除去し、図5(b)に示すように、金属パターン321と金属パターン341との間の下部シード層306aが露出した状態とする。次いで、これらを酸素プラズマに暴露し、Tiからなる下部シード層306aの露出部及び金属膜326の表面を酸化し、図5(c)に示すように、絶縁膜501,502が形成された状態とする。なお、金属パターン321,322,323,324,325により支持部材320が構成され、金属パターン341,342,343,344により制御電極部340が構成される。
【0045】
つぎに、電着ポリイミド溶液(例えば、ピーアイ技術研究所製、Q−ED−22−10)に、上述した支持部材320及び制御電極部340が形成された基板301と白金からなる対向電極とを浸漬し、支持部材320及び制御電極部340に、共通配線703(図7)及び配線層304を介して正電圧を印加するとともに、上記対向電極には負電圧を印加する。すなわち、支持部材320及び制御電極部340を正極とし、対向電極を負極とし、ポリイミド電着溶液中に浸漬する。
【0046】
以上のことにより、電着ポリイミド溶液中に溶解している材料が、正電圧が印加された制御電極部340,支持部材320の溶液中に露出している表面に付着し、これら表面に膜厚数百nm〜数十μmのポリイミド膜360が、形成される(図6(a))。上記溶液中に溶解している材料は、正電圧が印加されていない絶縁膜501,502表面には付着せず、正電圧が印加されている部分に選択的に付着してポリイミド膜を形成する。
【0047】
形成するポリイミド膜の膜厚は、印加する電圧や電圧を印加する時間などにより制御できる。また、本実施の形態では、共通配線703を設けるようにしたので、上述したようなポリイミド膜360の形成が、基板301上に形成されている各チップの支持部材320,制御電極部340に同時に行われる。
【0048】
つぎに、フッ酸溶液によるウエットエッチングでTiからなる下部シード層306a及び金属膜326を溶解させて除去する。このとき同時に、絶縁膜501,502も剥離して除去される。この結果、図6(b)に示すように、支持部材320及び制御電極部340の表面にポリイミド膜360が均一に形成された状態が得られる。
【0049】
次いで、ミラー331が回動可能に連結部(図示せず)を介して設けられたミラー基板330を、支持部材320上に接続固定することで、図6(c)に示すように光スイッチ素子が形成される。ミラー基板330の支持部材320への接続固定は、例えば、ハンダや異方性導電性接着剤により接着固定することで行えばよい。ミラー331は、例えば、直径500μm程度の円板である。
【0050】
この後、基板301を断裁領域702(図7)に沿って切断し、各チップ領域701に切り出す。この切断により、断裁領域702に設けた共通配線703は除去されるので、各チップ領域701に切り出された状態では、異なるチップの配線層304は、各々電気的に分離した状態となる。
以上説明したように、本実施の形態によれば、制御電極部340の表面が、絶縁性を有するポリイミドからなるポリイミド膜360に覆われることになり、例えば、制御電極部340の上部とミラー331の裏面との固着を防ぐことができる。
【0051】
また、本実施の形態によれば、制御電極部340など大きな段差のある構造体が形成されていても、多くのフォトマスクを使うことなくまた工程数を増やすことなく、複雑な構造体の表面に均一にポリイミド膜を形成できる。図5(c)に示すように、Tiからなる膜の部分を酸化することで絶縁膜501,502を形成しておけば、この領域には電着ポリイミド溶液中の材料が電着せずポリイミド膜が形成されないので、支持部材320の上面はポリイミド膜が形成されないようにすることも容易である。
【0052】
なお、上記実施の形態では、制御電極部340に加え支持部材320にもポリイミド膜360を形成するようにしたが、これに限るものではなく、制御電極部340だけにポリイミド膜360を形成するようにしてもよい。例えば、制御電極部340だけに正電圧を印加してポリイミドを電着するようにすれば、制御電極部340だけにポリイミド膜360を形成することができる。
【0053】
また、上述では、制御電極部を形成するために4層の金属パターンを形成し、支持部材を形成するために5層の金属パターンを形成し、制御電極部より支持部材の方が高くなるようにしたが、これに限るものではない。制御電極部と支持部材との同一の層で形成される金属パターンの部分は同一の厚さに形成されるが、支持部材の方を少なくとも1層多く金属パターンを形成すれば、制御電極部より支持部材の方を高く形成することができる。例えば、2層の金属パターンで支持部材を形成し、1層の金属パターンで制御電極部を形成するようにしてもよい。支持部材の方を高くしておけば、この上に固定されるミラーの下に制御電極部が存在していても、ミラーは可動可能となる。
【0054】
【発明の効果】
以上説明したように、本発明は、基板上に断裁領域により各々分離された複数のチップ領域にMEMS素子を製造するときに、断裁領域に共通配線を用意し、MEMS素子のいずれかの電極が共通配線に接続した状態とし、共通配線に電位を加えることでMEMS素子のいずれかの電極を正極として電着ポリイミドを電着させるようにした。従って、本発明によれば、固定されている電極と可動する電極との間には、ポリイミドからなるポリイミド膜が介在している状態となる。
【0055】
この結果、本発明によれば、複雑な立体構造体の中に設けられている構造体の表面に従来より容易に保護膜を形成することが可能となり、保護膜を形成することで可動する電極が可動する際に固定されている電極と接触することが防止され、接触することにより発生するスティッキングなどの問題を起こすことなく円滑な動作を続けられるという優れた効果が得られる。
【図面の簡単な説明】
【図1】 MEMS素子の製造方法を説明するための工程図である。
【図2】 基板101におけるチップ配列状態を示す平面図である。
【図3】 本発明の他の実施の形態におけるMEMS素子の製造方法を説明するための工程図である。
【図4】 図3に続く、本発明の他の実施の形態におけるMEMS素子の製造方法を説明するための工程図である。
【図5】 図4に続く、本発明の他の実施の形態におけるMEMS素子の製造方法を説明するための工程図である。
【図6】 図5に続く、本発明の他の実施の形態におけるMEMS素子の製造方法を説明するための工程図である。
【図7】 半導体基板301におけるチップ配列状態を示す平面図である。
【図8】 MEMS素子の一例を概略的に示す断面図である。
【図9】 MEMS素子の一例を概略的に示す断面図である。
【符号の説明】
101…基板、102…絶縁膜、104…電極、105…制御電極、106…犠牲膜、106a…開口部、107…支持部、108…アクチュエータ、109…ポリイミド膜、201…チップ、202…断裁領域、203…共通配線。
Claims (2)
- 半導体基板上に断裁領域により各々分離された複数のチップ領域を形成する工程と、
前記断裁領域に共通配線を形成する工程と、
前記半導体基板の上に前記チップ領域毎に複数の素子からなる制御回路及び前記共通配線に接続する配線層を形成する工程と、
前記半導体基板上に前記制御回路及び前記配線層を覆って層間絶縁膜を形成する工程と、
前記層間絶縁膜の上に一部が前記配線層に接続するシード層を形成する工程と、
前記チップ領域毎に設けられる支持部材が配置される第1領域と前記チップ領域毎に設けられる複数の制御電極部が配置される第2領域とが開口した第1犠牲パターンを、前記シード層の上に形成する工程と、
前記第1領域及び前記第2領域に露出した前記シード層上に、メッキ法により前記第1犠牲パターンと同じ膜厚の第1金属パターン及び第2金属パターンを形成する工程と、
前記第1犠牲パターン及び前記第2金属パターンの上に、前記第1領域上の第3領域が開口した第2犠牲パターンを形成する工程と、
前記第3領域に露出した前記第1金属パターンの表面に、メッキ法により前記第2犠牲パターンと同じ膜厚の第3金属パターンを形成する工程と、
前記第3金属パターンを形成した後、前記第1犠牲パターンと第2犠牲パターンを除去する工程と、
これら犠牲パターンを除去した後、複数の前記第2金属パターンからなる各々が前記層間絶縁膜の上で分離した複数の前記制御電極部をポリイミド電着溶液中に浸漬し、前記配線層に電圧を印加し、前記制御電極部の表面に電着によりポリイミド膜を形成する工程と、
前記ポリイミド膜を形成した後、前記第1金属パターン及び第2金属パターンをマスクとして前記シード層を選択的に除去し、前記制御電極部とともに前記第1金属パターンと第3金属パターンとの積層体からなる前記支持部材を形成する工程と、
前記チップ領域に対応する複数の開口領域内に各々ミラーを備えてこのミラーが連結部を介して回動可能に連結された導電性を有するミラー半導体基板を用意する工程と、
前記複数の制御電極部の上に複数の前記ミラーが各々対応しかつ離間して配置されるように、前記支持部材の上に前記ミラー半導体基板を接続固定する工程と、
前記共通配線とともに前記断裁領域を除去することで、前記半導体基板より複数の前記チップ領域を切り出す工程と
を備え、
前記制御電極部は、前記制御回路による所定の信号が印加可能に接続した状態に形成する
ことを特徴とするMEMS素子の製造方法。 - 請求項1記載のMEMS素子の製造方法において、
前記シード層は、金からなる上部シード層とチタンからなる下部シード層とから構成し、
前記メッキ法により金をメッキすることで、前記第1〜第3の金属パターンを形成し、
前記第1犠牲パターンと第2犠牲パターンを除去する前に、前記第3金属パターンの上部にチタンからなる金属膜を形成し、
この金属膜を形成した後で前記第1犠牲パターンと第2犠牲パターンを除去し、
前記第1,第2犠牲パターンの除去により前記第1金属パターンと前記第2金属パターンとの間に露出した上部シード層を、前記第1金属パターンと前記第2金属パターンとをマスクとして選択的に除去して前記下部シード層の一部を露出させ、
前記露出した下部シード層及び前記金属膜の表面に酸化膜を形成した後で前記ポリイミドの電着を行い、
前記ポリイミド膜を形成した後、前記下部シード層及び前記金属膜を除去することで前 記酸化膜を除去し、
前記酸化膜を除去した後で前記支持部材の上に前記ミラー半導体基板を接続固定する
ことを特徴とするMEMS素子の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002297847A JP3825389B2 (ja) | 2002-10-10 | 2002-10-10 | Mems素子の製造方法 |
US10/446,374 US20030227035A1 (en) | 2002-06-05 | 2003-05-28 | Micromachine and manufacturing method therefor |
US11/243,550 US7189625B2 (en) | 2002-06-05 | 2005-10-04 | Micromachine and manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002297847A JP3825389B2 (ja) | 2002-10-10 | 2002-10-10 | Mems素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004130448A JP2004130448A (ja) | 2004-04-30 |
JP3825389B2 true JP3825389B2 (ja) | 2006-09-27 |
Family
ID=32287437
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002297847A Expired - Fee Related JP3825389B2 (ja) | 2002-06-05 | 2002-10-10 | Mems素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3825389B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4520383B2 (ja) * | 2005-08-12 | 2010-08-04 | 日本電信電話株式会社 | 電着方法 |
-
2002
- 2002-10-10 JP JP2002297847A patent/JP3825389B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004130448A (ja) | 2004-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100558319B1 (ko) | 광 스위치 장치 및 그의 제조방법 | |
JP3443046B2 (ja) | マイクロ電子機械的装置 | |
CN104045047B (zh) | 带有覆盖式衬底的mems器件 | |
JP2007036247A (ja) | 電気コンポーネントの製造方法および電気コンポーネント構造 | |
JP2003142749A (ja) | 薄膜圧電体素子およびその製造方法 | |
JP3024092B2 (ja) | 改善された半導体の接触部構造形成方法 | |
JP3590283B2 (ja) | 静電型可動接点素子の製造方法 | |
JP2003270558A (ja) | 光偏向器及び電磁型アクチュエータ | |
CN102388165B (zh) | 具有集成通路和间隔的mems器件 | |
JP3825389B2 (ja) | Mems素子の製造方法 | |
TW201218346A (en) | Conductive pads defined by embedded traces | |
JP2012086315A (ja) | 微細可動構造体の製造方法および微細可動構造体 | |
JP4706236B2 (ja) | 半導体装置及びその製造方法 | |
JP5139032B2 (ja) | 微細構造体及びその製造方法 | |
US7189625B2 (en) | Micromachine and manufacturing method | |
TW200926415A (en) | Method for fabricating pixel structure | |
JP3745756B2 (ja) | 光スイッチ素子の製造方法 | |
JP2004012668A (ja) | 光スイッチ装置及びその製造方法 | |
JP4979027B2 (ja) | Mems素子の製造方法およびmems素子 | |
JP2008155342A (ja) | 微細構造体の製造方法 | |
JP3120783B2 (ja) | Ligaプロセス用マスクの作製方法 | |
JP4292532B2 (ja) | 機構デバイスの製造方法、機構デバイスおよびマイクロリードスイッチ | |
JP2005001090A (ja) | 薄膜圧電体素子およびその製造方法並びにアクチュエータ | |
JP4174761B2 (ja) | 機構デバイスの製造方法及び機構デバイス | |
JP2010256452A (ja) | マイクロメカニカル構造体の作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050713 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060207 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060329 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060627 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060629 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090707 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100707 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110707 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120707 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130707 Year of fee payment: 7 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |