インターネット通信網などにおける基盤となる光ネットワークの分野では、多チャンネル化、波長分割多重(WDM)化および低コスト化を実現する技術として、光MEMS(Micro Electro Mechanical Systems)技術が脚光を浴びており、光MEMS技術を用いた光スイッチが開発されている(特許文献1参照)。このMEMS型の光スイッチの構成部品として最も特徴的なものが、複数のミラー素子を配列したミラーアレイである。
光スイッチは、光を電気信号に変換することなく、経路切り替えを可能にするものであり、また、光スイッチを用いれば、多重化された光であっても、これを波長ごとに分波することなく経路の切り替えが可能である。このような光スイッチは、例えば、使用している経路に障害が発生した際に別の経路に信号を振り分け、通信できる状態を維持するために使用される。
また、近年、多重化された光を波長毎に分波し、これら分波した波長毎に経路を切り替える波長選択スイッチが研究開発されている。このスイッチにもミラー素子を使用しているものがある(特許文献2参照)。
また、複数のミラー素子をより近づけて配置することを可能にするミラー素子が提案されている(特許文献3参照)。また、隣り合うミラー素子の間の干渉(クロストーク)を抑制するため、壁電極を用いる構成が提案されている。
ここで、上述した壁電極を用いてクロストークを抑制したミラーアレイについて、図6の斜視図を用いて説明する。このミラーアレイは、図6には示していないが、電極基板と、電極基板に対向して配置されたミラー基板とを備え、複数のミラー素子が配置されるミラーアレイ領域を囲うように設けられた支持構造体により、電極基板の上に所定距離離間してミラー基板が固定されている。電極基板とミラー基板とは、互いに平行な関係で配置されている。
電極基板の上には、1つのミラー素子毎に、図6に示すように、可動梁駆動電極601a,可動梁駆動電極601b,ミラー駆動電極603a,およびミラー駆動電極603bが設けられている。これら、可動梁駆動電極601a,可動梁駆動電極601b,ミラー駆動電極603a,およびミラー駆動電極603bにより1つ(1組)の電極部が構成されている。
またミラー基板は、上記ミラーアレイ領域が開口する枠部(不図示)を備え、枠部が支持構造体の上に接続している。また、ミラー基板の枠部の内側には、一端が枠部に固定された可動梁613aおよび可動梁613bを備えている。可動梁613aおよび可動梁613bは、各々の一端が枠部の内側の対向する2つの辺の各々に固定され、上記2つの辺の対向する方向の同じ線上に、所定の距離離間して整列している。このように、可動梁613aおよび可動梁613bは、一端が固定され、他端の側で対向して所定の距離離間して1列に配置されている。図6の例では、y軸方向に平行な線上に、可動梁613aおよび可動梁613bが整列されている。また、可動梁613aおよび可動梁613bは、各々の他端が、ミラー基板の法線方向に変位可能とされ、片持ち梁構造とされている。
また、可動梁613aおよび可動梁613bの間には、屈曲可能な一対の連結部612a,612bにより連結されてミラー611が配置されている。ミラー611は、可動梁613aおよび可動梁613bと1列に配列されて可動梁613aおよび可動梁613bの間に回動可能に配置されている。また、連結部612a,612bは、可動梁613aおよび可動梁613bの各々の他端とミラー611とを連結している。可動梁613aおよび可動梁613bが接続する2つの辺の対向する方向の同じ線上に、可動梁613a,ミラー611,および可動梁613bが、この順に整列している。これら可動梁613a,ミラー611,可動梁613b,および一対の連結部612a,612bで、1つ(1組)の反射部を構成している。
本例では、y軸方向に平行な線上に、可動梁613a,ミラー611,および可動梁613bが整列されている。また、ミラー611は、一対の連結部612a,612bを通る第1回動軸を中心に回動可能とされている。また、y軸に平行な第1回動軸を中心に回動可能とされている。また、可動梁613a,ミラー611,および可動梁613bが整列(配列)されている方向に垂直な方向に添って、複数のミラー素子が配置されてミラーアレイを構成している。なお、ミラー611の表面には、金やアルミニウムなどから構成された反射膜611aが形成され、例えば赤外領域の光を反射可能としている。
加えて、このミラー素子は、まず、各々の可動梁駆動電極601aおよび可動梁駆動電極601bに、壁電極602aおよび壁電極602bを備える。少なくとも可動梁613aが変位する領域を挟むように、2つの壁電極602aが配置されている。同様に、少なくとも可動梁613bが変位する領域を挟むように、2つの壁電極602bが配置されている。また、壁電極602aは、可動梁駆動電極601aに電気的に接続し、壁電極602bは、可動梁駆動電極601bに電気的に接続している。
ここで、各々の可動梁駆動電極601aに対向する可動梁613aは、壁電極602aで挟まれている領域において可動梁駆動電極601aの側に変位可能となる範囲の幅とされている。同様に、各々の可動梁駆動電極601bに対向する可動梁613bが、壁電極602bで挟まれている領域において可動梁駆動電極601bの側に変位可能となる範囲の幅とされている。従って、可動梁613aおよび可動梁613bは、例えば、ミラー611より幅が狭く形成されている。
上述した可動梁駆動電極601a,可動梁駆動電極601b,および1組のミラー駆動電極603a,603bと、これらに対となる可動梁613a,ミラー611,可動梁613b,および一対の連結部612a,612bで、1つのミラー素子が構成されている。1つのミラー素子においては、電極基板(ミラー基板)の法線方向(z軸方向)に対向し、可動梁駆動電極601aと可動梁613aとが配置され、可動梁駆動電極601bと可動梁613bとが配置され、1組のミラー駆動電極603a,603bとミラー611とが配置されている。
可動梁駆動電極601a,可動梁駆動電極601bには、可動梁613a,可動梁613bを駆動するための駆動電圧(駆動信号)が、配線(不図示)を介して供給される。また、ミラー駆動電極603aおよびミラー駆動電極603bには、ミラー611を駆動するための駆動電圧が、配線(不図示)を介して供給される。なお、可動梁613a,ミラー611,可動梁613b,および一対の連結部612a,612bは、等電位とされる。ここで、等電位とは、例えば接地電位とすればよい。
次に、上記ミラー素子の動作について説明する。まず、可動梁駆動電極601bに所定の駆動電圧を印加することで、発生した静電引力により可動梁613bに対して電極基板の側に引き寄せる力を加えれば、可動梁613bが、枠部に支持されている一端を支点としてたわみ(変形し)、可動梁613bの他端が電極基板の側に引き寄せられるように変位する。この結果、ミラー611は、連結部612aを支点として連結部612bの側が電極基板の側に引き寄せられ、ミラー611は、電極基板に平行な状態ではなくなり、y軸方向に傾いた状態となる。
この傾いた状態は、ミラー素子の配列方向(x軸方向)に平行なミラー611の中央部を通る第2回動軸を中心に、ミラー611が回動していることになる。この回動動作は、可動梁駆動電極601aに所定の駆動電圧を印加することで、前述同様に可動梁613aの他端を電極基板の側に引き寄せることでも行え、この場合は、第2回動軸を中心に、上述した場合とは反対方向にミラー611を回動させることになる。
また、ミラー駆動電極603aおよびミラー駆動電極603bに印加する電圧を制御することで、一対の連結部612a,612bを通る第1回動軸を中心に、ミラー611を回動させることができる。例えば、ミラー駆動電極603aに対してミラー駆動電極603bの方により高い電圧を印加し、ミラー611が、第1回動軸を中心に、ミラー駆動電極603bの側に傾斜するように制御することができる。このミラー素子では、連結部612a,612bを積極的に動かすことで、1対の連結部で2軸の回動を実現している。
壁電極602aおよび壁電極602bを備えるようにしたので、以下に説明するように、隣接配置されているミラー素子との間のクロストークを抑制することができるようになる。ミラー素子は、隣接するミラー素子との間隔を狭くして配置されるため、可動梁駆動電極601aを単純な平行平板電極とした場合、静電引力が当該ミラー素子の可動梁に対してだけでなく、この隣のミラー素子の可動梁にも影響を与え、その位置が変位してしまうことがある。この結果、隣り合うミラー611の間で電気的干渉(クロストーク)が発生する場合がある。
これに対し、可動梁駆動電極601aに接続する壁電極602aを設けると、ミラー素子毎に可動梁を駆動するための電界を分離することができる。壁電極602aにより、可動梁駆動電極601aから、これに隣接する可動梁613aへ向かう電気力線はほとんど遮蔽され、クロストークの影響を抑制することができる。このようなクロストークの抑制は、壁電極602a,壁電極602bの高さが、初期状態での可動梁613a,可動梁613bの高さ方向の位置と同じ程度である場合が最も効果的である。
また、壁電極を用いることで、駆動電極とは反対の方向に可動梁を引き戻す効果が得られるようになり、駆動電極に印加した電圧の増分に対する可動梁の変位量を小さく抑制することができるようになる。
以下、本発明の実施の形態について図を参照して説明する。
[実施の形態1]
始めに、本発明の実施の形態1について説明する。まず、図1Aの断面図に示すように、基部101と基部101の上の埋め込み絶縁層102と埋め込み絶縁層102上のシリコン層103とを備えたSOI基板を用意する。埋め込み絶縁層102は、酸化シリコンから構成されている。
次に、図1Bの断面図に示すように、シリコン層103の上に、第1レジストパターン104を形成する。第1レジストパターン104は、図1Cの平面図に示すように、後述する可動梁駆動電極となる部分およびこの電極に接続する配線となる部分に対応するパターンを備えている。なお、図1Bは、図1Cのaa線の断面を示している。
例えば、よく知られたポジ型の感光性レジストをシリコン層103の上に塗布し、レジスト層を形成する。レジスト層の層厚は、シリコン層103をエッチングする際の第1レジストパターン104とシリコンのエッチング選択比で決定される。次に、所望のパターンに応じた形状の遮光体を有するレチクル(マスク)を、レジスト層を形成したSOI基板に位置合わせをして保持する。感光性レジストの感光波長の光をレチクルに照射し、この遮光体の影(投影像)をレジスト層の上に結像させ、レジスト層に潜像を形成する。
所望のパターンが所望の寸法で得られるように、光を照射する時間を決定した後に照射する。潜像が焼き付けられた状態のレジスト層を現像液に浸し、所望のパターンが所望の寸法で形成できるように、現像液にレジスト層が形成されたSOI基板を浸す時間を決定し、決定した時間の間だけ、SOI基板を現像液に浸す。この後、SOI基板全体を乾燥させてレジストを硬化させる。以上のことにより、シリコン層103の上に第1レジストパターン104を形成することができる。
次に、図1Dの断面図に示すように、第1レジストパターン104をマスクとしてシリコン層103をエッチングし、所定の間隔を開けて複数の第1電極パターン113を形成する。このとき、図示していない領域に、第1電極パターン113と1列に配置された第2電極パターンの組が形成され、また、第1電極パターン113および第2電極パターンに接続する第1配線パターンおよび第2配線パターンも同時に形成される。この工程では、埋め込み絶縁層102が露出するまで、シリコン層103をエッチングする。例えば、公知の技術となっているSiの深堀加工技術であるDRlEエッチング技術で、SF6をエッチングガスとして用いることで、上述したエッチングが行える。
次に、第1レジストパターン104を除去し(図1E)、第1電極パターン113や露出している埋め込み絶縁層102の上面など基板の上に清浄面を露出させるためにSOI基板を洗浄する。
次に、図1Fの断面に示すように、第1電極パターン113の中央部に開口105aを備える第2レジストパターン105を形成する。開口105aは、図1Gの平面図に示すように、図面において、上下方向の長さは第1電極パターン113の長さに等しく、左右方向の幅は、第1電極パターン113の幅より小さく形成する。なお、図1Fは、図1Gのaa線の断面を示している。ここで、第2レジストパターン105は、図示しない第2電極パターンの中央部にも上記同様の開口を備える。また、配線部分にも開口を備えるようにしてもよい。
例えば、よく知られたポジ型の感光性レジストを第1電極パターン113を含む埋め込み絶縁層102の上に塗布し、レジスト層を形成する。レジスト層の層厚は、第1電極パターン113などをエッチングする際の第2レジストパターン105とシリコンのエッチング選択比で決定される。次に、所望のパターンに応じた形状の遮光体を有するレチクル(マスク)を、レジスト層を形成したSOI基板に位置合わせをして保持する。感光性レジストの感光波長の光をレチクルに照射し、この遮光体の影(投影像)をレジスト層の上に結像させ、レジスト層に潜像を形成する。
所望のパターンが所望の寸法で得られるように、光を照射する時間を決定した後に照射する。潜像が焼き付けられた状態のレジスト層を現像液に浸し、所望のパターンが所望の寸法で形成できるように、現像液にレジスト層が形成されたSOI基板を浸す時間を決定し、決定した時間の間だけ、SOI基板を現像液に浸す。この後、SOI基板全体を乾燥させてレジストを硬化させる。以上のことにより、第2レジストパターン105を形成することができる。
次に、第2レジストパターン105をマスクとして第1電極パターン113の中央部を途中までエッチングし、図1Hに示すように、第1電極パターン113に溝部113aを形成する。同様に、第2電極パターン(不図示)にも溝部を形成する。例えば、公知の技術となっているSiの深堀加工技術であるDRlEエッチング技術で、SF6をエッチングガスとして用いることで、上述したエッチングが行える。ここで、溝部113を形成するエッチングでは、形成した溝部113aの底部に、第1電極パターン113(シリコン層103)が残るようにエッチング時間を制御する。例えば、実験などにより、予めエッチングレートを測定しておき、このエッチングレートより、溝部113aの底部に、第1電極パターン113(シリコン層103)が残る処理時間を算出し、この算出結果を上記エッチングに適用させればよい。
この後、第2レジストパターン105を除去することで、図1Iの断面図および図1Jの平面図に示すように、第1電極141aおよび第2電極(不図示)と、第1電極141aの配列方向の側部に電気的に接続する2つの第1壁電極142aと、第2電極の配列方向の側部に電気的に接続する2つの第2壁電極(不図示)と、第1電極141aおよび第2電極に接続する第1配線143aおよび第2配線(不図示)とが形成される。なお、図1Iは、図1Jのaa線の断面を示している。
ここで、図1Kの斜視図に示すように、第1電極141aおよび第2電極141bは、所定の間隔を開けて1列に配置されている。また、これらの配列方向において、第1電極141aの側部に電気的に接続して2つの第1壁電極142aが形成される。同様に、第2電極141bの配列方向の側部に電気的に接続して2つの第2壁電極142bが形成される。また、第1電極141aに接続する第1配線143aが形成され、第2電極141bに接続する第2配線143bが形成される。本実施の形態では、第1配線143aおよび第2配線143bは、各壁電極とほぼ同じ高さに形成される。
上述したように各電極などが形成されたSOI基板の上に、図1Lに示すように、ミラー183,第1可動梁184a,第2可動梁184b,連結部109a,連結部109bを備えるミラー基板を配置すれば、本実施の形態におけるミラーアレイとしてのMEMS素子が形成される。例えば、ミラー基板は、上述した各電極を備えるSOI基板(電極基板)と別体に形成し、各々形成した後に貼り付けて一体とすればよい。また、犠牲膜とめっき技術とを組み合わせ、電極基板の上に、ミラー183,第1可動梁184a,第2可動梁184b,連結部109a,連結部109bなどの構成を形成してもよい。
ここで、第1可動梁184aおよび第2可動梁184bは、一端がミラー基板に固定されて他端が変位可能とされ、他端の側で対向して所定の距離離間し、複数組の第1電極141aおよび第2電極141bの上部に対応して1列に配置されている。また、ミラー183は、隣り合う2組の第1可動梁184aおよび第2可動梁184bの間に配置されて、これら2組の第1可動梁184aおよび第2可動梁184bにより4箇所で支持されている。また、ミラー183を支持するために、第1可動梁184aおよび第2可動梁184bの各々の他端とミラー183とを連結する4つの連結部109a,109bを備える。
ミラー183は、まず、隣り合う第1可動梁184aを同時に変位させる、もしくは隣り合う第2可動梁184bを同時に変位させることで、x軸方向の回動軸を中心とした回動動作をさせることができる。また、ミラー183は、1組の第1可動梁184aおよび第2可動梁184bのいずれかを同時に変位させることで、y軸方向の回動軸を中心とした回動動作をさせることができる。この場合、ミラー183の下部には電極が必要ない。
以下、ミラー基板の製造方法について簡単に説明する。まず、SOl基板を用意する。ミラーはSOl層に形成するので、用意するSOl基板のSOl層の厚さは、ミラーの厚さと同じくする。ミラーを支持する連結部となるばね構造体の厚さも、SOl層の厚さに等しく、設計したばね定数と実現する厚さをSOI層の厚さとする。
次に、SOI基板のシリコン層表面にレジストを公知のスピンコーティング法を使用して塗布してレジスト層を形成する。次に、形成したレジスト層に公知のリソグラフィ技術を使用し、ミラー、連結部、可動梁となる部分に対応するパターンを形成する。例えば、パターンに応じた形状の遮光体を有するレチクル(マスク}を、レジスト層を形成したSOI基板に位置合わせをして保持し、感光性レジストの感光波長の光をレチクルに照射して、この遮光体の影をレジスト層の上に結像させ、潜像を形成する。所望のパターンが所望の寸法で得られるように、光を照射する時間を決定した後に照射する。
次に、潜像が焼き付けられた状態のレジスト層を現像液に浸し、所望のパターンが所望の寸法で形成できるように、現像液にSOI基板を浸す時間を決定し、決定した時間の間だけ、SOI基板を現像液に浸す。この後、SOI基板全体を乾燥させてレジストパターンを硬化させる。ここまでで、S01基板上にレジストのパターンを形成できる。
次に、形成したレジストのパターンをマスクにし、Siの深堀加工技術であるDRlEエッチング技術を用いてシリコン層に、ミラー、連結部、可動梁となる構造体を形成する。このエッチングでは、エッチング中間膜を利用しても良いし、レジストをエッチングマスクとして直接的にシリコンを加工してもよい。シリコンのエッチング後にマスクに使用した感光性レジストを除去する。除去後は清浄なシリコン面を露出させるために洗浄をする。
次に、SOI基板の基部を加工する。まず、シリコン層側に保護用の有機膜を塗布する。感光性レジストを使用しても良いし、ポリイミドなどの加工性が明らかとなっている膜を利用してもよい。この膜は最終的に除去するので、剥離や除去が容易な膜を利用することが望ましい。ただし、保護膜がついている状態で裏面の加工を行うので、この加工の際に問題を発生させない材料を選択することが必須となる。
シリコン層側に保護膜を形成した後に、基部の裏面に塗布により感光性レジスト膜を形成する。この感光性レジストの塗布の場合には、シリコン層側が塗布装置の試料台に接触することになるが、保護膜が堆積されているのでシリコン層側に形成した構造が破損することはない。レジスト膜を形成した後に、所望のパターンに応じた形状の遮光体を有するレチクル(マスク)を、レジスト膜を形成したSOI基板に位置合わせ、特にシリコン層側の構造体との位置合わせをして保持する。
感光性レジストの感光波長の光をレチクルに照射して、この遮光体の影をレジスト膜の上に結像させて潜像を形成する。次いで、所望のパターンが所望の寸法で得られるように、光を照射する時間を決定した後に照射する。潜像が焼き付けられた状態のレジスト膜を現像液に浸し、所望のパターンが所望の寸法で形成できるように、現像時間を決定し、決定した時間の間だけ、SOI基板を現像液に浸す。この後、SOI基板全体を乾燥させてレジスト膜を硬化させる。ここまでで、基部の裏面に、レジストのパターンが形成される。
次に、形成したレジストのパターンをマスクにし、Siの深堀加工技術であるDRlEエッチング技術を用いてシリコン層にミラーを形成した部分に対応する、不要な基部のシリコンをエッチング除去する。この際に、シリコン酸化膜などのエッチング中間膜を利用しても良く、また、レジストをエッチングマスクとして直接的にシリコンを加工してもよい。シリコンのエッチング後にマスクに使用した感光性レジストを除去する。除去後は清浄なシリコン面を露出させるために洗浄をする。
次に、ミラーとして機能する構造体の表面に利用波長帯の光を反射させるための金属膜を形成する。このようにして形成したミラー基板を、壁電極などの電極が形成されている電極基板と接合して一体とし、これをPKGにダイボンドし、一体とした素子とPKGとの間をワイヤボンディングするなどして装置が完成する。ここで、電極基板における電極など駆動電位が印加される箇所と、ミラー基板とが電気的に接続されることがないようにすることが重要である。
以上に説明したように、本実施の形態によれば、壁電極を用いるミラーアレイを備えるMEMS素子が、より容易に製造できるようになる。通常、可動梁と電極との距離は数ミクロンから数百ミクロン程度であり、壁電極の高さも同程度の高さが必要となる。これらの値は素子の設計よって決定される。金属で壁電極を形成する場合、厚い金属膜をエッチングするか、厚い金属膜をメッキ法で形成するなどの方法となる。しかしながら、厚い金属膜の堆積とこのエッチングは、製造に長時間を要するためにコスト的に不利である。また、より一般的なメッキ法では、微細なパターンを厚くかつ膜厚を高精度に制御することが難しく、素子の特性を均一にすることが望まれていることから不利である。
これらに対し、本実施の形態によれば、シリコンの深堀エッチングとエッチングの途中止め技術を必要とするが、壁電極の構造を、上述した技術よりは容易に実現することができる。また、シリコンおよび酸化シリコンを用いているので、1000℃を超える熱処理に耐性を有している。また、SOI基板を用いているので、構造体の高さを高い精度で制御できる。また、壁電極などの構造体を剛性の高い単結晶シリコンから構成することができる。
ところで、SOI基板のシリコン層の抵抗は、不純物ドーピングなどによって下げることができ、加工容易性を阻害しない程度に低抵抗のシリコン層を用いることが重要である。比抵抗で10Ωcm以下であれば十分に使用できる。また、本実施の形態では、電極に電圧を印加するための配線は、前述したように、壁電極と同じ高さに形成しているが、図1F〜図1Hを用いて説明した第2レジストパターン105によるエッチングで、配線部分も同時に途中までエッチングし、配線をより薄く形成してもよい。ただし、前述したように、配線を厚く形成することで、配線の断面積を大きくすることができ、配線抵抗を小さく抑制することができる。可動梁などの可動部の動作を阻害しない範囲で、配線は厚くした方がよい。
[実施の形態2]
次に、本発明における実施の形態2について説明する。まず、図2Aの断面図に示すように、基部201の上に、第1埋め込み絶縁層202,第1シリコン層203,第2埋め込み絶縁層204,および第2シリコン層205がこの純に積層された2層SOI基板を用意する。
次に、図2Bの断面図に示すように、第2シリコン層205の上に、第1レジストパターン206を形成する。第1レジストパターン206は、図2Cの平面図に示すように、後述する可動梁駆動電極となる部分およびこの電極に接続する配線となる部分に対応するパターンを備えている。なお、図2Bは、図2Cのaa線の断面を示している。
例えば、よく知られたポジ型の感光性レジストを第2シリコン層205の上に塗布し、レジスト層を形成する。レジスト層の層厚は、第2シリコン層205をエッチングする際の第1レジストパターン206とシリコンのエッチング選択比で決定される。次に、所望のパターンに応じた形状の遮光体を有するレチクル(マスク)を、レジスト層を形成した2層SOI基板に位置合わせをして保持する。感光性レジストの感光波長の光をレチクルに照射し、この遮光体の影(投影像)をレジスト層の上に結像させ、レジスト層に潜像を形成する。
所望のパターンが所望の寸法で得られるように、光を照射する時間を決定した後に照射する。潜像が焼き付けられた状態のレジスト層を現像液に浸し、所望のパターンが所望の寸法で形成できるように、現像液にレジスト層が形成された2層SOI基板を浸す時間を決定し、決定した時間の間だけ、2層SOI基板を現像液に浸す。この後、2層SOI基板全体を乾燥させてレジストを硬化させる。以上のことにより、第2シリコン層205の上に第1レジストパターン206を形成することができる。
次に、第1レジストパターン206をマスクとして第2シリコン層205,第2埋め込み絶縁層204,および第1シリコン層203をエッチングし、図2Dの断面図に示すように、複数組の、第1シリコンパターン231,第2埋め込み絶縁パターン241,および第2シリコンパターン251の積層構造体を形成する。この積層構造体は、前述した実施の形態における第1電極パターン113に相当する。なお、本実施の形態においても、図示していない領域に、上記積層構造体と1列に配置された同様の石像構造の組が形成され、また、各積層構造体に接続する配線パターンも同時に形成される。
この工程では、第1埋め込み絶縁層202が露出するまでエッチングする。例えば、公知の技術となっているSiの深堀加工技術であるDRlEエッチング技術で、SF6をエッチングガスとして用いることでシリコンの層がエッチングでき、CHF3をエッチングガスとして用いることで酸化シリコン(埋め込み絶縁層)がエッチングできる。
次に、第1レジストパターン206を除去し(図2E)、第2シリコンパターン251や露出している第1埋め込み絶縁層202の上面など基板の上に清浄面を露出させるために2層SOI基板を洗浄する。
次に、図2Fの断面に示すように、第1シリコンパターン231,第2埋め込み絶縁パターン241,および第2シリコンパターン251による積層構造体の中央部に開口207aを備える第2レジストパターン207を形成する。開口207aは、図2Gの平面図に示すように、図面において、上下方向の長さは第1電極パターン113の長さに等しく、左右方向の幅は、第1電極パターン113の幅より小さく形成する。なお、図2Fは、図2Gのaa線の断面を示している。ここで、第2レジストパターン207は、図示しない積層構造体の中央部にも上記同様の開口を備える。
例えば、よく知られたポジ型の感光性レジストを積層構造体を含む第1埋め込み絶縁層202の上に塗布し、レジスト層を形成する。レジスト層の層厚は、積層構造体などをエッチングする際の第2レジストパターン207とシリコンのエッチング選択比で決定される。次に、所望のパターンに応じた形状の遮光体を有するレチクル(マスク)を、レジスト層を形成した2層SOI基板に位置合わせをして保持する。感光性レジストの感光波長の光をレチクルに照射し、この遮光体の影(投影像)をレジスト層の上に結像させ、レジスト層に潜像を形成する。
所望のパターンが所望の寸法で得られるように、光を照射する時間を決定した後に照射する。潜像が焼き付けられた状態のレジスト層を現像液に浸し、所望のパターンが所望の寸法で形成できるように、現像液にレジスト層が形成された2層SOI基板を浸す時間を決定し、決定した時間の間だけ、2層SOI基板を現像液に浸す。この後、2層SOI基板全体を乾燥させてレジストを硬化させる。以上のことにより、第2レジストパターン207を形成することができる。
次に、第2レジストパターン207をマスクとして積層構造体の中央部をエッチングし、図2Hに示すように、積層構造体に溝部208aを形成する。同様に、図示していない積層構造体にも溝部を形成する。例えば、公知の技術となっているSiの深堀加工技術であるDRlEエッチング技術で、まず、SF6をエッチングガスとして用いることで、第2シリコンパターン251をエッチングする。次いで、CHF3をエッチングガスとして用いることで第2埋め込み絶縁パターン241をエッチングする。このCHF3によるエッチングでは、第1シリコンパターン231がほとんどエッチングされないので、この層をエッチングストップ層として溝部208aが形成できる。
この後、第2レジストパターン207を除去することで、図2Iの断面図および図2Jの平面図に示すように、第1電極281aおよび第2電極(不図示)と、第1電極281aの配列方向の側部に電気的に接続する2つの第1壁電極282aと、第2電極の配列方向の側部に電気的に接続する2つの第2壁電極(不図示)と、第1電極281aおよび第2電極に接続する第1配線283aおよび第2配線(不図示)とが形成される。なお、図2Iは、図2Jのaa線の断面を示している。
本実施の形態においては、前述した実施の形態1における壁電極が、第2埋め込み絶縁層204および第2シリコン層205を加工することで形成されたものとなる。従って、本実施の形態においては、壁電極となる構造体は、電極と絶縁分離されている。従って、電極と壁電極の上部とを配線で接続する。また、よく知られた斜めからのスパッタ法などにより金属膜を形成し、電極と壁電極の上部とを電気的に接続する状態としてもよい。なお、他の構成は、実施の形態1と同様である。
以上に説明したように、本実施の形態においても、前述した実施の形態1と同様に、壁電極を用いるミラーアレイを備えるMEMS素子が、より容易に製造できるようになる。また、本実施の形態では、途中でエッチングを止める工程がないので、工程制御が容易である。
[実施の形態3]
次に、本発明の実施の形態3について説明する。まず、図3Aの断面図に示すように、基部301と基部301の上の埋め込み絶縁層302と埋め込み絶縁層302上のシリコン層303とを備えたSOI基板を用意する。
次に、図3Bの断面図に示すように、シリコン層303の上に、第1レジストパターン304を形成する。第1レジストパターン304は、図3Cの平面図に示すように、後述する壁電極を形成するための溝部となる部分に対応するパターンを備えている。なお、図3Bは、図3Cのaa線の断面を示している。
例えば、よく知られたポジ型の感光性レジストをシリコン層303の上に塗布し、レジスト層を形成する。レジスト層の層厚は、シリコン層303をエッチングする際の第1レジストパターン304とシリコンのエッチング選択比で決定される。次に、所望のパターンに応じた形状の遮光体を有するレチクル(マスク)を、レジスト層を形成したSOI基板に位置合わせをして保持する。感光性レジストの感光波長の光をレチクルに照射し、この遮光体の影(投影像)をレジスト層の上に結像させ、レジスト層に潜像を形成する。
所望のパターンが所望の寸法で得られるように、光を照射する時間を決定した後に照射する。潜像が焼き付けられた状態のレジスト層を現像液に浸し、所望のパターンが所望の寸法で形成できるように、現像液にレジスト層が形成されたSOI基板を浸す時間を決定し、決定した時間の間だけ、SOI基板を現像液に浸す。この後、SOI基板全体を乾燥させてレジストを硬化させる。以上のことにより、シリコン層303の上に第1レジストパターン304を形成することができる。
次に、図3Dの断面図に示すように、第1レジストパターン304をマスクとしてシリコン層303をエッチングし、所定の間隔を開けて複数の凹部313aを形成する。このとき、図示していない領域に、凹部313aと1列に配置された凹部の組が形成される。この工程では、埋め込み絶縁層302が露出しないように、シリコン層303を途中までエッチングする。例えば、公知の技術となっているSiの深堀加工技術であるDRlEエッチング技術で、SF6をエッチングガスとして用いることで、上述したエッチングが行える。例えば、実験などにより、予めエッチングレートを測定しておき、このエッチングレートより、凹部313aの底部に、シリコン層303の一部が残る処理時間を算出し、この算出結果を上記エッチングに適用させればよい。
次に、第1レジストパターン304を除去し(図3E)、凹部313aや露出している埋め込み絶縁層302の上面など基板の上に清浄面を露出させるためにSOI基板を洗浄する。
次に、図3Fの断面に示すように、第1開口パターン313aおよび第2開口パターン(不図示)を覆う第2レジストパターン305を形成する。第2レジストパターン305は、図3Gの平面図に示すように、後述する第1電極やこれに接続する壁電極となる部分、および第1電極に接続する配線に対応するパターンである。なお、図3Fは図3Gのaa線の断面である。
例えば、よく知られたポジ型の感光性レジストを凹部313aを含む埋め込み絶縁層302の上に塗布し、レジスト層を形成する。レジスト層の層厚は、シリコン層303などをエッチングする際の第2レジストパターン305とシリコンのエッチング選択比で決定される。次に、所望のパターンに応じた形状の遮光体を有するレチクル(マスク)を、レジスト層を形成したSOI基板に位置合わせをして保持する。感光性レジストの感光波長の光をレチクルに照射し、この遮光体の影(投影像)をレジスト層の上に結像させ、レジスト層に潜像を形成する。
所望のパターンが所望の寸法で得られるように、光を照射する時間を決定した後に照射する。潜像が焼き付けられた状態のレジスト層を現像液に浸し、所望のパターンが所望の寸法で形成できるように、現像液にレジスト層が形成されたSOI基板を浸す時間を決定し、決定した時間の間だけ、SOI基板を現像液に浸す。この後、SOI基板全体を乾燥させてレジストを硬化させる。以上のことにより、第2レジストパターン305を形成することができる。
次に、第2レジストパターン305をマスクとしてシリコン層303をエッチングし(図3H)、この後、第2レジストパターン305を除去する。この結果、図3Iの断面図および図3Jの平面図に示すように、第1電極341aと、第1電極341aの配列方向の側部に電気的に接続する2つの第1壁電極342aと、第1電極341aに接続する第1配線343aとが形成される。例えば、公知の技術となっているSiの深堀加工技術であるDRlEエッチング技術で、SF6をエッチングガスとして用いることで、上述したエッチングが行える。ここでは、埋め込み絶縁層302が露出するまでエッチングを行う。なお、図3Iは、図3Jのaa線の断面を示している。他の構成は、実施の形態1と同様である。
以上に説明したように、本実施の形態においても、前述した実施の形態1と同様に、壁電極を用いるミラーアレイを備えるMEMS素子が、より容易に製造できるようになる。
[実施の形態4]
次に、本発明の実施の形態4について説明する。まず、図4Aの断面図に示すように、基部401の上に、第1埋め込み絶縁層402,第1シリコン層403,第2埋め込み絶縁層404,および第2シリコン層405がこの純に積層された2層SOI基板を用意する。
次に、図4Bの断面図に示すように、第2シリコン層405の上に、第1レジストパターン404を形成する。第1レジストパターン404は、図4Cの平面図に示すように、後述する壁電極を形成するための溝部となる部分に対応するパターンを備えている。なお、図4Bは、図4Cのaa線の断面を示している。
例えば、よく知られたポジ型の感光性レジストを第2シリコン層405の上に塗布し、レジスト層を形成する。レジスト層の層厚は、第2シリコン層405をエッチングする際の第1レジストパターン404とシリコンのエッチング選択比で決定される。次に、所望のパターンに応じた形状の遮光体を有するレチクル(マスク)を、レジスト層を形成したSOI基板に位置合わせをして保持する。感光性レジストの感光波長の光をレチクルに照射し、この遮光体の影(投影像)をレジスト層の上に結像させ、レジスト層に潜像を形成する。
所望のパターンが所望の寸法で得られるように、光を照射する時間を決定した後に照射する。潜像が焼き付けられた状態のレジスト層を現像液に浸し、所望のパターンが所望の寸法で形成できるように、現像液にレジスト層が形成されたSOI基板を浸す時間を決定し、決定した時間の間だけ、SOI基板を現像液に浸す。この後、SOI基板全体を乾燥させてレジストを硬化させる。以上のことにより、第2シリコン層405の上に第1レジストパターン404を形成することができる。
次に、第1レジストパターン404をマスクとして第2シリコン層405および第2埋め込み絶縁層404をエッチングし、図4Dの断面図に示すように、所定の間隔を開けて配置される複数の凹部413aを備える積層パターン413を形成する。積層パターン413は、第1シリコン層403,第2埋め込み絶縁層404,および第2シリコン層405の積層構造体に、凹部413aが形成されたものである。
この工程では、例えば、公知の技術となっているSiの深堀加工技術であるDRlEエッチング技術で、まず、SF6をエッチングガスとして用いることで、第2シリコン層405をエッチングする。次いで、CHF3をエッチングガスとして用いることで第2埋め込み絶縁層404をエッチングする。このCHF3によるエッチングでは、第1シリコン層403がほとんどエッチングされないので、この層をエッチングストップ層として凹部413aが形成できる。
次に、第1レジストパターン404を除去し(図4E)、凹部413aや露出している埋め込み絶縁層402の上面など基板の上に清浄面を露出させるためにSOI基板を洗浄する。
次に、図4Fの断面に示すように、凹部413aを覆う第2レジストパターン407を形成する。第2レジストパターン407は、図4Gの平面図に示すように、後述する第1電極やこれに接続する壁電極となる部分、および第1電極に接続する配線に対応するパターンである。なお、図4Fは図4Gのaa線の断面である。
例えば、よく知られたポジ型の感光性レジストを凹部413aを含む埋め込み絶縁層402の上に塗布し、レジスト層を形成する。レジスト層の層厚は、第2シリコン層405などをエッチングする際の第2レジストパターン407とシリコンのエッチング選択比で決定される。次に、所望のパターンに応じた形状の遮光体を有するレチクル(マスク)を、レジスト層を形成したSOI基板に位置合わせをして保持する。感光性レジストの感光波長の光をレチクルに照射し、この遮光体の影(投影像)をレジスト層の上に結像させ、レジスト層に潜像を形成する。
所望のパターンが所望の寸法で得られるように、光を照射する時間を決定した後に照射する。潜像が焼き付けられた状態のレジスト層を現像液に浸し、所望のパターンが所望の寸法で形成できるように、現像液にレジスト層が形成されたSOI基板を浸す時間を決定し、決定した時間の間だけ、SOI基板を現像液に浸す。この後、SOI基板全体を乾燥させてレジストを硬化させる。以上のことにより、第2レジストパターン407を形成することができる。
次に、第2レジストパターン407をマスクとして第2シリコン層405をエッチングし(図4H)、この後、第2レジストパターン407を除去する。この結果、図4Iの断面図および図4Jの平面図に示すように、第1電極481aと、第1電極481aの配列方向の側部に電気的に接続する2つの第1壁電極482aと、第1電極481aに接続する第1配線483aとが形成される。例えば、公知の技術となっているSiの深堀加工技術であるDRlEエッチング技術で、SF6をエッチングガスとして用いることで、上述したエッチングが行える。ここでは、埋め込み絶縁層402が露出するまでエッチングを行う。なお、図4Iは、図4Jのaa線の断面を示している。他の構成は、実施の形態1〜3と同様である。
以上に説明したように、本実施の形態においても、前述した実施の形態1と同様に、壁電極を用いるミラーアレイを備えるMEMS素子が、より容易に製造できるようになる。
ここで、壁電極について図5A〜図5Dを用いて説明する。図5Aに示すように、単純な平行平板形の静電駆動型デバイスでは、板状の可動梁501に板状の電極502が対向して配置している。この場合、可動梁501の変位によらず、可動梁501が電極502と重なりを持つ領域では、可動梁501に対してほぼ垂直に、矢視線で示すような電界が作用している。これに対し、可動梁501の端部では電界は弧を描くように変形している。端部の電界は、変形をしているものの、端部における電界は、可動梁501を電極502に引き寄せるように作用している。
この場合、可動梁501と電極502の間に印加する電圧を大きくしていくと、図5Bに示すように、可動梁501の変位は大きくなり、ついには静電引力に対してばねの復元力では対応しきれなくなり、可動梁501は姿勢を保てずに電極502に一部が衝突してしまう。
以上の構成に対し、図5Cに示すように、電極511に加えて壁電極512を備えている場合、可動梁501の変位が小さいときは、壁電極512および電極511の両方に、可動梁501を図の下方に引き下げる方向に電界が形成される。これに対して、図5Dに示すように、可動梁501構造の変位が大きくなり電極511に近づき、2つの壁電極512の間に可動梁501構造が入り込むと、壁電極512の上部と可動梁501の端部との間に形成される電界は、可動梁501を電極511の側から引き離すような方向(図の上方)に作用する静電力を形成する。
このため、壁電極512を備える場合、可動梁501の変位が大きくなっても、2つの壁電極512により上方への引き戻し効果が大きく作用するので、上述したような急激な衝突を発生させることなく、可動梁501構造を変位させることが可能となり、MEMSデバイスの使用可能領域を大きくさせることができるようになる。
また、壁電極512を用いることで、隣接する電極502からの電界を遮断するためのシールド効果がある。これにより、隣り合うミラー素子間の様々な干渉を抑制できるようになり、複数のミラー素子をより近設させることができる。