JP5276036B2 - Ｍｅｍｓ素子とその製造方法 - Google Patents

Description

本発明は、光通信用の波長選択スイッチ等に使用される静電駆動型のＭＥＭＳ素子とその製造方法に関するものである。

大容量の情報（データ）を伝送するために光通信が利用されるようになった。光ネットワークの中では、赤外線の生成、伝送、切り替え、受光をする素子を使用している。これらの素子を電子制御することによって、情報を伝達している。光の切り替えのために使用される素子は、光スイッチ素子と呼ばれ、波長多重されている光を分波して波長ごとに光路を切り替える波長選択スイッチ（Wavelength Selective Switch；ＷＳＳ）、波長多重されている光を分波しないでその光路を切り替える光クロスコネクトスイッチ（Optical Cross Connect Switch；ＯＸＣ）などのスイッチがある。これらの光スイッチは、ＭＥＭＳ（Micro Electro Mechanical Systems）あるいは液晶、ＰＬＣ（Planar Waveguide Circuits）などを使用して構成されている。

ＰＬＣを使用する場合、光導波路で構成された干渉装置と局所加熱構造を利用して、温度によって干渉状態を変えて光路を切り替えるＴＯスイッチで光スイッチを実現している。この場合、１×２のスイッチが実現できるので、１×Ｎのスイッチを構成するには１×２のスイッチを多段に接続する。そして、この光スイッチと、波長多重されている光を波長ごとに分波する素子と、光路を切り替えた後に合波する素子とを組み合わせてＷＳＳを構成する。ＰＬＣの場合には、分波と合波をＡＷＧ（Arrayed Waveguide Grating）で実現しているので、信号光を光導波路から外部に取り出すことなくスイッチングを実現することができる。

これに対して、ＭＥＭＳと液晶を利用したＷＳＳは、ファイバで伝送されてきた信号光をいったんファイバの外の空間に取り出し、グレーティングなどの波長分散素子を使用して、波長多重された光を波長ごとに異なる位置に導く。ＭＥＭＳを使用したＷＳＳの場合には、光の波長ごとに異なる位置にＭＥＭＳミラーを配置している。ｎ波の光を取り扱うスイッチの場合には、ｎ個のＭＥＭＳミラーを配置する。ＭＥＭＳミラーに照射される光とＭＥＭＳミラーとの相対角度を変化させることによって、反射光の伝播する方向の制御、すなわちスイッチングを実現している。

光の分波にグレーティングなどの波長分散素子を使用した場合には、異なる波長の光を分離できるが、虹に見られるように連続した波長の光は連続した空間に分波される。すなわち、波長差の小さい２つの光は、近接した空間に分波される。通信用の光も、ＩＴＵ（International Telecommunication Union）が規定したグリッドと呼ばれる周波数に中心波長がある光を利用する。そのため、ＷＳＳでは、取り扱える波長数に応じた数のＭＥＭＳミラーを、波長に応じた（正確には波長と光学系に応じた）間隔で近接してアレイ状に配置することが必須となる。現状のＭＥＭＳミラーでは、ミラーの間隔が、１００μｍ程度の間隔となる。
このＭＥＭＳミラーアレイでは、電磁力を利用するミラー構造や、静電気力を利用するミラー構造が利用されている。いずれの力を利用するミラー構造でも、可動構造と固定構造との間、すなわち離れた構造体の間に力が作用するように設計されている。

ＷＳＳに用いるＭＥＭＳミラーでは、原理的にミラーを近接配置しなければならないことと、離れた構造体の間に作用する力を使用していることから、作用力が隣接するミラーにも作用してしまう、いわゆる干渉が発生してしまうという問題がある。静電引力を利用する場合には電気干渉となり、電磁力を使用する場合には磁気干渉となる。
いずれにしても干渉を抑止するためには、電場シールドあるいは磁気シールドなどの遮蔽技術を利用しなければならないが、１００μｍ程度と近接したＭＥＭＳミラーの間に効果的な遮蔽構造を配置することは非常に困難である。

ミラー間の干渉を防止する方法としては、特許文献１で示されているように、隣接するミラー構造間に壁状の構造を配置する方法や、特許文献２で示されているように、隣接するミラーあるいは配線までの距離を大きくする方法や、電位がかかる配線などの構造を平面ＧＮＤ電極の下層に配置する多層構造を利用する方法などがある。しかし、ＷＳＳに用いられるＭＥＭＳミラーアレイは、光学設計で決定される厳密な位置にミラー構造を配置することが求められ、ミラー構造間距離を大きくすることも、配線とミラー構造間の距離を自由に大きくすることもできず、電気干渉が大きくなってしまうという問題が発生しやすい。

また、隣接ミラー構造間に壁などの構造体を配置することは非常に有効であるが、スイッチの特性を考慮すると、隣接するミラー間の距離は際限なく小さいほうが良く、電気シールドのための構造を配置することによって、スイッチの特性を下げて妥協しなければならないという問題がある。ミラーチップと電極チップを接合するバルクマイクロマシーニング技術によってミラーを形成する場合には、電極チップ側に電気シールドのための構造を形成するのが一般的である。

例えば、駆動電極構造を立体的に形成して、その電極構造内に可動電極が入り込むような構造を採用している素子の場合には、可動電極の上部から回り込む電界が隣の素子の可動電極に影響を与える可能性がある。
このような電界をシールドするために、例えば図８、図９、図１０に示すようにミラー基板側にも電界シールド構造を形成した例が非特許文献１に開示されている。図８は非特許文献１に開示されたＷＳＳチップの斜視図、図９は図８のＷＳＳチップのＡ−Ａ’線断面図、図１０は図８のＷＳＳチップのＣ−Ｃ’線断面図である。

ＷＳＳチップは、ミラー基板１００と電極基板２００とを接合し、ミラー基板１００に形成された平面視矩形の開口部１０１に電界シールド基板３００が嵌挿された構造を有している。図９、図１０に示すように、ミラー基板１００は、シリコンからなる支持層１０２と、シリコン酸化膜からなる埋め込み酸化膜（Buried Oxide；ＢＯＸ）層１０３と、ＳＯＩ（Silicon on Insulator）層１０４とからなる。支持層１０２とＢＯＸ層１０３には、ＳＯＩ層１０４が露出する開口部１０１が形成されている。開口部１０１のＳＯＩ層１０４には、板ばね１０５ａ，１０５ｂと、ミラー１０６と、連結部１０７ａ，１０７ｂとが形成されている。ミラー１０６は、一対の連結部１０７ａ，１０７ｂを通る、ｙ軸と平行な第１の回動軸廻りに回動することができ、またミラー１０６の長さ方向と直交するｘ軸と平行な第２の回動軸廻りに回動することができる。板ばね１０５ａ、連結部１０７ａ、ミラー１０６、連結部１０７ｂおよび板ばね１０５ｂの整列が１つのＭＥＭＳミラー素子のミラー基板側の構造を形成しており、このような構造が整列方向と垂直なｘ軸方向に沿って複数配置されて、ＭＥＭＳミラーアレイのミラー基板側の構造を形成している。

電極基板２００の上には、１つのＭＥＭＳミラー素子毎に、板ばね駆動電極２０１ａ，２０１ｂ，ミラー駆動電極２０２が設けられている。板ばね駆動電極２０１ａ，２０１ｂは、ｙ軸と平行な方向、すなわち板ばね１０５ａ，１０５ｂの整列方向と平行な方向に沿って溝が形成された、断面がＵ字型の形状となっている。このような板ばね駆動電極２０１ａ，２０１ｂおよびミラー駆動電極２０２が１つのＭＥＭＳミラー素子の電極基板側の構造を形成しており、このような構造がｘ軸方向に沿って複数配置されて、ＭＥＭＳミラーアレイの電極基板側の構造を形成している。
電界シールド基板３００は、ミラー基板１００の開口部１０１の深さ（支持層１０２とＢＯＸ層１０３とを足した厚さ）よりも薄いチップとして形成されるため、支持層１０２の表面の高さよりもやや低めに電界シールド基板３００の表面が位置する。

特開２００７−２４８８０９号公報 国際公開ＷＯ０６／０７３１１１

M.Usui，S.Uchiyama，E.Hashimoto，K.Hadama，Y.Ishii，N. Matsuura，T.Sakata，N.Shimoyama，Y.Sato，H.Ishii，T.Matsuura，F.Shimokawa，and Y.Uenishi，"Electrically Separated Two-axis MEMS Mirror Array Module for Wavelength Selective Switches"，Proc.of Optical MEMS'2009，Clearwater Beach，Florida，USA，Aug.17-20，2009，pp.158-159

図９、図１０に図示するように電界シールド基板３００はミラー基板１００のＳＯＩ層１０４に接するように配置されるが、板ばね１０５ａ，１０５ｂには接触しないように配することが構造的に望まれる。しかしながら、実際には、電界シールド基板３００をミラー基板１００の開口部１０１に嵌挿する際に、電界シールド基板３００が板ばね１０５ａ，１０５ｂと接触してしまう可能性があり、電界シールド基板３００が板ばね１０５ａ，１０５ｂと接触してしまうと、板ばね１０５ａ，１０５ｂなどのミラーの構造体が破損する可能性が大きくなり、素子の歩留りが低下してしまうという問題点があった。

本発明は、上記課題を解決するためになされたもので、電界シールド基板と板ばね等の可動電極との衝突を防止することができ、素子の歩留りを向上させることができるＭＥＭＳ素子とその製造方法を提供することを目的とする。

本発明のＭＥＭＳ素子は、第１の基板と、この第１の基板と対向して配置された第２の基板と、前記第１の基板の前記第２の基板と対向しない側の面上に接合された第３の基板と、前記第１の基板に変位可能に形成された可動電極と、前記第１の基板の前記第２の基板と対向しない側の面から前記可動電極まで至る開口部と、前記第２の基板の前記第１の基板と対向する側の面上に、前記可動電極との間に空隙を設けた状態で対向して配置された、前記可動電極を駆動する固定電極と、前記第３の基板の前記第１の基板と対向する側の面上に形成され、前記第１の基板の開口部に嵌挿されるシールド電極とを備え、前記第３の基板の水平方向の大きさは、前記第１の基板の開口部の水平方向の大きさよりも大きく、前記シールド電極の厚さは、前記第１の基板の開口部の深さと同じかあるいは前記第１の基板の開口部の深さよりも薄く、前記シールド電極が形成された側の前記第３の基板の面のうち前記シールド電極が形成されていない周辺部の面と、前記第３の基板と対向する側の前記第１の基板の面のうち前記開口部の周辺部の面とを接触させることにより、前記第３の基板及び前記シールド電極の厚さ方向の位置が固定されることを特徴とするものである。
また、本発明のＭＥＭＳ素子の１構成例において、前記シールド電極は、前記可動電極と対向する位置に形成された凹部を有することを特徴とするものである。

また、本発明のＭＥＭＳ素子の製造方法は、第１のＳＯＩ基板のＳＯＩ層に可動電極を形成する可動電極形成工程と、前記第１のＳＯＩ基板のシリコン支持層と埋め込み酸化膜層の一部であって、前記可動電極が形成された領域に存在する前記シリコン支持層と埋め込み酸化膜層とを、前記可動電極が露出するまでエッチング除去して前記第１のＳＯＩ基板に開口部を形成する開口部形成工程と、前記第１のＳＯＩ基板を所定の大きさに加工する第１のダイシング工程と、電極基板上に固定電極を形成する電極基板形成工程と、前記第１のＳＯＩ基板と前記電極基板とを、前記可動電極と前記固定電極とが離間して対向するように配置して接合する第１の基板接合工程と、前記第１のＳＯＩ基板とシリコン支持層の厚さが同じ第２のＳＯＩ基板のシリコン支持層を、前記第１のＳＯＩ基板の開口部の水平方向の大きさよりも小さいシールド電極の領域が残るようにエッチング除去するシールド電極形成工程と、前記第２のＳＯＩ基板を所定の大きさに加工する第２のダイシング工程と、前記第２のＳＯＩ基板のシールド電極を前記第１のＳＯＩ基板の開口部に嵌挿して、前記第１のＳＯＩ基板と前記第２のＳＯＩ基板とを接合する第２の基板接合工程とを備え、前記第２のＳＯＩ基板の加工後の水平方向の大きさは、前記第１のＳＯＩ基板の開口部の水平方向の大きさよりも大きいことを特徴とするものである。
また、本発明のＭＥＭＳ素子の製造方法の１構成例は、さらに、前記第２のダイシング工程の前に、前記第２のＳＯＩ基板のシールド電極の周囲の埋め込み酸化膜層をエッチング除去する埋め込み酸化膜層除去工程を備えることを特徴とするものである。

また、本発明のＭＥＭＳ素子の製造方法は、ＳＯＩ基板のＳＯＩ層に可動電極を形成する可動電極形成工程と、前記ＳＯＩ基板のシリコン支持層と埋め込み酸化膜層の一部であって、前記可動電極が形成された領域に存在する前記シリコン支持層と埋め込み酸化膜層とを、前記可動電極が露出するまでエッチング除去して前記ＳＯＩ基板に開口部を形成する開口部形成工程と、前記ＳＯＩ基板を所定の大きさに加工する第１のダイシング工程と、電極基板上に固定電極を形成する電極基板形成工程と、前記ＳＯＩ基板と前記電極基板とを、前記可動電極と前記固定電極とが離間して対向するように配置して接合する第１の基板接合工程と、電界シールド基板に、前記ＳＯＩ基板の開口部の水平方向の大きさよりも小さい導電材料からなるシールド電極を接合するシールド電極接合工程と、前記電界シールド基板を所定の大きさに加工する第２のダイシング工程と、前記シールド電極を前記ＳＯＩ基板の開口部に嵌挿して、前記ＳＯＩ基板と前記電界シールド基板とを接合する第２の基板接合工程とを備え、前記電界シールド基板の加工後の水平方向の大きさは、前記ＳＯＩ基板の開口部の水平方向の大きさよりも大きく、前記シールド電極の厚さは、前記ＳＯＩ基板の開口部の深さと同じかあるいは前記ＳＯＩ基板の開口部の深さよりも薄いことを特徴とするものである。
また、本発明のＭＥＭＳ素子の製造方法の１構成例は、さらに、前記第２のダイシング工程の前に、前記シールド電極の前記可動電極と対向する位置に凹部を形成する凹部形成工程を備えることを特徴とするものである。

本発明によれば、第３の基板の水平方向の大きさを、第１の基板の開口部の水平方向の大きさよりも大きくすることにより、シールド電極を第１の基板の開口部に嵌挿したときに、第３の基板が第１の基板と接触して、第３の基板の厚さ方向の位置が固定される。このとき、シールド電極の厚さは、第１の基板の開口部の深さと同じかあるいは第１の基板の開口部の深さよりも薄いので、シールド電極と可動電極とが衝突することはない。その結果、本発明では、電気干渉を防止する電界シールド基板としてその効果を実現できる形状・構造の第３の基板を実現することができ、かつ第３の基板を第１の基板に接合する際に、シールド電極と可動電極とが衝突して可動電極が破損することを防止することができ、歩留まりを向上させることができる。

また、本発明では、シールド電極の可動電極と対向する位置に凹部を形成することにより、シールド電極と可動電極との衝突の可能性を更に低減することができる。

また、本発明では、可動電極を形成した第１のＳＯＩ基板とシリコン支持層の厚さが同じ第２のＳＯＩ基板のシリコン支持層を、第１のＳＯＩ基板の開口部の水平方向の大きさよりも小さいシールド電極の領域が残るようにエッチング除去し、第２のＳＯＩ基板の加工後の水平方向の大きさが第１のＳＯＩ基板の開口部の水平方向の大きさよりも大きくなるように第２のＳＯＩ基板を加工し、第２のＳＯＩ基板のシールド電極を第１のＳＯＩ基板の開口部に嵌挿して、第１のＳＯＩ基板と第２のＳＯＩ基板とを接合する。これにより、本発明では、シールド電極を第１のＳＯＩ基板の開口部に嵌挿したときに、第２のＳＯＩ基板が第１のＳＯＩ基板と接触して、第２のＳＯＩ基板の厚さ方向の位置が固定される。このとき、シールド電極の厚さは、第１のＳＯＩ基板の支持層の厚さと同じなので、シールド電極と可動電極とが衝突することはない。その結果、本発明では、電気干渉を防止する電界シールド基板としてその効果を実現できる形状・構造の第２のＳＯＩ基板を実現することができ、かつ第２のＳＯＩ基板を第１のＳＯＩ基板に接合する際に、シールド電極と可動電極とが衝突して可動電極が破損することを防止することができ、歩留まりを向上させることができる。

また、本発明では、電界シールド基板に、ＳＯＩ基板の開口部の水平方向の大きさよりも小さく、かつＳＯＩ基板の開口部の深さと同じかあるいはＳＯＩ基板の開口部の深さよりも薄い導電材料からなるシールド電極を接合し、電界シールド基板の加工後の水平方向の大きさがＳＯＩ基板の開口部の水平方向の大きさよりも大きくなるように電界シールド基板を加工し、シールド電極をＳＯＩ基板の開口部に嵌挿して、ＳＯＩ基板と電界シールド基板とを接合する。これにより、本発明では、シールド電極をＳＯＩ基板の開口部に嵌挿したときに、電界シールド基板がＳＯＩ基板と接触して、電界シールド基板の厚さ方向の位置が固定される。このとき、シールド電極の厚さは、ＳＯＩ基板の開口部の深さと同じかあるいはＳＯＩ基板の開口部の深さよりも薄いので、シールド電極と可動電極とが衝突することはない。その結果、本発明では、電気干渉を防止する基板としてその効果を実現できる形状・構造の電界シールド基板を実現することができ、かつ電界シールド基板をＳＯＩ基板に接合する際に、シールド電極と可動電極とが衝突して可動電極が破損することを防止することができ、歩留まりを向上させることができる。

本発明の実施の形態に係るＷＳＳチップの斜視図である。 本発明の実施の形態に係るＷＳＳチップの断面図である。 本発明の実施の形態においてミラー基板に電界シールド基板を嵌挿する前のＷＳＳチップの断面図である。 本発明の実施の形態に係るＷＳＳチップの断面図である。 本発明の実施の形態に係るＷＳＳチップのミラーと板ばねと電極の構造を示す斜視図である。 本発明の実施の形態において板ばねが下方向に変位したときの様子を示す断面図である。 本発明の実施の形態において板ばねが変位していないときの様子を示す断面図である。 従来のＷＳＳチップの斜視図である。 従来のＷＳＳチップの断面図である。 従来のＷＳＳチップの断面図である。

以下、図面を参照して本発明の実施の形態について詳細に説明する。図１は本発明の実施の形態に係るＭＥＭＳ素子であるＷＳＳチップの斜視図である。ＷＳＳチップは、ミラー基板１００と電極基板２００とを接合し、ミラー基板１００に形成された平面視矩形の開口部１０１に電界シールド基板３００ａが嵌挿された構造を有している。電界シールド基板３００ａは、ミラー基板１００の支持層をエッチング除去した開口部１０１よりも幅広の張出部３０１を有しているため、電界シールド基板３００ａがミラー基板１００の開口部１０１に嵌め込まれた際に、この張出部３０１がミラー基板１００の支持層の表面に接するように接合される。

図２は図１のＷＳＳチップのＢ−Ｂ’線断面図、図３はミラー基板１００に電界シールド基板３００ａを嵌挿する前のＷＳＳチップの断面図、図４は図１のＷＳＳチップのＤ−Ｄ’線断面図、図５は図１のＷＳＳチップのミラーと板ばねと電極の構造を示す斜視図である。なお、図５では、記載を容易にするため、板ばねの上部にある電界シールド基板３００ａの記載を省略している。

図２〜図５に示すように、ミラー基板１００は、シリコンからなる支持層１０２と、シリコン酸化膜からなるＢＯＸ層１０３と、ＳＯＩ層１０４とからなる。支持層１０２とＢＯＸ層１０３には、ＳＯＩ層１０４が露出する開口部１０１が形成されている。開口部１０１のＳＯＩ層１０４には、可動電極である板ばね１０５ａ，１０５ｂと、ミラー１０６と、連結部１０７ａ，１０７ｂとが形成されている。板ばね１０５ａ，１０５ｂの一端は、周辺部のＳＯＩ層１０４である枠部（不図示）に固定されている。図２〜図５の例では、ｙ軸方向に平行な線上に、板ばね１０５ａおよび板ばね１０５ｂが整列されている。また、板ばね１０５ａおよび板ばね１０５ｂは、各々の他端が、ミラー基板の法線方向（ｚ軸方向）に変位可能な片持ち梁構造となっている。

板ばね１０５ａと板ばね１０５ｂの間には、屈曲可能な一対の連結部１０７ａ，１０７ｂにより連結されてミラー１０６が配置されている。ミラー１０６は、板ばね１０５ａおよび板ばね１０５ｂと１列に配列されて板ばね１０５ａと板ばね１０５ｂの間に回動可能に配置されている。連結部１０７ａは、板ばね１０５ａの他端とミラー１０６とを連結し、連結部１０７ｂは、板ばね１０５ｂの他端とミラー１０６とを連結している。図２〜図５の例では、ｙ軸方向に平行な線上に、板ばね１０５ａ、連結部１０７ａ、ミラー１０６、連結部１０７ｂ、板ばね１０５ｂが順に整列している。

ミラー１０６は、一対の連結部１０７ａ，１０７ｂを通る、ｙ軸と平行な第１の回動軸廻りに回動することができ、またミラー１０６の長さ方向と直交するｘ軸と平行な第２の回動軸廻りに回動することができる。ミラー１０６の表面には、金やアルミニウムなどから構成された反射膜が形成され、例えば赤外領域の光を反射可能としている。以上のような板ばね１０５ａ、連結部１０７ａ、ミラー１０６、連結部１０７ｂおよび板ばね１０５ｂの整列が１つのＭＥＭＳミラー素子のミラー基板側の構造を形成しており、このような構造が整列方向と垂直なｘ軸方向に沿って複数配置されて、ＭＥＭＳミラーアレイのミラー基板側の構造を形成している。

一方、電極基板２００の上には、１つのＭＥＭＳミラー素子毎に、板ばね駆動電極２０１ａ，２０１ｂ，ミラー駆動電極２０２ａ，２０２ｂが設けられている。ミラー基板１００と電極基板２００とが接合されたとき、板ばね駆動電極２０１ａ，２０１ｂは、それぞれ板ばね１０５ａ，１０５ｂと対向するように配置され、ミラー駆動電極２０２ａ，２０２ｂは、ミラー１０６と対向するように配置されている。板ばね駆動電極２０１ａ，２０１ｂは、ｙ軸と平行な方向、すなわち板ばね１０５ａ，１０５ｂの整列方向と平行な方向に沿って溝が形成された、断面がＵ字型の形状となっている。この板ばね駆動電極２０１ａ，２０１ｂの大きさは、図６に示すように、板ばね１０５ａ，１０５ｂが下方向に変位したときに、対向する板ばね駆動電極２０１ａ，２０１ｂと触れることなく板ばね駆動電極２０１ａ，２０１ｂの溝の中に入ることができるように設定されている。

以上のような板ばね駆動電極２０１ａ，２０１ｂおよびミラー駆動電極２０２ａ，２０２ｂが１つのＭＥＭＳミラー素子の電極基板側の構造を形成しており、このような構造がｘ軸方向に沿って複数配置されて、ＭＥＭＳミラーアレイの電極基板側の構造を形成している。すなわち、一対の板ばね１０５ａ，１０５ｂと、ミラー１０６と、一対の連結部１０７ａ，１０７ｂと、一対の板ばね駆動電極２０１ａ，２０１ｂと、一対のミラー駆動電極２０２ａ，２０２ｂで１つのＭＥＭＳミラー素子が構成されている。

板ばね駆動電極２０１ａ，２０１ｂには、板ばね１０５ａ，１０５ｂを駆動するための駆動電圧が、図示しない板ばね駆動電極配線を介して供給される。また、ミラー駆動電極２０２ａ，２０２ｂには、ミラー１０６を駆動するための駆動電圧が、図示しないミラー駆動電極配線を介して供給される。なお、板ばね１０５ａ，１０５ｂとミラー１０６と連結部１０７ａ，１０７ｂとは、等電位とされる。ここで、等電位とは、例えば接地電位とすればよい。

次に、ＭＥＭＳミラー素子の動作について説明する。まず、第２の回動軸廻りの回動について説明する。まず、板ばね駆動電極２０１ｂに所定の駆動電圧を印加することで、発生した静電引力により板ばね１０５ｂに対して電極基板２００の側に引き寄せる力を加えれば、板ばね１０５ｂが、枠部に支持されている一端を支点としてたわみ（変形し）、板ばね１０５ｂの他端が電極基板２００の側に引き寄せられるように変位する。この結果、ミラー１０６は、連結部１０７ａを支点として連結部１０７ｂの側が電極基板２００の側に引き寄せられるようにして回動する。これは、ＭＥＭＳミラー素子の配列方向（ｘ軸方向）に平行な、ミラー１０６の中央部を通る第２の回動軸廻りにミラー１０６が回動していることになる。

一方、板ばね駆動電極２０１ａに所定の駆動電圧を印加することで、静電引力により板ばね１０５ａに対して電極基板２００の側に引き寄せる力を加えれば、板ばね１０５ａが、枠部に支持されている一端を支点としてたわみ、板ばね１０５ａの他端が電極基板２００の側に引き寄せられるように変位する。この結果、ミラー１０６は、連結部１０７ｂを支点として連結部１０７ａの側が電極基板２００の側に引き寄せられるようにして回動する。この回動動作は、板ばね駆動電極２０１ｂに駆動電圧を印加する場合と反対の方向にミラー１０６を回動させることになる。

次に、第１の回動軸廻りの回動について説明する。ミラー駆動電極２０２ａ，２０２ｂに印加する電圧を制御することで、一対の連結部１０７ａ，１０７ｂを通る第１の回動軸廻りにミラー１０６を回動させることができる。例えば、ミラー駆動電極２０２ａに対してミラー駆動電極２０２ｂよりも高い電圧を印加すれば、ミラー１０６は、第１の回動軸を中心として、ミラー駆動電極２０２ａの側に傾くように回動する。以上のようにして、ミラー１０６は、直交する２軸で回動する。

本実施の形態では、板ばね駆動電極２０１ａ，２０１ｂを、断面がＵ字型の形状とすることにより、以下に説明するように、隣接配置されているＭＥＭＳミラー素子との間のクロストークを抑制することができるようになる。ＭＥＭＳミラー素子は、隣接するＭＥＭＳミラー素子との間隔を狭くして配置されるため、板ばね駆動電極２０１ａ，２０１ｂを単純な平行平板電極とした場合、静電引力が当該ＭＥＭＳミラー素子の板ばねに対してだけでなく、隣のＭＥＭＳミラー素子の板ばねにも影響を与え、その位置が変位してしまうことがある。この結果、隣り合うミラー１０６の間で電気干渉（クロストーク）が発生する場合がある。

これに対して、本実施の形態では、板ばね駆動電極２０１ａ，２０１ｂを、断面がＵ字型の形状とすることにより、ＭＥＭＳミラー素子毎に板ばねを駆動するための電界を分離することができ、クロストークを抑制することができる。ただし、図６に示したように、板ばね１０５ａ，１０５ｂが板ばね駆動電極２０１ａ，２０１ｂの溝の中に入る場合には、当該板ばね駆動電極２０１ａ，２０１ｂの上部から回り込む電界が隣のＭＥＭＳミラー素子の板ばね１０５ａ，１０５ｂに影響を与える可能性がある。そこで、本実施の形態では、このような電界の回り込みを防止するために、ミラー基板１００の開口部１０１に電界シールド基板３００ａを嵌挿している。

図２〜図４に示すように、電界シールド基板３００ａは、シリコンからなるシールド電極３０２と、ＢＯＸ層３０３と、ＳＯＩ層３０４とからなる。シールド電極３０２は、板ばね１０５ａ，１０５ｂ、ミラー１０６および連結部１０７ａ，１０７ｂと等電位（接地電位）とされる。

電界シールド基板３００ａをミラー基板１００の開口部１０１に嵌挿したとき、板ばね１０５ａ，１０５ｂの上部にシールド電極３０２とＢＯＸ層３０３とＳＯＩ層３０４とが配置され、またミラー１０６と連結部１０７ａ，１０７ｂとが露出するように電界シールド基板３００ａにはシールド電極３０２とＢＯＸ層３０３とＳＯＩ層３０４とを貫通する開口部３０５が形成されている。本実施の形態の素子をＷＳＳチップとして使用する場合、図４に示すように、信号光は、開口部３０５を通ってミラー１０６に入射して反射され、再び開口部３０５を通って外部に出射することになる。上記のように、板ばね駆動電極２０１ａ，２０１ｂおよびミラー駆動電極２０２ａ，２０２ｂに印加する駆動電圧を制御することで、ミラー１０６の回動角を制御することができ、入射光を所望の角度に反射できるようになっている。

電界シールド基板３００ａのＢＯＸ層３０３およびＳＯＩ層３０４の水平方向（ｘ軸方向およびｙ軸方向）の大きさは、ミラー基板１００の開口部１０１の水平方向の大きさよりも大きくなるように設定されている。この開口部１０１よりも幅広のＢＯＸ層３０３およびＳＯＩ層３０４が張出部３０１を構成している。電界シールド基板３００ａをミラー基板１００の開口部１０１に嵌挿するときに電界シールド基板３００ａを降下させると、図２、図４に示すように、張出部３０１のＢＯＸ層３０３がミラー基板１００の支持層１０２と接触して、電界シールド基板３００ａのｚ軸方向の位置が固定される。電界シールド基板３００ａのシールド電極３０２の厚さは、ミラー基板１００の支持層１０２と同じかあるいは支持層１０２よりも薄くなるように設定されている。したがって、電界シールド基板３００ａをミラー基板１００の開口部１０１に嵌挿したときに、シールド電極３０２が板ばね１０５ａ，１０５ｂなどのミラーの構造体と衝突することはない。ミラー基板１００の支持層１０２とＢＯＸ層１０３とを足した厚みと、シールド電極３０２の厚みとの差が、シールド電極３０２と板ばね１０５ａ，１０５ｂとの間隔になる。

さらに、シールド電極３０２の板ばね１０５ａ，１０５ｂと対向する面には、凹部３０６が形成されている。この凹部３０６は、電界シールド基板３００ａがミラー基板１００の開口部１０１に嵌挿されたとき、板ばね１０５ａ，１０５ｂと対向し、かつｙ軸と平行な方向、すなわち板ばね１０５ａ，１０５ｂの整列方向と平行な方向に沿って延びるように形成されている。凹部３０６の大きさは、図７に示すように、板ばね１０５ａ，１０５ｂが変位していないときに凹部３０６の中に入ることができるように設定されている。

次に本実施の形態に係るＷＳＳチップの製造方法について説明する。まず、ミラー基板１００の製造方法について述べる。ミラー基板１００は、ＳＯＩの基板を利用して作製する。ＳＯＩ基板をスターティング基板として、公知のリソグラフィ技術を使用してＳＯＩ層１０４に板ばね１０５ａ，１０５ｂ、ミラー１０６および連結部１０７ａ，１０７ｂを形成する。

最初に、スピンコーティング法を使用してＳＯＩ層１０４の面上に感光性レジストを所望の膜厚で塗布する。パターンに応じた形状の遮光体を有するレチクル（マスク）を、感光性レジストを塗布した基板に位置合わせをして保持する。感光性レジストの感光波長の光をレチクルに照射して、その遮光体の影を、感光性レジストを塗布したウエハ上で結像させる。所望のパターンが所望の寸法で得られるように、光を照射する時間を決定した後に照射する。潜像が焼き付けられた状態のレジストを現像液に浸し、所望のパターンが所望の寸法で形成できるように、現像液にレジスト付きウエハを浸す時間を決定し、その決定した時間の間だけ、ウエハを現像液に浸す。その後ウエハ全体を乾燥させてレジストを硬化させる。ここまでで、ＳＯＩ基板上にレジストのパターンを形成できた。

次に、形成したレジストをマスクにして、シリコンの深堀加工技術であるＤＲＩＥ（Deep Reactive Ion Etching ）エッチング技術を用いてＳＯＩ層１０４に板ばね１０５ａ，１０５ｂ、ミラー１０６および連結部１０７ａ，１０７ｂなどを形成する。その際に、エッチング中間膜を利用しても良いし、レジストをエッチングマスクとして直接的にシリコンを加工してもよい。シリコンのエッチング後にマスクに使用した感光性レジストを除去する。除去後は清浄なシリコン面を露出させるために洗浄をする。

その後、ベース基板（支持層１０２）を加工する。まず、ＳＯＩ面側に保護用の有機膜を塗布する。感光性レジストを使用しても良いし、ポリイミドなどの加工性が明らかとなっている膜を利用しても良い。この膜は最終的に除去しなければならないので、剥離性、除去性に富んだ膜を利用することが望ましい。ただし、この保護膜がついている状態で裏面の加工にレジストを使用するので、その際に問題を発生させない材料を選択することが必須となる。

ＳＯＩ層１０４の表面に保護膜を形成した後に、支持層１０２に感光性レジスト膜と塗布する。この感光性レジストの塗布の場合には、ＳＯＩ面側が塗布装置の試料台に接触することになるが、保護膜が堆積されているので、ＳＯＩ面に形成した構造が破損することはない。

感光性レジストを塗布した後に、所望のパターンに応じた形伏の遮光体を有するレチクル（マスク）を、感光性レジストを塗布した基板に位置合わせ、特にＳＯＩ面の構造体との位置合わせをして保持する。感光性レジストの感光波長の光をレチクルに照射して、その遮光体の影を、感光性レジストを塗布したウエハ上で結像させる。そして、所望のパターンが所望の寸法で得られるように、光を照射する時間を決定した後に照射する。潜像が焼き付けられた状態のレジストを現像液に浸し、所望のパターンが所望の寸法で形成できるように、現像液にレジスト付きウエハを浸す時間を決定し、その決定した時間の間だけ、ウエハを現像液に浸す。その後ウエハ全体を乾燥させてレジストを硬化させる。ここまでで、ベース基板上にレジストのパターンを形成できた。

次に、形成したレジストをマスクにして、シリコンの深堀加工技術であるＤＲＩＥエッチング技術を用いてＳＯＩ層１０４にミラー１０６および連結部１０７ａ，１０７ｂを形成した部分の不要な支持層１０２のシリコンをエッチング除去する。その際に、シリコン酸化膜などのエッチング中間膜を利用しても良いし、レジストをエッチングマスクとして直接的にシリコンを加工してもよい。シリコンのエッチング後にマスクに使用した感光性レジストを除去する。除去後は清浄なシリコン面を露出させるために洗浄をする。

次に、ＢＯＸ層１０３をエッチング除去する。ＢＯＸ層１０３は、シリコン酸化膜で形成されているので、希フッ酸などのフッ酸系の溶液でウェットエッチングすることができる。フッ酸系の溶液を使用したシリコン酸化膜のウェットエッチングでは等方的なエッチングとなるので、支持層１０２の下部にあるシリコン酸化膜も一部エッチングされることになる。設計上あるいは特性上の問題が顕在化する場合には、ウェットエッチングではなく、ドライエッチングを使用する。いずれにしても、シリコン酸化膜のエッチングは公知のエッチング技術を使用しても問題にならない。こうして、支持層１０２とＢＯＸ層１０３とをエッチング除去することで、平面視矩形の開口部１０１をミラー基板１００に形成できた。

その後、ＳＯＩ層１０４のミラー構造などのパターンを保護している有機膜をエッチング除去して、可動可能な構造体を形成する。ウエハ上に複数のチップが形成されている場合には、ダイシングと呼ばれる、ウエハを切断してチップごとに切り離す工程を経た後に、ＳＯＩ層１０４の保護膜をエッチング除去する。

最後に、ミラー１０６の表裏面に通信波長の光を反射するために金属膜を堆積する。ここでは、例えば使用する赤外線の反射率を大きくするために金あるいはアルミニウムなどの金属を堆積する。構造体の表面がシリコンの場合には、堆積する金やアルミニウムのシリコンヘの密着性を向上させるために、チタンあるいはクロムなどの密着性向上層を利用する。ミラー１０６の平坦度を良好にすることができる場合には、ミラー１０６の裏面（図４の下面）に金属を堆積する必要はない。部分的に金属膜を堆積するためには、ステンシルマスクなどを使用して金属を蒸着法あるいはスパッタ法などを利用して堆積する。以上の方法により、回動可能なミラー１０６を備えるミラー基板１００が形成される。

次に、電極基板２００の製造方法について述べる。まず、ベースとなる基板の表面に熱酸化膜を形成する。この熱酸化膜の表面に金属スパッタ膜を堆積して後続のメッキプロセスの第１シード層として利用する。その後レジストを塗布して、公知のリソグラフィ技術を使用して板ばね駆動電極配線およびミラー駆動電極配線を形成するために必要なレジストパターンを形成する。そして、このレジストパターンをマスクに金属、例えば金をメッキ成長させる。

板ばね駆動電極配線およびミラー駆動電極配線の形成後、マスクとしたレジストを剥離して、洗浄後、不用な第１シード層部分はエッチング除去する。板ばね駆動電極配線およびミラー駆動電極配線を形成したベース基板の上に、ＣＶＤ（Chemical Vapor Deposition ）法などにより絶縁膜、例えばシリコン酸化膜を堆積する。シリコン酸化膜の表面の平坦性が悪い場合には絶縁膜を堆積した後に平坦化工程を実施する。この絶縁膜上にレジストをスピンコーティング法によって塗布し、続いて公知のリソグラフィ技術でビアホール形成用のレジストパターンを形成する。このレジストをマスクにして、公知のエッチング技術を使用して絶縁膜をエッチングし、ビアホールを形成する。ビアホール形成後に表面を覆っているレジストを剥離し、表面が清浄になるように洗浄をする。

次に、絶縁膜の表面に金属スパッタ膜を堆積して後続のメッキプロセスの第２シード層として利用する。レジストを塗布して、公知のリソグラフィ技術を使用して板ばね駆動電極２０１ａ，２０１ｂおよびミラー駆動電極２０２ａ，２０２ｂを形成するためのレジストパターンを形成する。そして、そのレジストパターンをマスクにしてメッキ法で板ばね駆動電極２０１ａ，２０１ｂおよびミラー駆動電極２０２ａ，２０２ｂを形成する。そして、レジストを剥離した後に、不要な第２シード層をエッチング除去し、再度洗浄して表面を清浄な状態にする。板ばね駆動電極２０１ａ，２０１ｂとその下部の板ばね駆動電極配線とは、絶縁膜に形成されたビアホールを介して接続される。同様に、ミラー駆動電極２０２ａ，２０２ｂとその下部のミラー駆動電極配線とは、ビアホールを介して接続される。

続いて、絶縁膜上の板ばね駆動電極２０１ａ，２０１ｂおよびミラー駆動電極２０２ａ，２０２ｂの外側に、板ばね１０５ａ，１０５ｂと板ばね駆動電極２０１ａ，２０１ｂ間のギャップおよびミラー１０６とミラー駆動電極２０２ａ，２０２ｂ間のギャップを形成するための台座を形成する。この台座の高さは、板ばね駆動電極２０１ａ，２０１ｂよりも高くなるように設定されることは言うまでもない。このような台座を形成するために、絶縁膜上に厚いレジストをスピンコーティング法によって塗布し、続いて公知のリソグラフィ技術でレジストパターンを形成する。このレジストをマスクにして、絶縁膜上に台座をメッキ法で形成し、その後に表面を覆っているレジストを剥離し、表面が清浄になるように洗浄をする。

以上の方法により、電極基板２００が形成される。上述した電極基板２００の形成方法では、板ばね駆動電極２０１ａ，２０１ｂ、ミラー駆動電極２０２ａ，２０２ｂ、板ばね駆動電極配線、ミラー駆動電極配線および台座の材料に金（Ａｕ）を用いたが、本発明はこれに限定されるものではない。これらの電極、配線および台座の材料としては、アルミニウム（Ａｌ）、タングステン（Ｗ）、タンタル（Ｔａ）、チタン（Ｔｉ）、銅（Ｃｕ）、スズ（Ｓｎ）、銀（Ａｇ）などが使用できるし、またこれらの材料の化合物を使用しても良い。また、シリコンなどの半導体材料を用いても良い。

また、本実施の形態では、メッキ法を利用して各構造を形成しているが、導電膜を所望の厚さで堆積できるのであれば、スパッタ法、ＣＶＤ法、蒸着法などの公知の膜堆積技術を使用しても問題ない。
ウエハ上に複数のチップが形成されている場合には、ダイシングと呼ばれる、ウエハを切断してチップごとに切り離す工程を経た後に電極基板２００は完成する。

ミラー基板１００と電極基板２００を別々に形成した後に、ミラー基板１００と電極基板２００との位置合わせを行い、電極基板２００の接合部の台座の上面にＡｇペーストを塗布し、ミラー基板１００のＳＯＩ層１０４と電極基板２００の台座とを接触させた状態で、加圧・加熱することによってＡｇペーストを固化させて、電極基板２００にミラー基板１００を接合する。こうして、ミラー基板１００と電極基板２００とは互いに平行に配置され、電極基板２００の上に所定距離離間してミラー基板１００が固定される。

次に、電界シールド基板３００ａの製造方法について述べる。ミラー基板１００の製造に用いるＳＯＩ基板と支持層の厚さが同じＳＯＩ基板を使用して、シールド電極３０２となる支持層の表面に凹部３０６を形成する。凹部３０６は、図２、図３、図６、図７に示すように側面が傾斜していても良いし、側面が垂直であっても良い。

凹部３０６を形成するには、まずＳＯＩ基板の支持層の表面にレジストを塗布し、所望のパターンを有したマスクを使用して、公知のリソグラフィ技術を使用してレジストパターンを形成する。次に、レジストをエッチングマスクとして、支持層をエッチングする。側面が傾斜した凹部３０６を形成するには、ＴＭＡＨまたはＫＯＨの水溶液を用いてシリコンからなる支持層をウェットエッチングする。また、側面が垂直な凹部３０６を形成するには、ＤＲＩＥによるドライエッチングを用いて支持層をエッチングする。いずれにしても公知のエッチング技術を用いて凹部３０６を形成することができる。シリコンのエッチング後には、レジストを剥離して洗浄する。

次に、ミラー基板１００の開口部１０１のｘ軸方向およびｙ軸方向の大きさと電界シールド基板３００ａのシールド電極３０２のｘ軸方向およびｙ軸方向の大きさとが略同一になるように、シールド電極３０２となる支持層を残して、この支持層の周囲に張出部３０１を形成するための溝を形成する。この溝を形成するためには、支持層の表面に再度レジストを塗布して、形成したい口の字形状のパターンが配置されたマスクを使用してレジストパターンを形成する。こうして、溝を形成する支持層の表面のみレジストが塗布されていないレジストパターンが形成できた。形成したレジストパターンをエッチングマスクとし、ＤＲＩＥによるドライエッチングを用いて支持層をエッチングする。ここでは、ＢＯＸ層３０３が露出するまでエッチングする。ＢＯＸ層３０３はエッチングストッパの役割も果たす。このエッチングにより、平面視矩形のシールド電極３０２と、そのシールド電極３０２の外側に広がるＢＯＸ層３０３およびＳＯＩ層３０４からなる張出部３０１とを形成できた。なお、シールド電極３０２をミラー基板１００の開口部１０１に嵌挿することから明らかなように、実際には、シールド電極３０２の水平方向の大きさは、開口部１０１の水平方向の大きさよりも小さいことが好ましい。

次に、エッチング完了後の状態で、使用する電界シールド基板３００ａの大きさにダイシングする。ＳＯＩ層３０４の厚みが強度的に十分である場合には、なんら問題なくダイシングできる。ＳＯＩ層３０４の厚みが薄い場合には、ダイシング時に用いる水流でＳＯＩ層３０４部分が破損する恐れがある。その場合には、別途剛性を強化するためのチップを貼り付けるか、あるいはダイシングにステルスダイシングのような水流を利用しないダイシング法を用いる。以上の方法により、電界シールド基板３００ａが形成される。

次に、上記のようにミラー基板１００と電極基板２００とを接合した後に、電界シールド基板３００ａをミラー基板１００の開口部１０１に嵌挿する。ミラー基板１００の支持層１０２の厚みと電界シールド基板３００ａのシールド電極３０２を形成した支持層の厚みは、はじめに同じ厚みにしているので、電界シールド基板３００ａをミラー基板１００の開口部１０１に嵌挿しても、シールド電極３０２が板ばね１０５ａ，１０５ｂなどのミラーの構造体と衝突することはない。

電界シールド基板３００ａとミラー基板１００とを接合するには、電界シールド基板３００ａの張出部３０１のＢＯＸ層３０３の表面に堆積した半田とミラー基板１００の支持層１０２の表面に堆積した半田とを利用して接合しても良いし、ＢＯＸ層３０３の表面に堆積した金と支持層１０２の表面に堆積した金とを合わせてＡｕ−Ａｕの直接接合をしても良い。また、Ａｇペーストを使用して接合しても良い。いずれにしても公知の接合技術を利用することができる。電界シールド基板３００ａを接合したミラー基板１００を、パッケージにダイボンディングすればＷＳＳチップが完成する。必要であれば、リッドがパッケージに接合されて気密封止されていても良い。

以上のように、本実施の形態では、電界シールド基板３００ａの水平方向の大きさを、ミラー基板１００の開口部１０１の水平方向の大きさよりも大きくすることにより、シールド電極３０２をミラー基板１００の開口部１０１に嵌挿したときに、電界シールド基板３００ａのＢＯＸ層３０３がミラー基板１００の支持層１０２と接触して、電界シールド基板３００ａの厚さ方向の位置が固定される。このとき、シールド電極３０２の厚さは、ミラー基板１００の支持層１０２の厚さと同じなので、シールド電極３０２と板ばね１０５ａ，１０５ｂとが接触することはない。その結果、本実施の形態では、電気干渉を防止する基板としてその効果を実現できる形状・構造の電界シールド基板３００ａを実現することができ、かつ電界シールド基板３００ａをミラー基板１００に接合する際に、シールド電極３０２と板ばね１０５ａ，１０５ｂとが衝突して板ばね１０５ａ，１０５ｂが破損することを防止することができ、歩留まりを向上させることができる。

なお、本実施の形態では、ミラー基板１００と電界シールド基板３００ａは別々の基板を使用しているが、同一の基板でミラー基板１００と電界シールド基板３００ａを形成して、同時に切り出しても良い。この場合には、支持層１０２とシールド電極３０２の厚みは良い一致を示していることはいうまでもない。

また、本実施の形態では、電界シールド基板３００ａのシールド電極３０２の周囲のＢＯＸ層３０３を残しているが、電界シールド基板３００ａの電位をミラー基板１００の電位と同一にするために、シールド電極３０２の周囲の露出しているＢＯＸ層３０３をエッチング除去しても良い。上記のようにＢＯＸ層３０３をエッチング除去しない場合には、電界シールド基板３００ａとミラー基板１００とが同一の電位（例えば接地電位）になるように実装後に結線しておくことが重要である。

電界シールド基板３００ａのＢＯＸ層３０３をエッチング除去するプロセスとエッチング除去しないプロセスのいずれかを選択する際に、シールド電極３０２と板ばね１０５ａ，１０５ｂとが接触しないように、ミラー基板１００と電界シールド基板３００ａのそれぞれのＢＯＸ層１０３，３０３の厚みを設定することが重要である。また、ＢＯＸ層の厚みから、シールド電極３０２と板ばね１０５ａ，１０５ｂとが接触しないように、プロセスを選択することも可能である。

なお、本実施の形態では、ＢＯＸ層１０３と３０３の厚みが同じ状態で、ＢＯＸ層３０３をエッチング除去した場合、ミラー基板１００の開口部１０１内に入るシールド電極３０２とＢＯＸ層３０３とを足した厚さが、開口部１０１の深さ（ミラー基板１００の支持層１０２とＢＯＸ層１０３とを足した厚さ）と同じになるので、シールド電極３０２と板ばね１０５ａ，１０５ｂとが接触する可能性があるが、実際には電界シールド基板３００ａのＳＯＩ層３０４とミラー基板１００の支持層１０２との間に接合用材料（半田、Ａｕ、Ａｇなど）が存在し、この接合用材料の厚みの分だけシールド電極３０２と板ばね１０５ａ，１０５ｂとの間に間隙が生じるので、シールド電極３０２と板ばね１０５ａ，１０５ｂとが接触することはない。さらに、シールド電極３０２の板ばね１０５ａ，１０５ｂと対向する面には、凹部３０６が形成されているので、シールド電極３０２と板ばね１０５ａ，１０５ｂとの接触の可能性を更に低減することができる。

また、本実施の形態では、ミラー基板１００および電界シールド基板３００ａの材料として、各層の膜厚精度が良いＳＯＩ基板を用いたが、他の材料を用いた多層基板を用いても良い。
また、本実施の形態では、ＳＯＩ基板のシリコン支持層を利用してシールド電極３０２を作成しているが、これに限るものではなく、電界シールド基板とは別に導電材料でシールド電極を作製して、シールド電極を電界シールド基板に接合するようにしても良い。この場合も、シールド電極の厚さは、ミラー基板１００の開口部１０１の深さと同じかあるいは開口部１０１の深さよりも薄くなるように設定すれば良い。

本発明は、波長選択スイッチ等の静電駆動型のＭＥＭＳ素子に適用することができる。

１００…ミラー基板、１０１，３０５…開口部、１０２…支持層、１０３，３０３…ＢＯＸ層、１０４，３０４…ＳＯＩ層、１０５ａ，１０５ｂ…板ばね、１０６…ミラー、１０７ａ，１０７ｂ…連結部、２００…電極基板、２０１ａ，２０１ｂ…板ばね駆動電極、２０２ａ，２０２ｂ…ミラー駆動電極、３００ａ…電界シールド基板、３０１…張出部、３０２…シールド電極、３０６…凹部。

Claims (6)

1. 第１の基板と、
   この第１の基板と対向して配置された第２の基板と、
   前記第１の基板の前記第２の基板と対向しない側の面上に接合された第３の基板と、
   前記第１の基板に変位可能に形成された可動電極と、
   前記第１の基板の前記第２の基板と対向しない側の面から前記可動電極まで至る開口部と、
   前記第２の基板の前記第１の基板と対向する側の面上に、前記可動電極との間に空隙を設けた状態で対向して配置された、前記可動電極を駆動する固定電極と、
   前記第３の基板の前記第１の基板と対向する側の面上に形成され、前記第１の基板の開口部に嵌挿されるシールド電極とを備え、
   前記第３の基板の水平方向の大きさは、前記第１の基板の開口部の水平方向の大きさよりも大きく、
   前記シールド電極の厚さは、前記第１の基板の開口部の深さと同じかあるいは前記第１の基板の開口部の深さよりも薄く、
   前記シールド電極が形成された側の前記第３の基板の面のうち前記シールド電極が形成されていない周辺部の面と、前記第３の基板と対向する側の前記第１の基板の面のうち前記開口部の周辺部の面とを接触させることにより、前記第３の基板及び前記シールド電極の厚さ方向の位置が固定されることを特徴とするＭＥＭＳ素子。
2. 請求項１記載のＭＥＭＳ素子において、
   前記シールド電極は、前記可動電極と対向する位置に形成された凹部を有することを特徴とするＭＥＭＳ素子。
3. 第１のＳＯＩ基板のＳＯＩ層に可動電極を形成する可動電極形成工程と、
   前記第１のＳＯＩ基板のシリコン支持層と埋め込み酸化膜層の一部であって、前記可動電極が形成された領域に存在する前記シリコン支持層と埋め込み酸化膜層とを、前記可動電極が露出するまでエッチング除去して前記第１のＳＯＩ基板に開口部を形成する開口部形成工程と、
   前記第１のＳＯＩ基板を所定の大きさに加工する第１のダイシング工程と、
   電極基板上に固定電極を形成する電極基板形成工程と、
   前記第１のＳＯＩ基板と前記電極基板とを、前記可動電極と前記固定電極とが離間して対向するように配置して接合する第１の基板接合工程と、
   前記第１のＳＯＩ基板とシリコン支持層の厚さが同じ第２のＳＯＩ基板のシリコン支持層を、前記第１のＳＯＩ基板の開口部の水平方向の大きさよりも小さいシールド電極の領域が残るようにエッチング除去するシールド電極形成工程と、
   前記第２のＳＯＩ基板を所定の大きさに加工する第２のダイシング工程と、
   前記第２のＳＯＩ基板のシールド電極を前記第１のＳＯＩ基板の開口部に嵌挿して、前記第１のＳＯＩ基板と前記第２のＳＯＩ基板とを接合する第２の基板接合工程とを備え、
   前記第２のＳＯＩ基板の加工後の水平方向の大きさは、前記第１のＳＯＩ基板の開口部の水平方向の大きさよりも大きいことを特徴とするＭＥＭＳ素子の製造方法。
4. 請求項３記載のＭＥＭＳ素子の製造方法において、
   さらに、前記第２のダイシング工程の前に、前記第２のＳＯＩ基板のシールド電極の周囲の埋め込み酸化膜層をエッチング除去する埋め込み酸化膜層除去工程を備えることを特徴とするＭＥＭＳ素子の製造方法。
5. ＳＯＩ基板のＳＯＩ層に可動電極を形成する可動電極形成工程と、
   前記ＳＯＩ基板のシリコン支持層と埋め込み酸化膜層の一部であって、前記可動電極が形成された領域に存在する前記シリコン支持層と埋め込み酸化膜層とを、前記可動電極が露出するまでエッチング除去して前記ＳＯＩ基板に開口部を形成する開口部形成工程と、
   前記ＳＯＩ基板を所定の大きさに加工する第１のダイシング工程と、
   電極基板上に固定電極を形成する電極基板形成工程と、
   前記ＳＯＩ基板と前記電極基板とを、前記可動電極と前記固定電極とが離間して対向するように配置して接合する第１の基板接合工程と、
   電界シールド基板に、前記ＳＯＩ基板の開口部の水平方向の大きさよりも小さい導電材料からなるシールド電極を接合するシールド電極接合工程と、
   前記電界シールド基板を所定の大きさに加工する第２のダイシング工程と、
   前記シールド電極を前記ＳＯＩ基板の開口部に嵌挿して、前記ＳＯＩ基板と前記電界シールド基板とを接合する第２の基板接合工程とを備え、
   前記電界シールド基板の加工後の水平方向の大きさは、前記ＳＯＩ基板の開口部の水平方向の大きさよりも大きく、
   前記シールド電極の厚さは、前記ＳＯＩ基板の開口部の深さと同じかあるいは前記ＳＯＩ基板の開口部の深さよりも薄いことを特徴とするＭＥＭＳ素子の製造方法。
6. 請求項３乃至５のいずれか１項に記載のＭＥＭＳ素子の製造方法において、
   さらに、前記第２のダイシング工程の前に、前記シールド電極の前記可動電極と対向する位置に凹部を形成する凹部形成工程を備えることを特徴とするＭＥＭＳ素子の製造方法。

Images