JP2013243395A - 磁気トンネル接合構造体を形成する方法 - Google Patents

磁気トンネル接合構造体を形成する方法 Download PDF

Info

Publication number
JP2013243395A
JP2013243395A JP2013155869A JP2013155869A JP2013243395A JP 2013243395 A JP2013243395 A JP 2013243395A JP 2013155869 A JP2013155869 A JP 2013155869A JP 2013155869 A JP2013155869 A JP 2013155869A JP 2013243395 A JP2013243395 A JP 2013243395A
Authority
JP
Japan
Prior art keywords
layer
mtj
depositing
sacrificial
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2013155869A
Other languages
English (en)
Inventor
Li Xia
シャ・リ
Seung H Kang
スン・エイチ.・カン
Zhu Xiaochun
シャオチュン・ジュ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of JP2013243395A publication Critical patent/JP2013243395A/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

【課題】磁気トンネル接合構造体を形成する方法を提供する。
【解決手段】底部電極502とMTJスタック504と上部電極506の堆積の後、上部電極506上に犠牲層508が堆積される。上部電極506と底部電極502は、タンタル(Ta)、チタン(Ti)、ルテニウム(Ru)、他の導電性金属、またはそれらの任意の組み合わせから堆積される。犠牲層508は、オキシ窒化ケイ素、シリコンカーボン、窒化ケイ素、窒化チタン、またはそれらの任意の組み合わせで堆積され得る。リソグラフィックプロセスを使用してパターン定義が適用され、パターン定義とハードマスク512にしたがってハードマスクエッチングプロセスがMTJ構造体500におこなわれる。ハードマスクとしての犠牲層と上部電極を使用してパターン定義を適用した後で、さらにパターン定義にしたがってMTJスタック504の一部を除去する。
【選択図】図5

Description

本開示は、磁気トンネル接合構造体を形成するシステムと方法に広く関する。
一般に、磁気トンネル接合(MTJ)構造体は、異なるタイプの磁性材料を含む多重膜層を堆積することによって基板上に堆積される。MTJ構造体は、アニールすることによって反強磁性膜に留められて固定配向を有する基準磁性体層(すなわち固定層)を有している。MTJ構造体はまた、トンネル接合を提供する障壁層(酸化層)と、磁性配向を有する自由層とを有し、磁性配向は、MTJ構造体に特定の電流を印加することによって変更され得る。MTJ構造体はまた一般に、タンタル(Ta)、ルテニウム(Ru)、チタン(Ti)、他の電気伝導物質、またはそれらの任意の組み合わせなどの金属導体を統合している。そのような金属導体は、MTJ構造体からデータビットを読み込むまたはMTJ構造体にデータビットを書き込むための底部電極と上部電極として使用され得る。
アドバンスト技術のために、たとえば65nmを超えて、MTJ構造体は、寸法の正確な制御ために、非晶質炭素(C)などのアドバンストパターニング膜(APF)を組み込むことによって規定される。このAPFは、パターン定義のためのハードマスクと反射防止コーティング層と一緒に塗布される。慣習的に、多重MTJ膜層とキャップ膜層の堆積の後に、製造プロセスは、多重膜MTJ構造体を形成するために、APF層とハードマスク層と反射防止層をフォトレジスティブ材料で堆積することを有している(すなわち、反射防止層は、リソグラフィパターニングプロセスにおける光反射を低減することによってパターン歪みを低減することができる)。多重膜構造体の一部を選択的に除去するためにリソグラフィパターニングプロセス(すなわちフォトパターニングとエッチングプロセス)が適用される。特に、リソグラフィプロセスは、パターン定義を感光性化学的(フォトレジストまたは単に「レジスト」)層に、またハードマスクとアドバンストパターニング膜層(すなわちAPF層)を介して構造体上に転写するために光を使用する。リソグラフィプロセスはまた、フォトレジスト層の真下の物質にパターン定義を彫る一連の化学的処理にパターン済み構造体をさらすことを有している。
一般に、MTJ構造体のフィルムスタックとハードマスクの間のエッチング速度差は、MTJ構造体のエッチングプロセスに別のハードマスクとして使用されている上部電極膜に帰着する。特に、化学的エッチングおよび洗浄処理中に、上部電極膜の一部が露出され得る。電極膜のそのような露出部は酸化しがちである。酸化は、金属電極上に酸化膜(すなわち電気的絶縁膜層)を形成する。さらに、上部電極膜の一部のそのような露出は、浸食、酸化、角丸まり(すなわちMTJの側壁を露出させ得る電極縁部の浸食)、またはそれらの任意の組み合わせを引き起こすことによるなどして、電極を破損することがある。そのような破損は、MTJ構造体の接触抵抗を強い影響を与え、もしかするとさらにMTJ接合を露出または破損することもある。したがって、MTJ構造体を形成する改良方法の必要性がある。
特定の実施形態において、導電性層を有する磁気トンネル接合(MTJ)構造体を基板上に形成することを有している方法が開示される。方法はまた、パターニング膜層を堆積する前に犠牲層を導電性層上に堆積することを有している。
別の特定の実施形態において、基板上に第一の電極を堆積し、第一の電極上に磁気トンネル接合(MTJ)構造体を形成することを有している方法が開示される。MTJ構造体は、二つの磁性体層の間に挟まれたトンネル障壁層を有している。方法は、MTJ構造体上に第二の電極を堆積することと、アドバンストパターニング膜層の堆積の前に第二の電極上に犠牲キャップ層を堆積することをさらに有している。犠牲キャップ層は、少なくとも一つのパターニングプロセス中の第二の電極の酸化と浸食を低減するのに適している。
また別の実施形態において、二つの磁性体層間にトンネル障壁層を有する磁気トンネル接合(MTJ)構造体を形成することを有している方法が開示される。方法は、MTJ構造体上に上部電極を堆積することと、上部電極上にアドバンストパターニング膜層を堆積する前に上部電極上に犠牲キャップ層を堆積することをさらに有している。
磁気トンネル接合(MTJ)構造体を形成する開示された方法の実施形態によって提供される一つの特定の利点は、フォトリソグラフィ(またはフォトエッチング)プロセス中に犠牲キャップ層がMTJ構造体の上部電極を保護して酸化と浸食と角丸まりを低減することである。
別の特定の利点は、フォトエッチングのためのアドバンストパターニング膜を塗布する前に、上部電極上に堆積される犠牲層がMTJ構造体の側壁のくぼみを低減する点で提供される。特定の例において、犠牲層は、上部電極のためのコンタクト窓を開く上部キャップ層エッチングプロセス中のMTJ構造体の側壁と上部電極の不所望な浸食またはエッチングを低減するする。
また別の特定の利点は、第二の上部電極洗浄および堆積プロセスウインドウが改善すなわち拡大され、MTJプロセスと結果のMTJ構造体の総合的信頼性も改善される点で提供される。
本開示の他の側面と利点と特徴は、続く節:図面の簡単な説明と詳細な説明と請求項を含む全出願の検討の後に明白になるであろう。
図1は、代表的磁気トンネル接合(MTJ)構造体の形成中の堆積層の従来配列の特定の例証的実施形態の横断面図である。 図2は、パターニングと余分物質の除去との後の上部電極層の角丸まりを示している図1の代表的MTJ構造体の横断面図である。 図3は、スペーサ層と中間層誘電体層の堆積と化学機械的平坦化開口MTJコンタクト窓の後の図2の代表的MTJ構造体の横断面図である。 図4は、第二の電極の堆積の後のMTJ構造体の破損を示している図3の代表的MTJ構造体の横断面図である。 図5は、犠牲層を有する磁気トンネル接合(MTJ)構造体の特定の例証的実施形態の横断面図である。 図6は、フォトレジストおよび反射防止コーティング層のパターニングと除去と、アドバンストパターニング膜(APF)層と犠牲層と上部電極の一部の除去との後の図5のMTJ構造体の横断面図である。 図7は、ハードマスク層とAPF層の除去の後の図6のMTJ構造体の横断面図である。 図8は、ハードマスクとしての犠牲層と上部電極を使用してパターン定義を適用した後で、パターン定義によるMTJスタックの一部を除去した後の図7のMTJ構造体の横断面図である。 図9は、スペーサ層と中間層誘電体層の堆積の後の図8のMTJ構造体の横断面図である。 図10は、スペーサ層の一部を露出させる中間層誘電体層の一部の除去の後に図9のMTJ構造体の横断面図である。 図11は、基板の平面表面に上部電極を露出させる化学機械的研磨(CMP)プロセスの後またはスペーサ層と犠牲層を除去するブランクエッチングの後の図10のMTJ構造体の横断面図である。 図12は、MTJセルを形成する第二の電極の堆積の後の図11のMTJ構造体の横断面図である。 図13は、磁気トンネル接合(MTJ)セルを基板上に形成する方法の特定の実施形態を示している流れ図である。 図14は、磁気トンネル接合(MTJ)セルを基板上に形成する方法の特定の実施形態を示している流れ図である。 図15は、MTJセルを基板上に形成する方法の第二の特定の例証的実施形態の流れ図である。 図16は、複数のMTJセルを有するメモリ装置を有する代表的無線通信装置図である。
図1は、代表的磁気トンネル接合(MTJ)構造体102の堆積層の従来配列の特定の例証的実施形態の横断面図である。一般に、MTJ構造体102は、底部電極104と、底部電極104上に堆積された磁気トンネル接合(MTJ)スタック102とを有している。MTJスタック102は、第一の強磁性層110と、トンネル接合またはトンネル障壁層112と、第二の強磁性層114とを有する多重層とを有しており、トンネル障壁層112は第一と第二の強磁性層110と114の間に挟まれる。第一の強磁性層110と第二の強磁性層114は基準層(すなわち固定層)と自由層と呼べるが、その逆も正しい。MTJ構造体102はさらに、MTJスタック102上に堆積された上部電極106と、上部電極106上に堆積されたアドバンストパターニング膜(APF)層108とを有している。
特定の例では、ハードマスク116は、APF層108と底部反射防止コーティング(BARC)の上に堆積されてもよく、フォトレジスト118はハードマスク116の上に堆積される。フォトレジスト118上にパターンがリソグラフィ的に規定され、パターンはハードマスク116に転写される。ハードマスク116はパターンをAPF膜層108に転写する。図2のMTJ構造体200を形成するために、APF膜層108と上部電極106とMTJスタック102の一部がパターン定義にしたがって除去され得る。
図2は、APF膜層108の除去と、上部電極層106とMTJスタック102の一部の除去とによって形成されたパターン済みMTJ構造体200の横断面図である。MTJ構造体200は、底部電極104とパターン済みMTJスタック102と上部電極106とを有している。上部電極106は、特徴的な角丸まりと酸化202を示している。酸化202は、上部電極106の表面の少なくとも一部に電気的絶縁層をもたらしかねない。そのような酸化は、上部電極と他の導電体との間の電気的導通に強い悪影響を与えかねない。
図3は、代表的MTJ構造体300の横断面図であり、それは、スペーサ層302と中間層誘電体層304の堆積に続いて、化学機械的平坦化またはブランクエッチングがおこなわれて中間層誘電体層304とスペーサ層302の一部を除去された後の図2に示されるパターン済みMTJ構造体200に相当する。MTJ構造体300は、底部電極104とMTJスタック102と上部電極106とを有している。上部電極106は角丸まりと酸化202を示している。さらに、角丸まりと酸化202は、306で示されるように、MTJスタックの一部を露出させた。
図4は、第二の電極402の堆積の後の図3のMTJ構造体300に対応する代表的MTJ構造体400の横断面図。この例では、酸化物202を除去するために事前洗浄プロセスがおこなわれるときであっても、酸化物202は完全に除去されないかもしれず、または306のくぼみが増大されかねない。MTJ構造体400は、底部電極104とMTJスタック102と上部電極106とスペーサ層302と中間層誘電体層(IDL)304とを有している。第二の電極402は、上部電極106とスペーサ層302とIDL304の上に堆積される。MTJスタック102の露出部306は、第二の電極402/上部電極106と、MTJスタック102内のトンネル障壁(すなわち図1に示されるトンネル障壁112)との間の距離を低減し得る。この低減した距離は、動作中のMTJ構造体400の性能に不所望な影響を与え得る。特に、MTJスタック102の露出部306は、接触抵抗に不所望な影響を及ぼしかねず、もしかするとMTJスタック102内のトンネル接合(すなわち図1に示されるトンネル障壁112)を露出または破損しかねない。
図5は、基板上の堆積層の配列を有する磁気トンネル接合(MTJ)構造体500の特定の例証的実施形態の横断面図である。MTJ構造体500は、底部電極502と、底部電極502上に堆積されたMTJスタック504とを有している。MTJスタック504は、第一の強磁性層516と、トンネル接合またはトンネル障壁層518と、第二の強磁性層520とを有する多重層とを有しており、トンネル障壁層518は第一と第二の強磁性層516と520の間に挟まれている。第一の強磁性層516と第二の強磁性層520は基準層(すなわち固定層)と自由層と呼べるが、その逆も正しい。MTJ構造体500はさらに、上部電極506と、上部電極506上に堆積された犠牲層508と、犠牲層508上に堆積されたアドバンストパターニング膜(APF)510と、APF510の上に堆積されたハードマスク512と、ハードマスク512上に堆積されたフォトレジスト(PR)/底部反射防止コーティング(BARC)層514とを有している。
特定の実施形態において、上部電極506と底部電極502は、タンタル(Ta)、チタン(Ti)、ルテニウム(Ru)、他の導電性金属、またはそれらの任意の組み合わせから堆積される。特定の実施形態において、犠牲層508は、オキシ窒化ケイ素、シリコンカーボン、窒化ケイ素、窒化チタン、またはそれらの任意の組み合わせで堆積され得る。
特定の実施形態において、底部電極502とMTJスタック504と上部電極506の堆積の後、上部電極506上に犠牲層508が堆積される。犠牲層508は、スペーサ層またはキャッピング層と同様であり、しかもリソグラフィックプロセス中に適用されるパターン定義の精度に影響をほとんどまたはまったく及ぼさない化学的性質の薄層であり得る。特定の実施形態において、犠牲層508は、ほぼ10オングストロームないしほぼ5000オングストロームの範囲を有するフォト解像度を有するように選択される。
基準層(固定層)516などの強磁性層の少なくとも一つに関連する磁区を配向する(すなわち磁場の方向を設定または配向する)ためにMTJスタック504に磁気アニールプロセスが適用され得る。APF510とハードマスク512とPR/BARC層514は犠牲層508上に堆積されている。特定の例では、BARCはオキシ窒化ケイ素であり得る。リソグラフィックプロセスを使用してパターン定義が適用され、パターン定義とハードマスク512にしたがってハードマスクエッチングプロセスがMTJ構造体500におこなわれる。
図6は、フォトレジストと反射防止コーティング層514のパターニングと除去と、パターニング膜510と犠牲層508と上部電極512の一部の除去との後の図5のMTJ構造体500を代表するパターン済みMTJ構造体600の横断面図である。MTJ構造体600は底部電極502とMTJスタック504を有している。MTJ構造体600はまた、上部電極606と犠牲層608とアドバンストパターニング膜(APF)層610とハードマスク512とを有している。
特定の例証的実施形態において、APF610と犠牲層608と上部電極606のパターンを規定するために第二のエッチングプロセスが適用される。図7に示されるように、犠牲層608と上部電極606をハードマスクとして残してハードマスク512とAPF610は取り除かれる。
図7は、ハードマスク層512とアドバンストパターニング膜(APF)610の除去の後の図6のMTJ構造体600を代表する磁気トンネル接合(MTJ)構造体700の横断面図である。MTJ構造体700は、底部電極502とMTJスタック504と上部電極606と犠牲層608とを有している。犠牲層608と上部電極606は、パターン定義をMTJスタック504上に、さらに任意に底部電極502に転写する第三MTJエッチングプロセス中のハードマスクとして役立つ。MTJスタック504の一部とさらに任意に底部電極502はパターン定義によって除去されて、図8に示されるようなパターン済みMTJ構造体となり得る。
図8は、ハードマスクとしての犠牲層608と上部電極606を使用してパターン定義を適用した後で、さらにパターン定義にしたがってMTJスタック504の一部を除去した後の図7のMTJ構造体700を代表するパターン済み磁気トンネル接合(MTJ)構造体800の横断面図である。特定の実施形態において、パターン定義の適用はまた、底部電極502の一部の除去につながり得る。MTJ構造体800は、犠牲層608と上部電極606とMTJスタック804と底部電極502とを有している。MTJスタック804は、図5〜7に示されるMTJスタック504のパターン済みバージョンを表わす。MTJエッチングプロセス中に、特定の実施形態において、パターン犠牲キャップ層608の一部が失われ、上部電極606ではなくて犠牲層608の角丸まりおよび/または酸化802をもたらし得る。
図9は、スペーサ層902と中間層誘電体層904の堆積の後の図8のMTJ構造体800を代表する磁気トンネル接合(MTJ)構造体900の横断面図である。MTJ構造体900は、底部電極502とMTJスタック804と上部電極606と犠牲層608とスペーサ層(スペーサキャップ膜層)902と中間層誘電体層904とを有している。特定の例では、スペーサ層902と犠牲層608は、オキシ窒化ケイ素、シリコンカーボン、窒化ケイ素、窒化チタン、またはそれらの任意の組み合わせなどの同じ物質から形成され得る。中間層誘電体層904は誘電体膜である。特定の実施形態において、中間層誘電体層904は、一つの導電性層を他から絶縁するために約3.9以下の誘電率を有する物質(すなわちlow−k誘電体層)を含む、半導体装置の製造で慣習的に使用される任意の好適な誘電体物質を有することができる。特定の実施形態において、中間層誘電体物質904は二酸化ケイ素から堆積される。そのような誘電体層または膜の形成は半導体産業に一般的であり、堆積手順はこの分野の人々によく知られている。特定の実施形態において、スペーサ層902と中間層誘電体904は、MTJスタック804を保護するために、特にMTJスタック804の側壁を保護するために堆積される
図10は、スペーサ層902の一部1002を露出させる中間層誘電体層904の一部の除去の後の図9のMTJ構造体900を代表する磁気トンネル接合(MTJ)構造体1000の横断面図である。特に、化学機械的研磨(CMP)プロセスが図9に示されるMTJ構造体900に適用され、中間層誘電体層904の一部を除去して処理された中間層誘電体層1004を規定する。CMPプロセスは、スペーサ層902の上部1002が露出された後にスペーサ層902で止められる。
図11は、化学機械的平坦化(CMP)プロセスが適用されエッチングがおこなわれて上部電極606を露出させた後の、または基板の平面表面1102に上部電極606を露出させるブランクエッチングの後の図10のMTJ構造体1000を代表する磁気トンネル接合(MTJ)構造体1100の横断面図である。MTJ構造体1100は、底部電極502とスペーサ層902とMTJスタック804と中間層誘電体層1104と上部電極606とを有している。上部電極606は、中間層誘電体層1104の平面表面1102に露出され、実質的に平らであってスペーサ層902とともに平面表面1102を規定する。
図12は、洗浄プロセスがおこなわれた後で、さらにMTJセルを形成する第二の上部電極1202の堆積の後の図11のMTJ構造体1100を代表するMTJ構造体1200の横断面図である。MTJ構造体1200は、底部電極502とスペーサ層902とMTJスタック804と上部電極606と中間層誘電体層1104と第二の上部電極1202とを有しており、それは平面表面1102上に堆積される。一般に、(図11に示されるMTJ構造体1100の)平面表面1102は洗浄され、第二の上部電極1202は平面表面1102上に堆積されてMTJセルを形成し、それはデータ値を記憶するように構成されている。特定の実施形態において、別のフォトおよびエッチングプロセスが、上部電極1202、底部電極502、またはそれらの任意の組み合わせをエッチングしてMTJセルを完成するために適用されてもよい。
第二の上部電極1202と底部電極502は、MTJスタック804内の自由磁性層によって運ばれる磁区へデータビットを読み出すおよび/または書き込むためにMTJセルへのアクセスを提供する独立ワイヤー線または他の電気的相互配線に連結され得る。特に、読み取り/書き込み電流は自由層の磁場の方向を検出/変更するために使用され得、磁場の方向はデジタル値を表わす。特定の実施形態において、MTJ構造体1200は、論理プロセスに実行する、データを記憶する、またはそれらの組み合わせのより大きな回路装置の一部として使用され得る。
特定の実施形態において、図5〜12に関して説明されるMTJセルを形成するプロセスは、従来のMTJ構造体の改善された信頼性を備えたMTJ装置を作製する。図5に示される犠牲層508と図6〜10に示される犠牲層608は、上部電極606の浸食と酸化と角丸まりを低減または除去し、MTJセルの電気的接触抵抗と総合的完全性を改善する。さらに、犠牲層508と608を使用することによって、たとえば、エッチングプロセス中にMTJ構造体の側壁を露出させる危険が低減される。特定の例では、犠牲膜層508と608は、スペーサ膜902または他のキャッピング層と同様の化学的性質を有するように選択することができ、それは、MTJ装置1200の性能に障害を与えない。特定の実施形態において、犠牲層が上部電極606の厚さに対して薄くなり得る一方で、まだ十分な保護を提供して上部電極の角丸まりを防止するように犠牲層508と608の化学的構造が選択される。さらに、犠牲層508と608は、図5と6に示されるAPF層510と610に対してパターン定義の解像度に影響をほとんどまたはまったく及ぼさない化学的構造を有するように選択することができ、パターン定義の正確な転写が上部電極606を規定することを可能にする。特定の実施形態において、犠牲層厚さは、ほぼ10オングストロームないしほぼ5000オングストロームの範囲を有するフォト解像度を有するように選択される。
図13と14は、磁気トンネル接合(MTJ)セルを基板上に形成する方法の特定の実施形態を示している流れ図である。1302において、底部電極が基板上に堆積される。底部電極は、チタン(Ti)、ルテニウム(Ru)、タンタル(Ta)、他の電気伝導物質、またはそれらの任意の組み合わせから堆積され得る。1304に移り、多重磁気トンネル接合(MTJ)層が積層され、MTJ構造体を形成する二つの磁性膜層の間に挟まれたトンネル障壁を有している。一般に、二つの磁性膜層は強磁性体から堆積され、トンネル障壁(すなわちトンネル接合層)はターゲット材から堆積/酸化される。1306に進み、上部電極がMTJ構造体上に堆積される。1308に進み、犠牲キャップ膜層が、上部電極を保護するために上部電極をおおって堆積される。1310に進み、磁気アニールプロセスが、固定層(すなわち二つの磁性膜層の少なくとも一つ)に関連する磁場を配向するためにおこなわれる。
1312に移り、アドバンストパターニング膜(APF)層が犠牲膜層をおおって堆積される。APF膜層は、パターン定義を受ける多数のフォトレジスティブ材料から選択され得る。1314に進み、ハードマスク層がAPF膜層上に堆積される。1316において、フォトレジスティブ(PR)材料層を備えた底部反射防止コーティング(BARC)がハードマスク層をおおって堆積される。結果の構造体の一例が図5に示される。1318に進み、フォトレジストプロセスが、フォトレジストパターン定義を構造体に適用するためにおこなわれる。1320に進み、フォトレジスティブ材料とBARC層が取り除かれ、方法は1322に進み、それは図14に続く。
図14を参照すると、1322において、方法は1402に進み、ハードマスクとAPF膜層と犠牲層そして上部電極がフォトレジストパターン定義にしたがってエッチングされる(たとえば図6参照)。1404に移り、APFおよびハードマスク層が取り除かれる(たとえば図7参照)。1406に進み、MTJスタックさらに任意に底部電極が、ハードマスクとしての犠牲層と上部電極を使用してエッチングされる(たとえば図8参照)。1408に進み、スペーサキャップ膜層が構造体をおおって堆積され、それは犠牲層を有している。1410に進み、中間層誘電体層(IDL)が堆積される。1408と1410から結果として生じる構造体の一例が図9に示される。
1412に進み、化学機械的平坦化(CMP)プロセスが中間層誘電体(IDL)におこなわれ、スペーサキャップ膜層(たとえば図10)で停止される。1414に移り、スペーサキャップ膜層が、上部電極(たとえば図11)を露出させるためにエッチングされる。1416に進み、構造体が事前洗浄され、第二の上部電極が上部電極(たとえば図12)をおおって堆積される。1418に進み、フォトエッチングプロセスが、上部電極、底部電極、またはそれらの任意の組み合わせにおこなわれる。方法は1420で終了する。
図15は、基板上でMTJセルを形成する方法の第二の特定の例証的実施形態の流れ図である。1502において、磁気トンネル接合(MTJ)構造体が基板上に堆積され、ここでMTJ構造体は導電性層(たとえば底部電極)を有している。MTJ構造体は、二つの磁性体層の間に挟まれたトンネル接合を有している。特定の実施形態において、アニールプロセスが、MTJ構造体の磁性体層(すなわち固着磁性層)の少なくとも一つの磁性配向を規定してMTJ装置を形成するためにMTJ構造体におこなわれ得る。上部電極層がMTJ構造体上に堆積され得る。1504に進み、犠牲層が、アドバンストパターニング膜(APF)とハードマスクとフォトレジスト膜層を堆積する前に上部の導電性層(すなわち上部電極)上に堆積される。特定の実施形態において、犠牲層は、オキシ窒化ケイ素、シリコンカーボン、窒化ケイ素、または窒化チタンなどの電気絶縁物質である。特定の実施形態において、犠牲層厚さはほぼ10オングストロームないしほぼ5000オングストロームの範囲を有するフォト解像度を有するように選択される。
1506に進み、アドバンストパターニング膜(APF)とハードマスクとフォトレジスティブ層が犠牲膜層上に堆積される。1508に進み、少なくとも一つのパターン定義が、フォトレジスト、ハードマスク、APF、犠牲、および上部電極層に適用される。1510に進み、フォトレジスト、ハードマスク、およびAPF物質が、少なくとも一つのパターン定義にしたがって除去され、MTJエッチングプロセスがおこなわれる。特定の実施形態において、フォトレジスト/底部反射防止コーティング(BARC)がパターンを規定し、パターンをエッチングによってハードマスクに転写する。フォトレジスト/BARCとハードマスクが、APF、犠牲、および上部電極層にパターンを転写する。ハードマスクとAPF層が取り除かれ、MTJエッチングプロセスがおこなわれる。
1512に移り、スペーサ層と中間層誘電体層が堆積される。特定の実施形態において、スペーサ層は非磁気フィルム材料を有している。特定の例において、犠牲層は、スペーサ層と同じ物質から堆積され得る。1514に進み、中間層誘電体層の一部が、スペーサ層の一部を露出させるために除去される。1516に移り、化学機械的平坦化(CMP)プロセスが、導電性層を露出させるためにおこなわれる。特定の実施形態において、露出導電性層と第二の導電性層は、電気的タンタル(Ta)、チタン(Ti)、ルテニウム(Ru)、他の導電性金属、またはそれらの任意の組み合わせなどの伝導物質である。特定の例において、CMPプロセスは犠牲層を除去し得る。1518に進み、第二の導電性層が、MTJ装置を作製するために露出導電性層上に堆積される。特定の例において、犠牲層が除去された後、第二の導電性層が堆積される。方法は1520で終了する。
特定の実施形態において、磁気トンネル接合(MTJ)構造体は第一の電極(すなわち底部電極)上に堆積されてもよく、MTJ構造体は、二つの磁性材料層の間に挟まれたトンネル障壁層を有している。第二の電極(すなわち上部電極)がMTJ構造体上に堆積され、犠牲キャップ層が、アドバンストパターニング膜(APF)、ハードマスク、およびフォトレジスト/底部反射防止コーティング(BARC)層の堆積の前に第二の電極上に堆積される。特定の例において、犠牲キャップ層は、少なくとも一つのパターニングプロセス中の第二の電極の酸化と浸食を低減するのに適している。さらに、磁気アニールプロセスが、APF、ハードマスク、およびフォトレジスト/BARC膜層の堆積の前に構造体に適用され得る。磁気アニールプロセスは、二つの磁性膜層の少なくとも一つに関連する磁場を配向するセットアップである。
特定の実施形態において、APF膜層が犠牲キャップ層上に堆積される。ハードマスク層がAPF膜層上に堆積される。フォトレジスティブ材料を有する反射防止層がハードマスク層上に堆積される。パターン定義プロセスが、ハードマスクエッチングプロセスによってフォトレジストと反射防止層とハードマスク層上にパターンを規定するためにおこなわれる。フォトレジスト/BARCが取り除かれる。ハードマスクが、第二のエッチングプロセスによって犠牲とAPFと第二の電極にパターンを転写する。ハードマスクとAPFが取り除かれる。最後に、MTJエッチングプロセスが、MTJスタックにパターンを転写するためにおこなわれる。
特定の実施形態において、MTJ構造体をおおってスペーサ層が堆積され、スペーサ層をおおって中間層誘電体層が堆積され、スペーサ層の一部を露出させるレベルまで中間層誘電体層の一部が選択的に移される。化学機械的平坦化(CMP)プロセスが、中間層誘電体層とスペーサ層と犠牲層の一部を選択的に除去して第二の電極を平面表面に露出させるためにおこなわれ得る。第二の導電性層が平面表面上に堆積され、ここで第二の導電性層が第二の導電体に物理的および電気的に連結される。
磁気トンネル接合(MTJ)構造体を形成する開示された方法の実施形態によって提供される一つの特定の利点は、犠牲キャップ層が、リソグラフィとエッチング(またはフォトエッチング)プロセスの間、MTJ構造体の上部電極を保護して酸化と浸食と角丸まりを低減することである。別の特定の利点は、フォトエッチングのためのアドバンストパターニング膜を塗布する前に、上部電極上に堆積される犠牲層が、MTJ構造体の側壁のくぼみを低減する点で提供される。特定の例において、犠牲層が、上部電極ためのコンタクト窓を開く上部キャップ層エッチングプロセスの間、MTJ構造体の上部電極と側壁の不所望な浸食またはエッチングを低減する。また別の特定の利点は、第二の上部電極洗浄および堆積プロセス窓が改善すなわち拡大され、MTJプロセスの総合的信頼性と結果のMTJ構造体も改善される。
図16は、複数のMTJセルを有するメモリ装置を有する代表的無線通信装置図である。図16は、ディジタル信号プロセッサ(DSP)1610などのプロセッサに連結された、MTJセル1632のメモリアレイと、MTJセル1666のアレイを有する磁気抵抗性ランダムアクセスメモリ(MRAM)とを有する通信装置1600の例証的実施形態のブロック図である。通信装置1600はまた、DSP1610に連結されたMTJセル1664のキャッシュメモリ装置を有している。MTJセル1664のキャッシュメモリ装置と、MTJセル1632のメモリアレイと、多重MTJセル1666を有するMRAM装置は、図5〜15に関連して説明されるように、プロセスにしたがって形成されたMTJセルを有し得る。
図16はまた、ディジタル信号プロセッサ1610とディスプレイ1628に連結されたディスプレイコントローラ1626を示している。コーダ/デコーダ(CODEC)1634もディジタル信号プロセッサ1610に連結され得る。スピーカ1636とマイク1638はCODEC1634に連結され得る。
図16はまた、ディジタル信号プロセッサ1610と無線アンテナ1642に連結され得る無線コントローラ1640を示している。特定の実施形態において、入力装置1630と電源1644はオンチップシステム1622に連結されている。さらに、特定の実施形態において、図16に示されるように、ディスプレイ1628と入力装置1630とスピーカ1636とマイク1638と無線アンテナ1642と電源1644は、オンチップシステム1622の外にある。しかしながら、各々は、インターフェースまたはコントローラなどのオンチップシステム1622のコンポーネントに連結され得る。
当業者はさらに、ここに開示された実施形態に関して説明されたさまざまな例証的論理ブロックと構成とモジュールと回路とアルゴリズムステップは、電子ハードウェア、コンピューターソフトウェア、または両者の組み合わせとして実行され得ることを認めるであろう。ハードウェアとソフトウェアのこの互換性を明白に示すために、さまざまな例証的コンポーネントとブロックと構成とモジュールと回路とステップが、それらの機能に関して一般的に上に説明された。そのような機能がハードウェアまたはソフトウェアのどちらとして実行されるかは、総合的システムに課される特定のアプリケーションと設計制約に依存する。熟練した職人は、説明された機能を各特定のアプリケーションのために変更する手法で実行し得るが、そのような実行決定は本開示の範囲からの逸脱をもたらすと解釈されるべきではない。
開示の実施形態の先の説明は、任意の当業者が開示された実施形態を製作または使用することを可能にするために提供される。これらの実施形態に対するさまざまな変更は、この分野の当業者に容易に明白であろう。また、ここに規定される総括的な原理は、開示の趣旨または範囲から逸脱することなく他の実施形態に適用され得る。したがって、本開示は、ここに示された実施形態に限定されるように意図されていないが、続く請求項によって規定される原理と新規な特徴に整合するできる限り最も広い範囲が与えられるべきである。
開示の実施形態の先の説明は、任意の当業者が開示された実施形態を製作または使用することを可能にするために提供される。これらの実施形態に対するさまざまな変更は、この分野の当業者に容易に明白であろう。また、ここに規定される総括的な原理は、開示の趣旨または範囲から逸脱することなく他の実施形態に適用され得る。したがって、本開示は、ここに示された実施形態に限定されるように意図されていないが、続く請求項によって規定される原理と新規な特徴に整合するできる限り最も広い範囲が与えられるべきである。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
[1]導電性層を有する磁気トンネル接合(MTJ)構造体を基板上に形成することと、
パターニング膜層を堆積する前に犠牲層を導電性層上に堆積することを有する方法。
[2]一つ以上のアドバンスパターニング膜、ハードマスク、およびフォトレジスト層を犠牲層上に堆積することと、
前記一つ以上のアドバンストパターニング膜、ハードマスク、およびフォトレジスト層に少なくとも一つのパターン定義を適用することをさらに有する[1]の方法。
[3]前記一つ以上のアドバンストパターニング膜、ハードマスク、およびフォトレジスト層を前記少なくとも一つのパターン定義にしたがって除去することをさらに有する[2]の方法。
[4]前記犠牲層をパターニングと除去することをさらに有する[2]の方法。
[5]前記犠牲層が除去された後に前記導電性層上に第二の導電性層を堆積することをさらに有する[4]の方法。
[6]前記導電性層は、タンタル(Ta)、チタン(Ti)、ルテニウム(Ru)、他の導電性金属、またはそれらの任意の組み合わせの一つから構成される[1]の方法。
[7]前記犠牲層は、オキシ窒化ケイ素、シリコンカーボン、窒化ケイ素、窒化チタン、またはそれらの任意の組み合わせの少なくとも一つから構成される[1]の方法。
[8]非磁気スペーサ膜を堆積することをさらに有する[1]の方法。
[9]前記犠牲層は、前記非磁気スペーサ膜と同じ物質で構成される[8]の方法。
[10]前記犠牲層厚さは、ほぼ10オングストロームないしほぼ5000オングストロームの範囲を有するフォト解像度を有するように選択される[1]の方法。
[11]前記MTJ構造体をアニールして前記MTJ構造体の固定層の磁性配向を規定してMTJ装置を形成することをさらに有する[1]の方法。
[12]基板上に第一の電極を堆積することと、
前記第一の電極上に磁気トンネル接合(MTJ)構造体を形成することを有し、前記MTJ構造体は、二つの磁性体層間に挟まれたトンネル障壁層を有しており、さらに、
前記MTJ構造体上に第二の電極を堆積することと、
アドバンストパターニング膜層の堆積の前に第二の電極上に犠牲キャップ層を堆積することを有し、少なくとも一つのパターニングプロセス中の前記犠牲キャップ層が前記第二の電極の酸化と浸食を低減する方法。
[13]前記二つの磁性膜層の少なくとも一つに関連する磁場を配向するために前記MTJ構造体に磁気アニールプロセスをおこなうことをさらに有する[12]の方法。
[14]前記犠牲キャップ層上に前記アドバンストパターニング膜層を堆積することをさらに有する[12]の方法。
[15]前記アドバンストパターニング膜層上にハードマスク層を堆積することをさらに有する[13]の方法。
[16]前記アドバンストパターニング膜層上に反射防止層を堆積することをさらに有する[15]の方法。
[17]パターン定義プロセスをおこなって前記反射防止層上に少なくとも一つのパターンを規定することと、
前記反射防止層と前記ハードマスク層と前記アドバンストパターニング膜層と前記犠牲層と前記第二の電極の一部を前記少なくとも一つの定義プロセスにしたがって選択的に除去して回路構造体を形成することをさらに有する[16]の方法。
[18]前記回路構造体をおおってスペーサ層を堆積することと、
前記スペーサ層をおおって中間層誘電体層を堆積することと、
前記スペーサ層の一部を露出させるレベルまで前記中間層誘電体層の一部を選択的に除去することと、
化学機械的平坦化(CMP)を適用して前記中間層誘電体層と前記スペーサ層と前記犠牲層の一部を選択的に除去して前記第二の電極を実質的平面表面に露出させることをさらに有する[17]の方法。
[19]前記実質的平面表面上に導電性層を堆積することをさらに備えており、前記導電性層は前記第二の導電体に物理的および電気的に連結される[18]の方法。
[20]二つの磁性体層間にトンネル障壁層を有する磁気トンネル接合(MTJ)構造体を形成することと、
前記MTJ構造体上に上部電極を堆積することと、
前記上部電極上にアドバンストパターニング膜層を堆積する前に前記上部電極上に犠牲キャップ層を堆積することを有する方法。
[21]アドバンストパターニング膜(APF)、ハードマスク、およびフォトレジスト層を堆積することと、
第一のフォトパターニングプロセスをおこなって前記ハードマスク層にパターンを規定することと、
前記規定パターンにしたがって前記ハードマスク層の一部を選択的に除去することと、
フォトレジスト層を除去することと、
第二のエッチングプロセスをおこなって前記APF層と前記犠牲キャップ層と前記上部電極に第二のパターンを転写することをさらに有する[20]の方法。
[22]前記ハードマスクと前記アドバンストパターニング膜(APF)層を除去することと、
前記犠牲キャップ層と前記上部電極をハードマスクとして使用して前記MTJ構造体に前記第二のパターンを規定することをさらに有する[21]の方法。
[23]前記第二のパターンにしたがって前記MTJ構造体の一部を選択的に除去することをさらに有する[22]の方法。
[24]前記MTJ構造体と前記犠牲層をおおってスペーサ層を堆積することと、
前記スペーサ層をおおって中間層誘電体層を堆積することと、
前記中間層誘電体層の一部を選択的に除去して前記犠牲キャップ層に最も近い前記スペーサ層の一部を露出させることと、
前記中間層誘電体層と前記スペーサ層と前記犠牲キャップ層の一部を除去する化学機械的平坦化(CMP)プロセスをおこなって実質的平面表面を規定し、前記平面表面に前記上部電極を露出させることと、
前記上部電極上に導電性層を堆積することをさらに有する[23]の方法。
[25]フォトエッチング処理、化学機械的平坦化(CMP)処理の後、前記上部電極上をおおう導電性層の堆積、[20]の方法。
磁気トンネル接合構造体を形成する方法。

Claims (25)

  1. 導電性層を有する磁気トンネル接合(MTJ)構造体を基板上に形成することと、
    パターニング膜層を堆積する前に犠牲層を導電性層上に堆積することを有する方法。
  2. 一つ以上のアドバンスパターニング膜、ハードマスク、およびフォトレジスト層を犠牲層上に堆積することと、
    前記一つ以上のアドバンストパターニング膜、ハードマスク、およびフォトレジスト層に少なくとも一つのパターン定義を適用することをさらに有する請求項1の方法。
  3. 前記一つ以上のアドバンストパターニング膜、ハードマスク、およびフォトレジスト層を前記少なくとも一つのパターン定義にしたがって除去することをさらに有する請求項2の方法。
  4. 前記犠牲層をパターニングと除去することをさらに有する請求項2の方法。
  5. 前記犠牲層が除去された後に前記導電性層上に第二の導電性層を堆積することをさらに有する請求項4の方法。
  6. 前記導電性層は、タンタル(Ta)、チタン(Ti)、ルテニウム(Ru)、他の導電性金属、またはそれらの任意の組み合わせの一つから構成される請求項1の方法。
  7. 前記犠牲層は、オキシ窒化ケイ素、シリコンカーボン、窒化ケイ素、窒化チタン、またはそれらの任意の組み合わせの少なくとも一つから構成される請求項1の方法。
  8. 非磁気スペーサ膜を堆積することをさらに有する請求項1の方法。
  9. 前記犠牲層は、前記非磁気スペーサ膜と同じ物質で構成される請求項8の方法。
  10. 前記犠牲層厚さは、ほぼ10オングストロームないしほぼ5000オングストロームの範囲を有するフォト解像度を有するように選択される請求項1の方法。
  11. 前記MTJ構造体をアニールして前記MTJ構造体の固定層の磁性配向を規定してMTJ装置を形成することをさらに有する請求項1の方法。
  12. 基板上に第一の電極を堆積することと、
    前記第一の電極上に磁気トンネル接合(MTJ)構造体を形成することを有し、前記MTJ構造体は、二つの磁性体層間に挟まれたトンネル障壁層を有しており、さらに、
    前記MTJ構造体上に第二の電極を堆積することと、
    アドバンストパターニング膜層の堆積の前に第二の電極上に犠牲キャップ層を堆積することを有し、少なくとも一つのパターニングプロセス中の前記犠牲キャップ層が前記第二の電極の酸化と浸食を低減する方法。
  13. 前記二つの磁性膜層の少なくとも一つに関連する磁場を配向するために前記MTJ構造体に磁気アニールプロセスをおこなうことをさらに有する請求項12の方法。
  14. 前記犠牲キャップ層上に前記アドバンストパターニング膜層を堆積することをさらに有する請求項12の方法。
  15. 前記アドバンストパターニング膜層上にハードマスク層を堆積することをさらに有する請求項13の方法。
  16. 前記アドバンストパターニング膜層上に反射防止層を堆積することをさらに有する請求項15の方法。
  17. パターン定義プロセスをおこなって前記反射防止層上に少なくとも一つのパターンを規定することと、
    前記反射防止層と前記ハードマスク層と前記アドバンストパターニング膜層と前記犠牲層と前記第二の電極の一部を前記少なくとも一つの定義プロセスにしたがって選択的に除去して回路構造体を形成することをさらに有する請求項16の方法。
  18. 前記回路構造体をおおってスペーサ層を堆積することと、
    前記スペーサ層をおおって中間層誘電体層を堆積することと、
    前記スペーサ層の一部を露出させるレベルまで前記中間層誘電体層の一部を選択的に除去することと、
    化学機械的平坦化(CMP)を適用して前記中間層誘電体層と前記スペーサ層と前記犠牲層の一部を選択的に除去して前記第二の電極を実質的平面表面に露出させることをさらに有する請求項17の方法。
  19. 前記実質的平面表面上に導電性層を堆積することをさらに備えており、前記導電性層は前記第二の導電体に物理的および電気的に連結される請求項18の方法。
  20. 二つの磁性体層間にトンネル障壁層を有する磁気トンネル接合(MTJ)構造体を形成することと、
    前記MTJ構造体上に上部電極を堆積することと、
    前記上部電極上にアドバンストパターニング膜層を堆積する前に前記上部電極上に犠牲キャップ層を堆積することを有する方法。
  21. アドバンストパターニング膜(APF)、ハードマスク、およびフォトレジスト層を堆積することと、
    第一のフォトパターニングプロセスをおこなって前記ハードマスク層にパターンを規定することと、
    前記規定パターンにしたがって前記ハードマスク層の一部を選択的に除去することと、
    フォトレジスト層を除去することと、
    第二のエッチングプロセスをおこなって前記APF層と前記犠牲キャップ層と前記上部電極に第二のパターンを転写することをさらに有する請求項20の方法。
  22. 前記ハードマスクと前記アドバンストパターニング膜(APF)層を除去することと、
    前記犠牲キャップ層と前記上部電極をハードマスクとして使用して前記MTJ構造体に前記第二のパターンを規定することをさらに有する請求項21の方法。
  23. 前記第二のパターンにしたがって前記MTJ構造体の一部を選択的に除去することをさらに有する請求項22の方法。
  24. 前記MTJ構造体と前記犠牲層をおおってスペーサ層を堆積することと、
    前記スペーサ層をおおって中間層誘電体層を堆積することと、
    前記中間層誘電体層の一部を選択的に除去して前記犠牲キャップ層に最も近い前記スペーサ層の一部を露出させることと、
    前記中間層誘電体層と前記スペーサ層と前記犠牲キャップ層の一部を除去する化学機械的平坦化(CMP)プロセスをおこなって実質的平面表面を規定し、前記平面表面に前記上部電極を露出させることと、
    前記上部電極上に導電性層を堆積することをさらに有する請求項23の方法。
  25. フォトエッチング処理、化学機械的平坦化(CMP)処理の後、前記上部電極上をおおう導電性層の堆積、請求項20の方法。
    磁気トンネル接合構造体を形成する方法。
JP2013155869A 2007-11-20 2013-07-26 磁気トンネル接合構造体を形成する方法 Ceased JP2013243395A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/943,042 2007-11-20
US11/943,042 US9136463B2 (en) 2007-11-20 2007-11-20 Method of forming a magnetic tunnel junction structure

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2010535060A Division JP2011504301A (ja) 2007-11-20 2008-11-20 磁気トンネル接合構造体を形成する方法

Publications (1)

Publication Number Publication Date
JP2013243395A true JP2013243395A (ja) 2013-12-05

Family

ID=40410202

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2010535060A Withdrawn JP2011504301A (ja) 2007-11-20 2008-11-20 磁気トンネル接合構造体を形成する方法
JP2013155869A Ceased JP2013243395A (ja) 2007-11-20 2013-07-26 磁気トンネル接合構造体を形成する方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2010535060A Withdrawn JP2011504301A (ja) 2007-11-20 2008-11-20 磁気トンネル接合構造体を形成する方法

Country Status (6)

Country Link
US (2) US9136463B2 (ja)
EP (1) EP2223356A1 (ja)
JP (2) JP2011504301A (ja)
KR (1) KR20100096191A (ja)
CN (2) CN104576921A (ja)
WO (1) WO2009067594A1 (ja)

Families Citing this family (99)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8504054B2 (en) * 2002-09-10 2013-08-06 Qualcomm Incorporated System and method for multilevel scheduling
US20100327248A1 (en) * 2009-06-29 2010-12-30 Seagate Technology Llc Cell patterning with multiple hard masks
KR101073132B1 (ko) * 2009-07-02 2011-10-12 주식회사 하이닉스반도체 자기터널접합 장치 제조방법
US8492858B2 (en) 2009-08-27 2013-07-23 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
US8735179B2 (en) 2009-08-27 2014-05-27 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
US8912012B2 (en) 2009-11-25 2014-12-16 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
US8278122B2 (en) * 2010-01-29 2012-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming MTJ cells
KR101168346B1 (ko) * 2010-07-21 2012-07-25 에스케이하이닉스 주식회사 반도체 메모리 및 그 제조방법
US20130075840A1 (en) * 2011-02-09 2013-03-28 Avalanche Technology, Inc. Method for fabrication of a magnetic random access memory (mram) using a high selectivity hard mask
KR101870873B1 (ko) * 2011-08-04 2018-07-20 에스케이하이닉스 주식회사 반도체 소자의 제조방법
US8536063B2 (en) * 2011-08-30 2013-09-17 Avalanche Technology Inc. MRAM etching processes
KR20130034260A (ko) * 2011-09-28 2013-04-05 에스케이하이닉스 주식회사 반도체 장치의 제조방법
CN103187522B (zh) * 2011-12-30 2015-04-08 中芯国际集成电路制造(北京)有限公司 半导体器件制造方法
US8748197B2 (en) * 2012-03-14 2014-06-10 Headway Technologies, Inc. Reverse partial etching scheme for magnetic device applications
US10553785B2 (en) * 2012-04-20 2020-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetoresistive random access memory device and method of making same
US9023219B2 (en) 2012-04-26 2015-05-05 Everspin Technologies, Inc. Method of manufacturing a magnetoresistive device
US8901687B2 (en) 2012-11-27 2014-12-02 Industrial Technology Research Institute Magnetic device with a substrate, a sensing block and a repair layer
US9130156B2 (en) * 2013-02-08 2015-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. Process to remove film from semiconductor devices
US9041146B2 (en) * 2013-03-15 2015-05-26 Intel Corporation Logic chip including embedded magnetic tunnel junctions
KR102054819B1 (ko) 2013-05-22 2019-12-11 삼성전자주식회사 반도체 소자 및 그 제조 방법
US9257636B2 (en) 2013-09-11 2016-02-09 Taiwan Semiconductor Manufacturing Co., Ltd. Perpendicular magnetic random-access memory (MRAM) formation by direct self-assembly method
US9564582B2 (en) * 2014-03-07 2017-02-07 Applied Materials, Inc. Method of forming magnetic tunneling junctions
KR102144660B1 (ko) * 2014-03-18 2020-08-18 삼성전자 주식회사 자기 장치에 사용할 수 있는 자기 접합 및 자기 메모리를 기판 상에 제공하는 방법 및 자기 접합
CN104953026B (zh) * 2014-03-27 2017-11-14 朗姆研究公司 蚀刻非挥发性金属材料的方法
US10003014B2 (en) * 2014-06-20 2018-06-19 International Business Machines Corporation Method of forming an on-pitch self-aligned hard mask for contact to a tunnel junction using ion beam etching
KR20160004744A (ko) 2014-07-04 2016-01-13 에스케이하이닉스 주식회사 반도체 메모리를 포함하는 전자 장치
US9865798B2 (en) * 2015-02-24 2018-01-09 Qualcomm Incorporated Electrode structure for resistive memory device
US10008662B2 (en) * 2015-03-12 2018-06-26 Taiwan Semiconductor Manufacturing Co., Ltd. Perpendicular magnetic tunneling junction (MTJ) for improved magnetoresistive random-access memory (MRAM) process
US10115891B2 (en) * 2015-04-16 2018-10-30 Toshiba Memory Corporation Magnetoresistive memory device and manufacturing method of the same
US9847473B2 (en) * 2015-04-16 2017-12-19 Taiwan Semiconductor Manufacturing Co., Ltd. MRAM structure for process damage minimization
US9818935B2 (en) 2015-06-25 2017-11-14 Taiwan Semiconductor Manufacturing Co., Ltd. Techniques for MRAM MTJ top electrode connection
US11245069B2 (en) * 2015-07-14 2022-02-08 Applied Materials, Inc. Methods for forming structures with desired crystallinity for MRAM applications
US10163479B2 (en) 2015-08-14 2018-12-25 Spin Transfer Technologies, Inc. Method and apparatus for bipolar memory write-verify
US10580975B2 (en) 2015-09-18 2020-03-03 Intel Corporation Spin transfer torque memory (STTM), methods of forming the same using volatile compound forming elements, and devices including the same
EP3350850A4 (en) 2015-09-18 2019-05-08 INTEL Corporation SPIN TRANSFER TORQUE STORAGE (STTM), METHOD FOR THE PRODUCTION THEREOF WITH A NON-CONFORMITY ISOLATOR AND DEVICES THEREWITH
US9905751B2 (en) 2015-10-20 2018-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic tunnel junction with reduced damage
CN105374936A (zh) * 2015-12-01 2016-03-02 中电海康集团有限公司 一种双磁性隧道结的刻蚀方法
US10454021B2 (en) 2016-01-29 2019-10-22 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method of manufacturing the same
WO2017171840A1 (en) * 2016-04-01 2017-10-05 Intel Corporation Techniques for forming logic including integrated spin-transfer torque magnetoresistive random-access memory
CN107403865B (zh) * 2016-05-18 2020-07-14 上海磁宇信息科技有限公司 一种双重图形技术图案化磁性隧道结的方法
CN107452874B (zh) * 2016-05-30 2020-07-14 上海磁宇信息科技有限公司 一种磁性隧道结自对准钽掩模的形成方法
KR102468257B1 (ko) 2016-08-08 2022-11-18 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
CN107785485B (zh) * 2016-08-31 2021-06-01 中电海康集团有限公司 一种磁性隧道结的制备方法
US10366774B2 (en) 2016-09-27 2019-07-30 Spin Memory, Inc. Device with dynamic redundancy registers
US10437491B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register
US10546625B2 (en) 2016-09-27 2020-01-28 Spin Memory, Inc. Method of optimizing write voltage based on error buffer occupancy
US10818331B2 (en) 2016-09-27 2020-10-27 Spin Memory, Inc. Multi-chip module for MRAM devices with levels of dynamic redundancy registers
US10460781B2 (en) 2016-09-27 2019-10-29 Spin Memory, Inc. Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank
US10360964B2 (en) 2016-09-27 2019-07-23 Spin Memory, Inc. Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device
US10437723B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device
US10446210B2 (en) 2016-09-27 2019-10-15 Spin Memory, Inc. Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers
CN108232005B (zh) * 2016-12-09 2021-12-17 上海磁宇信息科技有限公司 一种横向修剪缩微磁性隧道结图案的方法
CN108232007A (zh) * 2016-12-21 2018-06-29 上海磁宇信息科技有限公司 一种气体团簇离子束修剪被刻蚀后的磁性隧道结的方法
KR102634750B1 (ko) * 2017-01-10 2024-02-13 삼성전자주식회사 자기 기억 소자
KR102368033B1 (ko) 2017-09-20 2022-02-25 삼성전자주식회사 자기 저항 메모리 소자의 제조 방법
KR102401181B1 (ko) 2017-10-11 2022-05-24 삼성전자주식회사 정보 저장 패턴을 포함하는 반도체 소자
US10446741B2 (en) * 2017-10-23 2019-10-15 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple hard mask patterning to fabricate 20nm and below MRAM devices
US10529439B2 (en) 2017-10-24 2020-01-07 Spin Memory, Inc. On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects
US10656994B2 (en) 2017-10-24 2020-05-19 Spin Memory, Inc. Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques
US10481976B2 (en) 2017-10-24 2019-11-19 Spin Memory, Inc. Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers
US10489245B2 (en) 2017-10-24 2019-11-26 Spin Memory, Inc. Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them
US10541361B2 (en) * 2017-11-30 2020-01-21 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic random access memory and manufacturing method thereof
US10395711B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Perpendicular source and bit lines for an MRAM array
US10424726B2 (en) 2017-12-28 2019-09-24 Spin Memory, Inc. Process for improving photoresist pillar adhesion during MRAM fabrication
US10891997B2 (en) 2017-12-28 2021-01-12 Spin Memory, Inc. Memory array with horizontal source line and a virtual source line
US10811594B2 (en) * 2017-12-28 2020-10-20 Spin Memory, Inc. Process for hard mask development for MRAM pillar formation using photolithography
US10395712B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Memory array with horizontal source line and sacrificial bitline per virtual source
US10360962B1 (en) 2017-12-28 2019-07-23 Spin Memory, Inc. Memory array with individually trimmable sense amplifiers
US10424723B2 (en) 2017-12-29 2019-09-24 Spin Memory, Inc. Magnetic tunnel junction devices including an optimization layer
US10886330B2 (en) 2017-12-29 2021-01-05 Spin Memory, Inc. Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch
US10840439B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Magnetic tunnel junction (MTJ) fabrication methods and systems
US10784439B2 (en) 2017-12-29 2020-09-22 Spin Memory, Inc. Precessional spin current magnetic tunnel junction devices and methods of manufacture
US10840436B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture
US10367139B2 (en) 2017-12-29 2019-07-30 Spin Memory, Inc. Methods of manufacturing magnetic tunnel junction devices
US10546624B2 (en) 2017-12-29 2020-01-28 Spin Memory, Inc. Multi-port random access memory
US10438995B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Devices including magnetic tunnel junctions integrated with selectors
US10438996B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Methods of fabricating magnetic tunnel junctions integrated with selectors
US10446744B2 (en) 2018-03-08 2019-10-15 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US11107978B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Methods of manufacturing three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US11107974B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Magnetic tunnel junction devices including a free magnetic trench layer and a planar reference magnetic layer
US10784437B2 (en) 2018-03-23 2020-09-22 Spin Memory, Inc. Three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US20190296220A1 (en) 2018-03-23 2019-09-26 Spin Transfer Technologies, Inc. Magnetic Tunnel Junction Devices Including an Annular Free Magnetic Layer and a Planar Reference Magnetic Layer
US10411185B1 (en) 2018-05-30 2019-09-10 Spin Memory, Inc. Process for creating a high density magnetic tunnel junction array test platform
US10600478B2 (en) 2018-07-06 2020-03-24 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10593396B2 (en) 2018-07-06 2020-03-17 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10559338B2 (en) 2018-07-06 2020-02-11 Spin Memory, Inc. Multi-bit cell read-out techniques
US10692569B2 (en) 2018-07-06 2020-06-23 Spin Memory, Inc. Read-out techniques for multi-bit cells
US10650875B2 (en) 2018-08-21 2020-05-12 Spin Memory, Inc. System for a wide temperature range nonvolatile memory
US10520818B1 (en) 2018-09-18 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Critical dimension (CD) uniformity of photoresist island patterns using alternating phase shifting mask
US10699761B2 (en) 2018-09-18 2020-06-30 Spin Memory, Inc. Word line decoder memory architecture
US11374170B2 (en) * 2018-09-25 2022-06-28 Applied Materials, Inc. Methods to form top contact to a magnetic tunnel junction
US11621293B2 (en) 2018-10-01 2023-04-04 Integrated Silicon Solution, (Cayman) Inc. Multi terminal device stack systems and methods
US10971680B2 (en) 2018-10-01 2021-04-06 Spin Memory, Inc. Multi terminal device stack formation methods
US10497858B1 (en) * 2018-12-21 2019-12-03 Applied Materials, Inc. Methods for forming structures for MRAM applications
US11107979B2 (en) 2018-12-28 2021-08-31 Spin Memory, Inc. Patterned silicide structures and methods of manufacture
JP2020191320A (ja) 2019-05-20 2020-11-26 東京エレクトロン株式会社 基板製造方法、及び、処理システム
CN112151672B (zh) * 2019-06-28 2023-07-25 北京时代全芯存储技术股份有限公司 积层体的制造方法
CN112531103B (zh) * 2019-09-19 2023-05-26 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN112670403B (zh) * 2019-10-16 2024-04-30 联华电子股份有限公司 半导体结构

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0421913A (ja) * 1990-05-17 1992-01-24 Hitachi Ltd パターン形成方法及びこの方法を用いて形成した薄膜磁気ヘッド
JPH06306647A (ja) * 1993-04-21 1994-11-01 Hitachi Ltd パタ−ン形成方法と薄膜磁性素子
JP2003332337A (ja) * 2002-05-14 2003-11-21 Fujitsu Ltd 半導体装置の製造方法
JP2004349687A (ja) * 2003-04-17 2004-12-09 Applied Materials Inc 抗磁ランダムアクセスメモリ(mram)装置の製造方法
JP2005072541A (ja) * 2003-08-07 2005-03-17 Sony Corp 半導体装置の製造方法および半導体装置
JP2005175493A (ja) * 2003-12-10 2005-06-30 Headway Technologies Inc 磁気メモリセルおよびその形成方法ならびに磁気メモリアレイおよびその製造方法
JP2005523575A (ja) * 2002-04-18 2005-08-04 インフィネオン テクノロジーズ アクチエンゲゼルシャフト Mram加工におけるトンネル接合部キャップ層、トンネル接合部ハードマスク、およびトンネル接合部スタック種膜の材質の組み合わせ
JP2005524238A (ja) * 2002-04-30 2005-08-11 マイクロン テクノロジー インコーポレイテッド Mram素子の製造方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5835003A (en) * 1995-09-29 1998-11-10 Hewlett-Packard Company Colossal magnetoresistance sensor
US6110751A (en) * 1997-01-10 2000-08-29 Fujitsu Limited Tunnel junction structure and its manufacture and magnetic sensor
JP2871670B1 (ja) * 1997-03-26 1999-03-17 富士通株式会社 強磁性トンネル接合磁気センサ、その製造方法、磁気ヘッド、および磁気記録/再生装置
US6242770B1 (en) * 1998-08-31 2001-06-05 Gary Bela Bronner Diode connected to a magnetic tunnel junction and self aligned with a metallic conductor and method for forming the same
US6573030B1 (en) * 2000-02-17 2003-06-03 Applied Materials, Inc. Method for depositing an amorphous carbon layer
US6730561B2 (en) * 2001-06-06 2004-05-04 Applied Materials, Inc. Method of forming a cup capacitor
JP4281285B2 (ja) 2002-03-14 2009-06-17 ソニー株式会社 トンネル磁気抵抗効果素子及び磁気メモリ装置
US20030181056A1 (en) * 2002-03-22 2003-09-25 Applied Materials, Inc. Method of etching a magnetic material film stack using a hard mask
US6794695B2 (en) * 2002-04-29 2004-09-21 Hewlett-Packard Development Company, L.P. Magneto resistive storage device having a magnetic field sink layer
US6704220B2 (en) * 2002-05-03 2004-03-09 Infineon Technologies Ag Layout for thermally selected cross-point MRAM cell
US6984585B2 (en) * 2002-08-12 2006-01-10 Applied Materials Inc Method for removal of residue from a magneto-resistive random access memory (MRAM) film stack using a sacrificial mask layer
US7183120B2 (en) * 2002-10-31 2007-02-27 Honeywell International Inc. Etch-stop material for improved manufacture of magnetic devices
US7105361B2 (en) * 2003-01-06 2006-09-12 Applied Materials, Inc. Method of etching a magnetic material
US20040175934A1 (en) * 2003-03-04 2004-09-09 International Business Machines Corporation Method for improving etch selectivity effects in dual damascene processing
US6849465B2 (en) * 2003-06-20 2005-02-01 Infineon Technologies Ag Method of patterning a magnetic memory cell bottom electrode before magnetic stack deposition
US7009266B2 (en) * 2003-08-29 2006-03-07 Applied Spintronics Technology, Inc. Method and system for providing a magnetic element including passivation structures
US7259062B2 (en) * 2003-10-24 2007-08-21 Hewlett-Packard Development Company, Lp. Method of making a magnetic tunnel junction device
US20050141148A1 (en) * 2003-12-02 2005-06-30 Kabushiki Kaisha Toshiba Magnetic memory
JP2005166896A (ja) * 2003-12-02 2005-06-23 Toshiba Corp 磁気メモリ
US7115993B2 (en) * 2004-01-30 2006-10-03 Tokyo Electron Limited Structure comprising amorphous carbon film and method of forming thereof
US7368299B2 (en) * 2004-07-14 2008-05-06 Infineon Technologies Ag MTJ patterning using free layer wet etching and lift off techniques
TWI252559B (en) * 2004-12-31 2006-04-01 Ind Tech Res Inst Method for connecting magnetoelectronic element with conductive line
US7241632B2 (en) * 2005-04-14 2007-07-10 Headway Technologies, Inc. MTJ read head with sidewall spacers
US7444738B2 (en) * 2005-07-29 2008-11-04 Everspin Technologies, Inc. Method for tunnel junction sensor with magnetic cladding
US8331063B2 (en) * 2009-07-10 2012-12-11 Tdk Corporation Magnetoresistive effect element in CPP-type structure and magnetic disk device
US8735179B2 (en) * 2009-08-27 2014-05-27 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
JP2013012546A (ja) * 2011-06-28 2013-01-17 Toshiba Corp 不揮発性記憶装置の製造方法
JP2014056941A (ja) * 2012-09-12 2014-03-27 Toshiba Corp 抵抗変化型メモリ

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0421913A (ja) * 1990-05-17 1992-01-24 Hitachi Ltd パターン形成方法及びこの方法を用いて形成した薄膜磁気ヘッド
JPH06306647A (ja) * 1993-04-21 1994-11-01 Hitachi Ltd パタ−ン形成方法と薄膜磁性素子
JP2005523575A (ja) * 2002-04-18 2005-08-04 インフィネオン テクノロジーズ アクチエンゲゼルシャフト Mram加工におけるトンネル接合部キャップ層、トンネル接合部ハードマスク、およびトンネル接合部スタック種膜の材質の組み合わせ
JP2005524238A (ja) * 2002-04-30 2005-08-11 マイクロン テクノロジー インコーポレイテッド Mram素子の製造方法
JP2003332337A (ja) * 2002-05-14 2003-11-21 Fujitsu Ltd 半導体装置の製造方法
JP2004349687A (ja) * 2003-04-17 2004-12-09 Applied Materials Inc 抗磁ランダムアクセスメモリ(mram)装置の製造方法
JP2005072541A (ja) * 2003-08-07 2005-03-17 Sony Corp 半導体装置の製造方法および半導体装置
JP2005175493A (ja) * 2003-12-10 2005-06-30 Headway Technologies Inc 磁気メモリセルおよびその形成方法ならびに磁気メモリアレイおよびその製造方法

Also Published As

Publication number Publication date
US9136463B2 (en) 2015-09-15
KR20100096191A (ko) 2010-09-01
US20090130779A1 (en) 2009-05-21
EP2223356A1 (en) 2010-09-01
CN101911327B (zh) 2014-12-31
JP2011504301A (ja) 2011-02-03
CN104576921A (zh) 2015-04-29
CN101911327A (zh) 2010-12-08
US20160005959A1 (en) 2016-01-07
WO2009067594A1 (en) 2009-05-28

Similar Documents

Publication Publication Date Title
US9136463B2 (en) Method of forming a magnetic tunnel junction structure
US10847715B2 (en) Magnetoresistive device and method of manufacturing same
US6939722B2 (en) Method of forming magnetic memory
US7291506B2 (en) Magnetic memory device and method of manufacturing the same
US6806546B2 (en) Passivated magneto-resistive bit structure
JP2004128229A (ja) 磁性メモリ及びその製造方法
KR100487927B1 (ko) 마그네틱 램의 형성방법
WO2022021619A1 (zh) 存储位元的制备方法及mram的制备方法
US11930715B2 (en) Highly physical etch resistive photoresist mask to define large height sub 30nm via and metal hard mask for MRAM devices
TW201444130A (zh) 磁阻結構及其製造方法
KR100434956B1 (ko) 마그네틱 램의 제조방법
CN109585645B (zh) Mtj器件、其制作方法与mram
US20220336734A1 (en) Methods of manufacturing integrated circuit devices
KR100966958B1 (ko) 마그네틱 램의 형성방법
JP5051411B2 (ja) 半導体集積回路
JP2018147933A (ja) 半導体素子の製造方法
CN111863865A (zh) 一种赝磁性隧道结单元
JP2012074710A (ja) 磁性メモリの製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150224

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150525

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150624

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151104

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20160322