JP2011504301A - 磁気トンネル接合構造体を形成する方法 - Google Patents
磁気トンネル接合構造体を形成する方法 Download PDFInfo
- Publication number
- JP2011504301A JP2011504301A JP2010535060A JP2010535060A JP2011504301A JP 2011504301 A JP2011504301 A JP 2011504301A JP 2010535060 A JP2010535060 A JP 2010535060A JP 2010535060 A JP2010535060 A JP 2010535060A JP 2011504301 A JP2011504301 A JP 2011504301A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- mtj
- depositing
- sacrificial
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
Abstract
【解決手段】特定の実施形態において、導電性層を有する磁気トンネル接合(MTJ)構造体を基板上に形成することを有している方法が開示される。方法はまた、パターニング膜層を堆積する前に導電性層上に犠牲層を堆積することを有している。
Description
図10は、スペーサ層902の一部1002を露出させる中間層誘電体層904の一部の除去の後の図9のMTJ構造体900を代表する磁気トンネル接合(MTJ)構造体1000の横断面図である。特に、化学機械的研磨(CMP)プロセスが図9に示されるMTJ構造体900に適用され、中間層誘電体層904の一部を除去して処理された中間層誘電体層1004を規定する。CMPプロセスは、スペーサ層902の上部1002が露出された後にスペーサ層902で止められる。
Claims (25)
- 導電性層を有する磁気トンネル接合(MTJ)構造体を基板上に形成することと、
パターニング膜層を堆積する前に犠牲層を導電性層上に堆積することを有する方法。 - 一つ以上のアドバンスパターニング膜、ハードマスク、およびフォトレジスト層を犠牲層上に堆積することと、
前記一つ以上のアドバンストパターニング膜、ハードマスク、およびフォトレジスト層に少なくとも一つのパターン定義を適用することをさらに有する請求項1の方法。 - 前記一つ以上のアドバンストパターニング膜、ハードマスク、およびフォトレジスト層を前記少なくとも一つのパターン定義にしたがって除去することをさらに有する請求項2の方法。
- 前記犠牲層をパターニングと除去することをさらに有する請求項2の方法。
- 前記犠牲層が除去された後に前記導電性層上に第二の導電性層を堆積することをさらに有する請求項4の方法。
- 前記導電性層は、タンタル(Ta)、チタン(Ti)、ルテニウム(Ru)、他の導電性金属、またはそれらの任意の組み合わせの一つから構成される請求項1の方法。
- 前記犠牲層は、オキシ窒化ケイ素、シリコンカーボン、窒化ケイ素、窒化チタン、またはそれらの任意の組み合わせの少なくとも一つから構成される請求項1の方法。
- 非磁気スペーサ膜を堆積することをさらに有する請求項1の方法。
- 前記犠牲層は、前記非磁気スペーサ膜と同じ物質で構成される請求項8の方法。
- 前記犠牲層厚さは、ほぼ10オングストロームないしほぼ5000オングストロームの範囲を有するフォト解像度を有するように選択される請求項1の方法。
- 前記MTJ構造体をアニールして前記MTJ構造体の固定層の磁性配向を規定してMTJ装置を形成することをさらに有する請求項1の方法。
- 基板上に第一の電極を堆積することと、
前記第一の電極上に磁気トンネル接合(MTJ)構造体を形成することを有し、前記MTJ構造体は、二つの磁性体層間に挟まれたトンネル障壁層を有しており、さらに、
前記MTJ構造体上に第二の電極を堆積することと、
アドバンストパターニング膜層の堆積の前に第二の電極上に犠牲キャップ層を堆積することを有し、少なくとも一つのパターニングプロセス中の前記犠牲キャップ層が前記第二の電極の酸化と浸食を低減する方法。 - 前記二つの磁性膜層の少なくとも一つに関連する磁場を配向するために前記MTJ構造体に磁気アニールプロセスをおこなうことをさらに有する請求項12の方法。
- 前記犠牲キャップ層上に前記アドバンストパターニング膜層を堆積することをさらに有する請求項12の方法。
- 前記アドバンストパターニング膜層上にハードマスク層を堆積することをさらに有する請求項13の方法。
- 前記アドバンストパターニング膜層上に反射防止層を堆積することをさらに有する請求項15の方法。
- パターン定義プロセスをおこなって前記反射防止層上に少なくとも一つのパターンを規定することと、
前記反射防止層と前記ハードマスク層と前記アドバンストパターニング膜層と前記犠牲層と前記第二の電極の一部を前記少なくとも一つの定義プロセスにしたがって選択的に除去して回路構造体を形成することをさらに有する請求項16の方法。 - 前記回路構造体をおおってスペーサ層を堆積することと、
前記スペーサ層をおおって中間層誘電体層を堆積することと、
前記スペーサ層の一部を露出させるレベルまで前記中間層誘電体層の一部を選択的に除去することと、
化学機械的平坦化(CMP)を適用して前記中間層誘電体層と前記スペーサ層と前記犠牲層の一部を選択的に除去して前記第二の電極を実質的平面表面に露出させることをさらに有する請求項17の方法。 - 前記実質的平面表面上に導電性層を堆積することをさらに備えており、前記導電性層は前記第二の導電体に物理的および電気的に連結される請求項18の方法。
- 二つの磁性体層間にトンネル障壁層を有する磁気トンネル接合(MTJ)構造体を形成することと、
前記MTJ構造体上に上部電極を堆積することと、
前記上部電極上にアドバンストパターニング膜層を堆積する前に前記上部電極上に犠牲キャップ層を堆積することを有する方法。 - アドバンストパターニング膜(APF)、ハードマスク、およびフォトレジスト層を堆積することと、
第一のフォトパターニングプロセスをおこなって前記ハードマスク層にパターンを規定することと、
前記規定パターンにしたがって前記ハードマスク層の一部を選択的に除去することと、
フォトレジスト層を除去することと、
第二のエッチングプロセスをおこなって前記APF層と前記犠牲キャップ層と前記上部電極に第二のパターンを転写することをさらに有する請求項20の方法。 - 前記ハードマスクと前記アドバンストパターニング膜(APF)層を除去することと、
前記犠牲キャップ層と前記上部電極をハードマスクとして使用して前記MTJ構造体に前記第二のパターンを規定することをさらに有する請求項21の方法。 - 前記第二のパターンにしたがって前記MTJ構造体の一部を選択的に除去することをさらに有する請求項22の方法。
- 前記MTJ構造体と前記犠牲層をおおってスペーサ層を堆積することと、
前記スペーサ層をおおって中間層誘電体層を堆積することと、
前記中間層誘電体層の一部を選択的に除去して前記犠牲キャップ層に最も近い前記スペーサ層の一部を露出させることと、
前記中間層誘電体層と前記スペーサ層と前記犠牲キャップ層の一部を除去する化学機械的平坦化(CMP)プロセスをおこなって実質的平面表面を規定し、前記平面表面に前記上部電極を露出させることと、
前記上部電極上に導電性層を堆積することをさらに有する請求項23の方法。 - フォトエッチング処理、化学機械的平坦化(CMP)処理の後、前記上部電極上をおおう導電性層の堆積、請求項20の方法。
磁気トンネル接合構造体を形成する方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/943,042 US9136463B2 (en) | 2007-11-20 | 2007-11-20 | Method of forming a magnetic tunnel junction structure |
PCT/US2008/084185 WO2009067594A1 (en) | 2007-11-20 | 2008-11-20 | Method of forming a magnetic tunnel junction structure |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013155869A Division JP2013243395A (ja) | 2007-11-20 | 2013-07-26 | 磁気トンネル接合構造体を形成する方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011504301A true JP2011504301A (ja) | 2011-02-03 |
Family
ID=40410202
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010535060A Withdrawn JP2011504301A (ja) | 2007-11-20 | 2008-11-20 | 磁気トンネル接合構造体を形成する方法 |
JP2013155869A Ceased JP2013243395A (ja) | 2007-11-20 | 2013-07-26 | 磁気トンネル接合構造体を形成する方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013155869A Ceased JP2013243395A (ja) | 2007-11-20 | 2013-07-26 | 磁気トンネル接合構造体を形成する方法 |
Country Status (6)
Country | Link |
---|---|
US (2) | US9136463B2 (ja) |
EP (1) | EP2223356A1 (ja) |
JP (2) | JP2011504301A (ja) |
KR (1) | KR20100096191A (ja) |
CN (2) | CN101911327B (ja) |
WO (1) | WO2009067594A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11152564B2 (en) | 2019-05-20 | 2021-10-19 | Tokyo Electron Limited | Substrate manufacturing method and processing system |
Families Citing this family (98)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8504054B2 (en) * | 2002-09-10 | 2013-08-06 | Qualcomm Incorporated | System and method for multilevel scheduling |
US20100327248A1 (en) * | 2009-06-29 | 2010-12-30 | Seagate Technology Llc | Cell patterning with multiple hard masks |
KR101073132B1 (ko) * | 2009-07-02 | 2011-10-12 | 주식회사 하이닉스반도체 | 자기터널접합 장치 제조방법 |
US8492858B2 (en) | 2009-08-27 | 2013-07-23 | Qualcomm Incorporated | Magnetic tunnel junction device and fabrication |
US8735179B2 (en) | 2009-08-27 | 2014-05-27 | Qualcomm Incorporated | Magnetic tunnel junction device and fabrication |
US8912012B2 (en) * | 2009-11-25 | 2014-12-16 | Qualcomm Incorporated | Magnetic tunnel junction device and fabrication |
US8278122B2 (en) * | 2010-01-29 | 2012-10-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for forming MTJ cells |
KR101168346B1 (ko) * | 2010-07-21 | 2012-07-25 | 에스케이하이닉스 주식회사 | 반도체 메모리 및 그 제조방법 |
US20130075840A1 (en) * | 2011-02-09 | 2013-03-28 | Avalanche Technology, Inc. | Method for fabrication of a magnetic random access memory (mram) using a high selectivity hard mask |
KR101870873B1 (ko) * | 2011-08-04 | 2018-07-20 | 에스케이하이닉스 주식회사 | 반도체 소자의 제조방법 |
US8536063B2 (en) * | 2011-08-30 | 2013-09-17 | Avalanche Technology Inc. | MRAM etching processes |
KR20130034260A (ko) * | 2011-09-28 | 2013-04-05 | 에스케이하이닉스 주식회사 | 반도체 장치의 제조방법 |
CN103187522B (zh) * | 2011-12-30 | 2015-04-08 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件制造方法 |
US8748197B2 (en) * | 2012-03-14 | 2014-06-10 | Headway Technologies, Inc. | Reverse partial etching scheme for magnetic device applications |
US10553785B2 (en) * | 2012-04-20 | 2020-02-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Magnetoresistive random access memory device and method of making same |
US9023219B2 (en) * | 2012-04-26 | 2015-05-05 | Everspin Technologies, Inc. | Method of manufacturing a magnetoresistive device |
US8901687B2 (en) | 2012-11-27 | 2014-12-02 | Industrial Technology Research Institute | Magnetic device with a substrate, a sensing block and a repair layer |
US9130156B2 (en) * | 2013-02-08 | 2015-09-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Process to remove film from semiconductor devices |
DE112013006462T5 (de) * | 2013-03-15 | 2015-10-01 | Intel Corporation | Eingebettete Magnettunnelkontakte umfassender Logikchip |
KR102054819B1 (ko) | 2013-05-22 | 2019-12-11 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
US9257636B2 (en) | 2013-09-11 | 2016-02-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Perpendicular magnetic random-access memory (MRAM) formation by direct self-assembly method |
US9564582B2 (en) * | 2014-03-07 | 2017-02-07 | Applied Materials, Inc. | Method of forming magnetic tunneling junctions |
KR102144660B1 (ko) * | 2014-03-18 | 2020-08-18 | 삼성전자 주식회사 | 자기 장치에 사용할 수 있는 자기 접합 및 자기 메모리를 기판 상에 제공하는 방법 및 자기 접합 |
CN104953026B (zh) * | 2014-03-27 | 2017-11-14 | 朗姆研究公司 | 蚀刻非挥发性金属材料的方法 |
US10003014B2 (en) * | 2014-06-20 | 2018-06-19 | International Business Machines Corporation | Method of forming an on-pitch self-aligned hard mask for contact to a tunnel junction using ion beam etching |
KR20160004744A (ko) | 2014-07-04 | 2016-01-13 | 에스케이하이닉스 주식회사 | 반도체 메모리를 포함하는 전자 장치 |
US9865798B2 (en) | 2015-02-24 | 2018-01-09 | Qualcomm Incorporated | Electrode structure for resistive memory device |
US10008662B2 (en) * | 2015-03-12 | 2018-06-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Perpendicular magnetic tunneling junction (MTJ) for improved magnetoresistive random-access memory (MRAM) process |
US10115891B2 (en) * | 2015-04-16 | 2018-10-30 | Toshiba Memory Corporation | Magnetoresistive memory device and manufacturing method of the same |
US9847473B2 (en) * | 2015-04-16 | 2017-12-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | MRAM structure for process damage minimization |
US9818935B2 (en) | 2015-06-25 | 2017-11-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Techniques for MRAM MTJ top electrode connection |
US11245069B2 (en) * | 2015-07-14 | 2022-02-08 | Applied Materials, Inc. | Methods for forming structures with desired crystallinity for MRAM applications |
US10163479B2 (en) | 2015-08-14 | 2018-12-25 | Spin Transfer Technologies, Inc. | Method and apparatus for bipolar memory write-verify |
US10580975B2 (en) | 2015-09-18 | 2020-03-03 | Intel Corporation | Spin transfer torque memory (STTM), methods of forming the same using volatile compound forming elements, and devices including the same |
EP3350850A4 (en) | 2015-09-18 | 2019-05-08 | INTEL Corporation | SPIN TRANSFER TORQUE STORAGE (STTM), METHOD FOR THE PRODUCTION THEREOF WITH A NON-CONFORMITY ISOLATOR AND DEVICES THEREWITH |
US9905751B2 (en) * | 2015-10-20 | 2018-02-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Magnetic tunnel junction with reduced damage |
CN105374936A (zh) * | 2015-12-01 | 2016-03-02 | 中电海康集团有限公司 | 一种双磁性隧道结的刻蚀方法 |
US10454021B2 (en) | 2016-01-29 | 2019-10-22 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure and method of manufacturing the same |
US10811595B2 (en) | 2016-04-01 | 2020-10-20 | Intel Corporation | Techniques for forming logic including integrated spin-transfer torque magnetoresistive random-access memory |
CN107403865B (zh) * | 2016-05-18 | 2020-07-14 | 上海磁宇信息科技有限公司 | 一种双重图形技术图案化磁性隧道结的方法 |
CN107452874B (zh) * | 2016-05-30 | 2020-07-14 | 上海磁宇信息科技有限公司 | 一种磁性隧道结自对准钽掩模的形成方法 |
KR102468257B1 (ko) | 2016-08-08 | 2022-11-18 | 에스케이하이닉스 주식회사 | 전자 장치 및 그 제조 방법 |
CN107785485B (zh) * | 2016-08-31 | 2021-06-01 | 中电海康集团有限公司 | 一种磁性隧道结的制备方法 |
US10437723B2 (en) | 2016-09-27 | 2019-10-08 | Spin Memory, Inc. | Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device |
US10446210B2 (en) | 2016-09-27 | 2019-10-15 | Spin Memory, Inc. | Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers |
US10546625B2 (en) | 2016-09-27 | 2020-01-28 | Spin Memory, Inc. | Method of optimizing write voltage based on error buffer occupancy |
US10366774B2 (en) | 2016-09-27 | 2019-07-30 | Spin Memory, Inc. | Device with dynamic redundancy registers |
US10437491B2 (en) | 2016-09-27 | 2019-10-08 | Spin Memory, Inc. | Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register |
US10460781B2 (en) | 2016-09-27 | 2019-10-29 | Spin Memory, Inc. | Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank |
US10818331B2 (en) | 2016-09-27 | 2020-10-27 | Spin Memory, Inc. | Multi-chip module for MRAM devices with levels of dynamic redundancy registers |
US10360964B2 (en) | 2016-09-27 | 2019-07-23 | Spin Memory, Inc. | Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device |
CN108232005B (zh) * | 2016-12-09 | 2021-12-17 | 上海磁宇信息科技有限公司 | 一种横向修剪缩微磁性隧道结图案的方法 |
CN108232007A (zh) * | 2016-12-21 | 2018-06-29 | 上海磁宇信息科技有限公司 | 一种气体团簇离子束修剪被刻蚀后的磁性隧道结的方法 |
KR102634750B1 (ko) * | 2017-01-10 | 2024-02-13 | 삼성전자주식회사 | 자기 기억 소자 |
KR102368033B1 (ko) | 2017-09-20 | 2022-02-25 | 삼성전자주식회사 | 자기 저항 메모리 소자의 제조 방법 |
KR102401181B1 (ko) | 2017-10-11 | 2022-05-24 | 삼성전자주식회사 | 정보 저장 패턴을 포함하는 반도체 소자 |
US10446741B2 (en) * | 2017-10-23 | 2019-10-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multiple hard mask patterning to fabricate 20nm and below MRAM devices |
US10529439B2 (en) | 2017-10-24 | 2020-01-07 | Spin Memory, Inc. | On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects |
US10481976B2 (en) | 2017-10-24 | 2019-11-19 | Spin Memory, Inc. | Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers |
US10656994B2 (en) | 2017-10-24 | 2020-05-19 | Spin Memory, Inc. | Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques |
US10489245B2 (en) | 2017-10-24 | 2019-11-26 | Spin Memory, Inc. | Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them |
US10541361B2 (en) * | 2017-11-30 | 2020-01-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Magnetic random access memory and manufacturing method thereof |
US10811594B2 (en) * | 2017-12-28 | 2020-10-20 | Spin Memory, Inc. | Process for hard mask development for MRAM pillar formation using photolithography |
US10360962B1 (en) | 2017-12-28 | 2019-07-23 | Spin Memory, Inc. | Memory array with individually trimmable sense amplifiers |
US10891997B2 (en) | 2017-12-28 | 2021-01-12 | Spin Memory, Inc. | Memory array with horizontal source line and a virtual source line |
US10395712B2 (en) | 2017-12-28 | 2019-08-27 | Spin Memory, Inc. | Memory array with horizontal source line and sacrificial bitline per virtual source |
US10395711B2 (en) | 2017-12-28 | 2019-08-27 | Spin Memory, Inc. | Perpendicular source and bit lines for an MRAM array |
US10424726B2 (en) | 2017-12-28 | 2019-09-24 | Spin Memory, Inc. | Process for improving photoresist pillar adhesion during MRAM fabrication |
US10840439B2 (en) | 2017-12-29 | 2020-11-17 | Spin Memory, Inc. | Magnetic tunnel junction (MTJ) fabrication methods and systems |
US10546624B2 (en) | 2017-12-29 | 2020-01-28 | Spin Memory, Inc. | Multi-port random access memory |
US10424723B2 (en) | 2017-12-29 | 2019-09-24 | Spin Memory, Inc. | Magnetic tunnel junction devices including an optimization layer |
US10367139B2 (en) | 2017-12-29 | 2019-07-30 | Spin Memory, Inc. | Methods of manufacturing magnetic tunnel junction devices |
US10840436B2 (en) | 2017-12-29 | 2020-11-17 | Spin Memory, Inc. | Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture |
US10886330B2 (en) | 2017-12-29 | 2021-01-05 | Spin Memory, Inc. | Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch |
US10784439B2 (en) | 2017-12-29 | 2020-09-22 | Spin Memory, Inc. | Precessional spin current magnetic tunnel junction devices and methods of manufacture |
US10438996B2 (en) | 2018-01-08 | 2019-10-08 | Spin Memory, Inc. | Methods of fabricating magnetic tunnel junctions integrated with selectors |
US10438995B2 (en) | 2018-01-08 | 2019-10-08 | Spin Memory, Inc. | Devices including magnetic tunnel junctions integrated with selectors |
US10446744B2 (en) | 2018-03-08 | 2019-10-15 | Spin Memory, Inc. | Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same |
US10784437B2 (en) | 2018-03-23 | 2020-09-22 | Spin Memory, Inc. | Three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer |
US20190296223A1 (en) | 2018-03-23 | 2019-09-26 | Spin Memory, Inc. | Methods of Manufacturing Three-Dimensional Arrays with Magnetic Tunnel Junction Devices Including an Annular Free Magnetic Layer and a Planar Reference Magnetic Layer |
US11107974B2 (en) | 2018-03-23 | 2021-08-31 | Spin Memory, Inc. | Magnetic tunnel junction devices including a free magnetic trench layer and a planar reference magnetic layer |
US11107978B2 (en) | 2018-03-23 | 2021-08-31 | Spin Memory, Inc. | Methods of manufacturing three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer |
US10411185B1 (en) | 2018-05-30 | 2019-09-10 | Spin Memory, Inc. | Process for creating a high density magnetic tunnel junction array test platform |
US10559338B2 (en) | 2018-07-06 | 2020-02-11 | Spin Memory, Inc. | Multi-bit cell read-out techniques |
US10600478B2 (en) | 2018-07-06 | 2020-03-24 | Spin Memory, Inc. | Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations |
US10692569B2 (en) | 2018-07-06 | 2020-06-23 | Spin Memory, Inc. | Read-out techniques for multi-bit cells |
US10593396B2 (en) | 2018-07-06 | 2020-03-17 | Spin Memory, Inc. | Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations |
US10650875B2 (en) | 2018-08-21 | 2020-05-12 | Spin Memory, Inc. | System for a wide temperature range nonvolatile memory |
US10520818B1 (en) | 2018-09-18 | 2019-12-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Critical dimension (CD) uniformity of photoresist island patterns using alternating phase shifting mask |
US10699761B2 (en) | 2018-09-18 | 2020-06-30 | Spin Memory, Inc. | Word line decoder memory architecture |
US11374170B2 (en) * | 2018-09-25 | 2022-06-28 | Applied Materials, Inc. | Methods to form top contact to a magnetic tunnel junction |
US10971680B2 (en) | 2018-10-01 | 2021-04-06 | Spin Memory, Inc. | Multi terminal device stack formation methods |
US11621293B2 (en) | 2018-10-01 | 2023-04-04 | Integrated Silicon Solution, (Cayman) Inc. | Multi terminal device stack systems and methods |
US10497858B1 (en) * | 2018-12-21 | 2019-12-03 | Applied Materials, Inc. | Methods for forming structures for MRAM applications |
US11107979B2 (en) | 2018-12-28 | 2021-08-31 | Spin Memory, Inc. | Patterned silicide structures and methods of manufacture |
CN112151672B (zh) * | 2019-06-28 | 2023-07-25 | 北京时代全芯存储技术股份有限公司 | 积层体的制造方法 |
CN112531103B (zh) * | 2019-09-19 | 2023-05-26 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
CN112670403B (zh) * | 2019-10-16 | 2024-04-30 | 联华电子股份有限公司 | 半导体结构 |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0421913A (ja) * | 1990-05-17 | 1992-01-24 | Hitachi Ltd | パターン形成方法及びこの方法を用いて形成した薄膜磁気ヘッド |
JPH06306647A (ja) * | 1993-04-21 | 1994-11-01 | Hitachi Ltd | パタ−ン形成方法と薄膜磁性素子 |
US20030181056A1 (en) * | 2002-03-22 | 2003-09-25 | Applied Materials, Inc. | Method of etching a magnetic material film stack using a hard mask |
JP2003273420A (ja) * | 2002-03-14 | 2003-09-26 | Sony Corp | トンネル磁気抵抗効果素子及びその製造方法、並びに磁気メモリ装置 |
JP2003332337A (ja) * | 2002-05-14 | 2003-11-21 | Fujitsu Ltd | 半導体装置の製造方法 |
US20040029393A1 (en) * | 2002-08-12 | 2004-02-12 | Applied Materials, Inc. | Method for removal of residue from a magneto-resistive random access memory (MRAM) film stack using a sacrificial mask layer |
US20040129361A1 (en) * | 2003-01-06 | 2004-07-08 | Applied Materials, Inc. | Method of etching a magnetic material |
JP2004349687A (ja) * | 2003-04-17 | 2004-12-09 | Applied Materials Inc | 抗磁ランダムアクセスメモリ(mram)装置の製造方法 |
JP2005072541A (ja) * | 2003-08-07 | 2005-03-17 | Sony Corp | 半導体装置の製造方法および半導体装置 |
JP2005175493A (ja) * | 2003-12-10 | 2005-06-30 | Headway Technologies Inc | 磁気メモリセルおよびその形成方法ならびに磁気メモリアレイおよびその製造方法 |
JP2005523575A (ja) * | 2002-04-18 | 2005-08-04 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | Mram加工におけるトンネル接合部キャップ層、トンネル接合部ハードマスク、およびトンネル接合部スタック種膜の材質の組み合わせ |
JP2005524238A (ja) * | 2002-04-30 | 2005-08-11 | マイクロン テクノロジー インコーポレイテッド | Mram素子の製造方法 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5835003A (en) * | 1995-09-29 | 1998-11-10 | Hewlett-Packard Company | Colossal magnetoresistance sensor |
US6110751A (en) * | 1997-01-10 | 2000-08-29 | Fujitsu Limited | Tunnel junction structure and its manufacture and magnetic sensor |
JP2871670B1 (ja) * | 1997-03-26 | 1999-03-17 | 富士通株式会社 | 強磁性トンネル接合磁気センサ、その製造方法、磁気ヘッド、および磁気記録/再生装置 |
US6242770B1 (en) * | 1998-08-31 | 2001-06-05 | Gary Bela Bronner | Diode connected to a magnetic tunnel junction and self aligned with a metallic conductor and method for forming the same |
US6573030B1 (en) * | 2000-02-17 | 2003-06-03 | Applied Materials, Inc. | Method for depositing an amorphous carbon layer |
US6730561B2 (en) * | 2001-06-06 | 2004-05-04 | Applied Materials, Inc. | Method of forming a cup capacitor |
US6794695B2 (en) * | 2002-04-29 | 2004-09-21 | Hewlett-Packard Development Company, L.P. | Magneto resistive storage device having a magnetic field sink layer |
US6704220B2 (en) * | 2002-05-03 | 2004-03-09 | Infineon Technologies Ag | Layout for thermally selected cross-point MRAM cell |
US7183120B2 (en) * | 2002-10-31 | 2007-02-27 | Honeywell International Inc. | Etch-stop material for improved manufacture of magnetic devices |
US20040175934A1 (en) * | 2003-03-04 | 2004-09-09 | International Business Machines Corporation | Method for improving etch selectivity effects in dual damascene processing |
US6849465B2 (en) * | 2003-06-20 | 2005-02-01 | Infineon Technologies Ag | Method of patterning a magnetic memory cell bottom electrode before magnetic stack deposition |
US7009266B2 (en) * | 2003-08-29 | 2006-03-07 | Applied Spintronics Technology, Inc. | Method and system for providing a magnetic element including passivation structures |
US7259062B2 (en) * | 2003-10-24 | 2007-08-21 | Hewlett-Packard Development Company, Lp. | Method of making a magnetic tunnel junction device |
US20050141148A1 (en) * | 2003-12-02 | 2005-06-30 | Kabushiki Kaisha Toshiba | Magnetic memory |
JP2005166896A (ja) * | 2003-12-02 | 2005-06-23 | Toshiba Corp | 磁気メモリ |
US7115993B2 (en) * | 2004-01-30 | 2006-10-03 | Tokyo Electron Limited | Structure comprising amorphous carbon film and method of forming thereof |
US7368299B2 (en) * | 2004-07-14 | 2008-05-06 | Infineon Technologies Ag | MTJ patterning using free layer wet etching and lift off techniques |
TWI252559B (en) * | 2004-12-31 | 2006-04-01 | Ind Tech Res Inst | Method for connecting magnetoelectronic element with conductive line |
US7241632B2 (en) * | 2005-04-14 | 2007-07-10 | Headway Technologies, Inc. | MTJ read head with sidewall spacers |
US7444738B2 (en) * | 2005-07-29 | 2008-11-04 | Everspin Technologies, Inc. | Method for tunnel junction sensor with magnetic cladding |
US8331063B2 (en) * | 2009-07-10 | 2012-12-11 | Tdk Corporation | Magnetoresistive effect element in CPP-type structure and magnetic disk device |
US8735179B2 (en) * | 2009-08-27 | 2014-05-27 | Qualcomm Incorporated | Magnetic tunnel junction device and fabrication |
JP2013012546A (ja) * | 2011-06-28 | 2013-01-17 | Toshiba Corp | 不揮発性記憶装置の製造方法 |
JP2014056941A (ja) * | 2012-09-12 | 2014-03-27 | Toshiba Corp | 抵抗変化型メモリ |
-
2007
- 2007-11-20 US US11/943,042 patent/US9136463B2/en not_active Expired - Fee Related
-
2008
- 2008-11-20 EP EP08852195A patent/EP2223356A1/en not_active Withdrawn
- 2008-11-20 CN CN200880123576.XA patent/CN101911327B/zh not_active Expired - Fee Related
- 2008-11-20 CN CN201410720114.3A patent/CN104576921A/zh active Pending
- 2008-11-20 WO PCT/US2008/084185 patent/WO2009067594A1/en active Application Filing
- 2008-11-20 KR KR1020107013719A patent/KR20100096191A/ko active Search and Examination
- 2008-11-20 JP JP2010535060A patent/JP2011504301A/ja not_active Withdrawn
-
2013
- 2013-07-26 JP JP2013155869A patent/JP2013243395A/ja not_active Ceased
-
2015
- 2015-09-11 US US14/851,800 patent/US20160005959A1/en not_active Abandoned
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0421913A (ja) * | 1990-05-17 | 1992-01-24 | Hitachi Ltd | パターン形成方法及びこの方法を用いて形成した薄膜磁気ヘッド |
JPH06306647A (ja) * | 1993-04-21 | 1994-11-01 | Hitachi Ltd | パタ−ン形成方法と薄膜磁性素子 |
JP2003273420A (ja) * | 2002-03-14 | 2003-09-26 | Sony Corp | トンネル磁気抵抗効果素子及びその製造方法、並びに磁気メモリ装置 |
US20030181056A1 (en) * | 2002-03-22 | 2003-09-25 | Applied Materials, Inc. | Method of etching a magnetic material film stack using a hard mask |
JP2005523575A (ja) * | 2002-04-18 | 2005-08-04 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | Mram加工におけるトンネル接合部キャップ層、トンネル接合部ハードマスク、およびトンネル接合部スタック種膜の材質の組み合わせ |
JP2005524238A (ja) * | 2002-04-30 | 2005-08-11 | マイクロン テクノロジー インコーポレイテッド | Mram素子の製造方法 |
JP2003332337A (ja) * | 2002-05-14 | 2003-11-21 | Fujitsu Ltd | 半導体装置の製造方法 |
US20040029393A1 (en) * | 2002-08-12 | 2004-02-12 | Applied Materials, Inc. | Method for removal of residue from a magneto-resistive random access memory (MRAM) film stack using a sacrificial mask layer |
US20040129361A1 (en) * | 2003-01-06 | 2004-07-08 | Applied Materials, Inc. | Method of etching a magnetic material |
JP2004349687A (ja) * | 2003-04-17 | 2004-12-09 | Applied Materials Inc | 抗磁ランダムアクセスメモリ(mram)装置の製造方法 |
JP2005072541A (ja) * | 2003-08-07 | 2005-03-17 | Sony Corp | 半導体装置の製造方法および半導体装置 |
JP2005175493A (ja) * | 2003-12-10 | 2005-06-30 | Headway Technologies Inc | 磁気メモリセルおよびその形成方法ならびに磁気メモリアレイおよびその製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11152564B2 (en) | 2019-05-20 | 2021-10-19 | Tokyo Electron Limited | Substrate manufacturing method and processing system |
Also Published As
Publication number | Publication date |
---|---|
KR20100096191A (ko) | 2010-09-01 |
US20090130779A1 (en) | 2009-05-21 |
WO2009067594A1 (en) | 2009-05-28 |
CN101911327B (zh) | 2014-12-31 |
US20160005959A1 (en) | 2016-01-07 |
CN101911327A (zh) | 2010-12-08 |
US9136463B2 (en) | 2015-09-15 |
CN104576921A (zh) | 2015-04-29 |
JP2013243395A (ja) | 2013-12-05 |
EP2223356A1 (en) | 2010-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9136463B2 (en) | Method of forming a magnetic tunnel junction structure | |
US10396279B2 (en) | Magnetoresistive device and method of manufacturing same | |
US6939722B2 (en) | Method of forming magnetic memory | |
US7291506B2 (en) | Magnetic memory device and method of manufacturing the same | |
US8334213B2 (en) | Bottom electrode etching process in MRAM cell | |
US6806546B2 (en) | Passivated magneto-resistive bit structure | |
US11563167B2 (en) | Structure and method for an MRAM device with a multi-layer top electrode | |
US10868242B2 (en) | Sub 60nm etchless MRAM devices by ion beam etching fabricated T-shaped bottom electrode | |
KR100487927B1 (ko) | 마그네틱 램의 형성방법 | |
US11930715B2 (en) | Highly physical etch resistive photoresist mask to define large height sub 30nm via and metal hard mask for MRAM devices | |
US9543509B2 (en) | Magnatoresistive structure and method for forming the same | |
WO2022021619A1 (zh) | 存储位元的制备方法及mram的制备方法 | |
CN107331770B (zh) | 一种四层掩模图案化磁性隧道结的方法 | |
KR100434956B1 (ko) | 마그네틱 램의 제조방법 | |
CN109585645B (zh) | Mtj器件、其制作方法与mram | |
US20220336734A1 (en) | Methods of manufacturing integrated circuit devices | |
KR100966958B1 (ko) | 마그네틱 램의 형성방법 | |
JP5051411B2 (ja) | 半導体集積回路 | |
JP2018147933A (ja) | 半導体素子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120614 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120703 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120925 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130326 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130726 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130802 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20131101 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140107 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140110 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20140421 |