JP4342768B2 - 機構デバイスおよび磁気駆動型機構デバイス - Google Patents

機構デバイスおよび磁気駆動型機構デバイス Download PDF

Info

Publication number
JP4342768B2
JP4342768B2 JP2002123089A JP2002123089A JP4342768B2 JP 4342768 B2 JP4342768 B2 JP 4342768B2 JP 2002123089 A JP2002123089 A JP 2002123089A JP 2002123089 A JP2002123089 A JP 2002123089A JP 4342768 B2 JP4342768 B2 JP 4342768B2
Authority
JP
Japan
Prior art keywords
layer
metal layer
mechanism device
lower electrode
nickel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002123089A
Other languages
English (en)
Other versions
JP2003311692A (ja
Inventor
尚邦 有馬
達郎 小林
洋一 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokai University Educational Systems
Oki Sensor Device Corp
Original Assignee
Tokai University Educational Systems
Oki Sensor Device Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokai University Educational Systems, Oki Sensor Device Corp filed Critical Tokai University Educational Systems
Priority to JP2002123089A priority Critical patent/JP4342768B2/ja
Publication of JP2003311692A publication Critical patent/JP2003311692A/ja
Application granted granted Critical
Publication of JP4342768B2 publication Critical patent/JP4342768B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、マイクロマシン技術を用いて形成され、金属の多層構造を成す梁構造を有する機構デバイスおよび磁気駆動型機構デバイスに関するものである。
【0002】
【従来の技術】
図8は、この種の機構デバイスを示す図で、特に磁気動作する機構デバイスを示したものである。
【0003】
図8において、501はシリコン基板、502はシリコン基板501上に形成された絶縁膜としての酸化膜である。503は下部電極で、該下部電極503は、酸化膜502上に半導体プロセス(フォトリソグラフィ法)によってレジストでパターニングを行い、蒸着器を用いてアルミニウムを蒸着することにより形成されている。
【0004】
504は、下部電極503との電気的接触を確保できるようにシリコン基板501上に形成された上部電極となる片持ち梁構造部である。この片持ち梁構造部504も同様にマイクロマシン技術の一種である半導体プロセス(フォトリソグラフィ法)後、アルミニウムを蒸着することにより形成されている。
【0005】
505は、磁気駆動材料としての磁性体(コバルト、ニッケル、鉄)で、非磁性材料であるアルミニウムで構成された片持ち梁構造部504に磁気性を設けるさせるためのもので、陽極酸化法によって片持ち梁構造部504表面に多孔質性を有する金属であるアルミナを形成し、アルミナの孔の中に電解メッキを用いて磁性体を埋め込むことにより構成されたものである。
【0006】
【発明が解決しようとする課題】
上記従来の片持ち梁構造部504は、異なる金属(ここではアルミニウムと磁性体)が多層構造化されてなるために、そりが発生するという問題があった。これは、多層構造を構成するアルミニウムと磁性体との膨張率が大きく異なることによるものと考えられる。すなわち、金属層を積層していく製造過程において、温度変化による膨張・収縮が行われ、この際、金属間の膨張率の差により金属同士の接触面において残留応力が発生し、この残留応力によってそりが生じると考えられる。
【0007】
また、基板がシリコンであるため、絶縁層の形成を必要とすることから、酸化膜を形成する際に電気炉が必要となり、また、片持ち梁構造部504にアルミニウムを使用していることから蒸着器を用いてアルミニウムを蒸着する必要があり、製作時間、設備コストがかかるという問題があった。
【0008】
本発明は上記課題を解決するためになされたもので、マイクロマシン技術を用いて形成した金属の多層構造を有する梁構造において、金属層間の残留応力を緩和して反りを防止し、またコスト面で有利な機構デバイスを提供することを目的とする。
【0009】
【課題を解決するための手段】
本発明に係る機構デバイスは、第1の金属層の上面に第2の金属層が積層された多層構造を成す梁構造を有し、マイクロマシン技術を用いて形成された機構デバイスであって、第1の金属層を金層、第2の金属層を第1のニッケル層とし、第2の金属層の表面全体を覆う第3の金属層をフォトリソグラフィ法および電解メッキ法を用いて形成し、第3の金属層を第1の金属層と同じ材料である金で構成し、且つ第1の金属層の2倍の厚みとしたものである。
【0010】
【発明の実施の形態】
図1は本発明の一実施の形態の機構デバイスの断面図である。
【0011】
機構デバイス100は、基板1と、下部電極2と、片持ち梁構造を有し、本発明の主要部である上部電極3とを備えている。
【0012】
基板1は、ガラスエポキシ樹脂で構成された絶縁基板11上に、導電性材料としての銅箔12が貼着されたいわゆるプリント基板で、銅箔12は、半導体プロセス(フォトリソグラフィ)によるパターンニング後、銅箔12のエッチング液である塩化第二鉄でウェットエッチングが行われ、これにより不要な銅箔部分が除去されて配線パターンが形成されており、その配線パターン上に下部電極2、上部電極3が電気的に接続されている。なお、以下では適宜、銅箔12のうち、下部電極2に接触する部分を下部電極用銅箔12a、上部電極3に接触する部分を上部電極用銅箔12bとして区別することにする。
【0013】
下部電極2は、下部電極用銅箔12aの表面全体を磁性層としてのニッケル層21で覆い、更にそのニッケル層21の表面全体を導電層22で覆った構成を有している。ニッケル層21および導電層22はそれぞれ以下に詳述する半導体プロセス(フォトリソグラフィ法)および電解メッキ法を用いて形成されており、導電層22は金(接点材料)で構成されている。ここで、金は、腐食に強いことから、金でニッケル層21を覆うことによりニッケル層21の酸化を防止でき、また、導電層22自身の酸化も防止できて、接触抵抗の上昇が防止されて初期の導電性を維持でき、接点性能の安定化を図ることが可能となっている。また、この導電層22を構成する材料には、本発明の機構デバイス100の製造時の最終工程(後述する)におけるウェットエッチングの際に、ニッケル層21が浸食されないように保護する役割も必要とされていることから、その面からも、最終工程のウェットエッチングで用いるエッチング液(ここでは塩化第二鉄)に対して耐エッチング性を有する金が用いられている。
【0014】
上部電極3は、フォトリソグラフィ法および電解メッキ法を用いてそれぞれ形成された片持ち梁構造部31と、磁性体部32とを有している。片持ち梁構造部31は、上部電極用銅箔12b上にその底面が接触する基部31aと、該基部31aに支持された梁部31bとで構成され、耐エッチング性を有する導電性材料である金(接点材料)で構成されている。なお、基部31aは、上部電極用銅箔12bの表面全体を覆うように構成されている。
【0015】
ここで、接点材料として金を用いることにより、上述したように接点性能安定化を図ることが可能となる。また、金は硬度が低く柔軟性のある材料であることから、片持ち梁構造部31を金で構成することにより、以下に詳述するが、梁部31bを磁力によって下部電極2側に引き寄せる際に、微少な磁力でも動作することが可能となり、よって、高感度の機構デバイス100を構成することが可能となる。また、機構デバイス100の製造に際する最終工程(後述する)におけるウェットエッチングに対し、耐性が必要である面からも、金が用いられている。また、上部電極用銅箔12bの側面を片持ち梁構造部31の基部31aによって覆った構成であることから、最終工程におけるウェットエッチングに際し、上部電極用銅箔12bがエッチングされるのを防止できるようになっている。
【0016】
磁性体部32は、磁性層としてのニッケル層32aの表面全体を耐エッチング層32bで覆った構成となっている。このニッケル層32aおよび耐エッチング層32bはそれぞれフォトリソグラフィ法および電解メッキ法を用いて形成されており、該耐エッチング層32bは金で構成されている。耐エッチング層32bに金を用いることにより、上述したようにニッケル層32aの酸化を防止でき、また、機構デバイス100の製造時の最終工程(後述する)におけるウェットエッチングに際し、ニッケル層32aがエッチングされないように保護することができる。
【0017】
このように構成された上部電極3は、図1から明らかなように、金層(梁部31b)、ニッケル層32a、金層(耐エッチング層32b)の多層構造となっている。このため、各層間に残留応力が発生する。ここで、本発明では、多層構造部分において、金層(梁部31b)上に積層されたニッケル層32aの表面全体、すなわちニッケル層32aの側面および上面を金層(耐エッチング層32b)で覆い、且つそのニッケル層32aの側面および上面に接触する金層(耐エッチング層32b)を、ニッケル層32aの底面に接触する金層(梁部31b)よりも厚く形成するようにした。これにより、残留応力が緩和され、反りを防止することが可能となる。
【0018】
また、上部電極3は、下部電極2との電気的接触が成されるように、梁部31bが磁力によって下方に撓んだ場合に、梁部31bの先端部が下部電極2と接するような配置および寸法で基板1上に形成されている。
【0019】
なお、下部電極2および上部電極3は、それぞれその上面が基板面と平行になるように基板上に形成されている。
【0020】
ここで、本実施の形態において機構デバイス100の各部の寸法は以下の通りである。すなわち、基板1は、長さ2cm,幅1.5cmで、銅箔部分の厚みが9μm、下部電極2の長さ,幅,厚みはそれぞれ1300μm,900μm,11μm(この厚みは銅箔の厚み9μmを含むもので、その他の内訳はニッケル層21の厚み1μm、導電層22の厚み1μm)、片持ち梁構造部31の梁部31bの長さ,幅,厚みはそれぞれ1000μm,150μm,1μm、基部31aの長さ,幅,厚みはそれぞれ1000μm,800μm,10μm(この厚みは銅箔の厚み9μmを含むもので、金で構成されている部分が1μmである)。磁性体部32の長さ,幅,厚みはそれぞれ700μm,60μm,12μm(ニッケル層32aの厚み10μm、耐エッチング層32bの厚み2μm)である。
【0021】
図2は、図1に示す機構デバイスの動作説明図である。
図2において、41は、梁部31bとの磁性間距離を十分狭くするために下部電極2の真下に設置された電磁石である。この電磁石41に電圧を印加することにより磁界42が発生し、この磁界42によって上部電極3のニッケル層32a及び下部電極2のニッケル層21が磁化して上部電極3側のニッケル層32a及び下部電極2側のニッケル層21間に磁気吸引力が生じる。これにより、上部電極3の梁部31bが下部電極2側に引き寄せられ、梁部31bの先端部が下部電極2に接触してスイッチONする。そして、電磁石41への電圧の印加を停止すると、磁界42が消滅し、ニッケルは残留磁化率が低いことから、磁界42の消滅によってニッケル層32a、21間の磁気吸引力も消滅する。すると、梁部31bは自身の弾性力によって非接触に戻りスイッチOFFとなる。上記の寸法で構成した本実施の形態の機構デバイス100では、電磁石41から7mT(テスラメータにより測定)の磁力でスイッチとして動作することが確認された。以下にその実験結果を示す。
【0022】
図3は、コイル波形に対する機構デバイスの動作波形を示す図である。
ここでは、電磁石41に100Vの電圧を印加し、図示しないトランジスタを使用してゲートに図示しない発信機から信号(10Hz)を入力して磁界42をON、OFFさせたときの機構デバイス100の動作波形を示している。なお、機構デバイス100には1Vの電圧を印加している。図3より、磁界42のON・OFFにより、機構デバイス100も同様の時間でON・OFFしていることが示されている。この実験により、機構デバイス100としての動作が確認できた。
【0023】
次に、図1に示した機構デバイスの製造方法について説明する。この機構デバイス100は、マイクロマシン技術を用いて製造され、マイクロマシン技術には、IC、LSIなどの製作で用いられる半導体プロセス(フォトリソグラフィ)を使用する。以下、その製造方法について詳細に説明する。
【0024】
図4〜図7は、機構デバイスの製造方法の説明図である。以下、各図を順に説明する。
【0025】
図4は銅箔の配線パターンの製造過程を示す図で、(a)〜(d)は断面図、(e)は(d)の平面図である。
まず、(a)に示す加工前の基板1上に、(b)基板1の表面にフォトレジスト膜43を塗布し、フォトレジスト膜43をマスクアライナーで露光し、現像液で現像して、銅箔12において配線パターンとなる部分以外の部分を露出(開口)させた開口パターン44を形成する(フォトリソグラフィ工程)。そして、(c)塩化第二鉄でウェットエッチングを行い、開口パターン44に対応する銅箔12部分すなわちフォトレジスト膜43でマスクされていない部分を除去して絶縁基板11を露呈させ、(d)(e)フォトレジスト膜43を除去して(フォトレジスト膜除去工程)、銅箔12上に下部電極用銅箔12a、上部電極用銅箔12bを有する配線パターンを形成する。
【0026】
図5(a)〜(d)は下部電極の製造過程を示す図である。
次いで、(a)基板1の表面にフォトレジスト膜51を塗布し、フォトレジスト膜51をマスクアライナーで露光し、現像液で現像して、フォトレジスト膜51に下部電極形成用の開口パターン61を形成する(フォトリソグラフィ工程)。そして、(b)この開口パターン61部分に電解メッキ装置によりニッケル21を積層する(電解メッキ工程)。この電解メッキの際、ニッケル層21は、下部電極用銅箔12aの表面全体を覆うように積層される。そして、(c)同様に開口パターン61部分に電解メッキ装置により金22を積層する(電解メッキ工程)。この電解メッキの際、金22は、ニッケル層21の表面全体を覆うように積層される。そして、(d)フォトレジスト膜51を除去して(フォトレジスト膜除去工程)、ニッケル層21の表面全体を金22で覆った構成の下部電極2を形成する。
【0027】
図5及び図6は上部電極の製造過程を示す図である。
まず、図5(a)下部電極2を含む基板1上にフォトレジスト膜53を塗布し、フォトレジスト膜53をマスクアライナーで露光し、現像液で現像して、フォトレジスト膜53に犠牲層形成用の開口パターン63を形成する(フォトリソグラフィ工程)。そして、(b)この開口パターン63部分に電解メッキ装置によりニッケル71を積層して(電解メッキ工程)、(c)フォトレジスト膜53を除去して(フォトレジスト膜除去工程)、基板1および下部電極2上に犠牲層71を形成する。
【0028】
ついで、同様に(d)下部電極2および犠牲層71を含む基板1上にフォトレジスト膜54を塗布し、フォトレジスト膜54をマスクアライナーで露光し、現像液で現像して、フォトレジスト膜54に片持ち梁状の構造層形成用の開口パターン64を形成する(フォトリソグラフィ工程)。そして、(e)この開口パターン部分に電解メッキ装置により金31を積層する(電解メッキ工程)。この電解メッキの際、金31は上部電極用銅箔12bとの接触面において、上部電極用銅箔12bの表面全体を覆うように積層される。そして、(f)フォトレジスト膜54を除去して(フォトレジスト膜除去工程)、基板1および犠牲層71上に構造層31を形成する。
【0029】
そして、図6(a)下部電極2、犠牲層71および構造層31を含む基板1上にフォトレジスト膜55を塗布し、フォトレジスト膜55をマスクアライナーで露光し、現像液で現像して、フォトレジスト膜55に上部電極3(図1参照)の磁性層形成用の開口パターン65を形成する(フォトリソグラフィ工程)。そして、(b)この開口パターン65部分に電解メッキ装置によりニッケル32aを積層して(電解メッキ工程)、(c)フォトレジスト膜55を除去して(フォトレジスト膜除去工程)、基板1上にニッケル層32aを形成する。
【0030】
ついで、(d)下部電極2、犠牲層71、構造層31およびニッケル層32aを含む基板1上にフォトレジスト膜56を塗布し、フォトレジスト膜56をマスクアライナーで露光し、現像液で現像して、フォトレジスト膜56に耐エッチング層形成用の開口パターン66を形成する(フォトリソグラフィ工程)。そして、(e)この開口パターン66部分に電解メッキ装置により金32bを積層して(電解メッキ工程)、(f)フォトレジスト膜56を除去して(フォトレジスト膜除去工程)基板1上にニッケル層32aの表面全体を金32bで覆った構成の磁性体部32を形成する。
【0031】
そして、最終工程として塩化第二鉄をエッチング液として用いてウェットエッチングを行うことにより、犠牲層71と、基板1において不要な銅箔12部分とが選択的に除去される。その結果、図1に示したような機構デバイス100が製作される。
【0032】
以上のように本実施の形態によれば、金層(梁部31b)、ニッケル層32a、金層(耐エッチング層32b)間の残留応力が緩和され、反りが防止された機構デバイス100を得ることが可能となる。
【0033】
なお、上記では、磁気で駆動する片持ち梁構造であって、且つ製造過程にウェットエッチングが含まれる機構デバイス100を例示して説明したことから、多層構造を構成する各層に、磁性を有するニッケル、耐エッチング性を有する金を用いることとして説明してきたが、これに限られたものではなく、その各層にそれぞれ求められる性質(ここでは、磁性、耐エッチング性)を満足する金属で構成されていればよく、要するに、多層構造部分において、第1の金属層上に積層された第2の金属の表面全体を前記第1の金属層と同材料で構成された第3の金属層で覆い、且つ、該第3の金属層を前記第1の金属層よりも厚く形成する構成とされればよい。
【0034】
なお、上記では、磁気で動作する片持ち梁構造に関して金属層間の応力緩和を図ったものであるが、片持ち梁構造に限られたものではなく、マイクロマシン技術を用いて形成された多層構造を成す梁構造であれば、上記の構成を採用することにより応力緩和が可能である。
【0035】
また、本実施の形態の機構デバイス100は、半導体プロセス(フォトリソグラフィ法)、電解メッキ法といったマイクロマシン技術を用いることにより形成されたものであるので、数ミクロン単位まで小型に構成できる。また、製造時間の短時間化および低コスト性に優れたフォトリソグラフィ法および電解メッキ法を用いて製造されるため、製作時間、設備コスト面で有利な機構デバイス100を得ることができる。なお、この種の機構デバイスは、例えば通信機器などの各種機器に組み込まれて使用されるものであるが、機構デバイス100が数ミクロン単位まで小型化できることで、この機構デバイス100が組み込まれる機器の小型化にも貢献することが可能となる。
【0036】
また、この機構デバイス100は、図3の実験結果から明らかなように、磁力によって動作するスイッチとして機能することができ、その可動部である片持ち梁構造部31を柔軟性のある金で構成しているため、上述したように微少な磁力にでも動作することのできる感度の高い磁気駆動型スイッチを構成できる。
【0037】
また、半導体プロセス(フォトリソグラフィ)と電解メッキだけで製造できるため、基板1上での製作が可能となり、よって、マイクロ単位まで設計値を小さくすることで一基板上に複数(数十個、数百個など)の機構デバイス100を製作することができ、大量生産も可能となる。
【0038】
また、この大量生産に際し、上記のフォトリソグラフィ工程において、基板1上に所定層用の開口パターンを適宜離間して複数形成し、各開口パターン部分に電解メッキを行い、その後、フォトレジスト膜をエッチングによって除去して所定層を形成する作業を繰り返すことにより、複数の機構デバイスを同時に製作でき、製造時間を短時間化することが可能となる。このように、集積化し、大量生産することで生産コスト削減にも寄与できる。
【0039】
また、機構デバイス100の製造に際し、化学的蒸着(CVD:Chemical Vapor Deposition)や物理的蒸着(PVD:Physical Vapor Deposition)(スパッタリング法、蒸着法)など、時間のかかる製造プロセスがないため、製造時間を短縮できる。
【0040】
ところで、現在、マイクロマシンの製作はシリコン基板上で行われるのが一般的であるが、本発明の片持ち梁構造を備えた機構デバイスは、プリント基板上で製作するため、基板材料の面でも、シリコン基板に比べてコスト削減が期待できる。
【0041】
また、プリント基板は、シリコン基板を用いる場合に必要となる電気炉熱酸化法による絶縁層(酸化膜)の形成工程が不要であるため、製造コストを低減でき、またこの絶縁層の形成は時間の掛かるプロセスであることから、このプロセスが不要となることにより製造時間短縮にも寄与できる。
【0042】
【発明の効果】
以上詳述したように本発明によれば、第1の金属層、第2の金属層および第3の金属層間の応力が緩和されて反りが防止され、且つコスト面で有利な梁構造を有する機構デバイスを得ることが可能となる。
【図面の簡単な説明】
【図1】本発明の一実施の形態の機構デバイスの断面図である。
【図2】図1の機構デバイスの動作説明図である。
【図3】コイル波形に対する機構デバイスの動作波形を示す図である。
【図4】銅箔の配線パターンの製造過程を示す図である。
【図5】下部電極の製造過程を示す図である。
【図6】上部電極の製造過程を示す図(その1)である。
【図7】上部電極の製造過程を示す図(その2)である。
【図8】従来の機構デバイスを示す図である。
【符号の説明】
1 基板
2 下部電極
3 上部電極
11 絶縁基板
12 銅箔
43,51,53〜56 フォトレジスト膜
21 ニッケル層(第2のニッケル層)
22 導電層
31 片持ち梁構造部(構造層)
31a 基部
31b 梁部(第1の金属層)
32 磁性体部
32a ニッケル層(第2の金属層,第1のニッケル層)
32b 耐エッチング層(第3の金属層)
42 磁界
44,61,63〜66 開口パターン
100 機構デバイス(磁気駆動型機構デバイス)

Claims (4)

  1. 第1の金属層の上面に第2の金属層が積層された多層構造を成す梁構造を有し、マイクロマシン技術を用いて形成された機構デバイスであって、
    前記第1の金属層を金層、前記第2の金属層を第1のニッケル層とし、
    前記第2の金属層の表面全体を覆う第3の金属層をフォトリソグラフィ法および電解メッキ法を用いて形成し、前記第3の金属層を前記第1の金属層と同じ材料である金で構成し、且つ前記第1の金属層の2倍の厚みとしたことを特徴とする機構デバイス。
  2. 前記梁構造は前記第1の金属層が片持ち梁状を成す片持ち梁構造であり、該片持ち梁構造は基部と該基部に支持された梁部とを有し、前記第2の金属層および前記第3の金属層は前記梁部の上部に設けられ、前記第3の金属層は、前記第1の金属層のうちの前記梁部に相当する部分よりも厚く構成されてなることを特徴とする請求項1記載の機構デバイス。
  3. 絶縁基板上に銅箔で配線パターンが形成され、該配線パターンのうちの片持ち梁構造用の配線パターン部分に請求項2記載の機構デバイスの前記基部の底面が電気的に接続され、且つ前記配線パターンのうちの下部電極用の配線パターン部分に第2のニッケル層と該第2のニッケル層の表面全体を覆った導電層とを有する下部電極が電気的に接続されてなり、該下部電極は、外部磁界が与えられて前記第1のニッケル層が前記第2のニッケル層と共に磁化して前記梁部が前記下部電極に引き寄せられた際に前記梁部と接触できるように前記基板上に形成されてなることを特徴とする磁気駆動型機構デバイス。
  4. 前記導電層および前記第2のニッケル層のそれぞれはフォトリソグラフィ法および電解メッキ法を用いて形成されたものであることを特徴とする請求項3記載の磁気駆動型機構デバイス。
JP2002123089A 2002-04-24 2002-04-24 機構デバイスおよび磁気駆動型機構デバイス Expired - Fee Related JP4342768B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002123089A JP4342768B2 (ja) 2002-04-24 2002-04-24 機構デバイスおよび磁気駆動型機構デバイス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002123089A JP4342768B2 (ja) 2002-04-24 2002-04-24 機構デバイスおよび磁気駆動型機構デバイス

Publications (2)

Publication Number Publication Date
JP2003311692A JP2003311692A (ja) 2003-11-05
JP4342768B2 true JP4342768B2 (ja) 2009-10-14

Family

ID=29538519

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002123089A Expired - Fee Related JP4342768B2 (ja) 2002-04-24 2002-04-24 機構デバイスおよび磁気駆動型機構デバイス

Country Status (1)

Country Link
JP (1) JP4342768B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109941956A (zh) * 2019-02-25 2019-06-28 歌尔股份有限公司 Mems传感器及电子设备

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4581453B2 (ja) * 2004-03-29 2010-11-17 ソニー株式会社 Mems素子、光学mems素子、回折型光学mems素子、並びにレーザディスプレイ
JP2007167998A (ja) * 2005-12-20 2007-07-05 Toshiba Corp 梁構造を有する装置、および半導体装置
JP2017091624A (ja) * 2015-11-02 2017-05-25 アルプス電気株式会社 磁気リードスイッチおよびその製造方法
CN111367072A (zh) * 2020-04-24 2020-07-03 罕王微电子(辽宁)有限公司 一种电磁式微镜结构及制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109941956A (zh) * 2019-02-25 2019-06-28 歌尔股份有限公司 Mems传感器及电子设备

Also Published As

Publication number Publication date
JP2003311692A (ja) 2003-11-05

Similar Documents

Publication Publication Date Title
KR100681780B1 (ko) 마이크로 스위칭 소자
JP2008274373A (ja) 蒸着用マスク
US7851976B2 (en) Micro movable device and method of making the same using wet etching
EP2053017A2 (en) Electrical connection through a substrate to a microelectromechanical devise
JP4342768B2 (ja) 機構デバイスおよび磁気駆動型機構デバイス
JP2009009884A (ja) Memsスイッチ及びその製造方法
JP4292532B2 (ja) 機構デバイスの製造方法、機構デバイスおよびマイクロリードスイッチ
JP2008146940A (ja) マイクロスイッチング素子およびマイクロスイッチング素子製造方法
JP4599132B2 (ja) プリント基板の製造方法およびプリント基板
KR20140092913A (ko) 전사 금형의 제조 방법, 그것에 의하여 제작된 전사 금형, 및 그 전사 금형에 의하여 제작된 부품
TW200410615A (en) Method of forming conductor wiring pattern
JP2003311699A (ja) 機構デバイスの製造方法
JP2003311693A (ja) 磁気駆動型機構デバイスおよび磁気駆動型機構デバイス集合体
KR101247303B1 (ko) 인쇄회로기판의 제조방법
JP4182417B2 (ja) 機構デバイス
JP4174761B2 (ja) 機構デバイスの製造方法及び機構デバイス
CN110182752B (zh) 一种电镀形成微细结构的方法、微细结构以及电子器件
JP2000232016A (ja) 磁気印加装置及びその製造方法
KR100670594B1 (ko) 인쇄 회로 기판에서 미세 회로 형성 방법
JP2008300335A (ja) 機構デバイスの製造方法及び機構デバイス
JP2005236018A (ja) 微細配線構造および微細配線構造の製造方法
CN102301431A (zh) 阳极化薄膜结构的电连接
JP2006108241A (ja) 半導体デバイス、及びその製造方法
JP2006296128A (ja) 静電モータ用電極の製造方法、静電モータ用電極及び静電モータ
JP2008155342A (ja) 微細構造体の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050420

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080403

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080520

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080716

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080930

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081201

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081110

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20081202

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090324

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090423

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090630

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090708

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120717

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120717

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130717

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees