JP2003311699A - 機構デバイスの製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 多層構造を有する機構デバイスの製造工程に
おけるオーバエッチングを防止することが可能な機構デ
バイスの製造方法を提供する。 【解決手段】 基板１にフォトレジスト膜と塗布する工
程と、フォトリソグラフィによりフォトレジスト膜に開
口パターンを形成する工程と、基板１において開口パタ
ーンにより露呈された部分をウェットエッチングにより
除去して所定のパターンを形成する工程とを少なくとも
実施して多層構造を有する機構デバイス１００を製造す
る方法であって、所定のパターンを含む保護対象のパタ
ーンの表面全体を耐エッチング層で覆うようにしたもの
である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、金属基板上に半導
体プロセス（フォトリソグラフィ）でフォトレジスト膜
をパターニングし、ウェットエッチングにより不要なパ
ターン部分を除去して所定パターンを形成する工程を少
なくとも実施して多層構造を有する機構デバイスの製造
する場合に用いて有効な技術であって、形成した所定パ
ターンを製造過程でオーバーエッチングされるのを防止
するための技術に関する。

【０００２】

【従来の技術】従来より、マイクロマシン技術を用いて
例えば片持ち梁構造などの所望の構造を有する機構デバ
イスを製作することが行われている。この種の機構デバ
イスを製作する場合、フォトリソグラフィ（マイクロマ
シン技術の一種）を用いて、基板上にフォトレジスト膜
をパターニングして開口パターンを形成し、ウェットエ
ッチングにより基板をエッチングすることにより不要な
パターン部分を除去し、所定パターンを形成する加工が
行われている。

【０００３】以下、図面に基づいて上記内容について説
明する。

【０００４】図８は、フォトリソグラフィを用いて基板
に所定パターンを形成する場合の説明図である。まず、
（ａ）基板５０１にフォトレジスト膜５０２を塗布し、
（ｂ）フォトリソグラフィで開口パターン５０３を形成
する。次に、（ｃ）基板１をウェットエッチングして基
板１において開口パターンに対応する部分を除去し、
（ｄ）フォトレジスト膜５０２を除去する。これによ
り、基板５０１に所定パターンが形成される。

【０００５】

【発明が解決しようとする課題】しかしながら、上記従
来技術では、フォトレジスト膜５０２は基板５０１の表
面部分だけに塗布されるため、ウェットエッチングの
際、図８（ｄ）の側面５０４にもエッチング液が作用し
て、破線５０５に示すように、形成すべき所定パターン
を浸食してしまう（これをオーバーエッチングという）
という問題があった。これは、このウェットエッチング
が例えば１回きりであればさほど問題はないが、多層構
造を構成する製造過程で、複数回行われるとなると、所
定パターンの形成精度に大きく関わってくる。この問題
を解消するには、予めオーバエッチングを考慮して形成
パターンを大きく設計（すなわち開口パターンを小さく
設計）する方法が有効であるかと思われるが、所定パタ
ーンを大きく設計したとしても、所定パターンの本来の
形状を保つのは困難であり、オーバエッチングによる不
都合は依然、解消されない。

【０００６】本発明は上記課題を解決するためになされ
たもので、多層構造を有する機構デバイスの製造工程に
おけるオーバエッチングを防止することが可能な機構デ
バイスの製造方法を得ることを目的とする。

【０００７】

【課題を解決するための手段】本発明に係る機構デバイ
スの製造方法は、金属基板にフォトレジスト膜と塗布す
る工程と、フォトリソグラフィによりフォトレジスト膜
に開口パターンを形成する工程と、金属基板において前
記開口パターンにより露呈された部分をウェットエッチ
ングにより除去して所定のパターンを形成する工程とを
少なくとも実施して多層構造を有する機構デバイスを製
造する方法であって、所定のパターンを含む保護対象の
パターンの表面全体を耐エッチング層で覆うようにした
ものである。

【０００８】

【発明の実施の形態】図１は本発明の一実施の形態の機
構デバイスの断面図である。

【０００９】機構デバイス１００は、基板１と、下部電
極２と、上部電極３とを備えている。

【００１０】基板１は、ガラスエポキシ樹脂で構成され
た絶縁基板１１上に、導電性材料としての銅箔１２が貼
着されたいわゆるプリント基板で、銅箔１２は、半導体
プロセス（フォトリソグラフィ）によるパターンニング
後、銅箔１２のエッチング液である塩化第二鉄でウェッ
トエッチングが行われ、これにより不要な銅箔部分が除
去されて凸状の配線パターンが形成されており、その配
線パターン上に下部電極２、上部電極３が電気的に接続
されている。なお、以下では適宜、銅箔１２のうち、下
部電極２に接触する部分を下部電極用銅箔１２ａ、上部
電極３に接触する部分を上部電極用銅箔１２ｂとして区
別することにする。

【００１１】下部電極２は、下部電極用銅箔１２ａの表
面全体を磁性層としてのニッケル層２１で覆い、更にそ
のニッケル層２１の表面全体を導電層２２で覆った構成
を有している。ニッケル層２１および導電層２２はそれ
ぞれ以下に詳述する半導体プロセス（フォトリソグラフ
ィ法）および電解メッキ法を用いて形成されており、導
電層２２は金（接点材料）で構成されている。ここで、
金は、腐食に強いことから、金でニッケル層２１を覆う
ことによりニッケル層２１の酸化を防止でき、また、導
電層２２自身の酸化も防止できて、接触抵抗の上昇が防
止されて初期の導電性を維持でき、接点性能の安定化を
図ることが可能となっている。また、この導電層２２を
構成する材料には、本発明の機構デバイス１００の製造
時の最終工程（後述する）におけるウェットエッチング
の際に、ニッケル層２１が浸食されないように保護する
役割も必要とされていることから、その面からも、最終
工程のウェットエッチングで用いるエッチング液（ここ
では塩化第二鉄）に対して耐エッチング性を有する金が
用いられている。

【００１２】上部電極３は、フォトリソグラフィ法およ
び電解メッキ法を用いてそれぞれ形成された片持ち梁構
造部３１と、磁性体部３２とを有している。片持ち梁構
造部３１は、上部電極用銅箔１２ｂ上にその底面が接触
する基部３１ａと、該基部３１ａに支持された梁部３１
ｂとで構成され、耐エッチング性を有する導電性材料で
ある金（接点材料）で構成されている。なお、基部３１
ａは、上部電極用銅箔１２ｂの表面全体を覆うように構
成されている。

【００１３】ここで、接点材料として金を用いることに
より、上述したように接点性能安定化を図ることが可能
となる。また、金は硬度が低く柔軟性のある材料である
ことから、片持ち梁構造部３１を金で構成することによ
り、以下に詳述するが、梁部３１ｂを磁力によって下部
電極２側に引き寄せる際に、微少な磁力でも動作するこ
とが可能となり、よって、高感度の機構デバイス１００
を構成することが可能となる。また、機構デバイス１０
０の製造に際する最終工程（後述する）におけるウェッ
トエッチングに対し、耐性が必要である面からも、金が
用いられている。また、上部電極用銅箔１２ｂの側面を
片持ち梁構造部３１の基部３１ａによって覆った構成で
あることから、最終工程におけるウェットエッチングに
際し、上部電極用銅箔１２ｂがエッチングされるのを防
止できるようになっている。

【００１４】磁性体部３２は、磁性層としてのニッケル
層３２ａの表面全体を耐エッチング層３２ｂで覆った構
成となっている。このニッケル層３２ａおよび耐エッチ
ング層３２ｂはそれぞれフォトリソグラフィ法および電
解メッキ法を用いて形成されており、該耐エッチング層
３２ｂは金で構成されている。耐エッチング層３２ｂに
金を用いることにより、上述したようにニッケル層３２
ａの酸化を防止でき、また、機構デバイス１００の製造
時の最終工程（後述する）におけるウェットエッチング
に際し、ニッケル層３２ａがエッチングされないように
保護することができる。

【００１５】このように構成された上部電極３は、下部
電極２との電気的接触が成されるように、梁部３１ｂが
磁力によって下方に撓んだ場合に、梁部３１ｂの先端部
が下部電極２と接するような配置および寸法で基板１上
に形成されている。

【００１６】なお、下部電極２および上部電極３は、そ
れぞれその上面が基板面と平行になるように基板上に形
成されている。

【００１７】ここで、本実施の形態において機構デバイ
ス１００の各部の寸法は以下の通りである。すなわち、
基板１は、長さ２ｃｍ，幅１．５ｃｍで、銅箔部分の厚
みが９μｍ、下部電極２の長さ，幅，厚みはそれぞれ１
３００μｍ，９００μｍ，１１μｍ（この厚みは銅箔の
厚み９μｍを含むもので、その他の内訳はニッケル層２
１の厚み１μｍ、導電層２２の厚み１μｍ）、片持ち梁
構造部３１の梁部３１ｂの長さ，幅，厚みはそれぞれ１
０００μｍ，１５０μｍ，１μｍ、基部３１ａの長さ，
幅，厚みはそれぞれ１０００μｍ，８００μｍ，１０μ
ｍ（この厚みは銅箔の厚み９μｍを含むもので、金で構
成されている部分が１μｍである）。磁性体部３２の長
さ，幅，厚みはそれぞれ７００μｍ，６０μｍ，１２μ
ｍ（ニッケル層３２ａの厚み１０μｍ、耐エッチング層
３２ｂの厚み２μｍ）である。

【００１８】図２は、図１に示す機構デバイスの動作説
明図である。図２において、４１は、梁部３１ｂとの磁
性間距離を十分狭くするために下部電極２の真下に設置
された電磁石である。この電磁石４１に電圧を印加する
ことにより磁界４２が発生し、この磁界４２によって上
部電極３のニッケル層３２ａ及び下部電極２のニッケル
層２１が磁化して上部電極３側のニッケル層３２ａ及び
下部電極２側のニッケル層２１間に磁気吸引力が生じ
る。これにより、上部電極３の梁部３１ｂが下部電極２
側に引き寄せられ、梁部３１ｂの先端部が下部電極２に
接触してスイッチＯＮする。そして、電磁石４１への電
圧の印加を停止すると、磁界４２が消滅し、ニッケルは
残留磁化率が低いことから、磁界４２の消滅によってニ
ッケル層３２ａ、２１間の磁気吸引力も消滅する。する
と、梁部３１ｂは自身の弾性力によって非接触に戻りス
イッチＯＦＦとなる。上記の寸法で構成した本実施の形
態の機構デバイス１００では、電磁石４１から７ｍＴ
（テスラメータにより測定）の磁力でスイッチとして動
作することが確認された。以下にその実験結果を示す。

【００１９】図３は、コイル波形に対する機構デバイス
の動作波形を示す図である。ここでは、電磁石４１に１
００Ｖの電圧を印加し、図示しないトランジスタを使用
してゲートに図示しない発信機から信号（１０Ｈｚ）を
入力して磁界４２をＯＮ、ＯＦＦさせたときの機構デバ
イス１００の動作波形を示している。なお、機構デバイ
ス１００には１Ｖの電圧を印加している。図３より、磁
界４２のＯＮ・ＯＦＦにより、機構デバイス１００も同
様の時間でＯＮ・ＯＦＦしていることが示されている。
この実験により、機構デバイス１００としての動作が確
認できた。

【００２０】次に、図１に示した機構デバイスの製造方
法について説明する。この機構デバイス１００は、マイ
クロマシン技術を用いて製造され、マイクロマシン技術
には、ＩＣ、ＬＳＩなどの製作で用いられる半導体プロ
セス（フォトリソグラフィ）を使用する。以下、その製
造方法について詳細に説明する。

【００２１】図４〜図７は、機構デバイスの製造方法の
説明図である。以下、各図を順に説明する。

【００２２】図４は銅箔の配線パターンの製造過程を示
す図で、（ａ）〜（ｄ）は断面図、（ｅ）は（ｄ）の平
面図である。まず、（ａ）に示す加工前の基板１上に、
（ｂ）基板１の表面にフォトレジスト膜４３を塗布し、
フォトレジスト膜４３をマスクアライナーで露光し、現
像液で現像して、銅箔１２において配線パターンとなる
部分以外の部分を露出（開口）させた開口パターン４４
を形成する（フォトリソグラフィ工程）。そして、
（ｃ）塩化第二鉄でウェットエッチングを行い、開口パ
ターン４４に対応する銅箔１２部分すなわちフォトレジ
スト膜４３でマスクされていない部分を除去して絶縁基
板１１を露呈させ、（ｄ）（ｅ）フォトレジスト膜４３
を除去して（フォトレジスト膜除去工程）、銅箔１２上
に下部電極用銅箔１２ａ、上部電極用銅箔１２ｂを有す
る配線パターンを形成する。

【００２３】図５（ａ）〜（ｄ）は下部電極の製造過程
を示す図である。次いで、（ａ）基板１の表面にフォト
レジスト膜５１を塗布し、フォトレジスト膜５１をマス
クアライナーで露光し、現像液で現像して、フォトレジ
スト膜５１に下部電極形成用の開口パターン６１を形成
する（フォトリソグラフィ工程）。そして、（ｂ）この
開口パターン６１部分に電解メッキ装置によりニッケル
２１を積層する（電解メッキ工程）。この電解メッキの
際、ニッケル層２１は、下部電極用銅箔１２ａの表面全
体を覆うように積層される。そして、（ｃ）同様に開口
パターン６１部分に電解メッキ装置により金２２を積層
する（電解メッキ工程）。この電解メッキの際、金２２
は、ニッケル層２１の表面全体を覆うように積層され
る。そして、（ｄ）フォトレジスト膜５１を除去して
（フォトレジスト膜除去工程）、ニッケル層２１の表面
全体を金２２で覆った構成の下部電極２を形成する。

【００２４】このように、下部電極用銅箔１２ａおよび
ニッケル層２１は、その表面全体が金で覆われた構成と
なるため、最終工程におけるウェットエッチングにおい
て、下部電極用銅箔１２ａおよびニッケル層２１がオー
バエッチングされるのを防止することが可能となる。

【００２５】図５及び図６は上部電極の製造過程を示す
図である。まず、図５（ａ）下部電極２を含む基板１上
にフォトレジスト膜５３を塗布し、フォトレジスト膜５
３をマスクアライナーで露光し、現像液で現像して、フ
ォトレジスト膜５３に犠牲層形成用の開口パターン６３
を形成する（フォトリソグラフィ工程）。そして、
（ｂ）この開口パターン６３部分に電解メッキ装置によ
りニッケル７１を積層して（電解メッキ工程）、（ｃ）
フォトレジスト膜５３を除去して（フォトレジスト膜除
去工程）、基板１および下部電極２上に犠牲層７１を形
成する。

【００２６】ついで、同様に（ｄ）下部電極２および犠
牲層７１を含む基板１上にフォトレジスト膜５４を塗布
し、フォトレジスト膜５４をマスクアライナーで露光
し、現像液で現像して、フォトレジスト膜５４に片持ち
梁状の構造層形成用の開口パターン６４を形成する（フ
ォトリソグラフィ工程）。そして、（ｅ）この開口パタ
ーン部分に電解メッキ装置により金３１を積層する（電
解メッキ工程）。この電解メッキの際、金３１は上部電
極用銅箔１２ｂとの接触面において、上部電極用銅箔１
２ｂの表面全体を覆うように積層される。そして、
（ｆ）フォトレジスト膜５４を除去して（フォトレジス
ト膜除去工程）、基板１および犠牲層７１上に構造層３
１を形成する。

【００２７】このように、上部電極用銅箔１２ｂは、そ
の表面全体が金で覆われた構成となるため、最終工程に
おけるウェットエッチングにおいて上部電極用銅箔１２
ｂがオーバエッチングされるのを防止することが可能と
なる。

【００２８】そして、図６（ａ）下部電極２、犠牲層７
１および構造層３１を含む基板１上にフォトレジスト膜
５５を塗布し、フォトレジスト膜５５をマスクアライナ
ーで露光し、現像液で現像して、フォトレジスト膜５５
に上部電極３（図１参照）の磁性層形成用の開口パター
ン６５を形成する（フォトリソグラフィ工程）。そし
て、（ｂ）この開口パターン６５部分に電解メッキ装置
によりニッケル３２ａを積層して（電解メッキ工程）、
（ｃ）フォトレジスト膜５５を除去して（フォトレジス
ト膜除去工程）、基板１上にニッケル層３２ａを形成す
る。

【００２９】ついで、（ｄ）下部電極２、犠牲層７１、
構造層３１およびニッケル層３２ａを含む基板１上にフ
ォトレジスト膜５６を塗布し、フォトレジスト膜５６を
マスクアライナーで露光し、現像液で現像して、フォト
レジスト膜５６に耐エッチング層形成用の開口パターン
６６を形成する（フォトリソグラフィ工程）。そして、
（ｅ）この開口パターン６６部分に電解メッキ装置によ
り金３２ｂを積層して（電解メッキ工程）、（ｆ）フォ
トレジスト膜５６を除去して（フォトレジスト膜除去工
程）基板１上にニッケル層３２ａの表面全体を金３２ｂ
で覆った構成の磁性体部３２を形成する。

【００３０】そして、最終工程として塩化第二鉄をエッ
チング液として用いてウェットエッチングを行うことに
より、犠牲層７１と、基板１において不要な銅箔１２部
分とが選択的に除去される。その結果、図１に示したよ
うな機構デバイス１００が製作される。この最終工程に
おいて、下部電極用銅箔１２ａとニッケル層２１との多
層構造部分、および上部電極用銅箔１２ｂは、それぞれ
金で覆われているため、オーバーエッチングされるのを
防止することができる。

【００３１】以上のように本実施の形態によれば、基板
１をエッチングしてパターンを形成する場合に、パター
ンの表面全体を金で覆うようにしたので、パターンを側
面からも保護することができ、オーバーエッチングを確
実に防止することが可能となる。なお、以上では、パタ
ーンとして銅箔１２の配線パターンを例に説明してきた
が、これに限られたものではなく、金属基板に形成され
るパターンであれば、そのパターンの用途や形状は任意
である。

【００３２】また、多層構造化されたパターン部分を金
で覆うことにより、そのパターンの多層構造をまとめて
オーバーエッチングから防止することが可能となる。

【００３３】また、パターン上に更に半導体プロセス
（フォトリソグラフィ）を用いてパターニングし、エッ
チングしても、パターンは破損、剥離することなく形状
を保てることから、当該パターン部分に積層を行って更
に多層構造とすることも可能となる。

【００３４】また、本実施の形態の機構デバイス１００
は、半導体プロセス（フォトリソグラフィ法）、電解メ
ッキ法といったマイクロマシン技術を用いることにより
形成されたものであるので、数ミクロン単位まで小型に
構成できる。また、製造時間の短時間化および低コスト
性に優れたフォトリソグラフィ法および電解メッキ法を
用いて製造されるため、製作時間、設備コスト面で有利
な機構デバイス１００を得ることができる。なお、この
種の機構デバイスは、例えば通信機器などの各種機器に
組み込まれて使用されるものであるが、機構デバイス１
００が数ミクロン単位まで小型化できることで、この機
構デバイス１００が組み込まれる機器の小型化にも貢献
することが可能となる。

【００３５】また、この機構デバイス１００は、図３の
実験結果から明らかなように、磁力によって動作するス
イッチとして機能することができ、その可動部である片
持ち梁構造部３１を柔軟性のある金で構成しているた
め、上述したように微少な磁力にでも動作することので
きる感度の高い磁気駆動型スイッチを構成できる。

【００３６】また、半導体プロセス（フォトリソグラフ
ィ）と電解メッキだけで製造できるため、基板１上での
製作が可能となり、よって、マイクロ単位まで設計値を
小さくすることで一基板上に複数（数十個、数百個な
ど）の機構デバイス１００を製作することができ、大量
生産も可能となる。

【００３７】また、この大量生産に際し、上記のフォト
リソグラフィ工程において、基板１上に所定層用の開口
パターンを適宜離間して複数形成し、各開口パターン部
分に電解メッキを行い、その後、フォトレジスト膜をエ
ッチングによって除去して所定層を形成する作業を繰り
返すことにより、複数の機構デバイスを同時に製作で
き、製造時間を短時間化することが可能となる。このよ
うに、集積化し、大量生産することで生産コスト削減に
も寄与できる。

【００３８】また、機構デバイス１００の製造に際し、
化学的蒸着（CVD：Chemical VaporDeposition）や物理
的蒸着（PVD：Physical Vapor Deposition）（スパッタ
リング法、蒸着法）など、時間のかかる製造プロセスが
ないため、製造時間を短縮できる。

【００３９】ところで、現在、マイクロマシンの製作は
シリコン基板上で行われるのが一般的であるが、本発明
の片持ち梁構造を備えた機構デバイスは、プリント基板
上で製作するため、基板材料の面でも、シリコン基板に
比べてコスト削減が期待できる。

【００４０】また、プリント基板は、シリコン基板を用
いる場合に必要となる電気炉熱酸化法による絶縁層（酸
化膜）の形成工程が不要であるため、製造コストを低減
でき、またこの絶縁層の形成は時間の掛かるプロセスで
あることから、このプロセスが不要となることにより製
造時間短縮にも寄与できる。

【００４１】

【発明の効果】以上詳述したように本発明によれば、所
定のパターンを含む保護対象のパターンの表面全体を金
で覆うようにしたので、パターンを側面からも保護する
ことができ、オーバーエッチングを確実に防止すること
が可能となる。

【図面の簡単な説明】

【図１】本発明の一実施の形態の機構デバイスの断面図
である。

【図２】図１の機構デバイスの動作説明図である。

【図３】コイル波形に対する機構デバイスの動作波形を
示す図である。

【図４】銅箔の配線パターンの製造過程を示す図であ
る。

【図５】下部電極の製造過程を示す図である。

【図６】上部電極の製造過程を示す図（その１）であ
る。

【図７】上部電極の製造過程を示す図（その２）であ
る。

【図８】従来技術の説明図である。

【符号の説明】

１ 基板 ２ 下部電極 ３ 上部電極 １１ 絶縁基板 １２ 銅箔 ４３，５１，５３〜５６ フォトレジスト膜 ２１ ニッケル層（第１の磁性層） ２２ 導電層（第１の導電層） ３１ 片持ち梁構造部（構造層） ３１ａ 基部 ３１ｂ 梁部 ３２ 磁性体部 ３２ａ ニッケル層（第２の磁性層） ３２ｂ 耐エッチング層 ４２ 磁界 ４４，６１，６３〜６６ 開口パターン １００ 機構デバイス

───────────────────────────────────────────────────── フロントページの続き (72)発明者 小林 達郎 東京都八王子東浅川町550番地の１ 株式 会社沖センサデバイス内 (72)発明者 佐藤 洋一 東京都港区高輪２丁目３番23号 学校法人 東海大学短期大学部内

Claims (4)

【特許請求の範囲】
1. 【請求項１】 金属基板にフォトレジスト膜と塗布する
   工程と、フォトリソグラフィにより前記フォトレジスト
   膜に開口パターンを形成する工程と、前記金属基板にお
   いて前記開口パターンにより露呈された部分をウェット
   エッチングにより除去して所定のパターンを形成する工
   程とを少なくとも実施して多層構造を有する機構デバイ
   スを製造する方法であって、 前記所定のパターンを含む保護対象のパターンの表面全
   体を耐エッチング層で覆うようにしたことを特徴とする
   機構デバイスの製造方法。
2. 【請求項２】 前記耐エッチング層を電解メッキにより
   形成することを特徴とする請求項１記載の機構デバイス
   の製造方法。
3. 【請求項３】 前記耐エッチング層は金メッキ層である
   ことを特徴とする請求項２記載の機構デバイスの製造方
   法。
4. 【請求項４】 表面に銅箔が貼着された絶縁基板上にフ
   ォトレジスト膜を塗布する工程と、 フォトリソグラフィにより前記フォトレジスト膜に開口
   パターンを形成する工程と、 前記絶縁基板表面の銅箔において前記開口パターンによ
   り露呈された部分をエッチングにより除去して少なくと
   も下部電極用銅箔および上部電極用銅箔を有する配線パ
   ターンを形成する工程と、 前記下部電極用銅箔の表面全体を覆うように第１の磁性
   層を形成し、更に該第１の磁性層の表面全体を覆うよう
   に金で構成された第１の導電層を形成して前記第１の磁
   性層と前記第１の導電層とを含む下部電極を形成する下
   部電極形成工程と、 前記基板、前記下部電極上に犠牲層を形成する犠牲層形
   成工程と、 前記上部電極用銅箔および前記犠牲層上に、前記上部電
   極用銅箔の表面全体を覆う基部と、該基部に支持され、
   外部磁界が与えられた際に、前記下部電極との電気的接
   触を確保できる梁部とを有し、金で構成された片持ち梁
   状の構造層を形成する構造層形成工程と、 前記構造層の前記梁部上に、外部磁界によって前記第１
   の磁性層とともに磁化する第２の磁性層を含む磁性体部
   を形成する磁性体部形成工程と、 前記犠牲層をエッチングにより除去する最終エッチング
   工程とを有し、 前記第１の磁性層、前記第１の導電層、前記犠牲層、前
   記構造層、および前記第２の磁性層それぞれを、フォト
   レジスト膜をパターニングして開口パターンを形成する
   フォトリソグラフィ工程と、該開口パターン部分に電解
   メッキにより所定の層を積層する電解メッキ工程と、前
   記フォトレジスト膜を除去するフォトレジスト膜除去工
   程とによって形成することを特徴とする機構デバイスの
   製造方法。