FR2846792A1 - Composant microelectrique radiofrequence et procede de realisation - Google Patents

Composant microelectrique radiofrequence et procede de realisation Download PDF

Info

Publication number
FR2846792A1
FR2846792A1 FR0213602A FR0213602A FR2846792A1 FR 2846792 A1 FR2846792 A1 FR 2846792A1 FR 0213602 A FR0213602 A FR 0213602A FR 0213602 A FR0213602 A FR 0213602A FR 2846792 A1 FR2846792 A1 FR 2846792A1
Authority
FR
France
Prior art keywords
substrate
cavities
front face
semiconductor substrate
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR0213602A
Other languages
English (en)
Inventor
Guy Parat
Aude Lefevre
Emmanuel Defay
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Priority to FR0213602A priority Critical patent/FR2846792A1/fr
Publication of FR2846792A1 publication Critical patent/FR2846792A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Le composant microélectronique radiofréquence comporte un substrat semiconducteur (1) et un élément inductif (2), disposé sur une zone isolante (4). La zone isolante (4) traverse le substrat de la face avant à la face arrière. La surface de la zone isolante (4), sur la face avant, est supérieure aux dimensions de l'élément inductif associé (2) pour éviter des pertes inductives dans des zones en matériau conducteur ou semiconducteur. Le composant peut aussi comporter une connexion conductrice traversante (5), isolée du substrat par une zone isolante sensiblement annulaire (6). Il est possible de réaliser les zones isolantes traversantes (4) destinées aux éléments inductifs (2) avec les mêmes étapes de fabrication que les zones isolantes (6) des connexions conductrices traversantes (5).

Description

Composant microélectronique radiofréquence et procédé de réalisation
Domaine technique de l'invention L'invention concerne un composant microélectronique radiofréquence comportant des éléments inductifs et un substrat semiconducteur, comportant une face avant et une face arrière, et des zones isolantes présentant, sur la face avant, une surface supérieure aux dimensions d'un élément inductif destiné à 10 être disposé sur la face avant en regard d'une zone isolante. Elle concerne
également un procédé de réalisation d'un tel composant.
Etat de la technique Afin d'améliorer la performance des composants radiofréquence, il est nécessaire d'augmenter les fréquences de fonctionnement. Avec la fréquence augmente aussi la susceptibilité des éléments inductifs (inductance) envers l'environnement. Le fonctionnement des éléments inductifs est limité par les 20 pertes inductives dues aux matériaux conducteurs ou semiconducteurs
disposés à proximité, donc essentiellement dans le substrat s'il n'est pas isolant.
Or, un substrat isolant présente des inconvénients importants par rapport à un substrat semiconducteur en ce qui concerne la réalisation d'éléments actifs, la distribution des masses électriques, la dissipation de chaleur et la solidité. Sur 25 un substrat semiconducteur l (figure 1), une technique utilisée pour éloigner un élément inductif 2 du substrat est le dépôt d'une couche diélectrique 3 sur la face avant du substrat 1, l'élément inductif 2 étant alors disposé sur la couche diélectrique 3. Cependant l'épaisseur du diélectrique est limitée par l'épaisseur totale des composants, qui ne dépasse généralement pas les 400rm. Il a également été proposé (US5696466) d'utiliser une couche isolante semienterrée dans le substrat. Cependant les pertes inductives dans le substrat
semiconducteur restent importantes à haute fréquence.
Objet de l'invention
L'invention a pour but de remédier à ces inconvénients et, plus particulièrement, d'éviter les pertes inductives des éléments inductifs d'un composant 10 microélectronique radiofréquence.
Selon l'invention, ce but est atteint par le fait que les zones isolantes traversent
le substrat de la face avant à la face arrière.
Selon un mode de réalisation préférentiel, le composant comporte des connexions conductrices traversantes, permettant des interconnexions entre la face avant et la face arrière du substrat, et constituées chacune par un plot
délimité par une zone isolante sensiblement annulaire traversant le substrat.
Selon un procédé de réalisation d'un composant selon l'invention, les zones isolantes associées aux éléments inductifs et les zones isolantes annulaires des connexions conductrices traversantes sont réalisées simultanément par creusement dans la face avant du substrat semiconducteur de cavités ayant une profondeur inférieure à l'épaisseur du substrat semiconducteur, comblement des 25 cavités avec un matériau diélectrique et enlèvement, de la face arrière du substrat, d'une épaisseur suffisante pour découvrir le matériau diélectrique contenu dans les cavités. Ainsi, la réalisation des connexions traversantes et des zones isolantes traversantes peuvent être réalisées par des étapes
identiques, exécutées simultanément.
Description sommaire des dessins
D'autres avantages et caractéristiques ressortiront plus clairement de la
description qui va suivre de modes particuliers de réalisation de l'invention donnés à titre d'exemples non limitatifs et représentés aux dessins annexés,
dans lesquels: La figure 1 représente un composant microélectronique radiofréquence selon
l'art antérieur.
Les figures 2 et 3 sont des représentations d'un mode de réalisation particulier d'un composant selon l'invention respectivement en vue de dessus et en coupe
selon l'axe A-A.
La figure 4 représente un composant selon l'invention comportant une couche
d'isolant entre le substrat et les éléments passifs.
Les figures 5 à 7 représentent des étapes d'un procédé de réalisation d'un
composant selon la figure 3.
La figure 8 est une représentation schématique d'un mode de réalisation 20 particulier d'un composant microélectronique radiofréquence selon l'invention.
Description de modes particuliers de réalisation.
Le composant microélectronique radiofréquence représenté aux figures 2 et 3 comporte un substrat semiconducteur 1 et un élément inductif 2, disposé sur une zone isolante 4, qui traverse le substrat de la face avant à la face arrière (c'est-à-dire sur toute l'épaisseur du substrat, de haut en bas sur la figure 3). La surface de la zone isolante 4, sur la face avant, est supérieure aux dimensions
de l'élément inductif pour éviter des pertes inductives.
L'invention est plus particulièrement intéressante dans le cas ou le composant 5 comporte aussi une connexion conductrice traversante 5 constituée, de manière connue (WO-A-0109944), par un plot isolé du substrat 1 par une zone isolante 6 sensiblement annulaire. La zone 6 peut être circulaire, ovale, carrée, etc..., l'essentiel étant que le matériau isolant isole totalement le plot du substrat. En effet, dans ce cas, comme décrit ci-dessous, le même procédé de réalisation 10 peut être utilisé pour réaliser simultanément la zone isolante 4 et la zone
isolante 6 annulaire.
Le composant représenté à la figure 4 comporte, de plus, une couche isolante 7 disposée entre l'élément inductif 2 et la face avant du substrat 1 et une couche 15 isolante 8 disposée sur la face arrière du substrat. Ces deux couches isolantes 7 et 8 permettent d'éviter tout contact électrique entre le substrat 1 et des bornes de contact 9 de la connexion conductrice traversante 5. La couche isolante 7 sert aussi à isoler électriquement du substrat d'autres éléments, par exemple une résistance 1i0 et un condensateur 11. Les couches isolantes 7 et 8 20 ont typiquement une épaisseur de 1 à 2 Ftm. Pour réaliser les bornes de contact 9, les couches isolantes 7 et 8 peuvent être enlevées aux emplacements
correspondants par gravure à travers un masque.
Un procédé de réalisation d'un composant selon la figure 3 comporte les étapes 25 représentées aux figures 5 à 7. La première étape consiste, comme représenté à la figure 5, à creuser dans la face avant du substrat 1 des cavités 12 ayant une profondeur inférieure à l'épaisseur du substrat. La seconde étape consiste, comme représenté à la figure 6, à combler les cavités 12 avec un matériau diélectrique 13. Puis, dans une troisième étape, illustrée à la figure 7, on enlève,
de la face arrière du substrat, une épaisseur suffisante pour découvrir le matériau diélectrique 13 contenu dans les cavités. Le procédé comporte aussi l'enlèvement des résidus du matériau diélectrique sur la face avant du substrat.
Le creusement des cavités 12 peut être effectué par gravure (par plasma par 5 exemple) à l'aide d'un masque. La profondeur gravée doit être égale ou supérieure à l'épaisseur du substrat final. Le comblement des cavités peut être réalisé par remplissage par de la poudre de verre et refusion du verre. Le verre devenant liquide mouille sur la surface du semiconducteur et remplit correctement toutes les zones gravées avec un léger surplus. Le composant est 10 ensuite refroidi. L'enlèvement de la face arrière et l'enlèvement de l'isolant de la
face avant peuvent être effectués par une étape de rodage mécanique dans une machine dans laquelle une meule rabote l'excès de verre sur la face avant ou le substrat sur la face arrière. Ensuite un polissage mécanochimique peut être effectué successivement sur les deux faces afin d'éliminer la rugosité ainsi que 15 la zone écrouie générée lors du rodage.
Dans le cas o le substrat 1 est isolant, la fabrication des connexions conductrices traversantes 5 comporte, de plus, de manière connue, une étape supplémentaire de métallisation consistant à déposer une couche conductrice 20 17 autour des plots avant comblement des cavités (figure 5) .
Le mode de réalisation particulier représenté schématiquement à la figure 8 comporte un ensemble d'éléments passifs 14 (de type RLC) disposé audessus du substrat. Un circuit intégré 15 (par exemple de type " ASIC: application 25 specific integrated circuit ") est disposé au-dessus des éléments passifs 14. Les connexions entre les éléments passifs 14 et le circuit intégré 15 peuvent être
réalisées par des microbilles fusibles 16.
Les étapes de fabrication du composant précédant la réalisation des éléments passifs permettent d'utiliser des verres ayant un coefficient de dilatation thermique très proche de celui du matériau semiconducteur pour éviter les contraintes mécaniques. L'utilisation de verres qui sont fusibles dans la gamme 5 de 800 à 10000C assure une parfaite tenue mécanique du substrat durant les
étapes de fabrication des éléments passifs dont les températures n'excèdent pas les 4500C. Le verre une fois refondu remplit totalement et intimement les cavités. Après refroidissement, l'excellente planarisation des deux faces obtenue sur l'ensemble du substrat autorise tout procédé couche mince par la 10 suite.
Le composant selon l'invention constitue ainsi une structure composite alliant les avantages d'un substrat isolant sur toute son épaisseur à l'emplacement des éléments inductifs 2 grâce aux zones isolantes traversantes 4 et les avantages 15 d'un substrat semiconducteur 1, notamment pour sa facilité de réalisation de connexions conductrices traversantes 5 isolées du substrat et sa faculté à être dopé. Ainsi, le substrat semiconducteur peut comporter au moins une zone dopée, de manière à former au moins un élément actif (non-représenté). Ceci présente l'avantage de réaliser facilement des éléments actifs tels que des 20 diodes et des transistors. Un autre avantage d'un substrat semiconducteur est la possibilité de servir de distribution de masse électrique, surtout lorsqu'il est très fortement dopé de manière à présenter une très faible résistivité. Ainsi, le composant peut comporter au moins une première connexion électrique entre le substrat semiconducteur et une masse électrique, et au moins une seconde 25 connexion électrique entre le substrat semiconducteur et un élément disposé sur le substrat. Ceci permet de réaliser un plan de masse avec un accès localisé
à l'emplacement de l'élément destiné à être connecté avec la masse électrique.
Un avantage majeur réside dans la possibilité de réaliser avec les mêmes étapes les zones isolantes traversantes 4 associées aux éléments inductifs 2 et
les zones isolantes 6 des connexions conductrices traversantes 5.
Le matériau semiconducteur typiquement utilisé est le silicium, mais il peut être
remplacé par d'autres semiconducteurs comme l'arsenure de gallium (AsGa) ou même par un métal. Dans ces deux cas, le matériau de remplissage isolant devra avoir un coefficient de dilatation thermique adapté à celui du substrat.

Claims (8)

Revendications
1. Composant microélectronique radiofréquence comportant des éléments inductifs (2) et un substrat semiconducteur (1), comportant une face avant et une face arrière, et des zones isolantes présentant sur la face avant une surface supérieure aux dimensions d'au moins un élément inductif destiné à être disposé sur la face avant en regard d'une zone isolante, composant caractérisé 10 en ce que les zones isolantes (4) traversent le substrat de la face avant à la face arrière.
2. Composant selon la revendication 1, caractérisé en ce qu'il comporte une
couche isolante (7) entre la face avant du substrat et les éléments inductifs.
3. Composant selon l'une des revendications 1 et 2, caractérisé en ce que le
substrat semiconducteur est en silicium.
4. Composant selon l'une quelconque des revendications 1 à 3, caractérisé en 20 ce que le substrat semiconducteur (1) comporte au moins une zone dopée de
manière à former au moins un élément actif.
5. Composant selon l'une quelconque des revendications 1 à 4, caractérisé en ce qu'il comporte au moins une première connexion électrique entre le substrat 25 semiconducteur (1) et une masse électrique, et au moins une seconde
connexion électrique entre le substrat semiconducteur (1) et un élément disposé
sur le substrat.
6. Composant selon l'une quelconque des revendications 1 à 5, caractérisé en ce qu'il comporte des connexions conductrices traversantes (5), permettant des interconnexions entre la face avant et la face arrière du substrat, constituées chacune par un plot délimité par une zone isolante (6) sensiblement annulaire
traversant le substrat.
7. Procédé de réalisation d'un composant selon la revendication 6, caractérisé en ce que les zones isolantes (4) associées aux éléments inductifs (2) et les zones isolantes annulaires (6) des connexions conductrices traversantes (5) 10 sont réalisées simultanément par creusement dans la face avant du substrat semiconducteur (1) de cavités (12) ayant une profondeur inférieure à l'épaisseur du substrat semiconducteur, comblement des cavités avec un matériau diélectrique (13) et enlèvement, de la face arrière du substrat, d'une épaisseur
suffisante pour découvrir le matériau diélectrique contenu dans les cavités.
8. Procédé selon la revendication 7, caractérisé en ce qu'il comporte une étape de métallisation consistant à déposer une couche conductrice (17) autour
des plots avant comblement des cavités (13).
FR0213602A 2002-10-30 2002-10-30 Composant microelectrique radiofrequence et procede de realisation Pending FR2846792A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR0213602A FR2846792A1 (fr) 2002-10-30 2002-10-30 Composant microelectrique radiofrequence et procede de realisation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0213602A FR2846792A1 (fr) 2002-10-30 2002-10-30 Composant microelectrique radiofrequence et procede de realisation

Publications (1)

Publication Number Publication Date
FR2846792A1 true FR2846792A1 (fr) 2004-05-07

Family

ID=32104317

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0213602A Pending FR2846792A1 (fr) 2002-10-30 2002-10-30 Composant microelectrique radiofrequence et procede de realisation

Country Status (1)

Country Link
FR (1) FR2846792A1 (fr)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5384274A (en) * 1992-04-06 1995-01-24 Nippon Precision Circuits Inc. Method of making a combined semiconductor device and inductor
FR2797140A1 (fr) * 1999-07-30 2001-02-02 Thomson Csf Sextant Procede de fabrication de connexions traversantes dans un substrat et substrat equipe de telles connexions
US20010017395A1 (en) * 1999-12-13 2001-08-30 Takashi Takamura Inductors, semiconductor devices, and methods of manufacturing semiconductor devices
US20020149088A1 (en) * 1998-03-11 2002-10-17 Fujitsu Limited Inductance device formed on semiconductor substrate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5384274A (en) * 1992-04-06 1995-01-24 Nippon Precision Circuits Inc. Method of making a combined semiconductor device and inductor
US20020149088A1 (en) * 1998-03-11 2002-10-17 Fujitsu Limited Inductance device formed on semiconductor substrate
FR2797140A1 (fr) * 1999-07-30 2001-02-02 Thomson Csf Sextant Procede de fabrication de connexions traversantes dans un substrat et substrat equipe de telles connexions
US20010017395A1 (en) * 1999-12-13 2001-08-30 Takashi Takamura Inductors, semiconductor devices, and methods of manufacturing semiconductor devices

Similar Documents

Publication Publication Date Title
EP1636130B1 (fr) Circuit integre sur puce de hautes performances
EP0996150B1 (fr) Procédé de réalisation de composants passifs et actifs sur un même substrat isolant
EP0342094B1 (fr) Circuit intégré hyperfréquence de type planar, comportant au moins un composant mesa, et son procédé de fabrication
EP3469627B1 (fr) Structure pour applications radiofrequences
CA2301988A1 (fr) Circuit integre monolithique incorporant un composant inductif et procede de fabrication d'un tel circuit integre
WO2002103772A2 (fr) Tranchee d'isolement profonde et procede de realisation
EP3577683B1 (fr) Structure pour application radiofréquence
EP1589572A1 (fr) Procédé de fabrication d'un circuit intégré comprenant l'élaboration de tranchées d'isolation creuses et circuit intégre correspondant
FR2983638A1 (fr) Procede de formation d'un circuit integre
EP3531444A1 (fr) Circuit intégré comprenant un substrat équipé d'une région riche en pièges, et procédé de fabrication
EP3850659A1 (fr) Procédé de réalisation d'un substrat avancé pour une intégration hybride
FR2813993A1 (fr) Dispositif de semi-conducteur
FR2991108A1 (fr) Ligne coplanaire blindee
FR2817399A1 (fr) Puce electronique multifonctions
EP1298732A1 (fr) Périphérie haute tension
FR2538616A1 (fr) Procede de fabrication collective de diodes hyperfrequence avec encapsulation incorporee et diodes ainsi obtenues
FR2934713A1 (fr) Substrat de type semi-conducteur sur isolant a couches de diamant intrinseque et dope
FR2846792A1 (fr) Composant microelectrique radiofrequence et procede de realisation
FR2520931A1 (fr) Procede collectif de fabrication de diodes hyperfrequences avec encapsulation incorporee et diodes obtenues par ce procede
EP3104402B1 (fr) Realisation d'elements d'interconnexions auto-alignes pour circuit integre 3d
EP0969509A1 (fr) Circuit integre monolithique comprenant une inductance plane ou un transformateur plan, et procédé de fabrication d'un tel circuit
FR2823377A1 (fr) Ligne conductrice haute frequence sur un circuit integre
EP1251581B1 (fr) Enroulement inductif intégré haute fréquence
FR2914497A1 (fr) Structure de composants haute frequence a faibles capacites parasites
FR3037716A1 (fr) Transistors superposes avec zone active du transistor superieur auto-alignee