FR2683060A1 - Circuit de commande de sortie de donnee. - Google Patents
Circuit de commande de sortie de donnee. Download PDFInfo
- Publication number
- FR2683060A1 FR2683060A1 FR9211027A FR9211027A FR2683060A1 FR 2683060 A1 FR2683060 A1 FR 2683060A1 FR 9211027 A FR9211027 A FR 9211027A FR 9211027 A FR9211027 A FR 9211027A FR 2683060 A1 FR2683060 A1 FR 2683060A1
- Authority
- FR
- France
- Prior art keywords
- signal
- gate
- output
- data
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
Circuit de commande de sortie d'un dispositif de mémoire à semi-conducteur comprenant un détecteur de signal d'entrée (50B) pour détecter un signal souhaité, une unité de commande (50C) pour sélectionner une porte de puissance en sortie de donnée, et une unité de commande de sortie de donnée (50D) pour attaquer la porte de puissance en sortie de donnée. Un signal pour attaquer et commander la porte de puissance en sortie de donnée est validé après que la donnée d'une cellule de mémoire déterminée a été délivrée à une borne d'entrée de la porte de puissance en sortie de donnée, de sorte que toute transition inutile de la donnée est éliminée ce qui réduit la dissipation de courant d'une puce de mémoire et empêche la détérioration du temps d'accès aux données pour améliorer le rendement de la puce de mémoire.
Description
i
CIRCUIT DE COMMANDE DE SORTIE DE DONNEE
La présente invention se rapporte à des dispositifs de mémoire à semiconducteur ayant un code de correction d'erreurs (ECC), et plus particulièrement à un circuit de commande de sortie de donnée. Récemment, une demande accrue s'est manifestée pour des dispositifs de mémoire à semi-conducteur qui soient capables d'avoir un degré d'intégration élevé et une grande capacité de mémorisation A mesure que les dispositifs de mémoire à semi-conducteur sont intégrés de manière croissante pour obtenir une capacité de mémorisation plus grande, le nombre des défauts dans les cellules de mémoire augmentent de façon correspondante pour contribuer à un rendement faible dans la production de ces dispositifs de mémoire à semi-conducteur Afin de traiter les problèmes de défauts et de rendement faible, un dispositif de mémoire à semi-conducteur utilisant un code de correction d'erreurs (appelé dans la suite ECC) à récemment été proposé pour corriger les erreurs se produisant comme résultat de cellules mémoire défectueuses Un code de correction d'erreurs est un code redondant structuré de façon systématique, capable de corriger un bit erroné lorsqu'une erreur se produit dans les bits constituant le code d'un bloc Dans un dispositif de mémoire à semi-conducteur avec un circuit de code de correction d'erreurs, une intégration élevée de la puce doit être conservée de façon identique pendant la formation de la puce; et les caractéristiques de la puce, comme des fonctionnements à vitesse élevée, la suppression de la dissipation de courant et analogues, doivent être identiques dans un dispositif de mémoire à semi-conducteur sans le circuit ECC Le fonctionnement à vitesse élevée et la dissipation de courant de la puce sont principalement déterminés par un circuit de commande de sortie de donnée Par conséquent, la structure du circuit de commande de sortie de donnée peut exercer une influence
importante sur les caractéristiques de la puce.
Lorsqu'une puce est mise en oeuvre, un courant de fonctionnement produit dans la puce augmente lors des transitions entre l'information entrée et l'information sortie, c'est-à-dire, pendant une opération d'excursion de la donnée pour fournir une valeur importante du courant de mise en oeuvre aux bornes de sortie Une augmentation du courant de fonctionnement due à des variations indésirables au droit des bornes d'entrée/sortie est nuisible à l'efficacité de la puce La puce peut être sujette à un dysfonctionnement De plus, le problème est plus aigu si la puce est hautement intégrée, spécialement dans le cas de dispositifs de mémoire à octets ayant une pluralité de bornes d'entrée/sortie (I/O) (x 8, x 16, etc) De plus, la détérioration du temps d'accès est propagée inévitablement dans la puce avec l'état normal et l'état anormal corrigé par le circuit ECC, ou dans des cellules de mémoire avec des états normal et anormal d'une puce individuelle dus à des variations indésirables au droit des bornes
d'entrée/sortie, ce dont il résulte un rendement faible.
C'est par conséquent un objectif de la présente invention que de proposer un dispositif de mémoire à
semi-conducteur amélioré.
C'est un autre objectif que de proposer un dispositif de mémoire à semiconducteur avec un circuit de code de correction d'erreurs capable de supprimer des variations incrémentielles du courant de fonctionnement d'une puce
tout en permettant un accès aux données à grande vitesse.
C'est encore un autre objectif de la présente invention que de proposer un dispositif de mémoire à semi-conducteur avec un circuit de code de correction
d'erreurs capable d'améliorer le rendement d'une puce.
Selon l'un de ses aspects la présente invention propose un dispositif de mémoire à semi-conducteur avec un circuit de code de correction d'erreurs pour détecter et corriger les états anormaux d'une cellule de mémoire Le dispositif de mémoire à semi-conducteur avec un circuit de code de correction d'erreurs comprend un détecteur de signal d'entrée recevant un signal d'entrée externe transitant par une porte de puissance par l'intermédiaire d'une porte de puissance en entrée pour détecter un signal de transition, une unité de commande recevant le signal de sortie du détecteur de signal d'entrée et sélectionnant une porte de puissance en sortie de donnée pour délivrer un signal de commande, et une unité de commande de sortie de donnée recevant le signal de sortie de l'unité de commande pour produire un signal d'attaque pour attaquer la porte de puissance en sortie de donnée Le fonctionnement lors des transitions de la porte de puissance en sortie de donnée est effectué en fonction du signal de sortie de l'unité de commande de sortie de donnée De plus, le détecteur de signal d'entrée, l'unité de commande et l'unité de commande de sortie de donnée produisent un signal pour commander la
porte de puissance en sortie de donnée.
Les caractéristiques et avantages de l'invention
ressortiront d'ailleurs de la description qui va suivre, à
titre d'exemple en se référant aux dessins annexés, dans lesquels: la figure 1 est un schéma de circuit d'un circuit de commande de sortie de donnée classique avec des circuit de code de correction d'erreurs; la figure 2 est un chronogramme représentant le fonctionnement du circuit de commande de sortie de donnée classique de la figure 1; la figure 3 est un schéma fonctionnel représentant des signaux de commande d'un circuit de commande de sortie de donnée selon la présente invention; la figure 4 est un schéma de circuit d'un circuit de commande de sortie de donnée selon la présente invention; les figures 5 A à 5 C sont des schémas de circuit détaillés représentant les blocs du schéma fonctionnel de la figure 3; et, la figure 6 est un chronogramme représentant le fonctionnement du circuit de commande de sortie de donnée
de la figure 4.
En se référant maintenant aux dessins, la figure 1 est un schéma de circuit d'un circuit de commande de sortie de donnée classique Les blocs A et B ont la même structure et une pluralité de blocs tel que les blocs A et B sont inclus dans une puce Des blocs 40 A et 40 B sont des portes de puissance en sortie de donnée et reçoivent des signaux de sortie d'amplificateurs de détection 31 et 33 reliés respectivement aux cellules de mémoire De plus, les portes de puissance en sortie de donnée 40 A et 40 B sont commandées par un signal de validation de sortie donnée OE produit à partir d'un circuit de détection de transition d'adresse (dans la suite appelé circuit ATD) Les signaux de sortie des amplificateurs de détection 31 et 33 sont également délivrés à un circuit ECC Dans le circuit ECC, une opération de décodage est exécutée et les signaux de sortie P$ O et P$i des circuits ECC 35 et 36 sont transmis respectivement aux bornes d'entrée de portes OU-EXCLUSIF 3
et 18.
La figure 2 est un chronogramme représentant un fonctionnement du circuit de commande de sortie de donnée
de la figure 1.
A la figure 1, si une adresse est délivrée et que le signal de validation de sortie OE est fourni, une cellule de mémoire est sélectionnée par l'adresse délivrée; et les amplificateurs de détection 31 et 33 détectent un état de la cellule de mémoire sélectionnée Par exemple, si l'état de la cellule de mémoire sélectionnée est " 1 " logique, la sortie de l'amplificateur de détection 31 peut être " 1 " logique, c'est-à-dire l'état logique "haut", et si l'état de la cellule de mémoire sélectionnée est "haut" logique, la sortie de l'amplificateur 31 peut être " O " logique, c'est- à-dire l'état logique "bas" Dans ce cas, l'état de sortie de l'amplificateur de détection peut être différent de celui de la cellule de mémoire par réglage du niveau logique De plus, les niveaux logiques "haut" et "bas" sont habituellement, respectivement, la représentation d'un niveau de tension de courant Vcc et d'un niveau de tension de masse la Vss Dans le cas du circuit de sortie de donnée avec le circuit ECC tel que représenté à la figure 1, les signaux de sortie S/Ai délivrés par les amplificateur de détection 31 et 33 sont transmis aux circuits ECC 35 et 36 qui sont, respectivement, un générateur de parité et un décodeur de parité Un signal P$i (qui peut être P$ O ou P$ 1) obtenu à partir du circuit ECC 35 ou 36 est délivré à une seule des bornes d'entrée des portes OU-EXCLUSIF 3 et 18 Donc, les sorties des portes OU-EXCLUSIF 3 et 18 sont modifiés en fonction de l'état du signal P$i Par exemple, si la cellule de mémoire et dans un état normal, le signal P$i devient un état logique "bas", et il en résulte que les valeurs de sortie des portes OU-EXCLUSIF 3 et 18 sont égales, respectivement, à celles des amplificateurs de détection 31 et 33 Si la cellule de mémoire est dans un état anormal (par exemple dû à la dissipation de courant), le signal P$i présente un état logique "haut" et les valeurs de sortie des portes OU-EXCLUSIF 3 et 18 sont l'opposé des signaux de sortie S/Ai délivrés par les amplificateurs de détection 31 et 33, pour transmettre par ce moyen les valeurs de sortie des portes OU-EXCLUSIF 3 et 18 à l'extérieur d'une puce par l'intermédiaire des portes de puissance en sortie de donnée 40 A et 40 B De cette façon, les circuits ECC 35 et 36 commandent la détection et la correction des états normal et anormal de la cellule de mémoire Puisque le signal de validation de sortie OE est fixé de manière continue à un état logique "haut", le signal OE valide toujours les portes NON-ET 7 et 22 et les portes NON-OU 8 et 23 des portes de puissance en sortie de donnée 40 A et 40 B, de sorte que le fonctionnement de transition des bornes d'entrée/sortie 32 et 34 est modifié en fonction des signaux délivrés par les amplificateurs de
détection 31 et 33.
Les signaux P$O, P$ 1 produits par les circuits ECC 35 et 36 sont délivrés avec un certain retard sélectionné, déterminé, respectivement, par une pluralité d'inverseurs 1, 2 et 16, 17 par rapport au signal de sortie S/Ai fourni par les amplificateurs de détection 31 et 33 Dans le même temps, lorsqu'une puce est mise en oeuvre, un courant de fonctionnement est produit dans la puce et il augmente pendant une transition entre la donnée d'entrée et la donnée de sortie, c'est-à- dire pendant une opération d'excursion de la donnée pour fournir une valeur importante de courant de fonctionnement au droit des bornes de sortie 32 et 34 Une augmentation du courant de fonctionnement dû à des variations indésirables aux droit des bornes
d'entrée/sortie est nuisible pour l'efficacité de la puce.
La puce peut être sujette à un dysfonctionnement De plus, le problème est plus aigu si la puce est hautement intégrée, spécialement dans le cas de dispositifs de mémoire à octets ayant une pluralité de bornes d'entrée/sortie (x 8, x 16, etc) De plus, la détérioration du temps d'accès est propagée inévitablement dans la puce avec l'état normal et l'état anormal corrigé par le circuit ECC, ou dans des cellules de mémoire avec des états normal et anormal d'une puce individuelle dus à des variations indésirables au droit des bornes
d'entrée/sortie, ce dont il résulte un rendement faible.
En se référant maintenant à la figure 3, une porte de puissance en entrée 50 A reçoit une adresse ou un signal de commande externe produit par le circuit ATD, etc, pour faire transiter par une porte de puissance le signal reçu pour fournir une paire de signaux de sortie complémentaires Ai et Ai Un détecteur 50 B détecte un signal souhaité parmi les signaux de sortie Ai et Ai de la porte de puissance en entrée 50 A Une unité de commande 50 C reçoit un signal de sortie S Pl du détecteur 50 B pour sélectionner une porte de puissance en sortie de donnée pour commander l'unité de commande de sortie de donnée 50 D L'unité de commande de sortie de donnée 50 D reçoit un signal de sortie OPZM de l'unité de commande 50 C pour produire un signal d'attaque OOE pour attaquer une porte de puissance en sortie de donnée. En se référant maintenant à la figure 4, le circuit de commande de sortie de donnée, tel qu'il est prévu par la présente invention a la même structure que celui de la figure 1, excepté que le signal d'attaque OOE produit à partir de l'unité de commande de sortie de donnée 50 D (montré à la figure 5 D), et délivré aux portes de puissance en sortie 90 A et 90 B est différent Bien qu'il ne soit pas montré dans les dessins, le même circuit de code de correction d'erreurs que celui représenté à la figure 1 est également prévu, et les signaux de sortie P$ O et P$ 1 des circuits de code de correction d'erreurs sont délivrés, respectivement, à une borne d'entrée des portes OU-EXCLUSIF 53 et 58 En réponse au signal d'attaque OOE, le fonctionnement du circuit de commande de sortie de donnée de la figure 4 est tout à fait différent de celui de la
figure 1, comme on va le décrire ci-dessous en détail.
Les figures 5 A à 5 C sont des schémas de circuit représentant en détail, respectivement, le détecteur 50 B, l'unité de commande 50 C et l'unité de commande de sortie de
donnée 50 D, de la figure 3.
A la figure 5 A, lorsqu'une transition des adresses d'entrée se produit, un signal de détection est produit à partir d'un circuit de transition d'adresse Des inverseurs connectés en série 101 à 105 sont mis en oeuvre en tant que circuit à retard, et des signaux sortie S Pl et S Pi B sont produits comme signaux impulsionnels lorsque la transition d'un signal d'entrée A Pl se produit Une pluralité de circuits ayant la structure montrée à la figure 5 A sont
inclus dans une puce.
En se référant maintenant à la figure 5 B, des signaux d'entrée SUM 1 et SUM 2 sont produits seulement lorsque le signal de sortie S Pl montré à la figure 5 A est déclenché; et le signaux d'entrée SUM 1 et SUM 2 sont obtenus en combinant les signaux de sortie S Pi, S Pi B avec le circuit de sélection par portes formé par la porte NON-ET 106, la porte NON-OU 107 ayant une entrée connectée à une première entrée de la porte NON-ET 131, l'inverseur 108 connecté entre la sortie de la porte NON-ET 106 et une seconde
entrée de la porte NON-ET 131.
TABLEAU 1
A Pl 106 107 108 131 132 Haut constant Haut Bas Bas Haut Bas Bas constant Haut Bas Bas Haut Bas Haut vers Bas Haut Haut Haut Bas Haut Bas vers Haut Bas Bas Haut Haut Bas En d'autres termes, comme le montre le tableau 1 ci-dessus, les signaux d'entrée SUM 1 et SUM 2 ne sont pas produits lorsque le signal de sortie S Pl n'est pas déclenché, et à ce moment, ils sont mis à un état logique "haut" L'unité de commande 50 C, montrée la figure 3, possède une première porte NON-ET 131, un premier convertisseur de signal 160 A et un second convertisseur de signal 160 B Le premier convertisseur de signal 160 A a un état logique qui produit un état "Haut" logique seulement lorsque les signaux d'entrée SUM 1 et SUM 2 sont tous dans des états "Haut" logiques Dans le premier convertisseur de signal 160 A, des inverseurs 133 et 135 sont connectés à une deuxième porte NON-ET 136, des condensateurs Cl, C 2 et C 3 et des résistances Rl et R 2 fonctionnent comme un circuit à retard Ici, les condensateurs Cl, C 2 et C 3 peuvent être retirés sans inconvénients Le second convertisseur de signal 160 B comprend une troisième porte NON-ET 140 pour recevoir le signal de sortie du premier convertisseur de signal 160 A et un signal produit par quatre inverseurs connectés en série 141 à 144 à partir du signal de sortie du premier convertisseur de signal 160 A, et un inverseur 145 pour recevoir le signal de sortie de la troisième porte
NON-ET 140 pour fournir par ce moyen un signal donné OPZM.
A la figure 5 C, l'unité de commande de sortie de donnée 50 D possède une quatrième porte NON-ET 166 pour recevoir le signal de sortie OPZM du second convertisseur de signal 160 B et un signal produit au moyen d'un circuit à retard 170 à partir du signal OPZM, un inverseur 167 pour recevoir un signal de sortie de la quatrième porte NON-ET 166, une cinquième porte NON-ET 168 pour recevoir le signal de sortie de l'inverseur 167 et un signal de validation de sortie OE, et un inverseur 169 pour recevoir le signal de sortie de la cinquième porte NON-ET 168 pour fournir le signal d'attaque OOE Le circuit à retard 170 comporte quatre inverseurs connectés en série 161, 162, 164 et 165 et un condensateur 163 Le signal de validation de sortie OE est produit à partir du circuit ATD et il est toujours mis à l'état "haut" logique De plus, le signal d'attaque OOE commande et attaque la porte de puissance en sortie de donnée Dans la structure ci-dessus, le détecteur 50 B de la figure 5 A produit un état "bas" logique pendant un fonctionnement normal, et l'unité de commande 50 C de la figure 5 B est mise à l'état "haut" logique pendant un fonctionnement normal De plus, l'unité de commande de sortie de donnée 50 D de la figure 5 C produit un état "haut"
logique pendant un fonctionnement normal.
Les caractéristiques de fonctionnement du circuit de commande de sortie de donnée de la figure 4 structuré sur la base des figures 5 A à 5 C va maintenant être décrit en se référant à la figure 6 Dans ce cas, on notera que, dans un circuit de commande de sortie de donnée, même si la donnée est lue à partir d'une cellule de mémoire et qu'elle atteint une borne d'entrée des portes de puissance en sortie de donnée 90 A et 90 B par l'intermédiaire des amplificateurs de détection 81 et 83, la donnée n'est pas produite à l'extérieur d'une puce jusqu'à ce que le signal de sortie OOE de l'unité de commande de sortie de donnée
D de la figure 5 C soit validé.
Si un signal d'entrée est appliqué de l'extérieur d'une puce et si une cellule de mémoire est sélectionnée, la donnée de la cellule de mémoire est détectée par les amplificateurs de détection 81 et 83 La sortie de la donnée est modifiée en fonction de l'état de la cellule de mémoire sélectionnée, c'est-à-dire de l'état normal ou anormal. D'abord, dans le cas de la sélection d'une cellule de mémoire dans un état normal, les traitements de sortie de la donnée sont décrit ci-dessous Dans ce cas, les signaux S Pi, OPZM et OOE sont produits par le signal d'entrée externe par l'intermédiaire des circuits montrés aux figures 5 A à 5 C Le signal d'attaque OOE est retardé d'un temps de retard par le circuit à retard 170 montré à la figure 5 C constitué d'un enchaînement de quatre inverseurs successifs Par conséquent, le signal d'attaque OOE est validé à l'instant o la sortie de donnée de cellule de mémoire issue des portes OU-EXCLUSIF 53 et 68, par l'intermédiaire des amplificateurs de détection 81 et 83 et d'un circuit ECC (non montré), est appliquée aux portes de puissance en sortie de donnée 90 A et 90 B Le temps de retard peut être modifié en réglant la capacité du condensateur 163 ou le nombre des inverseurs 161 à 165 montrés à la figure 5 C Puisque la cellule de mémoire est dans un état normal, les valeurs de sortie des portes OU-EXCLUSIF 53 et 68 sont identiques aux sorties des amplificateurs de détection 81 et 83, et elles sont transmises aux portes NON-ET 57 et 72 et aux portes NON-OU 58 et 73 des portes de puissance en sortie de donnée 90 A et B Et ensuite, après la validation du signal p OE, la donnée des bornes d'entrée/sortie 82 et 84 est produite
comme montré à la figure 6.
Ensuite, dans le cas de la sélection d'une cellule de mémoire dans un état anormal, les traitements de sortie de donnée de la donnée sont décrits ci-dessous Dans ce cas, les signaux S Pi, OPZM et OOE sont également produits par le signal d'entrée externe au moyen des circuits montrés aux figures 5 A à 5 C La donnée de la cellule de mémoire dans l'état anormal traverse le circuit ECC, et la valeur de sortie du circuit ECC est l'opposé de la donnée issue de la il cellule de mémoire dans l'état normal, par conséquent les valeurs de sortie des portes OU- EXCLUSIF 53 et 68 sont l'opposé de la sortie des amplificateurs détecteurs 81 et 83 Et ensuite, après la validation du signal OOE, les valeurs de sortie des portes OU-EXCLUSIF 53 et 68 sont produites en tant que donnée corrigée par l'intermédiaire des portes de puissance en entrée de donnée 90 A et 90 B A la figure 2, la donnée de la borne d'entrée/sortie est modifiée chaque fois que la sortie des portes OU- EXCLUSIF est modifiée Dans le mode de réalisation préféré décrit ci- dessus, cependant, la donnée des bornes d'entrée/sortie A et 90 B est modifiée de manière précise seulement lorsque le signal OOE est changé Par conséquent, la variation inutile pendant le fonctionnement est supprimé, et même si la donnée de la cellule de mémoire est la donnée corrigée fournie par le circuit ECC, le même temps d'accès que pour la donnée normale de la cellule de mémoire est obtenu. Comme décrit ci-dessus, dans un circuit de sortie de donnée, puisqu'une porte de puissance en sortie de donnée n'effectue pas l'opération de transition inutile par le réglage de l'instant de validation des signaux d'attaque de la porte de puissance en sortie de donnée, la dissipation de courant peut être supprimée et la détérioration du temps d'accès aux données peut être empêchée, en améliorant par
ce moyen le rendement d'une puce.
Bien que l'invention ait été particulièrement montrée et décrite en se référant à des modes de réalisation préférés de celle-ci, il sera compris aisément par les personnes expérimentées dans cette technique que des modifications dans la forme et dans des détails peuvent être effectuées sans sortir de l'esprit et du domaine de l'invention.
Claims (10)
1 Dispositif de mémoire à semi-conducteur comportant un circuit de code de correction d'erreurs pour détecter et corriger des cellules de mémoire défectueuses, caractérisé en ce qu'il comprend: un moyen détecteur de signal ( 50 B) connecté pour recevoir un signal externe transitant par une porte de puissance, pour détecter une transition dudit signal externe transitant par une porte de puissance pour délivrer des signaux détectés (S Pi) représentatifs de la transition dudit signal externe transitant par une porte de puissance; un premier moyen d'unité de commande ( 50 C) connecté pour recevoir lesdits signaux détectés, pour sélectionner les unes d'une pluralité de porte de puissance en sortie pour délivrer un signal de commande (OPZM); et un second moyen d'unité de commande ( 50 D) connecté pour recevoir ledit signal de commande (OPZM), pour fournir un signal d'attaque (OOE) en fonction dudit signal de commande (OPZM) pour attaquer la porte de puissance en
sortie sélectionnée.
2 Dispositif de mémoire à semi-conducteur selon la revendication 1, caractérisé en ce que ladite porte de puissance en sortie sélectionnée produit une donnée après la validation dudit signal d'attaque (OOE) issu dudit
second moyen d'unité de commande ( 50 D).
3 Dispositif de mémoire à semi-conducteur selon la revendication 1, caractérisé en ce que ledit moyen détecteur de signal ( 50 B) comprend: un moyen de retardement ( 101 à 105) pour retarder ledit signal externe (A Pi) transitant par une porte de puissance d'un temps de retard prédéterminé pour délivrer un signal retardé; un moyen de porte NON-ET ( 106) pour combiner logiquement ledit signal externe (A Pi) transitant par une porte de puissance et ledit signal retardé pour fournir un signal intermédiaire (S Pi); un moyen inverseur ( 108) pour inverser ledit signal intermédiaire pour fournir un premier signal détecté; et un moyen de porte NON-OU ( 107) pour combiner logiquement ledit signal externe (A Pi) et ledit signal retardé pour fournir un second signal détecté (S Pi B). 4 Dispositif de mémoire à semi- conducteur selon la revendication 1, caractérisé en ce que ledit premier moyen d'unité de commande ( 50 C) comprend: un moyen de porte NON-ET ( 131) connecté pour recevoir lesdits signaux détectés (SUM 1, SUM 2), pour combiner logiquement lesdits signaux détectés (SUM 1, SUM 2) pour fournir un premier signal intermédiaire; un premier moyen convertisseur ( 160 A) pour fournir un signal déclenché en réponse audit premier signal intermédiaire; et un second moyen convertisseur ( 160 B) pour fournir
ledit signal de commande (BPZM).
Dispositif de mémoire à semi-conducteur selon la revendication 4, caractérisé en ce que ledit premier moyen convertisseur ( 160 A) comprend: un premier moyen inverseur ( 132) pour inverser ledit premier signal intermédiaire pour fournir un premier signal inversé; un deuxième moyen inverseur ( 133) pour inverser ledit deuxième signal intermédiaire pour fournir un deuxième signal inversé; un troisième moyen inverseur ( 135) pour inverser ledit deuxième signal inversé par l'intermédiaire d'un pluralité de circuit R-C (Résistance-Capacité) (RI, R 2, Cl, C 2, C 3) pour fournir un troisième signal inversé; et un moyen de porte NON-ET ( 136) pour combiner logiquement ledit troisième signal inversé et ledit premier signal inversé par l'intermédiaire d'un transistor pour
fournir ledit signal déclenché.
6 Dispositif de mémoire à semi-conducteur selon la revendication 1, caractérisé en ce que ledit second moyen d'unité de commande ( 50 D) comprend: un moyen de retardement ( 170) pour retarder ledit signal de commande (OPZM) pendant un temps de retard prédéterminé pour fournir un signal retardé; un premier moyen de porte NON-ET ( 166) pour combiner logiquement ledit signal de commande (ç 5 PZM) et ledit signal retardé pour fournir un premier signal intermédiaire; un moyen inverseur ( 167) pour inverser ledit premier signal intermédiaire pour fournir un signal inversé; et un second moyen de porte NON-ET ( 168) pour combiner logiquement ledit signal inversé et un signal de validation de sortie (OE) pour fournir ledit signal d'attaque (OOE)
pendant une période de validation.
7 Dispositif de mémoire à semi-conducteur selon la revendication 5, caractérisé en ce que ladite période de validation dudit signal d'attaque (OOE) est commandée par
ledit temps de retard prédéterminé.
8 Dispositif de mémoire à semi-conducteur comportant un circuit de code de correction d'erreurs pour corriger un état anormal de la donnée mémorisée dans une cellule de mémoire, ladite donnée étant transmise à une porte de puissance en sortie de donnée par l'intermédiaire dudit circuit de code de correction d'erreurs, ledit dispositif de mémoire à semi-conducteur étant caractérisé en ce qu'il comprend: un premier moyen de retardement ( 101 à 105) pour retarder un signal externe (A Pi) transitant par une porte de puissance d'un premier temps de retard pour fournir un premier signal retardé; un premier moyen de porte NON-ET ( 106) pour combiner logiquement ledit signal externe transitant par une porte de puissance et ledit premier signal retardé pour fournir un premier signal détecté représentatif d'une transition dudit signal externe transitant par une porte de puissance; un moyen de porte NON-OU ( 107) pour combiner logiquement ledit signal externe et ledit signal retardé pour fournir un second signal détecté; un deuxième moyen de porte NON-ET ( 131) pour combiner logiquement lesdits premier et second signaux détectés pour fournir un premier signal intermédiaire; un premier moyen convertisseur ( 160 A) pour fournir un signal déclenché en réponse audit premier signal intermédiaire; un second moyen convertisseur ( 160 B) pour fournir un signal de commande (OPZM) représentatif d'une porte de puissance en sortie désignée en fonction dudit signal déclenché; un second moyen de retardement ( 170) pour retarder ledit signal de commande (OPZM) d'un second temps de retard prédéterminé pour fournir un second signal retardé; un troisième moyen de porte NON-ET ( 166) pour combiner logiquement ledit signal de commande et ledit second signal retardé pour fournir un second signal intermédiaire; un quatrième moyen de porte NON-ET ( 168) pour combiner logiquement ledit signal inversé et un signal de validation de sortie (OE) pour fournir un signal d'attaque (OOE) pendant une période de validation pour attaquer ladite
porte de puissance en sortie.
9 Dispositif de mémoire à semi-conducteur selon la revendication 7, caractérisé en ce que ladite porte de puissance en sortie produit la donnée lorsque ledit signal
d'attaque (OOE) la valide.
Dispositif de mémoire à semi-conducteur selon la revendication 7, caractérisé en ce que ladite période de validation dudit signal d'attaque est commandée par ledit
second temps de retard.
11 Procédé pour corriger un état anormal de la donnée mémorisée dans une cellule de mémoire dans un dispositif de mémoire à semi-conducteur comportant un circuit de code de correction d'erreurs, ladite donnée étant transmise à une porte de puissance en sortie de donnée par l'intermédiaire dudit circuit de code de correction d'erreurs, ledit procédé étant caractérisé en ce qu'il comprend les étapes de retardement d'un signal externe (A Pi) transitant par une porte de puissance d'un premier temps de retard pour fournir un premier signal retardé; combinaison logique dudit signal externe (A Pi) transitant par une porte de puissance et dudit premier signal retardé pour fournir un premier signal détecté représentatif d'une transition dudit signal externe transitant par une porte de puissance; combinaison logique dudit signal externe (A Pi) et dudit signal retardé pour fournir un second signal détecté; combinaison logique desdits premier et second signaux détectés pour fournir un premier signal intermédiaire; fourniture d'un signal déclenché en réponse audit premier signal intermédiaire; fourniture d'un signal de commande (OPZM) représentatif d'une porte de puissance en sortie désignée en fonction dudit signal déclenché; retardement dudit signal de commande (OPZM) d'un second temps de retard prédéterminé pour fournir un second signal retardé; combinaison logique dudit signal de commande (OPZM) et dudit second signal retardé pour fournir un second signal intermédiaire; inversion dudit second signal intermédiaire pour fournir un signal inversé; et combinaison logique dudit signal inversé et d'un signal de validation de sortie (OE) pour fournir un signal d'attaque (OOE) pendant une période de validation pour
attaquer ladite porte de puissance en sortie.
12 Procédé pour corriger un état anormal de donnée mémorisée dans une cellule de mémoire selon la revendication 11, caractérisé en ce que ladite porte de puissance en sortie produit la donnée lorsque ledit signal
d'attaque (OOE) la valide.
13 Procédé pour corriger un état anormal de donnée mémorisée dans une cellule de mémoire selon la revendication 11, caractérisé en ce que ladite période de validation dudit signal d'attaque (OOE) est commandée par
le dit second temps de retard.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910018997A KR940010838B1 (ko) | 1991-10-28 | 1991-10-28 | 데이타 출력 콘트롤 회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2683060A1 true FR2683060A1 (fr) | 1993-04-30 |
| FR2683060B1 FR2683060B1 (fr) | 1994-09-30 |
Family
ID=19321892
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR929211027A Expired - Fee Related FR2683060B1 (fr) | 1991-10-28 | 1992-09-16 | Circuit de commande de sortie de donnee. |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US5357530A (fr) |
| JP (1) | JP3101439B2 (fr) |
| KR (1) | KR940010838B1 (fr) |
| DE (1) | DE4234157C2 (fr) |
| FR (1) | FR2683060B1 (fr) |
| GB (1) | GB2261089B (fr) |
| IT (1) | IT1255914B (fr) |
| TW (1) | TW242717B (fr) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960013858B1 (ko) * | 1994-02-03 | 1996-10-10 | 현대전자산업 주식회사 | 데이타 출력버퍼 제어회로 |
| EP0805453B1 (fr) * | 1996-04-29 | 2004-01-02 | STMicroelectronics S.r.l. | Architecture de mémoire pour gestion de lecture flexible, spécialement pour des mémoires non volatiles, avec des caractéristiques d'immunité au bruit, correspondante à la performance du dispositif, et avec débit optimisé |
| US5917768A (en) * | 1997-04-24 | 1999-06-29 | Sgs-Thomson Microelectronics S.R.L. | Memory architecture for flexible reading management, particularly for non-volatile memories, having noise-immunity features, matching device performance, and having optimized throughout |
| KR100451765B1 (ko) * | 2001-12-20 | 2004-10-08 | 주식회사 하이닉스반도체 | 패리티 에러 검출 회로 |
| EP1501100B1 (fr) * | 2003-07-22 | 2018-11-28 | Samsung Electronics Co., Ltd. | Dispositif de mémoire non volatile, système de mémoire et procédé de fonctionnement |
| KR100623091B1 (ko) * | 2003-10-01 | 2006-09-18 | 한국과학기술연구원 | 박막트랜지스터 제조방법 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS598192A (ja) * | 1982-07-07 | 1984-01-17 | Toshiba Corp | 半導体記憶装置 |
| EP0294947A2 (fr) * | 1987-05-19 | 1988-12-14 | Fujitsu Limited | Dispositif de mémoire à semi-conducteur avec circuit de contrôle d'erreurs |
| US4972374A (en) * | 1989-12-27 | 1990-11-20 | Motorola, Inc. | Output amplifying stage with power saving feature |
| EP0401521A2 (fr) * | 1989-06-08 | 1990-12-12 | Kabushiki Kaisha Toshiba | Dispositif de mémoire à semi-conducteurs |
| EP0408031A2 (fr) * | 1989-07-12 | 1991-01-16 | Kabushiki Kaisha Toshiba | Dispositif de lecture pour un dispositif de mémoire à semi-conducteurs |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59181829A (ja) * | 1983-03-31 | 1984-10-16 | Toshiba Corp | 半導体素子の出力バツフア回路 |
| JPS60115092A (ja) * | 1983-11-28 | 1985-06-21 | Nec Corp | 半導体記憶回路 |
| JPS61110399A (ja) * | 1984-11-05 | 1986-05-28 | Toshiba Corp | ダイナミツクメモリのデ−タ出力回路 |
| JPH06101240B2 (ja) * | 1985-04-17 | 1994-12-12 | 株式会社日立製作所 | 半導体メモリ |
| JPH0612613B2 (ja) * | 1986-03-18 | 1994-02-16 | 富士通株式会社 | 半導体記憶装置 |
| US4858197A (en) * | 1987-05-26 | 1989-08-15 | Kabushiki Kaisha Toshiba | Output buffer control circuit of memory device |
| JPH071640B2 (ja) * | 1987-06-03 | 1995-01-11 | 三菱電機株式会社 | 半導体記憶装置の欠陥救済装置 |
| KR970008786B1 (ko) * | 1987-11-02 | 1997-05-29 | 가부시기가이샤 히다찌세이사꾸쇼 | 반도체 집적회로 |
| JPH01183000A (ja) * | 1988-01-14 | 1989-07-20 | Mitsubishi Electric Corp | 誤り訂正回路を有する半導体メモリ装置 |
| JPH01201736A (ja) * | 1988-02-08 | 1989-08-14 | Mitsubishi Electric Corp | マイクロコンピュータ |
| JP2506420B2 (ja) * | 1988-10-27 | 1996-06-12 | 富士通株式会社 | 半導体記憶装置 |
| EP0404013B1 (fr) * | 1989-06-19 | 1995-12-13 | Nec Corporation | Dispositif de mémoire à semi-conducteurs avec un circuit de commande d'écriture modifié |
| DE69023556T2 (de) * | 1989-06-26 | 1996-07-18 | Nec Corp | Halbleiterspeicher mit einem verbesserten Datenleseschema. |
| JP2534782B2 (ja) * | 1989-11-10 | 1996-09-18 | 株式会社東芝 | 半導体装置 |
| JP2530055B2 (ja) * | 1990-08-30 | 1996-09-04 | 株式会社東芝 | 半導体集積回路 |
-
1991
- 1991-10-28 KR KR1019910018997A patent/KR940010838B1/ko not_active IP Right Cessation
-
1992
- 1992-08-25 US US07/934,249 patent/US5357530A/en not_active Expired - Lifetime
- 1992-08-28 TW TW081106824A patent/TW242717B/zh active
- 1992-09-16 FR FR929211027A patent/FR2683060B1/fr not_active Expired - Fee Related
- 1992-10-09 DE DE4234157A patent/DE4234157C2/de not_active Expired - Fee Related
- 1992-10-26 IT ITMI922449A patent/IT1255914B/it active IP Right Grant
- 1992-10-28 GB GB9222644A patent/GB2261089B/en not_active Expired - Fee Related
- 1992-10-28 JP JP04290219A patent/JP3101439B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS598192A (ja) * | 1982-07-07 | 1984-01-17 | Toshiba Corp | 半導体記憶装置 |
| EP0294947A2 (fr) * | 1987-05-19 | 1988-12-14 | Fujitsu Limited | Dispositif de mémoire à semi-conducteur avec circuit de contrôle d'erreurs |
| EP0401521A2 (fr) * | 1989-06-08 | 1990-12-12 | Kabushiki Kaisha Toshiba | Dispositif de mémoire à semi-conducteurs |
| EP0408031A2 (fr) * | 1989-07-12 | 1991-01-16 | Kabushiki Kaisha Toshiba | Dispositif de lecture pour un dispositif de mémoire à semi-conducteurs |
| US4972374A (en) * | 1989-12-27 | 1990-11-20 | Motorola, Inc. | Output amplifying stage with power saving feature |
Non-Patent Citations (1)
| Title |
|---|
| PATENT ABSTRACTS OF JAPAN vol. 008, no. 097 (P-272)8 Mai 1984 & JP-A-59 008 192 ( TOKYO SHIBAURA DENKI ) 17 Janvier 1984 * |
Also Published As
| Publication number | Publication date |
|---|---|
| KR930008860A (ko) | 1993-05-22 |
| ITMI922449A0 (it) | 1992-10-26 |
| KR940010838B1 (ko) | 1994-11-17 |
| TW242717B (fr) | 1995-03-11 |
| GB2261089B (en) | 1995-11-01 |
| US5357530A (en) | 1994-10-18 |
| JPH07192466A (ja) | 1995-07-28 |
| DE4234157A1 (de) | 1993-04-29 |
| FR2683060B1 (fr) | 1994-09-30 |
| GB2261089A (en) | 1993-05-05 |
| GB9222644D0 (en) | 1992-12-09 |
| IT1255914B (it) | 1995-11-17 |
| ITMI922449A1 (it) | 1994-04-26 |
| JP3101439B2 (ja) | 2000-10-23 |
| DE4234157C2 (de) | 1995-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0466591B1 (fr) | Procédé et système de transmission numérique de données en série | |
| EP0504062B1 (fr) | Circuit intégré à impédances asservies et application aux émetteurs-récepteurs, notamment pour la communication entre unités d'un système informatique | |
| US8344751B2 (en) | Impedance code generation circuit, semiconductor device including the same, and method for setting termination impedance | |
| FR2591770A1 (fr) | Dispositif de traitement de donnees forme de plusieurs modules de traitement de donnees fonctionnant en parallele, dispositif d'horloge a redondance multiple comportant plusieurs circuits d'horloge a autosynchronisation reciproque a utiliser dans un tel dispositif de traitement de donnees et circuit d'horloge a utiliser dans un tel dispositif d'horloge | |
| FR2686990A1 (fr) | Unite arithmetique ayant une operation d'accumulation. | |
| FR2666436A1 (fr) | Memoire a semi-conducteurs a acces rapide. | |
| FR2641402A1 (fr) | ||
| FR2948795A1 (fr) | Detecteur d'injection de fautes dans un circuit integre | |
| FR2529702A1 (fr) | Memoire morte a semi-conducteurs | |
| EP0306392B1 (fr) | Circuit de détection de transitions d'adresses | |
| FR2790887A1 (fr) | Circuit logique protege contre des perturbations transitoires | |
| FR2634299A1 (fr) | Circuit de reconnaissance de codes sequentiels programmables | |
| EP1727147A1 (fr) | Amplificateur de lecture pour mémoire dynamique | |
| FR2578085A1 (fr) | Dispositif de memoire a semiconducteur | |
| FR2683060A1 (fr) | Circuit de commande de sortie de donnee. | |
| EP0474541B1 (fr) | Procédé et dispositif de réglage des signaux d'horloge dans un système synchrone | |
| FR2680025A1 (fr) | Circuit de transmission de donnees comportant une ligne d'entree/sortie commune. | |
| EP1109321B9 (fr) | Procédé de correction d'un bit dans une chaîne de bits | |
| FR2679672A1 (fr) | Circuit de transmission de donnees avec des lignes d'entree/sortie segmentees. | |
| BE898544R (fr) | Calculateur associatif permettant une multiplication rapide. | |
| EP0703584B1 (fr) | Procédé de décodage d'addresse dans une mémoire en circuit intégré et circuit mémoire mettant en oeuvre le procédé | |
| EP1662511B1 (fr) | Test d'un décodeur d'adresses de mémoire non volatile | |
| FR2889378A1 (fr) | Dispositif de comparaison d'un signal d'entree avec une consigne, et circuit electronique correspondant | |
| EP0271406A1 (fr) | Dispositif d'autosynchronisation des circuits de sortie d'une mémoire | |
| US7266039B2 (en) | Circuitry and method for adjusting signal length |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20100531 |