ES2699495T3 - Sustrato de metal aislado - Google Patents

Sustrato de metal aislado Download PDF

Info

Publication number
ES2699495T3
ES2699495T3 ES12706093T ES12706093T ES2699495T3 ES 2699495 T3 ES2699495 T3 ES 2699495T3 ES 12706093 T ES12706093 T ES 12706093T ES 12706093 T ES12706093 T ES 12706093T ES 2699495 T3 ES2699495 T3 ES 2699495T3
Authority
ES
Spain
Prior art keywords
coating
ims
substrate
metal
less
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES12706093T
Other languages
English (en)
Inventor
Pavel Shashkov
Gennady Khomutov
Aleksey Yerokhin
Sergey Usov
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cambridge Nanotherm Ltd
Original Assignee
Cambridge Nanotherm Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from GBGB1102174.8A external-priority patent/GB201102174D0/en
Priority claimed from GBGB1117002.4A external-priority patent/GB201117002D0/en
Application filed by Cambridge Nanotherm Ltd filed Critical Cambridge Nanotherm Ltd
Application granted granted Critical
Publication of ES2699495T3 publication Critical patent/ES2699495T3/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C25D11/024—Anodisation under pulsed or modulated current or potential
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C25D11/04—Anodisation of aluminium or alloys based thereon
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/005—Apparatus specially adapted for electrolytic conversion coating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C25D11/026—Anodisation with spark discharge
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C25D11/04—Anodisation of aluminium or alloys based thereon
    • C25D11/06—Anodisation of aluminium or alloys based thereon characterised by the electrolytes used
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C25D11/26—Anodisation of refractory metals or alloys based thereon
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C25D11/30—Anodisation of magnesium or alloys based thereon
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C25D11/32—Anodisation of semiconducting materials
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C25D11/34—Anodisation of metals or alloys not provided for in groups C25D11/04 - C25D11/32
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D13/00—Electrophoretic coating characterised by the process
    • C25D13/02—Electrophoretic coating characterised by the process with inorganic material
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D13/00—Electrophoretic coating characterised by the process
    • C25D13/18—Electrophoretic coating characterised by the process using modulated, pulsed, or reversing current
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D15/00—Electrolytic or electrophoretic production of coatings containing embedded materials, e.g. particles, whiskers, wires
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/12—Process control or regulation
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18—Electroplating using modulated, pulsed or reversing current
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • C25D5/611—Smooth layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/615—Microstructure of the layers, e.g. mixed structure
    • C25D5/617—Crystalline layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/623—Porosity of the layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/021—Components thermally connected to metal substrates or heat-sinks by insert mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/053—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an inorganic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0116—Porous, e.g. foam
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0315—Oxidising metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1147—Sealing or impregnating, e.g. of pores
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/13—Hollow or container type article [e.g., tube, vase, etc.]
    • Y10T428/131—Glass, ceramic, or sintered, fused, fired, or calcined metal oxide or metal carbide containing [e.g., porcelain, brick, cement, etc.]
    • Y10T428/1317—Multilayer [continuous layer]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y10T428/249953—Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y10T428/249967—Inorganic matrix in void-containing component
    • Y10T428/249969—Of silicon-containing material [e.g., glass, etc.]

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Electrochemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Inorganic Chemistry (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Automation & Control Theory (AREA)
  • Ceramic Engineering (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)
  • Physical Vapour Deposition (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Furnace Charging Or Discharging (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Elimination Of Static Electricity (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Electrolytic Production Of Non-Metals, Compounds, Apparatuses Therefor (AREA)

Abstract

Un sustrato de metal aislado (IMS) (10) para soportar un dispositivo, comprendiendo el IMS un sustrato metálico (11) que tiene un revestimiento nanocerámico (12, 62) y una capa de contacto de metal (13) formada en una superficie del revestimiento nanocerámico, donde se forma el revestimiento nanocerámico al menos en parte por la oxidación electrolítica de una porción de la superficie del sustrato metálico, la oxidación electrolítica se produce en condiciones en las que se evita la micro-descarga, donde el revestimiento tiene un espesor de entre 500 nanómetros y 500 micrómetros y una estructura cristalina que tiene un tamaño de grano medio inferior a 500 nanómetros, y donde los poros definidos en una superficie del revestimiento tienen un diámetro medio inferior a 500 nanómetros, teniendo el revestimiento una resistencia dieléctrica de superior a 50 KV mm-1 y una conductividad térmica superior a 5 W/mK.

Description

DESCRIPCIÓN
Sustrato de metal aislado
Campo técnico
La invención se refiere a sustratos de metal aislados, por ejemplo, a sustratos de metal aislados, como los utilizados para soportar dispositivos electrónicos, optoelectrónicos, de microondas, RF y eléctricos.
Antecedentes
Los dispositivos electrónicos, optoelectrónicos, de microondas, RF y eléctricos se montan normalmente en sustratos que proporcionan soporte y actúan para eliminar el calor del dispositivo. Los requisitos principales para tales sustratos son poseer suficiente resistencia dieléctrica y una buena conductividad térmica. Un sustrato sobre el que se puede montar un dispositivo de este tipo se conoce como un sustrato de metal aislado (IMS).
Los sustratos de metal aislantes (IMS) se utilizan normalmente para los dispositivos electrónicos que generan una alta energía térmica específica, por ejemplo, en electrónica de alta potencia, iluminación de estado sólido y telecomunicaciones y aplicaciones fotovoltaicas concentradas. Los IMS comprenden por lo general una base de lámina de metal cubierta de un lado o dos lados por una capa aislante de material dieléctrico, que puede ser polimérico, por ejemplo de resina, polímero fluorado, poliimida y sus materiales compuestos cargados con polvos cerámicos térmicamente conductores, etc. Tal lámina de IMS a menudo denominada Placas De Circuito Impreso De Núcleo De Metal (MC PCB) se fijan después por lo general a un disipador de calor a través de una capa de material de interfaz térmica.
Para reducir la trayectoria térmica una capa dieléctrica se puede formar directamente sobre un disipador de calor mediante el uso de anodización como se describe en el documento GB 2.162.694, u Oxidación Electrolítica por plasma (PEO) como se describe en la Patente de Estados Unidos 6919012B1 o en la Patente de Estados Unidos 2008257585A1.
Un IMS, que puede ser una placa de metal, un disipador de calor, un cuerpo del dispositivo o marco de soporte, requiere material dieléctrico para tener una alta resistencia dieléctrica para asegurar el aislamiento eléctrico de los circuitos del dispositivo, evitando o impidiendo que el dispositivo se cortocircuite de ese modo. También se requiere que la conductividad térmica del material dieléctrico disipe el calor generado por el dispositivo, lo que afecta negativamente el rendimiento, la fiabilidad y la vida útil del dispositivo. Por lo general, un aumento de la fuerza dieléctrica permite que el IMS tenga una capa aislante fina, que está reduciendo la resistencia térmica del IMS (con la misma conductividad térmica del material aislante).
Para aplicaciones de RF y de microondas puede ser beneficioso que un IMS comprenda un material dieléctrico que tiene una alta constante dieléctrica.
Un objetivo de la invención es proporcionar un IMS con propiedades mejoradas.
Sumario de la invención
De acuerdo con la presente invención, el problema se resuelve por el sustrato de metal aislado para soportar un dispositivo como se define en la reivindicación 1. Aspectos adicionales ventajosos se deducen de las reivindicaciones dependientes. El objeto descrito en la presente memoria que no cae bajo el texto de las reivindicaciones se proporciona como un ejemplo ilustrativo y no forma parte de la invención.
Los revestimientos cerámicos producidos con técnicas de PEO tienen poros de tamaño significativamente superiores a 500 nanómetros. Por el contrario, la nanoescala de la porosidad en el IMS de acuerdo con este aspecto de la invención puede contribuir a diversas propiedades mecánicas y eléctricas beneficiosas. Por ejemplo, un diámetro de poro medio bajo puede mejorar la resistencia dieléctrica de un revestimiento. Una alta resistencia dieléctrica puede significar que el espesor del revestimiento requerido para lograr una resistencia dieléctrica mínima predeterminada para cualquier aplicación particular se reduce, lo que a su vez puede mejorar la conductividad térmica del revestimiento. Además, un tamaño de poro inferior también puede mejorar la conductividad térmica del revestimiento mediante la mejora de la trayectoria de flujo de calor a través del revestimiento.
Preferentemente, los poros de la capa tienen un tamaño medio inferior a 400 nanómetros, con especial preferencia inferior a 300 nanómetros.
Los términos metálico y semi-metálico como se utilizan en la presente memoria pretenden describir amplias clases de material. Por lo tanto, estos términos describen metales elementales como el aluminio o magnesio puro y semimetales elementales tales como silicio, así como aleaciones de uno o más elementos, y compuestos intermetálicos. Prácticamente, los sustratos utilizados en los métodos de la invención es probable que sean composiciones metálicas o semimetálicas comercialmente disponibles.
Muchos metales pueden ser adecuados para su uso como un sustrato sobre el que se forma el revestimiento para producir un IMS. Los materiales adecuados pueden incluir aquellos metales clasificados como metales de válvulas. Un IMS se puede formar preferentemente de un sustrato de aluminio, magnesio, titanio, circonio, tántalo, berilio, o una aleación o intermetálicos de cualquiera de estos metales.
Para aplicaciones IMS, la resistencia dieléctrica de un revestimiento es de particular importancia. El revestimiento de un IMS de acuerdo con cualquier aspecto de la presente invención puede, ventajosamente, proporcionar una resistencia dieléctrica de entre 50 y 120 kV mm"1. Preferentemente, el revestimiento proporciona una resistencia dieléctrica en el intervalo de 60 a 100 kV mm"1.
Para aplicaciones de IMS, se prefiere que la conductividad térmica de un revestimiento sea alta. Se requiere un revestimiento aislante para proporcionar aislamiento eléctrico entre un componente o dispositivo electrónico de trabajo y un sustrato, y al mismo tiempo conducir el calor lejos de este componente en el sustrato. Puede ser ventajoso, por lo tanto, que el revestimiento de un IMS de acuerdo con cualquier aspecto de la invención tenga una conductividad térmica superior a 5 W/mK. Preferentemente, la conductividad térmica es entre 5 y 14 W/mK.
Para algunas aplicaciones de IMS, puede ser preferible que el revestimiento dieléctrico tenga una alta constante dieléctrica. Una alta constante dieléctrica puede ser particularmente preferida cuando el IMS pretende ser utilizado en aplicaciones de RF o de microondas. Preferentemente, el IMS comprende un revestimiento dieléctrico con una constante dieléctrica superior a 7. Preferentemente, la constante dieléctrica es superior a 7,5 o superior a 8. Preferentemente, el revestimiento dieléctrico es entre 7 y 12, por ejemplo, entre 7,5 y 10.
Muchas de las propiedades físicas de revestimientos cerámicos formados sobre un sustrato de metal dependen en cierta medida del tamaño de cristalita o tamaño de grano del revestimiento cerámico.
El revestimiento de un IMS de acuerdo con cualquier aspecto de la presente invención es un revestimiento cerámico cristalino, y, preferentemente, el revestimiento comprende granos que tienen un diámetro medio inferior a 200 nanómetros, con especial preferencia inferior a 100 nanómetros, por ejemplo aproximadamente 50 nanómetros o 40 nanómetros. Los granos pueden ser referidos alternativamente como cristales o cristalitos. Por lo tanto, una realización preferida de un IMS puede comprender un revestimiento que puede ser descrito como un revestimiento nanoestructurado, o un revestimiento nanocerámico puesto que tiene características físicas que tienen un tamaño o dimensiones a escala nanométrica. Los tamaños de granos finos pueden mejorar la homogeneidad estructural y propiedades tales como dureza, resistencia al desgaste. Los tamaños de granos finos pueden aumentar también la conductividad térmica, resistencia dieléctrica y la constante dieléctrica de un material cerámico. También se puede desarrollar un perfil superficial más suave como resultado del tamaño de grano fino.
Un revestimiento formado sobre un sustrato de metal por un proceso de anodizado tiende a ser altamente poroso. Los revestimientos anodizados tienen también por lo general una estructura amorfa (es decir, los revestimientos anodizados son raramente cristalinos) y una estructura abierta, de tipo columna. La estructura regular de tipo columna de un revestimiento anódico convencional puede hacer que el revestimiento sea susceptible a la formación de grietas, en particular, después de los ciclos térmicos del revestimiento. La susceptibilidad a la formación de grietas limita la aplicación de los revestimientos anódicos en dispositivos de potencia. En particular, un IMS donde la capa dieléctrica se ha formado mediante un proceso de revestimiento anódico se limita por lo general a aplicaciones de baja potencia donde el ciclo térmico del revestimiento se puede minimizar. Por lo tanto, si bien un IMS que tiene un revestimiento dieléctrico formado por un proceso de anodizado puede ser adecuado para muchas aplicaciones de baja potencia, tales revestimientos no tienen una resistencia de tensión o conductividad térmica suficiente para aplicaciones de alta potencia.
Los revestimientos producidos por procesos de PEO son cristalinos, pero sufren porque el tamaño de porosidad medio es alto. Esto limita las propiedades dieléctricas y la conductividad térmica.
Algunos IMS avanzados se producen utilizando revestimientos dieléctricos basados en polímeros cargados con material cerámico que tienen una alta conductividad térmica de hasta 3 W/mK. Esta alta conductividad térmica es debido a la presencia de partículas cerámicas relativamente grandes en el material. El espesor mínimo que puede obtenerse por el uso de capas aislantes de este material es limitado, sin embargo, debido a la presencia de las partículas de cerámica. Por ejemplo, un revestimiento de un material de IMS producido por Bergquist™ tiene un espesor mínimo de 38 micrómetros. Dupont™ produce un IMS con un material dieléctrico basado en poliimida que tiene un espesor mínimo de 17 micrómetros. El IMS de acuerdo con cualquier aspecto de la presente invención se puede formar con un revestimiento dieléctrico que es más fino que 17 micrómetros, donde dicho espesor de revestimiento es deseable.
Tabla 1: Una comparación de las propiedades de capa dieléctrica entre el revestimiento de la presente invención y r i l ri n i .
Figure imgf000004_0001
Una comparación entre las propiedades dieléctricas de los revestimientos de IMS formados en un IMS de acuerdo con las realizaciones específicas de la presente invención, y otros revestimientos dieléctricos conocidos se proporciona en la Tabla 1 anterior.
Un IMS de acuerdo con cualquier aspecto de la presente invención es un IMS para soportar un dispositivo electrónico, un dispositivo optoelectrónico, un dispositivo de microondas o de RF o un dispositivo eléctrico. El espesor del revestimiento no metálico es preferentemente inferior a 40 micrómetros, y particularmente preferentemente inferior a 20 micrómetros o inferior a 10 micrómetros. Cuanto más fino sea el revestimiento más eficaz será la transferencia térmica a través del revestimiento, y por lo tanto puede ser particularmente ventajoso que los revestimientos tengan espesores incluso inferiores, por ejemplo, en el intervalo de 1 o 2 micrómetros a 10 micrómetros.
Un IMS de acuerdo con una realización de la invención puede tener preferentemente un espesor de revestimiento inferior a 11 micrómetros, teniendo el revestimiento una tensión de ruptura superior a 500 V CC, y una resistencia térmica inferior a 0,02 °C cm2/W.
Un IMS de acuerdo con una realización de la invención puede tener un revestimiento con un espesor inferior a 31 micrómetros, una tensión de ruptura superior a 1,5 KV CC y resistencia térmica inferior a 0,07 °C cm2/W.
Un IMS de acuerdo con cualquier aspecto de la invención puede comprender un revestimiento dieléctrico que se ha aplicado de manera selectiva a una porción de un sustrato o componente de metal o semi-metal. El sustrato o componente pueden tener cualquier forma deseada, y pueden formar un componente tal como una placa plana, un disipador de calor, un tubo de calor, un dispositivo de refrigeración, o un marco o cuerpo de luminaria. El sustrato o componente donde el revestimiento se va a formar puede, por ejemplo, enmascararse de tal manera que el revestimiento se aplica solo a una región predeterminada donde se desea la funcionalidad dieléctrica.
Puede ser deseable cargar cualquier poro existente en el revestimiento. Por lo tanto, un IMS de acuerdo con cualquier aspecto de la invención puede comprender un revestimiento dieléctrico que se ha sellado o impregnado por un material orgánico o inorgánico adecuado para cargar cualquier poro en el revestimiento. Un material de sellado adecuado puede ser, por ejemplo, una resina, un fluoropolímero, una poliimida, un metacrilato, un poliéster, un vaso de agua, o un material sol-gel. Esta lista de materiales de sellado adecuados no es exhaustiva y la persona experta será capaz de identificar otros materiales adecuados. Los materiales de sellado se pueden aplicar al revestimiento por un número de métodos conocidos, por ejemplo por inmersión, pulverización, sellado al vacío, y técnicas de deposición PVD y CVD.
Un IMS de acuerdo con cualquier aspecto de la invención comprende además una o más capas de contacto de metal o áreas formadas en una superficie del revestimiento. Tales capas o áreas de contacto se pueden proporcionar por cualquiera de las técnicas convencionales tales como serigrafía, impresión de tinta metal, metalización no electrolítica, metalización galvánica, unión adhesiva de lámina de metal, unión de circuitos flexibles prefabricados, metalización por deposición química de vapor (CVD) y deposición de vapor por plasma (PVD).
Las capas de contacto de metal se pueden formar por el uso de adhesivos térmicamente conductores para unir láminas metálicas, tales como láminas de cobre, o circuitos flexibles pre-fabricados para el revestimiento formado tal como se ha descrito anteriormente. Los adhesivos térmicamente conductores adecuados pueden incluir resinas, poliimidas o fluoropolímeros y otros para la unión de una capa de metal a la superficie del revestimiento. La unión utilizando adhesivos se puede acompañar por la penetración del material de unión en cualquier poro del revestimiento. Esta penetración puede crear una capa dieléctrica compuesta que tiene una tensión de ruptura aumentada.
Un IMS de acuerdo con cualquier aspecto de la invención puede comprender vías térmicas de metal que conectan una capa de contacto de metal formada sobre una superficie del revestimiento no metálico con el sustrato metálico o semi-metálico. Tales vías se pueden formar por un proceso de enmascaramiento antes de la formación del revestimiento. Las vías se pueden formar mediante un proceso de grabado después de que el revestimiento se ha formado o por ablación láser de la capa cerámica.
Si bien muchos metales se pueden utilizar como el sustrato para el IMS, se prefiere que el sustrato se seleccione entre un grupo de materiales que comprende aluminio, magnesio, titanio, circonio, tántalo, berilio, o una aleación o intermetálicos de cualquiera de estos metales.
Una realización preferida de un IMS de acuerdo con un aspecto de la invención que es particularmente adecuada para aplicaciones de RF o de microondas puede comprender un sustrato de metal que tiene un revestimiento cerámico formado al menos en parte por la oxidación electrolítica de una porción de la superficie de la sustrato de metal, donde el revestimiento cerámico tiene una resistencia dieléctrica superior a 50 KV mm-1, una conductividad térmica superior a 5 W m-1 K-1, un espesor de entre 500 nanómetros y 500 micrómetros, una estructura cristalina que tiene un tamaño de grano medio inferior a 500 nanómetros, y una constante dieléctrica superior a 7, y donde los poros que se definen en una superficie de la capa cerámica tienen un diámetro medio inferior a 500 nanómetros Para formar un IMS de acuerdo con cualquier aspecto de la invención se forma un revestimiento no metálico que posee las propiedades deseadas sobre un substrato metálico o semi-metálico. Las capas de contacto metálicas, pistas y almohadillas pueden a continuación formarse sobre el revestimiento no metálico si, o como, sea necesario. Un método preferido de formación de un IMS comprende las etapas de situar un sustrato metálico o semi-metálico en una cámara de electrólisis que contiene un electrolito acuoso y un electrodo. Al menos la superficie del sustrato sobre el que se desea formar un revestimiento cerámico cristalino y una porción del electrodo están en contacto con el electrolito acuoso. El sustrato puede, por ejemplo, tener la forma de un disipador de calor, y puede comprender una superficie plana sobre la que se desea formar el revestimiento.
El método comprende la etapa adicional de polarizar eléctricamente el sustrato con respecto al electrodo mediante la aplicación de una secuencia de impulsos de tensión de polaridad alterna durante un período predeterminado. Los impulsos de tensión positivos debían anódicamente el sustrato con respecto al electrodo y los impulsos de tensión negativos polarizan catódicamente el sustrato con respecto al electrodo. La amplitud de los impulsos de tensión positivos se controla potenciostáticamente, es decir, se controla con respecto a la tensión, y la amplitud de los impulsos de tensión negativos se controla galvanostáticamente, es decir, se controla con referencia a la corriente. Mediante la aplicación de una secuencia de impulsos de tensión de polaridad alterna donde los impulsos positivos se controlan potenciostáticamente y los impulsos negativos se controlan galvanostáticamente, es posible aplicar impulsos de alta tensión al sustrato sin inducir niveles sustanciales de micro-descarga. Al reducir al mínimo o evitar eventos de micro-descarga durante la formación del revestimiento no metálico, puede ser posible controlar los parámetros de revestimiento tales como la rugosidad superficial y la magnitud de la porosidad del revestimiento. Por lo tanto, mediante el control de este proceso un revestimiento se puede formar con un tamaño de poro medio inferior a 500 nanómetros, si se desea.
El IMS de la presente invención se forma al menos en parte por la oxidación electrolítica de una porción de la superficie del sustrato metálico, la oxidación electrolítica se produce en condiciones en las que se evita la microdescarga. Esto se puede conseguir si los impulsos de tensión positivos y negativos se conforman para evitar el desarrollo máximas de corriente durante cada impulso de tensión. Los picos de corriente se asocian con la ruptura del revestimiento y con la micro-descarga. Por la conformación de los impulsos de tensión para evitar picos de corriente, la micro-descarga puede reducirse significativamente o eliminarse. La micro-descarga, como se ha discutido anteriormente en relación con técnicas de revestimiento PEO de la técnica anterior, tiene un efecto perjudicial en una serie de propiedades de revestimiento, por ejemplo, en el tamaño de poro medio del revestimiento y, como consecuencia, en la resistencia dieléctrica del revestimiento.
Puede ser particularmente ventajoso si la forma de uno o ambos de los impulsos de tensión positivos y negativos es sustancialmente trapezoidal en forma.
La conversión de material en el sustrato para formar un revestimiento cerámico se produce durante los impulsos de tensión positivos donde el sustrato se polariza anódicamente con respecto al electrodo. El revestimiento se forma como especies que contienen de oxígeno en el electrolito acuoso que reaccionan con el material del sustrato en sí. Después de los impulsos de tensión positivos sucesivos, el revestimiento no metálico aumenta de espesor. A medida que el revestimiento aumenta en espesor la resistencia eléctrica del revestimiento aumenta y menos corriente fluye para la tensión aplicada. Por tanto, si bien se prefiere que la tensión máxima de cada uno de los impulsos de tensión positivos sea constante durante el período predeterminado, el flujo de corriente con cada impulso de tensión sucesiva puede disminuir durante el período predeterminado.
A medida que el revestimiento crece en espesor, la resistencia del revestimiento aumenta y, por lo tanto, la corriente que pasa a través del revestimiento durante cada impulso de tensión negativo sucesivo provoca el calentamiento resistivo del revestimiento. Este calentamiento resistivo durante impulsos de tensión negativos puede contribuir a un aumento de los niveles de difusión en el revestimiento, y por lo tanto, puede ayudar a los procesos de cristalización y la formación de grano dentro del revestimiento en desarrollo. Mediante el control de la formación de la capa cerámica de esta manera, preferentemente cuando se evita sustancialmente la micro-descarga, se puede formar una capa densa que tiene cristalitos o tamaño de grano a escala extremadamente fina. Preferentemente, el tamaño de grano del revestimiento formado es inferior a 200 nanómetros, con especial preferencia inferior a 100 nanómetros, por ejemplo, inferior a 50 nanómetros.
El tamaño de grano término se refiere a la distancia a través de la dimensión media de un grano o cristal en el revestimiento.
La frecuencia de repetición de impulsos de los impulsos de tensión puede ser de entre 0,1 y 20 KHz, preferentemente entre 1,5 y 15 KHz, o entre 2 y 10 KHz. Por ejemplo, ventajosas frecuencias de repetición de impulso puede ser 2,5 kHz o 3 kHz o 4 KHz. A bajas frecuencias de repetición de impulsos el revestimiento se somete a un largo período de crecimiento seguido por largos períodos de calentamiento óhmico. El revestimiento resultante puede, por tanto, tener una estructura o perfil superficial más grueso que si una frecuencia de repetición de impulsos superior se fuera a utilizar. Más altas frecuencias de repetición de impulso pueden producir estructuras más finas y superficies de revestimiento más lisas, pero las tasas de revestimiento y la eficacia del proceso pueden disminuir.
Puede ser ventajoso si el método se realiza en un electrolito que es una solución acuosa alcalina, preferentemente un electrolito que tiene un pH de 9 o mayor. Preferentemente, el electrolito tiene una conductividad eléctrica de más de 1 mS cm"1. Los electrolitos adecuados incluyen hidróxidos de metales alcalinos, particularmente, los que comprenden hidróxido de potasio o hidróxido de sodio.
Puede ser especialmente ventajoso que el electrolito sea coloidal y comprenda partículas sólidas dispersas en una fase acuosa. Particularmente preferentemente, el electrolito comprende una proporción de partículas sólidas que tiene un tamaño de partícula inferior a 100 nanómetros.
El tamaño de partícula se refiere a la longitud de la dimensión más grande de la partícula.
Un campo eléctrico generado durante los impulsos de tensión aplicados hace que las partículas sólidas cargadas electrostáticamente dispersas en la fase acuosa se transporten hacia la superficie del sustrato sobre el que está creciendo el revestimiento no metálico. A medida que las partículas sólidas entran en contacto con el revestimiento cerámico en crecimiento pueden reaccionar con, y llegar a incorporarse en, el revestimiento. Por tanto, cuando se utiliza un electrolito coloidal el revestimiento puede comprender tanto material cerámico formado por la oxidación de una porción de la superficie del substrato metálico como partículas coloidales derivadas del electrolito.
La formación de revestimiento en el sustrato se genera durante los impulsos de tensión positivos, anódicos. Para que el revestimiento crezca, se debe mantener una conexión entre el material de sustrato y el electrolito. El revestimiento en crecimiento no es completamente denso, pero tiene un grado de porosidad. La conexión entre el material de sustrato y el electrólito se mantiene a través de esta porosidad. Cuando el electrolito es coloidal y comprende partículas sólidas, la porosidad que es inherente a la formación de la capa cerámica se puede modificar sustancialmente. Las partículas sólidas no metálicas dispersas en la fase acuosa pueden migrar bajo el campo eléctrico en los poros de la capa en crecimiento. Una vez dentro de los poros, las partículas sólidas pueden reaccionar, por ejemplo, mediante procesos de sinterización, tanto con el revestimiento como con otras partículas sólidas que han migrado en los poros. De esta manera las dimensiones de los poros se reducen sustancialmente y la porosidad del revestimiento se desarrolla de forma alterada como nanoporosidad. Por ejemplo, las dimensiones máximas de los poros en el revestimiento pueden reducirse de 1 o más micrómetros de diámetro a menos de 400 nanómetros de diámetro o menos de 300 nanómetros de diámetro.
Al reducir la porosidad se incrementa la densidad del revestimiento. Además, la reducción en las dimensiones de la porosidad a través del revestimiento puede aumentar sustancialmente la resistencia dieléctrica y la conductividad térmica del revestimiento.
El electrolito puede comprender partículas sólidas que están presentes desde el inicio del proceso, es decir, las partículas pueden inicialmente estar presentes en la solución de electrolito. Como alternativa, las partículas sólidas se pueden añadir al electrolito acuoso durante el proceso de revestimiento. De esta forma, la composición y/o estructura del revestimiento en crecimiento se pueden controlar mientras que el revestimiento está creciendo.
Se prefiere que las partículas sólidas sean partículas de cerámica, por ejemplo, partículas de cerámica cristalinas o partículas de vidrio, y que una proporción de las partículas tenga dimensiones máximas inferiores a 100 nanómetros. Se prefiere particularmente que las partículas sólidas sean uno o más óxidos de metal o hidróxidos de un elemento seleccionado del grupo que comprende silicio, aluminio, titanio, hierro, magnesio, tantalio, y metales de tierras raras. Un método preferido adicional de formar un IMS comprende las etapas de colocar el sustrato en una cámara electrolítica que contiene un electrolito coloidal que comprende partículas sólidas dispersas en una fase acuosa. La cámara contiene también un electrodo. Al menos la superficie del sustrato y una porción del electrodo se disponen para ser ponerse en contacto con el electrolito. El método comprende la etapa de polarizar eléctricamente el sustrato con respecto al electrodo por un período de tiempo predeterminado para generar un revestimiento dieléctrico cerámico sobre la superficie del sustrato. Se aplica una serie de impulsos eléctricos bipolares, de tal manera que la polaridad de los ciclos de sustrato asa de ser anódica con respecto al electrodo a ser catódica con respecto al electrodo. El revestimiento cerámico se forma durante períodos del ciclo durante los que el sustrato es anódico con respecto al electrodo. Las partículas sólidas desde el electrolito coloidal tienen un punto isoeléctrico característico, y el pH correspondiente a este punto isoeléctrico difiere del pH de la fase acuosa del electrolito en 1,5 o más. Durante la aplicación de los impulsos eléctricos bipolares, las partículas sólidas migran hacia la superficie del sustrato bajo la influencia de un campo eléctrico aplicado y se incorporan en la capa no metálica para formar el revestimiento no metálico.
Con relación a cualquiera de los métodos descritos anteriormente, el tiempo predeterminado durante el que el proceso se realiza puede ser cualquier tiempo necesario para proporcionar un espesor adecuado de revestimiento para una finalidad prevista. Normalmente, el tiempo predeterminado puede ser de entre 1 minuto y 2 horas. La tasa de desarrollo del revestimiento puede depender de un número de factores incluyendo la forma de onda utilizada para polarizar el substrato con respecto al electrodo, y la densidad y tamaño de las partículas en el electrolito coloidal, donde el método emplea un electrolito coloidal. Es particularmente preferible que el tiempo predeterminado sea de entre 2 minutos y 30 minutos, por ejemplo, entre 3 minutos y 15 minutos.
Un aparato adecuado para formar un revestimiento dieléctrico sobre la superficie de un sustrato metálico o semi­ metálico para formar un IMS de acuerdo con un aspecto de la invención puede comprender una cámara de electrólisis para contener un electrolito acuoso, un electrodo localizable dentro de la cámara de electrólisis, y una fuente de alimentación capaz de aplicar una secuencia de impulsos de tensión de polaridad alternativa entre el sustrato y el electrodo. La fuente de alimentación comprende un primer generador de impulsos para generar una secuencia potenciostáticamente controlada de impulsos de tensión positivos para polarizar anódicamente el sustrato con respecto al electrodo. La fuente de alimentación comprende además un segundo generador de impulsos para generar una secuencia galvanostáticamente controlada de impulsos de tensión negativos para polarizar catódicamente el sustrato con respecto al electrodo.
Puede ser particularmente ventajoso que el aparato comprenda además un electrolito coloidal que comprende partículas sólidas dispersas en una fase acuosa. Como se ha descrito anteriormente, las partículas sólidas dispersas en un electrolito de este tipo pueden incorporarse en el revestimiento generado utilizando el aparato. El electrolito coloidal puede ser cualquier electrolito como se ha descrito anteriormente en relación con los métodos de acuerdo con la invención.
Los revestimientos desarrollados utilizando los métodos descritos anteriormente, o utilizando el aparato descrito anteriormente, tienen propiedades únicas en comparación con revestimientos dieléctricos conocidos previamente, por ejemplo, revestimientos producidos por los procesos de anodizado estándar o por técnicas de PEO. Por tanto, un aspecto de la invención puede proporcionar además un IMS que comprende un revestimiento formado por cualquier método descrito anteriormente o utilizando el aparato descrito anteriormente.
En un aspecto adicional, la invención puede proporcionar un dispositivo que incorpora o se monta en un IMS de acuerdo con cualquier aspecto anterior. Un IMS de acuerdo con la invención tiene propiedades dieléctricas y de conductividad térmica superiores en comparación con los IMS de la técnica anterior, y los dispositivos montados sobre uno pueden operar de forma más eficaz debido a la mejora de transferencia térmica de los componentes del dispositivo a través del IMS. Dicha transferencia térmica puede lograrse mediante una combinación de la mejora de la resistencia dieléctrica del revestimiento en el IMS, lo que permite que el revestimiento sea más fino mientras que proporciona un mejor aislamiento eléctrico y conductividad térmica del material. Una capacidad de aplicar una capa aislante directamente sobre la superficie de un disipador de calor, tubos de calor, dispositivo de enfriamiento, marco o cuerpo luminaria permite que los dispositivos a formar tengan una trayectoria térmica mínima entre los elementos semiconductores de trabajo y los elementos de disipación de calor de metal. Ejemplos de tales dispositivos incluyen disipador de calor de chip, tubos de calor de chip, enfriador de chip, y dispositivos de marco de chip.
Para ciertas aplicaciones, un IMS que tiene una estructura de múltiples capas puede resultar ventajoso. Por ejemplo, un IMS se puede formar de acuerdo con cualquier aspecto o realización descrita anteriormente, y este IMS puede a continuación formar la base de un IMS de múltiples capas. Una capa o capas adicionales de material dieléctrico y capas de conducción de metal asociadas pueden, a continuación, formarse en la parte superior de la capa de metal del IMS de base. La capa o capas de dieléctrico adicionales pueden ser, por ejemplo, ser laminados de fibra de vidrio FR-4, o una capa de fluoropolímero o de poliimida. Los dispositivos electrónicos pueden ventajosamente fijarse al revestimiento no metálico del IMS de base (es decir, el revestimiento no metálico formado de acuerdo con el proceso electrolítico ha descrito anteriormente), lo que proporciona una alta conductividad térmica. La estructura de múltiples capas formada en el IMS de base puede permitir la realización de un gran número de conexiones externas.
Realizaciones preferidas de la invención
Las realizaciones preferidas de la invención se describirán a continuación con referencia a las Figuras, en las que; la Figura 1 es un diagrama esquemático que ilustra las capas de un sustrato de metal aislado (IMS) que incorpora la invención,
la Figura 2 es una ilustración esquemática de un aparato electrolítico adecuado para formar un revestimiento cerámico sobre la superficie de un sustrato metálico para formar un IMS que incorpora la invención, la Figura 3 es una ilustración esquemática de un aparato electrolítico adecuado para formar un revestimiento cerámico sobre la superficie de un sustrato metálico para formar un IMS que incorpora la invención, la Figura 4 es un diagrama esquemático de una fuente de alimentación electrónica adecuada para su uso con el aparato de la Figura 2 o la Figura 3,
la Figura 5 ilustra una forma de onda de tensión preferida en para su uso en la formación de un revestimiento cerámico sobre un sustrato metálico,
la Figura 6 es una ilustración esquemática de una forma de onda de corriente correspondiente a la forma de onda de tensión que se ilustra en la Figura 5,
la Figura 7 ilustra los detalles de un impulso de tensión positivo y de un impulso de tensión negativo de la forma de onda de la Figura 5,
las Figuras 8 y 9 son micrografías electrónicas de barrido convencionales de un revestimiento nanocerámico formado en una aleación de aluminio como se describe en el Ejemplo 1,
las Figuras 10 y 11 son micrografías electrónicas de barrido convencionales de un revestimiento cerámico formado en una aleación de aluminio mediante un proceso de oxidación electroquímica por plasma (PEO), que muestran el tamaño de poro significativo asociado con un proceso de este tipo,
la Figura 12 es un patrón de difracción de rayos X (XRD) de un revestimiento nanocerámico formado en una aleación de aluminio como se describe en el Ejemplo 1,
la Figura 13 es una vista lateral de un IMS que incorpora la invención, donde se monta un dispositivo electrónico, la Figura 14 es una vista lateral de un IMS que incorpora la invención, incluyendo vías térmicas, donde se monta un dispositivo electrónico,
la Figura 15 es una vista lateral de un IMS de múltiples capas que incorpora la invención, donde se monta un dispositivo electrónico que tiene un gran número de conexiones externas,
la Figura 16 es una vista lateral de un IMS de múltiples capas que incorpora la invención que tiene circuitos de RF incorporadas, donde se monta un dispositivo electrónico.
La Figura 1 es una ilustración esquemática que muestra la estructura de una realización específica de un IMS. El IMS 10 comprende un sustrato metálico 11, por ejemplo, un sustrato de aluminio, que tiene un revestimiento dieléctrico cerámico 12 formado sobre una superficie del substrato por cualquier método descrito anteriormente. El revestimiento cerámico es un revestimiento cristalino que tiene un tamaño de cristal medio inferior a 500 nanómetros y puede, por tanto, referirse como un revestimiento nanocerámico. Una capa de contacto de metal 13 se forma sobre la superficie del revestimiento nanocerámico 12.
El sustrato metálico puede tener diferentes formas y puede tener diferentes funciones. Por ejemplo, el sustrato metálico puede ser una placa plana para su uso MC PCB, la superficie de un disipador de calor, la superficie de un dispositivo enfriado con líquido, la superficie de un tubo de calor, o la superficie del marco de luminaria se enfría. El experto en la materia puede ser consciente de las muchas otras aplicaciones.
La Tabla 1 anterior proporciona una comparación de propiedades dieléctricas entre un revestimiento no metálico de un IMS de acuerdo con la presente invención y los revestimientos dieléctricos de la técnica anterior utilizados actualmente para aplicaciones IMS.
Como se desprende de la Tabla 1, los revestimientos nanocerámicos formados como el dieléctrico de un IMS de acuerdo con una realización de la presente invención tienen una conductividad térmica más alta que los dieléctricos de IMS de la técnica anterior. Además, el espesor mínimo relativamente alto de los dieléctricos de IMS de la técnica anterior es excesivo para aplicaciones de baja tensión, por ejemplo, para LED. Se requerirá solamente un espesor de 10 micrómetros de un revestimiento nanocerámico como se describe en la presente memoria para cumplir los requisitos para los dispositivos de tensión de ruptura de 500 V CC. El valor de la resistencia térmica de una capa de revestimiento nanocerámica gruesa de 10 micrones es inferior a 0,02 °C cm2/W, que es significativamente inferior a la resistencia térmica de las otras capas dieléctricas en la Tabla 1.
Una combinación de mayor conductividad térmica, resistencia dieléctrica y capacidad de sintonizar el espesor del revestimiento dentro de una amplia gama de 2-100 micrómetros para cumplir el requisito tensión de ruptura es necesario, dada la capacidad para crear el IMS con propiedades térmicas únicas.
Las realizaciones específicas de un IMS de acuerdo con cualquier aspecto de la invención se pueden formar mediante la generación de un revestimiento nanocerámico en un metal o no metal adecuado. Para usos específicos, un IMS se puede formar mediante la generación de un revestimiento nanocerámico y después revestir además el revestimiento nanocerámico con una capa o capas de metal de contacto mediante técnicas conocidas.
La Figura 2 ilustra un aparato convencional adecuado para formar un revestimiento nanocerámico sobre un sustrato metálico o semi-metálico 1 para formar un IMS que incorpora la invención. El aparato comprende un depósito químicamente inerte 2, por ejemplo, un depósito formado a partir de una aleación de acero inoxidable, que contiene una solución electrolítica 3. La solución de electrolito 3 es una solución acuosa de electrolito alcalino, por ejemplo, una solución acuosa de hidróxido de sodio o hidróxido de potasio, y tiene una conductividad eléctrica de más de 5 mS cm-1. El electrolito puede ser un electrolito coloidal que comprende partículas sólidas, teniendo una proporción de esas partículas un tamaño de partícula inferior a 100 nanómetros.
El sustrato 1 se conecta eléctricamente a una primera salida 50 de una fuente de suministro de impulsos 4. Un electrodo 5 se conecta a una segunda salida 55 de la fuente de suministro de impulsos 4, y tanto el electrodo 5 como el sustrato 1 se sumergen en la solución de electrolito 3 contenida dentro del depósito 2. La fuente de suministro de impulsos 4 es capaz de suministrar impulsos eléctricos de polaridad alterna para polarizar eléctricamente el sustrato 1 con respecto al electrodo 5.
La Figura 3 ilustra un aparato electrolítico alternativo adecuada para la fabricación de un IMS de acuerdo con uno o más aspectos o realizaciones de la invención. En común con el aparato descrito anteriormente en relación a la Figura 2, el aparato de la Figura 3 comprende un depósito químicamente inerte 2 para contener una solución electrolítica 3. Un sustrato 1 se acopla a una primera salida 50 de una fuente de suministro de impulsos 4. Una segunda salida 55 de la fuente de alimentación 4 se conecta eléctricamente al primer y segundo electrodos 5' y 5", y el sustrato 1 y los electrodos 5' y 5" se sumergen en el electrolito 3. Los dos electrodos 5', 5" se disponen a ambos lados del sustrato 1 para generar un campo eléctrico más uniforme sobre la superficie del sustrato y producir un revestimiento más uniforme en ambos lados del sustrato.
Se hace notar que más de dos electrodos pueden acoplarse a una salida de la fuente de suministro de impulsos 4 si así se desea. Asimismo, más de un sustrato se puede acoplar de forma simultánea a una salida de la fuente de suministro de impulsos 4 de manera que más de un IMS se puede formar en un momento dado.
El aparato de la Figura 3 comprende además un intercambiador de calor 6 a través del que se hace circular el electrolito 3. El intercambiador de calor 6 permite la circulación de electrolito 3 dentro del depósito 2, y además permite el control de la temperatura del electrolito.
Una fuente de suministro de impulsos preferida, para su uso con un aparato o método de formación de un IMS que incorpora la invención, es capaz de suministrar impulsos de tensión positivos y negativos separados entre el sustrato y un electrodo. Un diagrama esquemático de un generador de impulsos preferid se ilustra en la Figura 4.
La fuente de suministro de impulsos de la Figura 4 comprende dos generadores basados en transistores bipolares de compuerta aislada separados (IGBT) y es una fuente de suministro de impulsos preferida para el aparato de la Figura 2 o 3. Un primer generador, o generador anódico, 30 actúa un generador de impulsos anódicos, es decir, impulsos que polarizan anódicamente al sustrato, o sustratos, con respecto al electrodo, o electrodos. Un segundo generador, o un generador catódico, 35 actúa como un generador de impulsos catódicos, es decir, impulsos que polarizan catódicamente el sustrato, o sustratos, con respecto al electrodo, o electrodos.
El generador de impulsos anódico 30 y el generador de impulsos catódico 35 se controlan y sincronizan de forma independiente por medio de un controlador 40. El generador de impulsos anódico 30 genera impulsos de forma trapezoidal con una amplitud de tensión fija, es decir, la amplitud de tensión de los impulsos generados por el generador de impulsos anódico 30 se controla potenciostáticamente.
El generador de impulsos catódico 35 proporciona impulsos de forma trapezoidal donde la corriente catódica media se mantiene a un valor fijo durante impulsos sucesivos, es decir, el generador de impulsos catódico 35 genera impulsos que se controlan galvanostáticamente.
Un interruptor de salida 45 que comprende un circuito electrónico de puente en H, acopla el generador de impulsos anódico 30 y el generador de impulsos catódico 35 a una primera salida 50 y una segunda salida 55. Durante su uso, la primera salida 50 se acopla eléctricamente a un sustrato y la segunda salida 55 se acopla eléctricamente a uno o más electrodos. El controlador 40 sincroniza la salida del generador de impulsos anódico 30 y el generador de impulsos catódico 35 y permite que el interruptor de salida 45 produzca una forma de onda de salida que comprende una secuencia de impulsos de tensión de forma trapezoidal positivos y negativos como se ilustra en la Figura 5. El uso simultáneo del control potenciostático para impulsos positivos (anódicos) y del control galvanostático para impulsos negativos (catódicos) permite un aumento gradual de una relación entre la potencia de impulsos catódicos y anódicos durante la duración del proceso, y esto crea condiciones que permiten un proceso de alta energía sin la generación de micro-descargas.
Una forma de onda particularmente preferida para su uso en un método de producción de un IMS de acuerdo con uno o más aspectos o realizaciones de la invención se ilustra por las Figuras 5, 6 y 7.
La Figura 5 ilustra una forma de onda que consiste en una secuencia de alternar impulsos de tensión positivos y negativos generados durante un período de tiempo. Los impulsos de tensión positivos son trapezoidales sustancialmente en forma y tienen un intervalo de impulso positivo (Ta) como se indica en la Figura 5. Cuando se aplica entre un sustrato y un electrodo, los impulsos de tensión positivos hacen que el sustrato se polarice anódicamente con respecto al electrodo. Los impulsos de tensión positivos sucesivos se controlan para tener sustancialmente la misma amplitud de tensión (Va).
Los impulsos de tensión negativos son trapezoidales sustancialmente en forma y tienen un intervalo de impulsos negativos Tc. Cuando se aplican entre un sustrato y un electrodo, los impulsos de tensión negativos hacen que el sustrato se polarice catódicamente con respecto al electrodo. Los impulsos de tensión negativos sucesivos se controlan para tener sustancialmente la misma amplitud de corriente (Ic en la Figura 6).
La amplitud de cada impulso de tensión negativo sucesivo se controla para que sea una tensión a la que un nivel constante de corriente fluye a través del electrolito. La aplicación de la forma de onda da como resultado un revestimiento no metálico que se forma en la superficie del sustrato. A medida que el revestimiento se hace más grueso, su resistencia eléctrica aumenta y la tensión necesaria para pasar la misma cantidad de corriente aumenta. Por lo tanto, la amplitud de impulsos de tensión catódicos sucesivos (Vc) aumenta durante un período de tiempo. La Figura 6 es un diagrama que muestra la forma de onda de corriente que corresponde a la forma de onda de tensión que se ilustra en la Figura 5. Cuando se aplica un impulso de tensión positivo se considera que fluye una corriente positiva fluir, y cuando se aplica una tensión negativa se considera que fluye una corriente negativa. Los impulsos de tensión positivos se controlan potenciostáticamente, de tal manera que la amplitud de cada impulso sucesivo es sustancialmente la misma. Durante un período de tiempo, el espesor del revestimiento en la superficie del sustrato aumenta, y la corriente impulsada por esta tensión disminuye. Por lo tanto, la amplitud del impulso de corriente positiva (Ia) asociada con los impulsos de tensión positivos tiende a disminuir durante el período de tiempo. Como se ha descrito anteriormente en relación a la Figura 5, los impulsos de tensión negativos se controlan galvanostáticamente, y por lo tanto estos impulsos se controlan para tener una amplitud de corriente constante (I c). La Figura 7 ilustra una porción de la forma de onda de la Figura 5 que muestra un impulso de tensión positivo y un impulso de tensión negativo. Cada impulso de tensión positivo es trapezoidal sustancialmente en forma y tiene un intervalo (Tai) durante el que la tensión aumenta de cero a la amplitud de tensión positiva o anódica (Va). Cada impulso de tensión positivo tiene un intervalo (Tac) durante el que se aplica una tensión constante. Este tensión constante se aplica a la amplitud de tensión del impulso (Va). Cada impulso de tensión positivo comprende, además, un intervalo (Tad) durante el que la tensión disminuye desde la amplitud de tensión (Va) a cero. Los intervalos (Tai) Y (Tad) se pueden variar para controlar el flujo de corriente asociado con el impulso de tensión. Es altamente indeseable que picos de corriente se generen durante impulsos de tensión como picos de corriente que promueven la descomposición del revestimiento en crecimiento y causan la micro-descarga o generación por plasma. Los eventos de micro-descarga tienen un efecto perjudicial sobre la calidad de la capa dieléctrica formada sobre el sustrato.
Cada impulso de tensión negativo es trapezoidal sustancialmente en forma y comprende tres intervalos análogos a los tres intervalos descritos en relación con los impulsos de tensión positivos. Cada impulso de tensión catódico tiene un intervalo (Tci) durante el que se incrementa la tensión de cero a la amplitud de tensión catódica (Vc), de dicho impulso, un intervalo durante el que la tensión catódica se mantiene a la amplitud de tensión catódica (Vc) y un intervalo (Tcd) durante el que la tensión disminuye desde la amplitud de tensión (Vc) a cero. La amplitud de tensión (Vc) se determina con respecto al flujo de corriente a la tensión. Por lo tanto, la amplitud de tensión (Vc) tiende a aumentar durante un período de tiempo, como se ilustra en la Figura 5.
Las formas de onda ilustradas en las Figuras 5, 6 y 7 tienen un número de variables que pueden controlarse para influir en las propiedades físicas y eléctricas del revestimiento formado. La duración de ambos los impulsos de tensión positivos y negativos (Ta & Tc) puede controlarse de forma independiente. Los intervalos (Tai, Tac, Tad, Tci, Tcc y Tcd) asociados con los impulsos de tensión positivos y negativos se pueden controlar para eliminar sustancialmente las chispas de impulsos de corriente y la micro-descarga. La amplitud de los impulsos de tensión positivos (Va) se puede controlar, al igual que el flujo de corriente a la tensión máxima de cada uno de los impulsos de tensión negativos (Ic). Además, la frecuencia de los impulsos se puede variar dentro de un intervalo de 100 Hz a 20 KHz. Las Figuras 2 a 7 y el texto adjunto describen un aparato y una forma de onda preferidos adecuados para la generación de un revestimiento nanocerámico en la superficie de un sustrato metálico o semi-metálico para formar un IMS. Las realizaciones específicas de IMS de acuerdo con uno o más aspectos de la invención se describen en los siguientes ejemplos. Estos ejemplos se formaron utilizando un aparato como se ilustra en las Figuras 2 o 3, incluyendo el generador de impulsos que se ilustra en la Figura 4, y utilizando formas de onda específicas como se ilustra en las Figuras 5 a 7. En todos los ejemplos, las soluciones coloidales comprenden algunas partículas sólidas con una partícula de tamaño inferior a 100 nanómetros.
Ejemplo 1
El Ejemplo 1 ilustra la formación de un revestimiento nanocerámico sobre un sustrato metálico que sería adecuado para su uso como el dieléctrico de un IMS que incorpora la invención.
Un sustrato en forma de una placa de aleación Al 6082 con dimensiones de 50mmx50mmx1mm se trató en un aparato como el descrito anteriormente e ilustrado en la Figura 2. El aparato comprendía un depósito que contiene un electrolito, y el sustrato y un electrodo se acoplaron a una fuente de suministro de impulsos como se ha descrito anteriormente e ilustrado en la Figura 4. El sustrato y el electrodo estaban dispuestos en contacto con el electrolito. El electrolito era una solución acuosa que contenía 1,8 g/l de KOH y 1,0 g/l de partículas de alúmina, formando una solución coloidal estabilizada.
El generador de impulsos aplicó una secuencia de impulsos de tensión con forma trapezoidal de polaridad alterna entre el sustrato y el electrodo. Los impulsos de tensión positivos se aplicaron teniendo una amplitud de tensión positivo fija (Va) de 700 V, y los impulsos de tensión negativos tenían una amplitud de tensión negativa (Vc) creciendo continuamente de 0-350 V. La frecuencia de repetición de impulsos fue de 2,5 KHz.
Los impulsos se aplicaron durante 8 minutos y un revestimiento nanocerámico se formó sobre la superficie del sustrato.
El revestimiento nanocerámico fue caracterizado y tenía las siguientes características:
El revestimiento nanocerámico tenía un perfil superficial liso. La Figura 8 ilustra una micrografía SEM que muestra una porción del revestimiento con un aumento de 60.000 veces. Se puede observar que la superficie es sustancialmente lisa a este aumento. La Figura 9 es una micrografía SEM que muestra adicionalmente una porción del revestimiento con un aumento de 55.000 veces. Los poros en el revestimiento con un tamaño de entre 50 y 150 nanómetros pudieron ser vistos. Los poros de esta dimensión pueden denominarse nano-poros.
Por comparación, las Figuras 10 y 11 muestran SEM micrografías de un revestimiento formado en la superficie de una aleación de aluminio por medio de un proceso de oxidación electroquímica por plasma (PEO). Estas micrografías tienen un aumento de 50.000 veces. La superficie del revestimiento de PEO puede ser vista como siendo extremadamente rugosa a este aumento. Los poros formados por bombillas por plasma pueden ser vistos teniendo un tamaño de más de 500 nanómetros, en gran contraste con el revestimiento ilustrado en la Figura 8 y 9. El espesor del revestimiento fue de 20 micrómetros y su dureza se midió para ser 1550 Hv. Un análisis XRD del revestimiento (Figura 12, reveló que la composición del revestimiento fue óxido de aluminio y que el revestimiento tenía un tamaño de grano cristalino medio de 40 nm. El tamaño cristalino medio se calculó basándose en los datos de XRD de acuerdo con la ecuación Scherrer (B.D. Cullity & S.R. Stock, Elementos de difracción de Rayos X, 3a ed., Prentice-Hall, Inc., 2001, pág. 167-171).
La tensión de ruptura del revestimiento se midió para ser 1800 V CC y la resistencia dieléctrica se midió para ser 90 KV/mm.
La conductividad térmica del material cerámico se midió para ser 6 W/mK. La constante dieléctrica del material cerámico se midió para ser 9,5.
Ejemplo 2
La Figura 13 ilustra el uso de un IMS que incorpora la invención como un disipador de calor de metal para un dispositivo de alta potencia 64, tal como por ejemplo, un chip de diodo emisor luz de alto brillo (HB LED). Esto puede describirse como un chip en la aplicación del disipador de calor.
Un revestimiento dieléctrico nanocerámico 62 se aplica sobre una superficie plana de un disipador de calor de metal 61 para formar un IMS. El revestimiento nanocerámico se forma utilizando el método descrito anteriormente en el ejemplo 1. Las pistas de contacto de metal con almohadillas 63 se forman a continuación sobre la superficie del revestimiento nanocerámico 62.
El dispositivo 64 se fija directamente al revestimiento nanocerámico 62, lo que proporciona aislamiento eléctrico entre el chip y el disipador de calor de metal 61. Los conectores de contacto 65 se fijan para conectar el dispositivo 64 con los adaptadores de contacto 63. El espesor del revestimiento nanocerámico se determina por el requisito de tensión de ruptura del dispositivo, y crece con el espesor mínimo que cumple el requisito de tensión de ruptura. Esto proporciona la trayectoria térmica más corta entre componentes de semiconductores no aislados en el chip, que generan calor, y el disipador de calor de metal 61.
Ejemplo 3
La Figura 14 ilustra el uso de un IMS que incorpora la invención como un disipador de calor de metal para un dispositivo empaquetado 64, o un chip que requiere una trayectoria a tierra de baja resistencia.
Un revestimiento dieléctrico nanocerámico 62 se aplica sobre una superficie plana de un disipador de calor de metal 61 utilizando el método descrito anteriormente en el Ejemplo 1, el disipador de calor de metal 61 que actúa como un sustrato metálico para el revestimiento nanocerámico 62. Las pistas de contacto de metal con almohadillas 63 y una almohadilla metálica 66 se forman, a continuación, sobre la superficie del revestimiento nanocerámico 62. Vías térmicas 67 definidas a través del revestimiento nanocerámico 62 tienen núcleos de metal que conectan la almohadilla metálica 66 y el disipador de calor de metal 61.
El dispositivo 64 se fija a la almohadilla metálica 66 y los conectores de contacto 65 se fijan a las almohadillas de contacto 63.
Ejemplo 4
La Figura 15 ilustra el uso de un IMS que incorpora la invención como parte de una placa de IMS de múltiples capas para un chip que requiere un gran número de conexiones externas. Una placa de aluminio 61 actúa como un sustrato metálico y realiza una función de disipación de calor. Un revestimiento nanocerámico dieléctrico 62 se forma en un lado de la placa de aluminio 61, utilizando el método descrito en el ejemplo 1 anterior, y las pistas de metal 63 se forman en la superficie del revestimiento nanocerámico 62.
Otras capas dieléctricas 68 fabricadas de fibra de vidrio FR4 (aunque se pueden utilizar otros materiales adecuados) se montan en la parte superior de las pistas de metal 63, y pistas de metal adicionales 69 se forman en la superficie de las capas dieléctricas de fibra de vidrio sucesivas. Las pistas de metal se pueden interconectar por vías de señal 70 que se definen a través de capas dieléctricas de fibra de vidrio 68.
Un chip 64 se fija directamente a la superficie del revestimiento dieléctrico nanocerámico 62, que proporciona una baja resistencia térmica entre el chip 64 y el sustrato de aluminio 61. Las señales eléctricas necesarias para controlar el chip se alimentan a través de las pistas de metal 69 y 63, proporcionando un alto grado de integración del sistema. Los conectores de contacto 65 se fijan para conectar el dispositivo con varias almohadillas de contacto (pistas de metal 69 y 63).
Ejemplo 5
La Figura 16 ilustra una tabla de múltiples capas para un radio-chip con alta emisión térmica y señales de entrada/salida de alta frecuencia. Una placa de soporte de aluminio 61 actúa como un sustrato metálico para la formación de un revestimiento dieléctrico nanocerámico 62, y realiza también tanto una función de disipador de calor, así como una función de un plano a tierra de radiofrecuencia (RF).
Un revestimiento dieléctrico nanocerámico 62 se forma de manera selectiva en un lado de la placa de soporte de aluminio 61 para formar un IMS (utilizando el método descrito en el ejemplo 1 anterior), y este IMS se utiliza como un medio dieléctrico de Q elevada para llevar las señales de RF. Las Pistas de metal 63 se forman en la superficie del revestimiento nanocerámico 62 y se utilizan como líneas de transmisión de RF. Pistas de metal adicionales 71 se forman en la superficie del revestimiento dieléctrico 62 y actúan como circuitos de desacoplamiento y/o acoplamiento de RF 71.
Otras capas dieléctricas 68 formadas a partir de fibra de vidrio FR4 se encuentran en la parte superior de las pistas de metal 63, con otras pistas de metal 69 formadas en la superficie de cada una de las capas dieléctricas de fibra de vidrio 68. Esto forma una estructura laminada de fibra de vidrio. Las pistas de metal 69 se pueden interconectar por vías de señal 70 definidas a través de una o más de la de las capas dieléctricas de fibra de vidrio 68.
Las señales digitales y/o de baja frecuencia necesarias para controlar el chip se alimentan a través de las pistas de metal 69 en el laminado de fibra de vidrio, proporcionando un alto grado de integración del sistema. El chip 64 se fija directamente a la superficie de la placa de metal de base 61. Los circuitos de RF 71 se forman en la superficie de la capa nanocerámica dieléctrica 62. El revestimiento dieléctrico nanocerámico 62 proporciona líneas de transmisión de entrada/salida de Q elevada, utilizadas para los circuitos de desacoplamiento y/o acoplamiento de RF y baja resistencia térmica. Uniones de cables 65 acoplan el chip 64 con las pistas 69 y almohadillas de contacto de los circuitos de RF 71.

Claims (15)

REIVINDICACIONES
1. Un sustrato de metal aislado (IMS) (10) para soportar un dispositivo, comprendiendo el IMS un sustrato metálico (11) que tiene un revestimiento nanocerámico (12, 62) y una capa de contacto de metal (13) formada en una superficie del revestimiento nanocerámico, donde se forma el revestimiento nanocerámico al menos en parte por la oxidación electrolítica de una porción de la superficie del sustrato metálico, la oxidación electrolítica se produce en condiciones en las que se evita la micro-descarga, donde el revestimiento tiene un espesor de entre 500 nanómetros y 500 micrómetros y una estructura cristalina que tiene un tamaño de grano medio inferior a 500 nanómetros, y donde los poros definidos en una superficie del revestimiento tienen un diámetro medio inferior a 500 nanómetros, teniendo el revestimiento una resistencia dieléctrica de superior a 50 KV mm"1 y una conductividad térmica superior a 5 W/mK.
2. Un IMS de acuerdo con la reivindicación 1, donde los poros que se define en una superficie del revestimiento nanocerámico tienen un diámetro medio inferior a 400 nanómetros, preferentemente inferior a 300 nanómetros, o inferior a 200 nanómetros y/o donde el revestimiento nanocerámico tiene una resistencia dieléctrica de entre 50 y 120 KV mm"1, y una conductividad térmica de entre 5 y 14 W/mK.
3. Un IMS de acuerdo con cualquier reivindicación anterior, donde el revestimiento nanocerámico tiene una constante dieléctrica superior a 7 y/o donde el revestimiento nanocerámico comprende granos o cristalitos que tienen un tamaño medio inferior a 250 nanómetros, preferentemente inferior a 100 nanómetros.
4. Un IMS de acuerdo con cualquier reivindicación anterior para soportar uno o más dispositivos seleccionados de la lista que consiste en un dispositivo electrónico, un dispositivo optoelectrónico, un dispositivo de radiofrecuencia, un dispositivo de microondas o un dispositivo eléctrico y/o un IMS de acuerdo con cualquier reivindicación anterior, donde el espesor del revestimiento nanocerámico es inferior a 50 micrómetros, preferentemente inferior a 20 micrómetros o inferior a 10 micrómetros.
5. Un IMS de acuerdo con cualquier reivindicación anterior, que soporta al menos un circuito electrónico.
6. Un IMS de acuerdo con cualquier reivindicación anterior, donde el revestimiento nanocerámico tiene un espesor inferior a 11 micrómetros, una tensión de ruptura superior a 500 V de CC y una resistencia térmica inferior a 0,02 °C cm2/W, o donde el revestimiento nanocerámico tiene un espesor inferior a 31 micrómetros, una tensión de ruptura superior a 1,5 KV CC y una resistencia térmica inferior a 0,07 °C cm2/W.
7. Un IMS de acuerdo con cualquier reivindicación anterior, donde la capa de contacto de metal se forma por un proceso seleccionado de la lista que consiste en serigrafía, impresión de tinta en metal, metalización no electrolítica, metalización galvánica, unión adhesiva de lámina de metal, unión de circuitos flexibles pre-fabricados, metalización por deposición de vapor química (CVD) y por deposición de vapor por plasma (PVD).
8. Un IMS de acuerdo con cualquier reivindicación anterior, donde el metal del substrato se selecciona del grupo que comprende aluminio, magnesio, titanio, circonio, tántalo, berilio, o una aleación o intermetálicos de cualquiera de estos metales y/o donde los poros dentro de al menos una porción del revestimiento se impregnan con un material orgánico o no orgánico, por ejemplo, donde los poros se impregnan con poliimida, metacrilato, resina epoxi, vidrio sellado, o materiales sol-gel.
9. Un IMS de acuerdo con cualquier reivindicación anterior que comprende vías térmicas metálicas que conectan una capa de contacto formada sobre una superficie del revestimiento con el sustrato metálico y/o donde una capa de contacto de metal se fija al revestimiento nanocerámico mediante un adhesivo térmicamente conductor que penetra en los poros de revestimiento nanocerámico de manera que se crea una capa de material compuesto con una mayor resistencia dieléctrica, preferentemente donde el adhesivo térmicamente conductor es la resina, poliimida o fluoropolímero, y/o donde el sustrato metálico es un sustrato seleccionado del grupo que consiste en una placa, un arco o cuerpo de luminaria, un disipador de calor, un tubo de calor, y un dispositivo enfriado por líquido.
10. Un IMS acuerdo con cualquier reivindicación anterior, que tiene una estructura dieléctrica de metal de múltiples capas formada sobre el revestimiento nanocerámico y/o un IMS de acuerdo con cualquier reivindicación anterior donde el revestimiento nanocerámico se forma polarizando eléctricamente el sustrato con respecto a un electrodo en un electrolito acuoso, polarizándose el sustrato por una secuencia de impulsos de tensión de polaridad alterna a una frecuencia de repetición de impulsos de entre 0,1 y 20 KHz, preferentemente donde impulsos de tensión positivos se controlan potenciostáticamente y los impulsos de tensión negativos se controlan galvanostáticamente de tal manera que los eventos de micro-descarga se evitan durante la formación del revestimiento nanocerámico.
11. Un IMS de acuerdo con cualquier reivindicación anterior, donde se forma el revestimiento nanocerámico en parte por un proceso de oxidación electrolítica mientras que el sustrato está en contacto con un electrolito coloidal acuoso, donde las partículas coloidales dispersas dentro del electrolito coloidal se incorporan en el revestimiento nanocerámico y/o un IMS de acuerdo con cualquier reivindicación anterior, que tiene una temperatura de funcionamiento máxima en exceso de 500 °C.
12. Un IMS de acuerdo con cualquier reivindicación anterior para soportar más de un chip electrónico.
13. Un dispositivo que incorpora o montado en un IMS de acuerdo con cualquiera de las reivindicaciones 1 a 12.
14. Una placa de múltiples capas para un chip que comprende un IMS de acuerdo con cualquiera de las reivindicaciones 1 a 12.
15. Un dispositivo que comprende componentes y circuitos de RF formados sobre la superficie de un IMS de acuerdo con cualquiera de las reivindicaciones 1 a 12, que comprende líneas de transmisión de entrada/salida de Q elevada, de-acoplamiento de RF y circuitos de desacoplamiento y/o acoplamiento de RF o un dispositivo que comprende al menos un diodo emisor luz montado sobre un disipador de calor formado a partir de un IMS de acuerdo con cualquiera de las reivindicaciones 1 a 12.
ES12706093T 2011-02-08 2012-02-07 Sustrato de metal aislado Active ES2699495T3 (es)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GBGB1102174.8A GB201102174D0 (en) 2011-02-08 2011-02-08 Non-metallic coating and method of its production
GBGB1117002.4A GB201117002D0 (en) 2011-10-03 2011-10-03 Non metallic coating and method of its production
PCT/GB2012/050269 WO2012107755A1 (en) 2011-02-08 2012-02-07 Insulated metal substrate

Publications (1)

Publication Number Publication Date
ES2699495T3 true ES2699495T3 (es) 2019-02-11

Family

ID=45768247

Family Applications (2)

Application Number Title Priority Date Filing Date
ES12706092.9T Active ES2638666T3 (es) 2011-02-08 2012-02-07 Recubrimiento no metálico y método de su producción
ES12706093T Active ES2699495T3 (es) 2011-02-08 2012-02-07 Sustrato de metal aislado

Family Applications Before (1)

Application Number Title Priority Date Filing Date
ES12706092.9T Active ES2638666T3 (es) 2011-02-08 2012-02-07 Recubrimiento no metálico y método de su producción

Country Status (13)

Country Link
US (2) US9677187B2 (es)
EP (2) EP2673403B1 (es)
JP (2) JP6061202B2 (es)
KR (2) KR101890967B1 (es)
CN (2) CN103339298B (es)
CA (2) CA2819313A1 (es)
EA (2) EA201390824A1 (es)
ES (2) ES2638666T3 (es)
GB (2) GB2499560B (es)
HK (2) HK1185925A1 (es)
MX (2) MX2013009071A (es)
TW (2) TWI558853B (es)
WO (2) WO2012107754A2 (es)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2819313A1 (en) 2011-02-08 2012-08-16 Cambridge Nanolitic Limited Non-metallic coating and method of its production
KR20150129673A (ko) * 2013-01-16 2015-11-20 지멘스 리서치 센터 리미티드 라이어빌리티 컴퍼니 칩 패키지 어셈블리
US9123651B2 (en) * 2013-03-27 2015-09-01 Lam Research Corporation Dense oxide coated component of a plasma processing chamber and method of manufacture thereof
US20150118391A1 (en) * 2013-10-24 2015-04-30 Rogers Corporation Thermal management circuit materials, method of manufacture thereof, and articles formed therefrom
GB2521813A (en) * 2013-11-15 2015-07-08 Cambridge Nanotherm Ltd Flexible electronic substrate
US20150136357A1 (en) * 2013-11-21 2015-05-21 Honeywell Federal Manufacturing & Technologies, Llc Heat dissipation assembly
JP6220656B2 (ja) * 2013-12-03 2017-10-25 富士機械工業株式会社 塗工装置
FR3014912B1 (fr) * 2013-12-16 2016-01-01 Snecma Procede de fabrication d'une piece revetue d'un revetement protecteur
DE102014204116A1 (de) * 2014-03-06 2015-09-10 Osram Gmbh LED-Modul mit Substratkörper
US20160014878A1 (en) * 2014-04-25 2016-01-14 Rogers Corporation Thermal management circuit materials, method of manufacture thereof, and articles formed therefrom
CN104088003B (zh) * 2014-07-28 2016-06-29 哈尔滨工业大学 一种led灯具铝合金散热体表面散热复合涂层材料的制备方法
US9842971B2 (en) * 2014-09-24 2017-12-12 Kyocera Corporation Electronic component mounting substrate and light emission device using same
US9379298B2 (en) * 2014-10-03 2016-06-28 Henkel IP & Holding GmbH Laminate sub-mounts for LED surface mount package
DE102014116529A1 (de) 2014-11-12 2016-05-12 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
DE102015108345A1 (de) 2015-05-27 2016-12-01 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen und optoelektronisches Halbleiterbauteil
DE102015108420A1 (de) 2015-05-28 2016-12-01 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Trägerelements, Trägerelement und elektronisches Bauelement mit einem Trägerelement
AT516503B1 (de) * 2015-06-09 2016-06-15 Happy Plating Gmbh Elektrolyt zur plasmaelektrolytischen oxidation
DE102015112280A1 (de) 2015-07-28 2017-02-02 Osram Opto Semiconductors Gmbh Bauelement mit einem metallischen Träger und Verfahren zur Herstellung von Bauelementen
CN105239134B (zh) * 2015-11-11 2017-07-21 赣南师范大学 一种提高镁合金阳极氧化膜层耐蚀性能的方法
CN108368632B (zh) * 2015-12-16 2020-09-25 汉高股份有限及两合公司 用于在铝上沉积钛基保护涂层的方法
EP3389927B1 (en) 2015-12-18 2020-02-05 Apex Brands, Inc. Electrically isolated fastener driving device
WO2017163077A1 (en) 2016-03-24 2017-09-28 Cambridge Nanotherm Limited Multi-metal conductors with inorganic insulation
US11025031B2 (en) 2016-11-29 2021-06-01 Leonardo Electronics Us Inc. Dual junction fiber-coupled laser diode and related methods
JP7287900B2 (ja) * 2017-04-13 2023-06-06 ナイトライド ソリューションズ インコーポレイテッド 熱伝導及び電気絶縁のための装置
CN110582380B (zh) 2017-05-02 2021-01-01 艾沛克斯品牌公司 电绝缘联轴器
DE102017117165B4 (de) 2017-07-28 2023-04-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Elektronisches Bauteil und Verfahren zur Herstellung eines elektronischen Bauteils
JP6437070B2 (ja) * 2017-09-19 2018-12-12 富士機械工業株式会社 塗工装置
CN107541763A (zh) * 2017-10-11 2018-01-05 四川恒诚信电子科技有限公司 一种高导热铝基板的氧化处理方法
DE102018203390A1 (de) 2018-03-07 2019-09-12 Robert Bosch Gmbh Elektrische Vorrichtung, Verfahren zur Herstellung einer elektrischen Vorrichtung
DE102018111554A1 (de) 2018-05-15 2019-11-21 HELLA GmbH & Co. KGaA Leiterplattenaufbau zur Aufnahme wenigstens eines Halbleiterleuchtmittels
US10790731B2 (en) * 2018-05-30 2020-09-29 General Electric Company Methods of depositing coatings on electrical machine components
WO2020036998A1 (en) * 2018-08-13 2020-02-20 Lasertel, Inc. Use of metal-core printed circuit board (pcb) for generation of ultra-narrow, high-current pulse driver
US11056854B2 (en) 2018-08-14 2021-07-06 Leonardo Electronics Us Inc. Laser assembly and related methods
GB201814353D0 (en) 2018-09-04 2018-10-17 Cambridge Nanoceramix Ltd Implant with ceramic coating and method of applying a ceramic coating
TWI841603B (zh) * 2018-09-27 2024-05-11 德商漢高股份有限及兩合公司 用於熱介面之耐磨塗層
DE102018009292A1 (de) * 2018-11-26 2020-05-28 Harting Ag Elektrooptische Baugruppe mit Wärmeabführung sowie Verfahren zur Herstellung einer solchen Baugruppe
US11296481B2 (en) 2019-01-09 2022-04-05 Leonardo Electronics Us Inc. Divergence reshaping array
US11318586B2 (en) * 2019-04-03 2022-05-03 Apex Brands, Inc. Electrically isolated tool with failsafe coating
CN113646135B (zh) 2019-04-04 2023-02-03 艾沛克斯品牌公司 具有非导电扭矩传递部件的电隔离工具
EP3719181A3 (de) 2019-04-05 2020-11-18 Eloxalwerk Ludwigsburg Helmut Zerrer GmbH Verfahren zur erzeugung einer thermisch relaxierten oxidschicht und oxidschicht
JP6942157B2 (ja) * 2019-05-24 2021-09-29 株式会社豊田中央研究所 遮熱膜、被覆部材およびその製造方法
US11752571B1 (en) 2019-06-07 2023-09-12 Leonardo Electronics Us Inc. Coherent beam coupler
CN110438548B (zh) * 2019-08-20 2021-04-06 江苏国瑞液压机械有限公司 金属液压元件壳体的陶瓷化方法
EP3875636A1 (de) 2020-03-03 2021-09-08 RENA Technologies Austria GmbH Verfahren zur plasmaelektrolytischen oxidation eines metallsubstrats
AT17081U1 (de) * 2020-04-14 2021-05-15 Zkw Group Gmbh Verfahren zur Herstellung einer Isolationsschicht auf einer IMS-Leiterplatte
FR3110605B1 (fr) * 2020-05-20 2023-06-30 Lag2M Procede et installation de traitement de pieces metalliques par oxydation micro-arc
US11929298B2 (en) 2020-11-13 2024-03-12 Infineon Technologies Ag Molded semiconductor package with dual integrated heat spreaders
KR102416001B1 (ko) * 2020-11-18 2022-07-05 주식회사 네프랩 플라즈마 저항성이 향상된 금속 표면 처리 방법
WO2022245368A1 (en) * 2021-05-21 2022-11-24 Hewlett-Packard Development Company, L.P. Electrowetting surfaces
US20240074031A1 (en) * 2022-08-29 2024-02-29 Creeled, Inc. Textured metal core printed circuit boards for improved thermal dissipation
FR3143943A1 (fr) * 2022-12-16 2024-06-21 Irt Antoine De Saint Exupéry Procédé de réalisation de ligne électrique sur un substrat métallique et susbtrat obtenu par un tel procédé

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5819758B2 (ja) 1978-11-09 1983-04-19 株式会社日本軽金属総合研究所 アルミニウム若しくはその合金の電解着色法
GB2162694A (en) 1984-08-04 1986-02-05 British Aerospace Printed circuits
US4936957A (en) * 1988-03-28 1990-06-26 The United States Of America As Represented By The Secretary Of The Air Force Thin film oxide dielectric structure and method
JP2729835B2 (ja) 1989-06-12 1998-03-18 ディップソール株式会社 アルミニウム基体表面にセラミックス皮膜を形成させる方法
US5147515A (en) * 1989-09-04 1992-09-15 Dipsol Chemicals Co., Ltd. Method for forming ceramic films by anode-spark discharge
US5077595A (en) 1990-01-25 1991-12-31 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
US5066368A (en) 1990-08-17 1991-11-19 Olin Corporation Process for producing black integrally colored anodized aluminum components
US5486280A (en) * 1994-10-20 1996-01-23 Martin Marietta Energy Systems, Inc. Process for applying control variables having fractal structures
DE19504386C2 (de) * 1995-02-10 1997-08-28 Univ Dresden Tech Verfahren zur Herstellung einer gradierten Beschichtung aus Calciumphosphatphasen und Metalloxidphasen auf metallischen Implantaten
US5534356A (en) * 1995-04-26 1996-07-09 Olin Corporation Anodized aluminum substrate having increased breakdown voltage
US5687062A (en) 1996-02-20 1997-11-11 Heat Technology, Inc. High-thermal conductivity circuit board
US6248612B1 (en) * 1997-06-20 2001-06-19 Substrate Technologies, Inc. Method for making a substrate for an integrated circuit package
JPH1143799A (ja) 1997-07-24 1999-02-16 Nikon Corp 生体親和性酸化チタン皮膜の製造方法
JPH11229187A (ja) 1997-12-11 1999-08-24 Kobe Steel Ltd 絶縁性に優れた電子材料用基板及びその製造方法
US6126808A (en) 1998-03-23 2000-10-03 Pioneer Metal Finishing Method and apparatus for anodizing objects
JP3522555B2 (ja) 1998-12-01 2004-04-26 三菱住友シリコン株式会社 半導体基板の表面処理方法
DE19900603A1 (de) * 1999-01-11 2000-07-13 Bosch Gmbh Robert Elektronisches Halbleitermodul
JP2002161397A (ja) * 2000-11-22 2002-06-04 Asahi Kasei Corp 微小粒子含有陽極酸化被膜を形成した金属製成形体
US6887361B1 (en) * 2001-03-22 2005-05-03 The Regents Of The University Of California Method for making thin-film ceramic membrane on non-shrinking continuous or porous substrates by electrophoretic deposition
JP4182002B2 (ja) 2002-03-27 2008-11-19 アイル・コート・リミテッド 金属および合金にセラミック被膜を形成するプロセスと装置、およびこのプロセスによって生成される被膜
GB2386907B (en) * 2002-03-27 2005-10-26 Isle Coat Ltd Process and device for forming ceramic coatings on metals and alloys, and coatings produced by this process
SE524227C2 (sv) * 2002-07-09 2004-07-13 Lars Oestholm Anordning och metod vid alstrande av lyftkraft för utvinning av energi ur ett förbiströmmande medium
JP2004142177A (ja) 2002-10-23 2004-05-20 Fuji Photo Film Co Ltd 平版印刷版用支持体および平版印刷版原版
CN1234918C (zh) * 2003-02-27 2006-01-04 李炳生 等离子电解氧化陶瓷涂层的方法及其设备
US6919012B1 (en) * 2003-03-25 2005-07-19 Olimex Group, Inc. Method of making a composite article comprising a ceramic coating
US7780838B2 (en) 2004-02-18 2010-08-24 Chemetall Gmbh Method of anodizing metallic surfaces
US7036219B2 (en) 2004-04-01 2006-05-02 Feng Chia University Method for manufacturing a high-efficiency thermal conductive base board
CN100457981C (zh) * 2004-09-14 2009-02-04 青岛科技大学 一种对轻金属表面进行等离子微弧氧化的方法
CN100465354C (zh) * 2004-12-20 2009-03-04 中国科学院金属研究所 一种耐蚀性镁合金微弧氧化电解液及其微弧氧化方法
GB2422249A (en) 2005-01-15 2006-07-19 Robert John Morse Power substrate
JP2007154302A (ja) 2005-11-30 2007-06-21 Idx Corp アルミニウム合金陽極酸化用電源システム
WO2008120046A1 (en) * 2007-04-02 2008-10-09 Gostevs, Vladimirs Method of forming a protective ceramic coating on the surface of metal products
US8069559B2 (en) * 2007-08-24 2011-12-06 World Properties, Inc. Method of assembling an insulated metal substrate
CN101275262B (zh) * 2007-12-18 2011-12-28 华南理工大学 一种微弧氧化过程电参数的控制方法
KR101454321B1 (ko) * 2008-01-22 2014-10-23 페어차일드코리아반도체 주식회사 절연 금속 기판을 구비하는 반도체 패키지 및 그 제조방법
CN101270495B (zh) * 2008-04-21 2010-10-27 华南理工大学 合金表面微弧氧化制备防腐抗磨陶瓷涂层的方法
KR101285485B1 (ko) 2008-12-26 2013-07-23 니혼 파커라이징 가부시키가이샤 금속의 전해 세라믹스 코팅방법, 금속의 전해 세라믹스 코팅용 전해액 및 금속재료
CA2819313A1 (en) 2011-02-08 2012-08-16 Cambridge Nanolitic Limited Non-metallic coating and method of its production
US8804339B2 (en) 2011-02-28 2014-08-12 Toyota Motor Engineering & Manufacturing North America, Inc. Power electronics assemblies, insulated metal substrate assemblies, and vehicles incorporating the same
EP2940084B1 (en) * 2012-12-27 2017-11-01 Zebra Co., Ltd. Water-based ink composition and water-based ballpoint pen
JP2017009901A (ja) * 2015-06-25 2017-01-12 日本精機株式会社 光変調素子モジュール及び投写型表示装置

Also Published As

Publication number Publication date
CN103339298B (zh) 2017-01-18
US9551082B2 (en) 2017-01-24
GB2497063A (en) 2013-05-29
CN103339298A (zh) 2013-10-02
JP2014506728A (ja) 2014-03-17
WO2012107754A9 (en) 2013-03-07
GB201306441D0 (en) 2013-05-22
EA201390661A1 (ru) 2014-04-30
HK1185925A1 (en) 2014-02-28
EP2673403B1 (en) 2018-11-14
EP2673403A1 (en) 2013-12-18
KR20140004181A (ko) 2014-01-10
EA201390824A1 (ru) 2014-02-28
EP2673402A2 (en) 2013-12-18
US20140293554A1 (en) 2014-10-02
JP2014505174A (ja) 2014-02-27
MX2013009071A (es) 2014-01-31
GB2499560A (en) 2013-08-21
CN103339297A (zh) 2013-10-02
WO2012107754A3 (en) 2013-01-10
GB2499560B (en) 2014-01-22
ES2638666T3 (es) 2017-10-23
WO2012107754A2 (en) 2012-08-16
EP2673402B1 (en) 2017-08-16
HK1187964A1 (en) 2014-04-17
US9677187B2 (en) 2017-06-13
JP6061202B2 (ja) 2017-01-18
MX2013008785A (es) 2014-01-24
TW201303086A (zh) 2013-01-16
US20160186352A1 (en) 2016-06-30
WO2012107755A1 (en) 2012-08-16
CA2824541A1 (en) 2012-08-16
JP6126018B2 (ja) 2017-05-10
TW201241240A (en) 2012-10-16
GB2497063B (en) 2013-10-30
KR20140048849A (ko) 2014-04-24
CN103339297B (zh) 2016-10-19
TWI558853B (zh) 2016-11-21
TWI564437B (zh) 2017-01-01
GB201311244D0 (en) 2013-08-14
KR101890966B1 (ko) 2018-08-22
CA2819313A1 (en) 2012-08-16
KR101890967B1 (ko) 2018-08-22

Similar Documents

Publication Publication Date Title
ES2699495T3 (es) Sustrato de metal aislado
US20150118391A1 (en) Thermal management circuit materials, method of manufacture thereof, and articles formed therefrom
US10299374B2 (en) Flexible electronic substrate
KR100917841B1 (ko) 전자부품 모듈용 금속 기판과 이를 포함하는 전자부품 모듈및 전자부품 모듈용 금속 기판 제조방법
JP2008527733A (ja) 電力基板
KR101027422B1 (ko) 엘이디 어레이 기판
US20160286644A1 (en) Metal substrate with insulated vias
JP2008147208A (ja) 電気回路用放熱基板の製造方法
KR101037168B1 (ko) 절연 및 방열성능이 향상된 방열피씨비 및 이의 제조방법
JP2017001310A (ja) 熱伝導性に優れた陽極酸化皮膜及びそれを含む積層構造体
US20240328024A1 (en) Durable porous structures and electronics devices incorporating the same
KR101157446B1 (ko) 고방열용 메탈 인쇄회로 기판 및 그 제조방법
KR19980045663A (ko) 하이브리드 집적회로 기판 제조방법
JPH0488660A (ja) 実装部材
Hsu et al. A monolithic aluminum circuit board structure