KR20140048849A - 절연 금속 기판 - Google Patents

절연 금속 기판 Download PDF

Info

Publication number
KR20140048849A
KR20140048849A KR1020137023446A KR20137023446A KR20140048849A KR 20140048849 A KR20140048849 A KR 20140048849A KR 1020137023446 A KR1020137023446 A KR 1020137023446A KR 20137023446 A KR20137023446 A KR 20137023446A KR 20140048849 A KR20140048849 A KR 20140048849A
Authority
KR
South Korea
Prior art keywords
ims
coating
substrate
ceramic coating
less
Prior art date
Application number
KR1020137023446A
Other languages
English (en)
Other versions
KR101890967B1 (ko
Inventor
파벨 사시코브
지내디 코무토브
알렉세이 예로킨
서게이 우소브
Original Assignee
캠브리지 나노썸 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from GBGB1102174.8A external-priority patent/GB201102174D0/en
Priority claimed from GBGB1117002.4A external-priority patent/GB201117002D0/en
Application filed by 캠브리지 나노썸 리미티드 filed Critical 캠브리지 나노썸 리미티드
Publication of KR20140048849A publication Critical patent/KR20140048849A/ko
Application granted granted Critical
Publication of KR101890967B1 publication Critical patent/KR101890967B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C25D11/024—Anodisation under pulsed or modulated current or potential
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/005—Apparatus specially adapted for electrolytic conversion coating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C25D11/026—Anodisation with spark discharge
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C25D11/04—Anodisation of aluminium or alloys based thereon
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C25D11/04—Anodisation of aluminium or alloys based thereon
    • C25D11/06—Anodisation of aluminium or alloys based thereon characterised by the electrolytes used
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C25D11/26—Anodisation of refractory metals or alloys based thereon
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C25D11/30—Anodisation of magnesium or alloys based thereon
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C25D11/32—Anodisation of semiconducting materials
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00—Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02—Anodisation
    • C25D11/34—Anodisation of metals or alloys not provided for in groups C25D11/04 - C25D11/32
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D13/00—Electrophoretic coating characterised by the process
    • C25D13/02—Electrophoretic coating characterised by the process with inorganic material
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D13/00—Electrophoretic coating characterised by the process
    • C25D13/18—Electrophoretic coating characterised by the process using modulated, pulsed, or reversing current
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D15/00—Electrolytic or electrophoretic production of coatings containing embedded materials, e.g. particles, whiskers, wires
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/12—Process control or regulation
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18—Electroplating using modulated, pulsed or reversing current
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • C25D5/611—Smooth layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/615—Microstructure of the layers, e.g. mixed structure
    • C25D5/617—Crystalline layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/623—Porosity of the layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/021—Components thermally connected to metal substrates or heat-sinks by insert mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/053—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an inorganic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0116—Porous, e.g. foam
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0315—Oxidising metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1147—Sealing or impregnating, e.g. of pores
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/13—Hollow or container type article [e.g., tube, vase, etc.]
    • Y10T428/131—Glass, ceramic, or sintered, fused, fired, or calcined metal oxide or metal carbide containing [e.g., porcelain, brick, cement, etc.]
    • Y10T428/1317—Multilayer [continuous layer]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y10T428/249953—Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y10T428/249967—Inorganic matrix in void-containing component
    • Y10T428/249969—Of silicon-containing material [e.g., glass, etc.]

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Electrochemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Inorganic Chemistry (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Automation & Control Theory (AREA)
  • Ceramic Engineering (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)
  • Physical Vapour Deposition (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Furnace Charging Or Discharging (AREA)
  • Elimination Of Static Electricity (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Electrolytic Production Of Non-Metals, Compounds, Apparatuses Therefor (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

디바이스를 지지하기 위한 절연 금속 기판(IMS)은 금속성 기판 표면의 일부의 산화에 의해 적어도 일부 형성된 세라믹 코팅을 갖는 금속성 기판을 포함한다. 세라믹 코팅은 50㎸ ㎜-1 초과의 절연 강도 및 5Wm-1K-1 초과의 열전도도를 갖는다.

Description

절연 금속 기판{INSULATED METAL SUBSTRATE}
본 발명은 절연 금속 기판, 예를 들어 전자, 광전자, 마이크로파, RF 및 전기 디바이스를 지지하기 위해 사용되는 절연 금속 기판에 관한 것이다.
전자, 광전자, 마이크로파, RF 및 전기 디바이스는 통상적으로 지지체를 제공하고 디바이스로부터 열을 제거하도록 작용하는 기판 상에 장착된다. 이러한 기판에 대한 주요 요건들은 이러한 기판들이 충분한 절연 강도(dielectric strength) 및 양호한 열전도도를 가져야 한다는 것이다. 그 위에 이러한 디바이스가 장착될 수 있는 기판은 절연 금속 기판(insulated metal substrate: IMS)으로서 알려져 있다.
절연 금속 기판(IMS)은 통상적으로 높은 비열 에너지(specific heat energy)를 생성시키는 전자 디바이스용으로, 예를 들어 고출력 전자기기, 고체 상태 조명, 전기통신 및 집광형 광발전 적용에서 사용된다. IMS는 대개 한쪽 측면 또는 양쪽 측면이 유전체 물질의 절연 층에 의해 덮인 금속 시트 베이스(metal sheet base)를 포함하며, 이는 예를 들어 폴리머, 예를 들어 수지, 플루오로폴리머, 폴리이미드 및 열전도성 세라믹 분말 등으로 충전된 이들의 복합물일 수 있다. 종종 금속 코어 인쇄 회로 기판(Metal Core Printed Circuit Boards: MC PCB)으로서 명명되는 이러한 시트 IMS는 대개 열 계면 물질 층을 통해 히트 싱크(heat sink)에 부착된다.
열 경로를 축소시키기 위하여, 유전체 층은 GB 2162694호에 기술된 바와 같은 양극 산화(anodising) 또는 미국특허 2008257585 A1호에 기술된 바와 같은 플라즈마 전해 산화(PEO)를 이용함으로써 히트 싱크 상에 직접적으로 형성될 수 있다.
금속판, 히트 싱크, 디바이스 바디 또는 지지 프레임일 수 있는 IMS는 디바이스의 회로망으로부터 전기 절연을 확보하여 디바이스가 단락되는 것을 막거나 방해하기 위하여, 높은 절연 강도를 갖는 유전체 물질을 필요로 한다. 유전체 물질의 열전도도는 또한 디바이스에 의해 발생되는 열을 소멸시키기 위해 요구되는데, 이러한 열의 발생은 디바이스의 성능, 신뢰성 및 수명에 악영향을 미친다. 일반적으로, 증가된 절연 강도는 IMS가 보다 얇은 절연 층을 갖도록 하며, 이는 IMS 열저항을 (절연 물질의 열전도도와 동일하게) 감소시킨다.
RF 및 마이크로파 적용을 위하여, IMS가 높은 유전율(dielectric constant)을 갖는 유전체 물질을 포함하는 것이 이로울 수 있다.
본 발명의 목적은 개선된 성질들을 지닌 IMS를 제공하기 위한 것이다.
본 발명은 이의 여러 양태에서, 하기에서 참조될 첨부된 독립항에서 규정된 바와 같은 디바이스를 지지하기 위한 절연 금속 기판을 제공한다. 본 발명의 바람직하거나 유리한 특징들은 여러 종속항들에서 기술된다.
제1 양태에서, 본 발명은 디바이스를 지지하기 위한 절연 금속 기판(IMS)을 제공할 수 있다. IMS는 금속성 기판 표면의 일부의 산화에 의해 적어도 일부 형성된 세라믹 코팅을 갖는 금속성 기판을 포함한다. 세라믹 코팅은 50 KW/㎜보다 큰 절연 강도 및 5W/mK보다 큰 열전도도를 갖는다.
바람직하게는, 코팅의 두께는 500 마이크로미터 미만, 바람직하게는 100 마이크로미터 미만이다. 두께는 500 나노미터 내지 500 마이크로미터일 수 있다. 코팅은 바람직하게는 기판의 금속 성분의 하나 이상의 옥사이드를 포함한다.
바람직한 구체예에서, 코팅은 공극률(porosity)을 가지며, 비-금속성 코팅의 표면에 규정된 기공은 500 나노미터 미만의 평균 크기 또는 평균 직경을 갖는다.
제2 양태에서, 본 발명은 두께가 500 나노미터 내지 500 마이크로미터인 세라믹 코팅을 포함하는 절연 금속 기판(IMS)을 제공할 수 있다. 세라믹 코팅은 금속성 기판의 산화에 의해 적어도 일부 형성된다. 코팅은 바람직하게는 기판의 금속 성분의 하나 이상의 옥사이드를 포함한다.
코팅은 500 나노미터 미만의 평균 그레인 크기(average grain size)를 갖는 결정질 구조를 갖는다. 코팅은 공극률을 가지며, 코팅의 표면에 규정된 기공은 500 나노미터 미만의 평균 크기 또는 평균 직경을 갖는다.
PEO 기술에 의해 형성된 세라믹 코팅은 500 나노미터보다 상당히 큰 크기의 기공을 갖는다. 반대로, 본 발명의 이러한 양태에 따른 IMS 상의 나노스케일의 공극률은 여러 유익한 기계적 및 전기적 성질에 기여할 수 있다. 예를 들어, 낮은 평균 기공 직경은 코팅의 절연 강도를 개선시킬 수 있다. 높은 절연 강도는 임의 특정 적용을 위한 사전 결정된 최소 절연 강도를 달성하기 위해 요구되는 코팅 두께가 낮아지며, 이는 또한 코팅의 열전도도를 개선시킬 수 있음을 의미한다. 또한, 기공 크기가 작을수록 또한 코팅을 통한 열 흐름 경로를 개선시킴으로써 코팅의 열전도도를 개선시킬 수 있다.
바람직하게는, 코팅의 기공은 400 나노미터 미만, 특히 바람직하게는 300 나노미터 미만의 평균 크기를 갖는다.
본원에서 사용되는 용어 금속성(metallic) 및 반-금속성(semi-metallic)은 넓은 부류의 물질을 기술하는 것으로 의도된다. 이에 따라, 이러한 용어는 순수한 알루미늄 또는 마그네슘과 같은 원소 금속 및 규소와 같은 원소 반-금속 뿐만 아니라 하나 이상의 원소의 합금, 및 금속간 화합물을 기술한다. 실제로, 본 발명의 방법에서 사용되는 기판은 상업적으로 입수 가능한 금속성 또는 반-금속성 조성물일 것이다.
여러 금속들은 IMS를 형성시키기 위해 그 위에 코팅이 형성되는 기판으로서 사용하기에 적합할 수 있다. 적합한 물질은 밸브 금속(valve metal)으로서 분류된 금속들을 포함할 수 있다. IMS는 바람직하게는 알루미늄, 마그네슘, 티타늄, 지르코늄, 탄탈, 베릴륨, 또는 임의 이러한 금속들의 합금 또는 금속간 화합물로부터 제조된 기판으로부터 형성될 수 있다.
IMS 적용을 위하여, 코팅의 절연 강도가 특히 중요하다. 본 발명의 임의 양태에 따른 IMS의 코팅은 유리하게 50 내지 120㎸ ㎜-1의 절연 강도를 제공할 수 있다. 바람직하게는, 코팅은 60 내지 100㎸ ㎜-1 범위의 절연 강도를 제공한다.
IMS 적용을 위하여, 코팅의 열전도도가 높은 것이 바람직하다. 절연 코팅은 작업 전자 부품 또는 디바이스와 기판 사이에 전기적 절연을 제공함과 동시에 이러한 부품에서 기판으로 열을 전도시키기 위해 요구된다. 이에 따라, 본 발명의 임의 양태에 따른 IMS의 코팅이 4 또는 5W/mK보다 큰, 예를 들어 4 내지 15W/mK의 열전도도를 갖는 것이 유리할 수 있다. 바람직하게는, 열전도도는 5 내지 14W/mK이다.
일부 IMS 적용을 위하여, 유전체 코팅이 높은 유전율을 갖는 것이 바람직할 수 있다. 높은 유전율은 IMS가 RF 또는 마이크로파 적용에서 사용되도록 의도될 때 특히 바람직할 수 있다. 바람직하게는, IMS는 7보다 큰 유전율을 갖는 유전체 코팅을 포함한다. 바람직하게는, 유전율은 7.5보다 크거나 8보다 크다. 바람직하게는, 유전체 코팅은 7 내지 12, 예를 들어 7.5 내지 10이다.
금속 기판 상에 형성된 세라믹 코팅의 여러 물리적 성질들은 어느 정도 세라믹 코팅의 미세 결정 크기 또는 그레인 크기에 의존적이다.
바람직하게는, 본 발명의 임의 양태에 따른 IMS의 코팅은 결정질 세라믹 코팅이며, 바람직하게는, 코팅은 200 나노미터 미만, 특히 바람직하게는 100 나노미터, 예를 들어 약 50 나노미터 또는 40 나노미터의 평균 직경을 갖는 그레인(grain)을 포함한다. 그레인은 대안적으로 결정 또는 미세 결정으로서 지칭될 수 있다. 이에 따라, IMS의 바람직한 구체예는 나노구조화된 코팅 또는 나노세라믹 코팅으로서 기술될 수 있는 코팅을 포함할 수 있는데, 이는 나노미터 스케일의 크기 또는 치수를 갖는 물리적 특징들을 갖기 때문이다. 미세한 그레인 크기는 구조적 균질성, 및 경도, 내마모성과 같은 성질들을 개선시킬 수 있다. 미세한 그레인 크기는 또한 세라믹 물질의 열전도도, 절연 강도 및 유전율을 증가시킬 수 있다. 보다 매끄러운 표면은 또한 미세한 그레인 크기의 결과로서 발달될 수 있다.
양극 산화 공정(anodising process)에 의해 금속 기판 상에 형성된 코팅은 고도로 다공성인 경향이 있다. 양극 산화처리된 코팅은 또한 대개 비정질 구조(즉, 양극 산화처리된 코팅은 거의 결정질이 아님) 및 개방된 컬럼-유사 구조를 갖는다. 통상적인 양극 코팅의 규칙적인 컬럼-유사 구조는 코팅이 특히 코팅의 열 사이클링(thermal cycling) 후에 크랙의 형성에 취약하게 할 수 있다. 크랙 형성에 대한 취약성은 파워 디바이스(power device)에서 양극 코팅의 적용을 제한한다. 특히, 유전체 층이 양극 코팅 공정에 의해 형성된 IMS는 일반적으로 코팅의 열 사이클링이 최소화될 수 있는 저출력 적용으로 제한된다. 이에 따라, 양극 산화 공정에 의해 형성된 유전체 코팅을 갖는 IMS가 여러 저출력 적용을 위해 적합할 수 있지만, 이러한 코팅은 고출력 적용을 위한 충분한 내전압 또는 열전도도를 가지지 못한다.
PEO 공정에 의해 형성된 코팅은 결정질이지만, 평균 공극률 크기가 높아지는데 어렵다. 이는 유전체 성질 및 열전도도를 제한한다.
약간 발전된 IMS는 최대 3W/mK의 높은 열전도도를 갖는 세라믹 충전된 폴리머를 기반으로 한 유전체 코팅을 사용하여 형성된다. 이러한 높은 열전도도는 물질 중에 비교적 큰 세라믹 입자의 존재에 기인한 것이다. 그러나, 이러한 물질의 절연 층을 사용함으로써 얻어질 수 있는 최소 두께는 세라믹 입자의 존재로 인하여 제한된다. 예를 들어, 버퀴스트(Bergquist)(상표명)에 의해 형성된 IMS 물질의 코팅은 38 마이크론의 최소 두께를 갖는다. 듀퐁(Dupont)(상표명)는 17 마이크론의 최소 두께를 갖는 폴리이미드 기반 유전체 물질을 갖는 IMS를 형성시킨다. 본 발명의 임의 양태에 따른 IMS는 17 마이크로미터보다 얇은 유전체 코팅으로 형성될 수 있으며, 여기서 이러한 코팅 두께는 바람직하다.
표 1: 본 발명의 코팅과 다른 공지된 유전체 간의 유전체 층 성질의 비교
Figure pct00001
본 발명의 특정 구체예에 따른 IMS 상에 형성된 IMS 코팅의 유전체 성질과 다른 공지된 유전체 코팅의 유전체 성질의 비교는 상기 표 1에 제공된다.
본 발명의 임의 양태에 따른 IMS는 바람직하게는 전자 디바이스, 광전자 디바이스, 마이크로파 또는 RF 디바이스 또는 전기 디바이스를 지지하기 위한 IMS이다. 비-금속성 코팅의 두께는 바람직하게는 40 마이크로미터 미만, 특히 바람직하게는 20 마이크로미터 미만 또는 10 마이크로미터 미만이다. 코팅이 얇을수록, 코팅을 가로지르는 열전달이 더욱 효율적이며, 이에 따라 코팅이 보다 낮은 두께, 예를 들어 1 또는 2 마이크로미터 내지 10 마이크로미터 범위의 두께를 갖는 것이 특히 유리할 수 있다.
본 발명의 일 구체예에 따른 IMS는 바람직하게는 11 마이크론 미만의 코팅 두께를 가질 수 있으며, 이러한 코팅은 500V DC보다 큰 항복 전압 및 0.02℃ ㎠/W 미만의 열저항을 갖는다.
본 발명의 일 구체예에 따른 IMS는 31 마이크로미터 미만의 두께, 1.5㎸ DC보다 큰 항복 전압 및 0.07℃ ㎠/W보다 낮은 열저항을 갖는 코팅을 가질 수 있다.
본 발명의 임의 양태에 따른 IMS는 금속 또는 반-금속 기판 또는 부품의 일부에 선택적으로 적용된 유전체 코팅을 포함할 수 있다. 기판 또는 부품은 임의 요망되는 형상을 가질 수 있고, 평평한 보드, 히트-싱크, 히트 파이프, 냉각 디바이스, 또는 발광 프레임 또는 바디와 같은 부품을 형성할 수 있다. 그 위에 코팅이 형성되는 기판 또는 부품은 예를 들어 코팅이 단지 유전체 기능성이 요망되는 사전결정된 영역에만 적용되도록 마스킹될 수 있다.
코팅에 존재하는 임의 기공을 채우는 것이 요망될 수 있다. 이에 따라, 본 발명의 임의 양태에 따른 IMS는 코팅의 임의 기공을 채우기 위하여 적합한 유기 또는 무기 물질에 의해 시일링되거나 함침된 유전체 코팅을 포함할 수 있다. 적합한 시일링 물질은 예를 들어 수지, 플루오로폴리머, 폴리이미드, 메타크릴레이트, 폴리에스테르, 물 유리 또는 졸-겔 물질일 수 있다. 이러한 적합한 시일링 물질의 리스트는 완전한 것은 아니며, 당업자는 다른 적합한 물질을 확인할 수 있을 것이다. 시일링 물질은 다수의 공지된 방법에 의해, 예를 들어 딥핑(dipping), 스프레잉(spraying), 진공 시일링(vacuum sealing) 및 PVD 및 CVD 증착 기술에 의해 코팅에 적용될 수 있다.
본 발명의 임의 양태에 따른 IMS는 코팅의 표면 상에 형성된 금속 접촉층 또는 구역을 추가로 포함할 수 있다. 이러한 접촉층 또는 구역은 스크린 프린팅, 금속 잉크 프린팅, 무전해 금속화, 갈바니 금속화(galvanic metallisation), 금속 호일의 접착제 접합, 사전-제작된 플렉스 회로의 접합, 화학적 증기 증착(CVD) 및 플라즈마 증기 증착(PVD) 금속화와 같은 임의 통상적인 기술에 의해 제공될 수 있다.
금속 접촉층은 전술된 바와 같이 형성된 코팅에 금속성 호일, 예를 들어 구리 호일 또는 사전-제작된 플렉스 회로를 접합시키기 위하여 열전도성 접착제를 사용함으로써 형성될 수 있다. 적합한 열전도성 접착제는 수지, 폴리이미드 또는 플루오로폴리머 및 코팅의 표면에 금속 층을 접합시키기 위한 다른 접착제들을 포함한다. 접착제를 사용한 접합은 코팅의 임의 기공으로의 접합 물질의 침투에 의해 수행될 수 있다. 이러한 침투는 증가된 항복 전압을 갖는 복합 유전체 층을 생성시킬 수 있다.
본 발명의 임의 양태에 따른 IMS는 비-금속성 코팅의 표면 상에 형성된 금속 접촉층을 금속성 또는 반-금속성 기판과 연결시키는 금속 열적 바이어스(metal thermal bias)를 포함할 수 있다. 이러한 바이어스는 코팅의 형성 이전에 마스킹 공정에 의해 형성될 수 있다. 바이어스는 코팅이 형성된 이후 에칭 공정에 의하여 또는 세라믹 층의 레이저 절제에 의하여 형성될 수 있다.
다수의 금속들이 IMS를 위한 기판으로서 사용될 수 있지만, 기판이 알루미늄, 마그네슘, 티타늄, 지르코늄, 탄탈, 베릴륨, 또는 임의 이러한 금속의 합금 또는 금속간 화합물을 포함하는 물질의 군으로부터 선택되는 것이 바람직하다.
본 발명의 일 양태에 따른 IMS의 바람직한 구체예는 금속성 기판 표면의 일부의 전해 산화에 의해 적어도 일부 형성된 세라믹 코팅을 갖는 금속성 기판으로서, 세라믹 코팅이 50㎸ ㎜-1보다 큰 절연 강도, 5W m-1 K-1보다 큰 열전도도, 500 나노미터 내지 500 마이크로미터의 두께, 및 500 나노미터 미만의 평균 그레인 크기를 갖는 결정질 구조를 가지며 세라믹 코팅의 표면에 규정된 기공이 500 나노미터 미만의 평균 직경을 갖는 금속성 기판을 포함할 수 있다.
RF 또는 마이크로파 적용을 위해 특히 적합한 본 발명의 일 양태에 따른 IMS의 바람직한 구체예는 금속성 기판 표면의 일부의 전해 산화에 의해 적어도 일부 형성된 세라믹 코팅을 갖는 금속성 기판으로서, 세라믹 코팅이 50㎸ ㎜-1보다 큰 절연 강도, 5W m-1 K-1보다 큰 열전도도, 500 나노미터 내지 500 마이크로미터의 두께, 500 나노미터 미만의 평균 그레인 크기를 갖는 결정질 구조 및 7보다 큰 유전율을 가지며 세라믹 코팅의 표면에 규정된 기공이 500 나노미터 미만의 평균 직경을 갖는 금속성 기판을 포함할 수 있다.
본 발명의 임의 양태에 따라 IMS를 형성시키기 위하여, 요망되는 성질들을 지닌 비-금속성 코팅은 금속성 또는 반-금속성 기판 상에 형성된다. 금속성 접촉층, 트랙 및 패드는 이후에 요망되는 경우에 또는 요망되는 바와 같이, 비-금속성 코팅 상에 형성될 수 있다.
본 발명의 일 양태에 따른 IMS를 형성시키는 바람직한 방법은 수성 전해질 및 전극을 수용하는 전해 챔버에 금속성 또는 반-금속성 기판을 정위시키는 단계를 포함한다. 적어도 그 위에 결정질 세라믹 코팅을 형성시키기 위해 요망되는 기판의 표면 및 전극의 일부는 수성 전해질과 접촉된다. 기판은 예를 들어 히트 싱크로서 형상화될 수 있고, 그 위에 코팅을 형성시키기 위해 요망되는 평평한 표면을 포함할 수 있다.
본 방법은 일련의 교번 극성(alternating polarity)의 전압 펄스를 사전결정된 기간 동안 인가함으로써 기판을 전극에 대해 전기적으로 바이어싱시키는 추가 단계를 포함한다. 포지티브 전압 펄스(positive voltage pulse)는 기판을 전극에 대해 양극으로 바이어싱시키며 네가티브 전압 펄스는 기판을 전극에 대해 음극으로 바이어싱시킨다. 포지티브 전압 펄스의 진폭은 정전위적으로 조절되고, 즉 전압에 대해 조절되며, 네가티브 전압 펄스의 진폭은 정전류적으로 조절되고, 즉 전류에 대해 조절된다.
포지티브 펄스가 정전위적으로 조절되며 네가티브 펄스가 정전류적으로 조절되는 일련의 교번 극성의 전압 펄스를 인가함으로써, 실질적인 수준의 마이크로-방전을 유도시키지 않으면서 기판에 고전압의 펄스를 인가하는 것이 가능하다. 비-금속성 코팅의 형성 동안에 마이크로-방전 사건을 최소화하거나 방지함으로써, 표면 거칠기 및 코팅 공극률의 크기와 같은 코팅 파라미터를 조절하는 것이 가능할 수 있다. 이에 따라, 이러한 공정을 조절함으로써, 요망되는 경우에 500 나노미터보다 낮은 평균 기공 크기를 갖는 코팅이 형성될 수 있다.
포지티브 및 네가티브 전압 펄스가 각 전압 펄스 동안에 전류 스파이크(current spike)의 발달을 방지하도록 형상화(shaping)되는 것이 유리할 수 있다. 전류 스파이크는 코팅의 파괴 및 마이크로-방전과 관련이 있다. 전류 스파이크를 방지하도록 전압 펄스를 형상화시킴으로써, 마이크로-방전은 크게 감소되거나 제거될 수 있다. 마이크로-방전은, 종래 기술의 PEO 코팅 기술과 관련하여 상기에서 논의된 바와 같이, 여러 코팅 성질들에, 예를 들어 코팅의 평균 기공 크기 및 결과로서 코팅의 절연 강도에 악영향을 미친다.
포지티브 및 네가티브 전압 펄스 중 하나 또는 둘 모두의 형상은 실질적으로 사다리꼴 형상인 것이 특히 유리할 수 있다.
세라믹 코팅을 형성시키기 위한 기판에서의 물질의 전환은 포지티브 전압 펄스 동안 일어나는데, 여기서 기판은 전극에 대해 양극으로 바이어싱된다. 코팅은 수성 전해질 중의 산소 함유 종이 기판 물질 자체와 반응함에 따라 형성된다. 연속적인 포지티브 전압 펄스에 걸쳐, 비금속성 코팅의 두께는 증가한다. 코팅의 두께가 증가함에 따라, 코팅의 전기 저항은 증가하고 인가된 전압에 대해 보다 적은 전류가 흐른다. 이에 따라, 포지티브 전압 펄스 각각의 피크 전압이 사전결정된 기간에 걸쳐 일정한 것이 바람직하지만, 각 연속적인 전압 펄스에 따른 전류 흐름은 사전결정된 기간에 걸쳐 감소할 수 있다.
코팅 두께가 증가함에 따라, 코팅의 저항이 증가하며, 이에 따라 각 연속적인 네가티브 전압 펄스 동안에 코팅을 통과하는 전류는 코팅의 저항 가열(resistive heating)을 야기시킨다. 네가티브 전압 펄스 동안의 이러한 저항 가열은 코팅에서 증가된 수준의 확산에 기여할 수 있고, 이에 따라 발달하는 코팅 냉서 결정화 및 그레인(grain) 형성의 공정을 보조할 수 있다. 바람직하게는 마이크로-방전이 실질적으로 방지되는 이러한 방식으로 세라믹 코팅의 형성을 조절함으로써, 매우 작은 스케일의 미세결정(crystallite) 또는 그레인 크기를 갖는 조밀한 코팅(dense coating)이 형성될 수 있다. 바람직하게는, 형성된 코팅의 그레인 크기는 200 나노미터 미만, 특히 바람직하게는 100 나노미터 미만, 예를 들어, 50 나노미터 미만이다.
용어 그레인 크기(grain size)는 코팅에서 그레인 또는 결정의 평균 치수를 가로지르는 거리를 지칭한다.
전압 펄스의 펄스 반복 주파수는 0.1 내지 20㎑, 바람직하게는 1.5 내지 15㎑, 또는 2 내지 10㎑일 수 있다. 예를 들어, 유리한 펄스 반복 주파수는 2.5㎑ 또는 3㎑ 또는 4㎑일 수 있다. 낮은 펄스 반복 주파수에서, 코팅은 장기간 성장된 후에 장기간의 옴 가열을 격게 된다. 이에 따라, 얻어진 코팅은 보다 높은 펄스 반복 주파수가 사용되는 경우보다 더욱 조악한 구조 또는 표면 프로파일을 가질 수 있다. 펄스 반복 주파수가 높을수록, 보다 미세한 구조 및 보다 매끄러운 코팅 표면이 형성될 수 있지만, 이러한 공정의 코팅 속도 및 효율은 감소할 수 있다.
본 방법이 알칼리성 수용액인 전해질, 바람직하게는 9 또는 그 초과의 pH를 갖는 전해질에서 수행되는 것이 유리할 수 있다. 바람직하게는, 전해질은 1mS ㎝-1보다 큰 전기 전도도를 갖는다. 적합한 전해질은 알칼리 금속 하이드록사이드, 특히 칼륨 하이드록사이드 또는 소듐 하이드록사이드를 포함하는 알칼리 금속 하이드록사이드를 포함한다.
전해질이 콜로이드성이고 수성 상에 분산된 고체 입자를 포함하는 것이 특히 유리할 수 있다. 특히 바람직하게는, 전해질은 100 나노미터 미만의 입자 크기를 갖는 소정 비율의 고체 입자를 포함한다.
입자 크기는 입자의 가장 큰 치수의 길이를 지칭한다.
인가된 전압 펄스 동안 발생되는 전기장은 수성 상에 분산된 정전기적으로 하전된 고체 입자를 그 위에 비금속성 코팅이 성장하는 기판의 표면 쪽으로 이동되게 한다. 고체 입자가 성장하는 세라믹 코팅과 접촉함에 따라, 이러한 것들은 코팅과 반응할 수 있고 코팅에 혼입될 수 있다. 이에 따라, 콜로이드성 전해질이 사용되는 경우에, 코팅은 금속성 기판 표면의 일부의 산화에 의해 형성된 세라믹 물질 및 전해질로부터 유도된 콜로이드성 입자 둘 모두를 포함할 수 있다.
기판 상의 코팅 형성은 포지티브, 양극, 전압 펄스 동안에 발생된다. 코팅을 성장시키기 위하여, 기판 물질과 전해질 간의 연결이 유지되어야 한다. 성장하는 코팅은 완전히 조밀하지는 않고 소정 정도의 공극률을 갖는다. 기판 물질과 전해질 간의 연결은 이러한 공극률을 통하여 유지된다. 전해질이 콜로이드성이고 고체 입자를 포함하는 경우에, 세라믹 코팅의 형성에서 내재하는 공극률은 실질적으로 변경될 수 있다. 수성 상에 분산된 비금속성 고체 입자는 전기장 하에서 성장하는 코팅의 기공으로 이동할 수 있다. 기공 내로 이동된 후에, 고체 입자들은 예를 들어, 소결 공정에 의해 코팅 및 기공으로 이동된 다른 고체 입자 둘 모두와 반응할 수 있다. 이러한 방식으로, 기공의 치수는 실질적으로 감소되며 코팅의 공극률이 변경되어 나노공극률로서 나타난다. 예를 들어, 코팅에서 기공의 최대 치수는 1 또는 그 초과의 마이크로미터 어크로스(micrometer across)에서 400 나노미터 어크로스 미만 또는 300 나노미터 어크로스 미만으로 감소될 수 있다.
공극률을 감소시킴으로써, 코팅의 밀도는 증가된다. 또한, 코팅을 통한 공극률 치수의 감소는 코팅의 절연 강도 및 열전도도를 실질적으로 증가시킬 수 있다.
전해질은 공정의 개시로부터 존재하는 고체 입자를 포함할 수 있으며, 즉 입자들은 초기에 전해질 용액에 존재할 수 있다. 대안적으로, 고체 입자는 코팅 공정 동안에 수성 전해질에 첨가될 수 있다. 이러한 방식으로, 성장하는 코팅의 조성 및/또는 구조는 코팅이 성장하는 동안 조절될 수 있다.
고체 입자가 세라믹 입자, 예를 들어, 결정질 세라믹 입자 또는 유리 입자이며 소정 비율의 입자가 100 나노미터 미만의 최대 치수를 갖는 것이 바람직하다. 고체 입자가 규소, 알루미늄, 티타늄, 철, 마그네슘, 탄탈 및 희토류 금속을 포함하는 군으로부터 선택된 원소의 하나 이상의 금속 옥사이드 또는 하이드록사이드인 것이 특히 바람직하다.
본 발명의 일 양태에 따른 IMS를 형성시키는 다른 바람직한 방법은 수성 상에 분산된 고체 입자를 포함하는 콜로이드성 전해질을 수용하는 전해 챔버에 기판을 정위화시키는 단계를 포함한다. 챔버는 또한 전극을 수용한다. 적어도 기판의 표면 및 전극의 일부는 전해질과 접촉되도록 배열된다. 본 방법은 사전결정된 시간 기간 동안 기판을 전극에 대해 전기적으로 바이어싱시켜 기판의 표면 상에 세라믹 유전체 코팅을 형성시키는 단계를 포함한다. 일련의 양극성 전기 펄스(bipolar electric pulse)는, 기판의 극성이 전극에 대해 양극에서 전극에 대해 음극으로 순환하도록 인가된다. 세라믹 코팅은 기판이 전극에 대해 양극인 순환 기간 동안에 형성된다. 콜로이드성 전해질로부터의 고체 입자는 특유의 등전점을 가지며, 이러한 등전점에 해당하는 pH는 전해질의 수성 상의 pH와 1.5 이상 차이가 난다. 양극성 전기 펄스의 인가 동안에, 고체 입자는 인가된 전기장의 영향 하에서 기판의 표면 쪽으로 이동하고 비금속성 층에 혼입되어 비금속성 코팅을 형성시킨다.
전술된 방법과 관련하여, 그 동안 공정이 수행되는 사전결정된 시간은 의도된 목적을 위해 코팅의 적합한 두께를 제공하도록 요구되는 임의 시간일 수 있다. 통상적으로, 사전결정된 시간은 1분 내지 2시간일 수 있다. 코팅의 발달 속도는 기판을 전극에 대해 바이어싱시키기 위해 사용되는 파형, 및 방법이 콜로이드성 전해질을 사용하는 경우에, 콜로이드성 전해질 중의 입자의 밀도 및 크기를 포함하는 여러 인자들에 의존적일 수 있다. 사전결정된 시간이 2분 내지 30분, 예를 들어 3분 내지 15분인 것이 특히 바람직하다.
본 발명의 일 양태에 따른 IMS를 형성시키기 위해 금속성 또는 반-금속성 기판의 표면 상에 유전체 코팅을 형성시키기에 적합한 장치는 수성 전해질을 수용하기 위한 전해 챔버, 전해 챔버 내에 위치 가능한 전극 및 기판과 전극 사이에 일련의 교번 극성의 전압 펄스를 인가할 수 있는 전원을 포함할 수 있다. 전원은 기판을 전극에 대해 양극으로 바이어싱시키기 위해 정전위적으로 조절된 시퀀스의 포지티브 전압 펄스를 생성시키기 위한 제1 펄스 발생기를 포함한다. 전원은 기판을 전극에 대해 음극으로 바이어싱시키기 위해 정전류적으로 조절된 시퀀스의 네가티브 전압 펄스를 생성시키기 위한 제2 펄스 발생기를 추가로 포함한다.
장치가 수성 상에 분산된 고체 입자를 포함하는 콜로이드성 전해질을 추가로 포함하는 것이 특히 유리할 수 있다. 전술한 바와 같이, 이러한 전해질에 분산된 고체 입자는 장치를 이용하여 생성된 코팅에 혼입될 수 있다. 콜로이드성 전해질은 본 발명에 따른 방법과 관련하여 전술한 바와 같은 임의 전해질일 수 있다.
전술한 방법을 이용하거나 전술한 장치를 이용하여 발달된 코팅은 이전에 공지된 유전체 코팅, 예를 들어 표준 양극산화 공정에 의해 또는 PEO 기술에 의해 형성된 코팅과 비교하여 독특한 성질을 갖는다. 이에 따라, 본 발명의 일 양태는 전술된 임의 방법에 의하거나 전술된 장치를 이용하여 형성된 코팅을 포함하는 IMS를 추가로 제공할 수 있다.
또 다른 양태에서, 본 발명은 상기 임의 양태에 따라 IMS 상에 도입하거나 장착된 디바이스를 제공할 수 있다. 본 발명에 따른 IMS는 종래 기술의 IMS와 비교하여 우수한 유전체 및 열전도도 성질을 가지며, 그 위에 장착된 디바이스는 디바이스의 부품으로부터 IMS를 통하는 개선된 열전달로 인하여 더욱 효율적으로 작동할 수 있다. 이러한 열전달은 전기적 절연을 제공하면서 코팅을 보다 얇게 할 수 있는 IMS 상에 코팅의 개선된 절연 강도와, 물질의 개선된 열전도도의 조합에 의해 달성될 수 있다. 히트 싱크, 히트 파이프, 냉각 디바이스, 발광 프레임 또는 바디의 표면 상에 직접적으로 절연 층을 적용하는 능력은 작업 반도체 구성요소와 금속 히트 싱크 구성요소 간에 최소의 열 경로를 갖는 디바이스를 형성시킬 수 있게 한다. 이러한 디바이스의 예는 칩-온-히트 싱크, 칩-온-히트 파이프, 칩-온-냉각기 및 칩-온-프레임 디바이스를 포함한다.
특정 적용을 위하여, 다층 구조를 갖는 IMS는 유리한 것으로 입증될 수 있다. 예를 들어, IMS는 전술된 임의 양태 또는 구체예에 따라 형성될 수 있으며, 이러한 IMS는 이후에 다층 IMS의 베이스를 형성할 수 있다. 유전체 물질의 추가 층 또는 층들 및 관련된 금속 전도성 층은 이후에 베이스 IMS의 금속 층의 상부 상에 형성될 수 있다. 추가 유전체 층 또는 층들은 예를 들어 FR-4 유리섬유(fibreglass) 라미네이트, 또는 플루오로폴리머 또는 폴리이미드 층일 수 있다. 전자 디바이스는 유리하게 베이스 IMS의 비-금속성 코팅(즉, 전술된 전해 공정에 따라 형성된 비-금속성 코팅)에 부착될 수 있으며, 이는 높은 열전도도를 제공한다. 베이스 IMS 상에 형성된 다층 구조에는 다수의 외부 연결부들이 제조될 수 있다.
하기에서 본 발명의 바람직한 구체예들은 도면을 참조로 하여 기술된다.
도 1은 본 발명을 구현시키는 절연 금속 기판 (IMS)의 층들을 도시한 개략도;
도 2는 본 발명을 구현시키는 IMS를 형성시키기 위해 금속성 기판의 표면 상에 세라믹 코팅을 형성시키기에 적합한 전해 장치의 개략적 도면;
도 3은 본 발명을 구현시키는 IMS를 형성시키기 위해 금속성 기판의 표면 상에 세라믹 코팅을 형성시키기에 적합한 전해 장치의 개략적 도면;
도 4는 도 2 또는 도 3의 장치와 함께 사용하기에 적합한 전자 전원의 개략도;
도 5는 금속성 기판 상에 세라믹 코팅을 형성시키는데 사용하기 위한 바람직한 전압 파형을 도시한 도면;
도 6은 도 5에 도시된 전압 파형에 상응하는 전류 파형의 개략도;
도 7은 도 5의 파형으로부터의 하나의 포지티브 전압 펄스 및 하나의 네가티브 전압 펄스의 상세도;
도 8 및 도 9는 실시예 1에 기술된 바와 같이 알루미늄 합금 상에 형성된 나노세라믹 코팅의 통상적인 주사전자 현미경 사진;
도 10 및 도 11은 이러한 공정과 관련된 상당한 기공 크기를 나타내는, 플라즈마 전기화학적 산화(PEO) 공정에 의해 알루미늄 합금 상에 형성된 세라믹 코팅의 통상적인 주사전자 현미경 사진;
도 12는 실시예 1에 기술된 바와 같이 알루미늄 합금 상에 형성된 나노세라믹 코팅의 X-선 회절(XRD) 패턴;
도 13은 그 위에 전자 디바이스가 장착된 본 발명을 구현시키는 IMS의 측면도;
도 14는 그 위에 전자 디바이스가 장착된, 열적 바이어스를 포함하는 본 발명을 구현시키는 IMS의 측면도;
도 15는 그 위에 상당한 수의 외부 연결부를 갖는 전자 디바이스가 장착된, 본 발명을 구현시키는 다층 IMS의 측면도; 및
도 16은 그 위에 전자 디바이스가 장착된, 내장형 RF 회로를 갖는 본 발명을 구현시키는 다층 IMS의 측면도.
도 1은 IMS의 특정 구체예의 구조를 나타낸 개략도이다. IMS(10)는 금속 기판(11), 예를 들어 알루미늄 기판을 포함하는데, 이는 전술된 임의 방법에 의해 기판의 표면 상에 형성된 세라믹 유전체 코팅(12)을 갖는다. 세라믹 코팅은 500 나노미터 미만의 평균 결정 크기를 갖는 결정질 코팅이고, 이에 따라 나노세라믹 코팅으로서 지칭될 수 있다. 금속 접촉층(13)은 나노세라믹 코팅(12)의 표면 상에 형성된다.
금속 기판은 다양한 형상을 가질 수 있고, 다양한 기능을 가질 수 있다. 예를 들어, 금속 기판은 MC PCB 용도를 위한 평평한 보드, 히트 싱크의 표면, 액체 냉각 디바이스의 표면, 히트 파이프의 표면 또는 발광 프레임의 표면일 수 있다. 당업자는 여러 추가 적용을 인식할 수 있다.
상기 표 1은 본 발명에 따른 IMS의 비-금속성 코팅과 IMS 적용을 위해 현재 사용되고 있는 종래 기술의 유전체 코팅 간의 유전체 성질의 비교를 제공한다.
표 1로부터 하기와 같이, 본 발명의 일 구체예에 따른 IMS의 유전체로서 형성된 나노세라믹 코팅은 종래 기술의 IMS 유전체보다 높은 열전도도를 갖는다. 또한, 종래 기술의 IMS 유전체의 비교적 높은 최소 두께는 저전압 적용에 대해, 예를 들어 LED에 대해 과도하다. 500V DC 항복 전압 디바이스에 대한 요건을 충족시키기 위해 본원에 기술된 바와 같이 단지 10 마이크론 두께의 나노세라믹 코팅이 요구될 것이다. 10 마이크론 두께의 나노세라믹 코팅 층의 열저항 값은 0.02℃ ㎠/W 미만으로서, 이는 표 1에서 다른 유전체 층의 열저항보다 매우 낮은 것이다.
보다 높은 열전도도, 절연 강도 및 필수적인 항복 전압 요건을 충족시키기 위한 2 내지 100 마이크론의 넓은 범위 내에서의 코팅 두께를 조정하는 능력의 조합은 독특한 열적 성질을 갖는 IMS를 형성시키기 위한 능력을 제공한다.
본 발명의 임의 양태에 따른 IMS의 특정 구체예는 적합한 금속 또는 비-금속 상에 나노세라믹 코팅을 생성시킴으로써 형성될 수 있다. 특정 용도를 위하여, IMS는 나노세라믹 코팅을 생성시킨 후에 나노세라믹 코팅에 공지된 기술을 이용하여 접촉 금속 층 또는 층들을 코팅함으로써 형성될 수 있다.
도 2는 본 발명을 구현시키는 IMS를 형성시키기 위해 금속성 또는 반-금속성 기판(1) 상에 나노세라믹 코팅을 형성시키는데 적합한 통상적인 장치를 예시한 것이다. 이러한 장치는 화학적 불활성 탱크(2), 예를 들어, 스테인레스 스틸 합금으로부터 형성된 탱크를 포함하며, 이는 전해질 용액(3)을 수용한다. 전해질 용액(3)은 알칼리성 전해질 수용액, 예를 들어, 소듐 하이드록사이드 또는 칼륨 하이드록사이드의 수용액으로서, 5mS ㎝-1보다 큰 전기 전도도를 갖는다. 전해질은 고체 입자를 포함하는 콜로이드성 전해질일 수 있으며, 소정 비율의 이러한 입자는 100 나노미터 미만의 입자 크기를 갖는다.
기판(1)은 펄스 전원(4)의 제1 출력부(50)에 전기적으로 연결된다. 전극(5)은 펄스 전원(4)의 제2 출력부(55)에 연결되며, 전극(5) 및 기판(1) 둘 모두는 탱크(2) 내에 수용된 전해질 용액(3)에 침지된다. 펄스 전원(4)은 전극(5)에 대해 기판(1)을 전기적으로 바이어싱시키기 위하여 교번 극성의 전기적 펄스를 공급할 수 있다.
도 3은 본 발명의 하나 이상의 양태 또는 구체예에 따라 IMS를 제작하기에 적합한 다른 전해 장치를 도시한 것이다. 도 2와 관련하여 전술한 장치와 마찬가지로, 도 3의 장치는 전해질 용액(3)을 수용하기 위한 화학적 불활성 탱크(2)를 포함한다. 기판(1)은 펄스 전원(4)의 제1 출력부(50)에 연결된다. 전원(4)의 제2 출력부(55)는 제1 전극(5') 및 제2 전극(5")에 전기적으로 연결되며, 기판(1) 및 전극(5' 및 5")은 전해질(3)에 침지된다. 두 개의 전극(5', 5")은 기판의 표면에 걸쳐 더욱 고른 전기장을 생성시키고 기판의 양 측면 상에 더욱 고른 코팅을 형성시키기 위하여, 기판(1)의 각 측면 상에 배치된다.
두 개 초과의 전극이 요망되는 펄스 전원(4)의 출력부에 연결될 수 있다는 것이 주지된다. 마찬가지로, 하나 초과의 기판은 하나 초과의 IMS가 임의 시간에 형성될 수 있도록 펄스 전원(4)의 출력부에 동시에 연결될 수 있다.
도 3의 장치는 전해질(3)을 순환시키는 열교환기(6)를 추가로 포함한다. 열교환기(6)는 탱크(2) 내로 전해질(3)을 순환시킬 수 있고, 또한 전해질의 온도를 조절할 수 있다.
본 발명을 구현시키는 IMS를 형성하는 장치 및 방법과 함께 사용하기 위한 바람직한 펄스 전원은 기판과 전극 사이로 별도의 포지티브 및 네가티브 전압 펄스를 공급할 수 있다. 바람직한 펄스 발생기의 개략도는 도 4에 예시되어 있다.
도 4의 펄스 전원은 두 개의 별도의 절연된 게이트 양극성 트랜지스터(IGBT) 기반 발생기를 포함하고 도 2 또는 도 3의 장치를 위한 바람직한 펄스 전원이다. 제1 발생기 또는 양극 발생기(30)는 양극 펄스, 즉 전극 또는 전극들에 대해 기판 또는 기판들을 양극으로 바이어싱시키는 펄스의 발생기로서 작용한다. 제2 발생기 또는 음극 발생기(35)는 음극 펄스, 즉 전극 또는 전극들에 대해 기판 또는 기판들을 음극으로 바이어싱시키는 펄스의 발생기로서 작용한다.
양극 펄스 발생기(30) 및 음극 펄스 발생기(35)는 독립적으로 조절되고 제어기(40)에 의하여 동시 발생된다. 양극 펄스 발생기(30)는 고정 전압 진폭을 갖는 사다리꼴-형상 펄스를 발생시키며, 즉 양극 펄스 발생기(30)에 의해 발생된 펄스의 전압 진폭은 정전위적으로 조절된다.
음극 펄스 발생기(35)는 사다리꼴-형상 펄스를 제공하는데, 여기서 중간 음극 전류가 연속적인 펄스에 걸쳐 고정 값으로 유지되며, 즉 음극 펄스 발생기(35)는 정전류적으로 조절되는 펄스를 생성시킨다.
H-브릿지 전자 회로를 포함하는 출력 스위치(45)는 양극 펄스 발생기(30) 및 음극 펄스 발생기(35)를 제1 출력부(50) 및 제2 출력부(55)에 연결시킨다. 사용하는 동안에, 제1 출력부(50)는 기판에 전기적으로 결합되며, 제2 출력부(55)는 하나 이상의 전극에 전기적으로 결합된다. 제어기(40)는 양극 펄스 발생기(30) 및 음극 펄스 발생기(35)의 출력을 동시에 발생시키고 도 4에 도시된 바와 같이 출력 스위치(45)가 일련의 포지티브 및 네가티브 사다리꼴-형상 전압 펄스를 포함하는 출력 파형을 형성시킬 수 있게 한다.
포지티브(양극) 펄스를 위한 정전위 조절과 네가티브(음극) 펄스의 정전류 조절의 동시 사용은 공정 시간에 걸쳐 음극 및 양극 펄스의 파워의 비의 점진적 증가를 가능하게 하며, 이는 마이크로-방전을 생성시키지 않으면서 고 에너지 공정을 가능하게 하는 조건을 형성시킨다.
본 발명의 하나 이상의 양태 또는 구체예에 따라 IMS를 형성하는 방법에서 사용하기 위한 특히 바람직한 파형은 도 5, 도 6 및 도 7에 도시되어 있다.
도 5는 소정의 시간 기간에 걸쳐 발생되는 일련의 교번 포지티브 및 네가티브 전압 펄스로 이루어진 파형을 도시한 것이다. 포지티브 전압 펄스는 실질적으로 사다리꼴 형상이고 도 5에 명시된 바와 같은 포지티브 펄스 간격(Ta)을 갖는다. 기판과 전극 사이에 인가될 때, 포지티브 전압 펄스는 기판이 전극에 대해 양극으로 바이어싱되게 한다. 연속적인 포지티브 전압 펄스는 실질적으로 동일한 전압 진폭(Va)을 갖도록 조절된다.
네가티브 전압 펄스는 실질적으로 사다리꼴 형상이고 네가티브 펄스 간격(Tc)을 갖는다. 기판과 전극 사이에 인가될 때, 네가티브 전압 펄스는 기판을 전극에 대해 음극으로 바이어싱되게 한다. 연속적인 네가티브 전압 펄스는 실질적으로 동일한 전류 진폭(도 6에서 Ic)을 갖도록 조절된다.
각 연속적인 네가티브 전압 펄스의 진폭은 일정한 수준의 전류가 전해질을 가로지르는 전압을 갖도록 조절된다. 파형의 적용은 기판의 표면 상에 형성되는 비금속성 코팅을 형성시킨다. 코팅이 보다 두껍게 성장함에 따라, 이의 전기 저항은 증가하며, 동일한 양의 전류를 통과시키기 위해 요구되는 전압이 증가한다. 이에 따라, 연속적인 음극 전압 펄스의 진폭(Vc)은 소정의 시간 기간에 걸쳐 증가한다.
도 6은 도 5에 도시된 전압 파형에 대응하는 전류 파형을 도시한 다이어그램이다. 포지티브 전압 펄스가 인가될 때, 포지티브 전류가 흐를 것으로 여겨지며, 네가티브 전압이 인가될 때, 네가티브 전류가 흐를 것으로 여겨진다. 포지티브 전압 펄스는, 각 연속적인 펄스의 진폭이 실질적으로 동일하도록 정전위적으로 조절된다. 시간 기간에 걸쳐서, 기판 표면 상의 코팅의 두께는 증가하며, 이러한 전압에 의해 유도되는 전류는 감소한다. 이에 따라, 포지티브 전압 펄스와 관련된 포지티브 전류 펄스 진폭(Ia)은 시간 기간에 걸쳐서 감소하는 경향이 있다.
도 5와 관련하여 상기에서 논의된 바와 같이, 네가티브 전압 펄스는 정전류적으로 조절되며, 이에 따라 이러한 펄스는 일정한 전류 진폭(Ic)을 갖도록 조절된다.
도 7은 하나의 포지티브 전압 펄스 및 하나의 네가티브 전압 펄스를 나타낸 도 5의 파형의 일부를 도시한 것이다. 각 포지티브 전압 펄스는 실질적으로 사다리꼴 형상이고 전압이 0에서 포지티브 또는 양극 전압 진폭(Va)으로 상승하는 간격(Tai)을 갖는다. 각 포지티브 전압 펄스는 일정 전압이 인가되는 간격(Tac)을 갖는다. 이러한 일정 전압은 펄스의 전압 진폭(Va)으로 인가된다. 각 포지티브 전압 펄스는 전압이 전압 진폭(Va)에서 0으로 감소하는 간격(Tad)을 추가로 포함한다. 간격(Tai) 및 (Tad)는 전압 펄스와 관련된 전류 흐름을 조절하기 위해 변경될 수 있다. 전류 스파이크가 성장하는 코팅의 파괴를 촉진시키고 마이크로-방전 또는 플라즈마 생성을 야기시키는 바, 전류 스파이크가 전압 펄스 동안에 생성되는 것은 매우 바람직하지 않다. 마이크로-방전 사건은 기판 상에 형성된 유전체 코팅의 품질에 악영향을 미친다.
각 네가티브 전압 펄스는 실질적으로 사다리꼴 형상이고 포지티브 전압 펄스와 관련하여 기술된 세 개의 간격과 유사한 세 개의 간격을 포함한다. 각 음극 전압 펄스는 전압이 0에서 펄스의 음극 전압 진폭(Vc)으로 증가되는 간격(Tci), 음극 전압이 음극 전압 진폭(Vc)으로 유지되는 간격 및 전압이 전압 진폭(Vc)에서 0으로 감소하는 간격(Tcd)을 갖는다. 전압 진폭(Vc)은 이러한 전압에서 전류 흐름에 관하여 결정된다. 이에 따라, 전압 진폭(Vc)은 도 4에 도시된 바와 같이, 소정의 시간 기간에 걸쳐 증가하는 경향이 있다.
도 5, 도 6 및 도 7에 도시된 파형은 형성되는 코팅의 물리적 및 전기적 성질에 영향을 미치도록 조절될 수 있는 다수의 변수를 갖는다. 포지티브 및 네가티브 전압 펄스(Ta 및 Tc) 둘 모두의 지속시간은 독립적으로 조절될 수 있다. 포지티브 및 네가티브 전압 펄스와 관련된 간격(Tai, Tac, Tad, Tci, Tcc 및 Tcd)은 전류 펄스 스파크 및 마이크로-방전을 실질적으로 제거하기 위하여 조절될 수 있다. 포지티브 전압 펄스(Va)의 진폭은, 네가티브 전압 펄스(Ic) 각각의 피크 전압에서 전류 흐름에 따라, 조절될 수 있다. 또한, 펄스의 주파수는 100㎐ 내지 20㎑ 범위 내에서 변경될 수 있다.
도 2 내지 도 7 및 수반되는 기술은 IMS를 형성시키기 위하여 금속성 또는 반금속성 기판의 표면 상에 나노세라믹 코팅을 형성시키기 위해 적합한 장치 및 바람직한 파형을 기술하는 것이다. 본 발명의 하나 이상의 양태에 따른 IMS의 특정 구체예는 하기 실시예에서 기술된다. 이러한 실시예는 도 4에 도시된 펄스 발생기를 포함하는 도 2 또는 도 3에 도시된 바와 같은 장치를 이용하고 도 5 내지 도 7에 도시된 바와 같은 특정 파형을 사용하여 형성된 것이다. 모든 실시예에서, 콜로이드성 용액은 100 나노미터 미만의 입자 크기를 갖는 일부 고체 입자를 포함한다.
실시예 1
실시예 1은 본 발명을 구현시키는 IMS의 유전체로서 사용하기에 적합한 금속성 기판 상에 나노세라믹 코팅의 형성을 예시한 것이다.
50㎜×50㎜×1㎜의 치수를 갖는 Al 6082 합금의 플레이트 형태의 기판을 전술되고 도 2에 도시된 바와 같은 장치에서 처리하였다. 상기 장치는 전해질을 수용하는 탱크를 포함하며, 기판 및 전극은 전술되고 도 4에 도시된 바와 같은 펄스 전원에 연결되어 있다. 기판 및 전극은 전해질과 접촉되게 배열되어 있다.
전해질은 1.8g/ℓ의 KOH 및 1.0g/ℓ의 알루미나 입자를 함유한 수용액이며, 이는 안정화된 콜로이드성 용액을 형성한다.
펄스 발생기는 기판과 전극 사이에 일련의 교번 극성의 사다리꼴 형상의 전압 펄스를 인가하였다. 700V의 고정된 포지티브 전압 진폭(Va)을 갖는 포지티브 전압 펄스를 인가하였으며, 네가티브 전압 펄스는 0에서 350V로 연속적으로 성장되는 네가티브 전압 진폭(Vc)을 갖는다. 펄스 반복 주파수는 2.5㎑이다.
펄스를 8분 동안 인가하였으며, 나노세라믹 코팅을 기판의 표면 상에 형성시켰다.
나노세라믹 코팅을 특징분석하였고 하기 특징들을 나타내었다:
나노세라믹 코팅은 매끄러운 표면 프로파일을 나타내었다. 도 8은 60,000배 배율로 코팅의 일부를 나타낸 SEM 현미경 사진을 도시한 것이다. 표면은 이러한 배열에서 실질적으로 매끄러운 것으로 나타났다. 도 9는 55,000배의 배율로 코팅의 일부를 나타낸 다른 SEM 현미경 사진이다. 50 내지 150 나노미터의 크기를 갖는 코팅 중의 기공이 보여진다. 이러한 치수의 기공은 나노-기공이라 지칭될 수 있다.
비교를 위하여, 도 10 및 도 11은 플라즈마 전기화학적 산화(PEO) 공정을 이용하여 알루미늄 합금의 표면 상에 형성된 코팅의 SEM 현미경 사진을 도시한 것이다. 이러한 현미경 사진들은 50,000배의 배율의 사진이다. PEO 코팅의 표면은 이러한 배율에서 매우 거친 것으로 나타났다. 플라즈마 전구(plasma bulb)에 의해 형성된 기공은 도 7 및 도 8에 도시된 코팅과는 매우 상반되게 500 나노미터보다 큰 크기를 갖는 것으로 나타났다.
코팅 두께는 20 마이크로미터이며, 이의 경도는 1550Hv인 것으로 측정되었다. 코팅의 XRD 분석(도 12)에서는 코팅의 조성물이 알루미늄 옥사이드이며 코팅의 중간 결정질 그레인 크기가 40㎚인 것으로 나타났다. 평균 결정질 크기는 Scherrer 방정식(B.D. Cullity & S.R. Stock, Elements of X- Ray Diffraction, 3rd Ed., Prentice-Hall Inc., 2001, p 167-171)에 따라 XRD 데이터를 기초로 하여 계산되었다.
코팅의 항복 전압은 1800V DC인 것으로 측정되었으며, 절연 강도는 90㎸/㎜인 것으로 측정되었다.
세라믹 물질의 열전도도는 6W/mK인 것으로 측정되었다. 세라믹 물질의 유전율은 9.5인 것으로 측정되었다.
실시예 2
도 13은 예를 들어 고-휘도 발광 다이오드(HB LED) 칩과 같은 고출력 디바이스(64)를 위한 금속 히트 싱크로서 본 발명을 구현시키는 IMS의 사용을 예시한 것이다. 이는 히트 싱크 적용 상에서 칩으로서 기술될 수 있다.
나노세라믹 유전체 코팅(62)을 금속 히트 싱크(61)의 평평한 표면 상에 적용하여 IMS를 형성시켰다. 나노세라믹 코팅을 실시예 1에서 전술된 방법을 사용하여 형성하였다. 이후에, 패드(63)를 갖는 금속 접촉 트랙을 나노세라믹 코팅(62)의 표면 상에 형성시켰다.
디바이스(64)를 나노세라믹 코팅(62)에 직접 부착하였으며, 이러한 코팅은 칩과 금속 히트 싱크(61) 사이에 전기적 절연을 제공한다. 접촉 커넥터(65)를 부착시켜 디바이스(64)를 접촉 패드(63)와 연결시켰다. 나노세라믹 코팅의 두께를 디바이스의 항복 전압 요건으로 측정하고, 항복 전압 요건을 충족시키는 최소 두께로 성장시켰다. 이는 열을 발생시키는 칩에서의 비-절연 반도체 부품과 금속 히트 싱크(61) 사이에 가장 짧은 열 경로를 제공한다.
실시예 3
도 14는 패키징된 디바이스(64), 또는 저저항 접지 경로를 필요로 하는 칩을 위한 금속 히트 싱크로서 본 발명을 구현시키는 IMS의 사용을 예시한 것이다.
나노세라믹 유전체 코팅(62)을 실시예 1에서 전술된 방법을 이용하여 금속 히트 싱크(61)의 평평한 표면 상에 적용하였으며, 이러한 금속 히트 싱크(61)는 나노세라믹 코팅(62)을 위한 금속 기판으로서 작용한다. 패드(63) 및 금속 패드(66)를 지닌 금속 접촉 트랙을 이후에 나노세라믹 코팅(62)의 표면 상에 형성시켰다. 나노세라믹 코팅(62)을 통하여 규정된 열적 바이어스(67)는 금속 패드(66) 및 금속 히트 싱크(61)를 연결시키는 금속성 코어를 갖는다.
디바이스(64)는 금속 패드(66)에 부착되며, 접촉 커넥터(65)는 접촉 패드(63)에 부착된다.
실시예 4
도 15는 다수의 외부 연결을 필요로 하는 칩을 위한 다층 IMS 보드의 일부로서 본 발명을 구현시키는 IMS의 사용을 예시한 것이다. 알루미늄 플레이트(61)는 금속 기판으로서 작용하고 히트 싱크 기능을 수행한다. 유전체 나노세라믹 코팅(62)은 상기 실시예 1에서 기술된 방법을 이용하여 알루미늄 플레이트(61)의 일 측면 상에 형성되며, 금속 트랙(63)은 나노세라믹 코팅(62)의 표면 상에 형성된다.
FR4 유리섬유(다른 적합한 물질이 사용될 수 있음)로 제조된 다른 유전체 층(68)이 금속 트랙(63)의 상부 상에 장착되며, 다른 금속 트랙(69)은 연속적인 유리섬유 유전체 층의 표면 상에 형성된다. 금속 트랙은 유리섬유 유전체 층(68)을 통하여 규정된 신호 바이어스(70)에 의해 상호 연결될 수 있다.
칩(64)은 나노세라믹 유전체 코팅(62)의 표면에 직접 부착되는데, 이러한 코팅은 칩(64)과 알루미늄 기판(61) 사이에 낮은 열저항을 제공한다. 칩을 제어하기 위해 필수적인 전기 신호가 금속 트랙(69 및 63)을 통해 공급되어 높은 정도의 시스템 집적화를 제공한다. 접촉 커넥터(65)는 디바이스와 다양한 접촉 패드(69 및 63)를 연결시키도록 부착된다.
실시예 5
도 16은 높은 열 방출 및 고-주파수 입력/출력 신호를 갖는 라디오 칩을 위한 다층 보드를 예시한 것이다. 알루미늄 캐리어 플레이트(61)는 나노세라믹 유전체 코팅(62)의 형성을 위한 금속 기판으로서 작용하고, 또한 히트 싱크 기능뿐만 아니라 라디오 주파수(RF) 접지면의 기능 둘 모두를 수행한다.
유전체 나노세라믹 코팅(62)은 IMS를 형성시키기 위하여 (상기 실시예 1에 기술된 방법을 이용하여) 알루미늄 캐리어 플레이트(61)의 일 측면 상에 선택적으로 형성되며, 이러한 IMS는 RF 신호를 전달하기 위하여 높은 Q 유전체 매체로서 사용된다. 금속 트랙(63)은 나노세라믹 코팅(62)의 표면 상에 형성되고 RF 전송선으로서 사용된다. 다른 금속 트랙(71)은 유전체 코팅(62)의 표면 상에 형성되고 RF 디-커플링 및/또는 정합 회로(71)로서 작용한다.
FR4 유리섬유로부터 형성된 다른 유전체 층(68)은 금속 트랙(63)의 상부 상에 위치되며, 이러한 유리섬유 유전체 층(68) 각각의 표면 상에 다른 금속 트랙(69)이 형성된다. 이는 유리섬유 라미네이트 구조를 형성한다. 금속 트랙(69)은 유리섬유 유전체 층(68) 중 하나 이상을 통하여 규정된 신호 바이어스(70)에 의해 상호연결될 수 있다.
칩을 제어하기 위해 필수적인 저주파수 및/또는 디지털 신호는 유리섬유 라미네이트에서 금속 트랙(69)을 통하여 공급되어, 높은 정도의 시스템 집적화를 제공한다. 칩(64)은 베이스 금속 플레이트(61)의 표면에 직접 부착된다. RF 회로(71)는 유전체 나노세라믹 층(62)의 표면 상에 형성된다. 유전체 나노세라믹 코팅(62)은 RF 디-커플링 및/또는 정합 회로 및 낮은 열저항을 위하여 사용되는 높은-Q 입력/출력 전송선을 제공한다. 와이어본드(65)는 칩(64)을 접촉 트랙(69) 및 RF 회로의 패드(71)와 연결시킨다.

Claims (33)

  1. 디바이스를 지지하기 위한 절연 금속 기판(insulated metal substrate: IMS)으로서, 상기 IMS는 금속성 기판 표면의 일부의 산화에 의해 일부 또는 전부 형성된 세라믹 코팅을 갖는 금속성 기판을 포함하되, 상기 세라믹 코팅이 50㎸ ㎜-1 초과의 절연 강도 및 5W m-1 K-1 초과의 열전도도를 갖는 것인 절연 금속 기판(IMS).
  2. 제1항에 있어서, 상기 세라믹 코팅은 500 마이크로미터보다 낮은 두께를 갖는 것인 IMS.
  3. 제1항 또는 제2항에 있어서, 상기 세라믹 코팅의 표면에 규정된 기공이 500 나노미터 미만의 평균 직경을 갖는 것인 IMS.
  4. 디바이스를 지지하기 위한 절연 금속 기판(IMS)으로서, 상기 IMS는 금속성 기판의 표면의 일부의 산화에 의해 일부 또는 전부 형성된 세라믹 코팅을 갖는 해당 금속성 기판을 포함하되, 상기 코팅이 500 나노미터 내지 500 마이크로미터의 두께 및 500 나노미터 미만의 평균 그레인 크기(average grain size)를 갖는 결정질 구조를 가지며, 상기 코팅의 표면에 규정된 기공이 500 나노미터 미만의 평균 직경을 갖는 것인 절연 금속 기판(IMS).
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 세라믹 코팅의 표면에 규정된 기공이 400 나노미터 미만, 바람직하게는 300 나노미터 미만 또는 200 나노미터 미만의 평균 직경을 갖는 것인 IMS.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 세라믹 코팅은 50 내지 120㎸ ㎜-1의 절연 강도 및 5 내지 14W/mK의 열전도도를 갖는 것인 IMS.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 세라믹 코팅은 7 초과의 유전율(dielectric constant)을 갖는 것인 IMS.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 세라믹 코팅은 250 나노미터 미만, 바람직하게는 100 나노미터 미만의 평균 크기를 갖는 그레인 또는 미세 결정을 포함하는 것인 IMS.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서, 전자 디바이스, 광전자 디바이스, RF 디바이스, 마이크로파 디바이스 또는 전기 디바이스로 이루어진 군으로부터 선택되는 하나 이상의 디바이스를 지지하기 위한 것인 IMS.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서, 상기 세라믹 코팅의 두께가 50 마이크로미터 미만, 바람직하게는 20 마이크로미터 미만 또는 10 마이크로미터 미만인 것인 IMS.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서, 하나 이상의 전자 회로를 지지하는 것인 IMS.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서, 상기 세라믹 코팅은 11 마이크론 미만의 두께, 500V DC 초과의 항복 전압 및 0.02℃ ㎠/W 미만의 열저항을 가지거나, 또는 상기 세라믹 코팅은 31 마이크론 미만의 두께, 1.5㎸ DC 초과의 항복 전압 및 0.07℃ ㎠/W 미만의 열저항을 갖는 것인 IMS.
  13. 제1항 내지 제12항 중 어느 한 항에 있어서, 상기 세라믹 코팅의 표면 상에 형성된 금속 접촉층을 추가로 포함하는 IMS.
  14. 제13항에 있어서, 상기 금속 접촉층이 스크린 프린팅, 금속 잉크 프린팅, 무전해 금속화(electroless metallisation), 갈바니 금속화(galvanic metallisation), 금속 호일의 접착제 접합, 사전-제작된 플렉스 회로의 접합, 화학적 증기 증착(CVD) 및 플라즈마 증기 증착(PVD) 금속화로 이루어진 군으로부터 선택되는 공정에 의해 형성되는 것인 IMS.
  15. 제1항 내지 제14항 중 어느 한 항에 있어서, 상기 기판의 금속이 알루미늄, 마그네슘, 티타늄, 지르코늄, 탄탈, 베릴륨 또는 임의의 이러한 금속들의 합금 또는 금속간 화합물을 포함하는 군으로부터 선택되는 것인 IMS.
  16. 제1항 내지 제15항 중 어느 한 항에 있어서, 상기 코팅의 적어도 일부 또는 전부 내의 기공이 유기 또는 비-유기 물질로 함침되며, 예를 들어 상기 기공이 폴리이미드, 메타크릴레이트, 에폭시 수지, 시일링 유리 또는 졸-겔 물질로 함침되는 것인 IMS.
  17. 제16항에 있어서, 함침이 딥핑(dipping), 스프레잉(spraying), 진공 시일링(vacuum sealing), 스크린 프린팅, 플라즈마 증기 증착 및 화학적 증기 증착으로 이루어진 군으로부터 선택된 공정에 의해 수행되는 것인 IMS.
  18. 제1항 내지 제17항 중 어느 한 항에 있어서, 상기 코팅의 표면 상에 형성된 접촉층을 상기 금속성 기판과 연결시키는 금속성 열적 바이어스(metallic thermal vias)를 포함하는 IMS.
  19. 제1항 내지 제18항 중 어느 한 항에 있어서, 증가된 절연 강도를 지닌 복합물 층이 생성되도록 금속 접촉층이 상기 세라믹 코팅의 기공에 침투하는 열전도성 접착제에 의해 상기 세라믹 코팅에 접합되며, 바람직하게는 상기 열전도성 접착제가 수지, 폴리이미드 또는 플루오로폴리머인 것인 IMS.
  20. 제1항 내지 제19항 중 어느 한 항에 있어서, 상기 금속성 기판이 보드(board), 발광 바디(luminary body) 또는 프레임(frame), 히트 싱크(heat sink), 히트 파이프(heat pipe) 및 액체-냉각 디바이스로 이루어진 군으로부터 선택된 기판인 것인 IMS.
  21. 제1항 내지 제20항 중 어느 한 항에 있어서, 상기 세라믹 코팅 상에 형성된 다층 금속-유전체 구조를 갖는 IMS.
  22. 제1항 내지 제21항 중 어느 한 항에 있어서, 상기 세라믹 코팅은 수성 전해질 중에서 상기 기판을 전극에 대해 전기적으로 바이어싱시킴으로써 형성되며, 상기 기판은 일련의 교번 극성(alternating polarity)의 전압 펄스에 의해 바이어싱되는 것인 IMS.
  23. 제22항에 있어서, 포지티브 전압 펄스가 정전위적으로 조절되며, 네가티브 전압 펄스가 정전류적으로 조절되는 것인 IMS.
  24. 제21항 또는 제22항에 있어서, 상기 전압 펄스의 펄스 반복 주파수가 0.1 내지 20㎑, 바람직하게는 1.5 내지 4㎑인 것인 IMS.
  25. 제1항 내지 제24항 중 어느 한 항에 있어서, 상기 기판이 콜로이드성 수성 전해질과 접촉하는 동안에, 상기 세라믹 코팅이 전해 산화 공정에 의해 일부 형성되며, 상기 콜로이드성 전해질 내에 분산된 콜로이드성 입자가 상기 세라믹 코팅에 혼입되는 것인 IMS.
  26. 제1항 내지 제25항 중 어느 한 항에 있어서, 500℃ 초과의 최대 작업 온도를 갖는 IMS.
  27. 디바이스를 지지하기 위한 절연 금속 기판(IMS)으로서, 상기 IMS는 금속성 기판 표면의 일부의 전해 산화에 의해 일부 또는 전부 형성된 세라믹 코팅을 갖는 해당 금속성 기판을 포함하되, 상기 세라믹 코팅이 50㎸ ㎜-1 초과의 절연 강도, 5Wm-1K-1 초과의 열전도도, 500 나노미터 내지 500 마이크로미터의 두께 및 500 나노미터 미만의 평균 그레인 크기를 갖는 결정질 구조를 가지며, 상기 세라믹 코팅의 표면에 규정된 기공이 500 나노미터 미만의 평균 직경을 갖는 것인 절연 금속 기판(IMS).
  28. 제1항 내지 제27항 중 어느 한 항에 있어서, 하나 초과의 전자 칩(electronic chip)을 지지하기 위한 것인 IMS.
  29. 본 명세서에 기재된 임의의 방법 또는 장치를 이용하여 형성된 IMS.
  30. 제1항 내지 제29항 중 어느 한 항에 따른 IMS 상에 내포되거나 장착된 디바이스.
  31. 제1항 내지 제29항 중 어느 한 항에 따른 IMS를 포함하는 칩(chip)용 다층 보드(multilayered board).
  32. 디바이스로서, 제1항 내지 제29항 중 어느 한 항에 따른 IMS의 표면 상에 형성된 RF 부품 및 회로를 포함하되, 상기 디바이스는 높은-Q 입력/출력 전송선, RF 디-커플링(RF de-coupling) 및 정합 회로(matching circuit)를 포함하는 것인 디바이스.
  33. 제1항 내지 제29항 중 어느 한 항에 따른 IMS로부터 형성된 히트 싱크 상에 장착된 하나 이상의 발광 다이오드를 포함하는 디바이스.
KR1020137023446A 2011-02-08 2012-02-07 절연 금속 기판 KR101890967B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
GB1102174.8 2011-02-08
GBGB1102174.8A GB201102174D0 (en) 2011-02-08 2011-02-08 Non-metallic coating and method of its production
GB1117002.4 2011-10-03
GBGB1117002.4A GB201117002D0 (en) 2011-10-03 2011-10-03 Non metallic coating and method of its production
PCT/GB2012/050269 WO2012107755A1 (en) 2011-02-08 2012-02-07 Insulated metal substrate

Publications (2)

Publication Number Publication Date
KR20140048849A true KR20140048849A (ko) 2014-04-24
KR101890967B1 KR101890967B1 (ko) 2018-08-22

Family

ID=45768247

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020137023446A KR101890967B1 (ko) 2011-02-08 2012-02-07 절연 금속 기판
KR1020137021719A KR101890966B1 (ko) 2011-02-08 2012-02-07 비금속성 코팅 및 이의 제조방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020137021719A KR101890966B1 (ko) 2011-02-08 2012-02-07 비금속성 코팅 및 이의 제조방법

Country Status (13)

Country Link
US (2) US9551082B2 (ko)
EP (2) EP2673402B1 (ko)
JP (2) JP6061202B2 (ko)
KR (2) KR101890967B1 (ko)
CN (2) CN103339297B (ko)
CA (2) CA2824541A1 (ko)
EA (2) EA201390824A1 (ko)
ES (2) ES2699495T3 (ko)
GB (2) GB2497063B (ko)
HK (2) HK1185925A1 (ko)
MX (2) MX2013008785A (ko)
TW (2) TWI564437B (ko)
WO (2) WO2012107754A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020131188A3 (en) * 2018-09-27 2020-08-27 Henkel IP & Holding GmbH Abrasion-resistant coatings for thermal interfaces

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MX2013008785A (es) 2011-02-08 2014-01-24 Cambridge Nanolitic Ltd Revestimiento no metalico y metodo para su produccion.
US20150364399A1 (en) * 2013-01-16 2015-12-17 Siemens Research Center Limited Liability Company Chip package assembly and method to use the assembly
US9123651B2 (en) * 2013-03-27 2015-09-01 Lam Research Corporation Dense oxide coated component of a plasma processing chamber and method of manufacture thereof
GB2521813A (en) 2013-11-15 2015-07-08 Cambridge Nanotherm Ltd Flexible electronic substrate
CN105706231A (zh) * 2013-10-24 2016-06-22 罗杰斯公司 热管理电路材料、其制造方法以及由其形成的制品
US20150136357A1 (en) * 2013-11-21 2015-05-21 Honeywell Federal Manufacturing & Technologies, Llc Heat dissipation assembly
JP6220656B2 (ja) * 2013-12-03 2017-10-25 富士機械工業株式会社 塗工装置
FR3014912B1 (fr) * 2013-12-16 2016-01-01 Snecma Procede de fabrication d'une piece revetue d'un revetement protecteur
DE102014204116A1 (de) * 2014-03-06 2015-09-10 Osram Gmbh LED-Modul mit Substratkörper
US20160014878A1 (en) * 2014-04-25 2016-01-14 Rogers Corporation Thermal management circuit materials, method of manufacture thereof, and articles formed therefrom
CN104088003B (zh) * 2014-07-28 2016-06-29 哈尔滨工业大学 一种led灯具铝合金散热体表面散热复合涂层材料的制备方法
US9842971B2 (en) * 2014-09-24 2017-12-12 Kyocera Corporation Electronic component mounting substrate and light emission device using same
US9379298B2 (en) * 2014-10-03 2016-06-28 Henkel IP & Holding GmbH Laminate sub-mounts for LED surface mount package
DE102014116529A1 (de) 2014-11-12 2016-05-12 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
DE102015108345A1 (de) * 2015-05-27 2016-12-01 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen und optoelektronisches Halbleiterbauteil
DE102015108420A1 (de) 2015-05-28 2016-12-01 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Trägerelements, Trägerelement und elektronisches Bauelement mit einem Trägerelement
AT516503B1 (de) * 2015-06-09 2016-06-15 Happy Plating Gmbh Elektrolyt zur plasmaelektrolytischen oxidation
DE102015112280A1 (de) 2015-07-28 2017-02-02 Osram Opto Semiconductors Gmbh Bauelement mit einem metallischen Träger und Verfahren zur Herstellung von Bauelementen
CN105239134B (zh) * 2015-11-11 2017-07-21 赣南师范大学 一种提高镁合金阳极氧化膜层耐蚀性能的方法
CN108368632B (zh) 2015-12-16 2020-09-25 汉高股份有限及两合公司 用于在铝上沉积钛基保护涂层的方法
WO2017106701A1 (en) 2015-12-18 2017-06-22 Apex Brands, Inc. Electrically isolated fastener driving device
WO2017163077A1 (en) 2016-03-24 2017-09-28 Cambridge Nanotherm Limited Multi-metal conductors with inorganic insulation
US11025031B2 (en) 2016-11-29 2021-06-01 Leonardo Electronics Us Inc. Dual junction fiber-coupled laser diode and related methods
JP7287900B2 (ja) * 2017-04-13 2023-06-06 ナイトライド ソリューションズ インコーポレイテッド 熱伝導及び電気絶縁のための装置
EP3619002B1 (en) 2017-05-02 2021-12-01 Apex Brands, Inc. Electrically isolated coupling
DE102017117165B4 (de) 2017-07-28 2023-04-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Elektronisches Bauteil und Verfahren zur Herstellung eines elektronischen Bauteils
JP6437070B2 (ja) * 2017-09-19 2018-12-12 富士機械工業株式会社 塗工装置
CN107541763A (zh) * 2017-10-11 2018-01-05 四川恒诚信电子科技有限公司 一种高导热铝基板的氧化处理方法
DE102018203390A1 (de) 2018-03-07 2019-09-12 Robert Bosch Gmbh Elektrische Vorrichtung, Verfahren zur Herstellung einer elektrischen Vorrichtung
DE102018111554A1 (de) 2018-05-15 2019-11-21 HELLA GmbH & Co. KGaA Leiterplattenaufbau zur Aufnahme wenigstens eines Halbleiterleuchtmittels
US10790731B2 (en) * 2018-05-30 2020-09-29 General Electric Company Methods of depositing coatings on electrical machine components
US11406004B2 (en) * 2018-08-13 2022-08-02 Leonardo Electronics Us Inc. Use of metal-core printed circuit board (PCB) for generation of ultra-narrow, high-current pulse driver
DE102019121924A1 (de) 2018-08-14 2020-02-20 Lasertel, Inc. Laserbaugruppe und zugehörige verfahren
GB201814353D0 (en) 2018-09-04 2018-10-17 Cambridge Nanoceramix Ltd Implant with ceramic coating and method of applying a ceramic coating
DE102018009292A1 (de) 2018-11-26 2020-05-28 Harting Ag Elektrooptische Baugruppe mit Wärmeabführung sowie Verfahren zur Herstellung einer solchen Baugruppe
US11296481B2 (en) 2019-01-09 2022-04-05 Leonardo Electronics Us Inc. Divergence reshaping array
US11318586B2 (en) * 2019-04-03 2022-05-03 Apex Brands, Inc. Electrically isolated tool with failsafe coating
CN113646135B (zh) 2019-04-04 2023-02-03 艾沛克斯品牌公司 具有非导电扭矩传递部件的电隔离工具
EP3719181A3 (de) 2019-04-05 2020-11-18 Eloxalwerk Ludwigsburg Helmut Zerrer GmbH Verfahren zur erzeugung einer thermisch relaxierten oxidschicht und oxidschicht
JP6942157B2 (ja) * 2019-05-24 2021-09-29 株式会社豊田中央研究所 遮熱膜、被覆部材およびその製造方法
US11752571B1 (en) 2019-06-07 2023-09-12 Leonardo Electronics Us Inc. Coherent beam coupler
CN110438548B (zh) * 2019-08-20 2021-04-06 江苏国瑞液压机械有限公司 金属液压元件壳体的陶瓷化方法
EP3875636A1 (de) 2020-03-03 2021-09-08 RENA Technologies Austria GmbH Verfahren zur plasmaelektrolytischen oxidation eines metallsubstrats
AT17081U1 (de) * 2020-04-14 2021-05-15 Zkw Group Gmbh Verfahren zur Herstellung einer Isolationsschicht auf einer IMS-Leiterplatte
FR3110605B1 (fr) * 2020-05-20 2023-06-30 Lag2M Procede et installation de traitement de pieces metalliques par oxydation micro-arc
US11929298B2 (en) 2020-11-13 2024-03-12 Infineon Technologies Ag Molded semiconductor package with dual integrated heat spreaders
KR102416001B1 (ko) * 2020-11-18 2022-07-05 주식회사 네프랩 플라즈마 저항성이 향상된 금속 표면 처리 방법
WO2022245368A1 (en) * 2021-05-21 2022-11-24 Hewlett-Packard Development Company, L.P. Electrowetting surfaces

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11229187A (ja) * 1997-12-11 1999-08-24 Kobe Steel Ltd 絶縁性に優れた電子材料用基板及びその製造方法
JP2008527733A (ja) * 2005-01-15 2008-07-24 サーマストレイト リミテッド 電力基板
WO2008120046A1 (en) * 2007-04-02 2008-10-09 Gostevs, Vladimirs Method of forming a protective ceramic coating on the surface of metal products
WO2010073916A1 (ja) * 2008-12-26 2010-07-01 日本パーカライジング株式会社 金属の電解セラミックスコーティング方法、金属の電解セラミックスコーティング用電解液および金属材料

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5819758B2 (ja) * 1978-11-09 1983-04-19 株式会社日本軽金属総合研究所 アルミニウム若しくはその合金の電解着色法
GB2162694A (en) 1984-08-04 1986-02-05 British Aerospace Printed circuits
US4936957A (en) * 1988-03-28 1990-06-26 The United States Of America As Represented By The Secretary Of The Air Force Thin film oxide dielectric structure and method
JP2729835B2 (ja) 1989-06-12 1998-03-18 ディップソール株式会社 アルミニウム基体表面にセラミックス皮膜を形成させる方法
US5147515A (en) * 1989-09-04 1992-09-15 Dipsol Chemicals Co., Ltd. Method for forming ceramic films by anode-spark discharge
US5077595A (en) * 1990-01-25 1991-12-31 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
US5066368A (en) * 1990-08-17 1991-11-19 Olin Corporation Process for producing black integrally colored anodized aluminum components
US5486280A (en) * 1994-10-20 1996-01-23 Martin Marietta Energy Systems, Inc. Process for applying control variables having fractal structures
DE19504386C2 (de) 1995-02-10 1997-08-28 Univ Dresden Tech Verfahren zur Herstellung einer gradierten Beschichtung aus Calciumphosphatphasen und Metalloxidphasen auf metallischen Implantaten
US5534356A (en) 1995-04-26 1996-07-09 Olin Corporation Anodized aluminum substrate having increased breakdown voltage
US5687062A (en) 1996-02-20 1997-11-11 Heat Technology, Inc. High-thermal conductivity circuit board
US6248612B1 (en) * 1997-06-20 2001-06-19 Substrate Technologies, Inc. Method for making a substrate for an integrated circuit package
JPH1143799A (ja) 1997-07-24 1999-02-16 Nikon Corp 生体親和性酸化チタン皮膜の製造方法
US6126808A (en) 1998-03-23 2000-10-03 Pioneer Metal Finishing Method and apparatus for anodizing objects
JP3522555B2 (ja) * 1998-12-01 2004-04-26 三菱住友シリコン株式会社 半導体基板の表面処理方法
DE19900603A1 (de) * 1999-01-11 2000-07-13 Bosch Gmbh Robert Elektronisches Halbleitermodul
JP2002161397A (ja) * 2000-11-22 2002-06-04 Asahi Kasei Corp 微小粒子含有陽極酸化被膜を形成した金属製成形体
US6887361B1 (en) * 2001-03-22 2005-05-03 The Regents Of The University Of California Method for making thin-film ceramic membrane on non-shrinking continuous or porous substrates by electrophoretic deposition
GB2386907B (en) * 2002-03-27 2005-10-26 Isle Coat Ltd Process and device for forming ceramic coatings on metals and alloys, and coatings produced by this process
AU2002329410A1 (en) 2002-03-27 2003-10-13 Isle Coat Limited Process and device for forming ceramic coatings on metals and alloys, and coatings produced by this process
SE524227C2 (sv) * 2002-07-09 2004-07-13 Lars Oestholm Anordning och metod vid alstrande av lyftkraft för utvinning av energi ur ett förbiströmmande medium
JP2004142177A (ja) * 2002-10-23 2004-05-20 Fuji Photo Film Co Ltd 平版印刷版用支持体および平版印刷版原版
CN1234918C (zh) * 2003-02-27 2006-01-04 李炳生 等离子电解氧化陶瓷涂层的方法及其设备
US6919012B1 (en) 2003-03-25 2005-07-19 Olimex Group, Inc. Method of making a composite article comprising a ceramic coating
US7780838B2 (en) 2004-02-18 2010-08-24 Chemetall Gmbh Method of anodizing metallic surfaces
US7036219B2 (en) * 2004-04-01 2006-05-02 Feng Chia University Method for manufacturing a high-efficiency thermal conductive base board
CN100457981C (zh) * 2004-09-14 2009-02-04 青岛科技大学 一种对轻金属表面进行等离子微弧氧化的方法
CN100465354C (zh) * 2004-12-20 2009-03-04 中国科学院金属研究所 一种耐蚀性镁合金微弧氧化电解液及其微弧氧化方法
JP2007154302A (ja) * 2005-11-30 2007-06-21 Idx Corp アルミニウム合金陽極酸化用電源システム
US8069559B2 (en) * 2007-08-24 2011-12-06 World Properties, Inc. Method of assembling an insulated metal substrate
CN101275262B (zh) * 2007-12-18 2011-12-28 华南理工大学 一种微弧氧化过程电参数的控制方法
KR101454321B1 (ko) * 2008-01-22 2014-10-23 페어차일드코리아반도체 주식회사 절연 금속 기판을 구비하는 반도체 패키지 및 그 제조방법
CN101270495B (zh) * 2008-04-21 2010-10-27 华南理工大学 合金表面微弧氧化制备防腐抗磨陶瓷涂层的方法
MX2013008785A (es) 2011-02-08 2014-01-24 Cambridge Nanolitic Ltd Revestimiento no metalico y metodo para su produccion.
US8804339B2 (en) * 2011-02-28 2014-08-12 Toyota Motor Engineering & Manufacturing North America, Inc. Power electronics assemblies, insulated metal substrate assemblies, and vehicles incorporating the same
KR101910234B1 (ko) * 2012-12-27 2018-10-19 제브라 가부시키가이샤 수성 잉크 조성물 및 수성 볼펜
JP2017009901A (ja) * 2015-06-25 2017-01-12 日本精機株式会社 光変調素子モジュール及び投写型表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11229187A (ja) * 1997-12-11 1999-08-24 Kobe Steel Ltd 絶縁性に優れた電子材料用基板及びその製造方法
JP2008527733A (ja) * 2005-01-15 2008-07-24 サーマストレイト リミテッド 電力基板
WO2008120046A1 (en) * 2007-04-02 2008-10-09 Gostevs, Vladimirs Method of forming a protective ceramic coating on the surface of metal products
WO2010073916A1 (ja) * 2008-12-26 2010-07-01 日本パーカライジング株式会社 金属の電解セラミックスコーティング方法、金属の電解セラミックスコーティング用電解液および金属材料

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020131188A3 (en) * 2018-09-27 2020-08-27 Henkel IP & Holding GmbH Abrasion-resistant coatings for thermal interfaces

Also Published As

Publication number Publication date
JP6061202B2 (ja) 2017-01-18
GB2497063B (en) 2013-10-30
GB2497063A (en) 2013-05-29
GB201311244D0 (en) 2013-08-14
KR101890966B1 (ko) 2018-08-22
HK1185925A1 (en) 2014-02-28
ES2699495T3 (es) 2019-02-11
WO2012107754A9 (en) 2013-03-07
KR20140004181A (ko) 2014-01-10
HK1187964A1 (en) 2014-04-17
TW201241240A (en) 2012-10-16
JP6126018B2 (ja) 2017-05-10
EP2673402A2 (en) 2013-12-18
GB2499560A (en) 2013-08-21
JP2014506728A (ja) 2014-03-17
CN103339297A (zh) 2013-10-02
KR101890967B1 (ko) 2018-08-22
TW201303086A (zh) 2013-01-16
EP2673402B1 (en) 2017-08-16
WO2012107754A3 (en) 2013-01-10
CA2819313A1 (en) 2012-08-16
ES2638666T3 (es) 2017-10-23
US20140293554A1 (en) 2014-10-02
US20160186352A1 (en) 2016-06-30
TWI558853B (zh) 2016-11-21
EP2673403B1 (en) 2018-11-14
CN103339297B (zh) 2016-10-19
TWI564437B (zh) 2017-01-01
GB201306441D0 (en) 2013-05-22
JP2014505174A (ja) 2014-02-27
EA201390661A1 (ru) 2014-04-30
CN103339298A (zh) 2013-10-02
CN103339298B (zh) 2017-01-18
WO2012107754A2 (en) 2012-08-16
MX2013009071A (es) 2014-01-31
US9677187B2 (en) 2017-06-13
EP2673403A1 (en) 2013-12-18
US9551082B2 (en) 2017-01-24
WO2012107755A1 (en) 2012-08-16
EA201390824A1 (ru) 2014-02-28
MX2013008785A (es) 2014-01-24
GB2499560B (en) 2014-01-22
CA2824541A1 (en) 2012-08-16

Similar Documents

Publication Publication Date Title
KR101890967B1 (ko) 절연 금속 기판
US20150118391A1 (en) Thermal management circuit materials, method of manufacture thereof, and articles formed therefrom
CN106029955B (zh) 柔性电子基板
US5917157A (en) Multilayer wiring board laminate with enhanced thermal dissipation to dielectric substrate laminate
US20160014878A1 (en) Thermal management circuit materials, method of manufacture thereof, and articles formed therefrom
KR100917841B1 (ko) 전자부품 모듈용 금속 기판과 이를 포함하는 전자부품 모듈및 전자부품 모듈용 금속 기판 제조방법
JP2008527733A (ja) 電力基板
KR100934476B1 (ko) 회로 기판 및 그 제조 방법
KR101027422B1 (ko) 엘이디 어레이 기판
US20160286644A1 (en) Metal substrate with insulated vias
JP5175320B2 (ja) 放熱基板及びその製造方法
JP2008147208A (ja) 電気回路用放熱基板の製造方法
CN115863275A (zh) 一种含散热铜管的陶瓷基板及其制备方法
Hsu et al. A monolithic aluminum circuit board structure

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant