KR20150129673A - 칩 패키지 어셈블리 - Google Patents

칩 패키지 어셈블리 Download PDF

Info

Publication number
KR20150129673A
KR20150129673A KR1020157021969A KR20157021969A KR20150129673A KR 20150129673 A KR20150129673 A KR 20150129673A KR 1020157021969 A KR1020157021969 A KR 1020157021969A KR 20157021969 A KR20157021969 A KR 20157021969A KR 20150129673 A KR20150129673 A KR 20150129673A
Authority
KR
South Korea
Prior art keywords
chip
package assembly
flange
substrate
mounting
Prior art date
Application number
KR1020157021969A
Other languages
English (en)
Inventor
예브게니 바러베비치 이바노브
안드레이 알렉산드로비치 크라스노브
게오르기 보리소비치 샤르코브
나데즈다 블라디미로브나 티크호미로바
Original Assignee
지멘스 리서치 센터 리미티드 라이어빌리티 컴퍼니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 지멘스 리서치 센터 리미티드 라이어빌리티 컴퍼니 filed Critical 지멘스 리서치 센터 리미티드 라이어빌리티 컴퍼니
Publication of KR20150129673A publication Critical patent/KR20150129673A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49131—Assembling to base an electrical component, e.g., capacitor, etc. by utilizing optical sighting device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

본 발명은 칩 패키지 어셈블리(1), 그리고 적어도 하나의 반도체 칩(2)의 실장 및 제거를 위한 칩 패키지 어셈블리(1)의 사용에 관한 것이고, 칩 패키지 어셈블리(1)는 플랜지(3) 및 기판(4)을 포함하며, 적어도 하나의 칩(2) 및 기판(4)은 플랜지(3)의 하나의 면에 배열된다. 플랜지(3)는, 전기 및 열 전도성 재료로 구성된다.

Description

칩 패키지 어셈블리{CHIP PACKAGE ASSEMBLY}
[0001] 본 발명은 칩 패키지 어셈블리(chip package assembly), 및 적어도 하나의 반도체 칩을 실장시키기 위한 칩 패키지 어셈블리의 사용에 관한 것이고, 칩 패키지 어셈블리는 플랜지(flange) 및 기판을 포함하며, 적어도 하나의 칩 및 기판은 플랜지의 하나의 면에 배열된다.
[0002] 본 발명은 예컨대 VJFET(vertical junction field effect transistor)들을 포함하는 반도체 칩들의 실장 및 캡슐화(encapsulation)를 위해 사용될 수 있는 칩 패키지 어셈블리를 설명한다. 특히, 고전력 RF 반도체 디바이스(device)들이 VJFET 구조물들로 구성될 수 있다. 칩 패키지들은 예컨대 US 6,318,622 B1, US 6,967,400 B2, US 6,465,883 B2 및 US 7,256,494 B2로부터 알려져 있다.
[0003] US 6,318,622 B1에서는, 추가의 기판에 실장되는 고전력 칩들의 어셈블리가 설명된다. 반도체 칩들은 본딩 와이어(bonding wire)들에 의해 주 기판에 전기적으로 연결된다. 외부 전기 연결을 위해서는 리본 커넥터(ribbon connector)들이 사용된다. 어셈블리의 내부 구조물을 보호하기 위해, 여분의 캡(cap)이 사용된다. US 6,967,400 B2에서는, 기판, 칩, 접착성 수단들(adhesive means), 커버(cover) 및 스페이서(spacer)를 포함하는 IC 칩 패키지가 설명된다. 외부 전기 연결을 위해 기판의 단부 면들에 있는 비아(via)들이 사용되고, 본딩 와이어들이 비아들을 통과한다. 이는 반도체 칩을 패키지 바깥과 전기적으로 연결시키기 위한 우수한 가능성을 제공한다.
[0004] 설명되는 어셈블리들로부터 두 개의 주요 문제들, 즉 여러 기판들을 함께 연결시키는 문제 및 열 전달 문제가 발생한다. 실제, 고전력 디바이스들은 사용 동안 엄청난 양들의 열을 생성한다. 이 열은 환경으로 전달되어야 하고, 디바이스의 임계 온도를 초과하지 않아야 하며, 최악의 경우, 임계 온도를 초과하는 온도에 의해 디바이스들을 파괴하지 않아야 한다. 예컨대, 외부 냉각 블록(block)들의 사용에 의해서는 열 전달을 개선시킬 가능성이 제공되지 않는다.
[0005] US 6,465,883 B2에서는, 고주파수들을 위한 고전력 트랜지스터 칩은 자신의 후면에서 전기 및 열 전도성 플랜지에 커플링(coupling)된다. US 7,256,494 B2에서는, 칩의 후면에 열 스프레더(spreader)를 포함하는 칩 패키지가 설명된다. 트랜지스터의 게이트(gate) 및 드레인(drain)이 플랜지 또는 열 스프레더 위에 실장된 기판과 전기적으로 연결되도록 하기 위한 전기 커넥터들이 존재한다. 설명된 어셈블리들은 우수한 열 특성들을 나타내지만, 접지로부터 플랜지 또는 열 스프레더의 전기 절연이 요구되는 애플리케이션(application)들에 대해서는 제한적으로만 사용될 수 있다. 이러한 전기 절연은, 예컨대, 칩의 바닥에 위치된 드레인 커넥터를 갖는 VJFET 칩들의 사용에 요구된다.
[0006] 본 발명의 목적은, 특히 칩의 바닥 면에 트랜지스터 드레인 콘택(contact) 연결부를 갖는 칩들에 대해, 반도체 칩으로부터 고효율의 열 제거를 이용하는 칩 패키지 어셈블리를 제시하는 것이다. 칩의 바닥 면은, 예컨대 외부 디바이스들로의 칩의 전기 연결부들 및 소스 콘택(source contact)들과 같은 다른 전기 콘택들을 갖는 면의 반대측 면이다. 바닥 면은, 실장 구조물 상에 칩이 배열되는 면이다. 본 발명의 추가의 목적은 칩 패키지 어셈블리, 그리고 칩을 실장시키고 어셈블리로부터 칩을 제거하는 능력을 이용하는 사용 방법을 제시하는 것이다. 반도체 칩이 고장을 나타내는 경우, 칩을 제거하고 그리고/또는 칩을 적절하게 작동하는 칩으로 교환하는 것이 용이해야 한다.
[0007] 위의 목적들은 청구항 제1항에 따른 칩 패키지 어셈블리 및 청구항 제15항에 따른, 칩 패키지 어셈블리를 사용하기 위한 방법에 의해 달성된다.
[0008] 본 발명에 따라, 적어도 하나의 반도체 칩을 실장시키기 위한 칩 패키지 어셈블리는 플랜지 및 기판을 포함하고, 적어도 하나의 칩 및 기판은 플랜지의 하나의 면에 배열된다. 이 경우, 플랜지는 앞서 설명된 실장 구조물이다. 플랜지는 전기 및 열 전도성 재료로 구성된다. 이는 재료가 절연기(isolator)들과 같이, 다른 재료들과 비교하여 낮은 전기 및 열 저항을 가짐을 의미한다.
[0009] 본 발명에 따른 칩 패키지 어셈블리의 장점은, 플랜지로 인한 적어도 하나의 반도체 칩으로부터의 고효율의 열 제거이다. 칩은 칩의 바닥 면에 트랜지스터 드레인 콘택 연결부를 가질 수 있고, 또한 플랜지는 이 면에 열적으로 커플링될 수 있다. 어셈블리는 사용하기가 용이하고, 적은 수의 부품(part)들로 어셈블링하기가 용이하며, 비용 효율적이고, 고주파수 애플리케이션들에서 사용될 수 있다.
[0010] 플랜지의 전도성 재료는 금속, 특히 높은 열 전도율을 갖는 금속, 특히 구리를 포함할 수 있거나, 또는 이들로 만들어질 수 있다. 구리로 만들어진 플랜지는 높은 열 전도율을 나타내고, 그리고 예컨대 칩의 고전력 애플리케이션들에서 생성되는 열을 칩으로부터 멀리 잘 전달할 수 있다. 또한, 사용중에 칩을 임계 온도 미만으로 냉각 및 유지시키는 것은 칩의 손상 및 고장을 방지한다.
[0011] 기판은 고주파수들에서 낮은 손실들을 갖는 재료를 포함할 수 있다. 기판은 예컨대 인쇄 회로 보드(PCB:printed circuit board) 재료로 만들어질 수 있다. 이 재료는 고주파수 애플리케이션들에서 많은 신호를 흡수하지 않고; 고주파수를 갖는 방사선이 거의 손실 없이 또는 어떠한 손실도 없이 이 재료를 통과할 수 있다. PCB 재료는 저렴하고, 취급하기 쉽고, 기계적으로 안정적이고, 그리고 전기 콘택들과 같이 다른 전자 또는 전기 컴포넌트들이 PCB 재료 상에 배열되기가 용이할 수 있다.
[0012] 적어도 하나의 칩은 바닥 면에 트랜지스터 드레인 콘택 연결부를 포함할 수 있다. 바닥 면은 플랜지와 마주보고 있는 면이고, 특히, 적어도 하나의 칩의 다른 전기 콘택들을 갖는 면의 반대측이다. 또한, 본 발명에 따른 칩 패키지 어셈블리는, 바닥 면에 트랜지스터 드레인 콘택 연결부를 갖는 칩이 그가 동일한 면에서 플랜지, 각각 냉각 디바이스에 고정되게 허용한다.
[0013] 적어도 하나의 칩 및/또는 기판은 솔더(solder), 공정 합금, 전기 전도성 접착제 및/또는 소결 페이스트(sinter paste)를 사용하여 플랜지의 하나의 면에 실장될 수 있다. 이는 적어도 하나의 칩 및/또는 기판을 플랜지에 배열하는 것이 용이하고 비용 효율적이도록 허용한다.
[0014] 적어도 하나의 칩의 커넥터들, 특히 적어도 하나의 칩의, 플랜지와 마주보고 있는 면의 반대측 면의 커넥터들은 본딩에 의해, 특히 와이어들 및/또는 리본 라인들을 이용한 본딩에 의해 기판에 연결될 수 있다. 이는 적어도 하나의 칩과 기판 사이에 용이하고 우수한 전기 연결을 제공한다.
[0015] 칩 패키지 어셈블리는 외부 디바이스들, 특히 증폭기 인쇄 회로 보드에 연결 가능한, 고주파수 요건들에 대한 콘센트(electrical outlet)들을 포함할 수 있다. 이는 고주파수 애플리케이션들에서 칩 패키지 어셈블리를 사용하는 것을 용이하게 만든다.
[0016] 기판은 전기 콘택을 위한, 특히 적어도 하나의 칩에 전기 콘택되는, 단부 면이 금속화된 부분(end side metalized place)들을 적어도 하나의 외부 디바이스로의 전기 콘택을 위해 포함할 수 있다. 단부 면이 금속화된 부분들은 기판의 측면에 배열되고 그리고/또는 적어도 하나의 외부 디바이스로의 콘택을 위해 솔더링(soldering)될 수 있다. 측면들에서의, 전기 콘택을 위한 기판의 금속화된 부품들의 단부 면의 어레인지먼트(arrangement) 및 솔더링은, 외부 디바이스들을 콘택들에 전기적으로 콘택시키는 것을 용이하게 만든다. 이러한 어레인지먼트는 칩을 외부 디바이스들과 전기적으로 콘택시키는 것을 용이하게 만든다. 단부 면이 금속화된 부분들은 전기 연결부에 닿기 쉽다.
[0017] 칩 패키지 어셈블리는 플랜지와 적어도 하나의 칩의 커넥터들 사이에 전기 절연부를 포함할 수 있다. 이는, 특히 구리로 만들어진 플랜지와 같은 우수한 전기 전도성 플랜지들의 경우, 칩 콘택들의 플랜지에 대한 단락들을 방지한다.
[0018] 칩 패키지 어셈블리는 적어도 하나의 냉각 디바이스, 특히 냉각 블록을 포함할 수 있다. 또한, 다른 액티브(active) 또는 패시브(passive) 냉각 디바이스들이 칩 패키지 어셈블리의 플랜지에 열적으로 연결될 수 있다. 예컨대, 수냉 회로 또는 에어 팬(air fan)을 갖는 디바이스들이 사용될 수 있다. 이는 심지어 많은 양의 폐열을 갖는 고전력 애플리케이션에서도 적어도 하나의 칩의 우수한 냉각을 가능하게 한다. 또한, 칩 패키지 어셈블리는 적어도 하나의 칩 및 기판을 갖는 플랜지를 냉각 디바이스에 실장시키기 위한 수단들을 포함할 수 있다. 이 수단들은 예컨대 나사들일 수 있다.
[0019] 전기 절연부는 냉각 디바이스와 적어도 하나의 칩의 커넥터들 사이에 배열될 수 있다. 이는 커넥터들 사이의 그리고/또는 냉각 디바이스를 통한 단락들을 방지한다.
[0020] 칩 패키지 어셈블리는 플랜지와 냉각 디바이스 사이에 특히 플레이트(plate) 형태의 유전체 기판을 포함할 수 있다. 유전체 기판은, 전기 절연을 위해 적어도 하나의 칩 및 기판이 배열되는 플랜지의 하나의 면에 대한 플랜지의 반대측 면에 배열될 수 있다.
[0021] 칩 패키지 어셈블리는 적어도 하나의 칩 및 커넥터들을 보호하기 위한 캡슐화부를 더 포함할 수 있다. 캡슐화부는 제거 가능할 수 있다. 이는 예컨대 사용된 칩이 기능 결함(fail function)을 가질 경우 어셈블리로부터의 칩들의 용이한 교환을 가능하게 한다.
[0022] 칩 패키지 어셈블리는 적어도 하나의 칩, 기판 및 플랜지를 냉각 디바이스에 고정시키기 위해 유전체 슬리브(sleeve)들을 통과하는 나사들을 포함할 수 있다. 이는 나사들로 인한 전기 단락들 없이 칩 패키지 어셈블리의 용이하고, 신속하고 신뢰성 있는 어셈블링을 가능하게 한다.
[0023] 본 발명에 따른 칩 패키지 어셈블리를 사용하기 위한 방법은, 특히 기판으로부터 적어도 하나의 칩을 제거하기 위한, 칩 패키지의 제거를 포함한다. 또한, 이는 칩 패키지 어셈블리 자체에 대해 앞서 설명된 바와 같은 부품들의 어레인지먼트에 의해 가능하게 된다. 이 어레인지먼트는 적어도 하나의 칩을, 특히 이 칩이 고장을 나타내는 경우, 다른 적절하게 작동하는 칩으로 교환하는 것을 허용한다.
[0024] 본 발명에 따른 칩 패키지 어셈블리를 사용하기 위한 설명된 방법과 관련된 장점들은 칩 패키지 어셈블리와 관련하여 앞서 설명된 장점들과 유사하다.
[0025] 본 발명은 첨부된 도면들에 도시된 예시적 실시예들을 참조하여 이후에 추가로 설명된다.
[0026] 도 1은 본 발명에 따른, 적어도 하나의 반도체 칩(2)을 실장시키기 위한 칩 패키지 어셈블리(1)의 실시예를 예시한다.
[0027] 도 2는 도 1의 칩 패키지 어셈블리(1)를 냉각 디바이스(미도시)에 실장시키기 위한 수단들을 갖는 도 1의 칩 패키지 어셈블리(1)를 예시한다.
[0028] 도 1에서는, 적어도 하나의 반도체 칩(2)을 실장시키기 위한, 본 발명에 따른 칩 패키지 어셈블리(1)의 실시예가 도시된다. 칩 패키지 어셈블리(1)는, 특히, 예컨대 칩의 상단 면(2a)에 게이트 및 소스에 대한 트랜지스터 연결부들을 갖고 칩의 바닥 면(2b)에 드레인 연결부를 갖는 반도체 칩(2)을 포함한다. 칩 패키지 어셈블리(1)는 플랜지(3)를 더 포함하고, 플랜지(3) 상에서, 칩(2) 및 기판(4)이 하나의 면에 배열된다. 플랜지(3)는 우수한 열 전도율을 갖는 냉각 디바이스로서 작동한다.
[0029] 사용 동안, 칩(2)은 폐열을 생성한다. 고전력 애플리케이션들에서는, 폐열이 칩(2)의 온도를 증가시키고 칩(2)을 손상시킬 수 있다. 그것이, 칩(2)을 냉각시키고 그리고/또는 칩(2)의 온도를 임계 온도 미만으로 유지시키기 위해 열이 제거되고 환경으로 전달되어야 하는 이유이다. 임계 온도 위에서는, 칩(2)의 전자 디바이스가 고장을 나타낼 수 있고 그리고/또는 손상될 수 있다. 칩(2)에 우수하게 열적으로 콘택되는 플랜지(3)가 칩(2)의 폐열을 흡수하고, 이 폐열을 직접적으로 환경에 전달하거나 또는 단순성을 위해 도면들에 도시되지 않은 추가의 냉각 디바이스에 전달한다. 플랜지(3)를 구성하거나 또는 플랜지(3)가 포함할 적절한 재료는 높은 열 전도율을 갖는 금속, 예컨대 구리이다.
[0030] 칩(2)과 플랜지(3) 사이의 우수한 기계적 및 열적 연결을 위해, 칩(2)의 부착을 위한 재료들(5)은 솔더들, 공정 합금들, 전기 전도성 접착제들 및/또는 소결 페이스트이다. 이러한 재료들을 사용하여, 칩(2) 및/또는 기판(4)이 플랜지의 동일한 하나의 면에 실장될 수 있다. 칩(2)과 플랜지(3) 사이에는 전기 절연부(9)가 배열될 수 있다. 전기 절연부는 플레이트형 절연 재료로 만들어질 수 있다. 이는 적어도 하나의 칩(2)의 전기 커넥터들 사이의 단락들, 그리고 칩(2)과 플랜지(3) 사이의 전기 콘택들을 방지한다.
[0031] 기판(4)은 칩(2)과 플랜지(3)의 동일한 면에 배열되고, 기판(4)은 리세스(recess)를 포함할 수 있으며, 이 리세스 내에 칩(2)이 배열될 수 있다. 칩(2)에 전기적으로 콘택하는데 기판(4) 상의 콘센트들(7)이 사용된다. 칩(2)과 기판(4)을 전기적으로 연결시키는 하나의 방법은 본딩, 예컨대 와이어들 및/또는 리본 라인들(6)을 이용한 본딩이다. 콘센트들(7)은 기판의 단부 면이 금속화된 부분들(8)까지 연장될 수 있다. 단부 면이 금속화된 부분들은 기판(4)의 측면들에 배열될 수 있고, 그리고 솔더링될 수 있다. 기판의, 단부 면이 금속화된 부분들(8)은 예컨대 부분들(8)에 솔더링된 와이어들에 의한 외부 디바이스들과의 전기 연결에 적절하다. 칩(2)의 연결부들에 콘택되기 위해 예컨대 와이어들 및/또는 리본 라인들(6)을 이용하여 본딩된 기판의 콘센트들(7) 및 단부 면이 금속화된 부분들(8)을 통해, 칩(2)이 단순성을 위해 도면들에 도시되지 않은 외부 디바이스들과 전기적으로 연결될 수 있다.
[0032] 칩(2) 위에는, 칩(2)의 콘택 연결부들 및 본딩된 와이어들 및/또는 리본 라인들(6)에 대해, 캡슐화부(13)가 칩(2) 및 연결부들을 기계적으로 그리고 전기적으로 보호하도록 배열될 수 있다. 캡슐화부(13) 또는 커버는 전기적으로 전도성이 아닌 폴리머(polymer)로 만들어질 수 있다. 캡슐화부(13) 또는 커버는, 필요하다면 칩(2)을 교환할 수 있도록, 어셈블리로부터 제거 가능하게 배열 및 연결될 수 있다.
[0033] 도 2에 도시된 바와 같이, 칩 패키지 어셈블리(1)는 단순성을 위해 도시되지 않은 추가의 냉각 디바이스에 칩 패키지 어셈블리(1)를 실장시키기 위한 수단들(10, 11)을 포함할 수 있다. 냉각 디바이스는 예컨대 핀(fin) 구조물을 갖는 플레이트 또는 수냉식 열 교환기일 수 있다. 실장시키기 위한 가능한 수단들은 냉각 디바이스로 죄어질 수 있는 나사들(10)이고, 나사들(10)의 나사 머리들을 이용하여, 기판(4) 및 플랜지(3)가 함께 그리고 추가의 냉각 디바이스에 대해 압박 또는 클램핑(clamping)될 수 있다. 플랜지(3)를 냉각 디바이스로부터 전기적으로 절연시키기 위해 플랜지(3)와 냉각 디바이스 사이에 유전체 기판(12)이 배열될 수 있다. 고주파수 애플리케이션들에서는, 전류가 플랜지(3)에 유도되는 경우, 절연이 필요할 수 있다. 절연은 유도된 전류들에 의한 인덕션 손실(induction loss)들을 감소시킨다. 기판(4), 플랜지(3), 절연기(12) 및 냉각 디바이스는 클램프들(10)에 의해 압박 및 서로 고정되는 샌드위치(sandwich) 구조물의 형태로 배열될 수 있다.
[0034] 유전체 슬리브들(11)은 플랜지(3)로부터 나사들(10)을 전기적으로 절연시키는데 사용될 수 있다. 슬리브들(11)은 워셔 헤드(washer head)를 갖는 찻잔 형태(cupped form)를 가질 수 있다. 칩 패키지 어셈블리(1)는 수단들(11 및 12)에 의해 샌드위치 형의 형태로 함께 클램핑될 수 있고, 냉각 디바이스에 기계적으로 안정적으로 고정 또는 실장될 수 있다.
[0035] 플랜지(3), 외부 냉각 디바이스 및 나사들과 같은 전기 전도성 부품들의 서로로부터의 절연은 어셈블리(1)의 성능을 개선시킬 수 있고, 고주파수 애플리케이션들에서 어셈블리(1)의 사용을 가능하게 만든다.
[0036] 종래 기술로부터 알려진 실시예들로부터의 특징들과 본 발명의 위에서 설명된 실시예들 그 자체가 갖는 특징들은 결합될 수 있다. 설명된 어셈블리(1)의 상이한 재료들 및 부품들의 형태들이 가능하다. 예컨대, 플랜지(3)는 구리 대신에 스틸(steel) 또는 다른 재료들, 특히 금속들로 만들어질 수 있다. 어셈블리(1)를 함께 고정시키기 위한 수단들(10, 11)에 대한 리세스들을 갖는, 플랜지(3) 및 기판(4)의 H형의 형상은 예컨대 8의 형상을 또한 가질 수 있다. 외부 냉각 디바이스 대신에, 어셈블리(1)를 함께 클램핑하기 위해 나사들(10)과 관련하여 너트(nut)들이 사용될 수 있다.
[0037] 칩 패키지 어셈블리(1)를 사용하기 위한 방법은, 예컨대 솔더, 공정 합금, 전기 전도성 접착제 및/또는 소결 페이스트(5)를 사용함으로써, 칩(2)을 플랜지(3) 상에 실장시키는 것을 포함한다. 그 사이에는 전기 절연부(9)가 배열될 수 있다. 칩(2) 둘레에는, 예컨대 또한 솔더, 공정 합금, 전기 전도성 접착제 및/또는 소결 페이스트(5)를 사용함으로써, 플랜지(3)의 동일한 면에 기판(4)이 배열된다. 칩(2)과 기판(4)의 콘센트들(7)은 예컨대 본드 와이어들 또는 리본 라인들(6)을 이용한 본딩에 의해 서로 전기적으로 연결된다. 콘센트들(7)은 기판(4)의 측면들까지 연장될 수 있고, 콘센트들(7)은 증폭기들과 같은 외부 전기 디바이스들로의 우수한 전기 콘택을 위해 솔더링될 수 있다. 칩(2)을 플랜지(3) 상에 배열하고 기판(4) 상에 직접 배열하지 않는 것은, 칩(2)과 플랜지(3) 사이의 더 나은 열 전달을 허용할 수 있다.
[0038] 캡슐화부(13)는 칩(2) 위에 그리고 기판(4)의 콘센트들(7)로의 전기 연결부들(6) 위에 배열될 수 있다. 캡슐화부(13)는 제거 가능한 캡의 형태로 있을 수 있다. 대안적으로, 칩(2)은 캐스팅 화합물(casting compound)로 에워싸일 수 있다. 캐스팅 화합물은, 반도체 산업에서 반도체 칩들을 캡슐화하는데 사용되는 보통의 폴리머일 수 있다.
[0039] 기판(4)에 글루(glue)되거나 또는 수단들(10, 11)에 의해 클램핑될 수 있는 제거 가능한 캡슐화부(13)의 사용은, 칩(2)의 용이한 교환을 가능하게 한다. 칩 패키지 어셈블리(1)는 제거될 수 있는데, 특히 적어도 하나의 칩(2)이 기판(4)으로부터 제거될 수 있다. 예컨대, 실장된 칩(2)이 사용중에 기능 결함을 나타내는 경우, 칩(2)은 다른 적절하게 작동하는 칩으로 교환될 수 있다. 캡슐화부(13)의 제거 이후 본딩 재료(6)가 제거되고, 칩(2)이 플랜지(3)에서 떼어지며, 새로운 칩(2)이 플랜지(3) 상에 배열되고, 예컨대 솔더, 공정 합금, 전기 전도성 접착제 및/또는 소결 페이스트(5)를 사용하여 고정된다. 기판(4) 상의 콘센트들(7)과 칩(2) 연결부들이 함께 전기적으로 본딩된다. 그리고, 도 1 및 도 2에 도시된 바와 같이, 예컨대 칩(2) 위에서 캡슐화부가 어셈블리(1)에 부착된다.
[0040] 다른 추가의 단계들이 가능하다. 예컨대, 글루 또는 솔더, 공정 합금, 전기 전도성 접착제 및/또는 소결 페이스트를 제거하는데 부품들의 세정 단계가 사용될 수 있다. 또한, 본 발명에 따른 방법의 단계들은 다른 시간 순서로 수행될 수 있다. 또한, 종래 기술로부터 알려진 단계들이 본 발명에 따른 방법의 설명된 단계들에 대안적으로 또는 추가적으로 수행될 수 있다.
1 칩 패키지 어셈블리
2 반도체 칩
2a 칩의 상단 면
2b 칩의 바닥 면
3 플랜지
4 기판
5 칩의 부착을 위한 재료
6 본딩 재료
7 콘센트들
8 기판의 단부 면이 금속화된 부분들
9 플랜지와 적어도 하나의 칩의 커넥터들 사이의 전기 절연부
10 적어도 하나의 칩 및 기판을 갖는 플랜지를 냉각 디바이스에 실장시키기 위한 수단들, 특히 나사들
11 적어도 하나의 칩 및 기판을 갖는 플랜지를 냉각 디바이스에 실장시키기 위한 수단들, 특히 유전체 슬리브들
12 플랜지와 냉각 디바이스 사이의 유전체 기판
13 캡슐화부

Claims (15)

  1. 적어도 하나의 반도체 칩(semiconductor chip)(2)을 실장시키기 위한 칩 패키지 어셈블리(chip package assembly)(1)로서,
    플랜지(flange)(3) 및 기판(4)을 포함하고, 적어도 하나의 칩(2) 및 상기 기판(4)은 상기 플랜지(3)의 하나의 면에 배열되며,
    상기 플랜지(3)는 전기 및 열 전도성 재료로 구성되는,
    적어도 하나의 반도체 칩(2)을 실장시키기 위한 칩 패키지 어셈블리(1).
  2. 제 1 항에 있어서,
    상기 플랜지(3)의 전도성 재료는 금속, 특히 높은 열 전도율을 갖는 금속, 특히 구리이거나, 또는 이를 포함하는,
    적어도 하나의 반도체 칩(2)을 실장시키기 위한 칩 패키지 어셈블리(1).
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 기판(4)은 고주파수에서 낮은 손실들을 갖는 재료를 포함하는데, 특히 기판(4)은 인쇄 회로 보드(printed circuit board) 재료로 만들어지는,
    적어도 하나의 반도체 칩(2)을 실장시키기 위한 칩 패키지 어셈블리(1).
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    적어도 하나의 칩(2)은 바닥 면(2b)에 트랜지스터 드레인 콘택 연결부(transistor drain contact connection)를 포함하고, 상기 바닥 면(2b)은 상기 플랜지(3)와 마주보고 있는 면이고, 특히 상기 적어도 하나의 칩(2)의 다른 전기 콘택들을 갖는 면(2a)의 반대측인,
    적어도 하나의 반도체 칩(2)을 실장시키기 위한 칩 패키지 어셈블리(1).
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 적어도 하나의 칩(2) 및/또는 기판(4)은, 솔더(solder), 공정 합금, 전기 전도성 접착제 및/또는 소결 페이스트(sinter paste)(5)를 사용하여 상기 플랜지(3)의 상기 하나의 면에 실장되는,
    적어도 하나의 반도체 칩(2)을 실장시키기 위한 칩 패키지 어셈블리(1).
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 적어도 하나의 칩(2)의 커넥터들, 특히 상기 적어도 하나의 칩(2)의, 상기 플랜지(3)와 마주보고 있는 면의 반대측 면의 커넥터들이 본딩(bonding), 특히 와이어(wire)들 및/또는 리본 라인(ribbon line)들(6)을 이용한 본딩에 의해 상기 기판(4)에 연결되는,
    적어도 하나의 반도체 칩(2)을 실장시키기 위한 칩 패키지 어셈블리(1).
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    외부 디바이스(external device)들, 특히 증폭기 인쇄 회로 보드에 연결 가능한, 고주파수 요건들에 대한 콘센트들(7)을 포함하는,
    적어도 하나의 반도체 칩(2)을 실장시키기 위한 칩 패키지 어셈블리(1).
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 기판(4)은 전기 콘택을 위한, 특히 상기 적어도 하나의 칩(2)에 전기 콘택되는, 단부 면이 금속화된 부분(end side metalized place)들(8)을 적어도 하나의 외부 디바이스로의 전기 콘택을 위해 포함하는,
    적어도 하나의 반도체 칩(2)을 실장시키기 위한 칩 패키지 어셈블리(1).
  9. 제 8 항에 있어서,
    상기 단부 면이 금속화된 부분들(8)은 기판(4)의 측면에 배열되고 그리고/또는 상기 적어도 하나의 외부 디바이스로의 콘택을 위해 솔더링되는,
    적어도 하나의 반도체 칩(2)을 실장시키기 위한 칩 패키지 어셈블리(1).
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 플랜지(3)와 상기 적어도 하나의 칩(2)의 커넥터들 사이에 전기 절연부(9)를 포함하는,
    적어도 하나의 반도체 칩(2)을 실장시키기 위한 칩 패키지 어셈블리(1).
  11. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
    적어도 하나의 냉각 디바이스, 특히 냉각 블록(cooling block)을 포함하고, 그리고/또는 상기 적어도 하나의 칩(2) 및 상기 기판(4)을 갖는 상기 플랜지(3)를 상기 냉각 디바이스에 실장시키기 위한 수단들(10, 11)을 포함하는,
    적어도 하나의 반도체 칩(2)을 실장시키기 위한 칩 패키지 어셈블리(1).
  12. 제 11 항에 있어서,
    상기 냉각 디바이스와 상기 적어도 하나의 칩(2)의 커넥터들 사이에 전기 절연부(12)를 포함하는,
    적어도 하나의 반도체 칩(2)을 실장시키기 위한 칩 패키지 어셈블리(1).
  13. 제 1 항 내지 제 12 항 중 어느 한 항에 있어서,
    상기 플랜지(3)와 냉각 디바이스 사이에 유전체 기판(12)을 포함하고, 상기 유전체 기판(12)은 특히 플레이트(plate) 형태로 있고 그리고/또는 상기 적어도 하나의 칩(2) 및 상기 기판(4)이 배열되는 상기 플랜지(3)의 상기 하나의 면에 대한 상기 플랜지(3)의 반대측 면에 배열되는,
    적어도 하나의 반도체 칩(2)을 실장시키기 위한 칩 패키지 어셈블리(1).
  14. 제 1 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 적어도 하나의 칩(2) 및 커넥터들을 보호하기 위한 캡슐화부(encapsulation)(13), 특히 제거 가능한 캡슐화부(13)를 포함하고, 그리고/또는 상기 적어도 하나의 칩(2), 기판(4) 및 플랜지(3)를 냉각 디바이스에 고정시키기 위해 유전체 슬리브(dielectric sleeve)들을 통과하는 나사들을 포함하는,
    적어도 하나의 반도체 칩(2)을 실장시키기 위한 칩 패키지 어셈블리(1).
  15. 칩 패키지 어셈블리(1)를 사용하기 위한 방법으로서,
    특히 기판(4)으로부터 적어도 하나의 칩(2)을 제거하기 위해, 특히 상기 적어도 하나의 칩(2)을 다른 칩(2)으로 교환하기 위해, 칩 패키지가 제거되는,
    칩 패키지 어셈블리(1)를 사용하기 위한 방법.
KR1020157021969A 2013-01-16 2013-01-16 칩 패키지 어셈블리 KR20150129673A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/RU2013/000031 WO2014112892A2 (en) 2013-01-16 2013-01-16 Chip package assembly and method to use the assembly

Publications (1)

Publication Number Publication Date
KR20150129673A true KR20150129673A (ko) 2015-11-20

Family

ID=49230832

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157021969A KR20150129673A (ko) 2013-01-16 2013-01-16 칩 패키지 어셈블리

Country Status (7)

Country Link
US (1) US20150364399A1 (ko)
EP (1) EP2936555B1 (ko)
JP (1) JP2016503969A (ko)
KR (1) KR20150129673A (ko)
CN (1) CN105051893A (ko)
RU (1) RU2617559C2 (ko)
WO (1) WO2014112892A2 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016213314A (ja) * 2015-05-08 2016-12-15 富士通株式会社 冷却モジュール及び電子機器

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3958195A (en) * 1975-03-21 1976-05-18 Varian Associates R.f. transistor package having an isolated common lead
JPS5315256U (ko) * 1976-07-20 1978-02-08
JPS5737491Y2 (ko) * 1977-05-06 1982-08-18
JPS57124456A (en) * 1981-01-26 1982-08-03 Mitsubishi Electric Corp Semiconductor device
JPH028089U (ko) * 1988-06-24 1990-01-18
JPH028098U (ko) * 1988-06-27 1990-01-18
US5760473A (en) * 1996-06-25 1998-06-02 Brush Wellman Inc. Semiconductor package having a eutectic bonding layer
JPH1065036A (ja) * 1996-08-21 1998-03-06 Oki Business:Kk モジュールの気密封止構造及び方法
CN1061331C (zh) * 1997-03-03 2001-01-31 麻林涛 用核辐射技术提高生物肥料菌种活性的方法
WO1998041071A1 (en) 1997-03-11 1998-09-17 Xemod, Inc. Hybrid module assembling method and apparatus
SE512710C2 (sv) 1998-07-08 2000-05-02 Ericsson Telefon Ab L M Kapsel för högeffekttransistorchip för höga frekvenser innefattande en elektriskt och termiskt ledande fläns
US20030125077A1 (en) 2002-01-03 2003-07-03 Hsi-Che Lee Multimedia watch
JP3813098B2 (ja) * 2002-02-14 2006-08-23 三菱電機株式会社 電力用半導体モジュール
US7538352B2 (en) * 2002-11-25 2009-05-26 National Institute Of Advanced Industrial Science And Technology Semiconductor device and power converter, driving inverter, general-purpose inverter and high-power high-frequency communication device using same
JP2005150133A (ja) * 2003-11-11 2005-06-09 Sumitomo Metal Electronics Devices Inc 半導体素子収納用容器
JP4615289B2 (ja) * 2004-11-12 2011-01-19 三菱電機株式会社 半導体装置
EP1672692B1 (de) * 2004-12-16 2015-01-07 ABB Research Ltd Leistungshalbleiter-Modul
TW200636946A (en) 2005-04-12 2006-10-16 Advanced Semiconductor Eng Chip package and packaging process thereof
JP2008159862A (ja) * 2006-12-25 2008-07-10 Hitachi Kokusai Electric Inc 高周波電子部品のパッケージ構造
JP2008160153A (ja) * 2008-03-17 2008-07-10 Hitachi Kokusai Electric Inc 高周波電子部品のパッケージ構造
US7724528B2 (en) * 2008-07-11 2010-05-25 Cisco Technology, Inc. Thermal dissipation heat slug sandwich
JP5285347B2 (ja) * 2008-07-30 2013-09-11 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置
US20100091477A1 (en) * 2008-10-14 2010-04-15 Kabushiki Kaisha Toshiba Package, and fabrication method for the package
JP5572890B2 (ja) * 2010-06-08 2014-08-20 ミヨシ電子株式会社 半導体モジュールおよび半導体装置
KR101077378B1 (ko) * 2010-06-23 2011-10-26 삼성전기주식회사 방열기판 및 그 제조방법
JP5450313B2 (ja) * 2010-08-06 2014-03-26 株式会社東芝 高周波半導体用パッケージおよびその作製方法
CA2819313A1 (en) * 2011-02-08 2012-08-16 Cambridge Nanolitic Limited Non-metallic coating and method of its production

Also Published As

Publication number Publication date
RU2617559C2 (ru) 2017-04-25
RU2015133780A (ru) 2017-02-17
EP2936555A2 (en) 2015-10-28
WO2014112892A3 (en) 2014-10-16
US20150364399A1 (en) 2015-12-17
JP2016503969A (ja) 2016-02-08
WO2014112892A2 (en) 2014-07-24
CN105051893A (zh) 2015-11-11
EP2936555B1 (en) 2018-09-12

Similar Documents

Publication Publication Date Title
JP5326760B2 (ja) 電力変換装置
JP6218898B2 (ja) 電力用半導体装置
RU2585887C1 (ru) Компоновка электронного блока питания
US9125322B2 (en) Through-hole mounting system with heat sinking elements clamped to one another against insulating body
JP2008199022A (ja) パワー半導体モジュールおよびその製造方法
JP2011108924A (ja) 熱伝導基板及びその電子部品実装方法
KR100620913B1 (ko) 열전 모듈
US20080019108A1 (en) Power Amplifier
WO2019189450A1 (ja) 電力変換装置
US7564128B2 (en) Fully testable surface mount die package configured for two-sided cooling
JP2023541621A (ja) パワーモジュール及びその製造方法、コンバータ、並びに電子機器
JP2015119121A (ja) パワー半導体装置
KR20150129673A (ko) 칩 패키지 어셈블리
US11935807B2 (en) Plurality of dies electrically connected to a printed circuit board by a clip
US9324627B2 (en) Electronic assembly for mounting on electronic board
KR20120116859A (ko) 반도체장치
JP2005506702A (ja) 電子的な構成群をパッケージングするための方法およびマルチチップパッケージ
US20160330854A1 (en) Circuit packages including modules that include at least one integrated circuit
JP2016101071A (ja) 半導体装置
US11955402B2 (en) Power semiconductor component and method for producing a power semiconductor component
CN214672591U (zh) 一种功率器件封装结构
JP5971015B2 (ja) 半導体装置
WO2024202552A1 (ja) インターポーザ及び回路モジュール
US20240341026A1 (en) Silicon carbide thermal bridge integrated on a low thermal conductivity substrate and processes implementing the same
JP2009188192A (ja) 回路装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application