DE69934357T2 - Verfahren zur Salizidfüllung mit niedrigem Widerstand für Grabenkondensatoren - Google Patents

Verfahren zur Salizidfüllung mit niedrigem Widerstand für Grabenkondensatoren Download PDF

Info

Publication number
DE69934357T2
DE69934357T2 DE69934357T DE69934357T DE69934357T2 DE 69934357 T2 DE69934357 T2 DE 69934357T2 DE 69934357 T DE69934357 T DE 69934357T DE 69934357 T DE69934357 T DE 69934357T DE 69934357 T2 DE69934357 T2 DE 69934357T2
Authority
DE
Germany
Prior art keywords
trench
etching
area
polysilicon
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69934357T
Other languages
English (en)
Other versions
DE69934357D1 (de
Inventor
Jeffrey P. Winchester Gambino
Ulrike Winchester Gruening
Jack A. Winchester Mandelman
Carl J. Winchester Radens
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
International Business Machines Corp
Original Assignee
Siemens AG
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG, International Business Machines Corp filed Critical Siemens AG
Application granted granted Critical
Publication of DE69934357D1 publication Critical patent/DE69934357D1/de
Publication of DE69934357T2 publication Critical patent/DE69934357T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/038Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Description

  • Die vorliegende Erfindung betrifft die Herstellung und Konstruktion von Grabenkondensatoren für integrierte Schaltungen, insbesondere von Kondensatoren für die Verwendung in Dynamic-Random-Access-Memory(DRAM)-Zellen, und hochentwickelte Speichereinheiten, welche selbige enthalten.
  • Im Allgemeinen umfasst eine Halbleiter-Speichereinheit wie z.B. eine dynamische Zelle mit wahlfreiem Zugriff (Dynamic-Random-Access-Memory(DRAM)) eine Vielzahl von Speicherzellen, welche verwendet werden, um große Datenmengen zu speichern. Jede Speicherzelle beinhaltet typischerweise einen Kondensator zum Speichern elektrischer Ladung und einen Feldeffekttransistor (FET) zum Öffnen und Schließen der Ladungs- und Entladungsdurchgänge des Kondensators. Die Anzahl an Zellen (und der entsprechenden Bits der Speicherkapazität) der DRAM-Chips integrierter Schaltungen hat sich alle drei Jahre ungefähr um das 4fache vergrößert; dies wurde durch die Verringerung der Größe der Speicherzellen erreicht. Leider führt die kleinere Zellengröße auch zu einer geringeren Fläche, um den Kondensator herzustellen.
  • Überdies nimmt die Querschnittsfläche des Tiefgraben-Speicherkondensators mit dem Quadrat des Grundmaßes ab, wenn die Abmessungen der DRAM-Zellen mit jeder folgenden Generation verkleinert werden, während die Grabentiefe etwa konstant geblieben ist. Diese Veränderung in der Grabengeometrie führt zu einem starken Anstieg des Serienwiderstandes, welchen die Polysiliciumelektrode beisteuert, die in dem tiefen Graben enthalten ist. Der gestiegene Widerstand wiederum kann die Grenze der Geschwindigkeit, mit welcher auf die entsprechende Speicherzelle zugegriffen werden kann, nachteilig beeinflussen.
  • Ein Ansatz, um den Serienwiderstand von DRAM-Grabenkondensatoren zu verringern, besteht darin, die Dotierungskonzentration des Polysiliciums des tiefen Grabens zu erhöhen. Dieser Ansatz schafft jedoch nur eine marginale Verringerung des Serienwiderstands und weist somit nur eine begrenzte Anwendbarkeit bei der Herstellung von DRAM-Zellen verringerter Abmessungen auf. JP-A-10-27885 zeigt, wie der Widerstand eines Grabenkondensators verringert werden kann, indem eines der Materialien WSi, TiSi, W, Ti oder TiN verwendet wird.
  • Somit besteht weiterhin ein Bedarf für neue Herstellungsverfahren und/oder Konstruktionen, welche das Problem des Serienwiderstandes im Zusammenhang mit Grabenkondensatoren und Einheiten, in welche solche Kondensatoren (z.B. DRAM-Chips) eingebaut sind, wirksamer angehen.
  • Die vorliegende Erfindung stellt Verfahren zur Herstellung von Grabenkondensatoren bereit, wobei der Serienwiderstandsbelag der tiefen Grabenelektrode für eine gegebene Grabengeometrie wesentlich verringert wird.
  • Die vorliegende Erfindung stellt Verfahren zur Herstellung von Grabenkondensatoren bereit, wobei die Serienkapazität der tiefen Grabenelektrode für eine gegebene Grabengeometrie wesentlich verringert wird.
  • In einer ersten Erscheinungsform stellt die Erfindung dementsprechend ein Verfahren zur Herstellung einer Grabenkondensatorstruktur in einem Halbleitersubstrat bereit, wobei das Verfahren die nachstehenden aufeinander folgenden Schritte umfasst: (a) Bereitstellen eines Halbleitersubstrats, welches (i) einen darin befindlichen Graben aufweist, wobei der Graben einen schmalen oberen Bereich und einen breiten unteren Bereich aufweist, (ii) eine Elektrode in dem Substrat um den breiten unteren Bereich herum aufweist und (iii) ein gleichmäßiges Knoten-Dielektrikum aufweist, welches den Graben an der Elektrode bedeckt; (b) Füllen des Grabens mit einer Polysiliciumschicht, wobei in dem breiten unteren Bereich des Grabens ein Hohlraum gelassen wird; (c) Planarisieren der Struktur, die sich aus Schritt (b) ergibt; (d) Entfernen der Polysiliciumschicht in dem schmalen oberen Bereich des Grabens, wobei der Hohlraum in dem breiten unteren Bereich des Grabens freigelegt wird; (e) Bilden einer gleichmäßigen schwer schmelzbaren Metallschicht in dem schmalen oberen Bereich und dem breiten unteren Bereich; (f) Tempern der Struktur, um eine schwer schmelzbare Metallsalizidschicht in dem breiten unteren Bereich der Grabenstruktur zu bilden; (g) Entfernen der gleichmäßigen schwer schmelzbaren Metallschicht von dem schmalen oberen Bereich des Grabens; (h) Füllen der Grabenstruktur mit Polysilicium und (i) Planarisieren der Struktur, die sich aus Schritt (h) ergibt.
  • Schritt (e) wird vorzugsweise unter Anwendung einer selektiven Reaktion durchgeführt, durch welche das schwer schmelzbare Metall, welches in dem breiten unteren Bereich des Grabens gebildet wird, zu einem schwer schmelzbaren Metallsalizid mit einem niedrigen Widerstand umgewandelt werden kann.
  • Vorzugsweise handelt es sich in der ersten Erscheinungsform bei dem Halbleitersubstrat um Si. Die Elektrode ist vorzugsweise eine herausdiffundierte vergrabene Platte. Vorzugsweise wird auch vor Schritt (b) um den oberen Bereich des Grabens herum eine Oxid-Ummantelung bereitgestellt. Es wird auch bevorzugt, dass Schritt (b) durch eine chemische Niederdruck-Gasphasenabscheidung ausgeführt wird.
  • Der Hohlraum ist ferner vorzugsweise vollständig von dem Polysilicium bedeckt, welches in Schritt (b) abgeschieden wird.
  • Vorzugsweise wird in der ersten Erscheinungsform der Schritt (c) durch chemisch-mechanisches Polieren oder Ätzen durchgeführt. Es wird bevorzugt, dass in dem Verfahren der ersten Erscheinungsform der Schritt des Entfernens (d) das Ätzen des Polysiliciums durch anisotropes Ätzen, isotropes Ätzen oder einer Kombination daraus umfasst. Vorzugsweise wird das Ätzen durch ionenunterstütztes Ätzen, ioneninduziertes Ätzen, Plasmaätzen, reaktives Ionenätzen, reaktives Ionenstrahlätzen oder Mikrowellen-Plasmaätzen durchgeführt.
  • Vorzugsweise wird in dem Verfahren der ersten Erscheinungsform der Schritt (d) durch Plasmaätzen durchgeführt, wobei ein Halogen als reaktives Plasmagas verwendet wird. Ebenso wird in dem Verfahren der ersten Erscheinungsform in Schritt (d) das Polysilicium vorzugsweise vollständig von dem schmalen oberen Bereich entfernt. In dem Verfahren der ersten Erscheinungsform wird Schritt (e) vorzugsweise durch chemische Gasphasenabscheidung, Sputtern, elektrochemische Plattierung oder stromlose Plattierung durchgeführt.
  • In dem Verfahren der ersten Erscheinungsform wird das schwer schmelzbare Metall vorzugsweise aus der Gruppe ausgewählt, welche aus Ta, W, Co, Ti und Mo besteht. Es wird in der ersten Erscheinungsform ferner bevorzugt, dass das Tempern in Gegenwart einer nichtoxidierenden Atmosphäre durchgeführt wird. Vorzugsweise wird das Tempern auch bei einer Temperatur von etwa 600°C bis 1000°C etwa 5 Sekunden bis 1 Stunde lang durchgeführt; und insbesondere wird das Tempern bei einer Temperatur von etwa 700°C bis 800°C etwa 10 bis 60 Sekunden lang durchgeführt.
  • In dem Verfahren der ersten Erscheinungsform wird bevorzugt, dass das schwer schmelzbare Metallsalizid einen spezifischen Widerstand von etwa 15 bis 150 μOhm·cm aufweist, und insbesondere wird bevorzugt, dass das schwer schmelzbare Metallsalizid einen spezifischen Widerstand von etwa 15 bis 25 μOhm·cm aufweist.
  • In dem Verfahren der ersten Erscheinungsform wird bevorzugt, dass das schwer schmelzbare Metall in Schritt (g) durch nasschemisches Ätzen mit einem chemischen Ätzmittel entfernt wird, welches aus der aus H2O2, HCl, HNO3, Essigsäure, Chromsäure, Phosphorsäure, Schwefelsäure, Ammoniumhydroxid und Mischungen davon bestehenden Gruppe ausgewählt wird.
  • Das Verfahren ist dafür geeignet, eine Kondensatorstruktur in einem Halbleitersubstrat bereitzustellen, wobei die Kondensatorstruktur (i) einen Graben mit einem schmalen oberen Bereich und einem breiten unteren Bereich, (ii) eine Elektrode in dem Substrat um den breiten unteren Bereich herum, (iii) ein gleichmäßiges Knoten-Dielektrikum, welches den Graben an der Elektrode bedeckt, und (iv) eine zweite Elektrode in dem Graben umfasst, wobei die zweite Elektrode in dem breiten unteren Bereich eine erste Polysiliciumschicht über dem Knoten-Dielektrikum, eine schwer schmelzbare Metallsalizidschicht über der ersten Polysiliciumschicht und eine zweite Polysiliciumschicht über dem Salizid umfasst.
  • Das Verfahren ist auch dafür geeignet, eine Grabenkondensatorstruktur bereitzustellen, bei welcher in dem Graben ein Salizid vorliegt. Die Kondensatorstruktur ist vorzugsweise als Speicherkondensator in einer DRAM-Speicherzelle geeignet. Die Kondensatorstruktur umfasst vorzugsweise einen Speichergraben mit einem schmalen oberen Bereich und einem breiten unteren Bereich, wobei der breite untere Bereich eine äußere Polysiliciumschicht umfasst, über welcher eine schwer schmelzbare Metallsalizidschicht und eine innere Polysiliciumschicht gebildet wird. Der Speichergraben ist vorzugsweise flaschenförmig.
  • Es wird bevorzugt, dass es sich bei dem Halbleitersubstrat in der Kondensatorstruktur um Si handelt. Es wird ebenfalls bevorzugt, dass die Kondensatorstruktur eine Oxid-Ummantelung um den schmalen oberen Grabenbereich herum umfasst.
  • Vorzugsweise enthält das schwer schmelzbare Metallsalizid ein schwer schmelzbares Metall, welches aus der aus Ta, W, Co, Ti und Mo bestehenden Gruppe ausgewählt wird.
  • Ebenfalls vorzugsweise umfasst die Kondensatorstruktur das schwer schmelzbare Metallsalizid mit einem spezifischen Widerstand von etwa 15 bis 150 μOhm·cm, und insbesondere weist das schwer schmelzbare Metallsalizid einen spezifischen Widerstand von etwa 15 bis 25 μOhm·cm auf.
  • Nun wird ein Verfahren der vorliegenden Erfindung beispielhaft unter Bezugnahme auf die begleitenden Zeichnungen beschrieben, in welchen:
  • 1(a) bis (g) Querschnittsansichten einer flaschenförmigen Speichergraben-Kondensatorstruktur sind, welche ein schwer schmelzbares Metallsalizid enthält und welche durch die Verarbeitungsschritte der vorliegenden Erfindung gebildet wird;
  • 2 eine Querschnittsansicht einer hochentwickelten Speicherzelleneinheit ist, welche aus der in 1(g) dargestellten Kondensatorstruktur hergestellt werden kann.
  • 1(a) bis (g) stellen verschiedene Verarbeitungsschritte dar, welche zur Herstellung einer DRAM-Zellen-Kondensatorstruktur angewendet werden können. Speziell stellt 1(a) eine Querschnittsansicht einer flaschenförmigen Anfangs-Grabenstruktur 10 dar, welche in Schritt (a) der vorliegenden Ausführungsform verwendet wird. Die in 1(a) dargestellte flaschenförmige Grabenstruktur umfasst ein Halbleitersubstrat 12, welches vorzugsweise einen schwach dotierten Epitaxiebereich 14 und eine oder mehrere nicht leitfähige Flächen 24 aufweist. Die nicht leitfähige Fläche (typischerweise ein Siliciumnitrid) fungiert als Schutzschicht während des Ätzverfahrens, welches angewendet wird, um den Graben 16 zu bilden. Der Graben 16 weist vorzugsweise einen schmalen oberen Bereich 16a und einen breiten unteren Bereich 16b auf. In einigen Fällen kann es wünschenswert sein, eine dünne Oxidschicht (nicht dargestellt) zwischen dem Halbleitersubstrat 12 und der nicht leitfähige Fläche 24 zu bilden.
  • Das Halbleitersubstrat 12 kann aus jedem herkömmlichen halbleitendem Material gebildet werden, u.a., aber nicht darauf beschränkt, Si, Ge, GaP, InAs, InP, SiGe, GaAs oder andere III/V-Verbindungen. Unter diesen halbleitenden Materialien wird stark bevorzugt, dass das Halbleitersubstrat 12 aus Si besteht.
  • Am breiten unteren Grabenbereich 16b ist ein herausdiffundierter Bereich 18 einer vergrabenen Platte und eine Knoten-Dielektrikumschicht 20 dargestellt. Der schmale obere Bereich 16a enthält vorzugsweise eine Oxid-Ummantelung 22, welche durch lokale Oxidation von Silicium (LOCOS) oder durch eine andere Technik gebildet werden kann.
  • Die flaschenförmige Anfangsstruktur, welche in 1(a) dargestellt ist, wird unter Anwendung herkömmlicher Techniken hergestellt, welche dem Fachmann wohlbekannt sind. Die flaschenförmige Struktur der 1(a) kann zum Beispiel unter Anwendung der Verfahren hergestellt werden, welche in den US-Patentschriften 4 649 625 an Lu; 5 658 816 an Rajeevakumar und 5 692 281 an Rajeevakumar beschrieben werden. Die vergrabene Platte kann durch jede herkömmliche Technik des Diffundierens des Dotierstoffs des geeigneten Leitfähigkeitstyps durch die Grabenwand gebildet werden. Siehe zum Beispiel die Technik, welche in US-Patentschrift 5 395 786 beschrieben wird.
  • Gemäß der vorliegenden Erfindung wird die in 1(a) dargestellte Struktur, insbesondere der schmale obere Grabenbereich 16a und der breite untere Grabenbereich 16b, unter Abscheidungsbedingungen, welche ausreichen, um den Hohlraum 28 in dem breiten unteren Grabenbereich 16b zu bilden, mit einer Polysiliciumschicht 26 gefüllt. Die Polysiliciumschicht 26 wird dann planarisiert, um die in 1(b) dargestellte Struktur zu ergeben.
  • Das Polysilicium und der Hohlraum, welche in 1(b) dargestellt sind, werden unter Anwendung herkömmlicher Abscheidungstechniken wie chemischer Gasphasenabscheidung (CVD) oder chemischer Niederdruck-Gasphasenabscheidung (LPCVD) in dem unteren Grabenbereich der flaschenförmigen Grabenkondensatorstruktur gebildet. Unter diesen Abscheidungstechniken wird in der vorliegenden Ausführungsform für die Bildung der Polysiliciumschicht 26 und des Hohlraums 28 die LPCVD stark bevorzugt. Die bei der Abscheidung der Polysiliciumschicht 26 und der Bildung des Hohlraums 28 angewendeten Abscheidungsbedingungen können in Abhängigkeit von der genauen angewendeten Technik und der Grabengeometrie variieren. In den meisten Fällen sind die angewendeten Abscheidungsbedingungen jene, welche herkömmlich für die Polysiliciumbefüllung angewendet werden. Der Hohlraum entsteht durch den Verschluss des schmalen Bereichs 16a durch die Abscheidung von Polysilicium auf der Grabenwand. Wenn die gewählten Abscheidungsbedingungen nicht zur Bildung des gewünschten Hohlraums führen, kann nach der Planarisierung des Polysiliciums ein Hohlraum unter Anwendung einer Ätztechnik gebildet oder ausgedehnt werden, wie sie in US-Patentschrift 5 692 281 beschrieben ist.
  • Das Polysilicium kann unter Anwendung herkömmlicher Planarisierungstechniken planarisiert werden. Das Planarisierungsverfahren kann zum Beispiel durch chemisch-mechanisches Polieren (CMP) oder Ätzen durchgeführt werden.
  • Nach der Planarisierung wird die Polysiliciumfüllung 26 vorzugsweise ausgekehlt, wie in 1(c) dargestellt, wodurch die Polysiliciumschicht 26 in dem schmalen oberen Grabenbereich 16a selektiv entfernt wird, um den Hohlraum 28 in dem breiten unteren Bereich 16b freizulegen. Der Auskehlungsschritt kann unter Anwendung irgendeines herkömmlichen anisotropen oder isotropen Ätzverfahrens durchgeführt werden. Alternativ kann eine Kombination aus anisotropen und isotropen Ätztechniken angewendet werden, um das Polysilicium 26 auszukehlen. Beispiele geeigneter Ätztechniken sind das ionenunterstützte Ätzen, das ioneninduzierte Ätzen, das Plasmaätzen, das reaktive Ionenätzen, das reaktive Ionenstrahlätzen, das Mikrowellen-Plasmaätzen, das chemische Ätzen oder ähnliche Ätztechniken. Die Auskehlung wird vorzugsweise durch ein Plasmaätzverfahren unter Verwendung eines Halogens wie Chlor oder Fluor als reaktives Plasmagas durchgeführt. Unter der Annahme, dass der zuvor gebildete Hohlraum 28 eine ausreichende Größe aufweist, wird durch das angewendete Auskehlungsverfahren vorzugsweise nicht in wesentlichem Maße Polysilicium von dem breiten unteren Bereich 16b des Grabens entfernt. Wie oben angemerkt, kann erwünscht sein, als Teil des Auskehlungsschrittes oder darauf folgend den Hohlraum zu bilden oder zu vergrößern.
  • Nach der Auskehlung wird eine gleichmäßige schwer schmelzbare Metallschicht 30 wie in 1(d) dargestellt abgeschieden. Die schwer schmelzbare Metallschicht kann unter Anwendung irgendeines herkömmlichen Abscheidungsverfahrens gebildet werden, mittels dessen eine gleichmäßige Schicht gebildet werden kann. Beispiele für geeignete Abscheidungstechniken sind CVD, Sputtern, elektrochemisches Plattieren, stromloses Plattieren oder andere ähnliche Abscheidungsverfahren. Die schwer schmelzbare Metallschicht 30 wird vorzugsweise durch CVD gebildet.
  • Verschiedene schwer schmelzbare Metalle können verwendet werden, um die Schicht 30 zu bilden. Beispiele für geeignete schwer schmelzbare Metalle sind Ti, Ta, W, Co, Mo oder andere ähnliche schwer schmelzbare Metalle, welche ein Metallsalizid bilden können, wenn sie in Gegenwart eines siliciumhaltigen Materials getempert werden. So kann zum Beispiel, wenn eine Ti-Schicht gebildet wird, bei den oben beschriebenen Temperbedingungen Ti zu TiSix (vorzugsweise TiSi2) umgewandelt werden.
  • Nach der Abscheidung der schwer schmelzbaren Metallschicht 30 wird wie in 1(e) dargestellt in dem breiten unteren Grabenbereich 16b durch Tempern eine schwer schmelzbare Metallsalizidschicht 32 gebildet, wodurch an der Grenzfläche des schwer schmelzbaren Metalls zum Polysilicium im Bereich 16b die Bildung eines Salizids bewirkt wird. Es wird stark bevorzugt, dass in dem schmalen oberen Grabenbereich 16a kein schwer schmelzbares Metallsalizid gebildet wird. Die Bildung von Salizid im Bereich 16a wird durch die Oxid-Ummantelung 22 und durch das Entfernen von Polysilicium aus dem Bereich 16a während des Auskehlungsschrittes verhindert.
  • Der Temperschritt, welcher in der vorliegenden Ausführungsform angewendet wird, wird vorzugsweise in Gegenwart einer nichtoxidierenden Umgebung wie Helium, Stickstoff, Argon oder Mischungen davon durchgeführt. Der Temperschritt kann bei atmosphärischem Druck oder unter einem geeigneten Vakuum durchgeführt werden. Das Tempern wird vorzugsweise bei einer Temperatur von etwa 600°C bis 1000°C während einer Dauer von etwa 5 Sekunden bis 1 Stunde durchgeführt. Bei höheren Tempertemperaturen werden typischerweise kürzere Temperzeiten angewendet, während bei niedrigeren Tempertemperaturen typischerweise längere Temperzeiten angewendet werden. Insbesondere wird der Temperschritt bei einer Temperatur von etwa 700°C bis 800°C während einer Dauer von etwa 10 Sekunden bis 60 Sekunden durchgeführt. Der Temperschritt kann bei einer eingestellten Temperatur durchgeführt werden, oder es kann unter Verwendung verschiedener Steigerungs- und Ausgleichsglüh-Zyklen stufenweise auf eine gewünschte Temperatur gesteigert werden.
  • Das schwer schmelzbare Metallsalizid, welches durch den Temperschritt der vorliegenden Ausführungsform gebildet wird, weist vorzugsweise einen gemessenen spezifischen Widerstand von etwa 15 bis 150 μOhm·cm auf. Insbesondere beträgt der spezifische Widerstand des schwer schmelzbaren Metallsalizids, welches in dem Temperschritt gebildet wird, etwa 15 bis 25 μOhm·cm.
  • Nach der Bildung der gewünschten schwer schmelzbaren Metallsalizidschicht 32 in dem breiten unteren Bereich 16b der Grabenstruktur wird die verbleibende schwer schmelzbare Metallschicht 30 im oberen Bereich 16a entfernt. Die resultierende Struktur ist in 1(f) veranschaulicht. Vorzugsweise wird ein chemisches Nassätzverfahren, welches beim Ätzen von schwer schmelzbarem Metall hochselektiv ist, angewendet, um die verbleibende Schicht 30 zu entfernen. Es kann irgendein chemisches Ätzmittel verwendet werden, welches das schwer schmelzbare Metall von dem oberen Grabenbereich der Kondensatorstruktur entfernen kann. Veranschaulichende Beispiele für geeignete chemische Ätzmittel sind H2O2, HCl, HNO3, Essigsäure, Chromsäure, Phosphorsäure, Schwefelsäure, Ammoniumhydroxid oder andere ähnliche chemische Ätzmittel. Mischungen dieser chemischen Ätzmittel mit anderen oder mit Wasser können auch verwendet werden. H2O2 ist ein bevorzugtes chemisches Ätzmittel.
  • Nach dem Entfernen des schwer schmelzbaren Metalls 30 von dem oberen Bereich 16a der Grabenstruktur wird der Graben dann unter Anwendung irgendeines der oben erwähnten Abscheidungsverfahren, welches angewendet wird, um die Polysiliciumschicht 26 zu bilden, mit weiterem Polysilicium 34 gefüllt. Die Kondensatorstruktur wird dann unter Anwendung irgendeiner der obigen Planarisierungstechniken oder durch Plasmaätzen planarisiert, um die in 1(g) dargestellte Kondensatorstruktur zu ergeben.
  • Die Kondensatorstruktur, welche die schwer schmelzbare Salizidschicht 32 in dem breiten unteren Bereich des Grabens enthält, weist einen wesentlich verringerten Serienwiderstand auf gegenüber vergleichbaren Strukturen, welche keine solche Metallsalizidstruktur darin enthalten. Typischerweise kann hierdurch der Serienwiderstand, welcher von dem Polysilicium des tiefen Grabens verursacht wird, für eine gegebene Grabengeometrie/ein gegebenes Grundmaß um das 100-fache verringert werden. Alternativ kann das Verfahren angewendet werden, um Kondensatorstrukturen mit noch kleineren Grundmaßen zu erzeugen, welche einen ähnlichen Serienwiderstand wie breitere Kondensatorstrukturen aufweisen.
  • Die Kondensatorstrukturen können in DRAM-Speicherzellen wie der in 2 dargestellten oder in anderen integrierten Schaltungen verwendet werden. Speziell umfasst die Speicherzelle in 2 die in 1(g) dargestellte Kondensatorstruktur außer dem den n-Band-Bereich 36 die p-Wanne 48, den Bereich der schmalen Grabenisolierung 38, den vergrabenen Brückenbereich 42, den Feldimplantierungsbereich 40, den Gatter-Leiterbereich 44 und den Feld-Leiterbereich 46.
  • Die in 2 dargestellte Speicherzelleneinheit kann unter Anwendung des vorliegenden Verfahrens in Kombination mit anderen Produktionsschritten hergestellt werden, um die schmale Grabenisolierung, Gatter-Leiterbereiche und andere Speicherzellenkomponenten zu bilden, wobei die anderen Produktionsschritte dem Fachmann wohlbekannt sind. Die Bildung von n-Band-Bereichen wird in der offengelegten Europäischen Patentanmeldung 822 599, offengelegt am 4. Februar 1998, erörtert. Beispiele für jene Produktionsschritte sind in dem oben erwähnten Patentdokument beschrieben oder dem Fachmann auf andere Weise bekannt.
  • Außer für Speicherzellen und deren Herstellung können die Kondensatorstrukturen und Herstellungstechniken auch in Zusammenhang mit anderen Strukturen integrierter Einheiten und mit Herstellungstechniken der Einheiten nützlich sein.
  • Der Fachmann auf dem betreffenden Fachgebiet wird leicht erkennen, dass die Erfindung nicht auf die speziellen in den Zeichnungen veranschaulichten Strukturen beschränkt ist.
  • Während die Zeichnungen einen flaschenförmigen Graben veranschaulichen, kann die Erfindung auch unter Verwendung von Gräben anderer Formen und unter Anwendung anderer Techniken zur Bildung von Hohlräumen als oben beschrieben ausgeübt werden. Es versteht sich auch, dass die Erfindung nicht auf die Verwendung irgendeines speziellen Dotierstoff-Typs beschränkt ist, vorausgesetzt, dass die für die verschiedenen Komponenten gewählten Dotierstoff-Typen mit der beabsichtigten elektrischen Funktion der Einheit vereinbar sind.

Claims (6)

  1. Verfahren zur Herstellung einer Grabenkondensatorstruktur in einem Halbleitersubstrat, wobei das Verfahren die folgenden aufeinander folgenden Schritte umfasst: (a) Bereitstellen eines Halbleitersubstrats, welches (i) einen darin befindlichen Graben aufweist, wobei der Graben einen schmalen oberen Bereich und einen breiten unteren Bereich aufweist, (ii) eine Elektrode in dem Substrat um den breiten unteren Bereich herum aufweist und (iii) ein gleichmäßiges Knoten-Dielektrikum aufweist, welches den Graben an der Elektrode bedeckt; (b) Füllen des Grabens mit einer Polysiliciumschicht, wobei in dem breiten unteren Bereich des Grabens ein Hohlraum gelassen wird; (c) Planarisieren der Struktur, die sich aus Schritt (b) ergibt; (d) Entfernen der Polysiliciumschicht in dem schmalen oberen Bereich des Grabens, wobei der Hohlraum in dem breiten unteren Bereich des Grabens freigelegt wird; (e) Bilden einer gleichmäßigen schwer schmelzbaren Metallschicht in dem schmalen oberen Bereich und dem breiten unteren Bereich; (f) Tempern der Struktur, um eine schwer schmelzbare Metallsalizidschicht in dem breiten unteren Bereich der Grabenstruktur zu bilden; (g) Entfernen der gleichmäßigen schwer schmelzbaren Metallschicht von dem schmalen oberen Bereich des Grabens; (h) Füllen der Grabenstruktur mit Polysilicium; und (i) Planarisieren der Struktur, die sich aus Schritt (h) ergibt.
  2. Verfahren nach Anspruch 1, wobei es sich bei der Elektrode um eine herausdiffundierte vergrabene Platte handelt.
  3. Verfahren nach Anspruch 1, wobei vor Schritt (b) um den oberen Bereich des Grabens herum eine Oxid-Ummantelung bereitgestellt wird.
  4. Verfahren nach Anspruch 1, wobei der Schritt des Entfernens (d) ein Ätzen umfasst, welches durch ionenunterstütztes Ätzen, ioneninduziertes Ätzen, Plasmaätzen, reaktives Ionenätzen, reaktives Ionenstrahlätzen oder Mikrowellen-Plasmaätzen durchgeführt wird.
  5. Verfahren nach Anspruch 1, wobei Schritt (e) durch chemische Gasphasenabscheidung, Sputtern, elektrochemische Plattierung oder stromlose Plattierung durchgeführt wird.
  6. Verfahren nach Anspruch 1, wobei das Tempern bei einer Temperatur von etwa 600°C bis 1000°C für etwa 5 Sekunden bis 1 Stunde durchgeführt wird.
DE69934357T 1998-06-22 1999-06-17 Verfahren zur Salizidfüllung mit niedrigem Widerstand für Grabenkondensatoren Expired - Lifetime DE69934357T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US102471 1998-06-22
US09/102,471 US6194755B1 (en) 1998-06-22 1998-06-22 Low-resistance salicide fill for trench capacitors

Publications (2)

Publication Number Publication Date
DE69934357D1 DE69934357D1 (de) 2007-01-25
DE69934357T2 true DE69934357T2 (de) 2007-09-20

Family

ID=22290031

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69934357T Expired - Lifetime DE69934357T2 (de) 1998-06-22 1999-06-17 Verfahren zur Salizidfüllung mit niedrigem Widerstand für Grabenkondensatoren

Country Status (7)

Country Link
US (1) US6194755B1 (de)
EP (1) EP0967643B1 (de)
JP (1) JP3327867B2 (de)
KR (1) KR100343353B1 (de)
CN (1) CN1116702C (de)
DE (1) DE69934357T2 (de)
TW (1) TW423096B (de)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6180480B1 (en) * 1998-09-28 2001-01-30 International Business Machines Corporation Germanium or silicon-germanium deep trench fill by melt-flow process
US6379577B2 (en) * 1999-06-10 2002-04-30 International Business Machines Corporation Hydrogen peroxide and acid etchant for a wet etch process
DE10019090A1 (de) * 2000-04-12 2001-10-25 Infineon Technologies Ag Grabenkondensator sowie dazugehöriges Herstellungsverfahren
DE10047221C1 (de) * 2000-09-23 2002-03-14 Infineon Technologies Ag Graben-Kondensator mit einem Isolationskragen und Verfahren zum Herstellen eines solchen Graben-Kondensators
DE10100582A1 (de) * 2001-01-09 2002-07-18 Infineon Technologies Ag Verfahren zur Herstellung von Grabenkondensatoren für integrierte Halbleiterspeicher
DE10109218A1 (de) * 2001-02-26 2002-06-27 Infineon Technologies Ag Verfahren zur Herstellung eines Speicherkondensators
DE10109564A1 (de) * 2001-02-28 2002-09-12 Infineon Technologies Ag Grabenkondensator und Verfahren zu seiner Herstellung
JP2002289816A (ja) * 2001-03-23 2002-10-04 Toshiba Corp 半導体装置及びその製造方法
US6451662B1 (en) 2001-10-04 2002-09-17 International Business Machines Corporation Method of forming low-leakage on-chip capacitor
US6746933B1 (en) * 2001-10-26 2004-06-08 International Business Machines Corporation Pitcher-shaped active area for field effect transistor and method of forming same
US6664161B2 (en) * 2002-05-01 2003-12-16 International Business Machines Corporation Method and structure for salicide trench capacitor plate electrode
US6797636B2 (en) * 2002-05-31 2004-09-28 Infineon Technologies Ag Process of fabricating DRAM cells with collar isolation layers
JP2004253474A (ja) * 2003-02-18 2004-09-09 Sharp Corp 不揮発性半導体記憶装置及びその製造方法
JP2004259920A (ja) * 2003-02-26 2004-09-16 Toshiba Corp 半導体装置及びその製造方法
DE10337858B4 (de) * 2003-08-18 2007-04-05 Infineon Technologies Ag Grabenkondensator und Verfahren zur Herstellung eines Grabenkondensators
US6989561B2 (en) * 2003-12-02 2006-01-24 Nanya Technology Corp. Trench capacitor structure
US6953723B2 (en) * 2004-02-02 2005-10-11 Nanya Technology Corporation Method for forming bottle shaped trench
US7259061B2 (en) * 2004-07-15 2007-08-21 Infineon Technologies Ag Method for forming a capacitor for an integrated circuit and integrated circuit
KR100629266B1 (ko) 2004-08-09 2006-09-29 삼성전자주식회사 샐리사이드 공정 및 이를 사용한 반도체 소자의 제조방법
KR101030295B1 (ko) * 2004-12-30 2011-04-20 동부일렉트로닉스 주식회사 반도체 소자의 소자 분리막 검사용 필드 트랜지스터
DE102005012217B4 (de) * 2005-03-15 2007-02-22 Infineon Technologies Austria Ag Lateraler MISFET und Verfahren zur Herstellung desselben
US7687342B2 (en) 2005-09-01 2010-03-30 Micron Technology, Inc. Method of manufacturing a memory device
US7557032B2 (en) * 2005-09-01 2009-07-07 Micron Technology, Inc. Silicided recessed silicon
US7416943B2 (en) 2005-09-01 2008-08-26 Micron Technology, Inc. Peripheral gate stacks and recessed array gates
KR100739532B1 (ko) 2006-06-09 2007-07-13 삼성전자주식회사 매몰 비트라인 형성 방법
US7494891B2 (en) * 2006-09-21 2009-02-24 International Business Machines Corporation Trench capacitor with void-free conductor fill
KR100780598B1 (ko) * 2006-12-05 2007-11-30 주식회사 하이닉스반도체 벌브형 리세스 게이트를 갖는 반도체 소자의 제조 방법
US7859113B2 (en) * 2007-02-27 2010-12-28 International Business Machines Corporation Structure including via having refractory metal collar at copper wire and dielectric layer liner-less interface and related method
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US8492816B2 (en) * 2010-01-11 2013-07-23 International Business Machines Corporation Deep trench decoupling capacitor
CN102270567A (zh) * 2010-06-04 2011-12-07 中芯国际集成电路制造(上海)有限公司 电容器的制作方法
CN102184863B (zh) * 2011-04-08 2013-08-07 昆山华太电子技术有限公司 基于自对准硅化物和钨塞结构的rfldmos及其制备方法
US8846470B2 (en) 2011-06-06 2014-09-30 International Business Machines Corporation Metal trench capacitor and improved isolation and methods of manufacture
CN103390645B (zh) * 2012-05-08 2016-08-03 上海韦尔半导体股份有限公司 横向扩散金属氧化物半导体晶体管及其制作方法
US11322502B2 (en) * 2019-07-08 2022-05-03 Micron Technology, Inc. Apparatus including barrier materials within access line structures, and related methods and electronic systems

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4649625A (en) 1985-10-21 1987-03-17 International Business Machines Corporation Dynamic memory device having a single-crystal transistor on a trench capacitor structure and a fabrication method therefor
JPS62195171A (ja) * 1986-02-21 1987-08-27 Matsushita Electric Ind Co Ltd 半導体装置
JPS6362371A (ja) 1986-09-03 1988-03-18 Mitsubishi Electric Corp 半導体記憶装置およびその製造方法
JP2534273B2 (ja) 1987-09-07 1996-09-11 富士通株式会社 半導体装置
JPH04287366A (ja) 1991-03-15 1992-10-12 Mitsubishi Electric Corp 半導体集積回路装置及びその製造方法
JP3146316B2 (ja) * 1991-05-17 2001-03-12 日本テキサス・インスツルメンツ株式会社 半導体装置及びその製造方法
JPH0637275A (ja) 1992-07-13 1994-02-10 Toshiba Corp 半導体記憶装置及びその製造方法
US5395786A (en) * 1994-06-30 1995-03-07 International Business Machines Corporation Method of making a DRAM cell with trench capacitor
US5658816A (en) 1995-02-27 1997-08-19 International Business Machines Corporation Method of making DRAM cell with trench under device for 256 Mb DRAM and beyond
US5692281A (en) 1995-10-19 1997-12-02 International Business Machines Corporation Method for making a dual trench capacitor structure
US5905279A (en) * 1996-04-09 1999-05-18 Kabushiki Kaisha Toshiba Low resistant trench fill for a semiconductor device
US5943581A (en) * 1997-11-05 1999-08-24 Vanguard International Semiconductor Corporation Method of fabricating a buried reservoir capacitor structure for high-density dynamic random access memory (DRAM) circuits

Also Published As

Publication number Publication date
JP3327867B2 (ja) 2002-09-24
EP0967643B1 (de) 2006-12-13
CN1257309A (zh) 2000-06-21
CN1116702C (zh) 2003-07-30
JP2000022101A (ja) 2000-01-21
KR20000006315A (ko) 2000-01-25
EP0967643A3 (de) 2003-08-20
KR100343353B1 (ko) 2002-07-15
US6194755B1 (en) 2001-02-27
DE69934357D1 (de) 2007-01-25
EP0967643A2 (de) 1999-12-29
TW423096B (en) 2001-02-21

Similar Documents

Publication Publication Date Title
DE69934357T2 (de) Verfahren zur Salizidfüllung mit niedrigem Widerstand für Grabenkondensatoren
DE19521489B4 (de) Kondensatorplatte und Kondensator, je in einer Halbleitervorrichtung gebildet, die Verwendung eines solchen Kondensators als Speicherkondensator einer Halbleitervorrichtung, Verfahren zur Herstellung eines Kondensators und Verwendung eines solchen Verfahrens zur Herstellung von DRAM-Vorrichtungen
DE19933480B4 (de) Verfahren zur Herstellung eines zylindrischen Kondensators
DE3788172T2 (de) MIS integrierte Schaltung, wie eine EPROM-Speicherzelle, und Verfahren zu deren Herstellung.
DE112004002611B4 (de) Amorpher Ätzstopp zum anisotropen Ätzen von Substraten
DE10222083B4 (de) Isolationsverfahren für eine Halbleitervorrichtung
DE10142580B4 (de) Verfahren zur Herstellung einer Grabenstrukturkondensatoreinrichtung
EP1166350B1 (de) Verfahren zur herstellung einer dram-struktur mit vergrabenen bitleitungen oder grabenkondensatoren
DE3873903T2 (de) Verfahren, um eine elektrische verbindung auf einer silizium-halbleitervorrichtung herzustellen.
DE102008006962B4 (de) Verfahren zur Herstellung von Halbleiterbauelementen mit einem Kondensator im Metallisierungssystem
DE3841588A1 (de) Dynamischer vertikal-halbleiterspeicher mit wahlfreiem zugriff und verfahren zu seiner herstellung
DE102005030585A1 (de) Halbleiterbauelement mit einem vertikalen Entkopplungskondensator
EP1364373B1 (de) Verfahren zur herstellung eines speicherkondensators
DE4221511A1 (de) Verfahren zum bilden von bitstellenleitungen auf einem halbleiter-wafer
DE10136400B4 (de) Verfahren zur Herstellung einer Metallkarbidschicht und Verfahren zur Herstellung eines Grabenkondensators
DE10255841A1 (de) Kondensator mit ruthenhaltigen Elektroden
DE4016268C2 (de)
DE10128718B4 (de) Grabenkondensator einer DRAM-Speicherzelle mit metallischem Collarbereich und nicht-metallischer Leitungsbrücke zum Auswahltransistor
DE10360537A1 (de) Tiefe Isolationsgräben
DE102005048036B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit tiefen Grabenstrukturen
EP0987753A2 (de) Gestapelter DRAM-Flossenkondensator und Verfahren zur Herstellung desselben
DE4007604C2 (de)
EP1364390A2 (de) Grabenkondensator und verfahren zu seiner herstellung
DE10045694A1 (de) Halbleiterspeicherzelle mit Grabenkondensator und Auswahltransistor und Verfahren zu ihrer Herstellung
DE10352068B4 (de) Ausbilden von Siliziumnitridinseln für eine erhöhte Kapazität

Legal Events

Date Code Title Description
8364 No opposition during term of opposition