JPS6362371A - 半導体記憶装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、キャパシタに電荷を蓄積して記憶動作を行な
うダイナミック型半導体記憶装置の構造と製造方法に関
するものである。

〔従来の技術〕

第５図は、従来の１トランジスタ、１キヤパシタで構成
されるメモリセルの構造を示す断面図である。第５図に
おいて、ｌはワードラインとしてのゲート電極、２はシ
リコン酸化膜で形成されたゲート絶縁膜、３はビットラ
イン、拡散層としてのｎ゛拡散領域、４は素子分離領域
、５はシリコン酸化膜で形成されたキャパシタ絶縁膜、
６はセルプレート、Ｔ１はワードラインの端子、Ｔ２は
ビットラインの端子、Ｔ３は電源ラインの端子である。

次に動作について説明する。キャパシタ５の誘電率をε
、膜厚をｔとし、メモリキャパシタの面積をＳとすると
、キャパシタの静電容量Ｃは、Ｃ＝εＳ／ｌ となる。容量Ｃを持つキャパシタに電源ラインＴ３から
の電圧ＶＣＣを印加すると、メモリセルに蓄積される電
気量Ｑは、 Ｑ＝ＣＶＣＣ となり、この電気量の有無に応じて情報が記憶される。

電気量Ｑは、転送ゲートを通してビットラインへ転送さ
れ、ビットラインに接続されるセンスアンプで電気量Ｑ
の有無が検出され、記憶情報の読出しが行なわれる。

〔発明が解決しようとする問題点〕

従来の１トランジスタ、１キャパシタ方式のメモリセル
は以上のように構成されているので、メモリの高集積化
につれてキャパシタ面積Ｓは減少し、これに伴い、キャ
パシタに蓄積し得る電気量Ｑも減少する。このことは、
センスアンプの動作マージンを低下させると同時に、α
線入射時に発生する電子によって記憶情報が反転すると
いうエラー（ソフトエラー）が発生しやすくなるという
問題を引き起こす。

これに対し、キャパシタの占有面積を増加させずに電気
量Ｑを増大させるため、キャパシタ絶縁膜として遷移金
属の酸化膜を使うことが提案されている。これは、シリ
コン酸化膜の誘電率３．４〜３．８に比べてＴ　ａ　、
０．が２２．　Ｔ　ｉ　０２が２０〜５０というように
、遷移金属の酸化膜は高い誘電率を持っており、キャパ
シタの容量Ｃを大きくすることができるためである。

一方、メモリの高集積化に伴い、ソース・ドレイン間の
耐圧が低下するという現象、いわゆるショートチャネル
効果も問題となってきている。この現象の緩和のために
は、■ソース・ドレインの拡散層深さを浅くすること、
■表面不純物濃度を大きくすることが有効であるが、こ
れらの対策はドレイン近傍の高電界化を招き、ホットエ
レクトロン効果に対して悪影響を及ぼす。ホットエレク
トロン効果とは、ドレイン近傍の高電界領域で高エネル
ギーを得たチャネル電子の衝突電離により生じた電子・
正孔対のうちの一部の電子がゲート酸化膜中にトラップ
され、しきい値電圧の変動の原因となる現象を指す。

本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、キャパシタ絶縁膜として遷移金
属の酸化膜を有し、ショートチャネル効果を悪化させず
にホットエレクトロン効果を抑制できる半導体記憶装置
を得ることにある。

〔問題点を解決するための手段〕

このような目的を達成するために本発明は、ソース領域
、ドレイン領域上およびゲート電極上に高融点金属シリ
サイドが形成されこれらの高融点金属シリサイドが高融
点金属の酸化膜によって絶縁された転送ゲートと、前記
ゲート電極の近傍に形成された拡散層とこの拡散層の上
に形成された高融点金属シリサイドを下部電極としこの
下部電極上に形成された高融点金属酸化膜をキャパシタ
絶縁膜としこのキャパシタ絶縁膜上に形成された導電膜
を上部電極としたキャパシタとを装置に設けるようにし
たものである。

また、製造方法として、サイドウオールを備えた転送ゲ
ート電極を半導体基板上に形成する工程と、高融点金属
膜を全面に形成する工程と、酸化性雰囲気中で熱処理す
る工程と、キャパシタとなるべき高融点金属酸化膜上の
導電膜を形成する工程とを有するようにしたものである
。

〔作用〕

本発明においては、ドレイン近傍の電界集中が緩和され
、ホットエレクトロン効果が抑制される。

〔実施例〕

ショートチャネル効果を悪化させずにホットエレクトロ
ン効果を抑制する方法として、ＬＤＤ　（Ｌｉｇｈｔｌ
ｙ　Ｄｏｐｅｄ　Ｄｒａｉｎ）構造が提案されている。

これは、以下に述べるような方法により形成されるもの
である。転送ゲートのゲート電極を構成すべきポリシリ
コン電極を異方性エッチで形成し、１回目の不純物の注
入を行なってｎ−層を形成する。

次に、下地段差の形状を損なわないステップカバレージ
が得られる膜形成方法を用いて一定膜厚の絶縁膜（通常
はシリコン酸化膜）を形成した後、上記絶縁膜を異方性
エッチすると、ポリシリコン電極の側壁部に絶縁膜層が
残る。これをサイドウオールと呼ぶ。このサイドウオー
ルをマスクとして利用して２回目の不純物の注入および
拡散を行なうことによって、サイドウオール端からゲー
トに向かって濃度プロファイルを有するソース領域、ド
レイン領域を形成することができる。したがって、ドレ
イン近傍の電界集中を緩和でき、ホットエレクトロン効
果を抑制することができる。

さらに、上記サイドウオールを利用し、ゲート電極とソ
ース領域、ドレイン領域の低抵抗化を目的としたサリサ
イド構造が提案されている。以下これについて説明する
。サイドウオール形成後、高融点金属（Ｔｉ、Ｔａ、Ｍ
ｏ、Ｗ等）を全面に形成し、これをある一定温度以上で
熱処理する。

このとき、ソース領域、ドレイン領域やゲート電極上の
高融点金属は下地のシリコンと反応してシリサイドとな
るが、サイドウオールや素子分離領域上では、シリサイ
ドは形成されない、したがって、シリサイド以外の部分
を除去することにより、ソース領域、ドレイン領域とゲ
ート電極上に自己整合的にシリサイドを形成できること
になり、ゲート電極およびソース領域、ドレイン領域の
低紙８抗化が図れる。

本発明に係わる半導体記憶装置は、キャパシタ絶縁膜と
して遷移金属の酸化膜を有し、かつ、サリサイド構造を
有する装置である。また、本発明に係わる半導体記憶装
置の製造方法は、暦車な工程で自己整合的に上記半導体
記憶装置を製造する方法である。

本発明に係わる半導体記憶装置の一実施例の断面、平面
を第１図、第２図に示す、第１図、第２図において、１
はゲート電極としてのポリシリコンゲート、２はシリコ
ン酸化膜で形成されたゲート酸化膜、３はソース領域、
ドレイン領域とじてのｎ゛拡散領域、４は素子分離領域
、５は高融点金属酸化膜、６はキャパシタの対向電極と
なる導電膜としてのセルプレート、７はシリコン酸化膜
で形成されたサイドウオール、８は高融点金属シリサイ
ド、Ｔ１はワードラインの端子、Ｔ２はビットラインの
端子、Ｔ３は電源端子である。

第３図（ａ）　〜（ｄ）　、第４図（ａ）　〜！ｄ）は
上述の半導体記憶装置の製造工程を示す断面図、平面図
であり、第３図（ａ）〜（ｄ）はそれぞれ第４図（ａ）
〜（ｄｌに対応する。

以下、本装置の製造工程について説明する。半導体基板
上に素子分離領域４を形成した後、ゲート酸化膜２を形
成する。さらにポリシリコンゲート１を形成した後、シ
リコン酸化膜のサイドウオール７を形成し、ｎ゛拡散領
域３を形成する（第３図（ａ）、第４図（ａ））。

次に、全面に高融点金属を形成しく第３図（ｂ）。

第４図（ｂ））、酸化性雰囲気中で熱処理をする（第３
図（Ｃ）、第４図（Ｃ））。このとき、素子分離領域４
およびサイドウオール７上の高融点金属膜はすべて酸化
され、高融点金属の酸化膜５となる。高融点金属酸化膜
は絶縁体であるため、メモリセル問およびゲート電極１
とソース領域、ドレイン領域間は電気的に絶縁される。

また、転送ゲートとなるポリシリコンゲート１上、ソー
ス領域、ドレイン領域上およびキャパシタとなる領域上
の高融点金属は、基板のシリコンと接しているため、界
面ではシリサイド反応１表面では酸化反応が起こる。

このとき形成されたシリサイド８によって転送ゲートは
サリサイド構造となる。キャパシタが形成される領域で
は、表面に形成された高融点金属の酸化膜５をキャパシ
タ絶縁膜として利用する。このとき、高融点金属酸化膜
の厚みは、初期の高融点金属膜の膜厚、酸化性熱処理時
の雰囲気および温度を変えることにより制御可能である
。

最後に、キャパシタ絶縁膜５上にセルプレート６を形成
する（第３図（ｄ）、第４図（ｄ））ことにより、高融
点金属酸化膜を使用したキャパシタが形成される。

前述したように、高融点金属酸化膜は従来のシリコン酸
化膜に比べて極めて高い誘電率を有しているため、同じ
蓄積電気量を得るためのキャパシタ面積を従来よりも小
さくすることができ、微細化に有利となる。

また、サリサイドトランジスタは、ソース領域、ドレイ
ン領域およびゲート電極の抵抗が従来に比べ大幅に低く
なるため、高速化に有利となる。

以上述べたように、本発明を適用することにより、微細
化されたメモリセルに有効なサリサイドトランジスタと
、高融点金属酸化膜をキャパシタ絶縁膜として使用した
メモリセルとを簡単な工程で、しかも自己整合的に形成
することができる。

なお、上記実施例では、前述したＬＤＤ構造は用いてい
ないが、サイドウオールを利用したＬＤＤ構造を採用す
ることによって、より微細化に適したメモリセルとなる
。

また、上記実施例では、転送ゲートのソース領域、ドレ
イン領域がｎ０拡散領域３である場合を示したが、ｎ゛
拡散領域３の周りにｐ゛層を形成した構造を採用するこ
とによって、さらにソフトエラーの耐性を向上させるこ
とができる。

〔発明の効果〕 以上説明したように本発明は、ソース領域、ドレイン領
域上およびゲート電極上に高融点金属シリサイドが形成
されこれらの高融点金属シリサイドが高融点金属の酸化
膜によって絶縁された転送ゲートと、前記ゲート電極の
近傍に形成された拡散層とこの拡散層の上に形成された
高融点金属シリサイドを下部電極としこの下部電極上に
形成された高融点金属酸化膜をキャパシタ絶縁膜としこ
のキャパシタ絶縁膜上に形成された導電膜を上部電極と
したキャパシタとを設けたことにより、キャパシタ面積
を従来よりも小さくすることができ微細化に有利となり
、また、ソース領域、ドレイン領域およびゲート電極の
抵抗が従来に比べ大幅に低（なるので高速化に有利とな
る効果がある。

また、製造方法として、サイドウオールを備えた転送ゲ
ート電極を半導体基板上に形成する工程と、高融点金属
膜を全面に形成する工程と、酸化性雰囲気中で熱処理す
る工程と、キャパシタとなるべき高融点金属酸化膜上の
導電膜を形成する工程とにより、サリサイドトランジス
タと高融点金属酸化膜を有したキャパシタとを備えた半
導体記憶装置を簡単な工程でしかも自己整合的に形成す
ることができる効果がある。

【図面の簡単な説明】

第１図は本発明に係わる半導体記憶装置の一実施例を示
す断面図、第２図は第１図の装置の平面図、第３図およ
び第４図は第１図、第２図の装置の製造方法を説明する
ための断面図および平面図、第５図は従来の半導体記憶
装置を示す断面図である。 １・・・ポリシリコンゲート、２・・・ゲート絶縁膜、
３・・・ｎ゛拡散領域、４・・・素子分離領域、５・・
・高融点金属酸化膜、６・・・セルプレート、７・・・
サイドウオール、８・・・高融点金属シリサイド、Ｔ１
〜Ｔ３・・・端子。

Claims (4)

【特許請求の範囲】
1. （１）ソース領域、ドレイン領域上およびゲート電極上
   に高融点金属シリサイドが形成されこれらの高融点金属
   シリサイドが高融点金属の酸化膜によって絶縁された転
   送ゲートと、前記ゲート電極の近傍に形成された拡散層
   とこの拡散層の上に形成された高融点金属シリサイドを
   下部電極としこの下部電極上に形成された高融点金属酸
   化膜をキャパシタ絶縁膜としこのキャパシタ絶縁膜上に
   形成された導電膜を上部電極としたキャパシタとを備え
   たことを特徴とする半導体記憶装置。
2. （２）サイドウォールを備えた転送ゲート電極を半導体
   基板上に形成する工程と、高融点金属膜を全面に形成す
   る工程と、酸化性雰囲気中で熱処理する工程と、キャパ
   シタとなるべき高融点金属酸化膜上の導電膜を形成する
   工程とを備えたことを特徴とする半導体記憶装置の製造
   方法。
3. （３）高融点金属膜は、チタン膜又はタンタル膜である
   ことを特徴とする特許請求の範囲第２項記載の半導体記
   憶装置の製造方法。
4. （４）酸化性雰囲気中での熱処理は、少なくとも酸素を
   一成分として含む気体中でのランプアニール又はファー
   ネスアニールであることを特徴とする特許請求の範囲第
   ２項記載の半導体記憶装置の製造方法。