DE69601067T2

DE69601067T2 - Halbleiter-Speicheranordnung, die imstande ist, die Grösse der Substratspannung abhängig vom Zustand zu setzen

Info

Publication number: DE69601067T2
Application number: DE69601067T
Authority: DE
Inventors: Jun Chiyoda-Ku Tokyo 100 Nakai
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1996-02-15
Filing date: 1996-09-17
Publication date: 1999-05-27
Anticipated expiration: 2016-09-18
Also published as: CN1113361C; KR100244837B1; EP0790618B1; JPH09219092A; US5694365A; TW310434B; DE69601067D1; KR970063246A; CN1157460A; EP0790618A1

Description

Halbleiterspeichervorrichtung, die die Größe der Substratspannung entsprechend dem Modus einstellen kann Die vorliegende Erfindung betrifft Halbleiterspeichervorrichtungen mit einer Substratspannungserzeugungsschaltung (Rückseitenvorspannungserzeugungsschaltung) und spezieller eine Halbleiterspeichervorrichtung mit einer Substratspannungserzeugungseinheit, die ein größeres Einstellen einer Substratspannung in dem Eigenauffrischmodus als in dem Normalmodus erlaubt und eine Reduzierung im Stromverbrauch realisiert.
Im allgemeinen weist ein dynamischer Direktzugriffsspeicher (im folgenden als ein "DRAM" bezeichnet) als eine Halbleiterspeichervorrichtung einen Eigenauffrischmodus auf. Nachdem die normalen Speicherzyklen beendet sind, nehmen ein Zeilenadressenauslösesignal /RAS und ein Spaltenadressenauslösesignal /CAS das CBR-Timing (/CAS vor /RAS) an und eine Pulsbreite tRAs des Signales /RAS oder eine Pulsbreite tCAS des Signales /CAS wird größer als 70 us eingestellt. Wenn die Pulsbreite diese Zeitperiode übersteigt, wird ein interner Auffrischbetrieb eingeleitet und das Eigenauffrischen dauert solange an, bis beide Signale /RAS und /CAS auf dem "L"-(niedrigen)-Pegel sind. Ein solcher Zustand wird ein Eigenauffrischmodus genannt. In einem solchen Eigenauffrischmodus zählt ein interner Zähler nacheinander Zeilenadressen herunter und alle in dem Speicherzellenfeld enthaltenen Speicherzellen werden aufgefrischt.
In einem solchen Fall werden, wenn ein internes /RAS den "L"- Pegel erreicht, ein Signalauslesen, Verstärken und Wiedereinschreiben für alle die Speicherzellen an der entsprechenden Wortleitung entsprechend der Zeilenadresse von dem internen Zählers durchgeführt.
Der Auffrischbetrieb wird aufgrund des folgenden Grundes durchgeführt. Eine Speicherinformation wird in einer Speicherzelle durch Ansammeln von elektrischen Ladungen in einem Kondensator gehalten. Da jedoch dort ein Leckstrom vorhanden ist, wird die ausreichende Menge von elektrischen Ladungen, die am Anfang an den Kondensator angelegt ist, durch den Leckstrom reduziert, wodurch die Speicherinformation zerstört wird.
Daher wird, wenn ein Datenwert des "H"-Pegels (positive Ladungen) von der Speicherzelle verschwindet, die Periode von der Zeit, wenn der "H"-Pegeldatenwert eingeschrieben wird (positive Ladungen werden angesammelt), zu der Zeit, wenn die Speicherzelle nicht als den "H"-Pegeldatenwert haltend bestimmt werden kann, im allgemeinen als Fähigkeit des Unterbrechens des Auffrischens bezeichnet. Daher ändert sich der "H"- Pegeldatenwert nicht zu dem "L"-Pegeldatenwert, sogar ohne Auffrischen, wenn es innerhalb des Bereiches der Fähigkeit des Unterbrechens des Auffrischens ist.
Somit muß die Periode des Eigenauffrischmodus innerhalb der Fähigkeit des Unterbrechens des Auffrischens fallen. Daher wird das Intervall des internen /RAS, das den "L"-Pegel erreicht, durch die Fähigkeit des Unterbrechens des Auffrischens bestimmt.
Wie oben beschrieben wurde, wird der pro Einheitszeit verbrauchte Strom durch das Intervall des internen /RAS, das den "L"-Pegel in dem ein Eigenauffrischmodus erreicht, bestimmt. Genauer wird, um so mehr Strom (elektrische Leistung) pro Einheitszeit verbraucht, um so größer die Anzahl der Male des internen /RAS, das den "L"-Pegel pro Einheitszeit erreicht, ist. In anderen Worten wird der verbrauchte Strom (die verbrauchte elektrische Leistung) für eine gegebene Zeit durch Ausdehnen oder Verbessern der Fähigkeit des Unterbrechens des Auffrischens derart, daß die Anzahl der Male, die das interne /RAS den "L"-Pegel für eine gegebene Zeit erreicht, reduziert wird, verringert.
Die Fähigkeit des Unterbrechens des Auffrischens kann durch Erhöhen einer Substratspannung eines negativen Wertes, die an ein P-Halbleitersubstrat angelegt ist, verbessert werden. Daher muß zum Verbessern der Fähigkeit des Unterbrechens des Auffrischens derart, daß der verbrauchte Strom pro Einheitszeit in dem Eigenauffrischmodus reduziert wird, die Substratspannung in dem Eigenauffrischmodus größer sein als in dem Normalmodus.
Die US 4 401 897 A beschreibt eine Halbleiterspeichervorrichtung entsprechend dem Oberbegriff des Anspruches 1 oder 3. Die EP 0 118 108 A beschreibt eine Halbleiterspeichervorrichtung entspechend dem Oberbegriff des Anspruches 5. Die US 4 985 869 beschreibt eine Halbleiterspeichervorrichtung entsprechend dem Oberbegriff des Anspruches 7.
Eine Aufgabe der vorliegenden Erfindung ist es, eine Halbleiterspeichervorrichtung vorzusehen, die eine Substratspannungserzeugungseinheit zum Erzeugen einer größeren Substratspannung in dem Eigenauffrischmodus als in dem Normalmodus aufweist und die in der Lage ist, eine Reduzierung des Stromverbrauches zu erreichen.
Die Aufgabe wird durch die Halbleiterspeichervorrichtung des Anspruches 1, 3, 5 oder 7 gelöst.
Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
Als Ergebnis kann in der Halbleiterspeichervorrichtung die Fähigkeit des Unterbrechens des Auffrischens in dem Spezialmodus verbessert werden, wodurch die folgenden Effekte bereitgestellt werden. Wenn ein Betrieb für eine vorbestimmte Anzahl von Malen innerhalb des Bereiches der Fähigkeit des Unterbre chens des Auffrischens benötigt wird, wird die Anzahl der Male, die der Betrieb durchgeführt wird, für eine gegebene Zeitdauer mit der höheren Fähigkeit des Unterbrechens des Auffrischens reduziert, so daß der Stromverbrauch für die gegebene Zeitdauer reduziert werden kann.
Die vorhergehende und anderen Aufgaben, Merkmale und Aspekte und Vorteile der vorliegenden Erfindung werden von der folgenden detailierten Beschreibung der vorliegenden Erfindung deutlicher, wenn sie in Verbindung mit den begleitenden Zeichnungen berücksichtigt wird.

KURZE BESCHREIBUNGEN DER ZEICHNUNGEN

Fig. 1 ist ein schematisches Blockschaubild, das die gesamte Struktur eines DRAM entsprechend dem ersten Auführungsbeispiel der vorliegenden Erfindung zeigt.
Fig. 2 ist ein schematisches Blockschaubild, das eine in Fig. 1 gezeigte Substratspannungserzeugungseinheit im Detail zeigt.
Fig. 3 ist ein Schaltungsschaubild, das eine in Fig. 2 gezeigte allgemeine Erfassungsschaltung im Detail zeigt.
Fig. 4 ist ein Schaltungsschaubild, das eine in Fig. 2 gezeigte allgemeine Ringoszillatorsteuerschaltung im Detail zeigt.
Fig. 5 ist ein Schaltungsschaubild, das einen in Fig. 2 gezeigten allgemeinen Ringoszillator, der mit einem Knoten N4 verbunden ist, im Detail zeigt.
Fig. 6 ist ein Schaltungsschaubild, das eine in Fig. 2 gezeigte Pumpschaltung im Detail zeigt.
Fig. 7 ist ein Schaltungsschaubild, das einen in Fig. 2 gezeigten allgemeinen Ringoszillator, der mit einem Knoten N5 verbunden ist, im Detail zeigt.
Fig. 8 ist ein Schaltungsschaubild, das einen in Fig. 2 gezeigten allgemeinen Ringoszillator, der mit einem Knoten N6 verbunden ist, im Detail zeigt.
Fig. 9 ist ein Schaltungsschaubild, das eine in Fig. 2 gezeigte Erfassungsschaltung zur Verwendung in dem DRAM entsprechend dem ersten Ausführungsbeispiel der vorliegenden Erfindung im Detail zeigt.
Fig. 10 zeigt die Beziehung zwischen einem Klemmpegel und einem Betriebsmodus in dem DRAM entsprechend dem ersten Ausführungsbeispiel der vorliegenden Erfindung.
Fig. 11 ist eine Timingabbildung, die ein Erzeugungstiming eines in Fig. 9 gezeigten Signales ZBBU zeigt.
Fig. 12 ist ein Schaltungsschaubild, das die Erfassungsschaltung von Fig. 2 zur Verwendung in einem DRAM entsprechend dem zweiten Ausführungsbeispiel der vorliegenden Erfindung im Detail zeigt.
Fig. 13 ist ein Schaltungsschaubild, das einen mit einem Knoten N5 verbundenen Ringoszillator von Fig. 2 zur Verwendung in einem DRAM entsprechend dem dritten Ausführungsbeispiel der vorliegenden Erfindung im Detail zeigt.
Fig. 14 ist ein Schaltungsschaubild, das einen mit einem Knoten N6 verbundenen Ringoszillator zur Verwendung in einem DRAM entsprechend dem vierten Ausführungsbeispiel der vorliegenden Erfindung im Detail zeigt.

BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE

Nun wird ein DRAM als eine Halbleiterspeichervorrichtung entsprechend der vorliegenden Erfindung im folgenden mit Bezug zu den Zeichnungen beschrieben.

[Erstes Ausführungsbeispiel]

Fig. 1 ist ein schematisches Blockschaubild, daß eine DRAM als eine Halbleiterspeichervorrichtung entsprechend dem ersten Ausführungsbeispiel der vorliegenden Erfindung zeigt.
Wie in Fig. 1 gezeigt ist, enthält der DRAM entsprechend dem ersten Ausführungsbeispiel Steuersignaleingabeanschlüsse 1-7 eine Adressensignaleingabeanschlußgruppe 9, eine Datensignaleingabe-/-ausgabeanschlußgruppe 11, einen Masseanschluß 13 und einen Stromversorgungsanschluß 15. Der DRAM enthält weiterhin eine Takterzeugungsschaltung 17, einen Zeilen- und Spaltenadressenpuffer 19, einen Zeilendekoder 21, einen Spaltendekoder 23, ein Speicherzellenfeld 25, eine Leseverstärkergruppe 27, eine Eingabe-/Ausgabeschaltung 29, einen Eingabepuffer 31, einen Ausgabepuffer 33 und eine Substratspannungserzeugungseinheit 35.
Basierend auf einem Spaltenadressenauslösesignal /CAS und einem Zeilenadressenauslösesignal /RAS, die extern über die Steuersignaleingabeanschlüsse 1 und 3 angelegt sind, wählt die Takterzeugungsschaltung 17 einen vorbestimmten Betriebsmodus derart aus, daß der gesamte DRAM gesteuert wird.
Beim Auslese- und Einschreibbetrieb legt der Zeilen- und Spaltenadresspuffer 19 Adressensignale A0-A11, die extern über die Adressensignaleingabanschlußgruppe 9 angelegt sind, selektiv an den Zeilendekoder 21 und den Spaltendekoder 23 an.
In dem Speicherzellenfeld 25 sind eine Mehrzahl von Wortleitungen (nicht gezeigt) in einer Zeilenrichtung angeordnet und sind eine Mehrzahl von Bitleitungspaaren (nicht gezeigt) in einer Spaltenrichtung angeordnet und sind eine Mehrzahl von Speicherzellen (nicht gezeigt) an deren Schnittpunkten angeordnet.
Der Zeilendekoder 21 reagiert auf ein Zeilenadressensignal, das von dem Zeilen- und Spaltenadresspuffer 19 geliefert wird, und wählt eine der Mehrzahl von Wortleitungen aus und treibt diese. Der Spaltendekoder 23 reagiert auf ein Spaltenadressensignal, das von dem Zeilen- und Spaltenadressenpuffer 19 geliefert wird, und wählt eines der Mehrzahl von Bitleitungspaaren aus.
Die Leseverstärkergruppe 27 enthält eine Mehrzahl von Leseverstärkern. Die Mehrzahl von Leseverstärkern sind entsprechend der Mehrzahl von Bitleitungspaaren vorgesehen. Jeder Leseverstärker verstärkt die Potentialdifferenz zwischen den entsprechenden Bitleitungen.
Die Eingabe-/Ausgabeschaltung 29 liefert dem Ausgabepuffer 33 das Potential des durch den Spaltendekoder 23 ausgewählten Bitleitungspaares. Der Ausgabpuffer 23 reagiert auf ein Ausgabefreigabesignal /OE, das von dem Steuersignaleingabeanschluß 7 angelegt ist, und verstärkt das gelieferte Potential derart, daß es extern als Ausgabedatenwert DQ1-DQ4 angelegt wird.
Als Reaktion auf ein Schreibfreigabesignal /W, das von dem Steuersignaleingabeanschluß 5 angelegt ist, verstärkt der Eingabepuffer 31 den extern angelegten Eingabedatenwert DQ1-DQ4. Die Eingabe-/Ausgabeschaltung 29 stellt den am Eingabepuffer 31 verstärkten Eingabedatenwert dem durch den Spaltendekoder 23 ausgewählten Bitleitungspaar zur Verfügung.
Die Substratspannungserzeugungseinheit 35 legt eine Substratspannung mit einem negativen Wert (Rückseitenvorspannung) an ein P-Halbleitersubstrat 37 an. Der DRAM entsprechend der vorliegenden Erfindung ist durch diese Substratspannungserzeugungseinheit 35 gekennzeichnet. Daher wird die Beschreibung im folgenden konzentrierend auf die Substratspannungserzeugungseinheit 35 durchgeführt.
Fig. 2 ist ein schematisches Blockschaubild, das die in Fig. 1 gezeigte Substratspannungserzeugungseinheit 35 im Detail zeigt.
Wie in Fig. 2 gezeigt ist, enthält die Substratspannungserzeugungseinheit eine Ringoszillatorsteuerschaltung 39, Ringoszillatoren 41-45, Pumpschaltungen 47-51 und eine Erfassungschaltung 53.
Eine erste Substratspannungserzeugungsschaltung, die durch den Ringoszillator 41 und die Pumpschaltung 47 gebildet ist, erzeugt eine an einen Ausgabeknoten N1 anzulegende erste Substratspannung. Eine zweite Substratspannungserzeugungsschaltung, die durch den Ringoszillator 43 und die Pumpschaltung 49 gebildet ist, erzeugt eine an den Ausgabeknoten N1 anzulegende zweite Substratspannung. Eine dritte Substratspannungserzeugungsschaltung, die durch den Ringoszillator 45 und die Pumpschaltung 51 gebildet ist, erzeugt eine an den Ausgabeknoten N1 anzulegende dritte Substratspannung.
Daher wird eine durch die Substratspannungserzeugungseinheit erzeugte Substratspannung Vbb durch die drei Substratspannungen bestimmt, die von den drei Pumpschaltungen 47, 49 und 51 erzeugt sind. Zur Vereinfachung werden die von der Pumpschaltung 47 erzeugte erste Substratspannung, die von der Pumpschaltung 49 erzeugte zweite Substratspannung und die von der Pumpschaltung 51 erzeugte dritte Substratspannung alle als Substratspannung Vbb bezeichnet.
Die Pumpschaltung 47, die einen Kondensator mit einer großen Kapazität enthält, erzeugt die Substratspannung Vbb basierend auf einem Pulssignal von dem Ringoszillator 41. Es sollte angemerkt werden, daß wenn die Erfassungsschaltung 53 bestimmt, daß das Potential des Ausgabeknotens N1 ein erstes vorbestimmtes Potential (im folgenden als der "Stützungspegel") übersteigt, die Ringoszillatorsteuerschaltung. 39 und der Ringoszillator 41 einen Betrieb durchführen. In anderen Worten ist der Stützungspegel zum Verhindern, daß die Substratspannung Vbb mit einem negativen Wert über diesen Pegel erhöht wird, vorgesehen.
Wenn währenddessen die Erfassungsschaltung 53 erfasst, daß das Potential des Ausgabeknotens N1 niedriger ist als ein zweites vorbestimmtes Potential (im folgenden als der "Klemmpegel" bezeichnet) werden die Elektronen an dem Ausgabeknoten N1 zu einem Knoten mit dem Massepotential entladen. In anderen Worten ist der Klemmpegel zum Verhindern, daß die Substratspannung Vbb mit einem negativen Wert übermäßig abnimmt, vorgesehen. Der Ringoszillator 41 erzeugt ein Pulssignal mit einer kurzen Periode.
Die Pumpschaltung 49, die einen Kondensator mit einer kleinen Kapazität aufweist, arbeitet entsprechend einem Pulssignal von dem Ringoszillator 43, der ein Pulssignal mit einer langen Periode erzeugt. Der Ringsozillator 43 ist dauernd in Betrieb.
Die Pumpschaltung 51, die einen Kondensator mit einer größeren Kapazität als die des Kondensators in der Pumpschaltung 47 enthält, arbeitet entsprechend einem Pulssignal von dem Ringoszillator 45. Der Ringoszillator 45 erzeugt eine Pulssignal beim Übergang eines Signales ZRASE von dem "H"-Pegel zu dem "L"-Pegel oder von dem "L"-Pegel zu dem "H"-Pegel. Das Signal ZRASE erreicht den "L"-Pegel als Reaktion auf das Signal /RAS, das den "L"-Pegel erreicht, und erreicht den "H"-Pegel als Reaktion auf das Signal /RAS, daß den "H"-Pegel erreicht.
Nun wird die Beschreibung der internen Spannungserzeugungseinheit in dem Standby-Zustand des DRAM angegeben.
Beim Einschalten arbeiten die Pumpschaltungen 47 und 49 derart, daß die Substratspannung Vbb zu dem Stützungspegel erzeugt wird. Wie oben beschrieben wurde, ist, obwohl die Pumpschaltung 47 den Betrieb stoppt, wenn die Substratspannung Vbb den Stützungspegel erreicht, die Pumpschaltung 49 dauernd tätig.
Nun wird die Beschreibung der internen Spannungserzeugungseinheit in dem aktiven Zustand des DRAM angegeben.
Wenn das Signal /RAS den "L"-Pegel erreicht, d. h. wenn das Signal ZRASE den "L"-Pegel erreicht, erzeugt der Ringoszillator 45 einen Puls, wodurch der Betrieb der Pumpschaltung 51 verursacht wird. Somit wird die in dem aktiven Zustand verbrauchte Substratspannung Vbb ergänzt. Die Pumpschaltung 47 arbeitet entsprechend dem Stützungspegel. Die Pumpschaltung 49 ist immer tätig.
Der Fig. 3 ist ein Schaltungsschaubild, das eine in Fig. 2 gezeigte allgemeine Erfassungsschaltung 53 im Detail zeigt. Die Abschnitte, die ähnlich zu denen in Fig. 2 sind, sind mit identischem Bezugszeichen bezeichnet und eine Beschreibung davon wird nicht wiederholt.
Wie in Fig. 3 gezeigt ist, bestimmt ein PMOS-Transistor 61 den Klemmpegel, während ein PMOS-Transistor 63 den Stützungspegel bestimmt. Es ist anzumerken, daß der Widerstand des PMOS- Transistors 63 kleiner eingestellt ist, als der des PMOS- Transistors 61, da der Stützungspegel den Klemmpegel übersteigen muß.
Die Beschreibung des Klemmpegels wird nun durchgeführt. Es wird nun angenommen, daß das Potential eines Knotens A als A bezeichnet wird und daß die Schwellenspannung eine NMOS- Transistors 71 als Vth bezeichnet wird. Die Spannung des Knotens N1 ist die Substratspannung Vbb. Als Ergebnis ist die Bedingung zum Einschalten des NMOS-Transistors 71 wie folgt:
A - Vth > Vbb ... (1)
Folglich führt ein kleinerer Widerstand des PMOS-Transistors 61 zu einem größeren Klemmpegel und der NMOS-Transistor geht an, wenn das Substratpotential Vbb im Wert groß ist. Der so eingeschaltete NMOS-Transistor 71 entlädt Elektronen zu dem Knoten mit dem Massepotential. Wenn der Widerstand des PMOS- Transistors 61 erhöht ist, ist der Klemmpegel verringert und der NMOS-Transistor 71 geht mit der kleineren Substratspannung an.
Die Beschreibung des Stützungspegels wird nun durchgeführt. Wenn der Widerstand des PMOS-Transistors 63 verringert ist, ist der Stützungspegel erhöht und der PMOS-Transistor 63 wird mit der großen Substratspannung Vbb eingeschaltet. Entsprechend damit verursacht die in Fig. 2 gezeigte Ringoszillatorsteuerschaltung 39, daß der Ringoszillator 41 den Betrieb stoppt. Wenn der Widerstand PMOS-Transistors 63 erhöht ist, ist der Stützungspegel verringert und der PMOS-Transistor 63 wird mit der kleineren Substratspannung Vbb eingeschaltet.
Fig. 4 ist ein Schaltungsschaubild, das die in Fig. 2 gezeigte allgemeine Ringoszillatorsteuerschaltung 39 im Detail zeigt. Die Abschnitte, die ähnlich zu denen in Fig. 2 sind, sind durch die gleichen Bezugszeichen bezeichnet und eine Beschreibung davon wird nicht wiederholt.
Wie in Fig. 4 gezeigt ist, enthält die Ringoszillatorsteuerschaltung 39 PMOS-Transistoren 77-83, NMOS-Transistoren 85-99 Inverter 101-107, eine NAND-Schaltung 109 und NAND-Schaltungen (negative Logik) 111 und 113.
Wenn die Substratspannung Vbb etwas von dem Stützungspegel abfällt, reagiert die Ringoszillatorsteuerschaltung derart, daß der in Fig. 3 gezeigte PMOS-Transistor 63 eingeschaltet wird und ein Signal des "H"-Pegels an den Knoten N3 angelegt wird und daß der Betrieb des in Fig. 2 gezeigten Ringoszillators 41 gestoppt wird. Wenn die Substratspannung Vbb den Stützungspegel übersteigt, wird der PMOS-Transistor 63 in Fig. 3 ausge schaltet und als Reaktion auf dieses Ausschalten des PMOS- Transistors 63 legt die Ringoszillatorsteuerschaltung ein Signal des "L"-Pegels an den Knoten N3 an und verursacht, daß der Ringoszillator 41 von Fig. 2 arbeitet.
Es sollte angemerkt werden, daß das an die NAND-Schaltung (negative Logik) 113 angelegte Signal ZPORI ein Signal ist, das derart steuert, daß die Ringoszillatorsteuerschaltung einen Betriebszustand erreicht, nachdem eine vorbestimmte Zeitperiode von dem Einschalten vergangen ist. Genauer gibt, wenn das Signal ZPORI den "L"-Pegel erreicht, nachdem eine vorbestimmte Zeitperiode vergangen ist, die Ringoszillatorsteuerschaltung das Signal des "L"-Pegels zu dem Knoten N3 aus und triggert den Betrieb des in Fig. 2 gezeigten Ringoszillators 41 entsprechend dem Stützungspegel der Fig. 2 gezeigten Erfassungsschaltung 53.
Fig. 5 ist ein Schaltungsschaubild, das den in Fig. 2 gezeigten allgemeinen Ringoszillator 41 im Detail zeigt. Die Abschnitte, die ähnlich zu denen in Fig. 2 sind, sind durch die gleichen Bezugszeichen bezeichnet und die Beschreibung davon wird nicht wiederholt.
Wie in Fig. 5 gezeigt ist, enthält der Ringoszillator 41 von Fig. 2 PMOS-Transistoren 115-127, NMOS-Transistoren 129-141, einen Widerstand 143 und Inverter 145 und 147. Die PMOS- Transistoren 119 und 121 und die NMOS-Transistoren 133 und 135 bilden einen Inverter. Die PMOS-Transistoren 121 und der NMOS- Transistor 133, die diesen Inverter bilden, sind derart vorgesehen, daß der Durchgangsstrom beseitigt wird.
Die durch die PMOS-Transistoren 115 und 117, den Widerstand 143 und die NMOS-Transistoren 129 und 131 gebildete Schaltung ist eine Schaltung zum Steuern des PMOS-Transistors 121 und des NMOS-Transistors 133. Der in Fig. 5 gezeigte Ringoszillator arbeitet, wenn ein Signal des "L"-Pegels an dem Knoten N3 empfangen wird, und legt ein Pulssignal mit einer kurzen Periode an den Knoten N4 an.
Fig. 6 ist ein Schaltungsschaubild, das die in Fig. 2 gezeigte allgemeine Pumpschaltung 47 im Detail zeigt. Die Abschnitte, die ähnlich zu denen in Fig. 2 sind, sind durch die gleichen Bezugszeichen bezeichnet und eine Beschreibung davon wird nicht wiederholt.
Wie in Fig. 6 gezeigt ist, enthält die allgemeine Pumpschaltung 47 von Fig. 2 PMOS-Transistoren 149-161, einen NMOS- Transistor 163 und einen Inverter 165. Die in Fig. 6 gezeigte allgemeine Pumpschaltung erzeugt als Reaktion auf das von dem im Fig. 2 gezeigten Ringoszillator 41 an den Knoten N4 angelegte Pulssignal die an den Knoten N1 anzulegende Substratspannung Vbb. Die allgemeinen Pumpschaltungen 49 und 51 von Fig. 2 sind ähnlich in der Struktur zu der in Fig. 6 gezeigten allgemeinen Pumpschaltung.
Fig. 7 ist ein Schaltungsschaubild, das den allgemeinen Ringoszillator 43 von Fig. 2 im Detail zeigt. Die Abschnitte, die ähnlich zu denen in Fig. 2 sind, sind durch die gleichen Bezugszeichen bezeichnet und eine Beschreibung davon wird nicht wiederholt.
Wie in Fig. 7 gezeigt ist, enthält der allgemeine Ringoszillator 43 von Fig. 2 PMOS-Transistoren 167-177 und NMOS- Transistoren 179-185. Die PMOS-Transistoren 175 und 177 und die NMOS-Transistoren 185 und 183 bilden eine Inverter. Der PMOS-Transistor 177 und der NMOS-Transistor 185, die diesen Inverter bilden, sind zum Beseitigen des Durchgangsstromes vorgesehen. Die durch die PMOS-Transistoren 167-173 und NMOS-Transistoren 179 und 181 gebildete Schaltung sind derart vorgesehen, daß der PMOS-Transistor 177 und der NMOS- Transistor 185 gesteuert werden.
Der in Fig. 7 gezeigte Ringoszillator legt dauernd ein Pulssignal mit einer langen Periode an den Knoten N5 an. Ein Signal ZPORI ist ähnlich zu dem in Fig. 4 gezeigten Signal ZPORI. Ein Signal ZRASE ist ein Signal, das sich von dem "H"- Pegel zu dem "L"-Pegel und von dem "L"- Pegel zu dem "H"-Pegel als Reaktion auf das Signal /RAS oder das interne /RAS ändert, das sich von dem "H"-Pegel zu dem "L"-Pegel bzw. von dem "L"- Pegel zu dem "H"-Pegel ändert.
Fig. 8 ist ein Schaltungsschaubild, das den allgemeinen Ringoszillator 45 von Fig. 2 im Detail zeigt. Die Abschnitte, die ähnlich zu denen in Fig. 2 sind, sind durch die gleichen Bezugszeichen bezeichnet und eine Beschreibung davon wird nicht wiederholt.
Wie in Fig. 8 gezeigt ist, enthält der Ringoszillator 45 von Fig. 2 Inverter 187-193 und eine NAND-Schaltung 195. Der in Fig. 8 gezeigte allgemeine Ringoszillator legt ein Pulssignal an den Knoten N6 entsprechend dem Übergang eines Signales ZRASE an. Das Signal ZRASE ist ähnlich zu dem Signal ZRASE in Fig. 7.
Die Substratspannungserzeugungseinheit des DRAM entsprechend dem ersten Ausführungsbeispiel der vorliegenden Erfindung ist durch die Erfassungsschaltung 53 (Fig. 2) gekennzeichnet. Daher sind die Ringoszillatorsteuerschaltung 39, die Ringoszillatoren 41-45 und die Pumpschaltungen 47-51 ähnlich zu der Ringoszillatorsteuerschaltung, den Ringoszillatoren bzw. den Pumpschaltungen in Fig. 4-8.
Fig. 9 ist ein Schaltungsschaubild, das die Erfassungsschaltung 53 zur Verwendung in der Substratspannungserzeugungseinheit des DRAM ensprechend dem ersten Ausführungsbeispiel der vorliegenden Erfindung im Detail zeigt. Die Abschnitte, die ähnlich zu denen in Fig. 3 sind, sind mit den gleichen Bezugszeichen bezeichnet und eine Beschreibung davon wird nicht wiederholt.
Wie in Fig. 9 gezeigt ist, enthält die in dem ersten Ausführungsbeispiel verwendete Erfassungsschaltung PMOS-Transistoren 55, 57, 59, 61, 63, 197 und 199, NMOS-Transistoren 65, 66, 67, 69, 71 und 73 und einen Widerstand 75.
Der PMOS-Transistor 59 und der NMOS-Transistor 67 sind zwischen einem Knoten mit einem Stromversorgungspotential Vcc und einem Knoten N1 in Reihe geschaltet. Der NMOS-Transistor 69 ist zwischen den Knoten N2 und N1 geschaltet. Der NMOS- Transistor 73 ist zwischen den Knoten A und N1 geschaltet. Der NMOS Transistor 67 weist ein Drain auf, das mit den Gates der NMOS-Transistoren 67, 69 und 73 verbunden ist.
Die PMOS-Transistoren 197 und 61 sind zwischen einem Knoten mit einem Massepotential und einem Knoten A in Reihe geschaltet. Die Gates der PMOS-Transistoren 197 und 61 sind mit dem Knoten A verbunden. Der PMOS-Transistor 199 ist parallel zu dem PMOS-Transistor 197 geschaltet. Der PMOS-Transistor 199 empfängt das Signal ZBBU an seinem Gate. Der NMOS-Transistor 71 ist zwischen dem Knoten mit dem Massepotential und dem Knoten N1 geschaltet und sein Gate ist mit dem Knoten A verbunden. Der PMOS-Transistor 63 ist zwischen dem Knoten mit dem Massepotential und dem Knoten N2 geschaltet und weist ein Gate auf, das mit dem Knoten N2 verbunden ist. Der Knoten N2 ist mit dem Knoten N2 in Fig. 2 verbunden. Der Knoten N1 ist mit dem Knoten N1 in Fig. 2 verbunden.
In dem Normalmodus des DRAM wird das Signal ZBBU des "H"- Pegels an den PMOS-Transistor 199 angelegt. Als Ergebnis wird der Klemmpegel durch die PMOS-Transistoren 197 und 61 bestimmt. Währenddessen wird in dem Spezialmodus (die folgende Beschreibung betrifft den Eigenauffrischmodus) des DRAM das Signal ZBBU des "L"-Pegels an den PMOS-Transistor 199 angelegt. Als Ergebnis wird der PMOS-Transistor 199 eingeschaltet. Folglich wird der Klemmpegel nur durch den PMOS-Transistor 61 bestimmt. Der Klemmpegel ist ebenfalls ähnlich zu dem, der in Verbindung mit der in Fig. 3 gezeigten Erfassungsschaltung beschrieben wurde.
Basierend auf dem Vorhergehenden ist der Klemmpegel in dem Eigenauffrischmodus größer als in dem Normalmodus. Daher ist der minimale Wert der Substratspannung Vbb in dem Eigenauffrischmodus größer als der der Substratspannung Vbb in dem Normalmodus. Als Ergebnis ist die Fähigkeit des Unterbrechens des Auffrischens in dem Eigenauffrischmodus höher (länger) als in dem Normalmodus.
Die höhere Fähigkeit des Unterbrechens des Auffrischens erlaubt ein Erhöhen des Intervalls des internen /RAS, das den "L"-Pegel erreicht. Wenn das interne /RAS den "L"-Pegel in dem Eigenauffrischmodus erreicht, wird eine Wortleitung ausgewählt und der Auslese-/Einschreibbetrieb wird für eine Mehrzahl von damit verbundenen Speicherzellen durchgeführt. Daher wird der Stromverbrauch für eine vorbestimme Zeitperiode durch Verbessern der Fähigkeit des Unterbrechens des Auffrischens und Ausdehnen des Intervalls des internen /RAS, das den "L"-Pegel in dem Eigenauffrischmodus erreicht, reduziert. Es sollte angemerkt werden, daß wenn die in Fig. 3 gezeigte allgemeine Erfassungsschaltung verwendet wird, der Stromverbrauch in dem Eigenauffrischmodus nicht reduziert werden kann, da der Klemmpegel sowohl in dem Normalmodus als auch dem Eigenauffrischmodus der gleiche ist.
Fig. 10 ist ein Schaubild, das zum Beschreiben der Beziehung zwischen dem Klemmpegel und dem Betriebsmodus des DRAM verwendet wird.
In dem Normalmodus des DRAM ist das Signal ZBBU auf dem "H"- Pegel, so daß der in Fig. 9 gezeigte PMOS-Transistor 199 aus ist. Daher ist unter der Annahme, daß das Massepotential GND beträgt und die Schwellenspannung der PMOS-Transistoren 197 und 61 Vth beträgt, das Potential des Knotens A gleich zu GND - 2Vth.
In dem Eigenauffrischmodus des DRAM ist das Signal ZBBU auf dem "L"-Pegel, so daß der PMOS-Transistor 199 ein ist. Daher ist das Potential des Knotens A gleich zu GND - Vth.
Daher übersteigt das Potential (GND - Vth) des Knotens A in dem Auffrischmodus das Potential (GND - 2Vth) des Knotens A in dem Normalmodus, wodurch der Klemmpegel in dem Eigenauffrischmodus den in dem Normalmodus übersteigt.
Fig. 11 ist ein Schaubild zur Verwendung beim Beschreiben des Erzeugungstimings des in Fig. 9 gezeigten Signales ZBBU. Mit dem Timing des Signales /RAS, das den "L"-Pegel erreicht, nachdem das Signal /CAS den "L"-Pegel erreicht (mit dem CBR- Timing), wird der Eigenauffrischmodus 70 us, nachdem das Signal /RAS oder das Signal /CAS den "L"-Pegel erreicht, begonnen. Daher werden die Pulsbreite tRAS und tCAS auf ungefähr 70 us oder größer eingestellt.
Das Signal ZBBU ist ein Signal, das den "L"-Pegel als Reaktion auf das Beginnen des Eigenauffrischmodus erreicht.
Nun wird die Beschreibung der Beziehung zwischen dem Unterbrechen des Auffrischens und dem Eigenauffrischen angegeben. Mit Bezug zu Fig. 11 erreicht das interne /RAS den "L"-Pegel mit einem Intervall IR, wenn das Signal ZBBU auf dem "L"-Pegel ist. Die folgende Beziehung ist wünschenswerterweise zwischen der Fähigkeit P(ms) des Unterbrechens des Auffrischens und einer Zeit R(ms), die für alle der in dem Eigenauffrischmodus aufzufrischenden Speicherzellen benötigt wird, verwirklicht.
P(ms) > R(ms) ... (2)
Hier wird mit dem 2K-(2048)-Auffrischen als Beispiel die Zeit R, die für alle aufzufrischenden Speicherzellen benötigt wird, wie folgt ausgedrückt.
R = IR · 2K(2048) ... (3)
Wenn die Beziehung P(ms) < R(ms) zutrifft, funktioniert dieser spezielle DRAM nicht zufriedenstellend als ein DRAM mit einem Eigenauffrischmodus. Daher muß das Intervall IR derart eingestellt werden, daß alle Speicherzellen innerhalb des Bereiches der Fähigkeit P(ms) des Unterbrechens des Auffrischen aufgefrischt werden.
Die Reduzierung des Intervalles IR des internen /RAS, das den "L"-Pegel erreicht, führt jedoch zum Erhöhen des in dem Eigenauffrischmodus verbrauchten Stromes, wodurch die Reduzierung im Stromverbrauch im Eigenauffrischmodus verhindert wird. Zum Lösen einer solchen Schwierigkeit wird der Klemmpegel in dem Eigenauffrischmodus größer eingestellt als der in dem Normalmodus, d. h. die Substratspannung Vbb in dem Eigenauffrischmodus wird derart größer als in dem Normalmodus eingestellt, daß die Fähigkeit des Unterbrechens des Auffrischens verbessert (verlängert) wird. Als Ergebnis wird das Intervall IR des internen /RAS, das den "L"-Pegel erreicht, derart verlängert, daß der in dem Eigenauffrischmodus pro Einheitszeit verbrauchte Strom reduziert werden kann.
Der Grund für eine höhere Fähigkeit des Unterbrechens des Auffrischens mit einer größeren Substratspannung Vbb wird wie folgt angegeben. Unter der Annahme eines Datenwertes des "H"- Pegels, d. h. die positiven Ladungen werden in der Speicherzelle angesammelt, fließen die positiven elektrischen Ladungen zu dem Substrat aus, das die Substratspannung Vbb empfängt. Folglich führt die kleinere Substratspannung Vbb eines negativen Wertes zu einer größeren Potentialdifferenz zwischen der Speicherzelle und dem Substrat und daher ist es wahrscheinlicher, daß die positiven Ladungen von der Speicherzelle ausfließen. Im Gegensatz wird, je größer die Substratspannung Vbb eines negativen Wertes wird, die Potentialdifferenz zwischen der Speicherzelle und dem Substrat um so kleiner, und es wird un wahrscheinlicher, daß positive Ladungen von der Speicherzelle ausfließen.
Beispielsweise unter der Annahme, daß das Potential der Speicherzelle 5 V beträgt, die Substratspannung Vbb in dem Eigenauffrischmodus -2 V beträgt und die Substratspannung Vbb in dem Normalmodus -4 V beträgt, beträgt die Potentialdifferenz zwischen der Speicherzelle und dem Substrat dann in dem Eigenauffrischmodus 7 V und in dem Normalmodus 9 V. Natürlich ist es wahrscheinlicher, daß die positiven elektrischen Ladungen in dem Normalmodus mit der größeren Potentialdifferenz ausfließen, und ist es weniger wahrscheinlich, daß sie in dem Eigenauffrischmodus mit der kleineren Potentialdifferenz ausfließen.
Aus dem vorhergehenden kann gesehen werden, daß die Fähigkeit des Unterbrechens des Auffrischens mit größerer Substratspannung Vbb mit einem negativen Wert verbessert wird.
Wie oben beschrieben wurde, wird der Klemmpegel der Erfassungsschaltung in dem Eigenauffrischmodus groß und in dem Normalmodus klein in der Substratspannungserzeugungseinheit des DRAM entsprechend dem ersten Ausführungsbeispiel der vorliegenden Erfindung eingestellt. Als Ergebnis übersteigt die Substratspannung Vbb in dem Auffrischmodus die in dem Normalmodus. Folglich kann die Fähigkeit des Unterbrechens des Auffrischens in dem Eigenauffrischmodus verbessert werden und das Intervall IR des internen /RAS, das den "L"-Pegel erreicht, kann verlängert werden.
Als Ergebnis kann der Leistungsverbrauch (Stromverbrauch) pro Einheitszeit in dem Eigenauffrischmodus in dem DRAM entsprechend dem ersten Ausführungsbeispiel der vorliegenden Erfindung reduziert werden.
Es sollte angemerkt werden, daß der Klemmpegel durch die Anzahl der zwischen dem Knoten A und dem Knoten mit dem Massepo tential in Fig. 9 in Reihe geschalteten PMOS-Transistoren bestimmt wird. Der Klemmpegel wird reduziert, wenn die Anzahl der PMOS-Transistoren zwischen dem Knoten A und dem Knoten mit dem Massepotential erhöht wird, und der Klemmpegel wird erhöht mit der Abnahme der Anzahl der PMOS-Transistoren zwischen dem Knoten A und dem Knoten mit dem Massepotential.

[Zweites Ausführungsbeispiel]

Die gesamte Struktur eines DRAM entsprechend dem zweiten Ausführungsbeispiels der vorliegenden Erfindung ist ähnlich zu der in Fig. 1. Die Substratspannungserzeugungseinheit des DRAM entsprechend dem zweiten Ausführungsbeispiel ist ebenfalls ähnlich zu der Substratspannungserzeugungseinheit in Fig. 2. Mit Bezug zu Fig. 2 unterscheidet sich jedoch der DRAM entsprechend dem zweiten Ausführungsbeispiel von dem DRAM entsprechend dem ersten Ausführungsbeispiel in der Struktur der Erfassungsschaltung 53. Die verbleibenden Abschnitte weisen ähnliche Strukturen auf.
Fig. 12 ist ein Schaltungsschaubild, das die Erfassungsschaltung 53 (Fig. 2) zur Verwendung in der internen Spannungserzeugungseinheit des DRAM entsprechend dem zweiten Ausführungsbeispiel der vorliegenden Erfindung im Detail zeigt. Die Abschnitte, die ähnlich zu denen in Fig. 3 und 9 sind, sind durch die gleichen Bezugszeichen bezeichnet und eine Beschreibung davon wird nicht wiederholt.
Mit Bezug zu Fig. 12 enthält die Erfassungsschaltung, die im zweiten Ausführungsbeispiel verwendet wird, PMOS-Transistoren 55, 57, 59, 61, 63, 201 und 203 und NMOS-Transistoren 65, 67, 69, 71 und 73 und einen Widerstand 75.
Der PMOS-Transistor 61 ist zwischen einem Knoten mit dem Massepotential und einem Knoten A geschaltet und weist ein Gate auf, das mit dem Knoten A verbunden ist. Die PMOS-Transistoren 201 und 63 sind zwischen einem Knoten mit dem Massepotential und einem Knoten N2 in Reihe geschaltet und weisen Gates auf, die mit dem Knoten N2 verbunden sind. Der PMOS-Transistor 203 ist parallel mit dem PMOS-Transistor 201 verbunden und empfängt ein Signal ZBBU an dem Gate. Das Signal ZBBU ist ähnlich zu dem Signal ZBBU in Fig. 9.
Wenn der DRAM in dem Normalmodus ist, wird das Signal ZBBU mit dem "H"-Pegel an den PMOS-Transistor 203 angelegt. Als Ergebnis wird der Stützungspegel durch PMOS-Transistoren 201 und 63 derart bestimmt, daß die Pumpschaltung 47 von Fig. 2 den Betrieb stoppt, wenn die Substratspannung Vbb eines negativen Wertes klein ist. Als Ergebnis ist die Substratspannung Vbb in dem Normalmodus klein in der Größe.
Im Gegensatz dazu empfängt der PMOS-Transistor 203 in dem Eigenauffrischmodus das Signal ZBBU des "L"-Pegels. Daher wird der Stützungspegel nur durch den PMOS-Transistor 63 derart bestimmt, daß die Pumpschaltung 47 von Fig. 2 den Betrieb stoppt, wenn die Substratspannung Vbb eines negativen Wertes groß ist. In anderen Worten ist die Substratspannung Vbb in dem Eigenauffrischmodus groß in der Größe. Der Stützungspegel ist ähnlich zu dem, der in Verbindung mit der Erfassungsschaltung von Fig. 3 beschrieben ist.
Wie beschrieben wurde, übersteigt der Stützungspegel in dem Eigenauffrischmodus den in dem Normalmodus in der Erfassungsschaltung, die in der internen Spannungserzeugungseinheit des DRAM entsprechend dem zweiten Ausführungsbeispiel der vorliegenden Erfindung verwendet wird. Daher übersteigt die in dem Eigenauffrischmodus erzeugte Substratspannung Vbb die in dem Normalmodus erzeugte Substratspannung Vbb. Das bedeutet, daß die Fähigkeit des Unterbrechens des Auffrischens in dem Eigenauffrischmodus verbessert wird. Mit der höheren Fähigkeit des Unterbrechens des Auffrischens kann das Intervall des internen /RAS, das den "L"-Pegel erreicht, länger eingestellt sein.
Folglich kann der Leistungsverbrauch für eine gegebene Zeitperiode in dem Eigenauffrischmodus in dem DRAM entsprechend dem zweiten Ausführungsbeispiel der vorliegenden Erfindung reduziert werden.
Der Stützungspegel wird durch die Anzahl der PMOS-Transistoren eingestellt, die zwischen dem Knoten mit dem Massepotential und dem Knoten N2 verbunden sind. Der Stützungspegel wird reduziert, wenn die Anzahl der PMOS-Transistoren zwischen dem Knoten mit dem Massepotential und dem Knoten N2 erhöht wird, und der Stützungspegel wird erhöht mit der Abnahme der Anzahl der PMOS-Transistoren zwischen dem Knoten mit dem Massepotential und dem Knoten N1.

[Drittes Ausführungsbeispiel]

Die Struktur eines DRAM entsprechend dem dritten Ausführungsbeispiel der vorliegenden Erfindung ist als ganzes ähnlich zu der des DRAM in Fig. 1. Die interne Spannungserzeugungseinheit des DRAM entsprechend des dritten Ausführungsbeispiels ist ähnlich zu der internen Spannungserzeugungseinheit in Fig. 2. Mit Bezug zu Fig. 2 unterscheidet sich jedoch der DRAM entsprechend dem dritten Auführungsbeispiel von dem des ersten Ausführungsbeispieles in dem Ringoszillator 43. Die verbleibenden Abschnitte sind ähnlich zueinander.
Fig. 13 ist ein Schaltungsschaubild, das den in der internen Spannungserzeugungseinheit des DRAM entsprechend dem dritten Ausführungsbeispiel der vorliegenden Erfindung verwendeten Ringoszillator 43 (Fig. 2) im Detail gezeigt. Die Abschnitte, die ähnlich zu denen in Fig. 2 sind, sind mit den gleichen Bezugszeichen bezeichnet und die Beschreibung davon wird nicht wiederholt.
Wie in Fig. 13 gezeigt ist, enthält der in dem dritten Ausführungsbeispiel verwendete Ringoszillator 43 (Fig. 2) PMOS- Transistoren 205, 207 und 209, einen NMOS-Transistor 301 und Inverter 303, 305 und 307. Der NMOS-Transistor 301 weist einen hohen Widerstand auf.
Die PMOS-Transistoren 205 und 209 sind zwischen einem Knoten mit Stromversorgungspannung Vcc und einem Knoten B in Reihe verbunden. Die PMOS-Transistoren 205 und 209 weisen die Gates auf, die mit dem Knoten B verbunden sind. Der PMOS-Transistor 207 ist parallel zu dem PMOS-Transistor 205 verbunden.
Der PMOS-Transistor 207 empfängt ein Signal BBU an dem Gate. Der NMOS-Transistor 301 ist zwischen einem Knoten mit Massepotential und dem Knoten B verbunden und weist ein Gate auf, das mit dem Knoten mit der Stromversorgungsspannung Vcc verbunden ist. Drei Inverter 303-307 sind zwischen dem Knoten B und einem Knoten N5 verbunden. Der Knoten N5 und der Knoten B sind miteinander verbunden.
Wie in Fig. 13 gezeigt ist, empfängt der PMOS-Transistor 207 in dem Eigenauffrischmodus das Signal BBU des "H"-Pegels. Als Ergebnis ist unter der Annahme, daß die PMOS-Transistoren 205 und 209 eine Schwellenspannung Vth aufweisen, die Spannung des Knotens B gleich zu Vcc - 2Vth.
In dem Normalmodus empfängt der PMOS-Transistor 207 das Signal BBU des "L-"Pegels und ist daher eingeschaltet. Folglich ist das Potential des Knotens B gleich zu Vcc-Vth.
Wie oben beschrieben wurde, ist das Potential des Knotens B in dem Eigenauffrischmodus kleiner als das in dem Normalmodus. Daher ist die Periode des an den Knoten N5 in dem Eigenauffrischmodus angelegten Pulssignales länger als die des in dem Normalmodus an den Knoten N5 angelegten Pulssignales. Somit ist die Fähigkeit der in Fig. 2 gezeigten Pumpschaltung, die Substratspannung Vbb zu erzeugen, im Eigenauffrischmodus niedriger als die im Normalmodus. In anderen Worten übersteigt die Substratspannung Vbb mit einem negativem Wert in dem Eigenauf frischmodus die in dem Normalmodus. Das Signal BBU ist eine invertierte Version des Signales ZBBU in Fig. 9.
Wie oben beschrieben wurde, weist der dauernd arbeitende Ringoszillator (Ringoszillator 43 in Fig. 2) für die Verwendung in der internen Spannungserzeugungseinheit des DRAM entsprechend dem dritten Ausführungsbeispiel die Fähigkeit des schwachen Erzeugens der Substratspannung Vbb in dem Eigenauffrischmodus und des starken Erzeugens in dem Normalmodus auf. Als Ergebnis kann die Fähigkeit des Unterbrechens des Auffrischens in dem Eigenauffrischmodus verbessert werden. Mit der höheren Fähigkeit des Unterbrechens des Auffrischens kann das Intervall des internen /RAS, das den "L"-Pegel erreicht, verlängert werden.
Folglich kann der Leistungsverbrauch pro Einheitszeit in dem Eigenauffrischmodus in dem DRAM entsprechend dem dritten Ausführungsbeispiel der vorliegenden Erfindung reduziert werden.

[Viertes Ausführungsbeispiel]

Die Struktur eines DRAM entsprechend dem vierten Ausführungsbeispiel der vorliegenden Erfindung ist als Ganzes ähnlich zu der des DRAM in Fig. 1. Die interne Spannungserzeugungseinheit des DRAM entsprechend dem vierten Ausführungsbeispiel ist ähnlich zu der internen Spannungserzeugungeinheit in Fig. 2. Mit Bezug zu Fig. 2 unterscheidet sich jedoch der DRAM entsprechend dem vierten Ausführungsbeispiel von dem DRAM entsprechend dem ersten Ausführungsbeispiel in dem Ringoszillator 45. Die verbleibenden Abschnitte sind ähnlich zueinander.
Fig. 14 ist ein Schaltungsschaubild, das den Ringoszillator 45 (Fig. 2) für die Verwendung in der internen Spannungserzeugungseinheit des DRAM entsprechend dem vierten Ausführungsbeispiel der vorliegenden Erfindung im Detail zeigt. Die Abschnitte, die ähnlich zu denen in Fig. 2 und 8 sind, sind mit den gleichen Bezugszeichen bezeichnet und die Beschreibung davon wird nicht überholt.
Wie in Fig. 14 gezeigt ist, enthält der in dem vierten Ausführungsbeispiel verwendete Ringoszillator 45 (Fig. 2) Inverter 187, 189, 191 und 193 und NAND-Schaltungen 302 und 303.
Der Inverter 193 empfängt ein Signal ZRASE und weist einen Ausgabeknoten auf, der mit einem Eingabeknoten des Inverters 191 und einem Eingabeknoten der NAND-Schaltung 302 verbunden ist. Der Inverter 191 weist einen Ausgabeknoten auf, der mit einem Eingabeknoten des Inverters 189 verbunden ist. Der Inverter 189 weist einen Ausgabeknoten auf, der mit einem Eingabeknoten des Inverters 187 verbunden ist. Der Inverter 187 weist einen Ausgabeknoten auf, der mit dem anderen Eingabeknoten der NAND-Schaltung 302 verbunden ist. Der NAND-Schaltung 302 weist einen Ausgabeknoten auf, der mit einem Eingabknoten der NAND-Schaltung 303 verbunden ist. Die NAND-Schaltung 303 empfängt das Signal ZBBU an dem anderen Eingabeknoten.
Wenn der DRAM in dem Normalmodus ist, empfängt die NAND- Schaltung 303 das Signal ZBBU des "H"-Pegels. Daher wird in dem Normalmodus, wenn sich das Signal ZRASE von dem "H"-Pegel zu dem "L"-Pegel oder von dem "L"-Pegel zu dem "H"-Pegel ändert, eine Puls von dem Knoten N6 entsprechend einer solchen Änderung angelegt. Das Signal ZRASE ändert sich von dem "H"- Pegel zu dem "L"-Pegel als Reaktion auf das Signal /RAS oder das interne /RAS, das sich von dem "H"-Pegel zu dem "L"-Pegel ändert, und ändert sich von dem "L"-Pegel zu dem "H"-Pegel als Reaktion auf das Signal RAS oder das interne /RAS, das sich von dem "L"-Pegel zu dem "H"-Pegel ändert.
In dem Eigenauffrischmodus empfängt die NAND-Schaltung 303 das Signal ZBBU des "L"-Pegels. Als Ergebnis wird die Ausgabe des NAND-Schaltung 303 auf dem "L"-Pegel fixiert. Das bedeuted, daß die Pumpschaltung 51 von Fig. 2 in dem Eigenauffrischmodus nicht arbeitet. Da die Pumpschaltung 51 von Fig. 2 in dem Ei genauffrischmodus nicht arbeitet, wird die Fähigkeit der gesamten internen Spannungserzeugungseinheit, die Substratspannung Vbb zu erzeugen, geschwächt. In anderen Worten ist die Substratspannung Vbb in dem Eigenauffrischmodus größer als in dem Normalmodus.
Wie oben beschrieben wurde, stoppt der Ringsozillator 45 (Fig. 2) der internen Spannungserzeugungseinheit des DRAM entsprechend dem vierten Ausführungsbeispiel der vorliegenden Erfindung den Betrieb im Eigenauffrischmodus. Als Ergebnis übersteigt die Substratspannung Vbb in dem Eigenauffrischmodus die Substratspannung Vbb in dem Normalmodus. Das bedeutet, daß die Fähigkeit des Unterbrechens des Auffrischens in dem Eigenauffrischmodus höher ist als in dem Normalmodus. Mit der höheren Fähigkeit des Unterbrechens des Auffrischens kann das Intervall des internen /RAS, das den "L"-Pegel erreicht, verlängert werden.
Als Ergebnis kann der Leistungsverbrauch pro Einheitszeit in dem Eigenauffrischmodus in dem DRAM entsprechend dem vierten Ausführungsbeispiel der vorliegenden Erfindung reduziert werden.
Zusätzlich kann, da der Ringoszillator 45 und die Pumpschaltung 51 (Fig. 2) den Betrieb in dem Eigenauffrischmodus in dem DRAM entsprechend dem vierten Ausführungsbeispiel der vorliegenden Erfindung stoppen, der Leistungsverbrauch weiter in dem Eigenauffrischmodus reduziert werden.
Es ist anzumerken, daß das Signal ZBBU ähnlich zu dem Signal ZBBU in Fig. 9 ist.
Obwohl die vorliegende Erfindung im Detail beschrieben und dargestellt wurde, ist es selbstverständlich, daß dies nur eine Art der Darstellung und ein Beispiel ist und nicht als eine Art der Beschränkung zu verstehen ist, wobei der Umfang der vorliegenden Erfindung nur durch die Ausdrücke der beigefügten Ansprüche beschränkt ist.

Claims

1. Halbleiterspeichervorrichtung, die einen Normalmodus und einen Spezialmodus aufweist, mit:

einem Substratspannungserzeugungsmittel (35) zum Erzeugen einer an einen Ausgabeknoten (N1) angelegten Substratspannung mit einem negativen Wert, bei der

das Substratspannungserzeugungsmittel (35)

ein Erfassungsmittel (53) zum Erfassen eines Potentialpegels des Ausgabeknotens (N1) und

ein Spannungserzeugungsmittel (47) zum Erzeugen der Substratspannung entsprechend dem durch das Erfassungsmittel (53) erfaßten Potentialpegel enthält, wobei das Erfassungsmittel (53) verursacht, daß das Spannungserzeugungsmittel (47) arbeitet, wenn das Potential des Ausgabeknotens (N1) ein vorbestimmtes Potential übersteigt,

dadurch gekennzeichnet, daß

der Spezialmodus ein Eigenauffrischmodus ist und

das Erfassungsmittel (53) auf ein Signal (ZBBU), das anzeigt, daß der Eigenauffrischmodus eingetreten ist, zum Einstellen des vorbestimmten Potentials auf einen Pegel, der höher ist als der Pegel in dem Normalmodus, reagiert.

2. Halbleiterspeichervorrichtung nach Anspruch 1, bei der

das Erfassungsmittel (53) eine Mehrzahl von ersten Transistoren (201, 63), die zwischen einen ersten Knoten und einen zweiten Knoten (N2) in Reihe verbunden sind, enthält,

Steuerelektroden der Mehrzahl von ersten Transistoren (201, 63) mit dem zweiten Knoten (N2) verbunden sind,

der zweite Knoten (N2) ein Potential entsprechend dem Potential des Ausgabeknotens (N1) aufweist,

das Potential des zweiten Knotens (N2) niedriger ist als das Potential des ersten Knotens,

das Erfassungsmittel (53) weiter einen zweiten Transistor (203) aufweist, der zumindest mit einem (201) der Mehrzahl von ersten Transistoren (201, 63) parallel verbunden ist,

der zweite Transistor (203) durch Empfangen des Signales (ZBBU), das anzeigt, daß der Eigenauffrischmodus eingetreten ist, an seiner Steuerelektrode eingeschaltet wird, wodurch das vorbestimmte Potential auf einen Pegel in dem Eigenauffrischmodus eingestellt wird, der höher ist als in dem Normalmodus, und wobei das vorbestimmte Potential in dem Eigenauffrischmodus und das vorbestimmte Potential in dem Normalmodus die durch die Anzahl der ersten Transistoren (201, 63) bestimmte Größe aufweisen.

3. Halbleiterspeichervorrichtung, die einen Normalmodus und einen Spezialmodus aufweist, mit:

das Substratspannungserzeugungsmittel (35)

ein Spannungserzeugungsmittel (47) zum Erzeugen der Substratspannung enthält,

dadurch gekennzeichnet, daß

der Spezialmodus ein Eigenauffrischmodus ist,

das Erfassungsmittel (53) angepaßt ist, Elektronen von dem Ausgabeknoten (N1) zu entladen, wenn das Potential des Ausgabeknotens (N1) niedriger ist als ein vorbestimmtes Potential, und

4. Halbleiterspeichervorrichtung nach Anspruch 3, bei der

das Erfassungsmittel (53) eine Mehrzahl von ersten Transistoren (197, 61) enthält, die in Reihe zwischen einen ersten Knoten und einen zweiten Knoten (A) verbunden sind,

Steuerelektroden der Mehrzahl von ersten Transistoren (197, 61) mit dem zweiten Knoten (A) verbunden sind,

der zweite Knoten (A) ein Potential entsprechend dem Potential des Ausgabeknotens (N1) aufweist,

das Potential des zweiten Knotens (A) niedriger ist als das Potential des ersten Knotens,

das Erfassungsmittel (53) weiterhin einen zweiten Transistor (199) aufweist, der zumindest mit einem (197) der Mehrzahl von ersten Transistoren (197, 61) parallel verbunden ist,

der zweite Transistor (199) durch Empfangen des Signales (ZBBU), das anzeigt, daß der Eigenauffrischmodus eingetreten ist, an seiner Steuerelektrode eingeschaltet wird, wodurch das vorbestimmte Potential auf einen Pegel in dem Eigenauffrischmodus eingestellt wird, der höher ist als in dem Normalmodus, und wobei das vorbestimmte Potential in dem Eigenauffrischmodus und das vorbestimmte Potential in dem Normalmodus die durch die Anzahl der ersten Transistoren (197, 61) bestimmte Größe aufweisen.

5. Halbleiterspeichervorrichtung, die einen Normalmodus und einen Eigenauffrischmodus aufweist, mit:

einem Substratspannungserzeugungsmittel (35) zum Erzeugen einer an einen Ausgabeknoten (N1) angelegten Substratspannung mit einem negativen Wert,

dadurch gekennzeichnet, daß

das Substratspannungserzeugungsmittel (35)

ein Pumpmittel (49) zum Erzeugen der Substratspannung,

ein Ringmittel (43, 303, 305, 307) zum Erzeugen eines Pulssignales zum Verursachen, daß das Pumpmittel (49) arbeitet,

und ein Ringsteuermittel (43, 205, 207, 209) zum Steuern einer Frequenz des Pulssignales von dem Ringmittel (43, 303, 305, 307) enthält und

wobei das Ringsteuermittel (43, 205, 207, 209) auf ein Signal (BBU), das anzeigt daß der Eigenauffrischmodus eingetreten ist, zum Anlegen eines Potentials, das niedriger ist als das Potential in dem Normalmodus, an einen Eingabeknoten des Ringmittels (43, 303, 305, 307) derart reagiert, daß die Frequenz derart reduziert wird, daß die Fähigkeit des Pumpmittels (49) reduziert wird, was zu einer Substratspannung in dem Eigenauffrischmodus führt, die die in dem Normalmodus übersteigt.

6. Halbleiterspeichervorrichtung nach Anspruch 5, bei der

das Ringsteuermittel eine Mehrzahl von ersten Transistoren (205, 209) enthält, die in Reihe zwischen den Eingabeknoten (B) des Ringmittels und einen Hochpotentialknoten (Vcc) mit einem Potential, das größer ist als das des Eingabeknotens (B), verbunden sind,

Steuerelektroden der Mehrzahl von ersten Transistoren (205, 209) mit dem Eingabeknoten (B) verbunden sind,

das Ringsteuermittel weiter einen zweiten Transistor (207) enthält, der mit zumindest einem (205) der Mehrzahl von ersten Transistoren (205, 209) parallel verbunden ist,

der zweite Transistor (207) durch Empfangen des Signales (BBU), das anzeigt, daß der Eigenauffrischmodus eingetreten ist, an seiner Steuerelektrode ausgeschaltet wird, wodurch in dem Eigenauffrischmodus ein Potential an den Eingabeknoten (B) angelegt wird, das niedriger ist als das Potential in dem Normalmodus, und wobei das an den Eingabeknoten (B) in dem Eigenauffrischmodus angelegte Potential und das an den Eingabeknoten (B) in dem Normalmodus angelegte Potential die durch die Anzahl der ersten Transistoren (205, 209) bestimmte Größe aufweisen.

7. Halbleiterspeichervorrichtung, die einen Normalmodus und einen Eigenauffrischmodus aufweist, mit

einer internen Spannungserzeugungseinheit (35), die eine Substratspannung (Vbb) an einem Ausgabeknoten (N1) erzeugt, mit

einem ersten Substratspannungserzeugungsmittel (39, 41, 47) zum Erzeugen einer an den Ausgabeknoten (N1) angelegten ersten Spannung mit einem negativen Wert,

einem zweiten Substratspannungserzeugungsmittel (45, 51), das auf ein Steuersignal, das einen internen Betrieb der Halbleiterspeichervorrichtung steuert, reagiert, zum Erzeugen einer an den Ausgabeknoten (N1) angelegten zweiten Spannung mit einem negativen Wert,

bei der

das erste Substratspannungserzeugungsmittel (39, 41, 47) entsprechend einem Potentialpegel des Ausgabeknotens (N1) arbeitet und

das zweite Substratspannungserzeugungsmittel (45, 51) seinen Betrieb in dem Eigenauffrischmodus stoppt,

dadurch gekennzeichnet, daß

die interne Spannungserzeugungseinheit (35) ein drittes Substratspannungserzeugungsmittel (43, 49) aufweist, das andauernd in Betrieb ist, zum Erzeugen einer an den Ausgabeknoten (N1) angelegten dritten Spannung mit einem negativen Wert und

der Betrieb des zweiten Spannungserzeugungsmittels (45, 51) als Reaktion auf ein Signal (ZBBU), das den Eigenauffrischmodus anzeigt, derart gestoppt wird, daß die Fähigkeit der internen Spannungserzeugungseinheit (35), die Substratspannung (Vbb) zu erzeugen, derart geschwächt wird, daß die Substratspannung im Eigenauffrischmodus größer wird als in dem Normalmodus.