DE69205134T2 - Überarbeitungsmethode zum ersetzen von Halbleiterchips. - Google Patents

Überarbeitungsmethode zum ersetzen von Halbleiterchips.

Info

Publication number
DE69205134T2
DE69205134T2 DE69205134T DE69205134T DE69205134T2 DE 69205134 T2 DE69205134 T2 DE 69205134T2 DE 69205134 T DE69205134 T DE 69205134T DE 69205134 T DE69205134 T DE 69205134T DE 69205134 T2 DE69205134 T2 DE 69205134T2
Authority
DE
Germany
Prior art keywords
chip
substrate
resin
solder
replacing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69205134T
Other languages
English (en)
Other versions
DE69205134D1 (de
Inventor
Yutaka Tsukada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Application granted granted Critical
Publication of DE69205134D1 publication Critical patent/DE69205134D1/de
Publication of DE69205134T2 publication Critical patent/DE69205134T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/98—Methods for disconnecting semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49815—Disassembling
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49815—Disassembling
    • Y10T29/49821—Disassembling by altering or destroying work part or connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Description

  • Diese Erfindung bezieht sich auf ein Verfahren zum Ersetzen eines Halbleiterchips, der mit nach unten gerichteter Kontaktseite auf ein Substrat gebondet und mit einem Harz vergossen wurde.
  • Innerhalb von Bauelementen eines Systems mit direkter Chipbefestigung (DCA) müssen Chips ersetzt werden, falls nach dem Bonden von Halbleiterchips auf einem Schaltungssubstrat defekte Chips gefunden werden, oder im Falle von technischen Veränderungen (EC) . Wenn Chips mit nach unten gerichteter Kontaktseite unter Verwendung von Lötmittelhügeln nicht mit Gießharz vergossen wurden, können die Chips leicht vom Substrat entfernt werden, indem die Chips erhitzt werden, damit die Lötmittelhügel schmelzen.
  • Wenn jedoch, wie in Fig. 1 gezeigt, der Raum zwischen dem Substrat 2 und der unteren Oberfläche des Chips 4 mit einem Harz ausgefüllt ist, wie etwa Epoxidharz, um den Chip zu vergießen, ergeben sich Probleme. Das heißt, das Harz haftet am Chip 4 und am Substrat 2, und damit können der Chip und das Harz nicht einfach entfernt werden. Wenn versucht wird, den Chip und das Harz mit Gewalt zu entfernen, können das Substrat oder die Schaltung auf dem Substrat zerstört werden und sind damit nicht wieder verwendbar.
  • Die japanische veröffentlichte ungeprüfte Patentanmeldung (Patent Kokai) 58-48932 beschreibt eine Technologie zum einfacheren Ersetzen von harzvergossenen Chips, bei denen die Oberfläche eines Sübstrates, wie etwa Glas, mit einer Schicht eines Materials, wie etwa einem Silikonharz überzogen ist, das nicht oder kaum auf dem Gießharz haftet, damit die Haftung des Gießharzes auf dem Substrat vermieden wird. Chiphügel sind mit den Elektrodenkontakten auf dem Substrat über Öffnungen in der Harzschicht verbunden. Aufgrund der schwachen Haftung zwischen dem Gießharz und dem Substrat enthält dieses Verfahren jedoch einige Probleme, wie etwa unzulängliches Vergießen und geringe mechanische Festigkeit der Bondstellen zwischen den Chips und dem Substrat.
  • Als Alternative kann ein Verfahren angesehen werden, in dem ein Gießharz mit Chemikalien behandelt wird, wie etwa einem Lösungsmittel, um es aufzulösen oder zerfallen zu lassen. Dieses Verfahren hat jedoch verschiedene Probleme. Zuerst können das Substrat und die Bauelemente durch die Chemikalien ungünstig beeinflußt werden. Um nur einen ausgewählten Chip der chemischen Behandlung zu unterwerfen, müssen die Chips auch in einen erforderlichen Abstand voneinander montiert sein, und damit wird die Chipdichte eingeschränkt. Weiterhin ist es schwierig, da der Abstand zwischen dem Chip und dem Substrat so klein ist wie beispielsweise 0,1 mm, das Harz dadurch zu entfernen, daß in diesen Raum Chemikalien eingebracht werden, wodurch sich die Einwirkungszeit erhöht.
  • Weiterhin werden, wenn ein mit der Kontaktseite nach unten durch Hügelelektroden, wie etwa Lötmittelhügel, gebondeter Chip entfernt wird, die Hügelelektroden zerstört. Beim Ersetzen eines Chips müssen daher korrekte Hügelanschlüsse neu aufgebaut werden. Wenn ein mit Harz vergossener Chip entfernt wird, wird auch die Harzvergußmasse zerstört, und damit muß der Vorgang erneut erfolgen. Dies muß leicht zu realisieren sein, und die Zuverlässigkeit des Chips muß sogar nach dem Ersetzen aufrechterhalten werden.
  • Ein weiteres Verfahren zum Ersetzen eines Halbleiterchips wird im IBM Technical Disclosure Bulletin Bd. 24, Nr. 2 vom Juli 1981, S. 1288 bis 1289 beschrieben.
  • Daher ist es eine Aufgabe dieser Erfindung, ein Verfahren zum Ersetzen eines Halbleiterchips zur Verfügung zu stellen, das in der Lage ist, einen Chip relativ einfach zu ersetzen, ohne daß mechanische oder chemische Schäden am Substrat oder den Schaltungen und den Bauelementen entstehen, die auf dem Substrat erzeugt wurden, und das noch in der Lage ist, die Zuverlässigkeit des Chips sogar nach dem Ersetzen zu gewährleisten.
  • Das Verfahren dieser Erfindung, wie es beansprucht wird, beruht auf der Idee, absichtlich auf dem Substrat einen Teil des Gießharzes und einen Teil der im Gießharz eingeschlossenen Hügelelektroden zurückzulassen, statt daß das Gießharz eines Halbleiterchips, der ersetzt werden soll, mit Gewalt abgeschält oder entfernt wird. Das Gießharz und die Hügelelektroden bleiben in Form einer mesa-ähnlichen Basis oder eines Sockels zurück, damit der Schaden auf der Substratseite auf ein Mindestmaß beschränkt wird und damit geholfen wird, daß die Zuverlässigkeit nach dem Ersetzen gewährleistet bleibt, und ein anderer Chip wird auf die Basis gebondet.
  • Gemäß dieser Erfindung wird ein Chip zuerst mechanisch vom Substrat entfernt. Vorzugsweise wird dies durch Fräsen bewerkstelligt. Dann werden das Gießharz und die darin eingeschlossenen Hügelelektroden auf eine vorgegebene Höhe spanend bearbeitet oder geschliffen, um ihre Oberfläche einzuebnen. Es wird vorgezogen, daß dieser spanabhebende Vorgang ebenfalls durch Fräsen erfolgt. Dann wird ein anderer Chip unter Einsatz von anderen Hügelelektroden auf die Hügelelektroden auf dem Substrat gebondet. Schließlich wird der Raum zwischen der unteren Oberfläche des Chips und dem Substrat mit einem Harz ausgefüllt.
  • Gemäß dieser Erfindung, bei der ein Teil des Gießharzes und der Hügelelektroden absichtlich zurückgelassen und als Grundlage für die Montage eines neuen Chips benutzt wird, kann der Chip leicht mit minimalen mechanischen und chemischen Schaden am Substrat ersetzt werden. Besonders wenn das Fräsen eingesetzt wird, kann der Chip in einer relativ kurzen Zeit entfernt werden, und dieses Verfahren kann bei jeder Art von harzvergossenem Chip verwendet werden. Durch den Einsatz des Verfahrens, bei dem die Oberfläche des Gießharzes und der Hügelelektroden eingeebnet wird, kann auch die Höhe der auf dem Substrat zurückbleibenden Hügelelektroden gleichförmig gehalten werden, was einen zuverlässigen Anschluß des neuen Chips gestattet. Der Einsatz von Lötmitteln mit niedrigem und hohem Schmelzpunkt stellt einen zuverlässigen Chipanschluß sicher. Weiterhin wird, da die Höhe der Hügelelektroden auf etwa das 1,5fache der von konventionellen Hügelelektroden ansteigt, der Widerstand gegen Wärmespannung verbessert, und der ersetzte Chip kann durch den Höhenunterschied leicht unterschieden werden, was nachfolgende Wartung und Prüfungen erleichtert.
  • Zum besseren Verständnis der vorliegenden Erfindung werden zusammen mit weiteren Aufgaben und Vorzügen bevorzugte Ausführungsformen der Erfindung im folgenden mit Bezug auf die begleitenden Zeichnungen beschrieben, darin ist:
  • Figur 1 ein mit nach unten gerichteter Kontaktseite gebondeter und mit Harz vergossener Chip.
  • Figur 2 der Schritt der spanenden Bearbeitung des Halbleiterchips durch Fräsen, um den Chip zu entfernen.
  • Figur 3 der Schritt zum Einebnen der Oberfläche mit spanender Bearbeitung der Harzschicht und der Lötmittelhügel durch Fräsen, nachdem der Chip entfernt wurde.
  • Figur 4 der Schritt des Vergießens mit Harz, nachdem der Chip ersetzt worden ist.
  • Figur 5 der abschließende Aufbau nach dem Ersetzen des Chips.
  • Figur 6 der Frässchritt.
  • Als nächstes wird unter Bezugnahme auf die Zeichnungen eine bevorzugte Ausführungsform dieser Erfindung beschrieben. Fig. 1 bis Fig. 5 erläutern die Schritte zum Ersetzen eines Chips gemäß dieser Erfindung. Fig. 1 zeigt ein Beispiel eines harzvergossenen Halbleiterchips 4, der ersetzt werden soll. In dieser Ausführungsform ist der Chip 4 mit nach unten gerichteter Kontaktseite auf ein gedrucktes Schaltungssubstrat 2 durch Hügelelektroden 6 gebondet, die aus Lötmittel gebildet werden. Das Substrat 2 kann irgendein bekanntes Substrat sein. In dieser Ausführungsform ist es ein epoxidharzgetränktes Glasfasersubstrat. Die Lötmittelhügel 6 bestehen aus einem Lötmittel mit hohem Schmelzpunkt, das beispielsweise 3 % bis 5 % Zinn und 95 % bis 97 % Blei enthält. In dieser Ausführungsform ist es ein Lötmittel mit einem Schmelzpunkt von 325 ºC, das aus 3 % Zinn und 97 % Blei besteht. Auf der Oberfläche des Substrates 2 sind Verdrahtungsleiter 8 ausgebildet. Die Verdrahtungsleiter 8 sind mit einer lichtempfindlichen Epoxidharzschicht 10 überzogen, in der Öffnungen 12 für die Freilegung der Hügelanschlußbereiche erzeugt wurden Die Lötmittelhügel 6 sind über die Öffnungen 12 mit den Verdrahtungsleitern 8 verbunden.
  • Der Chip 4 wird durch die Höhe der Lötmittelhügel 6 auf Abstand von der Oberfläche des Substrates 2 gehalten. Der Abstand zwischen der unteren Oberfläche des Chips 4 und der oberen Oberfläche des Substrates 2 beträgt etwa 0,1 mm. Der Chip 4 ist mit einem thermisch aushärtenden Harz 14 vergossen. Das Harz 14 kann beispielsweise ein flüssiges Epoxidharz vom Typ Bisphenol A sein, wie es von Matsushita Electric Works, Ltd., unter dem Handelsnamen CV5183 und CV5183S vertrieben wird. Ein derartiges Epoxidharz hat eine Verglasungstemperatur von 127 ºC und einen thermischen Ausdehnungskoeffizienten von 45 ppm. Das Harz 14 füllt den Raum zwischen dem Chip 4 und dem Substrat 2 aus. Das Epoxidharz klebt den Chip 4 auf die Harzschicht 10 auf der Oberfläche des Substrates 2, und gleichzeitig versiegelt es die Außenbereiche des Chips 4.
  • Wenn ein fehlerhafter Chip ersetzt wird oder wenn eine technische Veränderung (EC) ausgeführt wird, dann muß der Chip zuerst entfernt werden. Die Entfernung des Chips 4 vom Substrat 2 wird vorzugsweise durch mechanische spangebende Bearbeitung des Chips 4 durch Fräsen vorgenommen, wie in Fig. 2 gezeigt.
  • Fig. 6 zeigt eine Darstellung des Fräsvorganges. Das Substrat 2, auf dem die Chips 4 montiert sind, wird auf der X-Y-Spannfläche 22 einer Fräsmaschine 20 angeordnet (eine Fräsmaschine der Serie PHR, wie sie von Rokuroku Sangyo Co., Ltd., Shizuoka, Japan, vertrieben wird), und wird auf der Spannfläche 22 durch Vakuum gehalten. Am Ende der Spindel 24 ist ein Fingerfräser 26 angebracht. Als Fingerfräser 26 wurde ein halbmondförmiger Diamantfräser der Serie RTZ mit einem Durchmesser von 1,1 mm verwendet, hergestellt von Union Tool Co., Ltd., Tokio, Japan. Das Schneidwerkzeug ist im wesentlichen von halbkreisförmigem Querschnitt, und die Schleifkörner aus Diamant sind an seiner Spitze und seitlich angebracht. Beim Schneidvorgang wird die X-Y-Spannfläche 22 so gesteuert, daß der Fingerfräser 26 sich direkt am Chip 4 befindet, der entfernt werden soll. Die Position der Spindel 24 in Z-Richtung wird durch eine Steuer-/Antriebseinheit 28 so justiert, daß das untere Ende des Fingerfräsers 26 sich auf fast der gleichen Ebene befindet wie die untere Oberfläche des Chips. Die X-Y-Spannfläche 22 wird hin- und herbewegt, während der Fingerfräser 26 mit hoher Geschwindigkeit rotiert, um den Chip 4 abzutragen.
  • Das Abtragen des Chips wird so lange fortgesetzt, bis der Chip vollständig entfernt ist. Es wurde herausgefunden, daß Fräsen für das Entfernen des Chips wirkungsvoll eingesetzt werden kann. Das Substrat würde durch mechanische Stöße oder Vibrationen durch das Fräsen nicht beschädigt, weil das Gießharz 14 an der Oberfläche des Substrates stark haftet und die vollständigen Lötmittelhügel 6 durch das Gießharz 14 festgehalten werden. Beim Fräsen könnte ein Chip mit einer Größe von 12 mm x 12 mm x 0,8 mm in etwa 90 Sekunden entfernt werden.
  • Als Alternative wird es möglich sein, den Chip durch Erhitzen zu entfernen. In diesem Falle wird das Substrat in einem Ofen untergebracht und auf eine Temperatur erhitzt, die höher als die Verglasungstemperatur des Gießharzes ist, wodurch das Harz erweicht wird. Da die Verglasungstemperatur des verwendeten Epoxidharzes 127 ºC beträgt, wird das Substrat beispielsweise auf 140 ºC erhitzt. Unter dem Chip wird eine Reißnadel angesetzt, um den Chip abzulösen. Da die Haftfestigkeit des Epoxidharzes am Chip nicht so hoch ist, kann der Chip entfernt werden. Ein weiteres Verfahren besteht darin, den Chip nach dem Erhitzen mit einem Greifer festzuhalten und den Chip zu drehen. Das Reißnadel- und Chipdrehungsverfahren können jedoch das Harz beschädigen und Lötmittelhügel auf dem Substrat zurücklassen. Wenn die gesamte Oberfläche des Chips vergossen ist, sind diese Verfahren schwer einsetzbar. Daher wird Fräsen für die Entfernung des Chips vorgezogen.
  • Der nächste Schritt besteht, wie Fig. 3 zeigt, darin, die Oberfläche durch mechanisches Entfernen der oberen Teile der auf dem Substrat verbleibenden Harzschicht 14 und der Lötmittelhügel 6 einzuebnen. Dies kann durch spanende Bearbeitung oder Schleifen der Harzoberfläche erfolgen, wobei anstelle des vorstehend beschriebenen Fingerfräsers zum Zerspanen des Chips ein Feinbearbeitungs-Fingerfräser verwendet wird. Als derartiger Feinbearbeitungs-Fingerfräser wurde ein halbmondförmiger Karbidfräser der Serie SM mit einem Durchmesser von 1,0 mm verwendet, hergestellt von Union Tool Co., Ltd., Tokio, Japan. Die Höhe H der restlichen Harzschicht und Lötmittelhügel beträgt vorzugsweise 50 % oder mehr der ursprünglichen Höhe der Lötmittelhügel, das heißt des Abstandes zwischen dem Substrat 2 und der unteren Oberfläche des Chips. Wenn die Harzschicht zu tief weggeschnitten wird, dann wird die Haltekraft der Lötmittelhügel in der Harzschicht geschwächt, was dazu führt, daß sich das Lötmittel während des Fräsens abhebt, und was von Schäden an den darunterliegenden Elektrodenkontaktflecken begleitet ist. Es wird daher vorgezogen, das Spanen so durchzuführen, daß die Hälfte oder mehr von der Höhe der Lötmittelhügel zurückbleibt. Obgleich es für die Höhe der zurückbleibenden Harzschicht und der Lötmittelhügel keine Obergrenze gibt, wenn die abgetragene Fläche eben ist, beträgt die Höhe normalerweise etwa 70 % der ursprünglichen Höhe der Lötmittelhügel. Nachdem das Harz abgetragen worden ist, wird das Substrat mit Wasser gereinigt.
  • Als nächstes wird ein Lötmittel mit einem niedrigen Schmelzpunkt auf den Lötmittelhügeln aufgebracht, die auf dem Substrat zurückgeblieben sind. Dieses Lötmittel mit niedrigem Schmelzpunkt ist beispielsweise ein eutektisches Lötmittel, das aus 63 % Zinn und 37 % Blei besteht. Die Aufbringung des Lötmittels mit dem niedrigen Schmelzpunkt kann durch irgendein geeignetes Verfahren erfolgen, wie etwa das Übertragen eines Lötmittels, das auf einem Träger durch Elektroplattieren gebildet worden ist, auf das Substrat oder das Extrudieren geschmolzenen Lötmittels aus einer Düse auf das Substrat. Das Lötmittel mit niedrigem Schmelzpunkt kann auf einem oder auf beiden Lötmittelhügeln mit hohem Schmelzpunkt eines zu montierenden neuen Chips und den auf dem Substrat verbliebenen Lötmittelhügeln aufgebracht werden. Natürlich kann jedes beliebige geeignete Lötmittel als Lötmittel mit hohem Schmelzpunkt und Lötmittel mit niedrigem Schmelzpunkt verwendet werden.
  • Als nächstes wird ein neuer Chip so angeordnet, daß die Lötmittelhügel des Chips mit den Lötmittelhügeln auf dem Substrat ausgerichtet werden. Das Substrat wird auf eine Temperatur erhitzt, die höher als der Schmelzpunkt des niedrig schmelzenden Lötmittels, aber niedriger als der Schmelzpunkt des hochschmelzenden Lötmittels ist, um das niedrig schmelzende Lötmittel wieder zu verflüssigen. Dadurch wird der neue Chip mit nach unten gerichteter Kontaktseite auf das Substrat gebondet. In Fig. 4 werden die Lötmittelhügel mit dem hohen Schmelzpunkt 6A des neuen Chips 4A auf die halbkugelförmigen Lötmittelhügel mit dem hohen Schmelzpunkt 6 mit dem Lötmittel mit dem niedrigen Schmelzpunkt 16 gebondet.
  • Abschließend wird , wie Fig. 4 zeigt, die Verteilernadel 18 eines handelsüblich verfügbaren Harzspenders entlang der Kante des Chips bewegt, damit das vorstehend beschriebene Epoxidharz 14A zwischen die untere Oberfläche des Chips und das Substrat durch Kapillarwirkung eindringt und gleichzeitig das Äußere des Chips mit dem Harz bedeckt wird. Nachdem eine vorgegebene Menge Harz ausgetreten war, wurde das Substrat in einem Ofen auf eine Temperatur von 120 ºC zweieinhalb Stunden lang erhitzt, um das Harz auszuhärten. Dadurch entsteht der abschließende Aufbau, wie er in Fig. 5 gezeigt wird.
  • Obgleich hierin eine spezielle Ausführungsform beschrieben wurde, ist die Erfindung darauf nicht beschränkt. Beispielsweise können, obwohl als Hügelelektroden ein Lötmittel mit einem hohen Schmelzpunkt verwendet wurde, Goldhügel oder goldplattierte Kupferhügel ebenso verwendet werden. Es kann auch, obwohl ein vertikaler Fingerfräser, der senkrecht über der Oberfläche des Substrates angeordnet ist, als Fräswerkzeug verwendet wurde, ein horizontaler Fingerfräser eingesetzt werden, der parallel mit der Oberfläche des Substrates angeordnet ist. Weiterhin kann das Verfahren dieser Erfindung für das Ersetzen eines beliebigen harzvergossenen Chips benutzt werden, bei dem irgendein geeignetes Harz verwendet wird, wie etwa Epoxidharz vom Typ Novolak, Phenolharz, Polyurethan und Silikon mit Füllstoff.
    • Beschreibung der Symbole
  • 2 Substrat
  • 4, 4A Chip
  • 6, 6A Lötmittelhügel mit hohem Schmelzpunkt
  • 8 Verdrahtungsleiter
  • 10 Expoxidharzschicht
  • 12 Öffnung
  • 14, 14A Gießharz
  • 16 Lötmittel mit niedrigem Schmelzpunkt
  • 18 Verteilernadel
  • 20 Fräsmaschine
  • 22 X-Y-Spannfläche
  • 24 Spindel
  • 26 Fingerfräser
  • 28 Steuer-/Antriebseinheit

Claims (7)

1. Verfahren zum Ersetzen eines Halbleiterchips (4, 4A), der mit nach unten gerichteter Kontaktseite durch Hügelelektroden (6, 6A) auf ein Substrat (2) gebondet wird, wobei der Zwischenraum zwischen der unteren Oberfläche des Halbleiterchips und dem Substrat mit einem Gießharz (10) ausgefüllt wird, die Schritte umfassend:
mechanisches Entfernen des Chips vom Substrat,
Einebnen der Oberfläche des Harzes und der Hügelelektroden, die auf dem Substrat verbleiben,
Bonden eines anderen Chips auf die Hügelelektroden des Substrates durch die Verwendung anderer Hügelelektroden, und
Ausfüllen des Zwischenraumes zwischen der unteren Oberfläche des anderen Chips und dem Substrat mit einem Gießharz.
2. Verfahren zum Ersetzen eines Halbleiterchips, wie es in Anspruch 1 beansprucht wird, wobei das Entfernen des Chips durch Fräsen erfolgt.
3. Verfahren zum Ersetzen eines Halbleiterchips, wie es in Anspruch 1 beansprucht wird, wobei das Einebnen durch Fräsen erfolgt.
4. Verfahren zum Ersetzen eines Halbleiterchips, wie es in Anspruch 3 beansprucht wird, wobei das Fräsen so bewerkstelligt wird, daß die Höhe des auf dem Substrat verbleibenden Harzes und der Hügelelektroden etwa der Hälfte oder mehr der ursprünglichen Höhe der Hügelelektroden entspricht.
5. Verfahren zum Ersetzen eines Halbleiterchips, wie es in Anspruch 1 beansprucht wird, wobei die Hügelelektroden auf dem Substrat und die Hügelelektroden für das Bonden des anderen Chips auf den Hügelelektroden auf dem Substrat Lötmittel umfaßt und die letzteren Hügelelektroden mit dem anderen Chip verbunden sind.
6. Verfahren zum Ersetzen eines Halbleiterchips, wie es in Anspruch 5 beansprucht wird, das weiterhin den Schritt des Aufbringens eines Lötmittels auf mindestens einen der Lötmittelhügel auf dem Substrat und der Lötmittelhügel auf dem anderen Chip umfaßt, wobei das Lötmittel einen niedrigeren Schmelzpunkt als die Schmelzpunkte der Lötmittelhügel auf dem Substrat und der Lötmittelhügel auf dem anderen Chip hat.
7. Verfahren zum Ersetzen eines Halbleiterchips, wie es in Anspruch 6 beansprucht wird, wobei das Bonden des anderen Chips erfolgt, indem das Substrat einer Temperatur ausgesetzt wird, die höher als der Schmelzpunkt des aufgebrachten Lötmittels, aber niedriger als die Schmelzpunkte der Lötmittelhügel auf dem anderen Chip und der Lötmittelhügel auf dem Substrat ist.
DE69205134T 1991-12-26 1992-12-02 Überarbeitungsmethode zum ersetzen von Halbleiterchips. Expired - Fee Related DE69205134T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3344822A JPH06103707B2 (ja) 1991-12-26 1991-12-26 半導体チップの交換方法

Publications (2)

Publication Number Publication Date
DE69205134D1 DE69205134D1 (de) 1995-11-02
DE69205134T2 true DE69205134T2 (de) 1996-05-02

Family

ID=18372242

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69205134T Expired - Fee Related DE69205134T2 (de) 1991-12-26 1992-12-02 Überarbeitungsmethode zum ersetzen von Halbleiterchips.

Country Status (4)

Country Link
US (2) US5355580A (de)
EP (1) EP0548603B1 (de)
JP (1) JPH06103707B2 (de)
DE (1) DE69205134T2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11824037B2 (en) 2020-12-31 2023-11-21 International Business Machines Corporation Assembly of a chip to a substrate

Families Citing this family (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2643074B2 (ja) * 1993-03-17 1997-08-20 インターナショナル・ビジネス・マシーンズ・コーポレイション 電気的接続構造
US6111306A (en) 1993-12-06 2000-08-29 Fujitsu Limited Semiconductor device and method of producing the same and semiconductor device unit and method of producing the same
US5834339A (en) * 1996-03-07 1998-11-10 Tessera, Inc. Methods for providing void-free layers for semiconductor assemblies
US5697148A (en) * 1995-08-22 1997-12-16 Motorola, Inc. Flip underfill injection technique
US5783867A (en) * 1995-11-06 1998-07-21 Ford Motor Company Repairable flip-chip undercoating assembly and method and material for same
US5710071A (en) * 1995-12-04 1998-01-20 Motorola, Inc. Process for underfilling a flip-chip semiconductor device
US6100596A (en) * 1996-03-19 2000-08-08 Methode Electronics, Inc. Connectorized substrate and method of connectorizing a substrate
US5895976A (en) * 1996-06-03 1999-04-20 Motorola Corporation Microelectronic assembly including polymeric reinforcement on an integrated circuit die, and method for forming same
US6274389B1 (en) 1997-01-17 2001-08-14 Loctite (R&D) Ltd. Mounting structure and mounting process from semiconductor devices
JP3543902B2 (ja) * 1997-01-17 2004-07-21 ヘンケル ロックタイト コーポレイション 半導体装置の実装構造および実装方法
US6316528B1 (en) 1997-01-17 2001-11-13 Loctite (R&D) Limited Thermosetting resin compositions
JP3333417B2 (ja) * 1997-02-04 2002-10-15 松下電器産業株式会社 Ｉｃチップの封止方法及び装置
DE1025587T1 (de) * 1997-07-21 2001-02-08 Aguila Technologies, Inc. Halbleiter-flipchippackung und herstellungsverfahren dafür
US6651320B1 (en) * 1997-10-02 2003-11-25 Matsushita Electric Industrial Co., Ltd. Method for mounting semiconductor element to circuit board
US6110760A (en) * 1998-02-12 2000-08-29 Micron Technology, Inc. Methods of forming electrically conductive interconnections and electrically interconnected substrates
US6054012A (en) * 1998-06-29 2000-04-25 Intersil Corporation Decapsulating method and apparatus for integrated circuit packages
AU4802199A (en) * 1998-07-28 2000-02-21 Hitachi Chemical Company, Ltd. Semiconductor device and method for manufacturing the same
US6168972B1 (en) 1998-12-22 2001-01-02 Fujitsu Limited Flip chip pre-assembly underfill process
US6220503B1 (en) 1999-02-02 2001-04-24 International Business Machines Corporation Rework and underfill nozzle for electronic components
EP1153980B1 (de) 1999-02-18 2003-11-05 Three Bond Co., Ltd. Epoxidharzzusammensetzung
US6259155B1 (en) 1999-04-12 2001-07-10 International Business Machines Corporation Polymer enhanced column grid array
JP2000311921A (ja) * 1999-04-27 2000-11-07 Sony Corp 半導体装置およびその製造方法
DE19921678A1 (de) * 1999-05-11 2000-11-23 Giesecke & Devrient Gmbh Verfahren zum Herstellen eines Trägers
US20040155364A1 (en) * 1999-06-17 2004-08-12 Takahisa Doba Reworkable thermosetting resin compositions
US6303400B1 (en) 1999-09-23 2001-10-16 International Business Machines Corporation Temporary attach article and method for temporary attach of devices to a substrate
US6428942B1 (en) * 1999-10-28 2002-08-06 Fujitsu Limited Multilayer circuit structure build up method
US6255500B1 (en) 2000-01-21 2001-07-03 Loctite Corporation Process for the epoxidation of diene esters
US7012120B2 (en) 2000-03-31 2006-03-14 Henkel Corporation Reworkable compositions of oxirane(s) or thirane(s)-containing resin and curing agent
US20050288458A1 (en) * 2002-07-29 2005-12-29 Klemarczyk Philip T Reworkable thermosetting resin composition
US6498054B1 (en) * 2000-06-02 2002-12-24 Siliconware Precision Industries Co., Ltd. Method of underfilling a flip-chip semiconductor device
US20050171301A1 (en) * 2000-06-09 2005-08-04 Loctite Corporation Reworkable thermosetting resin compositions
US6372544B1 (en) * 2000-06-23 2002-04-16 Advanced Micro Devices, Inc. Method to reduce occurrences of fillet cracking in flip-chip underfill
US6657031B1 (en) 2000-08-02 2003-12-02 Loctite Corporation Reworkable thermosetting resin compositions
US6429028B1 (en) 2000-08-29 2002-08-06 Dpa Labs, Incorporated Process to remove semiconductor chips from a plastic package
US6627683B1 (en) 2000-09-05 2003-09-30 Henkel Loctite Corporation Reworkable thermosetting resin compositions and compounds useful therein
US7108920B1 (en) 2000-09-15 2006-09-19 Henkel Corporation Reworkable compositions incorporating episulfide resins
US20030019576A1 (en) * 2001-06-27 2003-01-30 Loctite Corporation Electronic component removal method through application of infrared radiation
US6572980B1 (en) 2001-08-13 2003-06-03 Henkel Loctite Corporation Reworkable thermosetting resin compositions
US6916890B1 (en) 2001-10-09 2005-07-12 Henkel Corporation Thermally reworkable epoxy resins and compositions based thereon
US6887737B1 (en) 2001-12-13 2005-05-03 Henkel Corporation Epoxidized acetals and thioacetals, episulfidized acetals and thioacetals, and reworkable thermosetting resin compositions formulated therefrom
US6798667B2 (en) * 2002-08-23 2004-09-28 Ati Technologies, Inc. Solder ball collapse control apparatus and method thereof
US20050161814A1 (en) * 2002-12-27 2005-07-28 Fujitsu Limited Method for forming bumps, semiconductor device and method for manufacturing same, substrate processing apparatus, and semiconductor manufacturing apparatus
US20060014309A1 (en) * 2004-07-13 2006-01-19 Sachdev Krishna G Temporary chip attach method using reworkable conductive adhesive interconnections
JP4519614B2 (ja) * 2004-11-19 2010-08-04 富士通株式会社 回路チップパッケージ用取り外し治具
JP4057017B2 (ja) * 2005-01-31 2008-03-05 富士通株式会社 電子装置及びその製造方法
CN100411125C (zh) * 2005-05-30 2008-08-13 矽品精密工业股份有限公司 半导体封装件的制法及其切割装置
TWI336502B (en) * 2006-09-27 2011-01-21 Advanced Semiconductor Eng Semiconductor package and semiconductor device and the method of making the same
TWI335070B (en) * 2007-03-23 2010-12-21 Advanced Semiconductor Eng Semiconductor package and the method of making the same
US7781232B2 (en) * 2008-01-17 2010-08-24 International Business Machines Corporation Method to recover underfilled modules by selective removal of discrete components
TWI473553B (zh) * 2008-07-03 2015-02-11 Advanced Semiconductor Eng 晶片封裝結構
US20100015762A1 (en) * 2008-07-15 2010-01-21 Mohammad Khan Solder Interconnect
US20100171206A1 (en) * 2009-01-07 2010-07-08 Chi-Chih Chu Package-on-Package Device, Semiconductor Package, and Method for Manufacturing The Same
US8012797B2 (en) * 2009-01-07 2011-09-06 Advanced Semiconductor Engineering, Inc. Method for forming stackable semiconductor device packages including openings with conductive bumps of specified geometries
TWI499024B (zh) * 2009-01-07 2015-09-01 Advanced Semiconductor Eng 堆疊式多封裝構造裝置、半導體封裝構造及其製造方法
TWI469283B (zh) * 2009-08-31 2015-01-11 Advanced Semiconductor Eng 封裝結構以及封裝製程
US8198131B2 (en) 2009-11-18 2012-06-12 Advanced Semiconductor Engineering, Inc. Stackable semiconductor device packages
US8466997B2 (en) * 2009-12-31 2013-06-18 Stmicroelectronics Pte Ltd. Fan-out wafer level package for an optical sensor and method of manufacture thereof
US20110156240A1 (en) * 2009-12-31 2011-06-30 Stmicroelectronics Asia Pacific Pte. Ltd. Reliable large die fan-out wafer level package and method of manufacture
US8884422B2 (en) * 2009-12-31 2014-11-11 Stmicroelectronics Pte Ltd. Flip-chip fan-out wafer level package for package-on-package applications, and method of manufacture
US8436255B2 (en) * 2009-12-31 2013-05-07 Stmicroelectronics Pte Ltd. Fan-out wafer level package with polymeric layer for high reliability
TWI408785B (zh) 2009-12-31 2013-09-11 Advanced Semiconductor Eng 半導體封裝結構
US8502394B2 (en) * 2009-12-31 2013-08-06 Stmicroelectronics Pte Ltd. Multi-stacked semiconductor dice scale package structure and method of manufacturing same
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
TWI419283B (zh) * 2010-02-10 2013-12-11 Advanced Semiconductor Eng 封裝結構
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8278746B2 (en) 2010-04-02 2012-10-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages including connecting elements
US8624374B2 (en) 2010-04-02 2014-01-07 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with fan-out and with connecting elements for stacking and manufacturing methods thereof
JP2012039045A (ja) * 2010-08-11 2012-02-23 Nec Embedded Products Ltd パッケージ、電子機器、パッケージ接続方法及びパッケージ修理方法
TWI451546B (zh) 2010-10-29 2014-09-01 Advanced Semiconductor Eng 堆疊式封裝結構、其封裝結構及封裝結構之製造方法
TWI445155B (zh) 2011-01-06 2014-07-11 Advanced Semiconductor Eng 堆疊式封裝結構及其製造方法
US9171792B2 (en) 2011-02-28 2015-10-27 Advanced Semiconductor Engineering, Inc. Semiconductor device packages having a side-by-side device arrangement and stacking functionality
US9013037B2 (en) 2011-09-14 2015-04-21 Stmicroelectronics Pte Ltd. Semiconductor package with improved pillar bump process and structure
JP2013093507A (ja) * 2011-10-27 2013-05-16 Internatl Business Mach Corp <Ibm> 半導体チップを３次元積層アセンブリへと多段に形成していく、はんだ接合プロセス
US8916481B2 (en) 2011-11-02 2014-12-23 Stmicroelectronics Pte Ltd. Embedded wafer level package for 3D and package-on-package applications, and method of manufacture
US8779601B2 (en) 2011-11-02 2014-07-15 Stmicroelectronics Pte Ltd Embedded wafer level package for 3D and package-on-package applications, and method of manufacture
KR20150004005A (ko) * 2013-07-02 2015-01-12 에스케이하이닉스 주식회사 스택 패키지 및 이의 제조방법
EP3759733A1 (de) * 2018-02-28 2021-01-06 Raytheon Company System und verfahren zur nachbearbeitung eines auf einer elektronischen vorrichtung montierten flip-chips unter verwendung einer fräse zum entfernen des chips und ersetzen des chips durch einen neuen chip in der fräszone
US11721657B2 (en) 2019-06-14 2023-08-08 Stmicroelectronics Pte Ltd Wafer level chip scale package having varying thicknesses
DE102019118573A1 (de) * 2019-07-09 2021-01-14 Endress+Hauser SE+Co. KG Verfahren zum Entfernen eines auf einer Leiterplatte aufgebrachten Bauteils
DE102021131687A1 (de) * 2021-12-01 2023-06-01 Endress+Hauser SE+Co. KG Verfahren zum Ersetzten eines auf einer Leiterplatte aufgebrachten Bauteils

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5848932A (ja) * 1981-09-18 1983-03-23 Sharp Corp 半導体装置の製法
JPS62276837A (ja) * 1986-05-26 1987-12-01 Hitachi Ltd 半導体装置
US4942140A (en) * 1987-03-25 1990-07-17 Mitsubishi Denki Kabushiki Kaisha Method of packaging semiconductor device
US5089440A (en) * 1990-03-14 1992-02-18 International Business Machines Corporation Solder interconnection structure and process for making
US5233504A (en) * 1990-12-06 1993-08-03 Motorola, Inc. Noncollapsing multisolder interconnection
US5329423A (en) * 1993-04-13 1994-07-12 Scholz Kenneth D Compressive bump-and-socket interconnection scheme for integrated circuits

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11824037B2 (en) 2020-12-31 2023-11-21 International Business Machines Corporation Assembly of a chip to a substrate

Also Published As

Publication number Publication date
EP0548603A1 (de) 1993-06-30
JPH06103707B2 (ja) 1994-12-14
US5488200A (en) 1996-01-30
JPH05251516A (ja) 1993-09-28
DE69205134D1 (de) 1995-11-02
EP0548603B1 (de) 1995-09-27
US5355580A (en) 1994-10-18

Similar Documents

Publication Publication Date Title
DE69205134T2 (de) Überarbeitungsmethode zum ersetzen von Halbleiterchips.
DE69521954T2 (de) Herstellungsverfahren einer Halbleiterpackungsanordnung mit Chipumfang
DE69534543T2 (de) Halbleiteranordnung, Montagesubstrat für die Halbleiteranordnung und Verfahren zum Ersetzen der Halbleiteranordnung
EP0140126B1 (de) Verfahren zur Mikropackherstellung
DE102013113469B4 (de) Flip-chip-wafer-level-baueinheiten und diesbezügliches verfahren
DE69838935T2 (de) Herstellungsverfahren für halbleiterscheiben, halbleiterbauelemente und chipkarten
DE69527473T2 (de) Halbleiteranordnung bestehend aus einem Halbleiterchip, der mittels Kontakthöckern auf der Leiterplatte verbunden ist und Montageverfahren
DE102005059224B4 (de) SiC-Halbleitervorrichtung und Herstellungsverfahren dafür
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE4411973C2 (de) KGD-Anordnung und Verfahren zur Herstellung einer KGD-Anordnung
DE4131413A1 (de) Bondierungsverfahren fuer halbleiterchips
DE102016221544B4 (de) Waferbearbeitungsverfahren
DE10236689A1 (de) Halbleitervorrichtung
DE19837336B4 (de) Verfahren zur Herstellung einer Platte von gekapselten integrierten Schaltkreisen und Form zum Kapseln eines plattenförmigen Substrats von integrierten Schaltkreisen
DE102020200724B4 (de) Trägerplattenentfernungsverfahren
DE3824008A1 (de) Elektronische schaltung sowie verfahren zu deren herstellung
DE10238781A1 (de) Halbleitervorrichtung
DE60207282T2 (de) Verkapselung des anschlusslots zur aufrechterhaltung der genauigkeit der anschlussposition
DE1766879B1 (de) Elektronischer baustein
DE10227342A1 (de) Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
DE2108850C2 (de) Verfahren zur Befestigung von Zuleitungen an Halbleiterplättchen
DE102005048678A1 (de) Verfahren zum Bearbeiten einer flexiblen Schaltungsplatte
DE10346581A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE69421539T2 (de) Methode zur formung von elektrisch leitenden polymerverbindungen auf elektronischen substraten
DE10341186A1 (de) Verfahren und Vorrichtung zum Kontaktieren von Halbleiterchips

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee