JP3333417B2 - Ｉｃチップの封止方法及び装置 - Google Patents

Ｉｃチップの封止方法及び装置

Info

Publication number
JP3333417B2
JP3333417B2 JP02112697A JP2112697A JP3333417B2 JP 3333417 B2 JP3333417 B2 JP 3333417B2 JP 02112697 A JP02112697 A JP 02112697A JP 2112697 A JP2112697 A JP 2112697A JP 3333417 B2 JP3333417 B2 JP 3333417B2
Authority
JP
Japan
Prior art keywords
gap
sealing
chip
sealant
application nozzle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP02112697A
Other languages
English (en)
Other versions
JPH10223664A (ja
Inventor
賢一 西野
真司 金山
博之 大谷
浩平 円地
浩之 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP02112697A priority Critical patent/JP3333417B2/ja
Priority to PCT/JP1998/000447 priority patent/WO1998034276A1/ja
Priority to CA002251190A priority patent/CA2251190A1/en
Priority to US09/155,720 priority patent/US6055724A/en
Priority to EP98901109A priority patent/EP0910125B1/en
Publication of JPH10223664A publication Critical patent/JPH10223664A/ja
Application granted granted Critical
Publication of JP3333417B2 publication Critical patent/JP3333417B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92225—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
    • Y10T29/49171—Assembling electrical component directly to terminal or elongated conductor with encapsulating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y10T29/53178—Chip component

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Coating Apparatus (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、実装基板上にフリ
ップチップ実装されたＩＣチップの封止方法及び装置に
関するものである。
【０００２】
【従来の技術】最近になって脚光を浴びてきたフリップ
チップ実装やマルチチップ実装において、ＩＣチップ実
装後に行う従来の封止方法としては、図３に示す方法が
一般的であった。
【０００３】図３において、所定温度、例えば６０℃に
加熱され、所定角度θ、例えば１５°傾けたブロック１
の上に、ＩＣチップ２が実装された実装基板３を吸着固
定し、ディスペンサー４により封止剤（エポキシフェノ
ール樹脂）５をＩＣチップ２の上辺部２ａに塗布し、ブ
ロック１の１５°の傾斜によってＩＣチップ２と実装基
板３との間に封止剤５を流し込んで封止するものであ
る。
【０００４】このときのディスペンサー４の塗布ノズル
４ａと実装基板３の位置関係を図４に示す。塗布ノズル
４ａと実装基板３との間にはｈだけの隙間、例えば０．
２ｍｍの隙間をあけた位置に塗布ノズル４ａを位置決め
して封止剤５を吐出する。
【０００５】
【発明が解決しようとする課題】しかし、上記従来のよ
うな封止方法では、ブロック１と実装基板３の厚みの寸
法ばらつきによって塗布ノズル４ａと実装基板３との隙
間ｈが広くなり、その状態で吐出を始めると、図５に示
すように、ＩＣチップ２の上に封止剤５が吐出され、封
止不良となることがあるという問題があった。
【０００６】本発明は、上記従来の問題点に鑑み、確実
に封止剤を実装基板上面に吐出させることにより、封止
不良を無くすことができるＩＣチップ封止方法及び装置
を提供することを目的としている。
【０００７】
【課題を解決するための手段】本発明のＩＣチップ封止
方法は、封止前に塗布ノズルとＩＣチップを実装した実
装基板との間に第１のギャップを設けて封止剤を吐出
し、その後塗布ノズルと実装基板との間に第１のギャッ
プよりも大きい第２のギャップを設けて封止剤を吐出し
ながらＩＣチップの封止を行うものであり、小さな第１
のギャップを設けた状態で封止剤を吐出して封止剤を確
実に実装基板上面に接触させ、その後適当な第２のギャ
ップを設けて封止を行うので、封止剤が確実に実装基板
上に塗布されてＩＣチップ上面に封止剤が吐出されるよ
うなことがなく、封止不良の発生を防止するようにして
いる。
【０００８】その際に塗布ノズルを第１のギャップを設
けた位置に位置決めした状態で、封止剤の吐出が安定す
るまでの一定時間封止剤を吐出することにより、安定的
に封止を行うことができる。また、封止前に基板上面を
検出してその基板上面検出位置から第１のギャップと第
２のギャップを設定することにより、これらのギャップ
を正確に設定してより確実に封止不良の発生を防止でき
る。
【０００９】また、本発明のＩＣチップ封止装置は、塗
布ノズルとその位置調整手段とを有する封止剤封止ヘッ
ドに、塗布ノズル先端のＩＣチップを実装した基板の上
面に対する当接位置を検出する当たり検出手段を設け、
この検出手段で検出した位置データを基準として塗布ノ
ズルと前記基板との間のギャップを設定するように構成
したものであり、ギャップを正確に設定して高い信頼性
をもって適正な封止を行えるようにしている。
【００１０】上記位置調整手段をボイスコイルモータに
て構成し、当たり検出手段を封止剤塗布ノズル先端が基
板上面に対して当接したときのボイスコイルモータに流
れる電流の変化を検出する手段にて構成すると、ボイス
コイルモータを設けるだけの簡単な構成でギャップを正
確に設定して高い信頼性をもって適正な封止を行うこと
ができる。
【００１１】
【発明の実施の形態】以下、本発明のＩＣチップの封止
方法の第１の実施形態について、図１を参照して説明す
る。
【００１２】図１において、所定温度、例えば６０℃に
加熱され、所定角度θ、例えば１５°傾けたブロック１
１の上に、ＩＣチップ１２がフリップチップ実装された
実装基板１３が吸着固定される。次に、封止剤塗布ヘッ
ド１４の塗布ノズル１５を実装基板１３との間に第１の
ギャップｈ１、例えば０．０５ｍｍのギャップを設けた
位置に位置決めし、シリンジ１６内に収容されている封
止剤１７の吐出を始める。この時、封止剤１７の吐出の
安定を得るために一定時間、例えば０．２秒間、第１の
ギャップｈ１に塗布ノズル１５を保って封止剤１７を吐
出する。次に、封止剤１７が確実に実装基板１３に接し
たところで、塗布ノズル１５を実装基板１３との間に第
２のギャップｈ２、例えば０．２ｍｍのギャップを設け
た位置に位置決めする。その後、従来と同様にＩＣチッ
プ１２の上辺部に沿って塗布ノズル１５を移動させなが
ら封止剤１７を吐出して封止を行う。
【００１３】尚、ここでθ＝０°としても同様の効果が
得られる。
【００１４】次に、本発明のＩＣチップの封止方法及び
装置の第２の実施形態について、図２を参照して説明す
る。
【００１５】図２において、封止剤塗布ヘッド２４は、
シリンジ２６内に収容された封止剤２７を塗布ノズル２
５から吐出するように構成されるとともに、シリンジ２
６を保持したシリンジホルダー２８をボイスコイルモー
タ２９によって塗布ノズル２５の軸心方向に沿って上下
動させ、塗布ノズル２５を任意の高さ位置に位置決めで
きるように構成されている。
【００１６】封止時には、所定温度、例えば６０℃に加
熱され、所定角度θ、例えば１５°傾けたブロック２１
の上に、ＩＣチップ２２がフリップチップ実装された実
装基板２３が吸着固定される。次に、ボイスコイルモー
タ２９に電流を流して封止剤塗布ヘッド２４をその塗布
ノズル２５先端が実装基板２３に近付くように下降移動
させる。そして、実装基板２３の上面に塗布ノズル２５
の先端が接触すると、ボイスコイルモータ２９に流れる
電流値が変化するので、その時の位置データを基準とし
てボイスコイルモータ２９に流す電流値を制御して塗布
ノズル２５と実装基板２３との間に第１のギャップｈ
１、例えば０．０５ｍｍのギャップが形成されるように
塗布ノズル２５を位置決めし、シリンジ２６内に収容さ
れている封止剤２７の吐出を始める。封止剤２７の吐出
が安定するまでの一定時間、例えば０．２秒間、第１の
ギャップｈ１に塗布ノズル２５を保って封止剤２７を吐
出し、封止剤２７が確実に実装基板２３に接した後、再
びボイスコイルモータ２９に流す電流値を制御して塗布
ノズル２５と実装基板２３との間に第２のギャップｈ２
が形成されるように位置決めする。その後、従来と同様
にＩＣチップ２２の上辺部に沿って塗布ノズル２５を移
動させながら封止剤２７を吐出してＩＣチップ２２の封
止動作を完了させる。
【００１７】
【発明の効果】本発明のＩＣチップ封止方法によれば、
以上の説明から明らかなように、封止前に封止剤塗布ノ
ズルと実装基板との間に第１のギャップを設けて封止剤
を吐出し、その後封止剤塗布ノズルと実装基板との間に
第１のギャップよりも大きい第２のギャップを設けて封
止を行うので、封止剤を確実に実装基板上面に接触させ
た後封止を行うことができ、封止剤が確実に実装基板上
に塗布されてＩＣチップ上面に封止剤が吐出されるよう
なことがなく、封止不良の発生を防止できる。
【００１８】また、封止剤塗布ノズルを第１のギャップ
を設けた位置に位置決めした状態で、封止剤の吐出が安
定するまでの一定時間封止剤を吐出すると、安定した封
止を行うことができる。
【００１９】また、封止前に基板上面を検出してその基
板上面検出位置から第１のギャップと第２のギャップを
設定すると、これらのギャップを正確に設定してより確
実に封止不良の発生を防止できる。
【００２０】また、本発明のＩＣチップ封止装置によれ
ば、封止剤塗布ノズルとその位置調整手段とを有する封
止ヘッドに、封止剤塗布ノズル先端の基板上面に対する
当接位置を検出する当たり検出手段を設けているので、
ギャップを正確に設定して高い信頼性をもって適正な封
止を行うことができる。
【００２１】さらに位置調整手段をボイスコイルモータ
にて構成し、当たり検出手段を封止剤塗布ノズル先端が
基板上面に対して当接したときのボイスコイルモータに
流れる電流の変化を検出する手段にて構成すると、ボイ
スコイルモータを設けるだけの簡単な構成でギャップを
正確に設定して高い信頼性をもって適正な封止を行うこ
とができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態のＩＣチップ封止方法
の部分断面正面図である。
【図２】本発明の第２の実施形態のＩＣチップ封止装置
の部分断面正面図である。
【図３】従来例のＩＣチップ封止方法を示す斜視図であ
る。
【図４】同従来例の部分断面正面図である。
【図５】同従来例の問題点を示す部分正面図である。
【符号の説明】
１２、２２ ＩＣチップ １３、２３ 実装基板 １４、２４ 封止剤塗布ヘッド １５、２５ 塗布ノズル １７、２７ 封止剤 ２９ ボイスコイルモータ ｈ１ 第１のギャップ ｈ２ 第２のギャップ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉田 浩之 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 審査官 廣野 知子 (56)参考文献 特開 平６−343912（ＪＰ，Ａ) 特開 平８−153738（ＪＰ，Ａ) 特開 平８−153741（ＪＰ，Ａ) 特開 平４−137740（ＪＰ，Ａ) 特開 平３−120843（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/56 H01L 21/60 311 H01L 23/28 - 23/30

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】 封止前に塗布ノズルとＩＣチップを実装
    した実装基板との間に第１のギャップを設けて封止剤を
    吐出し、その後塗布ノズルと実装基板との間に第１のギ
    ャップよりも大きい第２のギャップを設けて封止剤を吐
    出しながらＩＣチップの封止を行うことを特徴とするＩ
    Ｃチップの封止方法。
  2. 【請求項２】 塗布ノズルを第１のギャップを設けた位
    置に位置決めした状態で、封止剤の吐出が安定するまで
    の一定時間封止剤を吐出することを特徴とする請求項１
    記載のＩＣチップの封止方法。
  3. 【請求項３】 封止前に基板上面を検出してその基板上
    面検出位置から第１のギャップと第２のギャップを設定
    することを特徴とする請求項１又は２記載のＩＣチップ
    封止方法。
  4. 【請求項４】 塗布ノズルとその位置調整手段とを有す
    る封止剤封止ヘッドに、塗布ノズル先端のＩＣチップを
    実装した基板の上面に対する当接位置を検出する当たり
    検出手段を設け、この検出手段で検出した位置データを
    基準として塗布ノズルと前記基板との間のギャップを設
    定するように構成したことを特徴とするＩＣチップ封止
    装置。
  5. 【請求項５】 位置調整手段がボイスコイルモータから
    成り、当たり検出手段は塗布ノズル先端が基板上面に対
    して当接したときのボイスコイルモータに流れる電流の
    変化を検出する手段から成ることを特徴とする請求項４
    記載のＩＣチップ封止装置。
  6. 【請求項６】 検出した位置データを基準として設定さ
    れるギャップは、最初に封止剤が吐出される際の第１の
    ギャップと、その後に封止剤が吐出される際の第１のギ
    ャップよりも大きい第２のギャップとである請求項４又
    は５記載のＩＣチップ封止装置。
JP02112697A 1997-02-04 1997-02-04 Ｉｃチップの封止方法及び装置 Expired - Fee Related JP3333417B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP02112697A JP3333417B2 (ja) 1997-02-04 1997-02-04 Ｉｃチップの封止方法及び装置
PCT/JP1998/000447 WO1998034276A1 (fr) 1997-02-04 1998-02-02 Procede et dispositif pour le scellement d'une puce de circuit integre
CA002251190A CA2251190A1 (en) 1997-02-04 1998-02-02 Method and device for sealing ic chip
US09/155,720 US6055724A (en) 1997-02-04 1998-02-02 Method and device for sealing IC chip
EP98901109A EP0910125B1 (en) 1997-02-04 1998-02-02 Method and device for sealing ic chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02112697A JP3333417B2 (ja) 1997-02-04 1997-02-04 Ｉｃチップの封止方法及び装置

Publications (2)

Publication Number Publication Date
JPH10223664A JPH10223664A (ja) 1998-08-21
JP3333417B2 true JP3333417B2 (ja) 2002-10-15

Family

ID=12046205

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02112697A Expired - Fee Related JP3333417B2 (ja) 1997-02-04 1997-02-04 Ｉｃチップの封止方法及び装置

Country Status (5)

Country Link
US (1) US6055724A (ja)
EP (1) EP0910125B1 (ja)
JP (1) JP3333417B2 (ja)
CA (1) CA2251190A1 (ja)
WO (1) WO1998034276A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5766982A (en) * 1996-03-07 1998-06-16 Micron Technology, Inc. Method and apparatus for underfill of bumped or raised die
KR100460473B1 (ko) * 1999-03-02 2004-12-08 모토로라 인코포레이티드 전자 태그 어셈블리 및 그 방법
US6765469B2 (en) 2002-02-21 2004-07-20 Eni Technology, Inc. Printed circuit board transformer
JPWO2007013589A1 (ja) * 2005-07-29 2009-02-12 矢崎総業株式会社 アース用電線の止水方法およびアース用電線
JP4884288B2 (ja) * 2007-04-27 2012-02-29 三洋電機株式会社 コネクタ装置およびその製造方法並びにそれを用いた電池パック
JP2009111312A (ja) * 2007-11-01 2009-05-21 Trinc:Kk チップマウンター
JP5962285B2 (ja) * 2012-07-19 2016-08-03 日亜化学工業株式会社 発光装置およびその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0187746A1 (en) * 1984-07-18 1986-07-23 AT&T Corp. Method and apparatus for multipoint dispensing of viscous material
EP0282748B1 (de) * 1987-03-16 1991-03-13 Siemens Aktiengesellschaft Vorrichtung zur dosierbaren Klebstoff-Applikation
JP2983267B2 (ja) * 1990-08-31 1999-11-29 株式会社東芝 半導体封止方法及びその装置
JPH04171435A (ja) * 1990-11-03 1992-06-18 Mita Ind Co Ltd 光学系のレンズユニット保持機構
US5320250A (en) * 1991-12-02 1994-06-14 Asymptotic Technologies, Inc. Method for rapid dispensing of minute quantities of viscous material
JPH06103707B2 (ja) * 1991-12-26 1994-12-14 インターナショナル・ビジネス・マシーンズ・コーポレイション 半導体チップの交換方法
JPH06343912A (ja) * 1993-06-10 1994-12-20 Seikosha Co Ltd ディスペンサの駆動方法
JPH08153738A (ja) * 1994-11-29 1996-06-11 Toshiba Corp 半導体装置の製造方法
JP3272889B2 (ja) * 1994-11-29 2002-04-08 株式会社東芝 半導体装置の製造方法
JPH08306717A (ja) * 1995-05-09 1996-11-22 Matsushita Electric Ind Co Ltd 樹脂封止方法

Also Published As

Publication number Publication date
US6055724A (en) 2000-05-02
EP0910125A4 (en) 2005-03-09
CA2251190A1 (en) 1998-08-06
EP0910125B1 (en) 2006-08-30
JPH10223664A (ja) 1998-08-21
EP0910125A1 (en) 1999-04-21
WO1998034276A1 (fr) 1998-08-06

Similar Documents

Publication Publication Date Title
US20050161814A1 (en) Method for forming bumps, semiconductor device and method for manufacturing same, substrate processing apparatus, and semiconductor manufacturing apparatus
JP3333417B2 (ja) Ｉｃチップの封止方法及び装置
US6685794B2 (en) Method and apparatus for bonding optical disc substrates together, and method for supplying liquid material
KR980012462A (ko) 전극 플레이트, 액정 소자 및 그 제조 공정
JP2000124263A (ja) 半導体集積装置
US4559697A (en) Method of fixing insertion electrode panel in compression-bonded semiconductor device
US7735717B2 (en) Method of manufacturing semiconductor apparatus and method of forming viscous liquid layer
JP2001176923A (ja) 導電性接着剤層の膜厚制御方法
JPH0689914A (ja) 半導体装置の封止方法
JPH05166976A (ja) 半導体素子の実装方法
JPH01210079A (ja) 高粘性物質塗布方法
JPH0778847A (ja) 半導体チップの実装方法
JPH11186325A (ja) 半導体装置の製造方法
JP2738893B2 (ja) 樹脂封止方法
KR100643465B1 (ko) 스핀 온 글라스 막 가장자리의 비드 제거 방법 및 그 장치
JPH0298154A (ja) キヤリアテープ
JPH04122037A (ja) 半導体チップの実装方法
JPH1058686A (ja) インクジェット記録ヘッド及びその製造方法
JP2000195897A (ja) フラックス転写装置とその転写方法
JP2954111B2 (ja) ワイヤボンディング方法およびワイヤボンディング装置
JPH09167784A (ja) 半導体装置及びその製造方法
JPH09135060A (ja) 半導体装置
JPH06140317A (ja) 半導体装置用樹脂膜の窓明け方法
JPH10321630A (ja) バンプの形成方法
JPH11284031A (ja) 半導体パッケージの製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070726

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080726

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090726

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090726

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100726

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110726

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees