DE69117042T2

DE69117042T2 - Abtastschaltung

Info

Publication number: DE69117042T2
Application number: DE69117042T
Authority: DE
Inventors: Hideki Asada
Original assignee: GTC KK
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 1991-03-22
Filing date: 1991-12-24
Publication date: 1996-06-27
Anticipated expiration: 2011-12-25
Also published as: DE69117042D1; JPH04294390A; JP2587546B2; EP0504531A3; EP0504531B1; EP0504531A2; US5194853A

Description

HINTERGRUND DER ERFINDUNG

Bereich der Erfindung

Die vorliegende Erfindung bezieht sich auf eine Abtastschaltungsanordnung, die zum Abtasten ausgedehnter Flüssigkristallanzeigen geeignet ist.

Technikhintergrund

Üblicherweise ist eine Technologie bekannt, nach der eine Flüssigkristallanzeige zusammen mit ihrer Treiberschaltung auf einem Glassubstrat integriert ist. Gemäß dieser Technologie sind die Elektroden für die Pixel der Anzeigen und die Treiberschaltungen auf dem gleichen Substrat angebracht. Aufgrund dessen sind die Anzahl von Anschlüssen und die Anzahl von erforderlichen externen ICs deutlich vermindert. Weiterhin kann eine verminderte Zuverlässigkeit, die durch Leistungsfähigkeitsgrenzen der Kontaktierverfahren für große Flächenbereiche der Schaltungen und die hohen Dichten der Schaltungen verursacht sind, behoben werden.
In der Treiberschaltung ist eine Abtastschaltung, bestehend aus Schieberegistern und Puffern, vorgesehen. Zum Beispiel wird in einer Flüssigkristallanzeige des Aktivmatrixtyps die Abtastschaltung als einer der wichtigen Bestandteile verwendet, etwa als eine Vertikaltreiberschaltung oder als eine Blockpulsabtastschaltung.
In Figur 6 ist ein (2N-1)-ter Bitteil und ein 2N-ter Bitteil einer herkömmlichen Abtastschaltungsanordnung gezeigt (wobei N gleich einer natürlichen Zahl ist).
Jedes Schieberegister 601 verzögert ein Eingangssignal zu diesem für einen vorbestimmten Taktzyklus, der durch Taktsignale Φ1 und 1 definiert ist, und gibt dann das verzögerte Signal zu einem Schieberegister in der nächsten Stufe ab. Die durch die Register 601 jeweils abgegebenen Signale werden über entsprechende Ausgabepuffer 107 als ein Abtastpulssignal abgegeben. Figur 7 ist ein Zeitablaufdiagramm, das eine Wirkungsweise der in Figur 6 gezeigten herkömmlichen Abtastschaltungsanordnung zeigt. Wie in Figur 7 gezeigt, sind die von dem (2N-1)-ten Bitteil und dem 2N-ten Bitteil abgegebenen Abtastpulssignale jeweils mit entsprechenden Ausgabesignalen A und B synchronisiert.
Kürzlich wurden die Oberflächenbereiche von Flüssigkristallanzeigen vergrößert, so daß es schwierig war, die zugeordneten Schaltungen der Anzeigen ohne jegliche Defekte herzustellen. Insbesondere falls nur ein defektes Register in einer Abtastschaltungsanordnung auftritt, die seriell verbundene Schieberegister wie in Figur 6 gezeigt enthält, wird die Abtastschaltungsanordnung das Abtastsignal nicht übertragen.
Dementsprechend hat sich der Prozentsatz der defekten Abtastschaltungsanordnungen und deshalb der Prozentsatz von Defekten der gesamten Flüssigkristallanzeigen vergrößert.
Hinsichtlich des Stands der Technik konnte Bezug genommen werden auf "Peripheral Circuit Integrated Poly-Si TFT LCD with Gray Scale Representation" IEEE Transactions on Electron Devices, Band 36, Nr. 9, Seiten 1923-1928 (1989).

ÜBERSICHT DER ERFINDUNG

Es ist dementsprechend ein Ziel der vorliegenden Erfindung, eine Abtastschaltungsanordnung bereitzustellen, die voll funktionsfähig ist, selbst falls einige Defekte auftreten, wodurch der Prozentsatz von Defekten der gesamten Flüssigkristallanzeigen minimiert wird.
Für diesen Zweck wird eine Abtastschaltungsanordnung nach Anspruch 1 bereitgestellt.
Gemäß der oben beschriebenen Schaltung erzeugt die exklusive ODER-Schaltung, wenn ein Defekt in der Verzögerungsschaltung auftritt, so daß dessen Ausgabesignal inkorrekt ist, ein "0"-Pegelsignal. In Antwort auf dieses Signal wird dann der zweite Schalttransistor ausgeschaltet und wird der dritte Schalttransistor angeschaltet. Folglich wird das durch die erste nicht-invertierende Pufferschaltung abgegebene Signal zu der Ausgabepufferschaltung und zu einer nächsten Stufe als ein Eingangssignal zu dieser zugeführt.
Das durch die erste nicht-invertierende Pufferschaltung abgegebene Signal ist das gleiche wie das durch die Verzögerungsschaltung abgegebene Signal, wenn diese korrekt arbeitet, so daß die gesamte Vorrichtung der Abtastschaltungsanordnungs korrekt arbeitet.
Weiterhin wird in dem Fall, in welchem die Verzögerungsschaltung ausfällt und zu gleicher Zeit die exklusive ODER-Schaltung derart ausfällt, daß deren Ausgabesignal auf dem "0"-Pegel festgehalten ist, das Ausgabesignal der ersten nicht-invertierenden Pufferschaltung gewählt, so daß die gesamte Vorrichtung der Abtastschaltungsanordnung ebenfalls korrekt arbeitet.
Weiterhin wird in dem Fall, in dem die erste nicht-invertierende Pufferschaltung einen Defekt aufweist und die Verzögerungsschaltung keinen Defekt aufweist, das Ausgabesignal der exklusiven ODER-Schaltung auf den "1"-Pegel gesetzt, so daß der zweite Schalttransistor angeschaltet wird und der dritte Schalttransistor ausgeschaltet wird. Folglich wird das durch die Verzögerungsschaltung abgegebene Signal zu der Ausgabepufferschaltung und zu einer nächsten Stufe als ein Eingabesignal zu dieser zugeführt, so daß die gesamte Vorrichtung der Abtastschaltungsanordnung ebenfalls korrekt arbeitet.
Weiterhin wird in dem Fall, in dem die erste nicht-invertierende Pufferschaltung ausfällt und zu gleicher Zeit die exklusive ODER-Schaltung derart ausfällt, daß deren Ausgabesignal auf dem "1"-Pegel festgehalten ist, das Ausgabesignal der Verzögerungsschaltung gewählt, so daß die gesamte Vorrichtung der Abtastschaltungsanordnung ebenfalls korrekt arbeitet.
Wie oben beschrieben, arbeitet die Abtastschaltungsanordnung gemäß der vorliegenden Erfindung korrekt selbst dann, wenn eine Anzahl von Defekten in den darin enthaltenen Schaltungen auftreten, wodurch der Prozentsatz der defekten Abtastschaltungsanordnungen minimiert wird.
Weitere Merkmale und spezielle Ausführungsformen sind in den abhängigen Ansprüchen definiert.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Figur 1 ist ein Blockdiagramm, das eine elektronische Anordnung einer Abtastschaltung gemäß einer ersten Ausführungsform der vorliegenden Erfindung zeigt;
Figur 2 ist ein zeitliches Ablaufdiagramm der in Figur 1 gezeigten Abtastschaltungsanordnung;
Figur 3 ist ein Blockdiagramm, das eine elektronische Anordnung einer Abtastschaltung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung zeigt;
Figur 4 ist ein Blockdiagramm, das eine elektronischen Anordnung einer Abtastschaltung gemäß einer dritten Ausführungsform der vorliegenden Erfindung zeigt;
Figur 5 ist ein Blockdiagramm, das eine elektronische Anordnung einer Abtastschaltung gemäß einer vierten Ausführungsform der vorliegenden Erfindung zeigt;
Figur 6 ist ein Blockdiagramm, das eine elektronische Anordnung einer herkömmlichen Abtastschaltung zeigt; und
Figur 7 ist ein zeitliches Ablaufdiagramm der in Figur 6 gezeigten Abtastschaltungsanordnung.

BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM

Weitere Ziele und Vorteile der vorliegenden Erfindung werden aus der folgenden Beschreibung ersichtlich, wobei auf die begleitenden Zeichnungen Bezug genommen wird, in denen bevorzugte Ausführungsformen der vorliegenden Erfindung deutlich gezeigt sind.

ERSTE AUSFÜHRUNGSFORM

Figur 1 ist ein Blockdiagramm, das eine elektronische Anordnung einer aus Transistoren des NMOS-Typs zusammengesetzten Abtastschaltung zum Ansteuern einer Flüssigkristallanzeige gemäß einer ersten Ausführungsform der vorliegenden Erfindung zeigt. Figur 1 zeigt einen (2N-1)-ten Bitteil (d.h. ein Teil ungerader Nummer) 11 und einen 2N-ten Bitteil (d.h. ein Teil gerader Nummer) 21. Das (2N-1)-te Bitteil 11 ist mit einer Verzögerungsschaltung 101 versehen, und deren Verzögerungsdauer hängt vom Taktsignal Φ1 ab. In gleicher Weise ist der 2N-te Bitteil 21 mit einer Verzögerungsschaltung 201 versehen, und deren Verzögerungszeit hängt vom Taktsignal 1 ab.
Weiterhin bezeichnen 102 und 202 erste Schalttransistoren, die jeweils durch die Taktsignale Φ1 und 1 an- und ausgeschaltet werden. Eine EXNOR-Schaltung 103 (d.h. eine exklusive NOR-Schaltung [NICHT-ODER-Schaltung]) führt in Antwort auf die Ausgangssignale von der Verzögerungsschaltung 101 und von dem ersten Schalttransistor 102 über einen Inverter 108 ein Steuersignal zu einem zweiten Schalttransistor 105 und zu einem dritten Schalttransistor 106 zu. In gleicher Weise führt eine EXNOR-Schaltung 203 in Antwort auf die Ausgangssignale von der Verzögerungsschaltung 201 und von dem ersten Schalttransistor 202 über einen Inverter 208 ein Steuersignal zu einem zweiten Schalttransistor 205 und zu einem dritten Schalttransistor 206 zu. Weiterhin sind jeweils nicht-invertierende Pufferschaltungen 104 und 204 vorgesehen, um die Funktion zu gewährleisten, selbst wenn die Verzögerungsschaltungen 101 und 201 ausgefallen sind.
Der (2N-1)-te Bitteil 11 ist mit einer Ausgangspufferschaltung 107 versehen, die aus einem Inverter und einer NOR-Schaltung, zu der Ausgangssignale des Inverters und das Taktsignal Φ1 zugeführt werden, und einer nicht-invertierenden Pufferschaltung besteht. In gleicher Weise ist der 2N-te Bitteil 21 mit einer Ausgangspufferschaltung 207 versehen, die aus einem Inverter, einer NOR-Schaltung und einer nicht-invertierenden Pufferschaltung besteht, wobei der NOR-Schaltung das Taktsignal 1 anstelle des Taktsignals Φ1 zugeführt wird. Figur 2 zeigt ein zeitliches Ablaufdiagramm der in Figur 1 gezeigten Schaltung.
In dem (2N-1)-ten Bitteil 11 entscheidet die EXNOR-Schaltung 103, ob das Ausgangssignal der Verzögerungsschaltung 101 korrekt ist oder nicht korrekt ist, und steuert dann den zweiten und den dritten Schalttransistor 105 und 106 in Übereinstimmung mit dem Ergebnis der Entscheidung. Das heißt, falls die Verzögerungsschaltung 101 ein korrektes Signal abgibt, wird dieses korrekte Signal einem Punkt "A" zugeführt. Falls allerdings die Verzögerungsschaltung 101 ein inkorrektes Signal abgibt, wird ein durch die nicht-invertierende Pufferschaltung 104 abgegebenes Signal dem Punkt "A" zugeführt. Das dem Punkte "A" zugeführte Signal wird dann zu dem Zeitpunkt, wenn das Taktsignal Φ1 auf den "0"-Pegel gesetzt wird, durch die Ausgangspufferschaltung 107 als ein (2N-1)-tes Ausgangssignal aufgenommen.
In gleicher Weise entscheidet in dem 2N-ten Bitteil 21 die EXNOR-Schaltung 103, ob das Ausgangssignal der Verzögerungsschaltung 201 korrekt oder nicht korrekt ist, und steuert dann den zweiten und den dritten Schalttransistor 205 und 206 in Übereinstimmung mit dem Ergebnis der Entscheidung. Dann wird ein durch die Verzögerungsschaltung 201 oder durch die nicht-invertierende Pufferschaltung 204 abgegebenes Signal einem Punkt "B" zugeführt, und dann zu dem Zeitpunkt, an dem das Taktsignal 1 auf den "0"-Pegel gesetzt wird, durch die Ausgangspufferschaltung 107 als ein 2N-tes Ausgangssignal aufgenommen.
Die oben beschriebene Abtastschaltungsanordnung wurde auf einem Poly-SiTFT experimentell hergestellt. Als ein Ergebnis eines nachfolgenden Testens war der Wirksamkeitsprozentsatz von 50 % bei der herkömmlichen Abtastschaltungsanordnung auf 70 % verbessert.
Gemäß der ersten Ausführungsform sind die den Ausgangspufferschaltungen 107 und 207 zugeführten Taktsignale die gleichen Signale Φ1 und 1, die jeweils zu den Verzögerungsschaltungen 101 und 201 usw. zugeführt werden. Allerdings können die den Ausgangspufferschaltungen 107 und 207 zugeführten Taktsignale durch zwei andere Taktsignale verwirklicht sein, die jeweils um Θ gegenüber den Signalen Φ1 und 1 verzögert sind (wobei 0 < Θ < T/4 und T eine Periode der Signale Φ1 und 1 bezeichnet).

ZWEITE AUSFÜHRUNGSFORM

Figur 3 ist ein Blockdiagramm, das eine elektronische Anordnung einer Flüssigkristallanzeige gemäß einer zweiten Ausführungsform der vorliegenden Erfindung zeigt. In Figur 3 enthält ein (2N-1)-ter Bitteil 12 eine NAND-Schaltung [NICHT-UND-Schaltung] 109 und einen Inverter 110 anstelle der EXNOR-Schaltung 103 und des Inverters 108, die in der ersten Ausführungsform enthalten sind. In gleicher Weise enthält ein 2N-ter Bitteil 22 eine NAND-Schaltung 209 und einen Inverter 210 anstelle der EXNOR- Schaltung 203 und des Inverters 208 in der ersten Ausführungsform.
In einer ähnlichen Art und Weise wie bei der ersten Ausführungsform wird, falls die Verzögerungsschaltung 101 ein inkorrektes Signal abgibt, das Ausgangssignal der nicht-invertierenden Pufferschaltung 104 als ein Abtastsignal dem Punkt "A" zugeführt. Falls allerdings die Verzögerungsschaltung 101 ein korrektes Signal abgibt, wird der "1"-Pegelteil des Abtastsignals durch die Verzögerungsschaltung 101 zugeführt und wird der "0"-Pegelteil des Abtastsignals durch die Schaltung 104 zugeführt. Der 2N-te Bitteil 22 arbeitet in einer ähnlichen Art und Weise wie der (2N-1)-te Bitteil 12.
Dementsprechend arbeitet die in Figur 3 gezeigte Schaltung nicht mehr korrekt in derartigen Fällen, daß die nicht-invertierende Pufferschaltung 104 versagt ein "0"-Pegelsignal abzugeben und dadurch immer das "1"-Pegelsignal abgibt, selbst wenn die Schaltung 101 korrekt arbeitet.
Allerdings hat die zweite Ausführungsform einen bemerkenswerten Vorteil im Vergleich zu der ersten Ausführungsform. Dieser ist, daß die erste Ausführungsform zur Entscheidung, ob die Verzögerungsschaltung 101 korrekt arbeitet oder nicht korrekt arbeitet, die EXNOR-Schaltung 103 verwendet, die üblicherweise elf (11) Transistoren enthält. Im Vergleich kann die in der zweiten Ausführungsform gewählte NAND-Schaltung 109 aus nur drei (3) Transistoren zusammengesetzt sein. Demgemäß ist die zweite Ausführungsform im Vergleich zu der ersten Ausführungsform vorteilhaft darin, daß sie einen geringeren Defektprozentsatz der Schaltung zur Beurteilung der Funktion der Schaltung 101 aufweist.

DRITTE AUSFÜHRUNGSFORM

Figur 4 ist ein Blockdiagramm, das eine elektronische Anordnung einer aus statischen CMOS-Schaltungen zusammengesetzen Abtastschaltung zum Ansteuern einer Flüssigkristallanzeige gemäß einer dritten Ausführungsform der vorliegenden Erfindung zeigt. In Figur 4 entsprechen die Komponenten 111 bis 118 und 211 bis 218 jenen in Figur 1 mit 101 bis 108 und 201 bis 208 bezeichneten. Dementsprechend ist ein grundlegender Algorithmus der dritten Ausführungsform ähnlich zu jenem der ersten Ausführungsform. Da die dritte Ausführungsform aus statischen CMOS-Schaltungen zusammengesetzt ist, enthalten die Verzögerungsschaltungen 111 usw. eine Rückkoppelschaltung, die durch die Taktsignale Φ1 und 1 gesteuert wird.
Die dritte, aus statischen CMOS-Schaltungen zusammengesetzte Ausführungsform ist im Vergleich mit der ersten und der zweiten Ausführungsform vorteilhaft in der Leistungsaufnahme und im Betriebsspielraum. Dementsprechend ist die erforderliche Schaltungsanbringungsfläche der dritten Ausführungsform ähnlich zu der oder geringer als die der ersten oder der zweiten Ausführungsform, obwohl die in der dritten Ausführungsform verwendete Anzahl von Transistoren größer als in der zweiten oder der dritten Ausführungsform sein kann. Weiterhin kann der Defektprozentsatz in der gesamten Vorrichtung minimiert sein.

VIERTE AUSFÜHRUNGSFORM

Figur 5 ist ein Blockdiagramm, das eine elektronische Anordnung einer aus statischen CMOS-Schaltungen zusammengesetzten Abtastschaltung zum Ansteuern einer Flüssigkristallanzeige gemäß einer vierten Ausführungsform der vorliegenden Erfindung zeigt. In Figur 5 enthält ein (2N-1)-ter Bitteil 14 eine EXOR-Schaltung [EXKLUSIV-ODER-Schaltung] 501 anstelle der in der dritten Ausführungsform enthaltenen EXNOR-Schaltung 213. In gleicher Weise enthält ein 2N-ter Bitteil 24 eine EXOR-Schaltung 502 anstelle der EXNOR-Schaltung 213. Da die EXOR-Schaltung 501 durch sechs (6) Transistoren ausgeführt sein kann, ist die vierte Ausführungsform im Vergleich mit der dritten Ausführungsform mit der EXNOR-Schaltung 113, die vierzehn (14) Transistoren enthält, darin vorteilhaft, daß weniger Schaltungsanbringungsfläche benötigt wird und sie einen kleineren Defektprozentsatz der gesamten Vorrichtung aufweist.
Gemäß der vorliegenden Erfindung arbeitet eine andere Schaltung korrekt, selbst wenn eine Schaltung der Verzögerungsschaltungen oder der nicht-invertierenden Pufferschaltungen ausfällt, so daß die gesamte Abtastschaltungsanordnung korrekt arbeiten kann, wie bisher beschrieben. Weiterhin kann der Schaltvorgang zwischen der Verzögerungsschaltung und der nicht-invertierenden Pufferschaltung automatisch durchgeführt werden; deshalb besteht keine Notwendigkeit externe Vorrichtungen zum Erfassen der Schaltungsdefekte der Schaltung vorzusehen und keine Notwendigkeit für zusätzliche Prozesse zur Defektkorrektur wie etwa Laser-Zuricht- Verfahren oder dergleichen. Gemäß dieser Vorteile minimiert die vorliegende Erfindung den Defektprozentsatz der gesamten Flüssigkristallanzeige.
Diese Erfindung kann auf noch andere Weisen ausgeführt oder verkörpert werden, ohne von deren Geist oder deren essentieller Eigenart abzuweichen. Zum Beispiel sind die Abtastschaltungsanordnungen in den vorliegenden Ausführungsformen zum Ansteuern der Flüssigkristallanzeigen geeignet, andere Ausführungsformen können zum Antreiben anderer Arten von kapazitiven Lasten usw. geeignet sein.
Deshalb sind die hierin beschriebenen bevorzugten Ausführungsformen veranschaulichend und nicht beschränkend, wobei der Bereich der Erfindung durch die anhängenden Ansprüche angezeigt wird, und es sollen alle Variationen, die in die Bedeutung der Ansprüche fallen, eingeschlossen sein.

Claims

1. Abtastschaltungsanordnung zum aufeinanderfolgenden Abtasten einer Mehrzahl von kapazitiven Lasten, umfassend:

eine Verzögerungsschaltung (101) zum Verzögern eines von einer Schaltung einer vorhergehenden Stufe zugeführten Pulssignals in Übereinstimmung mit einem ersten Taktsignal;

einen ersten Schalttransistor (102, 202), der das Pulssignal empfängt und durch das erste Taktsignal gesteuert wird;

eine Logikschaltung (103, 203, 109, 209), die ein durch die Verzögerungsschaltung abgegebenes Signal und ein durch den ersten Schalttransistor abgegebenes Signal empfängt;

eine erste nicht-invertierende Pufferschaltung, die das durch den ersten Schalttransistor abgegebene Signal empfängt;

ein zweiter Schalttransistor (105, 205), der das durch die Verzögerungsschaltung abgegebene Signal empfängt und in Übereinstimmung mit dem durch die Logikschaltung abgegebenen Signal gesteuert wird;

einen dritten Schalttransistor (106, 206), der das durch die erste nicht-invertierende Pufferschaltung abgegebene Signal empfängt und in Übereinstimmung mit dem durch die Logikschaltung abgegebenen Signal gesteuert wird; und

eine Ausgangspufferschaltung (107, 207), die das durch den zweiten Schalttransistor und den dritten Schalttransistor jeweils abgegebene Signal empfängt und in Übereinstimmung mit einem vorbestimmten Taktsignal gesteuert wird;

in welcher Abtastschaltungsanordnung die Logikschaltung, wenn die durch die Verzögerungsschaltung und den ersten Schalttransistor abgegebenen Signale nicht identisch sind, ein Signal ausgibt, so daß das durch die erste nicht-invertierende Pufferschaltung abgegebene Signal von der Ausgangspufferschaltung empfangen wird.

2. Abtastschaltungsanordnung nach Anspruch 1, in der die Logikschaltung eine exklusive ODER-Schaltung ist, und in der die Ausgangspufferschaltung in Übereinstimmung mit dem ersten Taktsignal gesteuert wird.

3. Abtastschaltungsanordnung nach Anspruch 1, in der die Logikschaltung eine NAND-Schaltung ist, und in der die Ausgangspufferschaltung in Übereinstimmung mit dem ersten Taktsignal gesteuert wird.

4. Abtastschaltungsanordnung nach Anspruch 1, in der die Logikschaltung eine exklusive ODER-Schaltung ist, und in der die Ausgangspufferschaltung in Übereinstimmung mit einem zweiten Taktsignal gesteuert wird.

5. Abtastschaltungsanordnung nach Anspruch 1, in der die Logikschaltung eine NAND-Schaltung ist, und in der die Ausgangspufferschaltung in Übereinstimmung mit einem zweiten Taktsignal gesteuert wird.

6. Abtastschaltungsanordnung nach einem der Ansprüche 1 bis 5, in der die Ausgangspufferschaltung ferner umfaßt:

eine Inverterschaltung, die ein dieser zugeführtes Signal invertiert; eine NOR-Schaltung, die ein durch den Inverter abgegebenes Signal und entweder das erste oder das zweite Taktsignal empfängt; und

eine zweite nicht-invertierende Pufferschaltung, die ein durch die NOR-Schaltung abgegebenes Signal empfängt.

7. Abtastschaltungsanordnung nach Anspruch 5 und 6, in der die Phase des ersten Taktsignals die Inverse zu jener der Schaltung der vorhergehenden Stufe ist.

8. Abtastschaltungsanordnung nach Anspruch 4 oder 5, in der das zweite Taktsignal mit Θ vor dem ersten Taktsignal vorläuft, wobei 0 < Θ < T/4 und T die Periode des ersten Taktsignals bezeichnet.