-
Die Erfindung betrifft eine Anzeigeanordnung mit einer Anzahl von
Anzeigeelementen in einem Feld von Zeilen und Spalten, wobei jedes der
Anzeigeelemente einander gegenüberliegende Elektroden mit zwischenliegendem
elektrooptischem Material enthält und Schaltmitteln zugeordnet ist, die zum Steuern der
Zufuhr von Datensignalen an das Anzeigeelement über Spaltenleiter in Beantwortung
zugeführter Schaltsignale über Zeilenleiter betreibbar sind, wobei Adressierschaltungen
zum Zuführen der Datensignale und der Schaltsignale an ihre jeweiligen Spalten- und
Zeilenleiter vorgesehen sind, und die Adressierschaltungen wenigstens für einen der
Zeilen- und Spaltenleiter einen mit einem Ende der geradzahligen Leiter verbundenen
Primärtransistor und einen mit dem gegenüberliegenden Ende der ungeradzahligen
Leiter verbundenen Primärtransistor enthalten.
-
Eine Anzeigeanordnung dieser Art eignet sich zum Anzeigen
alphanumerischer Information und Videoinformation unter Verwendung der
elektrooptischen Schichtwerkstoffe in Form von Flüssigkristall und elektrophoretischen
Suspensionen.
-
Eine Anzeigeanordnung eingangs erwähnter Art ist in EP-A-197 551
beschrieben. In der dargestellten Anordnung werden die Leiter vom einen Typ, zum
Beispiel die Zeilenleiter, in Gruppen verteilt, während jeder Leiter an beiden Enden mit
einem Primärtransistor versehen wird. Ist einer der Leiter gebrochen, wird ein
nichtgebrochener Leiter zum Funktionieren als redundanten Weg bei der Wahl der
anderen Leiter in derselben Leitergruppe gewählt.
-
Ein Nachteil dieser Anordnung ist, daß nach der Vervollständigung der
Anzeigeanordnung bei der Überprüfung eines Bildes am Schirm bestimmt wird, welche
Spalten zum Funktionieren als redundanten Weg erforderlich sind. Neben der schweren
visuellen Überprüfung muß die Zeitsteuerung der Adressierschaltungen abhängig von
der Zuteilung gebrochener Leiter angeglichen werden. Außerdem muß eine
Umleitungsschaltung vorgesehen werden, die die Primärtransistoren an beiden Enden
einer Spalte gleichzeitig steuern muß, und diese Umleitungsschaltung kann selbst
weitere Leistungsprobleme geben.
-
Der Erfindung liegt die Aufgabe zugrunde, einen neuartigen
Redundanzplan anzugeben, der ohne Einführung der Bedarf an nachträglicher
Einstellung gegen Leitungsunterbrechungen schützt.
-
Zur Lösung dieser Aufgabe ist eine erfindungsgemäße Anordnung dadurch
gekenzeichnet, daß ein zusätzlicher Transistor mit jedem der Primäransistoren zum
gleichzeitigen Liefern derselben Signale an einen Leiter und an den folgenden
benachbarten Leiter verbunden ist.
-
Die erfindungsgemäße Anordnung sorgt für Redundanz zum Korrigieren
von Leitungsfehlern und erfordert keine zusätzlichen Zeilen- oder Spaltenleitungen oder
Umleitungsleitungen, und nur einen zusätzlichen Transistor für jede Zeile oder Spalte.
Also wird eine bedeutende Einsparung in den Raumbedingungen und in der Komplexität
erhalten, wobei nur ein geringer Anstieg in der Zusatzanzahl erforderlicher Bauteile
erhalten wird. Diese Eigenschaft wird beispielsweise durch Verbinden der Eingänge von
zwei TFT und durch Verbinden der Ausgänge mit den betreffenden benachbarten
Zeilen- oder Spaltenleitungen an einer Seite der Matrix und genauso an der
gegenüberliegenden Seite mit den folgenden zwei benachbarten Zeilen- oder
Spaltenleitungen erhalten. Auf diese Weise wird ein Teil eines Leiters, wenn er
gebrochen ist, richtig adressiert, während der andere Teil durch die Information der
folgenden Spalte adressiert wird.
-
In EP-A-0 236 167 wird durch Verbinden der Endteile der Leiter mittels
Widerständen miteinander Redundanz erhalten. Die Verwendung von Widerständen
beschränkt den Werkstoff der Leiter faktisch auf niederohmige Metalle wie Aluminium.
Außerdem wird der gebrochene Teil eines Leiters mit einer durch die Information in
den beiden benachbarten Leitern bestimmten Spannung beliefert.
-
Ein bevorzugtes Ausführungsbeispiel verwendet eine Matrixkonfiguration,
in der die Adreßtreiber in jedem Abschnitt benachbarter Treiber-TFT derart orientiert
sind, daß alle Sources miteinander verbunden sind. Diese Anordnung ermöglicht die
Reduktion externer gegenseitiger Verbindungen unter Verwendung des oben
beschriebenen Redundanzplans.
-
Die aktiven Transistoren, die die Bildelementtransistoren enthalten, die
Adreß- und Wähltreiber in Form von TFT und typisch auf einem transparenten Substrat
wie Glas verwenden dabei beispielsweise amorphe Silizium- oder
Polysiliziumtechnologie. Während II-VI Verbindungshalbleiter ebenfalls verwendbar
sind, werden Polysilzium-TFT bevorzugt, da in den für Projektions-
Fernsehanwendungen erforderlichen kleineren Abmessungen sie eine größere
Beweglichkeit und eine niedrigere Photoempfmdlichkeit aufweisen.
-
Ausführungsbeispiele einer aktiven Matrixanordnung nach der Erfindung
werden nachstehend anhand der Zeichnung näher erläutert. Es zeigen
-
Fig. 1 schematisch in einem vereinfachten Blockschaltbild eine
herkömmliche Flüssigkristallmatrixanzeigeanordnung, in der ein Spalten- und Zeilenfeld
von Anzeigeelementen verwendet wird, die mit je entsprechenden Schaltmitteln
verbunden sind,
-
Fig. 2 eine schematische Veranschaulichung einer Doppelmatrix zum
Adressieren einer Anordnung vom Typ nach Fig. 1, in der die Zeilen- und
Spaltenadressierschaltungen in mehrfache Abschnitte verteilt sind,
-
Fig. 3(a), 3(b) und 3(c) schematische Darstellungen von
Videovorprozessoren und ihre logische Zeitsteuerdiagramme für Spaltenladung für eine
Anordnung vom Typ nach Fig. 2,
-
Fig. 4 eine schematische Darstellung einer Spaltenadressierform,
Fig. 5 eine schematische Darstellung zur Veranschaulichung des
Redundanzzusatzes für die Spaltenleitungen nach der Erfindung,
Fig. 6(a) und 6(b) schematische Darstellungen zur Veranschaulichung von
Spaltenadressierung,
-
Fig. 7 eine schematische Darstellung zur Veranschaulichung des
Redundanzzusatzes für die Zeilenleitungen nach der Erfindung,
-
Fig. 8 eine schematische Darstellung zur Veranschaulichung der
Zeilenabtastung nach der Erfindung.
-
In Fig. 1 enthält eine Matrixanzeigeanordnung, die sich für Wiedergabe
von Fernsehbildern eignet, ein aktives matrixadressiertes Flüssigkristallazzeigefeld 10,
das aus m Zeilen (1 bis m) mit n horizontal angeordneten Anzeigeelementen 12 (1 bis
n) in jeder Zeile besteht. Der Einfachheit halber werden nur wenige Anzeigeelemente
dargestellt.
-
Jedes Anzeigeelement 12 ist mit einem Schaltmittel 11 bestückt, das zum
Steuern der Anwendung von Datensignalspannungen am Anzeigeelement dient. Die
allen Anzeigeelementen 12 in einer jeweiligen Zeile zugeordneten Schaltmittel 11
werden über einen gemeinsamen Zeilenleiter 14 gesteuert, der ein Schaltsignal
empfängt, und mit dem die Schaltmittel an den Punkten 22 verbunden werden. Die allen
Anzeigeelementen 12 in einer jeweiligen Spalte zugeordneten Schaltmittel 11 werden an
den Punkten 23 mit einem gemeinsamen Spaltenleiter 15 verbunden, dem
Datensignalspannungen für die betreffenden Anzeigeelemente zugeführt werden. Also
gibt es in Zeilenieiter 14 und n Spaltenleiter 15, wobei die zwei Leitergruppen senkrecht
aufeinander stehen.
-
Ausgänge der Schaltmittel 11 werden mit einer Elektrode 16 ihrer
jeweiligen Anzeigeelemente auf einer Oberfläche eines Substrats der Anordnung
zusammen mit den Leitern 14 und 15 und den Schaltmitteln 11 verbunden. Eine für alle
Anzeigeelemente gemeinsame Gegenelektrode 17 befindet sich auf einer anderen
Oberfläche des Substrats oder auf einem anderen Substrat parallel zu und im Abstand
von dieser einen Substratfläche beispielsweise mit zwischenliegendem TN-
Flüssigkristallmaterial. Das eine oder die einander gegenüberliegenden Substrate, die
aus Glas hergestellt sein können, werden mit Polarisator- und Analysatorschichten auf
herkömmliche Weise versehen. Das Flüssigkristallmaterial moduliert durch Projektion
über die Anzeigeelemente entsprechend der daran zugeführten Spannung übertragenes
Licht, wobei jedes Anzeigeelement, das durch eine mit einem Schaltmittel auf einem
Substrat verknüpfte jeweilige Elektrode definiert wird, und ein gegenüberliegender
Anteil der gemeinsamen Elektrode auf dem anderen Substrat und dem
zwischenliegenden Flüssigkristallmaterial vorhanden ist, zum Ändern der
Lichtübertragung über das auf diese Weise erzeugte Feld entsprechend einer
Steuerspannung an seinen jeweiligen Elektroden betreibbar ist. Die Anordnung wird auf
einer Zeile-für-Zeile-Zeitbasis durch Abtasten der Zeilenleiter 14 in sequentieller Form
mit einem Schaltsignal gesteuert, um alle Schaltmittel in jeder Zeile der Reihe nach
anzusteuern und Datensignalen an die Spaltenleiter für jede Zeile von Anzeigeelementen
der Reihe nach auf richtige Weise und synchron mit den Schaltsignalen anzulegen, um
ein vollständiges Anzeigebild aufzubauen. Bei einer Fernsehwiedergabe enthalten diese
Datensignale Videoinformationssignale, wobei jede Zeile von Anzeigeelementen mit
Videoinformationssignalen entsprechend einer Fernsehzeile versehen werden. Beim
Zeile-für-Zeile-Adressieren wird jedes Schaltmittel 11 der adressierten Zeile für die
Dauer beispielsweise von TL, die aktive Zeilendauer eingeschaltet, in der die
Videoinformationssignale von den Spaltenleitern 15 nach den Anzeigeelementen 12
übertragen werden. Nach der Zeilenadressierung und der Beendung des Schaltsignals
werden die Schaltmittel 11 der Zeile abgeschaltet, wobei die Anzeigeelemente von den
Leitern 15 isoliert werden und gewährleistet ist, daß die angelegte Ladung in den
Aneigeelementen gespeichert wird. Die Anzeigeelemente befinden sich in dem
Zustand, in den sie gesteuert wurden, der vom angelegen Datensignal bestimmt wird,
bis das folgende Mal die Schaltmittel beim Nichtzwischenzeilenverfahren im folgenden
Halbbildperiode adressiert werden. Dies bedeutet, daß die Datenspeicherzeit
üblicherweise gleich der Halbbildzeit ist.
-
Die Zeilenleiter werden mit Schaltsignalen über eine Steuerschaltung 20
adressiert, die mit regelmäßigen Zeitgeberimpulsen gespeist wird.
Videoinformations(Daten-) Signale gelangen an die Spaltenleiter 15 aus einer Steuerschaltung 21. Die
Schaltung 21 wird mit Videosignalen und Zeitgeberimpulsen synchron mit der
Zeilenabtastung geliefert und bewirkt für die Zeile zum Zeitpunkt der Adressierung des
Feldes 10 geeignete Serien/Parallelwandlung. Ungeradzahlige und geradzahlige Zeilen,
und ungeradzahlige und geradzahlige Spalten werden normalerweise aus
entgegengesetzten Seiten des Feldes zum Reduzieren der Anzahl von Verbindungen aus
den Steuerschaltungen 20 und 21 nach der Anzeige 10 pro Millimeter gesteuert.
-
Die Adressierschaltungen der Blöcke 20 und 21 werden unter Verwendung
derselben TFT-Technologie verwirklicht, die zum Erzeugen der TFT-
Bildelementsteuerstufen 11 für die LCD-Matrix verwendet wird. Außerdem wird ein
Zeilen/Spaltenmatrixplan in der Adressierschaltung verwendet, der gleich dem
Zeilen/Spaltenmatrixplan des Feldes zum Reduzieren der Anzahl von Verbindungen auf
einem Pegel verwendet wird, der auf einfache Weise auf diesen
Kleinbereichsmatrixfeldern ohne zusätzliche Verarbeitungsschritte angebracht werden
können. Dies ist in Fig. 2 veranschaulicht, in der ebenfalls schematisch dargestellt ist,
daß die Adressiermatrizen 20 und 21 gleichmäßig auf das Substrat um die Peripherie
des Anzeigefeldes 10 auf eine Weise verteilbar ist, das keine außergewöhnliche
Substratfläche erfordert, und dennoch eine Minimisierung der Anzahl erforderlicher
Verbindungen bietet.
-
In Fig. 2 ist die aktive (LCD-) Matrix 10 unter Verwendung von
Doppelmatrixadressierung dargestellt. Ein Adressierplan wird bevorzugt, in dem sowohl
ungeradzahlige als auch geradzahlige Spalten und geradzahlige und ungeranzahlige
Zeilen aus gegenüberliegenden Seiten der aktiven Matrix gesteuert werden. In den
beschriebenen Beispielen wird eine 480 x 640 aktive Matrix verwendet, aber es wird
klar sein, daß sich die Erfindung nicht darauf beschränkt. Die 320 ungeradzahligen
Spalten in Fig. 2 werden von oben herab adressiert und die 320 geradzahligen Spalten
werden von unten herauf adresssiert. Auf ähnliche Weise werden die 240
ungeradzahligen Zelen von der linken und die 240 geradzahligen Zeilen von rechts
adressert. Die ungeadzahligen und die geradzahligen Spalten werden beide durch
(16x20) Adressiermatrizen mit 16 Abschnitten gesteuert, die je 20 Spalten steuern.
Hierdurch sind also 20 gemeinsame Spalteneingangssignalleitungen für jede Seite
erforderlich, die mit Vo(1)...Vo(20) und mit Ve(1)...Ve(20) bezeichnet werden, worin V
die Videosignaleingänge angibt, wobei der tiefgestellte Index "o" ungeranzahlige und
der hochgestellte Index "e" geradzahlig bedeuten. Jede Spalteneingangssignalleitung ist
mit einer entsprechenden Spalte jedes Abschnitts verbunden. Im Betrieb muß das
ursprüngliche ankommende Videosignal zum Steuern des Flüssigkristallfeldes in ein
geeignetes Signal v(LC) umgesetzt werden. Das umgesetzte Videosignal wird in die 40
geeigneten Signale verteilt, die beim Anlegen an den Spalteneingangssignalleitungen
Vo(1)...Vo(20) und Ve(1)...Ve(20) die richtigen Spaltensignale bei 16 liefern. Dies
erfolgt mit einem bekannten Vorprozessor 40, z.B. mit zwei 1x20 Videomultiplexern als
nicht auf dem Substrat mitintegrierten IC. Dieser Vorprozessor kann eine so einfache
Ausführung haben wie 40-Zellen-Analogspeicher, wie bekannte
Abtast-und-Halteschaltungen mit geeigneten Schreib/Leseeigenschaften nach der Veranschaulichung in Fig.
3(a). Das normale Fernsehzeilensignal v(LC) wird erfaßt, über 40 aufeinanderfolgende
Intervalle abgetastet und die Ergebnisse in einen 40-Zellenspeicher SH B
eingeschrieben. In dem Beispiel erfordert dies 40x40 ns = 1,6 us. Während der
Erfassung der folgenden 40 Intervalle, die in den anderen 40-Zellenspeicher SH A
abgetastet und eingeschrieben werden, wird der Inhalt von SH B vom Schalter 95 mit
Vo(1)...Vo(20) und Ve(1)...Ve(20)-Zeilen verbunden. In Fig. 3(a), 3(b) und 3(c)
bezeichnet das Zeichen Video T A die Erfassungszeit einer bekannten
Abtast/Halteschaltung, das Zeichen A T -Feld bezeichnet die Zeit, in der das
abgetastete Signal dem LCD-Feld zugeführt wird, wobei A und B die Sample-und-
Halteschaltungen darstellen. Ein Vorprozessor mit zwei 40-Zellenspeichern erfordert
Zellen mit einer kurzen Signalerfassungszeit (40 ns für progressive Abtastung)
entsprechend Fig. 3(a). Dies kann, wie in Fig. 3(b) veranschauhcht, durch die
Verwendung von drei 40 Zellenspeichern umgangen werden, wobei jeder 40-
Zellenspeicher einen Erfassungsbetrieb, einen Erfassungs/Abtast-Haltebetrieb und einen
Haltebetrieb durchläuft, wobei die Betriebsarten der drei 40-Zellenspeicher immer
verschieden sind. Eine andere wirksamere Schaltung ist in Fig. 3(c) veranschaulicht, bei
der der Einsatz eines zusätzlichen Speichers überflüssig ist. Wie aus den logischen
Zeitgeberdiagrammen für die Ausführung nach Fig. 3(c) ersichtlich ist, wurde die
Erfassungszeit des Abtast-und-Haltebetriebs durch Verkürzung der Zeit verlängert, in
der die Abtast-und-Halteschaltung mit dem Feld verbunden ist. Durch diese neuartige
Annäherung vereinfacht sich das Problem durch das Anordnen ausreichend schneller,
kostensparender, nicht im Substrat integrierter IC zur Durchführung der erforderlichen
Videoverschachtelung. Es sei bemerkt, daß die Erfassungszeit für jede Abtast-und-
Halteschaltung mit nur einer geringen Reduktion in der verfügbaren Zeit zum
Durchlassen des Signals nach dem Feld wesentlich erhöht wird. Im
Veranschaulichungsbeispiel ergibt das Reduzieren des Signals auf die Feldverbindungszeit von 1,6 us auf
1,4 us eine Erfassungszeitvergrößerung für SH A(1) und SH B(1) um den Faktor von
etwa 6 (von 40 nS nach 240 nS). Ein dabei entstehender geringer Nachteil ist eine
bestimmte Totzeit entsprechend der Veranschaulichung, in der keine Signale an das Feld
gelegt werden, wenn der Schalter 95 sich an der nicht angeschlossenen Klemme
befindet, im Gegensatz zu den Ausführungsbeispielen der Fig. 3(a) und 3(b). Die
erforderlichen Schaltungen zum Implementieren dieses Ausführungsbeispiels sind
geradeaus, kostensparend und dem versierten Fachmann bekannt. Wenn der
Vorprozessor auch zwei Digitalzeilenspeicher mit wenigstens 640 Zellen enthält, die je
zum Verwirklichen der bevorzugten Nichtzwischenzeilenabtastung dienen, kann ein
gewünschtes Videosignalmuster gleichzeitig durch geeignetes Adressieren der
Zeilenspeicherzellen nach den Spaltenwählleitungen über die zwei oder drei 40-Zellen-
Analog- oder Digital-Speicher ausgegeben werden.
-
Die vom Vorprozessor nach den Spaltenwählleitungen Vo(1)...Vo(20) und
Ve(1)...Ve(20) ausgegebenen Videosignale werden abhängig von den
Adressierschaltungen gewählt. In dem Beispiel nach Fig. 2 bestimmt die aktive
Zeilenzeit TL/Spaltenanzahl n x Anzahl ankommender Videosignale (für ein
progressives Abtast-Fernsehsignal, 26 uS/640 Spalten x 40 1,6 uS.) das größte
Zeitintervall, wobei jede Signalgruppe für einen Abschnitt von den Spaltenwahlleitungen
geführt wird. Mit den veranschaulichten Schaltungen, in denen jede Leitung V mit den
Spaltenleitungen uber einen Spaltentreiber 30 verbunden ist, dessen Gate-Elektroden für
jeden Abschnitt miteinander verbunden sind und bei einem Steuereingang Co(1)...Co(16)
und Ce(1)...Ce(16) enden, sieht die Signalfolge wie folgt aus. Bei T&sub1; erscheinen die
ersten 40 Videosignale auf den Leitungen V, Co(1) und Ce(1) werden aufgesteuert,
Co(2)...Co(16) und Ce(2)...Ce(16) bleiben 1,6 uS gesperrt, und die Videosignale
gelangen an die Matrix. Zum Zeitpunkt T&sub2; erscheinen die folgenden 40 Videosignale
auf den Leitungen V, Co(2) und Ce(2) werden aufgesteuert (die restlichen
Steuerleitungen bleiben gesperrt), und die folgende Signalgruppe gelangt an die Matrix.
Nach Ablauf von 26 uS kann eine Matrixzeile aktiviert werden. In dieser Anordnung
werden die Spalten 1...40 dem Abschnitt 1, und die Spalten 41...80 dem Abschnitt 2
usw. zugeordnet.
-
Das für Co(1)...Co(16) und Ce(1)...Ce(16) erforderliche "Wander-ein"-
Signal bei Verwendung der in Fig. 3(a) und 3(b) dargestellte Videomultiplexer ist in
Fig. 9 näher erläutert (mit weiteren Einzelheiten). Im vorliegenden Fall beträgt die
Impulsdauer 1,6 us und die Impulsfolge startet am Anfang der aktiven Zeile. Diese
Signale können mit einem Abschnittsabtaster erzeugt werden, der aus einem 16-Bit-
Schieberegister besteht, das durch den positiv gerichteten Übergang von gestartet wird
und in Intervallen von 1,6 us getaktet wird. Für den in Fig. 3(c) dargestellten
Videomultiplexern müssen die Co(1)...Co(16) und Ce(1)...Ce(16)-Signale in den
Intervallen durchgelassen werden, in denen keine guten Videosignale zur Verfügung
stehen (in den Totzeiten). Zum weiteren Reduzieren der Anzahl der Verbindungen nach
dem Substrat kann dieser Abschnittsabtaster auf dem Substrat unter Anwendung
derselben Dünnschicht-Technologie integriert werden. Dies wird mit weiteren
Einzelheiten bei der Beschreibung der für die Zeilentreiber erforderlichen Schaltungen
näher erläutert.
-
Die wirkliche Anwendung der Videosignale nach den Bildelementen kann
in einer oder zwei Weisen erfolgen: Zunächst durch Laden der Signalzeile in
zwischenliegende Spaltenkondensatoren in den 26 uS und anschließend das Laden der
Bildelementkondensatoren mit der Ladung in den Spaltenkondensatoren in dem 6 uS
Horizontalrücklaufintervall Tf, was bedeutet, daß die Zeile in diesem 6 uS-Intervall
oder durch direktes Durchlassen der Signale nach den Bildelementen in den 26 uS TL
gewählt wird, was bedeutet, daß die Zeile im späteren Intervall gewählt wird.
Bevorzugt wird das Zweischrittverfahren zum ersten Laden von Zwischenkondensatoren
in der aktiven Zeilenzeit und zum Laden der Bildelemente beim Rücklauf, da hierdurch
die Geschwindigkeitsanforderungen für die 307.200 Bildelement-TFT reduziert werden.
-
Eine Phasenverriegelschleife 90 (siehe Fig. 2) erzeugt ein Takignal in
diesem Fall mit einer Periode von 40 ns, das auf den Horizontal- und Vertikal-
Synchronisationsimpulsen H und V des ankommenden Videosignals verriegelt wird. Die
geeignete Zeitsteuerschaltung 90 leitet Hsync- und Vsync-Impulse aus dem Taktsignal ab
(clk).
-
Die Adressiermatrixanordnung für die Zeilen sieht gleich aus, wobei die
m = 480 Zeilen beispielsweise in 16 Abschnite von 15 Zeilen verteilt werden, die
jeweils aus einander gegenüberliegenden Matrixseiten gespeist werden. In diesem Fall
werden entsprechende Zeilen in jedem Abschnitt mit den mit So(1)...So(15) und
Se(1)...Se(15) bezeichneten Zeilentreiberleitungen durch einzelne Transistoren 32
verbunden, deren Gate-Eiektroden in einem Abschnitt gemeinsam mit den
Steuerleitungen go(1)...go(16) und ge(1)...ge(16) verbunden sind. Die Zeile 1 wird
durch Aufsteuern von go(1) und So(1), die Zeile 2 durch Aufsteuern von ge(1) und
Se(1), die Zeile 31 durch Aufsteuern von go(2) und So(1) usw. für progressives Abtasten
gewählt, was bevorzugt wird, wenn Zwischenzeilenabtasten verlangt wird, denn
selbstverständlich kann ein Halbbild der ungeradzahligen Zeilen gefolgt von einem
Halbbild der geradzahligen Zeilen zunächst aktiviert werden.
-
Erforderlich für Einspaltenadressierbetrieb und für den Zeilenadressierplan
ist die Fähigkeit zum Speichern von Spannungswerten (Ladung) nach einem Intervall.
Jede der Zeilen- und Spaltenleitungen hat eine damit verknüpfte natürliche oder
Streukapazität, die zu diesem Zweck verwendbar ist. Wenn sie sich als nicht
zufriedenstellend herausstellt, kann einfach ein Zusatzkondensator mit
Dünnschichttechnologie addiert werden, der zwischen jedem Treibertransistor 30, 32
und der Matrix 10 und Masse verbunden werden kann.
-
Eine andere Orientierung der Treibertransistoren wird bevorzugt, wobei
statt der Gate-Elektroden ihre sources gemeinsam für jeden Abschnitt benachbarter
Treibertransistoren verbunden sind, weil dies sich zum Aufnehmen eines neuartigen
Redundanzplans zum Erhöhen der Ausbeute eignet.
-
Ein Schema des letztgenannten, aber ohne Redundanz, ist in Fig. 4
dargestellt, in der die Zeilenleitungen nicht gezeichnet sind. Diese Figur zeigt die 16
Spaltenwählleitungen C(1)...C(16) an gegenüberliegenden Seiten, in der Mitte die
abwechselnde Anordnung von Spaltenleitungen 15 für zwei entsprechende Abschnitte,
an der linken Seite zwei Zeilenleitungen 15' aus den vorangehenden entsprechenden
Abschnitten, und an der rechten Seite zwei Spaltenleitungen 15' aus den folgenden
entsprechenden Abschnitten. In diesem Beispiel ist jede der Spaltenwählleitungen mit
entsprechenden Gate-Elektroden der Spaltentreibertransistoren 30 verbunden, deren
Drains mit ihren betreffenden Spaltenleitungen 15 verbunden sind. Die Source
Elektroden aller Transistoren 30 für einen Abschnitt werden für die obere Gruppe mit
einer gemeinsamen Klemme mit der Bezeichnung Vo(k) und für die untere Gruppe mit
einer gemeinsamen Klemme mit der Bezeichnung Ve(k) miteinander verbunden, worin k
zwischen 1...20 liegt. In den benachbarten Abschnitten werden die Wählleitungen mit
den Gate-Elektroden der entsprechenden Spaltentreibertransistoren 30' and 30"
verbunden. Für den guten Betrieb dieses Systems im nachstehend beschriebenen
Redundanzplan sind die auf den oberen und unteren horizontalen Leitungen
ankommenden Signale sequentielle Steuerimpulse von je 0,8 uS, die in jedem Abschnitt
einen Transistor 30, 30', 30" aufsteuern. Es wird davon ausgegangen, daß die zwei
ganz veranschaulichten Abschnitte die dritten und vierten Abschnitte mit den
Spaltenleitungen 33...64, die zwei Abschnitte an der linken Seite die Spaltenleitungen
1...32 und die zwei Abschnitte an der rechten Seite die Spaltenleitungen 65...96 usw.
sind. In diesem Fall ist Co(1) aufgesteuert (alle übrigen Co(2)...Co(16) und
Ce(1)...Ce(16) sind gesperrt) und die Spaltentreiber für die Leitungen 1, 33, 65...
werden aktiviert. Jetzt muß das bei Vo(k) für den zweiten Abschnitt eingeführte
Videosignal die 33. Abtastung und Vo(k+ 1) im folgenden Abschnitt an der rechten
Seite dabei die 65. Abtastung sein, usw. Dies is durch geeignetes Programmieren des
Vorprozessors leicht erhältlich. In den folgenden 0,8 uS ist Ce(1) aufgesteuert (alle
übrigen Co(1)...Co(16) und Ce(2)...Ce(16) sind gesperrt) und die gleichzeitig angelegten
Videosignale an die Gruppe von Videoleitungen Ve(k) müssen die 2-ten, 34-sten und 66-
sten Abtastungen enthalten usw., sonst sieht der Betrieb aus wie für Fig. 2. In Fig. 4
sind die jeder Spaltenleitung zugeordneten zusätzlichen Kondensatoren und/oder
Streukondensatoren 35 veranschaulicht, obgleich nur wenige dargestellt sind.
-
Erfindungsgemäß wird ein Redundanzplan zum Erhöhen der Ausbeute der
hergestellten Anordnungen angeordnet, der Unterbrechungen in den Zeilen- oder
Spaltenelektroden der aktiven Matrix enthalten kann. Dies wird durch das Adressieren
jeder aktiven Zeile oder Spalte aus gegenüberliegenden Enden mit Schaltungen
ausgeführt, die die Datensignale für jede Zeile oder Spalte auch einer benachbarten
Zeile oder Spalte zuführen. Wenn ein Zeilen- oder Spaltenleiter durch einen
Bearbeitungsfehler unterbrochen wird, empfängt jeder Zellen- oder Spaltenteilleiter der
gebrochenen Leitung nichtsdestoweniger die richtigen Daten für diese Zeile oder Spalte,
oder die Daten für die vorangehende Zeile oder Spalte, was normalerweise nur
geringfügig von den korrekten Daten abweicht und der entstehende Artefakt ist vom
Beobachter kaum wahrnehmbar, wenn überhaupt.
-
Der Redundanzplan nach der Erfindung ist in Fig. 5 für nur wenige
Spaltenleitungen mit denselben Bezugsziffern wie in Fig. 4 für entsprechende Elemente
veranschaulicht. Beim Vergleichen der Fig. 4 und 5 wird es klar sein, daß ein
Zusatztransistor 37 je Spaltenleitung zugefügt wurde. Bei den mit l&sub3;...l&sub5; bezeichneten
Leitungen wird die Leitung l&sub3; wie oben mit der Drain des ursprünglichen oder
Primärtreibertransistors 30&sub3; verbunden, dessen Gate-Elektrode gemeinsam mit der Gate-
Elektrode des Zusatztransistors 37&sub3; verbunden wird, dessen Drain mit der Spalte l&sub4;
verbunden wird, mit der folgenden Spaltenleitung. Auf ähnliche Weise wird l&sub4; am
Boden vom Primätransistor 30&sub4; gesteuert, dessen Zusatztransistor-37&sub4;-Drain-Elektrode
mit der Leitung 5 verbunden ist. Beim Aufsteuern der Wählsteuerleitung C wird damit
nicht nur der Primärtreiber in Verbindung mit einer Spaltenleitung aufgesteuert, sondern
auch der mit der folgenden höher numerierten Spaltenleitung verbundene Zusatztreiber.
Wenn also ein Videosignal an V(k) gelegt wird, enthalten die zwei benachbarten
Spaltenleitungen dasselbe Signal. Außerdem wird jede Spaltenleitung mit Ausnahme der
ersten in jedem Abschnitt von entgegengesetzten Seiten aus angetrieben. Also wenn ein
Leitungsbruch in einer ungeradzahlig numerierten Spaltenleitung auftritt (mit Ausnahme
der ersten in jedem Abschnitt), werden auf den Leitungsteil über dem Bruch
Videosignale wiedergegeben, die richtig sein werden, und der Leitungsteil unter dem
Bruch gibt die Videosignale der vorangehenden benachbarten Spalte wieder. Wenn ein
Bruch in einer geradzahlig numerierten Leitung auftritt, gibt der Leitungsteil unter dem
Bruch die richtige Videoinformation und der Teil über dem Bruch die Videoinformation
der vorangehenden benachbarten Spalte wieder. Diese etwas verschobene Information
wird der Benutzer kaum feststellen können. Wenn es den Redundanzplan nach Fig. 5
nicht gäbe, könnten keine Bildelemente unter Brüchen in ungeradzahlig numerierten
Spalten und über Brüchen in geradzahlig numerierten Spalten aktiviert werden. Eine
fehlende Zeile ist ein Fehler, der eher als Gruppe etwas verschobener Bildelemente
wahrgenommen wird. Wenn es keine Brüche gibt, empfängt jede Spalte mit Ausnahme
von 1, 33, 65 zunächst das Videosignal der vorangehenden benachbarten Spalte, und
darauf wird im folgenden Teil der Zeilenabtastung diese falsche, jedoch hochkorrelierte
Information mit den guten Videosignalen überschrieben, die dabei für ein
Halbbildzeitintervall gespeichert werden. Der dargestellte Redundanzplan schützt 620
der 640 Spalten gegen Zeilenfehler und offene Treibertransistoren. Bei
Treibertransistorkurzschlüssen kann geeignetes Laserlöschen des kurzgeschlossenen Transistors zum
Umsetzen des Kurzschlusses in eine Öffnung/einen Bruch erforderlich sein, die von
diesem Redundanzplan geschützt wird. Wenn dies nicht statttindet, wird ein
Zeilendefekt sichtbar. Der Plan schützt nicht gegen Fehler in den
Bildelementtransistoren 11.
-
Der Zeilenadressierplan ist in bestimmten Hinsichten gleich dem für die
Spalten und wird in zwei Ausführungsformen in Fig. 6 veranschaulicht. Mit Zeilen
werden in 16 Abschnitte von je 15 Zeilen verteilt, wobei dieselbe Matrixtechnik für die
Verbindungen nach den Zeilentreibertransistoren 32 verwendet wird. Der erforderliche
Speicherkondensator für jede Zeile ist bei 39 nur für die unteren Zeilen schematisch
veranschaulicht, aber ist bei allen Zeilen vorhanden, d.h. jede Zeile besitzt ihre eigene
Kapazität. Ein Zeilenabschnitt ist veranschaulicht. Die anderen Abschnitte sind gleich.
Entsprechende Treiber 32 in jedem Abschnitt werden mit den vertial dargestellten
Zeilenwählleitungen verbunden, die für alle Abschnitte gemeinsam sind. In der in Fig.
6(b) dargestellten Ausführung ist jede Zeilenwählleitung S(j) mit der Source des
Transistors 32 verbunden, dessen Drain mit einer der 15 Zeilenleitungen 14 in diesem
Abschnitt verbunden ist. Alle Gate-Elektroden der Transistoren 32 im selben Abschnitt
werden miteinander verbunden und gelangen an eine Klemme g(k). Es gibt 16 Klemmen
g(k), je eine für jeden Abschnitt. Die Zeilen sind in jedem Abschnitt
aufeinanderfolgend; also behandelt der Abschnitt 1 die Zeilen 1...15, der Abschnitt 2 die Zeilen
16...30, usw.
-
In der abgewandelten Ausführung nach Fig. 6(a) besteht dieselbe
grundlegende Geometrie mit der Ausnahme, daß jetzt die Zeilenwählleitungen
g(1)...g(15) mit je einem Gate der Treiber 32 verbunden sind und dieselben Source-
Elektroden aller Treiber 32 in jedem Abschnitt mit einer Klemme S(k) verbunden,
wobei wiederum k zwischen 1...16 liegt.
-
Beide Ausführungsformen ermöglichen den Einbau des für die Spalten
benutzten Redundanzplans, das schematisch in Fig. 7 für vier Zeilen veranschaulicht ist.
-
Die einzige Anforderung dabei ist, daß die Steuersignale S und g für alle Treiber-TFT
derart verwirklicht werden, daß zwei mit derselben Zeile verbundene Treiber-TFT nicht
gleichzeitig aktiviert werden (ausgehend von einer niedrigen Impedanz). Die erste Zeile
ist M&sub2;&sub1;&submin;&sub1;, die zweite Zeile M&sub2;&sub1;, usw. Die normalen oder primären
Zeilensteuertransistoren werden mit 32 und die Zusatztransistoren mit 40 bezeichnet. Es
sei bemerkt, daß die Sources des Primärtransistors 32 und des Zusatztransistors 40
miteinander verbunden sind. Die Gate-Elektroden des Primärtransistors 32 und des
Zusatztransistors 40 für jedes Zeilenpaar sind auch miteinander verbunden, aber die
Drain-Elektroden sind mit benachbarten Zeilen verbunden, von denen jede also aus
entgegengesetzten Seiten gespeist wird. Die aktiven Bildelemente bestehen aus den
Elementen 11 und 12 sind als Rechtecke 41 in Verbindung mit jeder Zeile dargestellt.
Die Spaltenleitungen sind nicht dargestellt.
-
Der Betrieb ist wie folgt. Jede Zeile wird der Reihe nach durch Anlegen
eines EIN-Impulses an die Klemmen S'(21-1) und g'(21-1), s'(21) und g'(21), usw. in
Sequenz beispielsweise für die aktive Zeilenzeit TL gewählt. Auf andere Weise kann die
Bildelementladung in der Horizontalrücklaufzeit Tf erscheinen. In beiden Fällen wird
sowohl der Primärtransistor 32&sub1; aufgesteuert, und durch die Parallelverbindungen wird
auch der Zusatztransistor 40&sub2; aufgesteuert. Das bedeutet, daß die ankommende
Videozeile sowohl in die M&sub2;&sub1;&submin;&sub1; und M&sub2;&sub1;-Bildelemente 41&sub1; und 41&sub2; geladen wird. In der
zweiten Zeilenzeit wird g'(21-1) gesperrt und S'(21) und g'(21) aufgesteuert, wodurch die
Transistoren 32&sub2; und 40&sub3; aufgesteuert werden. Hierdurch wird die folgende
ankommende Videozeile in die Bildelemente 41&sub2;, 41&sub3; der Zeilen M&sub2;&sub1; und M&sub2;&sub1;&sbplus;&sub1;
geladen. Ohne Leitungsunterbrechungen überschreibt diese zweite Ladung in die Zeile
M&sub2;&sub1; die vorangehende (etwas unrichtige) Information, so daß die Zeile M&sub2;&sub1; jetzt die
richtige Videoinformation wiedergibt. Die Zeile M&sub2;&sub1;&sbplus;&sub1; gibt die Zeile M&sub2;&sub1;
Videoinformation wieder, bis sie wieder im dritten Zyklus überschrieben wird usw.
Also sieht der Zuschauer im wesentlichen eine richtige Wiedergabe.
-
Redundanz für Leitungsunterbrechungen oder Treibertransistoröffnungen
wird durch das Anbringen des Zusatztreibers 40 für die folgende Zeile erhalten, aber
empfängt die Source- und Gate-Signale für die vorangehende Zeile, wodurch also zwei
benachbarte Zeilen gleichzeitig statt nur eine adressiert werden. Bei einem
Leitungsbruch oder einem offenen Treiber nach der Veranschaulichung in der Zeile M&sub2;&sub1;
bei 42 enthalten die Bildelemente 41&sub2; an der linken Seite des Bruchs die Zeilen-M&sub2;&sub1;&submin;&sub1;-
Videoinformation, da durch den Bruch sie im zweiten Zyklus nicht überschrieben
werden. Die Bildelemente 41&sub2; an der rechten Seite des Bruchs enthalten die richtige
Videoinformation. Statt überhaupt keiner Information in den Bildelementen nach der
linken Seite des Bruchs enthalten sie jetzt die hochkorrelierte Information der
vorangehenden Zeile. Dieser Artefakt wird vom Zuschauer kaum bemerkbar sein.