DE69033468T2 - Abtast- und Halteschaltung - Google Patents

Abtast- und Halteschaltung

Info

Publication number
DE69033468T2
DE69033468T2 DE69033468T DE69033468T DE69033468T2 DE 69033468 T2 DE69033468 T2 DE 69033468T2 DE 69033468 T DE69033468 T DE 69033468T DE 69033468 T DE69033468 T DE 69033468T DE 69033468 T2 DE69033468 T2 DE 69033468T2
Authority
DE
Germany
Prior art keywords
sample
hold
buffer
output
mos transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69033468T
Other languages
English (en)
Other versions
DE69033468D1 (de
Inventor
Tetsuro Itakura
Takeshi Shima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of DE69033468D1 publication Critical patent/DE69033468D1/de
Application granted granted Critical
Publication of DE69033468T2 publication Critical patent/DE69033468T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/02—Conversion to or from weighted codes, i.e. the weight given to a digit depending on the position of the digit within the block or code word
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element
    • G11C27/026—Sample-and-hold arrangements using a capacitive memory element associated with an amplifier
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Dram (AREA)
  • Amplifiers (AREA)
  • Electronic Switches (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Description

  • Die vorliegende Erfindung betrifft eine hochgenaue Abtast- Halte-Schaltungseinrichtung zum Ansteuern einer Flüssigkristallanzeige oder dergleichen.
  • Gemäß einer herkömmlichen Abtast-Halte-Schaltungseinrichtung sind ein p-Kanal-MOS-Transistor und ein n-Kanal-MOS- Transistor parallel miteinander verschaltet, um einen analogen MOS-Schalter zu bilden, bei dem der eine Verbindungsknoten mit einem Eingangsanschluß verbunden ist und der andere Verbindungsknoten mit einem Kondensator und einem Ausgangsanschluß verbunden ist.
  • Bei der herkömmlichen Abtast-Halte-Schaltungseinrichtung werden Steuersignale φ1 und φ2 mit entgegengesetzter Phase den Gates der parallel verbundenen MOS-Transistoren zugeführt, um einen Öffnungs-/Schließbetrieb des analogen MOS-Schalters zu steuern. Wenn der analoge MOS-Schalter durch die Steuersignale φ1 und φ2 in einen geschlossenen Zustand versetzt wird, werden im Kondensator Ladungen akkumuliert, bis das Anschlußpotential des Kondensators einen Eingangsanschlußspannungswert erreicht. Wenn der analoge MOS- Schalter durch die Steuersignale φ1 und φ2 geöffnet wird, werden die im Kondensator akkumulierten Ladungen gehalten. Ein solcher Betrieb wird ein Abtast-Halte-Betrieb genannt.
  • Wenn beim obigen Abtast-Halte-Betrieb die Abtastrate erhöht wird, ist es schwierig, daß die herkömmliche Abtast-Halte- Schaltung einen idealen Abtast-Halte-Betrieb ausführt. Die Gründe hierfür werden unten beschrieben.
  • Streukapazitäten, die Überlappungskapazitäten genannt werden, sind zwischen der Gate-Elektrode und der Drain-Elektrode sowie zwischen der Gate-Elektrode und der Source-Elektrode der MOS-Transistoren vorhanden. Wenn sich der MOS-Schalter durch die Steuersignale φ1 und φ2 von einem geschlossenen Zustand zu einem geöffneten Zustand verändert, streuen bzw. lecken die Steuersignale von den Gate-Elektroden über den Überlappungskondensator in den Kondensator hinein. Die Lecksignale dienen als Fehlerladungen und werden den im Kondensator gehaltenen Ladungen überlagert. Zusätzlich werden entsprechend einem Operationsprinzip eines MOS-Transistors während eines AN- bzw. Durchlaß-Zustandes Kanalladungen in den Kanälen der beiden MOS-Transistoren erzeugt. Wenn jeder MOS-Transistor mit sehr geringer Geschwindigkeit in einen AUS-Zustand übergeht, fließt die Kanalladung in entweder die Source-Elektrode oder die Drain-Elektrode, je nach dem, welche eine geringere Impedanz hat. Falls im Gegensatz dazu, jeder MOS-Transistor mit hoher Geschwindigkeit in einen AUS- bzw. Sperr-Zustand übergeht, verzweigt sich die Kanalladung und fließt sowohl in die Source- als auch die Drain- Elektrode. Daher wird, falls die Abtastrate erhöht wird, ein bestimmter Prozentsatz der Kanalladungen als Fehlerladungen den in dem Kondensator gehaltenen Ladungen überlagert.
  • Eine Abtast-Halte-Schaltung wird bei einer Ansteuerschaltung, die für eine Flüssigkristallanzeige oder dergleichen verwendet wird, angewandt. In diesem Fall ist die oben beschriebene Abtast-Halte-Schaltung mit einem Eingangsanschluß verbunden und ein Ausgabepuffer mit einem Ausgangs-Freigabe-Anschluß ist mit der Abtast-Halte-Schaltung verbunden. Der Ausgangsanschluß des Ausgabepuffers ist über einen Schalter, der einen TFT (Dünnschichttransistor) verwendet, mit einer Flüssigkristallzelle verbunden. Es ist anzumerken, daß eine Verdrahtungskapazität auf der Flüssigkristallanzeige zwischen den Knoten des Ausgabepuffers und dem TFT ausgebildet ist.
  • Gemäß der oben erwähnten Flüssigkristallanzeigen- Ansteuerschaltung abtastet/haltet die Abtast-Halte-Schaltung ein Videosignal, indem sie die Steuersignale φ1 und φ2 in einer Horizontalperiode des Videosignals, in der ein Nutz- bzw. Betriebsvideosignal gesendet wird (auf das im folgenden als Betriebsperiode Bezug genommen wird), verwendet. Zu diesem Zeitpunkt wird durch ein Steuersignal OE der Ausgabepuffer in einen AUS-Zustand versetzt und sein Ausgangsanschluß wird in einen Hochimpedanzzustand versetzt. Nachdem eine Abtast-Halte-Operation ausgeführt wurde, wird während einer Horizontalaustastperiode durch ein Steuersignal OE die Verdrahtungskapazität auf einen abgetasteten/gehaltenen Spannungswert geladen. Zusätzlich wird die Flüssigkristallzelle durch den TFT angesteuert, welcher durch ein Steuersignal Yc in einen AN-Zustand versetzt ist. Da die Kennwerte des TFT schlechter als die eines normalen MOS-Transistors sind, muß der TFT unter Verwendung des Steuersignals für ein vorgegebenes Intervall A nach der Horizontalaustastperiode weiter im AN-Zustand gehalten werden. Wenn der Ausgangsanschluß des Puffers durch das Steuersignal OE in einen Hochimpedanzzustand versetzt ist und der TFT in einen AN-Zustand versetzt ist, steuert der in · der Verdrahtungskapazität gehaltene Spannungswert die Flüssigkristallzelle über den TFT selbst während des Intervalls A an.
  • Die herkömmliche Flüssigkristallanzeige-Ansteuerschaltung· weist den folgenden Nachteil, so wie auch Fehler und einen Unterschied der Kennwerte der Abtast-Halte-Schaltungen untereinander auf. Da die Verdrahtungskapazität während des Ansteuerintervalls A der Flüssigkristallanzeige durch nichts mit Energie versorgt wird, ist die Ansteuerschaltung empfänglich für Einflüsse von äußerem Rauschen bzw. Störspannungen, und es besteht eine Neigung des Auftretens einer Beeinträchtigung der Bildqualität. Um einen solchen Nachteil zu eliminieren, kann eine herkömmliche Abtast-Halte- Schaltung eine Mehrstufenanordnung aufweisen. Bei einer mehrstufigen Abtast-Halte-Schaltung können jedoch Fehler und Unterschiede in den Kennwerten zwischen den entsprechenden Stufen einander überlagert sein.
  • Da weiterhin all die Abtast-Halte-Schaltungen, die der Anzahl der Pixel einer horizontalen Abtastzeile entsprechen, nicht in einem IC integriert sein können, wird eine große Anzahl von ICs, die eine große Anzahl von Abtast-Halte-Schaltungen einschließen, verwendet, um die Anzeige anzusteuern. In diesem Fall treten beträchtliche Unterschiede in der Helligkeit oder im Farbton in Form eines Streifens bei Teilen auf dem Schirm, bei denen die entsprechenden ICs angesteuert werden, auf, wodurch die Bildqualität verschlechtert wird.
  • Wie oben beschrieben, ist das bei der herkömmlichen Technik zu lösende erste Problem mit einem Fehler, der durch eine Streuung der Steuersignale, die einer Abtast-Halte-Schaltung zugeführt werden, an dem Ausgangsanschluß verursacht wird, sowie mit einem Fehler, der durch Kanalladungen verursacht wird, die erzeugt werden, wenn der durch die MOS-Transistoren aufgebaute Analogschalter in einem AUS-Zustand ist, verbunden. Außerdem verschlechtert ein Unterschied in den Fehlern zwischen den Abtast-Halte-Schaltungen die Bildqualität weiter bei dem IC, der eine große Anzahl von Abtast-Halte-Schaltungen einschließt, die bei einer Ansteuerschaltung zum Ansteuern einer Flüssigkristallanzeige oder dergleichen verwendet werden. Das zweite zu lösende Problem ist mit dem Nachteil verbunden, daß bei einer Abtast- Halte-Schaltung mit einer Einzelstufenanordnung ein TFT oder eine Flüssigkristallzelle einer Flüssigkristallanzeige in nur einer Horizontalaustastperiode einer Horizontalperiode angesteuert werden kann und folglich ein äußeres Rauschen auf dem Schirm erscheint, so daß die Bildqualität verschlechtert wird. Falls zur Verhinderung eines solchen Problems eine Abtast-Halte-Schaltung mit einer zweistufigen Anordnung verwendet wird, wird eine Abschwächung oder Abweichung des Ausgangssignals auf unerwünschte Weise erhöht. Zusätzlich zu den Problemen bei ICs muß das dritte zu lösende Problem betrachtet werden, welches mit dem Nachteil verbunden ist, daß Unterschiede in der Helligkeit oder dem Farbton in der Form eines Streifens bei Teilen des Bildschirms, der durch die entsprechenden ICs angesteuert wird, aufgrund eines Unterschiedes in den Kennwerten zwischen den ICs auftreten, so daß die Bildqualität beträchtlich verschlechtert wird.
  • Die EP-A-0200402 beschreibt eine Abtast-Halte-Schaltung, bei der zwei Abtast-Halte-Schaltungen parallel verbunden sind. Die durch die Kondensatoren der Abtast-Halte-Schaltungen gehaltenen Ausgangsspannungen werden unmittelbar durch ein Paar Schalter ausgewählt und einer Spannungsfolgerschaltung zugeführt.
  • Die EP-A-0157607 offenbart ein Analogdatenspeichersystem, bei dem die Ausgänge einer Mehrzahl von Speicherzellen mittels Schaltmitteln über einen Puffer in der Form eines Inverters ausgewählt werden.
  • Die EP-A-0240682 offenbart eine Abtast-Halte-Schaltung, bei der das abgetastete Signal vom Speicherkondensator über eine Quellfolgerschaltung ausgelesen wird.
  • Die EP-A-0398778, die unter Artikel 54(3)EPÜ fällt, offenbart eine Abtast-Halte-Einheit mit zwei identischen, parallelen Kanälen, von denen jeder einen ersten Folgerschalter, einen Kondensator und einen zweiten Halte-Schalter aufweist. Die Kanäle werden durch ein einziges Taktsignal gesteuert, dessen komplementäres oder phasenverschobenes Signal die Abtastwerte sequentiell in Richtung Ausgang adressiert.
  • Es ist eine Aufgabe der vorliegenden Erfindung, eine Abtast- Halte-Schaltungseinrichtung vorzusehen, welche den Fehler und die Änderung eines Ausgangssignals vermindert.
  • Es ist eine weitere Aufgabe der vorliegenden Erfindung, eine Abtast-Halte-Schaltungseinrichtung vorzusehen, welche eine Flüssigkristallanzeige für eine beliebige Periode innerhalb einer Horizontalperiode, welche länger ist als eine Horizontalaustastperiode, ansteuern kann, ohne eine Zunahme des Fehlers und des Unterschiedes in den Kennwerten zwischen den Abtast-Halte-Schaltungen zu verursachen.
  • Es ist noch eine weitere Aufgabe der vorliegenden Erfindung, eine Abtast-Halte-Schaltungseinrichtung vorzusehen, welche den Unterschied in den Kennwerten zwischen ICs kompensiert. Gemäß der vorliegenden Erfindung wird eine Abtast-Halte- Schaltungseinrichtung, wie in Anspruch 1 definiert, vorgesehen. Bevorzugte Merkmale werden in den Unteransprüchen 2 bis 5 spezifiziert.
  • Anhand der folgenden, ausführlichen Beschreibung kann diese Erfindung besser verstanden werden, wenn sie zusammen mit den beiliegenden Figuren betrachtet wird, in denen:
  • Fig. 44 ein Schaltungsdiagramm ist, das eine Abtast-Halte- Schaltungseinrichtung zum Ausgeben eines abgetasteten/gehaltenen Wertes während einer Horizontalperiode gemäß einem Ausführungsbeispiel der vorliegenden Erfindung darstellt;
  • Fig. 45 ein Timing-Diagramm von Steuersignalen ist, die für die Abtast-Halte-Schaltungseinrichtung in Fig. 44 verwendet werden;
  • Fig. 46 ein Schaltungsdiagramm ist, das eine Abtast-Halte- Schaltungseinrichtung zum Ausgeben eines abgetasteten/gehaltenen Wertes während einer Horizontalperiode gemäß einer weiteren Aufgabe der vorliegenden Erfindung darstellt;
  • Fig. 47 ein Timing-Diagramm von Steuersignalen ist, die für die Abtast-Halte-Schaltungseinrichtung in Fig. 46 verwendet werden;
  • Fig. 48 ein Schaltungsdiagramm ist, das eine Abtast-Halte- Schaltungseinrichtung zum Ausgeben eines abgetasteten/gehaltenen Wertes während einer Horizontalperiode gemäß noch einem weiteren Ausführungsbeispiel der vorliegenden Erfindung darstellt;
  • Fig. 49 ein Timing-Diagramm von Steuersignalen ist, die für die Abtast-Halte-Schaltungseinrichtung in Fig. 48 verwendet werden.
  • Eine Abtast-Halte-Schaltungseinrichtung gemäß einem Ausführungsbeispiel der Erfindung weist eine erste und eine zweite Abtast-Halte-Schaltung zum Empfangen eines Eingangssignals, einen ersten Puffer zum Empfangen eines Ausgangssignals von der ersten Abtast-Halte-Schaltung, einen zweiten Puffer zum Empfangen eines Ausgangssignals von einer zweiten Abtast-Halte-Schaltung, einen ersten Schalter mit einem internen Anschluß, der mit dem Ausgangsanschluß des ersten Puffers verbunden ist und durch ein erstes Steuersignal AN/AUS-betätigt wird, einen zweiten Schalter mit einem internen Anschluß, der mit dem Ausgangsanschluß des zweiten Puffers verbunden ist und durch ein zweites Steuersignal AN/AUS-betätigt wird, und einen dritten Puffer mit einem internen Anschluß als einen Eingangsanschluß auf.
  • Gemäß der oben beschriebenen Abtast-Halte- Schaltungseinrichtung, werden die erste und die zweite Abtast-Halte-Schaltung in Einheiten von Horizontalintervallen alternierend betätigt, um den Abtast- und Ausgabebetrieb auf die folgende Weise zu wiederholen. Ein durch die erste Abtast-Halte-Schaltung während eines Betriebszeitintervalls innerhalb einer N-ten Horizontalperiode eines Bildes abgetasteter Spannungswert wird, über den ersten und zweiten Puffer ausgegeben, indem während einer (N+1)-ten Horizontalperiode der erste Schalter unter Verwendung des ersten Steuersignals angeschaltet wird und der zweite Schalter unter Verwendung des zweiten Steuersignals ausgeschaltet wird. Anschließend wird ein während einer (N+1)-ten Horizontalperiode abgetasteter Spannungswert über den zweiten und dritten Puffer ausgegeben, indem der zweite Schalter unter Verwendung des zweiten Steuersignals angeschaltet und der erste Schalter unter Verwendung des ersten Steuersignals ausgeschaltet wird.
  • Unter Bezugnahme auf Fig. 44 wird die oben beschriebene Abtast-Halte-Schaltungseinrichtung unten ausführlich beschrieben.
  • Bei der in Fig. 44 dargestellten Schaltungseinrichtung ist ein Eingangsanschluß 208 mit den Eingangsanschlüssen der ersten Abtast-Halte-Schaltung 209 und der zweiten Abtast- Halte-Schaltung 210 verbunden. Der Ausgangsanschluß der ersten Abtast-Halte-Schaltung 209 bzw. der zweiten Abtast- Halte-Schaltung 210 ist über einen ersten Puffer 211 bzw. zweiten Puffer 212 mit einem ersten Schalter 213 bzw. zweiten Schalter 214 verbunden. Die Ausgangskontakte des ersten und zweiten Schalters 213 und 214 sind über einen dritten Puffer 215 mit einem Ausgangsanschluß 216 verbunden.
  • Unter Bezugnahme auf ein Timing-Diagramm in Fig. 45 wird unten ein Betrieb der in Fig. 44 dargestellten Schaltung beschrieben.
  • Eine Signaleingabe vom Eingangsanschluß 208 wird als Reaktion auf ein Steuersignal φ36 während des N-ten Horizontalintervalls durch die erste Abtast-Halte-Schaltung 209 abgetastet. Zu diesem Zeitpunkt ist der erste Schalter 213 durch die Steuersignale φ38 und φ39 in einen AUS-Zustand versetzt. Zusätzlich hält als Reaktion auf ein Steuersignal φ37 die zweite Abtast-Halte-Schaltung 210 einen während einer (N-1)-ten Horizontalperiode abgetasteten Spannungswert. In der N-ten Horizontalperiode wird dieser Spannungswert über den zweiten Puffer 212, den zweiten Schalter 214 und den dritten Puffer 215 ausgegeben. Während einer (N+1)-ten Horizontalperiode wird der erste Schalter durch das Steuersignal φ38 angeschaltet und der zweite Schalter durch das Steuersignal φ39 ausgeschaltet. Als Reaktion auf das Steuersignal φ36 hält zu diesem Zeitpunkt die erste Abtast- Halte-Schaltung den während der N-ten Horizontalperiode abgetasteten Spannungswert. Während der (N+1)ten Horizontalperiode wird dieser Spannungswert über den ersten Puffer 211, den ersten Schalter 213 und den dritten Puffer 215 ausgegeben. Als Reaktion auf das Steuersignal φ37 tastet die zweite Abtast-Halte-Schaltung ein Eingangssignal ab. Daher werden die erste und die zweite Abtast-Halte-Schaltung in Einheiten von Horizontalperioden alternierend betätigt, um den Abtast- und Ausgabebetrieb zu wiederholen.
  • Da entweder der Schalter 213 oder der Schalter 214 angeschaltet ist und durch ein Ausgangssignal vom Puffer 211 oder 212 angesteuert wird, werden Fehlerladungen, wie Kanalladungen, die aufgrund einer AN-/AUS-Betätigung der Schalter 213 und 214 erzeugt werden, durch die Puffer absorbiert, selbst wenn die Schalter 213 und 214 mittels analoger Schalter, welche durch MOS-Transistoren aufgebaut sind, realisiert sind, um zu verhindern, daß Fehlerladungen am Ausgangsanschluß erscheinen, wodurch der Ausgangsanschluß 216 während eines Horizontalintervalls ohne Zunahme von Fehlern oder eines Unterschiedes in den Kennwerten angesteuert wird.
  • Unter Bezugnahme auf eine Schaltung in Fig. 46 und ein Timing-Diagramm in Fig. 47 wird das in Fig. 44 dargestellte Ausführungsbeispiel unten ausführlicher beschrieben.
  • Wie in Fig. 46 dargestellt, ist der Ausgangsanschluß eines Quellfolgers 238, der durch einen MOS-Transistor 218 und eine Stromquelle 219 gebildet ist, mit den Abtast-Halte- Schaltungen 239 und 240 verbunden. Die Abtast-Halte-Schaltung 239 bzw. 240 ist mit einem Schalter, der durch einen MOS- Transistor 232 bzw. 233 gebildet wird, verbunden. Diese Schalter sind mit einem Spannungsfolger 241 verbunden, der einen Quellfolger einschließt, welcher aus Transistoren 235 und 236 sowie einer Stromquelle 237 in einem Gegenkopplungspfad besteht. Der Ausgangsanschluß des Spannungsfolgers 241 ist mit einem Ausgangsanschluß 242 verbunden.
  • Die Abtast-Halte-Schaltungen 239 bzw. 240 sind so ausgelegt, daß sie Puffer aufzuweisen, die aus Quellfolgern ausgebildet sind, die aus einem MOS-Transistor 223 und einer Stromquelle 224 bzw. einem MOS-Transistor 229 und einer Stromquelle 230 gebildet sind, und folglich auch als die in Fig. 44 dargestellten Puffer 211 bzw. 212 dienen. Bei einer solchen Schaltung können Fehler dadurch reduziert werden, daß die Ausgangsimpedanz des Quellfolgers 238 gleich der des in jeder der Abtast-Halte-Schaltungen 239 und 240 eingeschlossenen Quellfolger eingestellt wird. Indem zusätzlich eine Pegelverschiebeschaltung angeordnet wird, die durch MOS- Transistoren 235 und 236 sowie eine Stromquelle 237 im Gegenkopplungspfad des Spannungsfolgers, der als der Ausgabepuffer 241 verwendet wird, aufgebaut ist, dient der Spannungsfolger ebenfalls dazu, eine Gleichstrom-Offset- Kompensation von Potentialdifferenzen zwischen den Gate- Source-Pfaden der Quellfolger 238 sowie der Abtast-Halte- Schaltung 239 und 240 auszuführen. Folglich kann der Unterschied in den Ausgangskennwerten auf die oben erwähnte Anpassungspräzision verringert werden, indem eine Anpassung zwischen den Transistoren 218, 223, 229, 235 sowie 236, die die Quellfolger und die Pegelverschiebeschaltungen bilden, und den Stromquellen 219, 224, 230 sowie 237 von Fig. 46 ausgeführt wird. Die Gesamtschaltung wird auf die gleiche Weise betrieben wie unter Bezug auf Fig. 44 beschrieben. Fehlerladungen, wie Kanalladungen, die aufgrund der AN/AUS- Betätigungen der Schalter 232 und 233 erzeugt werden, werden durch die in den Abtast-Halte-Schaltungen 239 und 240 enthaltenen Quellfolger absorbiert, um das Auftreten von Fehlerladungen am Ausgangsanschluß zu verhindern, wodurch der Ausgangsanschluß in einer Horizontalperiode ohne die Zunahme von Fehlern und eines Unterschiedes in den Kennlinien angesteuert wird.
  • Fig. 48 zeigt eine Schaltung, bei der die erste und die zweite Abtast-Halte-Schaltung 209 und 210 in Fig. 44 durch die unter Bezugnahme auf Fig. 15 beschriebene Schaltung realisiert sind, und bei der der erste Puffer 211 und der zweite Puffer 212 jeweils durch die Quellfolger 266 und 267 realisiert sind. Die Quellfolger 266 und 267 sind über Schalter 258 und 259 mit einem Ausgangspuffer 268 verbunden. Bei dieser Schaltung entsprechen Schaltungselemente 244 bis 248 jeweils den Schaltungselementen 55, 91, 56 und 58 von Fig. 15. Auf die gleiche Weise entsprechen die Schaltungselemente 249 bis 253 den jeweiligen Schaltungselementen 55, 91, 56 und 58 von Fig. 15. Zusätzlich entsprechen die Schaltungselemente 260 bis 263 jeweils den Schaltungselementen 102 und 105 von Fig. 30. Fig. 49 zeigt Steuersignale φ46 bis φ51, die der Schaltung in Fig. 48 einzugeben sind. Der Ausgabepuffer 268 der Schaltung in Fig. 48 dient ebenfalls als Pegelverschiebungsschaltung und kompensiert daher einen Gleichstrom-Offset aufgrund eines Durchlaßspannungsabfalls einer Diode, der sowohl in der ersten als auch in der zweiten Abtast-Halte-Schaltung 264 und 265 erzeugt wird, und einen Gleichstrom-Offset aufgrund eines Spannungsabfalls des Gate-Source-Pfads sowohl des Quellfolgers 266 als auch des Quellfolgers 267, wie beim Ausführungsbeispiel von Fig. 30, um einen Gleichstrom-Offset zu kompensieren. Ausgangsänderungen können auf die oben erwähnte Anpassungspräzision reduziert werden, indem eine Anpassung zwischen den Dioden 246, 251 und 262 sowie zwischen den Transistoren 254, 256 und 261 von Fig. 48 ausgeführt wird.

Claims (5)

1. Eine Abtast-Halte-Schaltungseinrichtung, die aufweist:
ein erstes und ein zweites Abtast-Halte-Mittel (209, 210) zum Empfangen eines Eingangssignals;
ein erstes und ein zweites Puffermittel (211, 212) zum Empfangen von Ausgangssignalen von dem ersten bzw. zweiten Abtast-Halte-Mittel;
ein erstes und ein zweites Schaltmittel (213, 214), welche alternierend geöffnet oder geschlossen werden; und
ein drittes Puffermittel (215), das mit einem internen Anschluß als einen Eingangsanschluß verbunden ist;
wobei das erste Puffermittel ein erstes Quellfolgerschaltungsmittel (223, 224, 266) einschließt, das mit dem ersten Abtast-Halte-Mittel (220,221, 264) und einem Ausgangsanschluß verbunden ist, um ein Ausgangssignal von dem ersten Abtast-Halte-Mittel zu empfangen;
wobei das zweite Puffermittel ein zweites Quellfolgerschaltungsmittel (229, 230,227) einschließt, das mit dem zweiten Abtast-Halte-Mittel (226, 227, 265) und einem Ausgangsanschluß verbunden ist, um ein Ausgangssignal von dem zweiten Abtast-Halte-Mittel zu empfangen;
wobei das erste und das zweite Schaltmittel (232, 233, 258, 259) alternierend geöffnet und geschlossen werden, um alternierend die Ausgangsanschlüsse des ersten und des zweiten Puffermittels mit einem internen Anschluß zu verbinden; und
wobei das dritte Puffermittel (241, 268) einen Eingangsanschluß, der mit dem internen Anschluß verbunden ist, und ein Spannungsfolgerschaltungsmittel mit einer Rückkopplungsschleife, die eine Pegelverschiebeschaltung (235, 236, 237, 261, 262, 263) umfaßt, einschließt.
2. Eine Abtast-Halte-Schaltungseinrichtung gemäß Anspruch 1, dadurch gekennzeichnet, daß das dritte Puffermittel einen Operationsverstärker (234, 260) mit einem ersten Eingangsanschluß (+), der mit dem internen Anschluß verbunden ist, und mit einem zweiten Eingangsanschluß (-), der mit der Rückkopplungsschleife des Spannungsfolgerschaltungsmittels verbunden ist, und einen Ausgangsanschluß (242, 269), der mit einem Ausgangsanschluß des Operationsverstärkers sowie mit dem Eingangsanschluß des Spannungsfolgerschaltungsmittels verbunden ist, aufweist.
3, Eine Abtast-Halte-Schaltung gemäß Anspruch 2, dadurch gekennzeichnet, daß das Spannungsfolgerschaltungsmittel einen ersten und einen zweiten Transistor (235, 236) sowie eine Stromquelle (237) aufweist, die alle in Reihe geschaltet sind, wobei ein Knotenpunkt zwischen dem zweiten Transistor und der Stromquelle mit dem zweiten Eingangsanschluß des Operationsverstärkers verbunden ist, um die Rückkopplungsschleife auszubilden.
4. Eine Abtast-Halte-Schaltungseinrichtung gemäß Anspruch 2, dadurch gekennzeichnet, daß sowohl das erste als auch das zweite Abtast-Halte-Mittel einen ersten MOS-Transistor (244 oder 249), der mit einem ein Eingangssignal empfangenden Eingangsanschluß verbunden ist, eine erste Diode (246 oder 251), die zwischen dem ersten MOS-Transistor (244 oder 249) und dem entsprechenden der ersten und zweiten Puffermittel (266 oder 267) verbunden ist, einen ersten Kondensator (247 oder 252), der dem ersten oder zweiten Puffermittel entspricht, einen zweiten Kondensator (245 oder 250), der mit einem Knotenpunkt zwischen dem ersten MOS-Transistor und der ersten Diode verbunden ist, und einen zweiten MOS-Transistor (248 oder 253) zur Initialisierung des ersten Kondensators aufweist; und
wobei das Spannungsfolgerschaltungsmittel einen dritten MOS-Transistor (261), eine zweite Diode (262) und eine Stromquelle (263) aufweist, die alle in Reihe geschaltet sind, wobei ein Knotenpunkt der zweiten Diode und der Stromquelle mit dem zweiten Eingangsanschluß des Operationsverstärkers (260) verbunden ist, um die Rückkopplungsschleife auszubilden.
5. Eine Abtast-Halte-Schaltungseinrichtung gemäß Anspruch 4, dadurch gekennzeichnet, daß sowohl das erste als auch das zweite Puffermittel (266, 267) einen vierten MOS-Transistor (254 oder 256) mit einem Gate, das mit einem Ausgangsanschluß des entsprechender der ersten und zweiten Abtast-Halte-Mittel verbunden ist, und eine zweite Stromquelle (255 oder 257), die mit dem vierten MOS-Transistor in Reihe geschaltet ist, aufweist, wobei ein Knotenpunkt zwischen dem vierten MOS- Transistor und der zweiten Stromquelle mit dem entsprechenden der ersten und zweiten Schaltmittel (258, 259) verbunden ist.
DE69033468T 1990-01-26 1990-12-31 Abtast- und Halteschaltung Expired - Fee Related DE69033468T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1729990 1990-01-26

Publications (2)

Publication Number Publication Date
DE69033468D1 DE69033468D1 (de) 2000-03-30
DE69033468T2 true DE69033468T2 (de) 2000-08-03

Family

ID=11940127

Family Applications (2)

Application Number Title Priority Date Filing Date
DE69033468T Expired - Fee Related DE69033468T2 (de) 1990-01-26 1990-12-31 Abtast- und Halteschaltung
DE69029933T Expired - Fee Related DE69029933T2 (de) 1990-01-26 1990-12-31 Abtast- und Halte-Schaltungsanordnung

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE69029933T Expired - Fee Related DE69029933T2 (de) 1990-01-26 1990-12-31 Abtast- und Halte-Schaltungsanordnung

Country Status (4)

Country Link
US (3) US5162670A (de)
EP (2) EP0741391B1 (de)
KR (1) KR940002810B1 (de)
DE (2) DE69033468T2 (de)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2698222B2 (ja) * 1991-03-25 1998-01-19 シャープ株式会社 サンプルホールド回路
JP2698225B2 (ja) * 1991-04-15 1998-01-19 シャープ株式会社 サンプルホールド回路
JP2642255B2 (ja) * 1991-04-25 1997-08-20 シャープ株式会社 サンプルホールド回路
JP2833289B2 (ja) * 1991-10-01 1998-12-09 日本電気株式会社 アナログスイッチ
US5448189A (en) * 1992-04-10 1995-09-05 Loral Infrared & Imaging Systems, Inc. Signal averaging apparatus
DE69325691T2 (de) * 1992-10-19 2000-02-17 Koninklijke Philips Electronics N.V., Eindhoven Abtast-und Halteschaltung mit Reduktion des Taktdurchgriffs
US5481212A (en) * 1993-03-12 1996-01-02 Kabushiki Kaisha Toshiba Sample-and-hold circuit device
KR0161361B1 (ko) * 1993-04-28 1999-03-20 사또 후미오 구동 회로 장치
JPH07130193A (ja) * 1993-09-10 1995-05-19 Toshiba Corp バッファ回路及びこれを用いた液晶ディスプレイ装置
EP0696804B1 (de) * 1994-08-08 2001-06-13 Yozan Inc. Abtast- und Halterschaltung
US5479121A (en) * 1995-02-27 1995-12-26 Industrial Technology Research Institute Compensating circuit for MOSFET analog switches
JP3518086B2 (ja) * 1995-09-07 2004-04-12 ソニー株式会社 映像信号処理装置
KR100250628B1 (ko) * 1996-10-30 2000-04-01 윤덕용 초고주파용 전계효과 트랜지스터 회로의 게이트단자 파형 왜곡 제어회로
JP2002513471A (ja) 1997-03-13 2002-05-08 ウェイブクレスト・コーポレイション 直線傾斜発生回路を組み込んだ時間間隔測定システム
US5959470A (en) * 1997-08-25 1999-09-28 Texas Instruments Incorporated Operational amplifier with two sample and hold circuits
TW461180B (en) 1998-12-21 2001-10-21 Sony Corp Digital/analog converter circuit, level shift circuit, shift register utilizing level shift circuit, sampling latch circuit, latch circuit and liquid crystal display device incorporating the same
US6128039A (en) * 1999-01-11 2000-10-03 Omnivision Technologies, Inc. Column amplifier for high fixed pattern noise reduction
KR100360759B1 (ko) 1999-02-25 2002-11-18 가부시끼가이샤 도시바 집적회로장치 및 이를 이용한 액정표시장치
GB9917677D0 (en) * 1999-07-29 1999-09-29 Koninkl Philips Electronics Nv Active matrix array devices
SE9903532D0 (sv) 1999-09-28 1999-09-28 Jiren Yuan Versatile charge sampling circuits
US6518800B2 (en) * 2000-05-31 2003-02-11 Texas Instruments Incorporated System and method for reducing timing mismatch in sample and hold circuits using the clock
JP4770001B2 (ja) * 2000-06-22 2011-09-07 日本テキサス・インスツルメンツ株式会社 駆動回路及び電圧ドライバ
EP1346371B1 (de) * 2000-12-22 2007-12-12 Nxp B.V. Niedrige spannungsabtastschaltungm mir kompressions- und ausdehnungsspannungsbereich
US6480128B1 (en) * 2001-05-25 2002-11-12 Infineon Technologies Ag High-speed sample-and-hold circuit with gain
US7049855B2 (en) * 2001-06-28 2006-05-23 Intel Corporation Area efficient waveform evaluation and DC offset cancellation circuits
JP4046015B2 (ja) * 2002-06-07 2008-02-13 セイコーエプソン株式会社 電子回路、電子装置、電気光学装置及び電子機器
AU2003298306A1 (en) * 2002-11-22 2004-06-18 Walter Snoeijs Track and hold circuit
KR100515300B1 (ko) * 2003-10-07 2005-09-15 삼성에스디아이 주식회사 전류 샘플/홀드 회로와 전류 샘플/홀드 방법 및 이를이용한 역다중화 장치와 디스플레이 장치
KR101126343B1 (ko) * 2004-04-30 2012-03-23 엘지디스플레이 주식회사 일렉트로-루미네센스 표시장치
US7113116B2 (en) * 2005-01-26 2006-09-26 Analog Devices, Inc. Sample and hold apparatus
KR100707634B1 (ko) 2005-04-28 2007-04-12 한양대학교 산학협력단 데이터 구동회로와 이를 이용한 발광 표시장치 및 그의구동방법
US7479995B2 (en) * 2005-05-19 2009-01-20 Digital Imaging Systems Gmbh On chip real time FPN correction without imager size memory
TW200740132A (en) * 2005-10-26 2007-10-16 Nxp Bv Electronic device for receiving RF signals and method for RF sampling
WO2007058932A1 (en) * 2005-11-10 2007-05-24 Cambridge Analog Technology, Llc Precision sampling circuit
JP2009027389A (ja) * 2007-07-18 2009-02-05 Sony Corp 信号処理装置、フィルタ装置、信号処理方法、およびフィルタ方法
KR101598220B1 (ko) * 2007-12-27 2016-02-26 티피오 디스플레이스 코포레이션 트랜지스터 출력 회로 및 방법
EP2077616A1 (de) 2007-12-27 2009-07-08 TPO Displays Corp. Transistor-Ausgangsschaltung und Verfahren
KR100902237B1 (ko) * 2008-02-20 2009-06-11 삼성모바일디스플레이주식회사 유기전계발광 표시장치
GB2479594A (en) * 2010-04-16 2011-10-19 St Microelectronics A sample and hold circuit with internal averaging of samples
CN103619605B (zh) * 2011-06-27 2015-11-25 惠普发展公司，有限责任合伙企业 墨水液面传感器和相关方法
US9576679B2 (en) 2014-10-09 2017-02-21 Silicon Laboratories Inc. Multi-stage sample and hold circuit
CN108989712B (zh) * 2017-06-01 2021-10-26 松下知识产权经营株式会社 摄像装置
US11264111B2 (en) * 2017-08-14 2022-03-01 Silicon Laboratories Inc. Reduced-leakage apparatus for sampling electrical signals and associated methods
JP6799712B2 (ja) * 2018-03-30 2020-12-16 富士フイルム株式会社 合焦制御装置、合焦制御方法、及びプログラム

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3862437A (en) * 1973-09-04 1975-01-21 Burroughs Corp Sample peak and hold with dual current source
JPS55163694A (en) * 1979-06-01 1980-12-19 Fujitsu Ltd Sample holding circuit
GB2075781A (en) * 1979-09-27 1981-11-18 American Micro Syst Sample and hold circuit with offset cancellation
JPS5753897A (en) * 1980-09-14 1982-03-31 Ricoh Co Ltd Signal detecting circuit
US4363976A (en) * 1981-01-19 1982-12-14 Rockwell International Corporation Subinterval sampler
JPS5819798A (ja) * 1981-07-28 1983-02-04 Sony Corp サンプルホ−ルド回路
US4467227A (en) * 1981-10-29 1984-08-21 Hughes Aircraft Company Channel charge compensation switch with first order process independence
US4502049A (en) * 1982-08-30 1985-02-26 Itec, Inc. Universal signalling tone receiver
US4542304A (en) * 1982-12-20 1985-09-17 At&T Bell Laboratories Switched capacitor feedback sample-and-hold circuit
JPS59178690A (ja) * 1983-03-29 1984-10-09 Matsushita Electric Ind Co Ltd サンプル・ホ−ルド回路
JPS6059389A (ja) * 1983-09-12 1985-04-05 シャープ株式会社 液晶表示装置の駆動回路
JPS60117500A (ja) * 1983-11-29 1985-06-24 Nec Corp サンプル・ホ−ルド回路
NL8400090A (nl) * 1984-01-11 1985-08-01 Philips Nv Parallel-serieomzetter.
JPS60154400A (ja) * 1984-01-23 1985-08-14 Sony Corp サンプリング回路
EP0157607B1 (de) * 1984-04-02 1993-02-10 The Board Of Trustees Of The Leland Stanford Junior University Speichersystem für analoge Daten
JPS60235520A (ja) * 1984-05-08 1985-11-22 Matsushita Electric Ind Co Ltd 電圧変換保持回路
US4584559A (en) * 1984-06-13 1986-04-22 Tektronix, Inc. Dual rank sample and hold circuit and method
US4641324A (en) * 1984-09-14 1987-02-03 Eastman Kodak Company Signal correction apparatus
JPH0654961B2 (ja) * 1985-04-10 1994-07-20 松下電器産業株式会社 サンプルホ−ルド回路
US4610243A (en) * 1985-05-06 1986-09-09 Charles D. Ray, Ltd. Malleable force-fulcrum retractor
US4634993A (en) * 1985-08-23 1987-01-06 Burr-Brown Corporation High gain, low drift operational amplifier for sample and hold circuit
JPH0770239B2 (ja) * 1986-02-24 1995-07-31 ソニー株式会社 サンプルホ−ルド回路
FR2597648B1 (fr) * 1986-04-22 1992-09-11 Thomson Csf Circuit d'echantillonnage et maintien de signal a faible residu d'echantillonnage et utilisation de ce circuit au double echantillonnage correle de signaux
US4806790A (en) * 1987-02-16 1989-02-21 Nec Corporation Sample-and-hold circuit
US4922452A (en) * 1987-11-16 1990-05-01 Analytek, Ltd. 10 Gigasample/sec two-stage analog storage integrated circuit for transient digitizing and imaging oscillography
JPH0632239B2 (ja) * 1987-11-30 1994-04-27 株式会社東芝 サンプル・ホールド回路
JP2503598B2 (ja) * 1988-08-08 1996-06-05 日本電気株式会社 ピ―ク電圧保持回路
FR2646741B1 (fr) * 1989-05-03 1994-09-02 Thomson Hybrides Microondes Echantillonneur-bloqueur a haute frequence d'echantillonnage
JPH04179996A (ja) * 1990-11-15 1992-06-26 Toshiba Corp サンプルホールド回路およびこれを用いた液晶ディスプレイ装置
JPH04298898A (ja) * 1991-03-27 1992-10-22 Seiko Epson Corp サンプルホールド回路

Also Published As

Publication number Publication date
EP0741391A3 (de) 1996-11-13
US5162670A (en) 1992-11-10
EP0741391B1 (de) 2000-02-23
DE69029933T2 (de) 1997-08-14
US5376841A (en) 1994-12-27
US5343089A (en) 1994-08-30
EP0438927A3 (en) 1991-12-27
DE69033468D1 (de) 2000-03-30
EP0438927A2 (de) 1991-07-31
KR940002810B1 (ko) 1994-04-02
DE69029933D1 (de) 1997-03-27
EP0438927B1 (de) 1997-02-12
KR910015129A (ko) 1991-08-31
EP0741391A2 (de) 1996-11-06

Similar Documents

Publication Publication Date Title
DE69033468T2 (de) Abtast- und Halteschaltung
DE69432947T2 (de) Signalverstärkerschaltung und Bildanzeigevorrichtung die einen Signalverstärkerschaltung verwendet
DE69126171T2 (de) Spaltenelektrodetreiberschaltung für ein Anzeigegerät
DE19950860B4 (de) Schieberegister
DE3212863C2 (de) Flüssigkristall-Anzeigeeinrichtung
DE60307691T2 (de) Referenzspannungserzeugungsverfahren und -schaltung, Anzeigesteuerschaltung und Anzeigeeinrichtung mit Gammakorrektur und reduziertem Leistungsverbrauch
DE69021027T2 (de) Steuereinrichtung für ein Flüssigkristallanzeigegerät.
DE10257875B9 (de) Schieberegister mit eingebautem Pegelschieber
DE4307177C2 (de) Schaltungsanordnung als Teil eines Schieberegisters zur Ansteuerung von ketten- oder matrixförmig angeordneten Schaltelementen
DE69523910T2 (de) Schieberegister mit gleich polarisierten mis-transistoren
DE10328387B4 (de) Bidirektionale Treiberschaltung eines Flachdisplays sowie ein Verfahren zum Ansteuern desselben
DE69722309T2 (de) Flachschirmadressierungsverfahren mit bildelementvorladung, steuereinrichtung zur durchführung des verfahrens und anwendung in grossbildschirmen
DE69710766T2 (de) Bidirektionales schieberegister
DE102004057518B4 (de) Schieberegister und Treiberverfahren für dieses sowie LCD-Treibervorrichtung mit einem solchen
DE69319406T2 (de) Steuerschaltung für Flüssigkristallvorrichtung
DE69012846T2 (de) Treiberschaltung für matrixartige Displayeinrichtungen.
DE10307320A1 (de) Treiberschaltung mit niedrigem Stromverbrauch
DE69325666T2 (de) Treiberauswahlschaltung für eine flüssigkristallanzeigeeinheit
DE3526321C2 (de)
DE69508443T2 (de) Integrierte analogische quellensteuerschaltung für ein flüssigkristallanzeige mit aktiver matrix
DE10303427A1 (de) Verstärker-Schaltung, Treiber-Schaltung für ein Anzeigegerät , tragbares Telefon und tragbares elektronisches Gerät
DE102006003406A1 (de) Sourcetreiberschaltung und Ansteuerungsverfahren für ein LCD
DE69117855T2 (de) Steuerschaltung für ein Anzeigegerät
DE69816420T2 (de) Digital zu analogumwandler und verfahren zu dessen bedienung
DE69218296T2 (de) Steuerschaltung für ein Anzeigegerät

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee