KR0161361B1 - 구동 회로 장치 - Google Patents

구동 회로 장치 Download PDF

Info

Publication number
KR0161361B1
KR0161361B1 KR1019940008928A KR19940008928A KR0161361B1 KR 0161361 B1 KR0161361 B1 KR 0161361B1 KR 1019940008928 A KR1019940008928 A KR 1019940008928A KR 19940008928 A KR19940008928 A KR 19940008928A KR 0161361 B1 KR0161361 B1 KR 0161361B1
Authority
KR
South Korea
Prior art keywords
output
circuit
level
sample
signal
Prior art date
Application number
KR1019940008928A
Other languages
English (en)
Inventor
시게루 야마다
데쯔로 이따꾸라
Original Assignee
사또 후미오
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사또 후미오, 가부시끼가이샤 도시바 filed Critical 사또 후미오
Application granted granted Critical
Publication of KR0161361B1 publication Critical patent/KR0161361B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only

Abstract

본 발명의 목적은 비디오 신호를 직·병렬 변환하는 복수의 구동 회로 장치 상호간의 출력 오차의 격차를 적게 하는 것이다.
본 발명의 구성은 입력 신호 레벨을 차례로 샘플 홀드하는 복수의 신호 샘플 홀드 회로와, 상기 복수의 신호 샘플 홀드 회로 각각의 보유 레벨에 대응하는 전압 출력을 각각 발생시키는 복수의 신호 출력 회로와, 적어도 상기 복수의 신호 샘플 홀드 회로의 양측에 설치되어, 기준 레벨을 샘플 홀드하는 복수의 기준 레벨 샘플 홀드 회로와, 상기 복수의 기준 레벨 샘플 홀드 회로 각각의 보유 레벨에 대응하는 전압 출력을 각각 발생시키는 복수의 샘플치 출력 회로와, 상기 복수의 샘플치 출력회로의 각 출력의 평균치와 상기 기준 레벨과의 레벨차에 기초하여 상기 복수의 신호 출력 회로 각각의 출력 레벨의 보정을 행하는 출력 오차 보정 회로를 구비한다.
본 발명의 효과는 구동 회로 장치 상호간의 출력 오차의 레벨차가 감소하는 것이다.

Description

구동 회로 장치
제1도는 본 발명의 제1실시예를 도시한 블럭 회로도.
제1도는 제1실시예에 있어서 출력 오차 특성을 도시한 그래프.
제3도는 본 발명의 제 2실시예를 도시한 블럭 회로도.
제4도는 제2실시예에 있어서 출력 오차 특성을 도시한 그래프.
제5도는 제1도에 도시한 출력 오차 보정 회로(R1)의 구성예를 도시한 회로.
제6도는 종래예를 도시한 블럭 회로도.
제7도는 구동 회로 장치에 있어서 샘플 홀드 회로 및 출력 회로의 구성예를 도시한 회로도.
제8도는 출력 오차 보정 회로의 구성예를 도시한 회로도.
제9도는 액티브 매트릭스 액정 표시 장치를 복수의 구동 회로 장치를 이용하여 구동하는 예를 도시한 설명도.
제10도는 제9도에 도시한 구동 회로 장치의 보정전 출력 오차의 예를 도시한 그래프.
제11도는 제10도에 도시한 출력 오차를 제6도에 도시한 종래 구성으로 출력 오차 보정을 행한 예를 도시한 그래프.
제12도는 또 다른 실시예를 도시한 블럭 회로도.
* 도면의 주요부분에 대한 부호의 설명
S11∼S1n : 신호 샘플 홀드 회로 A11∼A1m : 신호 출력 회로
DS11, DS12, DS22, DS23 : 기준 레벨 샘플 홀드 회로
DA11, DA12, DA22, DA23 : 복수의 샘플치 출력 회로
R1, R2 : 출력 오차 보정 회로
본 발명은 아날로그 신호를 순차 샘플링하여, 샘플 홀드된 일련의 레벨을 동시에 출력하는 구동 회로 장치(직·병렬 변환기)에 있어서 출력 레벨의 보정에 관한 것으로 특히 액정 표시 장치 등의 소스 라인용 드라이버 부분에 이용하기 적합한 구동 회로 장치의 레벨 보정 회로의 개량에 관한 것이다.
출력 오차 보정 회로를 구비하는 구동 회로 장치의 종래예에 관해서 제6도를 참조하여 설명한다. 제6도는 도시되지 않은 액티브 매트릭스 액정 표시 장치를 구동하는 반도체 직접 회로화된 구동 회로 장치를 도시하고 있고, 공급되는 비디오 신호를 표시 화소수에 대응시켜 샘플링하고, 각 화소의 레벨을 액정 표시 장치로 동시에 출력하여 화면을 형성한다. 이 구동 회로 장치는 대별하여 샘플 클럭 신호 발생 회로(C3), 샘플 홀드 회로(DS31, S11, …, S1n), 출력 회로(DA31, A11, …, A1n), 출력 오차 보정 회로(R3)으로 구성된다.
샘플 클럭 신호 발생 회로(C3)은 외부에서 공급되는 액정 표시 장치의 시스템 클럭(Φs)에 기초하여 샘플링 클럭(ΦDS31, Φs1, …, Φsn)을 차례로 발생시킨다. 아날로그 신호의 입력단자(VIN)에는 도시되지 않은 비디오 신호 처리 회로에서 비디오 신호가 공급된다. 이 비디오 신호는 내부 배선을 통하여 복수의 샘플 홀드(S11, …, S1n)의 입력 단자에 공급된다. 샘플 홀드 회로(S11, …, S1n)은 각각 샘플링 클럭(Φs1, …, Φsn)의 공급에 동기하여, 비디오 신호의 순시치를 순차 보유하고 기억한다. 입력 단자(VS)에는 기준 전위 신호(VS; 이하, 기준 전위라 칭한다)가 외부 회로에서 공급된다. 이 기준 전위(VS)는 내부 배선을 통하여 샘플 홀드 회로(DS31) 및 출력 오차 보정 회로(R3)에 입력된다. 샘플 홀드 회로(DS31)은 샘플링 클럭(ΦDS31)의 공급에 동기하여 기준 전위(VS)레벨을 샘플 홀드 회로(DS31)에 보유하여 기억시킨다.
샘플 홀드 회로(DS31, S11, …, S1n)은 외부에서 공급되는 로드 신호(ΦL)에 응답하여 샘플링한 신호 레벨을 샘플 홀드 회로의 출력단(DM31, M11, …, M1n)에서 동시에 출력한다.
각 샘플 홀드 회로(DS31, S11, …, S1n)에서 출력된 전압 레벨 신호는 각각 출력 회로(DA31, A11, …, A1n)에 입력되고, 입력된 전위에 따른 전위가 출력단(DO31, O11, …, O1n)으로 출력된다.
샘플 홀드 회로((DS31), 출력 회로((DA31) 및 출력 오차 보정 회로(R3)은 후술하는 바와 같이 출력 오차를 검출하여 전체 출력의 레벨 보정을 행하기 위하여 설치되어 있다. 출력 오차 보정 회로(R3)는 기준 전위(VS) 레벨을 보유한 샘플 홀드 회로(DS31)의 출력에 따른 출력 회로(DA31)의 출력(DO31)과 기준 전위(VS)를 비교하여 출력(DO31)과 기준 전위(VS)와의 차가 0에 가깝도록 레벨 보정을 행한다. 이 레벨 보정은 조정 출력(OR3)를 출력 회로(DA31) 뿐만 아니라 출력 회로(A11, …, DA1n)에 부여 함으로써 행해지고, 오차 보정이 전체 출력에 대하여 행해진다.
제7도는 종래에 있어서 샘플 홀드 회로(DS31, S11, …, S1n), 출력 회로((DA31, A11, …, A1n)에 상당하는 부분의 회로 구성을 도시하고 있다.
제7도에 있어서, 샘플 홀드 회로(S1n)은 트랜지스터(Q1∼Q4) 및 캐패시터(C1및 C2)로 구성된다. 샘플링 클럭 (Φsn및 Φsn)이 아날로그 스위치인 트랜지스터(Q1및 Q2)의 게이트에 공급되면 비디오 신호(VIN)의 진폭의 순시치에 대응된 전하가 캐패시터(C1)에 보유된다. 다음에 클럭(QL및 QL)가 아날로그 스위치인 트랜지스터(Q3및 Q4)의 게이트에 공급되면, 캐패시터(C1)에 보유된 레벨(전하)는 캐패시터(C2)로 전송되고, 출력 회로에 보유 레벨을 인가한다.
출력 회로(A1n)은 트랜지스터(Q5∼Q11), 전류원(I1및 I2), 캐패시터(C3)으로 구성된다. 트랜지스터(Q5및 Q6)은 전원 사이에 서로 직렬로 접속되고, 트랜지스터(Q5)의 게이트에는 조정 출력(OR3)이 공급되고, 트랜지스터(Q6)의 게이트에는 샘플홀드회로(S1n)의 출력이 공급된다. 트랜지스터(Q5및 Q6)의 접속점의 전위는 샘플 홀드 회로(S1n)의 출력 레벨을 Vin으로 하고, 조정 출력(OR3)의 출력 레벨을 ΔV로 하면, Vin-ΔV로 된다. 이 레벨은 트랜지스터(Q7∼Q11), 전류원(I1및 I2), 발진 방지용 캐패시터(C3)로 구성되는 전압 플로워를 통하여 출력단(O1n)에 출력된다.
제8도는 출력 오차 보정 회로(R3)의 구성예를 도시하고 있다. 제8도에 있어서, 트랜지스터(Q21및 Q24), 전류원(I21)에 의해 전류 출력형 차동 앰프가 형성된다. 이 차동 앰프에 기준 전위(VS) 및 출력(DO31)이 입력되고, (DO31-VS)에 대응하는 전류가 출력된다. 이 출력 전류는 직렬로 트랜지스터(Q25및 Q26)에 의해 전압 레벨로 변환되고, 조정 출력(OR3)으로서 출력된다.
제9도에 도시한 바와 같이, 액티브 매트릭스 액정 표시 장치의 소스라인 구동에 상술한 직접회로화된 구동 회로 장치를 이용하는 경우, 액정 표시 장치의 화소수가 많으므로, 따라서 소스 라인의 수도 많기 때문에, 복수개의 구동 회로 장치, 예를 들면 참조부호(81L 및 81R)을 나란히 이용할 필요가 있다.
종래 장치에 있어서는, 1개의 구동 회로 장치 내에 1개 밖에 없는, 레벨 샘플링 회로(DS31) 및 출력 회로(DA31)에서 검출한 기준 전위(VS)의 출력에 기초하여 그 장치의 전체 출력의 레벨 시프트(오차) 보정을 행하고 있다.
이 때문에, 예를 들면 구동 회로 장치(81L 및 81R)의 출력 오차의 차이가, 제10도에 도시한 바와 같이 분포할 경우, 구동 회로 장치(81L)에서는 출력 오차(D91L)에 기초하여, 구동 회로 장치(81L)에서는 출력 오차(D91R)에 기초하여 각각 출력 오차 보정을 행한다. 이 보정을 행한 결과, 제11도에 도시한 바와 같이 구동 회로 장치 간의 경계 부분에서 큰 레벨차를 발생시키고 있다.
그러므로, 본 발명은 아날로그 신호를 샘플링하여 직·병렬 변환하고, 동시에 병렬 출력을 발생하는 구동 회로 장치를 복수개 이용하는 경우에, 구동 회로 장치 상호간에 생기는 출력 오차의 변동에 따른 레벨차 또는 격차를 작아지게 할 수 있는 구동 회로 장치를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위한 제1발명의 구동 회로 장치는 입력 신호 레벨을 연속적으로 샘플링하는, 차례로 배치된 복수의 심호 샘플 홀드 회로와, 상기 복수의 신호 샘플 홀드 회로 각각의 보유 레벨에 대응하는 전압 출력을 각각 발생시키는 복수의 신호 출력 회로와, 상기 신호 샘플 홀드 회로의 소정수(所定數)마다 설치되고, 기준 레벨을 샘플링하는 복수의 기준 레벨 샘플 홀드 회로와, 상기 복수의 기준 레벨 샘플 홀드 회로 각각의 보유 레벨에 대응한 전압 출력을 각각 발생시키는 복수의 샘플치 출력 회로와, 상기 복수의 샘플치 출력 회로의 각 출력의 평균치와 상기 기준 레벨과의 레벨차에 기초하여 상기 복수의 출력 회로 각각의 출력 레벨의 보정을 행하는 출력 오차 보정 회로를 구비하는 것을 특징으로 한다.
또한, 제2발명의 구동회로 장치는 입력 신호 레벨을 연속적으로 샘플링하는, 차례로 배치된 복수의 신호 샘플 홀드 회로와, 상기 복수의 신호 샘플 홀드 회로 각각의 보유 레벨에 대응한 전압 출력을 각각 발생시키는 복수의 신호 출력 회로와, 적어도 상기 복수의 신호 샘플 홀드 회로의 한쪽에 설치되어, 기준 레벨을 샘플 홀드하는 기준 레벨 샘플 홀드 회로와, 상기 기준 레벨 샘플 홀드 회로의 보유 레벨에 대응하는 전압 출력을 발생시키는 샘플치 출력 회로와, 상기 샘플치 출력 회로의 출력과 외부로부터 공급되는 외부 기준 레벨과의 레벨차에 기초하여 상기 복수의 신호 출력 회로 각각의 출력 레벨의 보정을 행하는 출력 오차 보정 회로를 구비하는 것을 특징으로 한다.
제1발명은, 하나의 구동 회로 장치 내에 출력 오차를 검출하기 위하여 공통의 기준 레벨을 검출하는 샘플 홀드 회로 및 출력 회로를 복수의 적당한 간격으로 설치하고, 이들 회로에 따른 복수의 샘플링에 의해 검출된 출력 오차의 평균치에 기초하여 전체 출력의 오차 보정을 행하는 것이다.
제2발명은, 하나의 구동 회로 장치 내에 설치된 샘플 홀드 회로 및 출력 회로의 출력과, 그 구동 회로 장치에 인접하여 배치되는 다른 구동 회로 장치내의 샘플 홀드 회로 및 출력 회로의 출력과의 레벨차에 기초하여 전체 출력의 보정을 행하는 것이다.
이하, 본 발명의 실시예에 대하여 도면을 참조하여 설명한다. 우선 본 발명의 착안점에 관하여 설명한다.
종래예에 있어서는, 하나의 구동 회로 장치내에서는, 하나의 샘플 홀드 회로 및 출력 회로가 배치되고, 이것 등의 회로에서 기준 레벨(VS)를 검출하고, 검출 회로에서 출력되는 레벨(VS')와 기준 레벨(VS)에서 자기의 출력 오차 보정을 행하였다. 이 때문에, 복수의 구동 회로 장치를 병설하여 사용하는 경우에, 반도체 직접 회로 장치의 고체차(固體差)에 의해서 발생되는 출력 레벨 격차가 오차 보정 동작에 의해 확대되는 경우가 생겼다.
본 발명은 이것을 해결하기 위하여, 이하의 2가지 작용을 단독으로 또는 조합시켜 이용한다.
(1) 하나의 구동 회로 장치 내에서, 적당한 칩 상의 위치에 배치된 2개 이상의 샘플 홀드 회로 및 출력 회로에 의해 기준 레벨을 검출하여 얻어지는 복수의 출력 오차의 평균치를 이용하여 전체 출력 오차의 보정을 행한다. 출력 오차 차이의 중앙치에 가까운 오차에 기초하여 보정을 행함으로써, 복수의 직접회로 장치간의 출력 오차의 격차는 적어진다. 출력 오차를 얻기 위한 2가지 이상의 샘플 홀드 회로 및 출력 회로는 위치적으로 떨어진 장소에 배치할 뿐만 아니라, 복수의 직접회로 장치간의 경계에 상당하는 출력 부분에 인접하여 배치함으로써 효과는 더욱 커진다.
(2) 하나의 구동 회로 장치 내에 설치된 샘플 홀드 회로 및 출력 회로의 출력과, 그 구동 회로 장치에 인접하여 배치되는 다른 구동 회로 장치 내의 샘플 홀드 회로 및 출력 회로의 출력과의 차가 없어지도록 전체 출력 오차의 보정을 행한다. 이에 따라 복수의 직접 회로 장치간의 출력 격차는 적어진다.
출력의 차를 얻기 위한 샘플 홀드 회로 및 출력 회로를, 복수의 직접 회로 장치간의 연결에 적당한 출력 부분의 샘플 홀드 회로 및 출력 회로에 인접하여 배치함으로써 효과는 더욱 커진다.
제1도는 본 발명의 제1실시예를 도시하고 있고, 제1도에서 제6도와 대응하는 부분에는 동일 부호를 붙이고 있다.
제1도에 있어서, 구동 회로 장치는 대별하여 샘플 클럭 신호 발생 회로(C1), 샘플 홀드 회로(DS11, S11, …, S1n, DS12), 출력 회로(DA11, A11, …, A1n, DA12), 출력 오차 보정 회로(R1)에 의해 구성된다.
샘플 클럭 신호 발생 회로(C1)는 외부에서 공급되는 액정 표시 장치의 시스템 클럭(фS)에 기초하여 샘플링 클럭(ΦDs11, Φs1, …, Φsn, ΦDS12)를 차례로 발생시킨다. 아날로그 신호의 입력단자(VIN)에는 도시되지 않은 비디오 신호 처리 회로에서 비디오 신호가 공급된다. 이 비디오 신호는 내부 배선을 통하여 복수의 샘플 홀드 회로(S11, …, S1n)의 입력 단자에 공급된다. 샘플 홀드 회로(S11, …, S1n)은 각각 샘플링 클럭(Φs1, …, Φsn)의 공급에 동기하여, 비디오 신호의 순시치를 순차 보유하여 기억한다. 입력 단자(VS)에는 기준 전위(VS)가 외부 회로로부터 공급된다. 이 기준 전위(VS)는 내부 배선을 통하여 샘플 홀드 회로(DS11, DS12) 및 출력 오차 보정 회로(R1)에 입력된다. 샘플 홀드 회로(DS11 및 DS12)는 각각 샘플링 클럭(ΦDS11및 ΦDS12)의 공급에 동기하여 기준 전위(VS)의 레벨을 샘플 홀드 회로(DS31)에 보유하여 기억한다. 샘플 홀드 회로(DS12)는 샘플링 클럭(ΦDS12)의 공급에 동기하여 기준 전위(VS)의 레벨을 샘플 홀드 회로(DS12)에 보유하여 기억한다.
샘플 홀드 회로(DS11, S11, …, S1n, DS12)는 외부에서 공급되는 로드 신호(ΦL)에 응답하여 샘플링한 신호 레벨을 샘플 홀드 회로의 출력단(DM11, M11, …, M1n, DM12)에서 동시에 출력한다.
샘플 홀드 회로(DS11, S31, S11, …, S1n, DS12)에서 출력된 전압 레벨 신호는 각각 출력 회로(DA11, A11, …, A1n, DA12)에 입력되고, 입력된 전위에 대응된 전위가 출력단(DO11, O11, …, O1n, DO12)에 출력된다.
샘플 홀드 회로(DS11 및 DS12), 출력 회로( DA11 및 DA12), 출력 오차 보정 회로(R1)은 출력 오차를 검출하여 전체의 출력 레벨 보정을 행하기 위하여 설치되어 있다. 출력 오차 보정 회로(R1)은 기준 전위(VS)의 샘플치를 출력하는 출력 회로(DA11 및 DA12)의 각 출력의 평균치(DO11+ DO12)/2와, 기준 전위(VS)를 비교하여, 양자의 차가 0에 가깝도록 레벨 보정을 행한다. 이 레벨 보정은 조정 출력(OR1)을 출력 회로(DA11 및 DA12)뿐만 아니라, 출력 회로(A11, …, A1n)에 부여함으로써 행해지고, 오차 보정이 전체 출력에 대하여 행해진다.
또한, 신호 레벨을 샘플링하는 n개의 홀드 회로(S11∼S1n)간에, 출력 오차를 검출하기 위하여 기준 전위(VS)의 레벨을 샘플링하는 샘플 홀드 회로(DS) 및 출력 회로(DA)를 복수 배치할 수 있다. 이 배치는 신호 레벨의 샘플 홀드 회로(S1n)의 소정수마다, 예를 들면 일정한 자연수의 수열로 표현되는 배치 패턴으로 삽입할 수 있고, 삽입된 샘플 홀드 회로 및 출력 회로에 의해 검출된 출력 오차를 출력 오차 보정 회로(R1)에 거듭 부가하여, 상술한 출력 오차의 평균치를 구할 수 있다.
이 결과, 제10도에 도시한 원래의 출력 오차 경향이, 제2도에 도시한 바와 같이 보정되고, 구동 회로 장치간의 경계부에서 레벨차가 적어진다.
제5도는 이 실용예에 이용되고 있는 출력 오차 보정 회로(R1)의 구성예를 도시하고 있다. 제5도에 있어서, 트랜지스터(Q31, Q32) 및 전류원(I31)에 의해 제1 차동 증폭기가 형성된다. 트랜지스터(Q33, Q34) 및 전류원(I32)에 의해 제2의 차동 증폭기가 형성된다. 제1 및 제2 차동 앰프는 트랜지스터(Q35및 Q36)으로 이루어진 전류 미러 회로에 의해 결합된다. 출력(DO11및 VS)가 공급되는 제1 차동 증폭기에 의해 DO11-VS가 얻어진다. 출력(DO12및 VS)가 공급되는 제2 차동 증폭기에 의해 DO12-VS가 얻어진다. 이것 등의 출력은 전류 미러 회로에 의해 결합되고, (DO11+DO12-2VS)가 트랜지스터(Q34및 Q36)의 접속점에서 출력된다. 이것은 VS와, (DO11+DO12)/2 를 비교하는 것에 상당한다. 이 전류 출력은 회로 전원 간에 직렬로 접속된 트랜지스터(Q37및 Q38)에 의해 전압 출력으로 변환되고, 출력(OR1)로서 각 출력 회로에 공급된다.
또 샘플 홀드 회로(DS11, S11, …, S1n, DS12) 및 출력 회로(DA11, A11, …, A1n, DA12)는 종래 회로와 같은 구성을 이용하는 것이 가능하기 때문에 설명을 생략한다.
제3도는 다른 실시예를 도시하고 있다. 제3도에 있어서, 제1도와 대응하는 부분에는 동일 부호를 붙이고, 이러한 부분의 설명은 생략한다.
이 실시예에서는 병설된 복수의 구동 회로 장치간에서의 경계부분의 출력 레벨차가 생기지 않도록 하고, 예를 들면 구동 회로 장치의 고체차(固體差)에 의해 액정 패널의 분담 표시 영역의 경계에 생기는 휘도의 차이를 완화한다.
마찬가지로 구성되는 구동 회로 장치(21 및 22)의 입력 단자(VIN) 및 입력 단자(VS)에는 각각 외부에서 비디오 신호(VIN) 및 기준 전위(VS)가 제공된다. 또한, 구동 회로 장치(21 및 22)에는 제3 입력 단자가 설치되어 있다. 구동 회로 장치(21)의 출력 오차 보정 회로(R2)의 하나의 입력단은 제3 입력 단자를 통하여 기준 전위(VS)에 접속된다. 구동 회로 장치(22)의 출력 오차 보정 회로(R2)의 하나의 입력단은 제3 입력 단자를 통하여, 구동 회로 장치(21)의 출력 회로(DA23)의 출력(DO23)에 접속된다. 출력 오차 보정 회로(R2)는 2개의 출력을 비교하여 레벨차 신호를 얻는 것이고, 종래 구성에 있어서 출력 오차 보정 회로(R3), 예를 들면 제8도에 도시한 차동 증폭 회로의 구성을 이용할 수 있다. 다른 구성은 제1도의 구동 회로 장치와 마찬가지이다.
이와같은 구성에 있어서, 구동 회로 장치(21)의 출력 오차 보정 회로(R2) 및 구동 회로 장치(22)의 출력 오차 보정 회로(R2)의 동작에 대하여 제4도를 참조하여 설명한다. 구동 회로 장치(21)의 출력 오차 보정 회로(R2)는 종래 회로와 마찬가지의 출력 오차 보정, 즉 출력 회로(DA22)의 출력(DO22)를 VS에 끌어들이도록 조정 출력(OR2)를 제어한다. 또한, 구동 회로 장치(22)의 출력 오차 보정 회로(R2)는 구동 회로 장치(22)의 출력 회로(DA22)의 출력(DO22)가 구동 회로 장치(22)의 출력 회로(DA23)의 출력(DO23)과 일치하도록 조정 출력(OR2)를 제어한다.
이 결과, 제10도 또는 제11도에 도시한 종래의 출력 오차가 제4도에 도시한 바와 같이 보정되고, 구동 회로 장치간의 단차가 더욱 적어진다. 또한, 출력 오차의 차이도 감소한다. 제12도는 제1도에 도시된 구동 회로 장치(11)과 제3도에 도시된 구동회로 장치(21)를 조합시킨 예를 도시한 것이다. 이러한 경우에는 제2도에 도시된 출력군(11L 및 11R) 상호 경계에서의 레벨차를 더욱 감소시킨 특성을 얻을 수 있게 된다.
또한, 본원 청구 범위의 각 구성 요소에 병기된 도면 참조 부호는 본 발명의 이해를 용이하게 하기 위한 것이고, 본 발명의 기술적 범위를 도면에 도시된 실시예에 한정할 의도로 병기된 것은 아니다.
이상 설명한 바와 같이 제1발명의 구동 회로 장치에 의하면, 각 구동 회로 장치마다 복수의 출력 오차의 평균치가 0으로 되도록 레벨 조정을 행할 수 있게 되고, 종래와 비교하여 회로 장치간에서 레벨 격차가 적어진다.
또한, 제2 발명의 구동 회로 장치에 의하면, 인접하는 직접 회로 장치끼리의 경계에서의 출력 오차가 일치하도록 강제적으로 출력 오차의 보정을 행할 수 있게 되기 때문에, 구동 회로 장치간의 출력 오차의 레벨 격차는 더욱 적어진다.

Claims (3)

  1. 외부에서 공급되는 액정 표시 장치의 시스템 클럭에 기초하여 샘플링 클럭을 차례로 발생시키는 샘플 클럭 신호 발생 회로(C1)과, 입력 신호 레벨을 연속적으로 샘플링하는, 차례로 배치된 복수의 신호 샘플 홀드 회로(S11∼S1n)과, 상기 복수의 신호 샘플 홀드 회로 각각의 보유 레벨에 대응하는 전압 출력을 각각 발생시키는 복수의 신호 출력 회로(A11∼A1n)과, 상기 신호 샘플 홀드 회로의 소정수마다 설치되어, 기준 레벨을 샘플링하는 복수의 기준 레벨 샘플 홀드 회로(DS11, DS12, DS22, DS23)과, 상기 복수의 기준 레벨 샘플 홀드 회로 각각의 보유 레벨에 대응하는 전압 출력을 각각 발생시키는 복수의 샘플치 출력 회로(DA11, DA12, DA22, DA23)과, 상기 복수의 샘플치 출력회로의 각 출력의 평균치와 상기 기준 레벨과의 레벨차에 기초하여 상기 복수의 신호 출력 회로 각각의 출력 레벨의 보정을 행하는 출력 오차 보정 회로(R1, R2)를 구비한 것을 특징으로 하는 구동 회로 장치.
  2. 제1항에 있어서, 상기 기준 레벨 샘플 홀드 회로는 상기 복수의 신호 샘플 홀드 회로의 적어도 양측에 설치되는 것을 특징으로 하는 구동 회로 장치.
  3. 외부에서 공급되는 액정 표시 장치의 시스템 클럭에 기초하여 샘플링 클럭을 차례로 발생시키는 샘플 클럭 신호 발생 회로(C1)과, 입력 신호의 레벨을 연속적으로 샘플링하는, 차례로 배치된 복수의 신호 샘플 홀드 회로(S11∼S1n)과, 상기 복수의 신호 샘플 홀드 회로 각각의 보유 레벨에 대응하는 전압 출력을 각각 발생시키는 복수의 신호 출력 회로(A11∼A1n)과, 적어도 상기 복수의 신호 샘플 홀드 회로의 한쪽에 설치되어, 기준 레벨을 샘플 홀드하는 기준 레벨 샘플 홀드 회로(DS22)와, 상기 기준 레벨 샘플 홀드 회로의 보유 레벨에 대응하는 전압 출력을 발생시키는 샘플치 출력 회로(DA22)와, 상기 샘플치 출력 회로의 출력과, 외부로부터 공급되는 외부 기준 레벨과의 레벨차에 기초하여 상기 복수의 신호 출력 회로 각각의 출력 레벨의 보정을 행하는 출력 오차 보정 회로(R2)를 구비하는 것을 특징으로 하는 구동 회로 장치.
KR1019940008928A 1993-04-28 1994-04-27 구동 회로 장치 KR0161361B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP10309293 1993-04-28
JP93-103092 1993-04-28

Publications (1)

Publication Number Publication Date
KR0161361B1 true KR0161361B1 (ko) 1999-03-20

Family

ID=14344998

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940008928A KR0161361B1 (ko) 1993-04-28 1994-04-27 구동 회로 장치

Country Status (2)

Country Link
US (1) US5744986A (ko)
KR (1) KR0161361B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4319272B2 (ja) * 1998-10-06 2009-08-26 エーユー オプトロニクス コーポレイション 液晶表示装置用ソース・ドライバの出力レベル平準化回路
CN101714201B (zh) 2000-09-21 2016-02-03 黑莓有限公司 代码签字系统及方法
JP4036210B2 (ja) * 2004-05-24 2008-01-23 セイコーエプソン株式会社 電流供給回路、電流供給装置、電圧供給回路、電圧供給装置、電気光学装置、及び電子機器
US8493300B2 (en) * 2008-03-11 2013-07-23 Atmel Corporation Architecture and technique for inter-chip communication
US8441199B2 (en) * 2009-03-23 2013-05-14 Atmel Corporation Method and apparatus for an intelligent light emitting diode driver having power factor correction capability
TW201040908A (en) * 2009-05-07 2010-11-16 Sitronix Technology Corp Source driver system having an integrated data bus for displays
TW201044347A (en) * 2009-06-08 2010-12-16 Sitronix Technology Corp Integrated and simplified source driver system for displays
US10490142B2 (en) * 2016-01-29 2019-11-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
CN116299020A (zh) * 2021-12-08 2023-06-23 中兴通讯股份有限公司 驱动检测方法、开关电源、电子设备及存储介质

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02160283A (ja) * 1988-12-14 1990-06-20 Toshiba Corp 液晶ディスプレイ駆動装置
US5162670A (en) * 1990-01-26 1992-11-10 Kabushiki Kaisha Toshiba Sample-and-hold circuit device
JPH04212794A (ja) * 1990-01-26 1992-08-04 Toshiba Corp サンプル・ホ―ルド回路装置
FR2667188A1 (fr) * 1990-09-21 1992-03-27 Senn Patrice Circuit echantillonneur-bloqueur pour ecran d'affichage a cristal liquide.
US5311087A (en) * 1991-07-12 1994-05-10 Pioneer Electronic Corporation Noise removing circuit
US5416432A (en) * 1993-12-30 1995-05-16 At&T Corp. Median peak detector for controlling disk pickup head

Also Published As

Publication number Publication date
US5744986A (en) 1998-04-28

Similar Documents

Publication Publication Date Title
US5376841A (en) Sample-and-hold circuit device
US6861634B2 (en) CMOS active pixel sensor with a sample and hold circuit having multiple injection capacitors and a fully differential charge mode linear synthesizer with skew control
US5721563A (en) Active matrix liquid crystal drive circuit capable of correcting offset voltage
EP0930716B1 (en) Non-linear digital-to-analog converter and display
KR100323911B1 (ko) 액티브 매트릭스 표시장치 및 그의 구동방법
US5940058A (en) Clamp and gamma correction circuit, and image display apparatus and electronic machine employing the same
KR100867079B1 (ko) 연산 증폭기의 오프셋을 보상하는 회로 장치, 표시 시스템및 방법
US5459483A (en) Electronic device with feedback loop
US20040075633A1 (en) Electronic circuit and liquid crystal display apparatus including same
KR0161361B1 (ko) 구동 회로 장치
CA2191510C (en) Auto-calibrated digital-to-analog converter for a video display
JP2575964B2 (ja) 固体撮像装置
KR100286592B1 (ko) 전하전송소자
KR100213958B1 (ko) 영상 신호 처리 장치
EP0551910B1 (en) Output circuit with offset detection
CN109361883B (zh) 像素读出电路及图像传感器
CN108269544B (zh) 闪烁漂移优化电路及显示面板、显示装置
WO1991011861A1 (en) Mos transistor threshold compensation circuit
US6784932B1 (en) Hierarchical pixel readout multiplexer with switched capacitors for cancelling buffer offsets
JPH01259628A (ja) Ａ／ｄ変換器
US7388608B2 (en) Sample and hold circuit and active pixel sensor array sampling system utilizing same
US7139026B2 (en) Imaging device with suppressed inter-column variations
JPH10186325A (ja) 液晶パネル
JPH04212794A (ja) サンプル・ホ―ルド回路装置
KR920001006Y1 (ko) 액정표시장치의 구동회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030801

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee