-
Die vorliegende Erfindung bezieht sich auf ein
hochintegriertes (LSI) System mit einer Vielzahl von LSI-
Schaltungschips, die auf einer Platte montiert sind. Im
besonderen bezieht sie sich auf ein LSI-System, das zum
Messen einer Spannung ausgelegt ist, die an jedem Pin der
Chips auftritt, wobei ein kontaktloses Verfahren Eingesetzt
wird, um das LSI-System zu testen.
-
Es sei angemerkt, daß der Ausdruck "LSI" bei der
folgenden Beschreibung einen Halbleiterchip bezeichnet, der
eine Vielzahl von LSI-Schaltungen und eine Packung enthält,
die den Chip aufnimmt, sofern dem keine spezielle Definition
hinzugefügt ist. Ferner wird eine Spannung, die an jedem Pin
des LSI auftritt, nachstehend als LSI-Pinspannung
bezeichnet.
-
Ein Test eines LSI-Systems wird in einen Funktionstest
und einen Netztest eingeteilt. Der Funktionstest wird
ausgeführt, indem Eingangssignale über einen Verbinder auf
einer Platte LSIs zugeführt werden, die auf der Platte
montiert sind, und indem geprüft wird, ob die
Erwartungswerte, die den Eingangssignalen entsprechen, von
Ausgangsanschlüssen jedes LSI erhalten werden oder nicht.
Andererseits wird der Netztest ausgeführt, indem Spannungen
gemessen werden, die an der Verdrahtung zwischen jedem LSI
auftreten, die Eingangs-/Ausgangsanschlüsse (Pins)
verbindet, und geprüft wird, ob jeder Spannungsabfall, der
den gemessenen Spannungen entspricht, innerhalb eines
zulässigen Bereichs liegt oder nicht. Auf jeden Fall wird
der Test des LSI-Systems durch Detektieren von
LSI-Pinspannungen ausgeführt. Bei dem Funktionstest wird nämlich ein
Urteil von logisch "1" oder "0" gefällt, je nachdem, ob die
LSI-Pinspannung höher als eine gewisse Bezugsspannung ist
oder nicht, und ferner wird ein Urteil gefällt, ob diese
Logik mit dem Erwartungswert übereinstimmt oder nicht.
Andererseits wird bei dem Netztest der Wert des
Spannungsabfalls erhalten, indem Spannungen auf beiden Seiten der
Verdrahtung zwischen jedem LSI gemessen werden, die
Eingangs-/Äusgangspins verbindet, und zwischen ihren eine
Spannungsdifferenz detektiert wird.
-
Wenn zum Beispiel angenommen wird, daß eine Spannung
von -0,9 V "1" bezeichnet und eine Spannung von -1,7 V "0"
bezeichnet, wird eine Spannung von -1,3 V als Bezugsspannung
bei dem Funktionstest gewählt. Andererseits wird bei dem
Netztest ein Urteil gefällt, ob die Spannung von -0,9 V
schließlich auf eine Spannung von -1,1 V herabgesetzt wird
oder nicht. Der Netztest wird nämlich auf der Seite des "H"-
Pegels mit einer Toleranz von 200 mV ausgeführt. Demzufolge
wird zum Beispiel ein Vorteil dahingehend erreicht, daß es
möglich ist, ein LSI-System auszuschließen, bei dem der
Spannungspegel auf Grund des Rauschens, das bei einem
tatsächlichen Betrieb unvermeidlich auftritt, um die
Spannung von -1,3 V herum schwankt und bei dem eine
fehlerhafte Operation ausgeführt werden könnte, obwohl das LSI-
System bei einer Spannung, die höher als -1,3 V ist, im
Funktionstest als "gut" eingeschätzt wird.
-
Um nämlich solch einen Netztest zuverlässig
auszuführen, muß die LSI-Pinspannung genau detektiert werden. In
Verbindung damit muß die Bezugsspannung jedem LSI mit einem
konstanten und gleichen Wert stabil zugeführt werden. Bei
einem bekannten Verfahren ist jedoch ein LSI-System, das
diese Anforderungen zufriedenstellend erfüllt, nicht
vorgeschlagen worden.
-
US-A-3,833,853 offenbart eine Vorrichtung zum Testen
einer Leiterplatte, die integrierte Schaltungen hat, die auf
ihr montiert sind. Diese Vorrichtung enthält eine Sonde zum
Verbinden mit den Pins der integrierten Schaltung, und eine
Leuchtdiode, die jedem Pin entspricht, um die Pins zu
kennzeichnen, die mit defekten Abschnitten verbunden sind.
Der Pegel jedes Pins wird mit dem Pegel eines Stardardchips
verglichen, um alle schlechten Abschnitte herauszufinden.
-
Der Bericht "ECL board testing - an in-circuit point of
view" von Brian Crosby, Seiten 609 bis 614 der IEEE Test
Conference 1982, beschreibt einen Tester, der für
emittergekoppelte Logikplatten geeignet ist. Solche Platten stellen
eindeutige Testanforderungen, zum Beispiel muß der Tester
-5,2 V bei einem hohen Strom, typischerweise bis zu 50 A,
und bei einem IR-Rauschen unter 50 mV zuführen körnen. Um
diesen Anforderungen gerecht zu werden, liefert der
offenbarte Tester einen Strom unter Verwendung eires
Netzwerkes, wodurch die Grundverschiebespannung minimiert wird.
-
Gemäß dieser Erfindung enthält ein LSI-System:
-
eine Mehrschichtleiterplatte; und
-
eine Vielzahl von LSI-Schaltungschips, die auf der
genannten Mehrschichtleiterplatte montiert sind, wobei jeder
LSI-Schaltungschip eine Vielzahl von Pins enthält, bei denen
eine Pinspannung, die an jedem der genannten Pins auftritt,
mit einer Bezugsspannung verglichen wird, dadurch
gekennzeichnet, daß das System ferner einen
Bezugsspannungsanschluß, einen Pinabtastanschluß und eine Vielzahl von
Pinabtastschaltungen enthält, die den genannten Pins auf
einer Eins-zu-Eins-Grundlage entspricht, wobei die
Pinabtastschaltungen die Pinspannung mit der Bezugsspannung,
die an dem Bezugsspannungsanschluß auftritt, vergleichen und
als Reaktion auf ein Pinauswahlsignal ein Signal ausgeben,
das ein Ergebnis dieses Vergleichs anzeigt, das genannte
Signal, das von jeder Pinabtastschaltung ausgegeben wurde,
bei einem ausgewählten Zustand des entsprechenden
LSI-Schaltungschips zu dem genannten Pinabtastanschluß übertragen
wird, die genannte Mehrschichtleiterplatte eine
Bezugsspannungszuführungsschicht
enthält, die in der Form eines
Netz-Werkes oder einer Lage darin gebildet ist, und jeder
Bezugsspannungsanschluß der Vielzahl von LSI-Schaltungschips über
ein entsprechendes Durchgangsloch mit der genannten
Bezugs-Spannungszuführungsschicht elektrisch verbunden ist.
-
Ein Vorteil der vorliegenden Erfindung ist das Vorsehen
eines LSI-Systems, das dafür ausgelegt ist, bei der Messung
von LSI-Pinspannungen unter Einsatz eines kontaktlosen
Verfahrens jedem LSI eine im wesentlichen gleiche
Bezugsspannung zuzuführen, wobei ein Spannungsabfall der
Bezugsspannung reduziert wird.
-
Bevorzugte Ausführungsformen der vorliegenden Erfindung
werden nun unter Bezugnahme auf die bei liegenden Zeichnungen
beschrieben und dem Stand der Technik gegenübergestellt; in
denen:-
-
Fig. 1 eine Ansicht zum Erläutern eines Beispiels des
Verfahrens nach Stand der Technik zum Messen einer LSI-
Pinspannung ist;
-
Fig. 2 eine Ansicht zum Erläutern eines anderen
Beispiels des Verfahrens nach Stand der Technik zum Messen
einer LSI-Pinspannung ist;
-
Fig. 3 ein Blockdiagramm ist, das einen Gesamtaufbau
des Testsystems mit dem LSI-System gemäß der vorliegenden
Erfindung zeigt;
-
Fig. 4 ein Schaltungsdiagramm ist, das einen Aufbau von
Hauptteilen des in Fig. 3 gezeigten LSI zeigt;
-
Fig. 5A und 5B Ansichten sind, die einen Aufbau des
LSI-Systems gemäß der vorliegenden Erfindung schematisch
darstellen;
-
Fig. 6 ein Schaltungsdiagramm ist, das einen konkreten
Aufbau der in Fig. 4 gezeigten PSO-Schaltung zeigt;
-
Fig. 7 eine Draufsicht ist, die eine Anordnung von
Komparatoren in dem LSI zeigt; und
-
Fig. 8 eine Ansicht zum Erläutern des Netztests unter
Verwendung des LSI-Systems gemäß der vorliegenden Erfindung
ist.
-
Für ein besseres Verstehen der bevorzugten
Ausführungsform gemäß der vorliegenden Erfindung werden untei
Bezugnahme auf Fig. 1 bis 4 die Probleme des Standes der Technik
erläutert.
-
Figur 1 zeigt ein Beispiel des Verfahrens nach Stand
der Technik zum Messen einer LSI-Pinspannung.
-
In Fig. 1 bezeichnet Bezugszeichen 100 einen LSI;
Bezugszeichen 110 ein Pin; Bezugszeichen 111 einen
Verbinder; Bezugszeichen 112 eine Platte; Bezugszeichen 200
einen Tester; Bezugszeichen 400 eine Sondenkarte und
Bezugszeichen 410 eine Sonde. Der Test gemäß diesem Verfahren wird
ausgeführt, indem eine Vielzahl von Sonden 410 mit einer
entsprechenden Vielzahl von Pins 110, die aus jedem LSI 100
herausragen, in dem LSI-System direkt kontaktiert wird, dem
LSI 100 Testmuster über einen Verbinder 111 einer Platte 112
oder über Sonden 410 einer Sondenkarte 400 eingegeben
werden, Anschlußspannungen, die an jedem Pin 110 auftreten,
durch die Sonden 410 an dem Tester 200 gemessen werden und
die gemessenen Spannungen mit Erwartungswerten bei einer
Testbedingung verglichen werden, die in dem Tester 200 im
voraus gespeichert wurden, oder die Spannungswerte
detektiert werden.
-
Obwohl das in Fig. 1 gezeigte Verfahren den Vorteil
einer hochgenauen Messung hat, wirft es zum Nachteil die
folgenden Probleme auf: erstens muß eine
Sondierungsanordnung von dem LSI-System separat vorgesehen sein; zweitens
ist ein Sondieren unmöglich, wenn die Pins zwischen der LSI-
Packung und der Platte versteckt sind; drittens ist ein
Sondieren auf Grund einer hohen Montagedichte, einer
Feinfertigung der LSI-Pins und einer Feinfertigung von
Sondierungskontakten, die auf der Platte vorgesehen sind,
schwierig.
-
Figur 2 stellt ein anderes Beispiel des Verfahrens nach
Stand der Technik zum Messen einer LSI-Pinspannung dar.
-
In Fig. 2 bezeichnen Bezugszeichen 100a und 100b LSIs;
Bezugszeichen 122 ein ODER-Gatter; Bezugszeichen 123 ein
NOR-Gatter; Bezugszeichen 126 und 127 Dekoder; Bezugszeichen
132 ein NOR-Gatter; Bezugszeichen a eine Verriegelung;
Bezugszeichen A und B LSI-Pins; und Bezugszeichen C und D
Anschlüsse. Bei dem in Fig. 2 gezeigten Aufbau haben die
Dekoder 126 und 127 die Funktion des Dekodierens eines
Pinadreßsignals DAS von außen und des Ausgebens eines
Pinauswahlsignals PS&sub1;, PS&sub2;. Wenn logisch "1" oder "0" in die
Verriegelung a des LSI 100a geschrieben wird, wird eine
Spannung, die logisch "1" oder "0" entspricht, einem ersten
Eingang des NOR-Gatters 132 über die LSI-Pins A und B
zugeführt.
-
In diesem Fall wird ein Pinauswahlsignal PSS&sub1; von einer
der Ausgangsleitungen des Dekoders 126 einem zweiten Eingang
des NOR-Gatters 132 zugeführt und ein Pinauswahlsignal PSS&sub2;
von einer der Ausgangsleitungen des Dekoders 127 wird einem
dritten Eingang des NOR-Gatters 132 zugeführt. Wenn die
Pinauswahlsignale PSS&sub1; und PSS&sub2; in einem Zustand von logisch
"0" sind, wird der an dem LSI-Pin B erscheinende Logikwert
durch das NOR-Gatter 132 invertiert und von ihm ausgegeben.
Die Ausgabe des NOR-Gatters 132 wird über das ODER-Gatter
122 einer Eingangsseite des NOR-Gatters 123 zugeführt. Ein
anderer Eingang des NOR-Gatters 123 empfängt ein externes
LSI-Auswahlsignal LSS über den Anschluß D. Wenn das LSI-
Auswahlsignal LSS in einem Zustand von logisch "0" ist, wird
der Logikwert, der an einem Eingang des NOR-Gatters 123
erscheint, durch das NOR-Gatter 123 invertiert und von ihm
ausgegeben. Die Ausgabe des NOR-Gatters 123 wird als
Pinabtast- (PSO) Signal PSO über den Anschluß C nach außen
ausgegeben.
-
Obwohl das in Figur 2 gezeigte Verfahren Vorteile eines
kontaktlosen Tests hat, der keine Sondierung benöyigt, und
frei von physikalischen Testbeschränkungen ist, wie Größen
und Positionen von LSI-Pins, wirft es, da die
LSI-Pinspannungen über die Gatter durch den Tester außerhalb des LSI
entnommen werden, zum Nachteil das Problem auf, daß es auf
Grund von Spannungsabfällen, die längs des Weges auftreten,
schwierig ist, die Pinspannung zuverlässig zu messen.
-
Beim Überwinden dieses Problems konstruierten die
Erfinder der vorliegenden Erfindung die in Fig. 3 gezeigte
Schaltung. Diese Schaltung war eine Zwischenstufe bei der
Entwicklung der vorliegenden Erfindung und ist vorher nicht
veröffentlicht worden.
-
Figur 3 zeigt den Gesamtaufbau des Testsystems mit dem
LSI-System. In Figur 3 bezeichnen die Bezugszeichen 101 bis
103 LSIs; Bezugszeichen 120 einen Logikschaltungsabschnitt;
Bezugszeichen 200 einen Tester; Bezugszeichen 210 einen
Steuerabschnitt; Bezugszeichen 211 einen
Testmustergenerator; Bezugszeichen 212 einen Komparator; Bezugszeichen 213
einen Bezugsspannungsgenerator; Bezugszeichen 214 einen
Adreßgenerator; Bezugszeichen 215 einen Signalzuordner des
physikalischen Testers; Bezugszeichen 220 ein Verzeichnis
von Erwartungswertdaten; Bezugszeichen 230 ein Verzeichnis
von Vergleichsresultaten; Bezugszeichen 320 einen Verbinder;
und Bezugszeichen LSIS ein LSI-System.
-
Das LSI-System LSIS ist durch eine Leiterplatte (nicht
gezeigt) und eine Vielzahl von LSIs 101, 102, 103 gebildet,
die auf der gedruckten Leiterplatte angeordnet sind. Jeder
LSI enthält den Logikschaltungsabschnitt 120 und den PSO-
Schaltungsabschnitt 130. Der PSO-Schaltungsabschnitt 130
vergleicht eine ausgewählte LSI-Pinspannung mit einer
Bezugsspannung und gibt auf der Grundlage des Vergleichs ein
Ergebnis aus. Der Dekoder 121 dekodiert ein LSI-Adreßsignal
LAS, und jedes Ausgabesignal LSS&sub1;, LSS&sub2;, LSS&sub3; davon wird
jedem Auswahlanschluß eines entsprechenden
PSO-Schaltungsabschnittes
130 zugeführt. Der Tester 200 enthält den
Steuerabschnitt 210, das Verzeichnis 220 von
Erwartungswertdaten und das Verzeichnis 230 von Vergleichsergebrissen, und
der Steuerabschnitt 210 ist durch den Testmustergenerator
211, den Komparator 212, den Bezugsspannungsgenerator 213,
den Adreßgenerator 214 und den Signalzuordner des
physikalischen Testers 215 gebildet.
-
Der Testmustergenerator 211 ist eine Schaltung zum
Erzeugen von Testmustern, die dem LSI-System LSIS zuzuführen
sind. Der Komparator 212 hat die Funktion, die
Erwartungswertdaten aus dem Verzeichnis 220, die Bezugsspannung von
dem Bezugsspannungsgenerator 213 und das PSO-Signal PSO von
jedem LSI zu empfangen, und die Bezugsspannung bei Inversion
des Pegels des PSO-Signals mit den Erwartungswertdaten zu
vergleichen. Das Ergebnis auf der Grundlage des Vergleichs
wird in dem Verzeichnis 230 gespeichert. Der
Bezugsspannungsgenerator 213 ist eine Schaltung zum Erzeugen einer
variablen Bezugsspannung. Zum Beispiel wird die variable
Bezugsspannung schrittweise erhöht. Der Adreßgenerator 214
ist eine Schaltung zum Erzeugen des LSI-Adreßsignals LAS und
eines Pinadreßsignals PAS. Das LSI-Adreßsignal LAS dient zum
Bezeichnen eines abzutastenden LSI, während das
Pinadreßsignal PAS zum Bezeichnen eines abzutastenden LSI-Pins
dient. Wenn zum Beispiel angenommen wird, daß das
LSI-Adreßsignal LAS den LSI 101 bezeichnet und das Pinadreßsignal PAS
das erste Pin von ihm bezeichnet, wird das Ergebnis PSO des
Vergleichs zwischen der ersten LSI-Pinspannung des LSI 101
und der Bezugsspannung VREF dem Komparator 212 eingegeben.
Der Signalzuordner des physikalischen Testers 215 ist eine
Schaltung zum Einstellen einer zu testenden Stelle die der
Pinanordnung in dem LSI-System LSIS entspricht. Ferner sind
für den Fall, daß dem LSI-System LSIS Testmuster zugeführt
werden, Spannungswertdaten jedes LSI-Pins im voraus; im
Verzeichnis 220 gespeichert und für jedes der Testmuster
klassifiziert. Das Verzeichnis 230 speichert die durch den
Komparator 212 erhaltenen Ergebnisse.
-
Figur 4 zeigt einen Aufbau der Hauptteile dem in Fig. 3
gezeigten LSI. In Fig. 4 bezeichnet Bezugszeichen 100 (101
bis 103) einen LSI; Bezugszeichen 122 ein ODER-Gatter;
Bezugszeichen 123 ein NOR-Gatter; Bezugszeichen 130i eine
PSO-Schaltung; Bezugszeichen 131 einen Komparator;
Bezugszeichen E ein LSI-pin; Bezugszeichen F einen
Bezugsspannungsanschluß; Bezugszeichen G einen PSO-Anschluß; und
Bezugszeichen H einen LSI-Auswahlsignaleingangsanschluß.
-
Die PSO-Schaltung 130i ist für das entsprechende LSI-
Pin E auf einer Eins-zu-Eins-Grundlage vorgesehen. Wenn
nämlich die Anzahl der PSO-Schaltungen 130i, die in jedem
LSI enthalten sind, n ist ist in jedem LSI die
entsprechende Anzahl n von LSI-Pins E enthalten. Jede PSO-Schaltung
130i ist durch den Komparator 131 und das NOR-Gatter 132
gebildet. Der Komparator 131 empfängt eine LSI-Pinspannung
VLP, die über das entsprechende LSI-Pin E eingegeben wurde,
und die Bezugsspannung VREF, die über den Anschluß F
eingegeben wurde. Der Komparator 131 gibt ein Signal "0" aus, wenn
die LSI-Pinspannung niedriger als die Bezugsspannung ist,
während er ein Signal "1" ausgibt, wenn die erstere höher
als die letztere ist. Die Ausgabe des Komparators 131 wird
einem ersten Eingang des NOR-Gatters 132 zugeführt, und die
Pinauswahlsignale PSS (PSS&sub1;, PSS&sub2;) werden zweiten bzw.
dritten Eingängen von ihm zugeführt. Die Ausgabe PSOX des
NOR-Gatters 132 wird einer Eingangsseite des ODER-Gatters
122 zugeführt, und die Ausgaben von anderen PSO-Schaltungen
werden anderen Eingangsseiten von ihm zugeführt. Die Ausgabe
des ODER-Gatters 122 wird einer Eingangsseite des NOR-
Gatters 123 zugeführt. Eine andere Eingangsseite dEs NOR-
Gatters 123 empfängt das LSI-Auswahlsignal LSS über den
Anschluß H von außen. Die Ausgabe PSO des NOR-Gatters 123
wird über den Anschluß G extern nach außen ausgegeben.
-
Als nächstes wird unter Bezugnahme auf Fig. 3 und 4 die
Operation des LSI-Systems erläutert.
-
Das LSI-Adreßsignal LAS, das von dem Adreßgenerator 214
erzeugt wurde, wird durch den Dekoder 121 dekodiert und
wählt den abzutastenden LSI aus. Ferner wird das
Pinadreßsignal PAS, das von dem Adreßgenerator 214 erzeugt wurde,
durch die Dekoder in der PSO-Schaltung 130 (siehe Fig. 2,
Dekoder 126, 127) dekodiert und wählt die zu testenden LSI-
Pins aus. Angenommen, daß das LSI-Adreßsignal LAS den LSI
101 bezeichnet und das Pinadreßsignal PAS das erste Pin von
ihm bezeichnet, wird das Ergebnis des Vergleichs zwischen
der ersten LSI-Pinspannung des LSI 101 und der
Bezugsspannung VREF dem Komparator 212 eingegeben.
-
Andererseits werden die Testmuster, die von dem
Testmustergenerator 211 erzeugt wurden, dem LSI-System LSIS
über den Verbinder 320 zugeführt. Die erste LSI-Pinspannung
des LSI 101 wird dem Komparator 131 (siehe Fig. 4) einer
ersten PSO-Schaltung 130&sub1; eingegeben, die mit dem
entsprechenden ersten LSI-Pin E des LSI 101 verbunden ist.
Die Bezugsspannung VREF, die von dem Bezugsspannungsgenerator
213 erzeugt wurde, wird auch dem Komparator 131 dem ersten
PSO-Schaltung 130&sub1; eingegeben. Der Komparator 131 vergleicht
eine erste LSI-Pinspannung VLP, die durch das Zuführen der
Testmuster erzeugt wurde, mit der Bezugsspannung VREF. Falls
die erste LSI-Pinspannung höher als die Bezugsspannung ist,
gibt die erste PSO-Schaltung 130&sub1; ein Signal PSOX mit dem
Pegel "L" aus.
-
Wie zuvor erläutert, erhöht der
Bezugsspannungsgenerator 213 die Bezugsspannung schrittweise. Wenn die
Bezugsspannung mit der ersten LSI-Pinspannung zu einer gewissen
Zeit übereinstimmt, wird das Ausgabesignal PSOX der ersten
PSO-Schaltung 130&sub1; von dem Pegel "L" zu dem Pegel "H"
invertiert. In diesem Fall wird, da der LSI 101 bezeichnet
ist und das LSI-Auswahlsignal LSS logisch "0" ist, das
Pinabtast-
(PSO) Signal -SO von dem Pegel "H" zu dem Pegel "L"
invertiert. Der Komparator 212 detektiert die Inversion des
Pegels des PSO-Signals, vergleicht bei der Übereinstimmung
die Erwartungswertdaten, die aus dem Verzeichnis 220 gelesen
wurden, mit der Bezugsspannung und speichert das Ergebnis
auf der Grundlage des Vergleichs im Verzeichnis 230.
-
Gemäß dem Aufbau von Fig. 3 und 4 ist es möglich, da
der Komparator 131 in der PSO-Schaltung 130i enthalten ist
und die LSI-Pinspannung mit der Bezugsspannung verglichen
wird, bevor ihr Spannungsabfall auftritt, den Spannungspegel
genauer zu detektieren als in den Fällen von Fig. 1 und 2.
-
Jedoch tritt ein Problem auf, wenn die Bezugsspannung
jedem LSI 101, 102, 103 des LSI-Systems LSIS von dem Tester
200 zugeführt wird. Da nämlich jede Länge der Verdrahtung,
die jeden LSI und die Verbinderanschlüsse der Platte
verbindet, verschieden ist, tritt zwischen den
Bezugsspannungen, die jedem Komparator der PSO-Schaltungen zugeführt
werden, eine Spannungsdifferenz auf. Als Resultat ergibt
sich ein Problem dahingehend, daß es schwierig ist, die LSI-
Pinspannung auf Grund der Spannungsdifferenz, die zwischen
jedem LSI und den Verbinderanschlüssen der Platte auftritt,
zuverlässig zu detektieren.
-
Figuren 5A und 5B zeigen schematisch einen Aubau des
LSI-Systems gemäß der vorliegenden Erfindung. Figur 5A ist
eine Draufsicht, und Fig. 5B ist eine Schnittansicht längs
der Linie B-B in Fig. 5A.
-
Das dargestellte LSI-System umfaßt eine
Mehrschichtleiterplatte 300 und eine Vielzahl von LSIs 100, die auf der
Mehrschichtleiterplatte montiert sind. Der Aufbau von jedem
LSI 100 ist derselbe wie in Fig. 4 gezeigt, und demzufolge
wird die Erläuterung davon weggelassen. Bezugszeichen 310
bezeichnet eine Bezugsspannungszuführungsschicht, die sich
in Form eines Netzwerkes oder einer Lage innerhalb der
Mehr-Schichtleiterplatte 300 befindet. Ferner bezeichnet
Bezugszeichen
TH ein Durchgangsloch zum elektrischen Verbinden des
Bezugsspannungsanschlusses F des entsprechenden LSI 100 mit
der Bezugsspannungszuführungsschicht 310.
-
Somit ist jede Länge der Verdrahtung, die jeden LST 100
und die Bezugsspannungszuführungsschicht 310 verbindet,
durch jedes Durchgangsloch TH definiert, das eine im
wesentlichen gleiche Länge (Tiefe) hat. Als Resultat ist es
möglich, eine Spannungsdifferenz zwischen jeder
Bezugsspannung, die den LSIs 100 zugeführt wird, weitgehend zu
reduzieren, und demzufolge bei der Messung der
LSI-Pinspannungen durch ein kontaktloses Verfahren jedem LSI eine im
wesentlichen gleiche Bezugsspannung zuzuführen. Ferner ist
es möglich, da die Länge des Durchgangslochs TH im
wesentlichen nur einer Dicke der Schichten entspricht, die über der
Bezugsspannungszuführungsschicht 310 liegen, im Vergleich
zum Stand der Technik einen Spannungsabfall der
Bezugsspannung weitgehend zu verringern. Diese Vorteile tragen zu
einer hochgenauen Messung bei.
-
Figur 6 stellt einen konkreten Schaltungsaufbau der in
Fig. 4 gezeigten PSO-Schaltung 130i dar.
-
In Fig. 6 bezeichnen die Bezugszeichen T1 bis T6 NPN-
Typ-Transistoren; die Bezugszeichen Rc, Rp und RE
Widerstände; und Bezugszeichen 133 eine Vorspannungsschaltung. Die
Transistoren T1 bis T6, die auf der rechten Seite gezeigt
sind, bilden das NOR-Gatter 132, und die Transistoren T1,
T4, T5 und T6, die auf der linken Seite gezeigt sind, bilden
den Komparator 131. Der Komparator 131 und das NOR-Gatter
132 sind jeweils durch ein emittergekoppeltes Logik- (ECL)
Gatter gebildet. Das ECL-Gatter hat eine NOR/OR-Logik.
-
Bei dem Komparator 131 empfängt eine Basis des
Transistors T1 die LSI-Pinspannung VLP, und eine Basis des
Transistors T4 empfängt die Bezugsspannung VREF. Ein Kollektor des
Transistors T4 ist mit einer Basis des Transistors T5
verbunden. Eine Basis des Transistors T6 empfängt eine
Ausgabe der Vorspannungsschaltung 133.
-
Andererseits empfängt bei dem NOR-Gatter 132 eine Basis
des Transistors T3 die Emitterspannung des Transistors T5
des Komparators 131. Eine Basis des Transistors T2 empfängt
das Pinauswahlsignal PSS&sub1;, und eine Basis des Transistors T1
empfängt das Pinauswahlsignal PSS&sub2;. Eine Basis des;
Transistors T4 empfängt eine Ausgabe der
Vorspannungsschaltung 133, und eine Basis des Transistors T6 empfängt eine
andere Ausgabe der Vorspannungsschaltung 133. Ferner ist ein
Kollektor des Transistors T4 mit einer Basis des Transistors
T5 verbunden. Die Emitterspannung des Transistors T5 des
NOR-Gatters 132 sieht die Ausgabe PSOX der PSO-Schaltung
130i vor.
-
Figur 7 ist eine Draufsicht zum Erläutern einer
Anordnung von Komparatoren in dem LSI. In Fig. 7 bezeichnet
Bezugszeichen 500 eine LSI-Packung; Bezugszeichen 510 einen
Chip; Bezugszeichen 520(E) einen LSI-Pin; und Bezugszeichen
530 eine ECL-Gatterzelle.
-
Der Komparator 131, der in jeder PSO-Schaltung 130i des
LSI 100 (101 bis 103) eingesetzt ist, ist durch einen
speziellen Abschnitt der ECL-Gatterzellen 530 gebildet Bei
der vorliegenden Ausführungsform ist der spezielle Abschnitt
in der Nähe der LSI-Pins 520(E) gewählt, wie in Fig. 7 durch
den schraffierten Abschnitt gezeigt. Diese Wahl trägt zu
einer Reduzierung des Spannungsabfalls der LSI-Pinspannung
bei.
-
Zum Schluß wird der Netztest unter Verwendung des LSI-
Systems gemäß der vorliegenden Erfindung unter Bezugnahme
auf Fig. 8 erläutert.
-
In Fig. 8 bezeichnen die Bezugszeichen 101, 102 LSIs;
die Bezugszeichen 101a, 101b, 102a, 102b LSI-Pins; die
Bezugszeichen 124, 125 Gatter; Bezugszeichen 130 die PSO-
Schaltung; und W eine Verdrahtung auf der Platte. Die LSI-
Pins 101a, 102a sind mit der
Bezugsspannungszuführungsschicht
verbunden.
-
Um den Netztest auszuführen, wird zuerst der LSI 101
über das Gatter 124 in einen Ausgangszustand von logisch "1"
oder "0" versetzt. Diese Daten werden dem LSI 102 über das
LSI-Pin 101b, die Verdrahtung W und das LSI-Pin 102b
eingegeben und dem Gatter 125 und der PSO-Schaltung 130
zugeführt. Die PSO-Schaltung 130 vergleicht die
LSI-Pinspannung mit der Bezugsspannung und gibt ein Ergebnis des
Vergleichs an den Tester aus. Andererseits vergleicht auch
die PSO-Schaltung 130 in dem LSI 101 die Ausgabe des Gatters
124 mit der Bezugsspannung. Angenommen, daß sich die
Bezugsspannung innerhalb des Bereiches von -2 V bis -0,5 V ändert
und die Spannungen, die an den LSI-Pins 101a, 102c
auftreten, -0,9 V bzw. -1,2 V betragen, beträgt däe
Spannungsdifferenz zwischen den LSI-Pins 101a, 102a 300 mV.
In diesem Fall wird ein Urteil gefällt, daß der LSI in dem
Zustand "OFFEN" sein kann. Ferner wird bei der Messung der
Spannung, die an dem LSI-Pin 102a auftritt, bei der die
Bezugsspannung innerhalb des Bereiches von -2V bis -0,5 V
geändert und die Ausgabe der PSO-Schaltung 130 nicht
invertiert wird, ein Urteil gefällt, daß das LSI-Pin 102a
mit der Bezugsspannungszuführungsschicht kurzgeschlossen
werden kann.