DE60314948T2

DE60314948T2 - Halbleiterspeicheranordnung

Info

Publication number: DE60314948T2
Application number: DE60314948T
Authority: DE
Inventors: Hitoshi Kawasaki-shi Ikeda
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Semiconductor Ltd
Priority date: 2002-08-28
Filing date: 2003-02-26
Publication date: 2007-10-31
Anticipated expiration: 2023-02-27
Also published as: CN1479314A; KR100826549B1; EP1394806B1; TW200403675A; EP1394806A2; KR20040019850A; EP1394806A3; JP3998539B2; US6741516B2; DE60314948D1; JP2004087048A; CN1258189C; US20040042311A1; TWI262503B

Description

(1) Gebiet der Erfindung
Diese Erfindung betrifft einen Halbleiterspeicher und insbesondere einen Halbleiterspeicher vom Dynamic Random Access Memory (DRAM-) Typ, der eine asynchrone Static Random Access Memory (SRAM-) Schnittstelle besitzt.
(2) Beschreibung des Standes der Technik
Im Dokument US 2002/0034114 wird eine Halbleiterspeichervorrichtung offenbart, in welcher, im Falle dass das Auffrischanforderungssignal RREQ vor dem Signal CE erzeugt wird, ein Auffrischaktivierungssignal REF aktiviert und an einer zeilenbezogenen Auffrischsteuerschaltung 14 angelegt wird.
In den letzten Jahren wurde die Aufmerksamkeit auf DRAMs (Pseudo-SRAMs) gelenkt, die eine asynchrone SRAM-Schnittstelle besitzen, aufgrund eines geringen Energieverbrauchs, der Realisierbarkeit einer hohen Speicherkapazität, der Kostengünstigkeit, und so weiter.
Beispielsweise offenbart das offengelegte japanische Patent mit der Veröffentlichungsnummer 2002-118383 einen synchronen Pseudo-SRAM, der eine Auffrischoperation intern und automatisch durchführt.
7 ist eine Ansicht, welche die Struktur eines herkömmlichen Halbleiterspeichers vom Pseudo-SRAM-Typ zeigt.
Ein Halbleiterspeicher 20 umfasst eine ATD-Erzeugungsschaltung 21, eine REF-Steuerschaltung 22, eine REF-ACT-Vergleichsschaltung 23, Verzögerungsschaltungen 24a und 24b, eine Latchsignal-Erzeugungsschaltung 25, REF-Adressenzähler 26, Eingabepuffer 27, Zeilenadressen-Latchschaltungen 28, Spaltenadressen-Latchschaltungen 29, eine Kernsteuerschaltung 30 und ein Speicherzellenarray 31 (nachfolgend als Kernschaltung bezeichnet).
Die ATD-Erzeugungsschaltung 21 erkennt eine Änderung in einem externen Signal (/CE, /WE, /OE oder ADD) und erzeugt ein aktives Anforderungssignal atdpz, das beispielsweise bezeichnend ist für eine Schreib-/Leseanforderung. In diesem Fall sind /CE, /WE, /OE und ADD Chipfreigabesignale, Schreibfreigabesignale, Ausgabefreigabesignale beziehungsweise Adresssignale, und sind externe Signale.
Die REF-Steuerschaltung 22 umfasst einen Timer (nicht gezeigt) und erzeugt ein Auffrischanforderungssignal srtz zum periodischen Durchführen einer Auffrischoperation.
Die REF-ACT Vergleichsschaltung 23 vergleicht ein Auffrischanforderungssignal srtz und ein aktives Anforderungssignal atdpz. Wenn das Auffrischanforderungssignal srtz vor dem aktiven Anforderungssignal atdpz eingegeben wurde, dann gibt die REF-ACT-Vergleichsschaltung 23 ein Anforderungssignal refpz zum Ausführen einer Auffrischung aus. Wenn das aktive Anforderungssignal atdpz vor dem Auffrischanforderungssignal srtz eingegeben wurde, dann gibt die REF-ACT-Vergleichsschaltung 23 ein aktives Ausführungsanforderungssignal actpz aus.
Die Verzögerungsschaltungen 24a und 24b verzögern ein aktives Ausführungsanforderungssignal actpz beziehungsweise ein Anforderungssignal refpz zum Ausführen einer Auffrischung um eine Zeit, die genommen wird, um eine interne Adresse in der Kernschaltung 31 zu definieren.
Die Latchsignal-Erzeugungsschaltung 25 gibt ein Importsignal ealz für eine externe Adresse in Antwort auf ein aktives Ausführungsanforderungssignal actpz aus und gibt ein Importsignal ialz für eine Auffrischadresse in Antwort auf ein Anforderungssignal refpz zum Ausführen einer Auffrischung aus.
Die REF-Adressenzähler 26 zählen hoch, um automatisch eine Auffrischadresse rfa##z zu erzeugen.
Ein Adresssignal ADD, das durch eine aktive Anforderung spezifiziert ist, wird von außen in die Eingabepuffer 27 eingegeben und die Eingabepuffer 27 geben es als eine externe Adresse a##z aus.
Die Zeilenadressen-Latchschaltungen 28 spezifizieren eine Zeilenadresse in der Richtung von Wortleitungen (nicht gezeigt) in der Kernschaltung 31.
Die Spaltenadressen-Latchschaltungen 29 spezifizieren eine Spaltenadresse in der Richtung von Spaltenleitungen (nicht gezeigt) in der Kernschaltung 31.
Die Kernsteuerschaltung 30 steuert die Kernschaltung 31 mit einem Kernsteuersignal corez.
Die Kernschaltung 31 ist ein Speicherzellenarray vom DRAM-Typ.
8 ist ein Schaltungsdiagramm einer herkömmlichen REF-ACT-Vergleichsschaltung.
Die REF-ACT Vergleichsschaltung 23 umfasst Inverter 300 bis einschließlich 310, HAND-Schaltungen 320 bis einschließlich 329, einen Pulsbreitenausweitungsabschnitt 330 und Verzögerungsschaltungen 331 bis einschließlich 333. Die NAND Schaltungen 321 und 322, 323 und 324, 325 und 326, und 327 und 328 bilden Flip-Flops FF10, FF11, FF12 beziehungsweise FF13. Ein aktives Anforderungssignal atdpz wird über den Inverter 300 in den Pulsbreitenausweitungsabschnitt 330 eingegeben. Die Pulsbreite des aktiven Anforderungssignals atdpz wird hier ausgedehnt, so dass sich eine Periode, während der das aktive Anforderungssignal atdpz auf dem hohen Level (H-Level) ist, an eine Periode anpasst, während der ein Kernsteuersignal corez, das von der Kernsteuerschaltung 30 ausgegeben wird, auf dem H-Level ist, und wird in einen Eingabeanschluss der NAND-Schaltung 320 eingegeben. Das Kernsteuersignal corez wird über den Inverter 301 in den anderen Eingabeanschluss der NAND-Schaltung 320 eingegeben.
Ein Auffrischanforderungssignal srtz wird über den Inverter 302 in einen Eingabeanschluss der NAND-Schaltung 321 eingegeben, die im Flip-Flop FF10 enthalten ist, und eine Ausgabe aus der NAND-Schaltung 321 wird in einen Eingabeanschluss der NAND-Schaltung 324 eingegeben, die im Flip-Flop FF11 enthalten ist. Eine Ausgabe aus der NAND-Schaltung 324 wird als ein Anforderungssignal refpz zum Ausführen einer Auffrischung über den Inverter 303 ausgegeben. Außerdem wird eine Ausgabe aus dem Inverter 303 durch die Verzögerungsschaltung 331 verzögert und wird über den Inverter 304 in einen Eingabeanschluss der NAND-Schaltung 322 eingegeben, die im Flip-Flop FF10 enthalten ist.
Des Weiteren wird die Ausgabe aus dem Inverter 303 über den Inverter 305 in einen Eingabeanschluss der NAND-Schaltung 325 eingegeben, die im Flip-Flop FF12 enthalten ist. Das Kernsteuersignal corez, das aus der Kernsteuerschaltung 30 ausgegeben wird, wird in einen Eingabeanschluss der anderen NAND-Schaltung 326 eingegeben, die im Flip-Flop FF12 enthalten ist. Eine Ausgabe aus der NAND-Schaltung 325, die eine Ausgabe aus dem Flip-Flop FF12 ist, wird als ein Auffrischausführungssignal refz über die Inverter 306 und 307 ausgegeben. Außerdem wird eine Ausgabe aus dem Inverter 306 in einen Eingabeanschluss der NAND-Schaltung 329 eingegeben.
Das aktive Anforderungssignal atdpz wird über den Inverter 308 in die Verzögerungsschaltung 332 eingegeben, wird durch die Verzögerungsschaltung 332 verzögert und wird in einen Eingabeanschluss der NAND-Schaltung 327 eingegeben, die im Flip-Flop FF13 enthalten ist. Eine Ausgabe aus der NAND-Schaltung 327, welche eine Ausgabe aus dem Flip-Flop FF13 ist, wird in den anderen Eingabeanschluss der NAND-Schaltung 329 eingegeben. Eine Ausgabe aus der NRND-Schaltung 329 wird über den Inverter 309 als ein aktives Ausführungsanforderungssignal actpz ausgegeben. Außerdem wird eine Ausgabe aus dem Inverter 309 in die Verzögerungsschaltung 333 eingegeben, wird dort verzögert und wird über den Inverter 310 in einen Eingabeanschluss der NAND-Schaltung 328 eingegeben, die im Flip-Flop FF13 enthalten ist.
Die Verzögerungsschaltung 331, der Inverter 304 und das Flip-Flop FF10, die in 8 gezeigt sind, werden verwendet, um eine vorbestimmte Pulsbreite zu erhalten. Das gleiche gilt für die Verzögerungsschaltung 333, den Inverter 310 und das Flip-Flop FF13.
Nun wird eine Operation im herkömmlichen Halbleiterspeicher 20 mit den 7 und 8 beschrieben werden.
9 ist ein Timingdiagramm zum Beschreiben einer Operation, die im herkömmlichen Halbleiterspeicher in dem Fall durchgeführt wird, in dem eine Auffrischoperation vor einer aktiven Operation durchgeführt wird.
Jeder Pfeil in 9 zeigt ein Signal, welches sich in Antwort auf das Ansteigen oder Abfallen eines anderen Signals verändert.
Wenn beispielsweise ein Chipfreigabesignal /CE, welches ein externes Signal ist, in die ATD-Erzeugungsschaltung 21 eingegeben wird, erzeugt die ATD-Erzeugungsschaltung 21 ein aktives Anforderungssignal atdpz. Wie in 9 gezeigt erzeugt die REF-Steuerschaltung 22 in diesem Fall ein Auffrischanforderungssignal srtz bevor das aktive Anforderungssignal atdpz erzeugt wird. Das Auffrischanforderungssignal srtz und das aktive Anforderungssignal atdpz werden in die REF-ACT-Vergleichsschaltung 23 eingegeben.
Das Auffrischanforderungssignal srtz ist auf dem H-Level, so dass ein Potential an einem Eingabeanschluss der NAND-Schaltung 324, die im Flip-Flop FF11 in der REF-ACT-Vergleichsschaltung 23 enthalten ist, den H-Level erlangt. Wenn das Auffrischanforderungssignal srtz auf den H-Level geht, sind das aktive Anforderungssignal atdpz und ein Kernsteuersignal corez auf dem niedrigen Level (L-Level). Demzufolge erlangt ein Potential an einem Eingabeanschluss der NAND-Schaltung 323, die im Flip-Flop FF11 enthalten ist, den L-Level. Daher geht eine Ausgabe aus dem Flip-Flop FF11 auf den L-Level und ein Anforderungssignal refpz zum Ausführen einer Auffrischung geht auf den H-Level.
Wenn das Anforderungssignal refpz zum Ausführen einer Auffrischung auf den H-Level geht, erzeugt die Latchsignal-Erzeugungsschaltung 25 ein Importsignal ialz für eine Auffrischadresse. Dann wird eine Auffrischadresse rfa##z von den REF-Adressenzählern 26 importiert, und eine Zeilenadresse ra##z, wo die Kernsteuerschaltung 30 Daten auffrischt, wird spezifiziert.
Außerdem wird das Anforderungssignal refpz zum Ausführen einer Auffrischung durch die Verzögerungsschaltung 24b um eine Zeit verzögert, die genommen wird, um die Zeilenadresse ra##z in der Kernschaltung 31 zu definieren, und wird in die Kernsteuerschaltung 30 eingegeben. Wenn die Kernsteuerschaltung 30 das verzögerte Anforderungssignal refpz zum Ausführen einer Auffrischung empfängt, gibt sie das Kernsteuersignal corez aus, um Daten aufzufrischen, die in Speicherzellen (nicht gezeigt) in der Kernschaltung 31 gespeichert werden, welche durch die Zeilenadresse ra##z spezifiziert werden.
Daten, welche in Speicherzellen gespeichert sind, die mit jeder der Wortleitungen (nicht gezeigt) in der Kernschaltung 31 verbunden sind, werden im Block aufgefrischt, so dass keine Notwendigkeit besteht, eine Spaltenadresse ca##z zu spezifizieren. Nur eine Zeilenadresse ra##z sollte spezifiziert werden.
Wie in 9 gezeigt wird angenommen, dass das aktive Anforderungssignal atdpz durch das Chipfreigabesignal /CE auf den H-Level geht, genau nachdem das Auffrischanfor derungssignal srtz erzeugt wurde. Wenn eine Auffrischoperation durchgeführt wird und das Kernsteuersignal corez auf dem H-Level ist, werden ein Auffrischausführungssignal refz und ein aktives Ausführungsanforderungssignal actpz auf dem H-Level beziehungsweise dem L-Level gehalten, wie aus 8 zu entnehmen ist. Wenn das Anforderungssignal refpz zum Ausführen einer Auffrischung auf den L-Level geht und das Kernsteuersignal corez auf den L-Level geht, geht eine Ausgabe aus dem Flip-Flop FF12 auf den L-Level, wenn das Kernsteuersignal corez abfällt. Beide Eingabeanschlüsse der NAND-Schaltung 329 gehen auf den H-Level. Demzufolge geht das aktive Ausführungsanforderungssignal actpz auf den H-Level. Wenn das aktive Ausführungsanforderungssignal actpz auf den H-Level geht, gibt die Latchsignal-Erzeugungsschaltung 25 ein Importsignal ealz für eine externe Adresse aus. Demzufolge wird eine externe Adresse a##z von den Eingabepuffern 27 in die Zeilenadressen-Latchschaltungen 28 und die Spaltenadressen-Latchschaltungen 29 importiert. Außerdem wird das aktive Ausführungsanforderungssignal actpz durch die Verzögerungsschaltung 24a um eine Zeit tA verzögert, die zum Definieren einer Adresse genommen wird. Dann wird das Kernsteuersignal corez auf den H-Level gesetzt und es wird auf eine Speicherzelle (nicht gezeigt) zugegriffen, die durch eine Zeilenadresse ra##z und eine Spaltenadresse ca##z spezifiziert ist, um eine aktive Operation durchzuführen, wie z.B. Schreiben oder Lesen.
10 ist ein Timingdiagramm zum Beschreiben einer Operation, die im herkömmlichen Halbleiterspeicher in dem Fall durchgeführt wird, in dem eine aktive Operation vor einer Auffrischoperation durchgeführt wird.
Jeder Pfeil in 10 zeigt ein Signal, das sich in Antwort auf das Ansteigen oder Abfallen eines anderen Signals verändert.
Wenn beispielsweise ein Chipfreigabesignal /CE, welches ein externes Signal ist, in die ATD-Erzeugungsschaltung 21 eingegeben wird, erzeugt die ATD-Erzeugungsschaltung 21 ein aktives Anforderungssignal atdpz. Wie in 10 gezeigt erzeugt die ATD-Erzeugungsschaltung 21 in diesem Fall das aktive Anforderungssignal atdpz, bevor ein Auffrischanforderungssignal srtz erzeugt wird. Das Auffrischanforderungssignal srtz, das aktive Anforderungssignal atdpz und ein Kernsteuersignal corez werden in die REF-ACT-Vergleichsschaltung 23 eingegeben.
Wenn das aktive Anforderungssignal atdpz in die REF-ACT-Vergleichsschaltung 23 eingegeben wird, erlangt ein Potential an einem Eingabeanschluss der NAND-Schaltung 323, die im Flip-Flop FF11 enthalten ist, das in 8 gezeigt ist, den H-Level. Zu diesem Zeitpunkt erlangt ein Potential an einem Eingabeanschluss der NAND-Schaltung 324, die im Flip-Flop FF11 enthalten ist, den L-Level, so dass eine Ausgabe aus dem Flip-Flop FF11 auf den H-Level geht. Demzufolge wird ein Anforderungssignal refpz zum Ausführen einer Auffrischung auf dem L-Level gehalten und ein aktives Ausführungsanforderungssignal actpz geht auf den H-Level.
Wenn das aktive Ausführungsanforderungssignal actpz auf den H-Level geht, erzeugt die Latchsignal-Erzeugungsschaltung 25 ein Importsignal ealz für eine externe Adresse. Demzufolge wird eine externe Adresse a##z vom Eingabepuffer 27 importiert. Die Zeilenadressen-Latchschaltungen 28 und die Spaltenadressen-Latchschaltungen 29 spezifizieren eine Zeilenadresse ra##z beziehungsweise eine Spaltenadresse ca##z. Außerdem wird das aktive Ausführungsanforderungssignal actpz durch die Verzögerungsschaltung 24a um eine Zeit tA verzögert, die genommen wird, um eine interne Adresse in der Kernschaltung 31 zu definieren, und wird in die Kernsteuerschaltung 30 eingegeben. Wenn die Kernsteuerschaltung 30 das aktive Ausführungsanforderungssignal actpz empfängt, erzeugt sie das Kernsteuersignal corez und greift auf eine Speicherzelle (nicht gezeigt) in der Kernschaltung 31 zu, welche durch die Zeilenadresse ra##z und die Spaltenadresse ca##z spezifiziert wird, um eine aktive Operation durchzuführen, wie z.B. Lesen oder Schreiben.
Wie in 10 gezeigt, wenn die aktive Operation abgeschlossen ist und das Kernsteuersignal corez auf den L-Level geht, geht das Auffrischanforderungssignal refpz auf den H-Level, synchron mit dem Abfallen des Kernsteuersignals corez. Wenn das Anforderungssignal refpz zum Ausführen einer Auffrischung auf den H-Level geht, gibt die Latchsignal-Erzeugungsschaltung 25 ein Importsignal ialz für eine Auffrischadresse aus. Demzufolge importieren die Zeilenadressen-Latchschaltungen 28 eine Auffrischadresse rfa##z von den REF-Adressenzählern 26, um ein Zeilenadresse ra##z zu spezifizieren.
Außerdem wird das Anforderungssignal refpz zum Ausführen einer Auffrischung durch die Verzögerungsschaltung 24b um eine Zeit (tA) verzögert, die genommen wird, um eine interne Adresse in der Kernschaltung 31 zu definieren, und wird in die Kernsteuerschaltung 30 eingegeben. Wenn die Kernsteuerschaltung 30 das verzögerte Anforderungssignal refpz zum Ausführen einer Auffrischung empfängt, gibt sie das Kernsteuersignal corez aus, um Daten aufzufrischen, die in Speicherzellen (nicht gezeigt) in der Kernschaltung 31 gespeichert sind, welche durch die Zeilenadresse spezifiziert werden.
Wie oben angegeben werden mit dem herkömmlichen Halbleiterspeicher 20 eine Anforderung für eine aktive Operation, wie z.B. Schreiben oder Lesen, und eine Anforderung für eine Auffrischoperation verglichen. Wenn die Anforderung für eine Auffrischoperation vor der Anforderung für eine aktive Operation gemacht wurde, wird die Auffrischoperation ausgewählt, und dann wird eine Auffrischadresse importiert.
Das heißt, es gibt eine Verzögerungszeit tA zwischen der Auswahl der Auffrischoperation und der Definition einer internen Adresse in der Kernschaltung 31. Dies verzögert die Auffrischoperation. Daher wird auch die aktive Operation, die nach der Auffrischoperation durchzuführen ist, verzögert.
ZUSAMMENFASSUNG DER ERFINDUNG
Die vorliegende Erfindung wurde unter den Hintergrundumständen wie oben beschrieben gemacht. Eine Aufgabe der vorliegenden Erfindung ist einen Halbleiterspeicher bereitzustellen, der eine Auffrischzeit verkürzen kann.
Um die obige Aufgabe zu lösen wird ein dynamischer Halbleiterspeicher bereitgestellt, der eine asynchrone statische Halbleiterspeicherschnittstelle besitzt. Dieser Halbleiterspeicher umfasst eine erste Vergleichsschaltung zum Vergleichen eines Auffrischanforderungssignals, das intern zum Durchführen einer Auffrischoperation erzeugt wird, und eines aktiven Anforderungssignals, das von außen eingegeben wird, zum Durchführen einer aktiven Operation und zum sofortigen Ausgeben eines Importsignals für eine Auffrischadresse, in dem Fall, in dem das Auffrischanforderungssignal vor dem aktiven Anforderungssignal erzeugt wurde, und eine zweite Vergleichsschaltung zum Vergleichen eines verzögerten Auffrischanforderungssignals, das durch Verzögern des Auffrischanforderungssignals um eine vorbestimmte Zeit erhalten wird, und des aktiven Anforderungssignals, zum Ausgeben eines Anforderungssignals zum Ausführen einer Auffrischung, in dem Fall, in dem das verzögerte Auffrischanforderungssignal vor dem aktiven Anforderungssignal eingegeben wurde, und zum Ausgeben eines aktiven Ausführungsanforderungssignals, in dem Fall, in dem das ak tive Anforderungssignal vor dem verzögerten Auffrischsignal eingegeben wurde.
Die obige und andere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden aus der nachfolgenden Beschreibung deutlich werden, wenn sie in Verbindung mit den beigefügten Zeichnungen gelesen wird, welche bevorzugte Ausführungsbeispiele der vorliegenden Erfindung beispielhaft illustrieren.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
1 ist eine Ansicht, welche die Struktur eines Halbleiterspeichers gemäß einem Ausführungsbeispiel der vorliegenden Erfindung zeigt.
2 ist ein Schaltungsdiagramm einer REF-ACT-Vergleichsschaltung für Adressen.
3 ist ein Schaltungsdiagramm einer REF-ACT Vergleichsschaltung für Befehle.
4 ist ein Timingdiagramm zum Beschreiben einer Operation, die in dem Halbleiterspeicher gemäß dem Ausführungsbeispiel der vorliegenden Erfindung durchgeführt wird, in dem Fall, in dem eine Auffrischoperation vor einer aktiven Operation durchgeführt wird.
5 ist ein Timingdiagramm zum Beschreiben einer Operation, die im Halbleiterspeicher gemäß dem Ausführungsbeispiel der vorliegenden Erfindung durchgeführt wird, in dem Fall, in dem eine aktive Operation vor einer Auffrischoperation durchgeführt wird.
6 ist ein Timingdiagramm, in welchem ein aktives Anforderungssignal zwischen einem Auffrischanforderungssignal und einem verzögerten Auffrischanforderungssignal eingegeben wird.
7 ist eine Ansicht, welche die Struktur eines herkömmlichen Halbleiterspeichers vom Pseudo-SRAM-Typ zeigt.
8 ist ein Schaltungsdiagramm einer herkömmlichen REF-ACT-Vergleichsschaltung.
9 ist ein Timingdiagramm zum Beschreiben einer Operation, die im herkömmlichen Halbleiterspeicher durchgeführt wird, in dem Fall, in dem eine Auffrischoperation vor einer aktiven Operation durchgeführt wird.
10 ist ein Timingdiagramm zum Beschreiben einer Operation, die im herkömmlichen Halbleiterspeicher durchgeführt wird, in dem Fall, in dem eine aktive Operation vor einer Auffrischoperation durchgeführt wird.
BESCHREIBUNG DES BEVORZUGTEN AUSFÜHRUNGSBEISPIELS
Ein Ausführungsbeispiel der vorliegenden Erfindung wird nun mit Bezugnahme auf die Zeichnungen beschrieben werden.
1 ist eine Ansicht, welche die Struktur eines Halbleiterspeichers gemäß einem Ausführungsbeispiel der vorliegenden Erfindung zeigt.
Ein Halbleiterspeicher 1 umfasst eine ATD-Erzeugungsschaltung 2, eine REF-Steuerschaltung 3, REF-ACT-Vergleichsschaltungen 4a und 4b, Verzögerungsschaltungen 5a bis einschließlich 5c, eine Latchsignal-Erzeugungsschaltung 6, REF-Adressenzähler 7, Eingabepuffer 8, Zeilenadressen-Latchschaltungen 9, Spaltenadressen-Latchschaltungen 10, eine Kernsteuerschaltung 11 und ein Speicherzellenarray (Kernschaltung) 12, und besitzt eine DRAM-Struktur mit einer asynchronen SRAM-Schnittstelle, in welcher eine Auffrischoperation intern und automatisch durchgeführt wird.
Die ATD-Erzeugungsschaltung 2 erkennt eine Änderung in einem externen Signal (/CE, /WE, /OE oder ADD) und erzeugt ein aktives Anforderungssignal atdpz, das beispielsweise für eine Schreib-/Leseanforderung bezeichnend ist.
In diesem Fall sind /CE, /WE, /OE und ADD ein Chipfreigabesignal, ein Schreibfreigabesignal, ein Ausgabefreigabesignal beziehungsweise ein Adresssignal.
Die REF-Steuerschaltung 3 umfasst einen Timer (nicht gezeigt) und erzeugt periodisch ein Auffrischanforderungssignal srtz.
Die REF-ACT-Vergleichsschaltung 4a für Adressen vergleicht ein Auffrischanforderungssignal srtz und ein aktives Anforderungssignal atdpz. Wenn das Auffrischanforderungssignal srtz vor dem aktiven Anforderungssignal atdpz eingegeben wurde, dann gibt die REF-ACT-Vergleichsschaltung 4a für Adressen sofort ein Importsignal ialz für eine Auffrischadresse an die Zeilenadressen-Latchschaltungen 9 aus.
Die REF-ACT-Vergleichsschaltung 4b für Befehle vergleicht ein verzögertes Auffrischanforderungssignal srtdz, das durch Verzögern eines Auffrischanforderungssignals srtz erhalten wird, und ein aktives Anforderungssignal atdpz. Wenn das verzögerte Auffrischanforderungssignal srtdz vor dem aktiven Anforderungssignal atdpz eingegeben wurde, dann gibt die REF-ACT-Vergleichsschaltung 4b für Befehle ein Anforderungssignal refpz zum Ausführen einer Auffrischung aus. Wenn das aktive Anforderungssignal atdpz vor dem verzögerten Auffrischanforderungssignal srtdz eingegeben wurde, dann gibt die REF-ACT-Vergleichsschaltung 4b für Befehle ein aktives Ausführungsanforderungssignal actpz aus.
Die Verzögerungsschaltung 5a verzögert ein Auffrischanforderungssignal srtz um eine Zeit, die genommen wird, um eine interne Adresse in der Kernschaltung 12 zu definieren.
Die Verzögerungsschaltung 5b verzögert ein Kernsteuersignal corez, um ein verzögertes Kernsteuersignal coredz zu erzeugen.
Die Verzögerungsschaltung 5c verzögert ein aktives Ausführungsanforderungssignal actpz um eine Zeit, die ge nommen wird, um eine interne Adresse in der Kernschaltung 12 zu definieren.
Die Latchsignal-Erzeugungsschaltung 6 empfängt ein aktives Ausführungsanforderungssignal actpz und gibt ein Importsignal ealz für eine externe Adresse aus, um die externe Adresse eines Speichers zu importieren, auf den zugegriffen werden soll.
Die REF-Adressenzähler 7 zählen hoch, um automatisch eine Auffrischadresse rfa##z zu erzeugen.
Ein Adresssignal ADD, das durch eine aktive Anforderung spezifiziert wird, wird von außen in die Eingabepuffer 8 eingegeben, und die Eingabepuffer 8 geben es als eine externe Adresse a##z aus.
Die Zeilenadressen-Latchschaltungen 9 empfangen ein Importsignal ialz für eine Auffrischadresse oder ein Importsignal ealz für eine externe Adresse, wählen eine Auffrischadresse rfa##z oder eine externe Adresse a##z aus, und spezifizieren sie als eine Zeilenadresse ra##z in der Richtung von Wortleitungen (nicht gezeigt) in der Kernschaltung 12.
Die Spaltenadressen-Latchschaltungen 10 empfangen ein Importsignal ealz für eine externe Adresse, importieren eine externe Adresse a##z, und spezifizieren eine Spaltenadresse ca##z in der Richtung von Spaltenleitungen (nicht gezeigt).
Die Kernsteuerschaltung 11 empfängt ein Anforderungssignal refpz zum Ausführen einer Auffrischung oder ein aktives Ausführungsanforderungssignal actpz, und erzeugt ein Kernsteuersignal corez zum Zugreifen auf die Kernschaltung 12. Das Kernsteuersignal corez wird sowohl an die REF-ACTvergleichsschaltung 4a für Adressen als auch an die REF-ACT-Vergleichsschaltung 4b für Befehle gesendet, über die Verzögerungsschaltung 5b.
Die Kernschaltung 12 ist ein Speicherzellenarray vom DRAM-Typ.
Der Halbleiterspeicher 1 gemäß dem Ausführungsbeispiel der vorliegenden Erfindung ist gekennzeichnet durch die zwei REF-ACT-Vergleichsschaltungen, das heißt, durch die REF-ACT-Vergleichsschaltung 4a für Adressen und die REF-ACT-Vergleichsschaltung 4b für Befehle.
Nun wird die Struktur der REF-ACT-Vergleichsschaltungen 4a und 4b beschrieben werden.
2 ist ein Schaltungsdiagramm der REF-ACT-Vergleichsschaltung für Adressen.
Die REF-ACT-Vergleichsschaltung 4a umfasst Inverter 100 bis einschließlich 106, HAND-Schaltungen 110 bis einschließlich 116, einen Pulsbreitenausweitungsabschnitt 120 und Verzögerungsschaltungen 121 und 122. Die NAND-Schaltungen 113 und 114 bilden ein Flip-Flop FF1 und die NAND-Schaltungen 115 und 116 bilden ein Flip-Flop FF2. Das Flip-Flop FF2 besitzt die Funktion des Vergleichens einer aktiven Anforderung und einer Auffrischanforderung. Ein aktives Anforderungssignal atdpz wird über den Inverter 100 in den Pulsbreitenausweitungsabschnitt 120 eingegeben. Die Pulsbreite des aktiven Anforderungssignals atdpz wird hier ausgeweitet, so dass sich eine Periode, während der das aktive Anforderungssignal atdpz auf dem H-Level ist, an eine Periode anpassen wird, während der ein Kernsteuersignal corez, das von der Kernsteuerschaltung 11 ausgegeben wird, auf dem H-Level ist. Dann wird das aktive Anforderungssignal atdpz in einen Eingabeanschluss der NAND-Schaltung 110 eingegeben. Andererseits wird das Kernsteuersignal corez in den anderen Eingabeanschluss der NAND-Schaltung 110 über den Inverter 101 eingegeben.
Ein Auffrischanforderungssignal srtz wird über den Inverter 102 in einen Eingabeanschluss der NAND-Schaltung 112 eingegeben. Ein Importsignal ialz für eine Auffrischadresse wird durch die Verzögerungsschaltung 122 verzögert und wird in einen Eingabeanschluss der NAND-Schaltung 111 eingegeben. Ein Auffrischausführungssignal refz wird über den Inverter 103 in den anderen Eingabeanschluss der NAND-Schaltung 111 eingegeben. Eine Ausgabe aus der NAND-Schaltung 111 wird in den anderen Eingabeanschluss der NAND-Schaltung 112 eingegeben. Eine Ausgabe aus der NAND-Schaltung 112 wird über den Inverter 104 in einen Eingabeanschluss der NAND-Schaltung 113 eingegeben, die im Flip-Flop FF1 enthalten ist. Eine Ausgabe aus der NAND-Schaltung 113 wird in einen Eingabeanschluss der NAND-Schaltung 116 eingegeben, die im Flip-Flop FF2 enthalten ist. Eine Ausgabe aus der NAND-Schaltung 116, die vom Flip-Flop FF2 ausgegeben wird, wird über den Inverter 105 als das Importsignal ialz für eine Auffrischadresse ausgegeben. Außerdem wird eine Ausgabe aus dem Inverter 105 durch die Verzögerungsschaltung 121 verzögert und wird über den Inverter 106 in einen Eingabeanschluss der NAND-Schaltung 114 eingegeben, die im Flip-Flop FF1 enthalten ist.
Die Verzögerungsschaltung 121, der Inverter 106 und das Flip-Flop FF1, die in 2 gezeigt sind, werden verwendet, um eine vorbestimmte Pulsbreite zu erhalten.
Die Details der Funktion und Operation der REF-ACT-Vergleichsschaltung 4a, welche die obige Struktur besitzt, werden später beschrieben werden.
3 ist ein Schaltungsdiagramm der REF-ACT-Vergleichsschaltung für Befehle.
Die REF-ACT-Vergleichsschaltung 4b umfasst Inverter 200 bis einschließlich 210, NAND-Schaltungen 220 bis einschließlich 229, einen Pulsbreitenausweitungsabschnitt 230 und Verzögerungsschaltungen 231 bis einschließlich 233. Die HAND-Schaltungen 221 und 222, 223 und 224, 225 und 226, und 227 und 228 bilden Flip-Flops FF3, FF4, FF5 beziehungsweise FF6. Das Flip-Flop FF4 hat die Funktion eines Vergleichens einer aktiven Anforderung und einer Auffrischanforderung. Ein aktives Anforderungssignal atdpz wird über den Inverter 200 in den Pulsbreitenausweitungsabschnitt 230 eingegeben. Die Pulsbreite des aktiven Anforderungssignals atdpz wird hier so ausgeweitet, dass sich eine Periode, während welcher das aktive Anforderungssignal atdpz auf dem H-Level ist, an eine Periode anpassen wird, während welcher ein verzögertes Kernsteuersignal coredz, das von der Kernsteuerschaltung 11 ausgegeben wird und das durch die Verzögerungsschaltung 5b, die in 1 gezeigt ist, verzögert wird, auf dem H-Level ist. Dann wird das aktive Anforderungssignal atdpz in einen Eingabeanschluss der NAND-Schaltung 220 eingegeben. Andererseits wird das verzögerte Kernsteuersignal coredz über den Inverter 201 in den anderen Eingabeanschluss der NAND-Schaltung 220 eingegeben.
Ein verzögertes Auffrischanforderungssignal srtdz, welches durch die Verzögerungsschaltung 5a, die in 1 gezeigt ist, verzögert wird, wird über den Inverter 202 in einen Eingabeanschluss der NAND-Schaltung 221, die im Flip-Flop FF3 enthalten ist, eingegeben. Eine Ausgabe aus der NAND-Schaltung 221 wird in einen Eingabeanschluss der NAND-Schaltung 224 eingegeben, die im Flip-Flop FF4 enthalten ist. Eine Ausgabe aus der NAND-Schaltung 224, welche eine Ausgabe aus dem Flip-Flop FF4 ist, wird über den Inverter 203 als ein Anforderungssignal refpz zum Ausführen einer Auffrischung ausgegeben. Außerdem wird eine Ausgabe aus dem Inverter 203 durch die Verzögerungsschaltung 231 verzögert und wird über den Inverter 204 in einen Eingabeanschluss der NAND-Schaltung 222 eingegeben, die im Flip-Flop FF3 enthalten ist.
Die Ausgabe aus dem Inverter 203 wird auch über den Inverter 205 in einen Eingabeanschluss der NAND-Schaltung 225 eingegeben, die im Flip-Flop FF5 enthalten ist. Ein Kernsteuersignal corez, das aus der Kernsteuerschaltung 11 ausgegeben wird, wird in einen Eingabeanschluss der NAND-Schaltung 226 eingegeben, die im Flip-Flop FF5 enthalten ist. Eine Ausgabe aus der NAND-Schaltung 225, die aus dem Flip-Flop FF5 ausgegeben wird, wird über die Inverter 206 und 207 als ein Auffrischausführungssignal refz ausgegeben. Außerdem wird eine Ausgabe aus dem Inverter 206 in einen Eingabeanschluss der NAND-Schaltung 229 eingegeben.
Das obige Auffrischausführungssignal refz ist ein Signal, welches während einer Auffrischoperation auf dem H-Level ist.
Das aktive Anforderungssignal atdpz wird über den Inverter 208 in die Verzögerungsschaltung 232 eingegeben, wird durch die Verzögerungsschaltung 232 verzögert und wird in einen Eingabeanschluss der NAND-Schaltung 227 eingegeben, die im Flip-Flop FF6 enthalten ist. Eine Ausgabe aus der NAND-Schaltung 227, die aus dem Flip-Flop FF6 ausgegeben wird, wird in den anderen Eingabeanschluss der NAND-Schaltung 229 eingegeben. Eine Ausgabe aus der NAND-Schaltung 229 wird über den Inverter 209 als ein aktives Ausführungsanforderungssignal actpz ausgegeben. Außerdem wird eine Ausgabe aus dem Inverter 209 in die Verzögerungsschaltung 233 eingegeben, wird durch die Verzögerungsschaltung 233 verzögert und wird über den Inverter 210 in einen Eingabeanschluss der NAND-Schaltung 228 eingegeben, die im Flip-Flop FF6 enthalten ist.
Die Verzögerungsschaltung 231, der Inverter 204 und das Flip-Flop FF3, die in 3 gezeigt sind, werden verwendet, um eine vorbestimmte Pulsbreite zu erhalten. Das gleiche gilt für die Verzögerungsschaltung 233, den Inverter 210 und das Flip-Flop FF6.
Die Struktur der REF-ACT-Vergleichsschaltung 4b für Befehle im Halbleiterspeicher 1 gemäß dem Ausführungsbeispiel der vorliegenden Erfindung ist die gleiche wie die der herkömmlichen REF-ACT-Vergleichsschaltung 23, die in 8 gezeigt ist. Mit der REF-ACT-Vergleichsschaltung 4b wird jedoch ein verzögertes Auffrischanforderungssignal srtdz, das durch Verzögern eines Auffrischanforderungssignals srtz erhalten wird, um eine Zeit, die genommen wird, um eine interne Adresse für eine Auffrischoperation zu definieren, anstelle des Auffrischanforderungssignals srtz eingegeben. Des Weiteren wird ein verzögertes Kernsteuersignal coredz, das durch Verzögern eines Kernsteuersignals corez erhalten wird, um eine Zeit, die genommen wird, um eine interne Adresse für eine Auffrischoperation zu definieren, anstelle des Kernsteuersignals corez in den Inverter 201 eingegeben.
Nun wird eine Operation, die im Halbleiterspeicher 1 gemäß dem Ausführungsbeispiel der vorliegenden Erfindung durchgeführt wird, durch die Verwendung der 1 bis einschließlich 3 beschrieben werden.
4 ist ein Timingdiagramm zum Beschreiben einer Operation, die im Halbleiterspeicher gemäß dem Ausführungsbeispiel der vorliegenden Erfindung durchgeführt wird, in dem Fall, in dem eine Auffrischoperation vor einer aktiven Operation durchgeführt wird.
Jeder Pfeil in 4 zeigt ein Signal, welches sich in Antwort auf das Ansteigen oder das Abfallen eines anderen Signals ändert.
Wenn beispielsweise ein Chipfreigabesignal /CE, welches ein externes Signal ist, in die ATD-Erzeugungsschaltung 2 eingegeben wird, erzeugt die ATD-Erzeugungsschaltung 2 ein aktives Anforderungssignal atdpz. Wie in 4 gezeigt erzeugt die REF-Steuerschaltung 3 in diesem Fall ein Auffrischanforderungssignal srtz und ein verzögertes Auffrischanforderungssignal srtdz, bevor das aktive Anforderungssignal atdpz erzeugt wird. Das Auffrischanforderungssignal srtz und das aktive Anforderungssignal atdpz werden in die REF-ACT-Vergleichsschaltung 4a für Adressen eingegeben. Außerdem werden ein verzögertes Auffrischanforderungssignal srtdz, das durch die Verzögerungsschaltung 5a verzögert wird, und ein aktives Anforderungssignal atdpz in die REF-ACT-Vergleichsschaltung 4b für Befehle eingegeben.
Das Auffrischanforderungssignal srtz ist auf dem H-Level, so dass ein Potential an einem Eingabeanschluss der NAND-Schaltung 116, die im Flip-Flop FF2 in der REF-ACT-Vergleichsschaltung 4a enthalten ist, den H-Level erlangt. Wenn das Auffrischanforderungssignal srtz auf den H-Level geht, sind das aktive Anforderungssignal atdpz und ein Kernsteuersignal corez auf dem L-Level. Demzufolge erlangt ein Potential an einem Eingabeanschluss der NAND-Schaltung 115, die im Flip-Flop FF2 enthalten ist, den L-Level. Daher geht eine Ausgabe aus dem Flip-Flop FF2 auf den L-Level, und ein Importsignal ialz für eine Auffrischadresse geht auf den H-Level.
Wenn das Importsignal ialz für eine Auffrischadresse auf den H-Level geht, importieren die Zeilenadressen-Latchschaltungen 9 eine Auffrischadresse rfa##z von den REF-Adressenzählern 7 und spezifizieren eine Zeilenadresse ra##z in der Kernschaltung 12, wo Daten aufgefrischt werden.
Wenn das verzögerte Auffrischanforderungssignal srtdz in die REF-ACT-Vergleichsschaltung 4b eingegeben wird (wenn das verzögerte Auffrischanforderungssignal srtdz auf dem H-Level ist), erlangt ein Potential an einem Eingabeanschluss der NAND-Schaltung 224, die im Flip-Flop FF4 in der REF-ACT-Vergleichsschaltung 4b enthalten ist, den H-Level. Wie in 4 gezeigt sind das aktive Anforderungssignal atdpz und das verzögerte Kernsteuersignal coredz auf dem L-Level, wenn das verzögerte Auffrischanforderungssignal srtdz ansteigt. Demzufolge erlangt ein Potential an einem Eingabeanschluss der NAND-Schaltung 223, die im Flip-Flop FF4 ent halten ist, den L-Level. Daher geht eine Ausgabe aus dem Flip-Flop FF4 auf den L-Level, und ein Anforderungssignal refpz zum Ausführen einer Auffrischung geht auf den H-Level. Wenn das Anforderungssignal refpz zum Ausführen einer Auffrischung auf den H-Level geht, setzt die Kernsteuerschaltung 11 das Kernsteuersignal corez auf den H-Level und greift auf die Zeilenadresse ra##z zu, die der Auffrischadresse rfa##z entspricht, welche vorab spezifiziert wurde, um eine Auffrischoperation durchzuführen.
Wie in 4 gezeigt wird angenommen, dass das aktive Anforderungssignal atdpz durch das Chipfreigabesignal /CE auf den H-Level geht, genau nachdem das verzögerte Auffrischanforderungssignal srtdz erzeugt wurde. Wenn eine Auffrischoperation durchgeführt wird und das Kernsteuersignal corez auf dem H-Level ist, werden ein Auffrischausführungssignal refz und ein aktives Ausführungsanforderungssignal actpz im H- beziehungsweise L-Level gehalten, wie aus 3 verstanden werden kann. Wenn das Anforderungssignal refpz zum Ausführen einer Auffrischung auf den L-Level geht und das Kernsteuersignal corez auf den L-Level geht, geht eine Ausgabe aus dem Flip-Flop FF5 auf den L-Level, wenn das Kernsteuersignal corez abfällt. Demzufolge geht das Auffrischausführungssignal refz auf den L-Level und die Auffrischoperation schließt ab. Beide Eingabeanschlüsse der NAND-Schaltung 229 gehen auf den H-Level. Demzufolge geht das aktive Ausführungsanforderungssignal actpz auf den H-Level. Wenn das aktive Ausführungsanforderungssignal actpz auf den H-Level geht, gibt die Latchsignal-Erzeugungsschaltung 6 ein Importsignal ealz für eine externe Adresse aus. Demzufolge wird eine externe Adresse a##z von den Eingabepuffern 8 zu den Zeilenadressen-Latchschaltungen 9 und den Spaltenadressen-Latchschaltungen 10 importiert. Außerdem wird das aktive Ausführungsanforderungssignal actpz durch die Verzögerungsschaltung 5c um ei ne Zeit tA (mehrere Nanosekunden) verzögert, die genommen wird, um eine interne Adresse in der Kernschaltung 12 zu definieren. Dann wird das Kernsteuersignal corez auf den H-Level gesetzt und es wird auf eine Speicherzelle (nicht gezeigt), die durch eine Zeilenadresse ra##z und eine Spaltenadresse ca##z spezifiziert ist, zugegriffen, um eine aktive Operation durchzuführen, wie z.B. Schreiben oder Lesen.
Eine Auffrischoperation wird auf obige Art und Weise durchgeführt. Das heißt, wenn das Auffrischanforderungssignal srtz auf den H-Level geht, wird das Importsignal ialz für eine Auffrischadresse sofort auf den H-Level gesetzt, wird die Auffrischadresse rfa##z importiert und wird die Zeilenadresse ra##z spezifiziert. Wenn das Anforderungssignal refpz zum Ausführen einer Auffrischung auf den H-Level geht, wird das Kernsteuersignal corez sofort auf den H-Level gesetzt und wird die Auffrischoperation durchgeführt. Daher kann die Auffrischoperation schnell durchgeführt werden.
5 ist ein Timingdiagramm zum Beschreiben einer Operation, die im Halbleiterspeicher gemäß dem Ausführungsbeispiel der vorliegenden Erfindung durchgeführt wird, in dem Fall, in dem eine aktive Operation vor einer Auffrischoperation durchgeführt wird.
Jeder Pfeil in 5 zeigt ein Signal, welches sich in Antwort auf das Ansteigen oder das Abfallen eines anderen Signals ändert.
Wenn beispielsweise ein Chipfreigabesignal/CE, welches ein externes Signal ist, in die ATD-Erzeugungsschaltung 2 eingegeben wird, erzeugt die ATD-Erzeugungsschaltung 2 ein aktives Anforderungssignal atdpz. Wie in 5 gezeigt erzeugt die ATD-Erzeugungsschaltung 2 in diesem Fall das aktive Anforderungssignal atdpz bevor ein Auffrischanforderungssignal srtz erzeugt wird. Das Auf frischanforderungssignal srtz, das aktive Anforderungssignal atdpz und ein Kernsteuersignal corez werden in die REF-ACT-Vergleichsschaltung 4a für Adressen eingegeben. Außerdem wird ein verzögertes Auffrischanforderungssignal srtdz, das durch die Verzögerungsschaltung 5a verzögert wird, in die REF-ACT-Vergleichsschaltung 4b für Befehle eingegeben.
Wenn das aktive Anforderungssignal atdpz in die REF-ACT-Vergleichsschaltung 4a eingegeben wird, erlangt ein Potential an einem Eingabeanschluss der NAND-Schaltung 115, die im Flip-Flop FF2 enthalten ist, der in 2 gezeigt ist, den H-Level. Zu diesem Zeitpunkt erlangt ein Potential an einem Eingabeanschluss der NAND-Schaltung 116, die im Flip-Flop FF2 enthalten ist, den L-Level, so dass eine Ausgabe aus dem Flip-Flop FF2 auf den H-Level geht. Demzufolge geht ein Importsignal ialz für eine Auffrischadresse auf den L-Level.
Andererseits, wenn das aktive Anforderungssignal atdpz in die REF-ACT-Vergleichsschaltung 4b eingegeben wird (wenn das aktive Anforderungssignal atdpz auf den H-Level geht), erlangt ein Potential an einem Eingabeanschluss der NAND-Schaltung 223, die in dem Flip-Flop FF4 enthalten ist, der in 3 gezeigt ist, den H-Level, und erlangt ein Potential an einem Eingabeanschluss der NAND-Schaltung 224, die im Flip-Flop FF4 enthalten ist, den L-Level. Demzufolge erlangt eine Ausgabe aus dem Flip-Flop FF4 den H-Level. Ein Anforderungssignal refpz zum Ausführen einer Auffrischung geht daher auf den L-Level. Das Kernsteuersignal corez ist auf dem L-Level. Dementsprechend erlangt eine Ausgabe aus dem Flip-Flop FF5 den L-Level und ein Auffrischausführungssignal refz wird auf dem L-Level gehalten. Eine Ausgabe aus dem Inverter 206 ist auf dem H-Level und ein Potential an einem Eingabeanschluss der NAND-Schaltung 227, die im Flip-Flop FF6 enthalten ist, erlangt den L-Level. Demzufolge er langt eine Ausgabe aus dem Flip-Flop FF6 den H-Level und erlangt eine Ausgabe aus der NAND-Schaltung 229 den L-Level. Ein aktives Ausführungsanforderungssignal actpz geht daher auf den H-Level.
Wenn das aktive Ausführungsanforderungssignal actpz auf den H-Level geht, erzeugt die Latchsignal-Erzeugungsschaltung 6 ein Importsignal ealz für eine externe Adresse. Demzufolge wird eine externe Adresse a##z von den Eingabepuffern 8 importiert und die Zeilenadressen-Latchschaltungen 9 und die Spaltenadressen-Latchschaltungen 10 spezifizieren eine Zeilenadresse ra##z beziehungsweise eine Spaltenadresse ca##z. Außerdem wird das aktive Ausführungsanforderungssignal actpz durch die Verzögerungsschaltung 5c um eine Zeit tA verzögert, die genommen wird, um eine interne Adresse in der Kernschaltung 12 zu definieren, und wird in die Kernsteuerschaltung 11 eingegeben. Wenn die Kernsteuerschaltung 11 das aktive Ausführungsanforderungssignal actpz empfängt, erzeugt die Kernsteuerschaltung 11 das Kernsteuersignal corez, greift auf eine Speicherzelle (nicht gezeigt) in der Kernschaltung 12 zu, die durch die Zeilenadresse ra##z und die Spaltenadresse ca##z spezifiziert wird, und führt eine aktive Operation durch, wie z.B. Lesen oder Schreiben. Die obige Operation ist die gleiche wie jene, die im herkömmlichen Halbleiterspeicher 20 durchgeführt wird. Mit dem Halbleiterspeicher 1 gemäß dem Ausführungsbeispiel der vorliegenden Erfindung wird die folgende Operation durchgeführt werden, nachdem die aktive Operation abgeschlossen ist.
Wie in 5 gezeigt wird angenommen, dass das Auffrischanforderungssignal srtz eingegeben wird (das Auffrischanforderungssignal srtz geht auf den H-Level), genau nachdem das aktive Anforderungssignal atdpz erzeugt wurde. Die aktive Operation wird abgeschlossen und das Kernsteuersignal corez geht auf den L-Level. Wenn das Kernsteuersi gnal corez abfällt, wird eine Auffrischadresse rfa##z importiert.
Um genau zu sein wird ein Potential an einem Eingabeanschluss der NAND-Schaltung 116, die im Flip-Flop FF2 in der REF-ACT-Vergleichsschaltung 4a enthalten ist, welche in 2 gezeigt ist, auf dem H-Level gehalten und das Kernsteuersignal corez geht auf den L-Level. Wenn das Kernsteuersignal corez abfällt, erlangt ein Potential an einem Eingabeanschluss der NAND-Schaltung 115 den L-Level. Demzufolge geht eine Ausgabe aus dem Flip-Flop FF2 auf den L-Level und das Importsignal ialz für eine Auffrischadresse geht auf den H-Level. Daher wird eine Auffrischadresse rfa##z importiert.
Andererseits wird ein verzögertes Kernsteuersignal coredz, das durch Verzögern des Abfallens des Kernsteuersignals corez durch die Verzögerungsschaltung 5b erhalten wird, in die REF-ACT-Vergleichsschaltung 4b eingegeben, die in 3 gezeigt ist, da Zeit benötigt wird, um eine interne Adresse in der Kernschaltung 12 zu bestimmen. Daher, wenn das verzögerte Kernsteuersignal coredz abfällt, gibt die REF-ACT-Vergleichsschaltung 4b das Anforderungssignal refpz zum Ausführen einer Auffrischung aus. Die Kernsteuerschaltung 11 erzeugt das Kernsteuersignal corez, greift auf eine Speicherzelle (nicht gezeigt) bei einer Zeilenadresse ra##z zu, welche bereits spezifiziert wurde, und führt eine Auffrischoperation durch.
Mit dem Halbleiterspeicher 1 gemäß dem Ausführungsbeispiel der vorliegenden Erfindung kann ein aktives Anforderungssignal atdpz zwischen einem Auffrischanforderungssignal srtz und einem verzögerten Auffrischanforderungssignal srtdz eingegeben werden.
6 ist ein Timingdiagramm, in welchem ein aktives Anforderungssignal zwischen einem Auffrischanforderungs signal und einem verzögerten Auffrischanforderungssignal eingegeben wird.
Im Falle der 6 wird ein Auffrischanforderungssignal srtz vor einem aktiven Anforderungssignal atdpz eingegeben. Dementsprechend gibt die REF-ACT-Vergleichsschaltung 4a für Adressen wie oben beschrieben ein Importsignal ialz für eine Auffrischadresse aus. Jedoch wird das aktive Anforderungssignal atdpz vor einem verzögerten Auffrischanforderungssignal srtdz eingegeben. Die REF-ACT-Vergleichsschaltung 4b für Befehle vergleicht diese beiden Signale. Daher wird eine aktive Operation, die dem aktiven Anforderungssignal atdpz entspricht, das früher eingegeben wird, ausgewählt werden, und ein aktives Ausführungsanforderungssignal actpz wird ausgegeben werden. Demzufolge wird eine Auffrischadresse rfa##z, die bereits importiert wurde, gelöscht werden. Wie in 2 gezeigt umfasst die REF-ACT-Vergleichsschaltung 4a für Adressen den Inverter 103, die NAND-Schaltungen 111 und 112 und die Verzögerungsschaltung 122. Infolgedessen, wenn keine Auffrischoperation durchgeführt wird (ein Auffrischausführungssignal refz ist auf dem L-Level), obwohl ein Importsignal ialz für eine Auffrischadresse ausgegeben wurde (obwohl ein Importsignal ialz für eine Auffrischadresse auf dem H-Level ist), wird ein Potential an einem Eingabeanschluss der NAND-Schaltung 116, die im Flip-Flop FF2 enthalten ist, auf den H-Level gesetzt und das Importsignal ialz für eine Auffrischadresse wird erneut ausgegeben, wenn ein Kernsteuersignal corez auf den L-Level abfällt, nachdem eine aktive Operation abgeschlossen ist.
Wie oben angegeben kann eine Auffrischadresse rfa##z sofort importiert werden, in dem Fall, in dem eine Auffrischanforderung gemacht wird, und eine Auffrischoperation kann sofort durchgeführt werden, in dem Fall, in dem eine Auffrischausführungsanforderung gemacht wird. Daher kann ein schneller Prozess durchgeführt werden.
Die vorliegende Erfindung ist nicht auf das obige Ausführungsbeispiel beschränkt. verschiedene Modifikationen werden innerhalb des Schutzbereichs der Ansprüche existieren.
Wie vorangehend beschrieben wurde umfasst der Halbleiterspeicher gemäß der vorliegenden Erfindung eine erste Vergleichsschaltung zum Vergleichen eines intern erzeugten Auffrischanforderungssignals und eines aktiven Anforderungssignals, das von außen eingegeben wird, und zum sofortigen Ausgeben eines Importsignals einer Auffrischadresse, in dem Fall, in dem ein Auffrischanforderungssignal vor dem aktiven Anforderungssignal erzeugt wurde, und eine zweite Vergleichsschaltung zum Vergleichen eines verzögerten Auffrischanforderungssignals, das durch Verzögern des Auffrischanforderungssignals um eine vorbestimmte Zeit erhalten wird, und des aktiven Anforderungssignals, zum Ausgeben eines Anforderungssignals zum Ausführen einer Auffrischung, in dem Fall, in dem das verzögerte Auffrischanforderungssignal vor dem aktiven Anforderungssignal eingegeben wurde, und zum Ausgeben eines aktiven Ausführungsanforderungssignals, in dem Fall, in dem das aktive Anforderungssignal vor dem verzögerten Auffrischanforderungssignal eingegeben wurde. Daher, wenn ein Auffrischanforderungssignal auf den H-Level geht, wird ein Importsignal für eine Auffrischadresse sofort auf den H-Level gesetzt, wird eine Auffrischadresse importiert und wird eine Zeilenadresse spezifiziert. Wenn ein Anforderungssignal zum Ausführen einer Auffrischung auf den H-Level geht, wird ein Kernsteuersignal sofort auf den H-Level gesetzt und wird eine Auffrischoperation durchgeführt. Dies ermöglicht eine schnelle Auffrischoperation.
Das Vorangehende wird nur als illustrativ für die Prinzipien der vorliegenden Erfindung betrachtet. Ferner, da einem Fachmann zahlreiche Modifikationen und Änderungen leicht einfallen werden, ist es nicht beabsichtigt, die Erfindung auf den exakten Aufbau und die Anwendungen zu beschränken, die gezeigt und beschrieben wurden, und dementsprechend können alle geeigneten Modifikationen und Äquivalente als in den Schutzbereich der Erfindung in den beigefügten Ansprüchen und ihren Äquivalenten fallend betrachtet werden.

Claims

Ein dynamischer Halbleiterspeicher (1), der eine asynchrone statische Halbleiterspeicherschnittstelle besitzt, wobei der dynamische Halbleiterspeicher umfasst: eine erste Vergleichsschaltung (4a) zum Vergleichen eines Auffrischanforderungssignals (srtz), das intern erzeugt wird, zum Durchführen einer Auffrischoperation, und eines aktiven Anforderungssignals (atdpz), das von außen eingegeben wird, zum Durchführen einer aktiven Operation; und eine zweite Vergleichsschaltung (4b), dadurch gekennzeichnet, dass die erste Vergleichsschaltung (4a) sofort ein Importsignal (ialz) für eine Auffrischadresse ausgibt, in dem Fall, in dem das Auffrischanforderungssignal (srtz) vor dem aktiven Anforderungssignal (atdpz) erzeugt wurde, und die zweite Vergleichsschaltung ein verzögertes Auffrischanforderungssignal (srtdz), das durch Verzögern des Auffrischanforderungssignals (srtz) um eine vorbestimmte Zeit erhalten wird, und das aktive Anforderungssignal (atdpz) vergleicht, zum Ausgeben eines Anforderungssignals (refpz) zum Ausführen einer Auffrischung, in dem Fall, in dem das verzögerte Auffrischanforderungssignal (srtdz) vor dem aktiven Anforderungssignal (atdpz) eingegeben wurde, und zum Ausgeben eines aktiven Ausführungsanforderungssignals (actpz) in dem Fall, in dem das aktive Anforderungssignal (atdpz) vor dem verzögerten Auffrischanforderungssignal (srtdz) eingegeben wurde.
Der Halbleiterspeicher (1) nach Anspruch 1, wobei, wenn das aktive Anforderungssignal (atdpz) zwischen dem Auffrischanforderungssignal (srtz) und dem verzögerten Auffrischanforderungssignal (srtdz) existiert, die erste Ver gleichsschaltung (4) das Importsignal (ialz) für eine Auffrischadresse erneut ausgibt, nachdem die aktive Operation abgeschlossen ist.
Der Halbleiterspeicher (1) nach Anspruch 1, wobei, wenn das Auffrischanforderungssignal (srtz) im Zuge der Auswahl der aktiven Operation erzeugt wird, die erste Vergleichsschaltung (4a) das Importsignal (ialz) für eine Auffrischadresse ausgibt, nachdem die aktive Operation abgeschlossen ist.
Der Halbleiterspeicher (1) nach Anspruch 1, wobei, wenn das Auffrischanforderungssignal (srtz) im Zuge der Auswahl der aktiven Operation erzeugt wird, die zweite Vergleichsschaltung (4b) das Anforderungssignal (refpz) zum Ausführen einer Auffrischung um die vorbestimmte Zeit verzögert, nachdem die aktive Operation abgeschlossen ist, und das Anforderungssignal (refpz) zum Ausführen einer Auffrischung ausgibt.
Der Halbleiterspeicher (1) nach Anspruch 1, wobei die vorbestimmte Zeit eine Zeit ist, die genommen wird, um eine interne Adresse zu definieren.