DE60133155T2 - In Verbindungsschicht eingebettete Metall-Isolator-Metall Kapazität und Verfahren zur Herstellung - Google Patents

In Verbindungsschicht eingebettete Metall-Isolator-Metall Kapazität und Verfahren zur Herstellung Download PDF

Info

Publication number
DE60133155T2
DE60133155T2 DE60133155T DE60133155T DE60133155T2 DE 60133155 T2 DE60133155 T2 DE 60133155T2 DE 60133155 T DE60133155 T DE 60133155T DE 60133155 T DE60133155 T DE 60133155T DE 60133155 T2 DE60133155 T2 DE 60133155T2
Authority
DE
Germany
Prior art keywords
layer
capacitor
integrated circuit
circuit according
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60133155T
Other languages
English (en)
Other versions
DE60133155D1 (de
Inventor
Derryl J. Camas Allman
Kenneth P. Colorado Springs Fuchs
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LSI Corp
Original Assignee
LSI Logic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LSI Logic Corp filed Critical LSI Logic Corp
Application granted granted Critical
Publication of DE60133155D1 publication Critical patent/DE60133155D1/de
Publication of DE60133155T2 publication Critical patent/DE60133155T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/75Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

  • Querverweis auf verwandte Erfindungen
  • Die Erfindung betrifft die nachstehend aufgeführten Erfindungen, die alle auf die Anmelderin der vorliegenden Erfindung angemeldet sind: High Aspect Ratio Metal-to-Metal Linear Capacitor for an Integrated Circuit, US Patentanmeldung Nr. 09/052,851, am 31. März 1998 eingereicht; Method of Electrically Connecting and Isolating Components with Vertical Elements Extending between Interconnect Lagers in an Integrated Circuit, US Patentanmeldung Nr. 09/052,793, am 31. März 1998 eingereicht; Vertical Interdigitated Metal-Insulator-Metal Capacitor for an Integrated Circuit, US Patentameldung Nr. 09/219,655, am 23. Dezember 1998 eingereicht; Method of Forming and Electrically Connecting a Vertical Interdigitated Metal-Insulator-Metal Capacitor Extending between Interconnect Lagers in an Integrated Circuit, US Patentanmeldung Nr. 09/221,023, am 23. Dezember 1998 eingereicht; Interconnect-Integrated Metal-Insulator-Metal Capacitor and Method of Fabricating Same, US Patentanmeldung Nr. (LSI Aktenzeichen 98-244), gleichzeitig mit vorliegender Anmeldung eingereicht; Capacitor with Multiple-Component Dielectric and Method of Fabricating Same, US Patentanmeldung Nr. (LSI-Aktenzeichen Nr. 99-130), gleichzeitig mit vorliegender Anmeldung eingereicht; Capacitor with Stoichiometrically Adjusted Dielectric and Method of Fabricating Same, US Patentanmeldung Nr. (LSI-Aktenzeichen Nr. 99-135), gleichzeitig mit vorliegender Anmeldung eingereicht; und Encapsulated-Metal Vertical-Interdigitated Capacitor and Damascene Method of Manufacturing Same, US Patentanmeldung Nr. (LSI-Aktenzeichen Nr. 98-210), gleichzeitig mit vorliegender Anmeldung eingereicht.
  • Gebiet der Erfindung
  • Die Erfindung betrifft elektronische integrierte Schaltungen (IC) in der Bauart mit mehreren Schichten von Metallverbindungen, die auf einem Substrat des IC aufeinander ausgebildet sind. Die Erfindung betrifft insbesondere einen neuen und verbesserten Metall-Isolator-Metallkondensator, der innerhalb einer Verbindungsschicht des IC ausgebildet ist, um einen zuverlässigeren Kondensator zu erzeugen, den Vorgang der Kondensatorherstellung zu vereinfachen, und die Ausbildung von mehreren Schichten von Verbindungen auf dem IC zu erleichtern, usw.
  • Hintergrund der Erfindung
  • Die fortlaufenden Fortschritte bei der Herstellung von miniaturisierten elektronischen integrierten Schaltungen (IC) bezog die Herstellung von vielen Zwischenverbindungsschichten mit ein. Zwischenverbindungen beziehen sich auf die Schicht separater elektrischer Leiter, die auf dem Substrat ausgebildet sind, und die verschiedene funktionelle Bestandteile des Substrates und andere elektrische Verbindungen mit dem IC verbinden. Elektrische Verbindungen zwischen den Zwischenverbindungsschichten und den funktionalen Bestandteilen auf dem Substrat werden durch „Verbindungskontakte" erzielt, die säulenartige oder stopfenartige vertikale Verbindungen zwischen den Leitern der Zwischenverbindungsschichten und dem Substrat sind. Die derzeit hergestellten ICs weisen oftmals fünf oder mehr Zwischenverbindungsschichten auf, die auf dem Substrat ausgebildet sind.
  • Noch vor einer relativ kurzen Zeit war es unmöglich oder sehr schwierig, einen IC mit mehr als einem oder zwei Zwischenverbindungsschichten aufzubauen. Die durch Ausbilden von vielen Schichten aufeinander erzeugten Topologievariationen führten zu einer derart bedeutenden Tiefe von Fokussierungsproblemen bei lithographischen Vorgängen, dass jegliches zusätzliches Hinzufügen von Schichten nahezu unmöglich zu erreichen war. Jüngste Fortschritte bei Halbleiterherstellungsplanarisierungstechniken wie etwa das chemisch mechanische Polieren (CMP) waren jedoch bei dem Glätten von relativ bedeutenden Variationen in der Höhe oder der Topografie jeder Zwischenverbindungsschicht erfolgreich. Als Folge des Glättungsvorgangs oder des Planarisierungsvorgangs werden konventionelle Lithographievorgänge wiederholt ohne bedeutende Einschränkung verwendet, um bedeutend mehr Zwischenverbindungsschichten auszubilden, als vormals möglich waren.
  • Die vielen Zwischenverbindungsschichten konsumieren Volumen innerhalb des IC, obwohl sie nicht notwendigerweise zusätzliche Substratoberfläche in Anspruch nehmen. Weil die Oberfläche und das Volumen bei integrierten Schaltungen kritischen Betrachtungen unterliegen, fokussierte sich die Aufmerksamkeit trotzdem auf die effektive Verwendung des Raums zwischen den Zwischenverbindungsschichten. Normalerweise wird der Raum zwischen den Zwischenverbindungsschichten durch ein isolierendes Material okkupiert, das als Zwischenschichtdielektrikum (ILD) oder Zwischenmetalldielektrikum (IMD) bekannt ist, um die durch die verschiedenen Leiter der Zwischenverbindungsschichten geleiteten elektrischen Signale voneinander und von den funktionalen Bestandteilen im darunter liegenden Substrat zu isolieren.
  • Eine effektive Verwendung für den Raum zwischen den Zwischenverbindungsschichten ist der Einbau von Kondensatoren zwischen den Zwischenverbindungsschichten in dem die Zwischenverbindungsschichten trennenden isolierenden IMD-Material. Diese Kondensatoren bilden einen Teil der funktionalen Bestandteile des IC. Vormals wurden Kondensatoren in den ersten Schichten der IC-Herstellung unmittelbar über dem Substrat zusammen mit anderen Strukturen wie etwa Transistoren aufgebaut, so dass die Kondensatoren im Großen und Ganzen aus demselben Material ausgebildet waren, das für den Aufbau der anderen funktionalen Bestandteile verwendet wurde, wie etwa aus Polysilizium. Die aus diesen Materialien ausgebildeten Kondensatoren sind im Allgemeinen als Polyplattenkondensatoren bekannt. Die eingangs eingeführten Erfindungen der in Bezug genommenen US-Patentanmeldungen fokussieren sich auf verschiedene Techniken zum Kombinieren von Kondensatoren mit den Leitern der Zwischenverbindungsschichten zum Erzielen der gewünschten funktionalen Wirkungen innerhalb des IC.
  • Weil die Leiter der Zwischenverbindungsschichten beim Aufbau aus Metall ausgebildet sind, sind die zwischen den Zwischenverbindungsschichten ausgebildeten Kondensatoren vorzugsweise aus einem Metall-Isolator-Metall-Aufbau (MIM), um Vorteil aus Verarbeitungsschritten und Leistungsfähigkeitsverbesserungen zu ziehen. Ein MIM-Kondensator weist Metallplatten auf, die üblicherweise auf den Metallleitern der Zwischenverbindungsschichten ausgebildet sind. Weil für die Leiter der Zwischenverbindungsschichten eine Metallherstellung erforderlich ist, kann die gleichzeitige oder nahezu gleichzeitige Ausbildung der Metallkondensatorplatten leicht ohne wesentliche zusätzliche Vorgangsschritte und Herstellungskosten erreicht werden. Die eingangs an fünfter Stelle identifizierte Erfindung beschreibt eine Technik für die gleichzeitige Ausbildung von einer der Metallkompensatorplatten, die mit den Leitern der Zwischenverbindungsschichten integriert ist. Somit wird zumindest ein Teil des Kondensators ohne bedeutende zusätzliche Vorgangsschritte und Herstellungskosten leicht hergestellt.
  • Das Ausbilden von anderen Teilen des Kondensators zwischen den Zwischenverbindungen erfordert jedoch zusätzliche Vorgangsschritte. Die zusätzlichen Vorgangsschritte beziehen das Ausbilden der Bestandteile des Kondensators in dem isolierenden IMD-Material und das Verbinden der Kondensatorbestandteile mit den Leitern der Zwischenverbindungsschichten mit ein. Falls im Vergleich dazu der Kondensator nicht in dem isolierenden Zwischenschichtmaterial ausgebildet wurde, konnte die gesamte IMD-Schicht konventionell ausgebildet werden. Zudem würden für dieses Verfahren die Verbindungskontakte zwischen den Zwischenverbindungsschichten alle ungefähr dieselbe Tiefe oder Höhendimension aufweisen, wodurch der Aufbau der Verbindungskontakte durch das isolierende IMD-Material und die Ausbildung der Zwischenverbindungen innerhalb der Verbindungskontakte erleichtert wird. Mit der Gegenwart des Kondensators in der IMD-Schicht weisen jedoch die Verbindungskontakte nicht alle dieselbe Tiefe auf, weil die Oberseite des Kondensators höher als die Oberseite der Zwischenverbindungsschicht ist, auf der der Kondensator sitzt. Für diesen Fall muss die Selektivität des IMD-Materials relativ zu dem Topelektrodenmaterial ausreichend hoch sein, oder die Topelektrode muss ausreichend dick sein, um einen Durchätzvorgang davon abzuhalten, durch die Topelektrode hindurch zu ätzen und den Kondensator kurzzuschließen. Zudem erhöht die Orientierung des Kondensators zwischen den Zwischenverbindungen die Dicke des isolierenden IMD-Materials zwischen den Zwischenverbindungsschichten und stellt eine Aufwölbung in dem auf dem Kondensator abgeschiedenen isolierenden IMD-Material dar, wodurch ein zusätzlicher Aufwand, Zeit und/oder Verarbeitungsschritte bei der Durchführung der Planarisierungsschritte zum Erzielen einer ausreichend ebenen Oberfläche für die Ausbildung der nächsten vertikal beabstandeten Zwischenverbindungsschicht erforderlich wird. Die erhöhte Dicke des isolierenden IMD-Materials konsumiert außerdem zusätzliches Isolationsmaterial, verlängert den Herstellungsvorgang und erhöht die Variation in der IMD-Dicke, was zu einer verschlechterten Leistungsfähigkeit des IC und/oder einem Anstieg bei der Fehlerhaftigkeit der somit hergestellten ICs führt. Zudem erhöht eine erhöhte Dicke des IMD das Gesamtvolumen des IC, zusätzlich zu der stärkeren Komplexität. Bei der IC-Herstellungsverarbeitung müssen weitere Entwurfsregeln zum Ausgleich der Strukturdichte der Zwischenverbindungsschicht hinzugefügt werden, um eine Ausbildung einer Topografie zu vermeiden, die in einem konventionellen CMP-Vorgang nicht planarisiert werden kann.
  • Vor diesem Hintergrund erfolgte die vorliegende Erfindung.
  • Es kann auf die Druckschrift EP-A-0 800 217 Bezug genommen werden, welche den Oberbegriff des Erfindungsgegenstandes offenbart. Außerdem kann auf die Druckschriften EP-A-0 809 290 sowie US-A-5 508 881 Bezug genommen werden.
  • Erfindungszusammenfassung
  • Die Erfindung ist in den Patentansprüchen definiert.
  • Eine Ausgestaltung der Erfindung ergibt sich aus der Entdeckung, dass die typischen zur Isolatorverdichtung, dielektrischen Abscheidung, Legierung (Transistorpassivierung) und der Ausbildung der Zwischenverbindungen in Schichten erforderlichen Verarbeitungswärmezyklen die Funktionalität der mit den Zwischenverbindungsleitern verbundenen Kondensatoren abschwächt oder zerstört. Es gibt eine relativ große Wärmeausdehnungsfehlanpassung zwischen Aluminiumschichtbestandteilen der Zwischenverbindungsschichten und dem isolierenden Zwischenschichtmaterial. Die bei den Wärmeherstellungsvorgängen inhärenten normalen Temperaturabweichungen können als „Hügelchen" bekannte Metalldeformationen in der weicheren Aluminiumschicht der Zwischenverbindung verursachen. Falls die Größe des Hügelchens bedeutend ist, dringt sie durch das dielektrische Material zwischen den Platten des MIM-Kondensators, wodurch die Kondensatorplatten miteinander kurzgeschlossen werden. Selbst falls die Größe des Hügelchens nicht bedeutend genug zum Kurzschließen der Kondensatorplatten ist, wird das Dielektrikum zwischen den Kondensatorplatten an der Stelle des Hügelchens stark verspannt, was den Leckstrom erhöht, der den Wert der Kapazität abschwächt und schließlich zu einem frühen Fehlverhalten des IC führen kann. In den Fällen einer abgeschwächten Kapazität und kurzgeschlossener Kondensatorplatten wird die Funktionalität eines Teils oder des gesamten IC entweder zerstört oder stark herabgesetzt.
  • Der neue und verbesserte MIM-Kondensator der Erfindung und das Verfahren zu seiner Herstellung sind zur Überwindung des mit der Hügelchen-Ausbildung verbundenen Problems und dem daraus folgenden nachteiligen Einfluss auf die ausgebildeten Kondensatoren sowie für die Möglichkeit der Ausbildung von Verbindungskontakten durch das isolierende IMD-Material sowohl zu dem Kondensator als auch der Zwischenverbindungsschicht mit im Wesentlichen derselben Tiefe und Dimension effektiv, was dem isolierenden IMD-Material ermöglicht, eine normale Höhe über dem Kondensator anzunehmen, was die Ausbildung von Auswölbungen in der IMD-Schicht verhindert, welche extensive Planarisierungsschritte zum Glätten erfordern würde. Dieser Vorgang eliminiert außerdem den Bedarf für zusätzliche Entwurfsregeln, die mit dem Strukturdichteausgleich der Zwischenverbindungen verbunden sind. Die Platten des Kondensators verwenden die Aluminiumschicht innerhalb der Zwischenverbindungsleiter nicht, noch erfordern sie diese, wodurch das Problem einer Wärmeausdehnungsfehlanpassung und Hügelchenausbildung vermieden wird. Der Kondensator selbst ist innerhalb der Dicke der Leiterzwischenverbindungsschicht eingebettet, wodurch die mit der Ausbildung des Kondensators über der Zwischenverbindungsschicht in dem isolierenden IMD-Material verbundenen Schwierigkeiten vermieden werden. Durch Einbetten des Kondensators innerhalb der Dicke der Zwischenverbindungsschicht wird der Herstellungsvorgang durch Reduzieren des Ausmaßes an erforderlicher Planarisierung, Reduzierung der Anzahl an Herstellungsschritten, die alleine mit der Ausbildung des Kondensators verbunden sind, und Ermöglichen einer Ausbildung des isolierenden IMD-Materials in einer noch homogeneren Dicke und/oder reduzierten Dicke vereinfacht, weil die Struktur des Kondensators selbst nicht in der IMD-Schicht zwischen den Zwischenverbindungsschichten aufgenommen werden muss. Dieser Vorgang vermeidet außerdem eine Variabilität bei der IMD-Dicke, was zu einem präziseren Zwischenverbindungsverzugsmodell und zu Leistungsfähigkeitsverbesserungen führt. Die Reduktion bei der IMD-Variabilität verbessert außerdem die IC-Bestandteil-Herstellungsausbeute aus einem Wafersubstrat. Weil zudem die Kondensatorbestandteile innerhalb der Zwischenverbindungsschicht eingebettet sind, können die Höhe oder das Niveau der Kondensatorbestandteile ungefähr genauso wie die Höhe der Zwischenverbindungsschicht ausgebildet werden, wodurch der Vorgang zur Ausbildung der Löcher für die Verbindungskontakte durch das IMD homogen über die IC-Struktur ohne die zusätzlichen Risiken einer Beschädigung von Bestandteilen mit verschiedenen Höhen voranschreiten kann, was für den in der Zwischenschicht aus isolierendem Material zwischen den diskreten Zwischenverbindungsschichten ausgebildeten Kondensator der Fall wäre.
  • Das bevorzugte Ausführungsbeispiel stellt einen IC dar, der ein durch eine Zwischenverbindungsschicht überlagertes Substrat mit einem Hohlraum in der Zwischenverbindungsschicht und einen innerhalb des Hohlraums eingebetteten Kondensator aufweist. Zusätzliche bevorzugte Ausgestaltungen der Erfindung beziehen sich auf die Zwischenverbindungsschicht, die vorzugsweise obere, mittlere und untere leitende Schichten beinhaltet, wobei der Hohlraum hauptsächlich innerhalb der mittleren leitenden Schicht angeordnet ist, welche einer Deformation unter Temperaturänderungen aufgrund einer thermischen Verarbeitung des IC unterliegen kann, wie sie in einer Aluminiumschicht vorkommen können. Der Kondensator umfasst ein Plattenpaar, beispielsweise obere und untere Platten, die durch ein dielektrisches Kondensatormaterial separiert sind, wobei eine der Platten durch einen Abschnitt der Zwischenverbindungsschicht in dem Hohlraum ausgebildet ist. Die Bodenplatte ist beispielsweise bevorzugt integriert mit der unteren leitenden Schicht der Zwischenverbindungsschicht ausgebildet. Zudem wird bevorzugt, dass die Bodenplatte des Kondensators etwa auf einem Niveau mit der unteren leitenden Schicht der Zwischenverbindungsschicht ist, und dass die obere Platte etwa auf einem Niveau mit oder unter der oberen leitenden Schicht ist. Wo die Zwischenverbindungsschicht obere, mittlere und untere leitende Schichten aufweist, erstreckt sich der Hohlraum vorzugsweise durch die oberen und mittleren Schichten, und die Kondensatorbodenplatte ist durch einen Abschnitt der unteren leitenden Schicht ausgebildet. Alternativ ist die Bodenplatte mit der Zwischenverbindungsschicht elektrisch verbunden, und vorzugsweise verbinden Verbindungskontakte mit der oberen Platte und der nächsten Zwischenverbindungsschicht über den Kondensator. Zudem kann die Bodenplatte mit der Zwischenverbindungsschicht darunter durch einen vorher ausgebildeten Verbindungskontakt verbunden sein.
  • Ein noch vollständigeres Verständnis der Erfindung und ihres Bereiches und die Art und Weise auf die sie die vorstehend angeführten Verbesserungen erzielt, kann unter Bezugnahme auf die nachstehende ausführliche Beschreibung von derzeit bevorzugten Ausführungsbeispielen der Erfindung in Verbindung mit der beiliegenden Zeichnung erhalten werden, die nachstehend kurz zusammengefasst ist, sowie aus den beigefügten Patentansprüchen.
  • Kurzbeschreibung der Zeichnungen
  • 1 zeigt eine teilweise vertikale Schnittansicht einer integrierten Schaltung mit mehreren Zwischenverbindungsschichten, die einen erfindungsgemäßen eingebetteten Metall-Isolator-Metall-Zwischenverbindungskondensator (MIM) enthält.
  • Die 2 bis 10 zeigen eine Reihe von teilweisen vertikalen Schnittansichten, welche eine Sequenz von Schritten darstellen, die bei der Herstellung des in 1 gezeigten MIM-Kondensators verwendet werden.
  • Ausführliche Beschreibung
  • Ein die vorliegende Erfindung verkörpernder Kondensator 20 ist in einer integrierten Schaltung (IC) 22 eingebaut, wie es in 1 gezeigt ist. Die IC 22 ist von einer Bauart mit vielen Schichten 24 aus als Zwischenverbindungen bekannten elektrischen Leitern. Die elektrischen Leiter jeder Zwischenverbindungsschicht 24 erstrecken sich zwischen den und verbinden zu den anderen (nicht gezeigten) funktionalen Bestandteilen des IC 22. Jede Zwischenverbindungsschicht 24 ist durch eine relativ dicke Schicht 24 eines Zwischenschichtdielektrikums (ILD) oder eines isolierenden dielektrischen Zwischenmetallmaterials (IMD) 28 separiert. Das isolierende Material 28 jeder IMD-Schicht 26 isoliert elektrisch die Leiter der Zwischenverbindungsschichten 24 voneinander, und isoliert elektrisch die anderen Bestandteile innerhalb des IC 22 voneinander.
  • Die vielen Zwischenverbindungsschichten 24 und IMD-Schichten 26 sind übereinander und ein Substrat 30 des IC 22 überlagernd aufgebaut oder geschichtet. Das Substrat 30 dient als Fundament für den IC und dessen in dem und auf dem Substrat 30 ausgebildeten funktionalen Bestandteilen. Beispiele für die funktionalen Bestandteile des Substrates 30 sind (nicht gezeigte) Transistoren und andere Halbleitervorrichtungen. Die Befähigung zur Herstellung einer IC 22 mit vielen Zwischenverbindungsschichten 24 wurde durch den derzeit fortgeschrittenen Zustand der Planarisierungsverarbeitung ermöglicht, wie beispielsweise durch chemisches mechanisches Polieren (CMP).
  • Eine relativ Dicke ILD 2 aus isolierendem dielektrischem Material wie etwa Siliziumdioxid ist auf dem Substrat 30 zur Unterstützung aller darüber positionierten Zwischenverbindungsschichten 24 und ihres IMD-Materials 28 ausgebildet. Der Zweck der ILD-Schicht 32 ist die Isolierung der Zwischenverbindungsschichten 24 gegenüber den funktionalen Bestandteilen oder anderen darunter liegenden Zwischenverbindungsleitern. Verbindungskontakte oder andere (nicht gezeigte) Kontakte sind typischerweise in der ILD-Schicht 32 zum Verbinden der Zwischenverbindungsschichten 24 mit den funktionalen Bestandteilen in dem Substrat 30 ausgebildet.
  • Der Aufbau jeder Zwischenverbindungsschicht 24 ist konventionell. Jede Zwischenverbindungsschicht 24 ist vorzugsweise als eine Verbindung aus einer Vielzahl von diskreten Metallschichten 34, 36, 38 und 40 ausgebildet, wie es gezeigt ist, wobei jede von diesen während des Verlaufs des Aufbaus der Zwischenverbindungsschicht 24 separat abgeschieden wird. Die Schicht 34 ist vorzugsweise aus Titan (Ti) ausgebildet, und ist ungefähr 200 Å dick. Die Schicht 36 ist vorzugsweise aus Titannitrid (TiN) ausgebildet, ist ungefähr 480 Å dick, und ist auf die Schicht 34 ausgebildet. Die Schicht 38 ist eine relativ Dicke Schicht aus Aluminium oder einer Aluminiumlegierung (wie etwa mit etwa 0,5% Kupfer oder einem anderen geeigneten Material), und ungefähr 4200 Å dick. Die Aluminiumschicht 38 ist auf der Titannitridschicht 36 ausgebildet. Schließlich ist eine andere Schicht 40 aus Titannitrid mit einer Dicke von ungefähr 700 Å vorzugsweise auf der Aluminiumschicht 38 ausgebildet. Über der Titannitridschicht 40 kann eine andere isolierende dielektrische Schicht 26 abgeschieden sein, die eine weitere Zwischenverbindungsschicht 34 beginnt.
  • Die Aluminiumschicht 38 ist der elektrische Hauptleiter der beiden Zwischenverbindungsschichten 24. Zur Verbesserung der Zuverlässigkeit der Zwischenverbindungsschicht 24 werden die Titannitridschichten 36 und 40 zur Bereitstellung eines guten Verspannungsübergangs zwischen der Aluminiumschicht 38 und der benachbarten ILD-Schicht 26 und 32 verwendet. Die Titanschicht 34 wird zum Reduzieren einer beliebigen dünnen metallischen Oxidschicht oder einer Kontaminierung auf einem (nicht gezeigten) Verbindungskontakt zu darunterliegenden Zwischenverbindungsschichten verwendet. Die obere Titannitridschicht 40 dient außerdem als eine Antireflexionsbeschichtung (ARC) zur Reduktion der Lichtreflexion während des Photolithographiebelichtungsvorgangs zur Verbesserung der Auflösung von belichteten Strukturen innerhalb eines Photoresistmaterials (was in 1 nicht gezeigt ist), das während photolithographischen Halbleiterherstellungsvorgängen typischerweise aufgebracht wird.
  • Gemäß 1 ist der Kondensator 20 vorzugsweise innerhalb des normalerweise durch die vertikale Höhenabmessung der Zwischenverbindungsschicht 24 okkupierten Raums eingebettet. Zum Einbetten des Kondensators 20 innerhalb der Zwischenverbindungsschicht 24 müssen im Wesentlichen alle Schichten 38 und 40 der Zwischenverbindungsschicht 24 zur Ausbildung eines Hohlraums 45 entfernt werden, um einen durch den Kondensator 20 zu okkupierenden Raum auszubilden. Durch das Eliminieren der relativ dicken Aluminiumschicht 38 werden die durch die thermischen Abweichungen während des Herstellungsvorgangs erzeugten Störungseffekte umgangen, wodurch die Probleme einer abgeschwächten Kondensatorzuverlässigkeit aufgrund der Ausbildung von Hügelchen in der Aluminiumschicht 38 eliminiert und vermieden werden.
  • Der Kondensator 20 ist durch einen Abschnitt der unteren Titannitridschicht 36, eine Schicht aus einem auf der unteren Titanschicht 36 abgeschiedenem dielektrischen Kondensatormaterial 42 und eine Schicht aus auf dem dielektrischen Kondensatormaterial 42 abgeschiedenem Titannitrid 44 ausgebildet. Der Abschnitt der unteren Titannitridschicht 36 der Zwischenverbindungsschicht 24 unter dem dielektrischen Kondensatormaterial 42 bildet eine untere Platte des Kondensators 20. Das dielektrische Kondensatormaterial 42 kann vorzugsweise Siliziumnitrid sein, obwohl das dielektrische Kondensatormaterial aus einem anderen Material wie etwa Siliziumdioxid oder einem anderen geeigneten isolierenden Material ausgewählt werden kann, um die gewünschten dielektrischen und kapazitären Eigenschaften bereit zu stellen. Beispiele für dielektrische Materialien, die zur Verwendung bei dem Kondensator geeignet sind, sind in den eingangs in Bezug genommenen sechsten und siebten Patentanmeldungen beschrieben. Die Dicke des Siliziumnitrids des dielektrischen Materials 42 beträgt vorzugsweise ungefähr 450 Å oder eine andere Dicke, die für die gewünschte Kapazität und das verwendete dielektrische Material zweckmäßig ist. Die Schicht 44 aus Titannitrid auf der Schicht 42 des dielektrischen Kondensatormaterials bildet die andere obere Platte des Kondensators 20. Die obere Kondensatorplattenschicht aus Titannitrid 44 ist relativ dick, beispielsweise ungefähr 1400 Å. Die Titannitridschicht 44 kann sogar noch dicker ausgebildet sein, so dass das Obere dieser Schicht 44 im Großen und Ganzen auf demselben Niveau wie das Obere der Titannitridschicht 40 liegt. Auf diese Weise wird der Verbindungskontaktplasmaätzvorgang zur Ausbildung der Verbindungskontakte auf diesen beiden Titannitridschichten 40 und 44 auf demselben Niveau enden, wodurch eine Schwächung oder Zerstörung von Bestandteilen in flacheren Tiefen aufgrund eines zusätzlichen Plasmaionenbombardements während des Plasmaätzvorgangs vermieden wird.
  • Weil sowohl die obere Kondensatorplatte 44 als auch die untere Kondensatorplatte 36 aus Titannitrid, einem feuerfesten Metall, ausgebildet sind, wird eine substantielle zusätzliche Beständigkeit gegenüber einer Deformation der Kondensatorplatten erhalten, um den Wirkungen der thermischen Abweichungen während der Herstellung der IC 22 zu widerstehen. Dieser Aufbau bietet einen Vorteil über anderen Arten von dielektrischen Zwischenschichtkondensatoren, bei denen die Platten der Kondensatoren auf den Bestandteilen der Zwischenverbindungsschichten separat ausgebildet sind. Wenn die Platten auf den Bestandteilen der Zwischenverbindungsschichten separat ausgebildet sind, kann die Wärmeausdehnung der Zwischenverbindungsschichten, insbesondere der Aluminiumschicht 38, die Kondensatorplatten deformieren, Hügelchen ausbilden, und die Effektivität des Kondensatordielektrikums zerstören oder abschwächen. Die weiterhin steifen feuerfesten Metallplatten 36 und 44 des Kondensators 20 verursachen dessen lineare Antwortcharakteristik auf elektrische Signale, wodurch der Kondensator 20 geeigneter zur Verwendung als ein analoges Schaltungselement oder als ein digitales Schaltungselement in der IC 22 ausgebildet wird, falls dies gewünscht oder erforderlich ist.
  • Das isolierende IMD-Material 28 bedeckt den Kondensator 20 und nimmt den Raum 45 zwischen dem Kondensator 20 und den horizontal benachbarten Bestandteilen der Zwischenverbindungsschicht 24 in Anspruch. Verbindungskontakte 46 sind durch die IMD-Schicht 28 ausgebildet. Verbindungskontakte 48 sind elektrische Verbindungen in einem durchgeführten Loch zwischen den Leitern der vertikal separierten Zwischenverbindungsschichten 24. Die Verbindungskontakte 46 sind als verbindende Leiter der oberen Zwischenverbindungsschicht 24 zu der unteren Kondensatorplatte 44 und entweder direkt zu der unteren Kondensatorplatte 36 (der Titannitridschicht 36 in der unteren Zwischenverbindungsschicht 24) oder zu der oberen Titannitridschicht 40 der unteren Zwischenverbindungsschicht 24 selbst für eine indirekte Verbindung (der bevorzugten Verbindung) zu der unteren Kondensatorplatte 36 sowie zu den elektrischen Leitern der unteren Zwischenverbindungsschicht 24 gezeigt. Die untere Kondensatorplatte 36 kann alternativ mit unteren Ebenen von Bestandteilen durch einen zuvor ausgebildeten (nicht gezeigten) Verbindungskontakt verbunden sein, über den der Kondensator 20 ausgebildet ist. Die Lokalisierung der Verbindungskontakte 46 wird zum Erzielen der benötigten Verbindungen zu der funktionalen Schaltung innerhalb der IC 22 ausgewählt. Die Leiter der Zwischenverbindungsschichten 24 sind voneinander separiert, so dass die funktionale Verschaltung erzielt wird. 1 zeigt keine funktionale Verschaltung, sondern stellt stattdessen einfach die Tatsache dar, dass Verbindungen durch die Verbindungskontakte 46 zu allen Bestandteilen des Kondensators 20 und zwischen den Zwischenverbindungsschichten 24 möglich sind.
  • Nachdem die Schicht 26 aus IMD-Material 28 und die Verbindungskontakte 46 ausgebildet sind, werden die oberen Oberflächen der IMD-Schicht 26 und der Verbindungskontakte 46 durch zweckmäßige bekannte CMD-Abläufe planarisiert. Danach wird die obere Zwischenverbindungsschicht 24 ausgebildet.
  • Der Vorgang zur Ausbildung des in 1 gezeigten eingebetteten MIM-Zwischenverbindungskondensators 20 ist nachstehend in Verbindung mit den in den 2 bis 10 gezeigten Schritten seines Herstellungsvorgangs beschrieben. Bekannte Herstellungstechniken werden zum Abscheiden, Strukturieren und Ätzen jeder der Materialschichten verwendet, die in den nachfolgenden Schritten gezeigt und beschrieben sind. Einige der nachstehend beschriebenen Vorgangsschritte zur Ausbildung des MIM-Kondensators 20 sind ähnlich zu den bei dem Aufbau anderer Strukturen in dem darunterliegenden Substrat verwendeten geläufigen Vorgangsschritten.
  • Der Herstellungsvorgang beginnt bei dem in 2 gezeigten Zustand, wobei die bekannte untere Zwischenverbindungsschicht 24 durch bekannte Techniken über der unteren ILD-Schicht 32 auf dem Substrat 30 ausgebildet worden ist. Um die Ausbildung der unteren Zwischenverbindungsschicht 24 zu beginnen, wird die relativ dünne Titanschicht 34 auf der ILD-Schicht 32 abgeschieden. Die Titannitridschicht 36 wird auf der Titanschicht 34 abgeschieden. Die Aluminiumschicht 38 wird auf der Titannitridschicht 36 abgeschieden, und die obere Titannitridschicht 40 wird auf der Aluminiumschicht 38 abgeschieden.
  • Bei dem in 3 gezeigten Zustand wurde eine Fotoresistlackschicht 48 auf der Titannitridschicht 40 abgeschieden, und eine Standardlithographiebelichtung und -entwicklung wurde zum Entfernen der Fotoresistlackschicht 48 zur Definition eines Bereiches 50 verwendet, indem der Kondensator 20 (vergleiche 1) innerhalb der Zwischenverbindungsschicht 24 ausgebildet wird.
  • 4 zeigt, dass die obere Titannitridschicht 40 und die Aluminiumschicht 38 in dem Bereich 50 unter Verwendung von selektiven Plasmaätzabläufen weggeätzt werden, welche auf der unteren Titannitridschicht 36 enden, oder die ein Signal bereitstellen, dass der Ablauf das Aluminium weggeätzt hat, und auf dem Boden Titannitridmaterial beginnt. Die Fotoresistlackschicht 48 beschränkt den Ätzvorgang auf den Bereich 50. Die Titannitridschicht 36 wird nicht entfernt, da sie die untere Kondensatorplatte des Kondensators 20 ausbilden wird.
  • Bei dem in 5 gezeigten Zustand wurde die Fotoresistlackschicht 48 (vergleiche 4) durch bekannte Verarbeitungsschritte entfernt, und die Schicht 42 des dielektrischen Kondensatormaterials und eine Schicht 51 aus Titannitrid werden durch bekannte Techniken abgeschieden, welche diese Materialien auf der oberen Seite sowie auf den vertikalen Seiten der freigelegten Oberflächen abscheiden können. Die Schicht 51 bildet ultimativ die obere Platte 44 des Kondensators 20 aus (vergleiche 1). Es ist vorzuziehen, aber nicht erforderlich, dass die Höhe der Titannitridschicht 51 in der Mitte des Bereiches 50 um etwa dieselbe Höhe wie die obere Titannitridschicht 40 der Zwischenverbindungsschicht 24 hervorsteht, damit später Verbindungskontakte 46 zu diesen beiden Titannitridschichten 40 und 51 bequem ausgebildet werden können, wie es nachstehend unter Bezugnahme auf 10 beschrieben ist. Alternativ könnte die Titannitridschicht 51 bedeutend dünner sein, wie etwa 375 bis 1000 Å dick, in Abhängigkeit von dem Ätzvorgang, der später die nicht benötigten Abschnitte der Schicht 51 auf den Lateralseiten der oberen Kondensatorplatte 44 entfernen wird.
  • Der Umfang der auszubildenden oberen Kondensatorplatte 44 ist durch eine abgeschiedene Schicht aus Photoresistlackmaterial 52 definiert, die zum Freilegen aller Bereiche der oberen Titannitridschicht 51 außerhalb des gewünschten Bereiches der oberen Kondensatorplatte 44 strukturiert und zurückgeätzt wird, wie es in 6 gezeigt ist. Der horizontale Umfang des Photoresistlackmaterials 52 ist typischerweise kleiner als der Bereich 50 (vergleiche 5).
  • Bei dem in 7 gezeigten Zustand wurde die obere Titannitridschicht 51 außerhalb des durch den Photoresistlack 52 bedeckten Bereiches durch einen konventionellen Plasmavorgang geätzt (vergleiche 6), der das Material mit einer Richtungsabhängigkeit ätzt, die im Wesentlichen vertikal zu den horizontalen Oberflächen der Resistlackschicht 52 ist (vergleiche 6). Auf diese Weise bleiben die äußeren Kanten der oberen Kondensatorplatte 44 im Wesentlichen vertikal. Von der Schicht 51 verbleiben jedoch „Längsbalken" oder Seitenwandabstandshalter 54 aus Titannitridmetall. Diese Abstandshalter 54 bilden keinen Teil des Kondensators 20 (vergleiche 1) oder der Zwischenverbindungsschicht 24, aber stellen einen glätteren Übergang zu der IMD-Schicht 26 in dem Kondensatorhohlraum bereit, was das Endausmaß der nachfolgenden Planarität verbessert. Die dielektrische Schicht 42 kann zusammen mit der Titannitridschicht 51 und in demselben Bereich weggeätzt werden. Eine durch 1 dargestellte Alternative ätzt die dielektrische Schicht 42 nicht weg, sondern lässt sie stattdessen an Ort und Stelle, um das elektrische Lecken des Kondensators 20 zu reduzieren. Bei dem in 7 gezeigten Punkt im Prozessablauf ist die Struktur des Kondensators 20 selbst im Wesentlichen abgeschlossen. Der Rest des Prozessablaufs bezieht gemäß den 1, 8, 9 und 10 im Wesentlichen ein Strukturieren und Ätzen der Zwischenverbindungen in der Zwischenverbindungsschicht 24 und ein Hinzufügen der IMD-Schicht 26 und der Verbindungskontakte 48 dadurch zu den Kondensatorplatten 36 und 44 und der oberen Titannitridschicht 40 der Zwischenverbindungsschicht 24 mit ein.
  • Bei dem in 8 gezeigten Zustand wurde eine Photoresistlackschicht 56 auf den freigelegten Oberflächen abgeschieden. Die Photoresistlackschicht 56 wird zum Definieren der Metallzwischenverbindungsschicht 24 außerhalb des Bereiches des Kondensators 20 strukturiert, so dass die Zwischenverbindungsschicht 24 in die Leiterzeilensegmente außerhalb des Bereichs des Kondensators 20 strukturiert und geätzt werden kann. Die Photoresistlackschicht 56 schützt den Kondensator 20 und den umgebenden Kontaktbereich der Bodenplatte 36 während des Metallplasmaätzvorgangs der Zwischenverbindungsschicht 24. Nachdem die Leiter der Zwischenverbindungsschicht 24 ausgebildet worden sind, wird die Photoresistlackschicht 56 entfernt. Während des Plasmaätzablaufs wird die Photoresistlackschicht 56 teilweise konsumiert. Das Zurücksetzen des Kondensators 20 unter die obere Titannitridschicht 40 bewahrt jedoch die obere Kondensatorplatte 44 vor einem Freilegen und Beschädigen während dieses Ätzvorgangs.
  • Danach wird gemäß 9 die IMD-Schicht 26 vorzugsweise auf eine Tiefe von etwa 18.000 Å unter Verwendung eines sequentiellen hochdichten Plasmaabscheide-(HDP) und Zerstäubungsbetriebs oder einem anderen Oxidabscheidevorgang abgeschieden. Die Räume 45 zwischen der oberen Kondensatorplatte 44 und den Abstandshaltern 54 (oder der Seite der Aluminium- und Titannitridschichten 38 und 40, falls die Abstandshalter 54 nicht vorhanden sind) werden zusammen mit anderen (nicht gezeigten) Lücken zwischen den in der Zwischenverbindungsschicht 24 ausgebildeten Leitern gefüllt. Alternativ kann der HDP-Abscheide- und Zerstäubungsvorgang nur teilweise die IMD-Schicht 26 zur Ausbildung eines unteren HDP-Oxidabschnitts 62 abschließen, was sodann durch einen organischen Tetraethylorthosilikatabscheidebetrieb (TEOS) zum Vervollständigen der IMD-Schicht 26 mit einer Oxidabdeckung 64 gefolgt sein kann. Ein TEOS-Abscheidebetrieb wird den verbleibenden vertikalen Raum in der IMD-Schicht 26 rascher füllen als ein HDP-Abscheidebetrieb. Danach wird die IMD-Schicht 26 gereinigt und unter Verwendung eines Oxid-CMP-Vorgangs flachpoliert oder planarisiert, um eine im Wesentlichen flache Oberfläche bereit zu stellen, auf der die obere Zwischenverbindungsschicht 24 aufzubauen ist (vergleiche 1).
  • 10 zeigt, dass die Verbindungskontakte 46 in der IMD-Schicht 26 zu der oberen Platte 44 des Metallkondensators und der oberen Titannitridschicht 40 der Zwischenverbindungsschicht 24 ausgebildet sind. Alternativ können Verbindungskontakte 46 ebenfalls zu der Kondensatorbodenplatte 36 zur Bereitstellung einer direkten Verbindung zu der Bodenplatte 36 ausgebildet werden, wie es gezeigt ist, aber Verbindungen zu der oberen Titannitridschicht 40 der Zwischenverbindungsschicht 24 stellen außerdem ausreichende Kontakte zu der Bodenplatte 36 durch die Zwischenverbindungsschicht 24 bereit. Zudem kann der Verbindungskontaktätzvorgang durch Ausbilden von Verbindungskontakten 46 zur Verbindung mit den oberen Schichten der Zwischenverbindungsschicht 24 anstatt zu der Bodenplatte 36 diese Verbindungskontakte 46 und die zu der oberen Kondensatorplatte 44 verbindenden Verbindungskontakte 46 auf etwa dieselbe Tiefe ausbilden, und dadurch den Ätzvorgang davor bewahren, das Obere der höheren Schicht 40 oder 44 zu bombardieren, während ein Verbindungskontakt 46 zu der unteren Schicht 36 dennoch geätzt wird. Die Verbindungskontakte 46 werden unter Verwendung von konventionellen Photolithographietechniken zum Definieren der Orte für die Verbindungskontakte 46 gefolgt von einem Plasmaätzvorgang zur Erzeugung von Löchern durch die IMD-Schicht 26 ausgebildet. Die Verbindungskontakte 46 sind mit einer zweckmäßigen Dünnschicht aus einem Abdichtungsmaterial 66 wie etwa einer Dünnschicht aus Titan gefolgt von einer Schicht aus Titannitrid auf den Boden- und Seitenwänden der Verbindungskontakte 46 ausgefüttert, und dann mit Wolfram oder einem anderen Material gefüllt, gefolgt von einem CMP-Vorgang, so dass das Metall in den Verbindungskontakten 46 und ein beliebiges Material, das die IMD-Schicht 26 bedeckt, auf die obere Oberfläche der IMD-Schicht 26 zurückpoliert werden. Danach werden die Schichten der oberen Zwischenverbindungsschicht 24 (vergleiche 1) auf eine zu der Ausbildung der unteren Zwischenverbindungsschicht 24 ähnliche Weise abgeschieden. Die obere Zwischenverbindungsschicht 24 wird dann zum Ausbilden der gewünschten Kontakte zu der unteren Zwischenverbindungsschicht 24 und dem Kondensator 20 definiert und geätzt.
  • Obwohl der Kondensator 20 vorliegend als über der unteren Zwischenverbindungsschicht 24 gezeigt und beschrieben ist, ist es in einer geeigneten Situation möglich, die allgemeine Struktur des Kondensators 20 zu invertieren, und den Kondensator 20 am Boden der unteren Zwischenverbindungsschicht 24 auszubilden. In dieser Situation wird die Kondensatorbodenplatte in einem Hohlraum in der Unterseite der Zwischenverbindungsschicht ausgebildet, und die obere Metallschicht der Zwischenverbindungsschicht bildet die Kondensatoroberplatte aus. Geeignete Verbindungskontakte können dann zu anderen Zwischenverbindungsschichten entweder über oder unter der Zwischenverbindungsschicht mit dem eingebetteten Kondensator bereitgestellt werden.
  • Der MIM-Kondensator 20 und sein Herstellungsverfahren stellen einen Kondensator bereit, der in den Zwischenverbindungsschichten anstatt in dem Substrat der IC 22 abgeschieden ist, aber fügt nichts zu dem Gesamtvolumen der IC 22 hinzu, da der Kondensator 20 innerhalb einer Zwischenverbindungsschicht 24 eingebettet ist, anstatt zwischen zwei Zwischenverbindungsschichten, wo die Isolatorschicht 26 dicker gemacht werden muss, um einen Kondensator darin aufzunehmen. Zudem können die Verbindungskontakte zwischen vertikal benachbarten Zwischenverbindungsschichten und zwischen dem Kondensator 20 und der nächsten Zwischenverbindungsschicht auf etwa dieselbe Tiefe ausgebildet werden, was den Vorgang zur Ausbildung der Verbindungskontakte 46 vereinfacht. Zudem erlaubt die Struktur des Kondensators 20 ein vereinfachtes Verfahren zur Herstellung, das einen Vorteil aus dem vorhandenen Material in der Zwischenverbindungsschicht 24 und aus verwandten Herstellungsvorgängen zieht. Viele andere Vorteile und Verbesserungen werden aus einem vollständigen Verständnis der Erfindung ersichtlich.
  • Derzeit bevorzugte Ausführungsbeispiele der Erfindung und ihre Verbesserungen sind vorstehend näher beschrieben. Die Erfindung erfolgte anhand eines bevorzugten Beispiels. Es versteht sich, dass der Erfindungsbereich durch die nachfolgenden Patenansprüche definiert ist, und nicht unnötig auf die vorstehend angegebene ausführliche Beschreibung der bevorzugten Ausführungsbeispiele beschränkt sein soll.

Claims (20)

  1. Integrierter Schaltkreis mit: einem Substrat (30); einer im Großen und Ganzen horizontal verlaufenden Verbindungsschicht (24), die aus einem elektrisch leitenden Material besteht, das vertikal von einer Oberseite zu einer Unterseite der Verbindungsschicht verläuft; einer ersten und einer zweiten Schicht (28, 32) aus intermetallischem dieletrischen Isoliermaterial, die gegenüberliegende Seiten der Verbindungsschicht berühren; und einer Vertiefung (45) in der Verbindungsschicht, die vertikal zwischen der Ober- und Unterseite der Verbindungsschicht und horizontal zwischen Rändern der Verbindungsschicht, die die Vertiefung definieren, angeordnet ist, gekennzeichnet durch einen in die Vertiefung eingebetteten Kondensator (20) mit einer oberen und einer unteren Platte (36, 44), die mit einem vertikalen Abstand voneinander angeordnet sind und durch dielektrisches Kondensatormaterial (42) getrennt sind, wobei eine der oberen oder unteren Kondensatorplatten (36) mit der Verbindungsschicht in der Vertiefung elektrisch verbunden ist und eine der oberen oder unteren Kondensatorplatten mit einem horizontalen Abstand von den die Vertiefung definierenden Rändern angeordnet ist, und einen elektrischen Verbinder (46), der durch eine der intermetallischen dielektrischen Isoliermaterialschichten verläuft, die die Verbindungsschicht berühren, wobei der elektrische Verbinder mit der anderen (44) der oberen und unteren Kondensatorplatten elektrisch verbunden ist.
  2. Integrierter Schaltkreis nach Anspruch 1, dadurch gekennzeichnet, dass die Verbindungsschicht (24) obere (40), mittlere (38) und untere (34, 36) leitfähige Schichten, die aus Metall bestehen, umfasst, wobei die mittlere Schicht vertikal dicker als entweder die oberen oder die unteren leitfähigen Schichten ist, und die Vertiefung (45) hauptsächlich in der mittleren leitfähigen Schicht angeordnet ist.
  3. Integrierter Schaltkreis nach Anspruch 2, dadurch gekennzeichnet, dass die mittlere leitfähige Schicht (38) Aluminium aufweist, das bei Temperaturänderungen durch thermische Behandlung verformt wird.
  4. Integrierter Schaltkreis nach Anspruch 2, dadurch gekennzeichnet, dass die Vertiefung (45) durch die mittlere leitfähige Schicht (38) zu der unteren leitfähigen Schicht (34, 36) verläuft und die untere leitfähige Schicht die untere Ausdehnung der Vertiefung definiert.
  5. Integrierter Schaltkreis nach Anspruch 4, dadurch gekennzeichnet, dass die untere Kondensatorplatte von einem Teil der unteren leitfähigen Schicht (34, 36) gebildet wird, die zwischen den Vertiefungsrändern verläuft.
  6. Integrierter Schaltkreis nach Anspruch 5, dadurch gekennzeichnet, dass die untere Kondensatorplatte eine Einheit mit der unteren leitfähigen Schicht (34, 36) bildet.
  7. Integrierter Schaltkreis nach Anspruch 5, dadurch gekennzeichnet, dass die obere Platte (44) vertikal unterhalb oder auf der Höhe der Oberseite der Verbindungsschicht (24) angeordnet ist.
  8. Integrierter Schaltkreis nach Anspruch 7, dadurch gekennzeichnet, dass die obere Platte (44) mit einem horizontalen Abstand von den oberen und mittleren leitfähigen Schichten an den Vertiefungsrändern angeordnet ist und weiterhin ein Isolierfüllmaterial aufweist, das den horizontalen Abstand zwischen der oberen Platte und den unteren und mittleren leitfähigen Schichten ausfüllt.
  9. Integrierter Schaltkreis nach Anspruch 4, dadurch gekennzeichnet, dass die obere Platte (44) mit einem horizontalen Abstand von den oberen und mittleren leitfähigen Schichten an den Vertiefungsrändern angeordnet ist und weiterhin ein Isolierfüllmaterial aufweist, das den horizontalen Abstand zwischen der oberen Platte und den unteren und mittleren leitfähigen Schichten ausfüllt.
  10. Integrierter Schaltkreis nach Anspruch 4, dadurch gekennzeichnet, dass der elektrische Verbinder (46), der durch die intermetallische dielektrische Isoliermaterialschicht verläuft und mit der Kondensatorplatte verbunden ist, einen Verbindungskontakt aufweist.
  11. Integrierter Schaltkreis nach Anspruch 10, der zusätzlich zu der zuerst genannten Verbindungsschicht weiterhin eine zweite Verbindungsschicht (24) aufweist, die eine der intermetallischen dielektrischen Isomaterialschichten (26) berührt, die die erste Verbindungsschicht berührt, sowie einen zweiten Verbindungskontakt (46) zusätzlich zu dem zuerst genannten Verbindungskontakt aufweist, der mit der Kondensatorplatte verbunden ist, wobei der zweite Verbindungskontakt durch die gleiche intermetallische dielektrische Isoliermaterialschicht wie der erste Verbindungskontakt verläuft, der zweite Verbindungskontakt elektrisch zwischen die erste und die zweite Verbindungsschicht geschaltet ist und der erste Verbindungskontakt zwischen der ersten und der zweiten Verbindungsschicht verläuft.
  12. Integrierter Schaltkreis nach Anspruch 11, dadurch gekennzeichnet, dass der erste und der zweite Verbindungskontakt (46) ungefähr die gleiche Länge haben.
  13. Integrierter Schaltkreis nach Anspruch 1, dadurch gekennzeichnet, dass ein unterer Teil (34, 36) der Verbindungsschicht (24) die untere Ausdehnung der Vertiefung definiert.
  14. Integrierter Schaltkreis nach Anspruch 13, dadurch gekennzeichnet, dass die untere Kondensatorplatte von einem Teil des Teils der Verbindungsschicht gebildet wird, der die untere Ausdehnung der Vertiefung definiert.
  15. Integrierter Schaltkreis nach Anspruch 14, dadurch gekennzeichnet, dass die untere Kondensatorplatte eine Einheit mit dem Teil der Verbindungsschicht bildet, der die untere Ausdehnung der Vertiefung bildet.
  16. Integrierter Schaltkreis nach Anspruch 14, dadurch gekennzeichnet, dass die obere Platte (44) vertikal unterhalb oder auf de Höhe der Oberseite der Verbindungsschicht (24) angeordnet ist.
  17. Integrierter Schaltkreis nach Anspruch 14, dadurch gekennzeichnet, dass die obere Platte (44) mit einem horizontalen Abstand von den Vertiefungsrändern angeordnet ist und der integrierte Schaltkreis weiterhin ein Isolierfüllmaterial aufweist, das den horizontalen Abstand zwischen der oberen Platte und den unteren und mittleren leitfähigen Schichten ausfüllt.
  18. Integrierter Schaltkreis nach Anspruch 13, dadurch gekennzeichnet, dass der elektrische Verbinder (46), der durch die intermetallische dielektrische Isoliermaterialschicht verläuft und mit der Kondensatorplatte verbunden ist, einen Verbindungskontakt aufweist.
  19. Integrierter Schaltkreis nach Anspruch 18, der zusätzlich zu der zuerst genannten Verbindungsschicht weiterhin eine zweite Verbindungsschicht (24) aufweist, die eine der intermetallischen dielektrischen Isoliermaterialschichten (26) berührt, die die erste Verbindungsschicht berührt, sowie einen zweiten Verbindungskontakt zusätzlich zu dem zuerst genannten Verbindungskontakt aufweist, der mit der Kondensatorplatte verbunden ist, wobei der zweite Verbindungskontakt durch die gleiche intermetallische dielektrische Isoliermaterialschicht wie der erste Verbindungskontakt verläuft, der zweite Verbindungskontakt elektrisch zwischen die erste und die zweite Verbindungsschicht geschaltet ist und der erste Verbindungskontakt zwischen der ersten und der zweiten Verbindungsschicht verläuft.
  20. Integrierter Schaltkreis nach Anspruch 19, dadurch gekennzeichnet, dass der erste und der zweite Verbindungskontakt (46) ungefähr die gleiche Länge haben.
DE60133155T 2000-02-02 2001-01-30 In Verbindungsschicht eingebettete Metall-Isolator-Metall Kapazität und Verfahren zur Herstellung Expired - Lifetime DE60133155T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US496971 2000-02-02
US09/496,971 US6504202B1 (en) 2000-02-02 2000-02-02 Interconnect-embedded metal-insulator-metal capacitor

Publications (2)

Publication Number Publication Date
DE60133155D1 DE60133155D1 (de) 2008-04-24
DE60133155T2 true DE60133155T2 (de) 2009-03-19

Family

ID=23974933

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60133155T Expired - Lifetime DE60133155T2 (de) 2000-02-02 2001-01-30 In Verbindungsschicht eingebettete Metall-Isolator-Metall Kapazität und Verfahren zur Herstellung

Country Status (4)

Country Link
US (2) US6504202B1 (de)
EP (1) EP1143528B1 (de)
JP (1) JP2001313370A (de)
DE (1) DE60133155T2 (de)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6504202B1 (en) * 2000-02-02 2003-01-07 Lsi Logic Corporation Interconnect-embedded metal-insulator-metal capacitor
DE10008573A1 (de) * 2000-02-24 2001-09-13 Infineon Technologies Ag Halbleiterbauelement und Herstellungsverfahren
US6677216B2 (en) * 2001-10-04 2004-01-13 Mosel Vitelic, Inc. Method of making IC capacitor
US6847077B2 (en) * 2002-06-25 2005-01-25 Agere Systems, Inc. Capacitor for a semiconductor device and method for fabrication therefor
KR100818058B1 (ko) * 2002-06-28 2008-03-31 매그나칩 반도체 유한회사 엠아이엠 캐패시터 형성방법
JP4037711B2 (ja) * 2002-07-26 2008-01-23 株式会社東芝 層間絶縁膜内に形成されたキャパシタを有する半導体装置
KR100949004B1 (ko) * 2002-12-24 2010-03-23 동부일렉트로닉스 주식회사 Mim 구조의 커패시터 제조방법
KR100500444B1 (ko) * 2002-12-26 2005-07-12 삼성전자주식회사 금속전극들을 갖는 커패시터 제조방법
KR100539198B1 (ko) * 2003-03-10 2005-12-27 삼성전자주식회사 금속-절연체-금속 캐패시터 및 그 제조 방법
US6964908B2 (en) * 2003-08-19 2005-11-15 International Business Machines Corporation Metal-insulator-metal capacitor and method of fabricating same
US6784069B1 (en) 2003-08-29 2004-08-31 Micron Technology, Inc. Permeable capacitor electrode
US6934143B2 (en) * 2003-10-03 2005-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Metal-insulator-metal capacitor structure
US7329953B2 (en) * 2003-10-29 2008-02-12 Taiwan Semiconductor Manufacturing Co., Ltd. Structure for reducing leakage currents and high contact resistance for embedded memory and method for making same
US7186625B2 (en) * 2004-05-27 2007-03-06 International Business Machines Corporation High density MIMCAP with a unit repeatable structure
WO2006008789A1 (ja) * 2004-07-15 2006-01-26 Fujitsu Limited 容量素子とその製造方法、及び半導体装置
JP4316469B2 (ja) * 2004-10-15 2009-08-19 株式会社東芝 自動設計装置
US8134196B2 (en) * 2005-09-02 2012-03-13 Stats Chippac Ltd. Integrated circuit system with metal-insulator-metal circuit element
US7678659B2 (en) * 2005-09-26 2010-03-16 Mediatek Inc. Method of reducing current leakage in a metal insulator metal semiconductor capacitor and semiconductor capacitor thereof
US7456463B2 (en) * 2007-02-06 2008-11-25 International Business Machines Corporation Capacitor having electrodes at different depths to reduce parasitic capacitance
US20080233704A1 (en) * 2007-03-23 2008-09-25 Honeywell International Inc. Integrated Resistor Capacitor Structure
US8395053B2 (en) * 2007-06-27 2013-03-12 Stats Chippac Ltd. Circuit system with circuit element and reference plane
US8107254B2 (en) * 2008-11-20 2012-01-31 International Business Machines Corporation Integrating capacitors into vias of printed circuit boards
US8298902B2 (en) * 2009-03-18 2012-10-30 International Business Machines Corporation Interconnect structures, methods for fabricating interconnect structures, and design structures for a radiofrequency integrated circuit
US8375539B2 (en) 2009-08-05 2013-02-19 International Business Machines Corporation Method of manufacturing complimentary metal-insulator-metal (MIM) capacitors
US8242384B2 (en) 2009-09-30 2012-08-14 International Business Machines Corporation Through hole-vias in multi-layer printed circuit boards
US9941195B2 (en) 2009-11-10 2018-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Vertical metal insulator metal capacitor
US8432027B2 (en) * 2009-11-11 2013-04-30 International Business Machines Corporation Integrated circuit die stacks with rotationally symmetric vias
US8315068B2 (en) * 2009-11-12 2012-11-20 International Business Machines Corporation Integrated circuit die stacks having initially identical dies personalized with fuses and methods of manufacturing the same
US8258619B2 (en) * 2009-11-12 2012-09-04 International Business Machines Corporation Integrated circuit die stacks with translationally compatible vias
US8310841B2 (en) * 2009-11-12 2012-11-13 International Business Machines Corporation Integrated circuit die stacks having initially identical dies personalized with switches and methods of making the same
US9646947B2 (en) * 2009-12-22 2017-05-09 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Integrated circuit with inductive bond wires
US9583354B2 (en) 2011-03-30 2017-02-28 The Aerospace Corporation Systems and methods for depositing materials on either side of a freestanding film using laser-assisted chemical vapor deposition (LA-CVD), and structures formed using same
US9679779B2 (en) 2011-03-30 2017-06-13 The Aerospace Corporation Systems and methods for depositing materials on either side of a freestanding film using selective thermally-assisted chemical vapor deposition (STA-CVD), and structures formed using same
FR2980920B1 (fr) 2011-09-29 2013-10-04 St Microelectronics Crolles 2 Circuit integre a cle d'identification auto-programmee
US9287347B2 (en) 2013-02-12 2016-03-15 Qualcomm Incorporated Metal-insulator-metal capacitor under redistribution layer
US9153504B2 (en) 2013-10-11 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Metal insulator metal capacitor and method for making the same
US9986633B2 (en) 2016-06-16 2018-05-29 International Business Machines Corporation Embedding discrete components having variable dimensions in a substrate
KR101913394B1 (ko) * 2016-07-29 2018-10-31 삼성디스플레이 주식회사 표시 장치
CN115867127B (zh) * 2023-03-03 2023-06-02 长鑫存储技术有限公司 半导体结构及其制备方法

Family Cites Families (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4437139A (en) 1982-12-17 1984-03-13 International Business Machines Corporation Laser annealed dielectric for dual dielectric capacitor
JPS60253265A (ja) 1984-05-29 1985-12-13 Toshiba Corp 半導体記憶装置
JPS6348856A (ja) 1986-08-19 1988-03-01 Mitsubishi Electric Corp モノリシツク化マイクロ波集積回路
JPS6387761A (ja) 1986-09-30 1988-04-19 Nec Corp ガリウム砒素集積回路のmim容量
US4912535A (en) 1987-08-08 1990-03-27 Mitsubishi Denki Kabushiki Kaisha Trench type semiconductor memory device having side wall contact
JPH0221652A (ja) 1988-07-08 1990-01-24 Mitsubishi Electric Corp 半導体記憶装置
US5381365A (en) 1990-01-26 1995-01-10 Mitsubishi Denki Kabushiki Kaisha Dynamic random access memory having stacked type capacitor and manufacturing method therefor
KR920001716A (ko) 1990-06-05 1992-01-30 김광호 디램셀의 적층형 캐패시터의 구조 및 제조방법
JP3123073B2 (ja) 1990-11-08 2001-01-09 日本電気株式会社 半導体記憶装置の製造方法
US5142437A (en) 1991-06-13 1992-08-25 Ramtron Corporation Conducting electrode layers for ferroelectric capacitors in integrated circuits and method
KR930012120B1 (ko) 1991-07-03 1993-12-24 삼성전자 주식회사 반도체장치 및 그의 제조방법
US5240871A (en) 1991-09-06 1993-08-31 Micron Technology, Inc. Corrugated storage contact capacitor and method for forming a corrugated storage contact capacitor
US5155657A (en) 1991-10-31 1992-10-13 International Business Machines Corporation High area capacitor formation using material dependent etching
US5187637A (en) 1992-02-14 1993-02-16 At&T Bell Laboratories Monolithic high-voltage capacitor
US5739579A (en) 1992-06-29 1998-04-14 Intel Corporation Method for forming interconnections for semiconductor fabrication and semiconductor device having such interconnections
US5275974A (en) 1992-07-30 1994-01-04 Northern Telecom Limited Method of forming electrodes for trench capacitors
US5330928A (en) 1992-09-28 1994-07-19 Industrial Technology Research Institute Method for fabricating stacked capacitors with increased capacitance in a DRAM cell
US5605857A (en) 1993-02-12 1997-02-25 Micron Technology, Inc. Method of forming a bit line over capacitor array of memory cells and an array of bit line over capacitor array of memory cells
US5380546A (en) 1993-06-09 1995-01-10 Microelectronics And Computer Technology Corporation Multilevel metallization process for electronic components
US5494857A (en) 1993-07-28 1996-02-27 Digital Equipment Corporation Chemical mechanical planarization of shallow trenches in semiconductor substrates
US5479316A (en) * 1993-08-24 1995-12-26 Analog Devices, Inc. Integrated circuit metal-oxide-metal capacitor and method of making same
US5508881A (en) * 1994-02-01 1996-04-16 Quality Microcircuits Corporation Capacitors and interconnect lines for use with integrated circuits
US5436186A (en) 1994-04-22 1995-07-25 United Microelectronics Corporation Process for fabricating a stacked capacitor
US5494854A (en) 1994-08-17 1996-02-27 Texas Instruments Incorporated Enhancement in throughput and planarity during CMP using a dielectric stack containing HDP-SiO2 films
JPH08172132A (ja) 1994-09-15 1996-07-02 Texas Instr Inc <Ti> マルチレベル相互接続部の容量および性能を最適化する素子および方法
US5576240A (en) 1994-12-09 1996-11-19 Lucent Technologies Inc. Method for making a metal to metal capacitor
US5736457A (en) 1994-12-09 1998-04-07 Sematech Method of making a damascene metallization
US5497017A (en) 1995-01-26 1996-03-05 Micron Technology, Inc. Dynamic random access memory array having a cross-point layout, tungsten digit lines buried in the substrate, and vertical access transistors
JP3368726B2 (ja) 1995-08-07 2003-01-20 ヤマハ株式会社 半導体記憶装置とその製造方法
US6004839A (en) * 1996-01-17 1999-12-21 Nec Corporation Semiconductor device with conductive plugs
US5926359A (en) * 1996-04-01 1999-07-20 International Business Machines Corporation Metal-insulator-metal capacitor
US5972788A (en) * 1996-05-22 1999-10-26 International Business Machines Corporation Method of making flexible interconnections with dual-metal-dual-stud structure
US5846876A (en) 1996-06-05 1998-12-08 Advanced Micro Devices, Inc. Integrated circuit which uses a damascene process for producing staggered interconnect lines
US6069051A (en) 1996-06-17 2000-05-30 International Business Machines Corporation Method of producing planar metal-to-metal capacitor for use in integrated circuits
JPH1022457A (ja) * 1996-07-03 1998-01-23 Mitsubishi Electric Corp 容量装置及び半導体装置並びにそれらの製造方法
US5747382A (en) 1996-09-24 1998-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Two-step planarization process using chemical-mechanical polishing and reactive-ion-etching
US5753948A (en) 1996-11-19 1998-05-19 International Business Machines Corporation Advanced damascene planar stack capacitor fabrication method
US5742471A (en) 1996-11-25 1998-04-21 The Regents Of The University Of California Nanostructure multilayer dielectric materials for capacitors and insulators
US6424011B1 (en) * 1997-04-14 2002-07-23 International Business Machines Corporation Mixed memory integration with NVRAM, dram and sram cell structures on same substrate
US5981374A (en) 1997-04-29 1999-11-09 International Business Machines Corporation Sub-half-micron multi-level interconnection structure and process thereof
US5915203A (en) 1997-06-10 1999-06-22 Vlsi Technology, Inc. Method for producing deep submicron interconnect vias
US5981378A (en) 1997-07-25 1999-11-09 Vlsi Technology, Inc. Reliable interconnect via structures and methods for making the same
US5976928A (en) 1997-11-20 1999-11-02 Advanced Technology Materials, Inc. Chemical mechanical polishing of FeRAM capacitors
US5925932A (en) 1997-12-18 1999-07-20 Advanced Micro Devices, Inc. Borderless vias
US6081021A (en) 1998-01-15 2000-06-27 International Business Machines Corporation Conductor-insulator-conductor structure
US6025226A (en) 1998-01-15 2000-02-15 International Business Machines Corporation Method of forming a capacitor and a capacitor formed using the method
US6057571A (en) 1998-03-31 2000-05-02 Lsi Logic Corporation High aspect ratio, metal-to-metal, linear capacitor for an integrated circuit
JP2000003991A (ja) * 1998-06-15 2000-01-07 Mitsubishi Electric Corp 半導体装置およびその製造方法
KR100268424B1 (ko) * 1998-08-07 2000-10-16 윤종용 반도체 장치의 배선 형성 방법
US6100155A (en) 1998-09-10 2000-08-08 Chartered Semiconductor Manufacturing, Ltd. Metal-oxide-metal capacitor for analog devices
JP2000150810A (ja) * 1998-11-17 2000-05-30 Toshiba Microelectronics Corp 半導体装置及びその製造方法
US6180976B1 (en) 1999-02-02 2001-01-30 Conexant Systems, Inc. Thin-film capacitors and methods for forming the same
US6197650B1 (en) 1999-05-15 2001-03-06 United Microelectronics Corp. Method for forming capacitor
US6504202B1 (en) * 2000-02-02 2003-01-07 Lsi Logic Corporation Interconnect-embedded metal-insulator-metal capacitor

Also Published As

Publication number Publication date
EP1143528A2 (de) 2001-10-10
US7118985B2 (en) 2006-10-10
JP2001313370A (ja) 2001-11-09
EP1143528B1 (de) 2008-03-12
DE60133155D1 (de) 2008-04-24
EP1143528A3 (de) 2004-04-21
US20030068858A1 (en) 2003-04-10
US6504202B1 (en) 2003-01-07

Similar Documents

Publication Publication Date Title
DE60133155T2 (de) In Verbindungsschicht eingebettete Metall-Isolator-Metall Kapazität und Verfahren zur Herstellung
DE10351875B4 (de) Integriertes Schaltkreisbauelement mit MIM-Kondensator
DE10256346B4 (de) Halbleiterbauelement mit MIM-Kondensator und Zwischenverbindung und Herstellungsverfahren dafür
DE102005027234B4 (de) Verfahren zum Bilden einer Verbindungsstruktur für eine Halbleitervorrichtung
DE3922456C2 (de)
DE19727232C2 (de) Analoges integriertes Halbleiterbauelement und Verfahren zu dessen Herstellung
DE19834917A1 (de) Verfahren zum Bilden von selbstausrichtenden Durchgängen in integrierten Schaltungen mit mehreren Metallebenen
DE60132152T2 (de) Herstellungsverfahren von einem randlosen Kontakt auf Bitleitungskontaktstutzen mit einer Ätzstopschicht
DE10235986A1 (de) Nichtflüchtige Speichervorrichtung mit einer schwebenden Trap-Speicherzelle und Verfahren zur Herstellung derselben
DE102010045055B4 (de) Verfahren zur Herstellung eines Halbleiterbauelementes mit einer Durchkontaktierung
DE10206149C1 (de) Verfahren zur Herstellung von Kontakten
DE10253938A1 (de) Bonding-Pad-Struktur einer Halbleitervorrichtung und Herstellungsverfahren dafür
DE19750918A1 (de) Halbleitereinrichtung und zugehöriges Herstellungsverfahren
EP1130654A1 (de) Integriertes Bauelement mit Metall-Isolator-Metall-Kondensator
DE102020105731B4 (de) Kondensator, metall-isolator-metallstruktur und verfahren zu ihrer herstellung
DE10348902A1 (de) MIM-Kondensatorstruktur und Herstellungsverfahren
DE102008060077A1 (de) Verfahren zur Herstellung einer integrierten Schaltung
DE19531602C2 (de) Verbindungsstruktur einer Halbleitereinrichtung und ihr Herstellungsverfahren
DE112021004450T5 (de) Dreidimensionaler metall-isolator-metall- (mim-) kondensator
DE4221432A1 (de) Globales Planarisierungsverfahren für integrierte Halbleiterschaltungen oder mikromechanische Bauteile
EP1421619B1 (de) Kontaktierung des emitterkontakts einer halbleitervorrichtung
DE102004029355A1 (de) Selbstausgerichtete Maske zum Verringern der Zellenlayoutfläche
DE102011100779A1 (de) Halbleitervorrichtung und Verfahren zur Verbindung eines niederohmigen Dünnschichtwiderstandes
EP0647356A1 (de) Herstellungsverfahren für einen schüsselkondensator
DE10338252B4 (de) Bitleitung einer Halbleitervorrichtung mit einer nippelförmigen Abdeckschicht und Verfahren zur Herstellung derselben

Legal Events

Date Code Title Description
8364 No opposition during term of opposition