DE60103601T2 - Leicht steuerbare Halbleiterspeicheranordnung mit einer eingebauten logischen Schaltung sowie entsprechendes Steuerverfahren - Google Patents

Leicht steuerbare Halbleiterspeicheranordnung mit einer eingebauten logischen Schaltung sowie entsprechendes Steuerverfahren Download PDF

Info

Publication number
DE60103601T2
DE60103601T2 DE60103601T DE60103601T DE60103601T2 DE 60103601 T2 DE60103601 T2 DE 60103601T2 DE 60103601 T DE60103601 T DE 60103601T DE 60103601 T DE60103601 T DE 60103601T DE 60103601 T2 DE60103601 T2 DE 60103601T2
Authority
DE
Germany
Prior art keywords
data
address
logic
signal
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60103601T
Other languages
German (de)
English (en)
Other versions
DE60103601D1 (de
Inventor
Tadaaki Chiyoda-ku Yamauchi
Kunihiko Chiyoda-ku Kozaru
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of DE60103601D1 publication Critical patent/DE60103601D1/de
Publication of DE60103601T2 publication Critical patent/DE60103601T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/206—Memory mapped I/O

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Memory System (AREA)
DE60103601T 2000-09-29 2001-08-23 Leicht steuerbare Halbleiterspeicheranordnung mit einer eingebauten logischen Schaltung sowie entsprechendes Steuerverfahren Expired - Lifetime DE60103601T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000299012A JP2002108691A (ja) 2000-09-29 2000-09-29 半導体記憶装置および半導体記憶装置の制御方法
JP2000299012 2000-09-29

Publications (2)

Publication Number Publication Date
DE60103601D1 DE60103601D1 (de) 2004-07-08
DE60103601T2 true DE60103601T2 (de) 2005-06-16

Family

ID=18780880

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60103601T Expired - Lifetime DE60103601T2 (de) 2000-09-29 2001-08-23 Leicht steuerbare Halbleiterspeicheranordnung mit einer eingebauten logischen Schaltung sowie entsprechendes Steuerverfahren

Country Status (6)

Country Link
US (1) US6931482B2 (enExample)
EP (1) EP1202281B1 (enExample)
JP (1) JP2002108691A (enExample)
KR (1) KR100442216B1 (enExample)
DE (1) DE60103601T2 (enExample)
TW (1) TW511096B (enExample)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002175689A (ja) * 2000-09-29 2002-06-21 Mitsubishi Electric Corp 半導体集積回路装置
JP2002358010A (ja) * 2001-05-31 2002-12-13 Mitsubishi Electric Corp べき乗剰余演算器
US6728150B2 (en) * 2002-02-11 2004-04-27 Micron Technology, Inc. Method and apparatus for supplementary command bus
JP2006011887A (ja) * 2004-06-28 2006-01-12 Digital Electronics Corp プログラマブル・ロジック・コントローラ、グラフィック・ロジック・コントローラ、制御プログラム作成装置、プログラム、および、記録媒体
US7230876B2 (en) * 2005-02-14 2007-06-12 Qualcomm Incorporated Register read for volatile memory
JP2007011517A (ja) * 2005-06-29 2007-01-18 Yamaha Corp 集積回路装置
JP4778321B2 (ja) * 2006-01-30 2011-09-21 富士通セミコンダクター株式会社 半導体メモリ、メモリシステム
US8984256B2 (en) * 2006-02-03 2015-03-17 Russell Fish Thread optimized multiprocessor architecture
US8307180B2 (en) 2008-02-28 2012-11-06 Nokia Corporation Extended utilization area for a memory device
US8874824B2 (en) 2009-06-04 2014-10-28 Memory Technologies, LLC Apparatus and method to share host system RAM with mass storage memory RAM
US8266471B2 (en) * 2010-02-09 2012-09-11 Mosys, Inc. Memory device including a memory block having a fixed latency data output
FR2958064B1 (fr) * 2010-03-26 2012-04-20 Commissariat Energie Atomique Architecture de traitement d'un flux de donnees permettant l'extension d'un masque de voisinage
US9311226B2 (en) 2012-04-20 2016-04-12 Memory Technologies Llc Managing operational state data of a memory module using host memory in association with state change
US9305614B2 (en) 2012-12-21 2016-04-05 Cypress Semiconductor Corporation Memory device with internal combination logic
US10038550B2 (en) * 2013-08-08 2018-07-31 Intel Corporation Instruction and logic to provide a secure cipher hash round functionality
WO2018106570A1 (en) * 2016-12-09 2018-06-14 Cryptography Research, Inc. Programmable block cipher with masked inputs

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4835733A (en) 1985-09-30 1989-05-30 Sgs-Thomson Microelectronics, Inc. Programmable access memory
JPH06215160A (ja) * 1992-08-25 1994-08-05 Texas Instr Inc <Ti> データ処理方法および装置
US5528549A (en) * 1993-05-28 1996-06-18 Texas Instruments Incorporated Apparatus, systems and methods for distributed signal processing
JP3075184B2 (ja) * 1996-08-02 2000-08-07 日本電気株式会社 演算処理機能付主記憶システム及びその制御方法
KR100302424B1 (ko) * 1996-10-14 2001-09-28 니시무로 타이죠 논리하이브리드메모리용반도체메모리
JP4102870B2 (ja) * 1996-10-28 2008-06-18 株式会社ルネサステクノロジ ロジックとの混載に適した構成を有するメモリを備えるメモリ集積回路装置
US6185704B1 (en) * 1997-04-11 2001-02-06 Texas Instruments Incorporated System signaling schemes for processor and memory module
JP3189727B2 (ja) * 1997-04-15 2001-07-16 日本電気株式会社 コプロセッサ内蔵パケット型メモリｌｓｉ、それを用いたメモリシステム及びそれらの制御方法
US5953738A (en) 1997-07-02 1999-09-14 Silicon Aquarius, Inc DRAM with integral SRAM and arithmetic-logic units
JPH11126476A (ja) 1997-10-23 1999-05-11 Mitsubishi Electric Corp Ｄｒａｍ内蔵ロジック半導体集積回路装置
JPH11154103A (ja) * 1997-11-20 1999-06-08 Mitsubishi Electric Corp 半導体集積回路装置
JPH11185467A (ja) * 1997-12-22 1999-07-09 Fujitsu Ltd 半導体集積回路装置
US6122214A (en) * 1998-03-23 2000-09-19 Matsushita Electric Industrial Co., Ltd. Semiconductor memory
JP4156706B2 (ja) 1998-05-29 2008-09-24 株式会社東芝 半導体記憶装置
KR20000001621A (ko) * 1998-06-12 2000-01-15 윤종용 메모리 로직 복합 반도체장치
DE19929095B4 (de) * 1998-06-29 2005-12-08 Fujitsu Ltd., Kawasaki Halbleiterspeichervorrichtung mit übersteuertem Leseverstärker und Halbleitervorrichtung
JP2000030435A (ja) * 1998-07-10 2000-01-28 Nec Corp 半導体集積回路
JP2001101895A (ja) * 1999-09-30 2001-04-13 Mitsubishi Electric Corp 半導体集積回路装置
JP2001126470A (ja) * 1999-10-26 2001-05-11 Mitsubishi Electric Corp 半導体記憶装置

Also Published As

Publication number Publication date
TW511096B (en) 2002-11-21
US20020040437A1 (en) 2002-04-04
EP1202281A1 (en) 2002-05-02
JP2002108691A (ja) 2002-04-12
US6931482B2 (en) 2005-08-16
KR20020025650A (ko) 2002-04-04
EP1202281B1 (en) 2004-06-02
KR100442216B1 (ko) 2004-07-30
DE60103601D1 (de) 2004-07-08

Similar Documents

Publication Publication Date Title
DE60103601T2 (de) Leicht steuerbare Halbleiterspeicheranordnung mit einer eingebauten logischen Schaltung sowie entsprechendes Steuerverfahren
DE60100779T2 (de) Halbleiteranordnung mit einer unkomplizierten Schnittstelle sowie einer logischen Schaltung und einer eingebauten Speicheranordnung
DE60214640T2 (de) Mikroprozessor mit verbesserten Taskverwaltungs- und Tabellenverwaltungsvorrichtungen
DE19982871B4 (de) Speichersystem mit jeweils einen Speichermodul-Controller enthaltenden Speichermodulen
DE102004009497B3 (de) Chipintegriertes Mehrprozessorsystem und Verfahren zur Kommunikation zwischen mehreren Prozessoren eines chipintegrierten Mehrprozessorsystems
DE4132833C2 (de) Hierarchischer Cache-Speicher
DE19615956C2 (de) Ein nicht-flüchtiger, an einen DRAM-Bus anschließbarer Halbleiterspeicher und Verfahren zu dessen Betrieb
US20020038414A1 (en) Address generator for local system memory in reconfigurable logic chip
DE69029438T2 (de) Datenverarbeitungssystem mit Umwandlungsmittel von Burst-Operationen zu Pipeline-Operationen
DE112012006172T5 (de) Generischer Adressen-Scrambler für Speicherschaltungs-Testengine
DE112006000644T5 (de) Speichereinrichtungskommunikation unter Verwendung eines Systemspeicherbusses
DE2948159A1 (de) Integrierter speicherbaustein mit waehlbaren betriebsfunktionen
EP1234239A2 (de) Mikroprozessoranordnung mit verschlüsselung
DE10319585B4 (de) Manipulationsgeschütztes Datenverarbeitungssystem und zugehöriges Verfahren zum Manipulationsschutz
DE19536206A1 (de) Intelligente Karte
DE102006035612B4 (de) Speicherpuffer, FB-DIMM und Verfahren zum Betrieb eines Speicherpuffers
EP1776807B1 (de) Verfahren und vorrichtung zum zugriff auf daten eines botschaftsspeichers eines kommunikationsbausteins
DE102023110723A1 (de) Randomisierung von gezielten auffrischungsverwaltungs(directed refresh management - drfm)-pseudo-zielzeilenauffrischungs(pseudo target row refresh - pttr)-befehlen
EP1776805B1 (de) Flexray-kommunikationsbaustein
US20230325326A1 (en) Memory encryption
DE60030074T2 (de) Elektronischer Sicherheitsbaustein
EP1787204B1 (de) Botschaftsverwalter und verfahren zur steuerung des zugriffs auf daten eines botschaftsspeichers eines kommunikationsbausteins
DE102007031271A1 (de) Steuerprotokoll und Signalisierung in einer neuen Speicherarchitektur
DE102022000091A1 (de) Verwaltung verschlüsselter schlüssel
DE102006036969A1 (de) Elektronischer Schaltkreis, Wrapper-Schaltkreis, Speichersystem und Koppelverfahren

Legal Events

Date Code Title Description
8364 No opposition during term of opposition