-
Die
vorliegende Erfindung betrifft einen elektronischen Schaltkreis,
einen Wrapper-Schaltkreis, ein Speichersystem und ein Koppelverfahren.
-
Speziell
betrifft die vorliegende Erfindung einen Wrapper-Schaltkreis zum
Koppeln einer (nicht-gemultiplexten) Speicher-Steuereinheit, in
der ein Adressport und ein Datenport voneinander getrennt sind,
und eines (gemultiplexten) Speichers, in dem ein Adressport und
ein Datenport gemeinsam genutzt werden (Zeit-Multiplex, nicht physikalisch voneinander
getrennt).
-
Ein
Speicher ist eine Vorrichtung, die Daten speichert. Ein Speicher
kann entweder als flüchtiger Speicher
oder nicht-flüchtiger
Speicher klassifiziert werden. Flüchtige Speicher umfassen dynamische Zufallszugriffsspeicher
(DRAM) und statische Zufallszugriffsspeicher (SRAM). Ein Beispiel
für einen flüchtigen
Speicher beinhaltet einen Unitransistor-Zufallszugriffsspeicher
(UtRAM). Beispiele für nicht-flüchtige Speicher
umfassen einen Masken-Nurlesespeicher (ROM), einen löschbaren
programmierbaren Nurlesespeicher (EPROM), einen elektrisch löschbaren
programmierbaren Nurlesespeicher (EEPROM), einen Flash-Speicher usw. Darüber hinaus
sind weitere Beispiele für
nicht-flüchtige Speicher
ein ferroelektrischer Zufallszugriffsspeicher (FRAM), ein Phasenwechsel- Zufallszugriffsspeicher (PRAM)
und ein magnetischer Zufallszugriffsspeicher (MRAM).
-
Die
Speichertypen können
weiter in synchrone Speicher und asynchrone Speicher unterteilt
werden, was davon abhängt,
ob ein Betrieb des Speichers mit einem Taktsignal synchronisiert
ist oder nicht. Der asynchrone Speicher wurde in der Vergangenheit öfter eingesetzt,
jedoch werden in jüngeren Designs
häufiger
die synchronen Speicher verwendet. Beispielsweise wurde ein asynchroner
Typ des „NOR-Flash"-Speichers in der
Vergangenheit häufiger
verwendet, wohingegen ein synchroner Typ von „NOR-Flash"-Speicher in den vergangenen Jahren häufiger eingesetzt
wird.
-
Die
Speicherchips (Speicherchip-Packungen), die heutzutage verwendet
werden, weisen eine große
Anzahl von Pins auf, um auf diese Weise vielfältige Funktionen zu implementieren.
Allerdings erhöht
ein Ausstatten des Speichers mit vielen Pins die Herstellungskosten
einer Speicher-(Chip-) Packungen und die Implementierungskosten
für ein
System, das den Speicher verwendet. Dementsprechend sind Anstrengungen
unternommen worden, um die Anzahl von Pins zu reduzieren. Insbesondere
erfreut sich heutzutage eine Technologie, bei der ein Adressport
(Adresspins oder Adressleitungen) und ein Datenport (Datenpins oder
Datenleitungen) gemeinsam genutzt werden (Zeit-Multiplex, nicht
voneinander getrennt) einer gewissen Beliebtheit. Diese Technologie
wird detailliert unter Bezugnahme auf die 1 und 2 beschrieben.
-
1 ist ein Blockschaltbild
zur Darstellung eines Speichersystems, bei dem ein Adressport und ein
Datenport voneinander getrennt (unterschieden) sind.
-
Der
Speicher 120 wird zusammen mit einer Speicher-Steuereinheit 110 in
einem System eingesetzt. Die Speicher-Steuereinheit 110 empfängt Daten über einen
Systembus (nicht gezeigt) und speichert die empfangenen Daten in
dem Speicher 120. Die Speicher-Steuereinheit 110 empfängt außerdem die
in dem Speicher gespeicherten Daten und überträgt die gespeicherten Daten
auf den Systembus. Mit anderen Worten, die Speicher-Steuereinheit 110 koppelt
den Speicher 120 und den Systembus bzw. bildet eine Schnittstelle
zwischen dem Speicher 120 und dem Systembus.
-
Die
Speicher-Steuereinheit 110 liefert Steuersignale 130 (CSM,
WFN, OEN, AVE, DATAEN) für den
Zugriff auf den Speicher 120, eine Adresse 140 zum
Bestimmen eines Zugriffsorts in dem Speicher 120 und Daten 150 an
den Speicher 120. Des Weiteren empfängt die Speicher-Steuereinheit 110 die
Daten 150, die an einem bestimmten Ort des Speichers 120 gespeichert
sind, von dem Speicher 120. In 1 sind in der Speicher-Steuereinheit 110 und dem
Speicher 120 ein Port zum Senden/Empfangen einer Adresse
(140) und ein Port zum Senden/Empfangen von Daten (150)
voneinander getrennt (separat, nicht-gemultiplext). Die Adresse 140 wird
von einem Adressport der Speicher-Steuereinheit 110 ausgegeben
und an einem Adressport des Speichers 120 eingegeben. Die
Daten 150 (beim Schreiben von Daten) werden von einem Datenport
der Speicher-Steuereinheit 110 ausgegeben und an einem Datenport
des Speichers 120 eingegeben, und Daten 150 (beim
Lesen von Daten) werden von dem Datenport des Speichers 120 ausgegeben
und an den Datenport der Speicher-Steuereinheit 110 eingegeben.
-
2 ist ein Blockschaltbild
zur Darstellung eines Speichersystems, in dem ein Adressport und ein
Datenport gemeinsam genutzt werden (Zeit-Multiplex an denselben
Pins, nicht voneinander getrennt).
-
Ein
Speicher 220 wird zusammen mit einer Speicher-Steuereinheit 210 in
einem System verwendet. Die Speicher-Steuereinheit 210 empfängt Daten über einen
Systembus und speichert die Daten in dem Speicher 220 oder
empfängt
die in dem Speicher 220 gespeicherten Daten und sendet
die Daten an den Systembus (nicht gezeigt).
-
Die
Speicher-Steuereinheit 210 sendet Steuersignale 230 zum
Zugreifen auf den Speicher 220, eine Adresse zum Bestimmen
eines Zugriffsorts in dem Speicher 220 und schreibt Daten 240 in
den Speicher 220. Des Weiteren empfängt die Speicher-Steuereinheit 210 gelesene
Daten 250, die an einem be stimmten Ort des Speichers 220 gespeichert
sind, von dem Speicher 220. In diesem Fall verwenden sowohl
die Speicher-Steuereinheit 210 als auch der Speicher 220 einen
gemeinsamen Adressport (Zeit-Multiplex an denselben Pins, nicht voneinander
getrennt) und einen Schreib-Datenport.
-
Eine
Speicher-Steuereinheit nicht-gemultiplexter Art ist für einen
Speicher gemäß 1 erforderlich, in dem der
Adressport und der Datenport voneinander getrennt sind (nachfolgend
als „nicht
gemultiplexter Speichertyp" oder
als „demultiplexter Speichertyp" bezeichnet), und
eine Speicher-Steuereinheit gemultiplexter Art wird für einen
Speicher gemäß 2 benötigt, in dem der Adressport
und der Datenport gemeinsam genutzt werden (nachfolgend als „gemultiplexter
Speichertyp" bezeichnet).
Dabei hängt
es von den Herstellern und der Kapazität des Speichers ab, ob die
Speicher von einem nicht-gemultiplexten Typ (120 in 1) sind oder ob es sich um
einen gemultiplexten Speichertyp (220 in 2) handelt.
-
Mobile
Geräte
sind Anwendungen, die Speicher verwenden und sich zunehmender Beliebtheit erfreuen.
Mobile Geräte
verwenden bevorzugt einen gemultiplexten Speichertyp mit einer geringen
Anzahl von Speicherpins. Dementsprechend kann eine herkömmliche
Speicher-Steuereinheit vom nicht-gemultiplexten
Typ nicht zusammen mit dem gemultiplexten Speichertyp verwendet
werden. Obwohl es möglich
ist, eine gemultiplexte Steuereinheit speziell anzufertigen, die
für den
gemultiplexten Typ geeignet ist, ist dies mit hohen Herstellungskosten
verbunden.
-
Der
Erfindung liegt das technische Problem zugrunde, einen elektronischen
Schaltkreis, einen Wrapper-Schaltkreis, ein Speichersystem und ein Koppelverfahren
anzugeben, welche es erlauben, den gemultiplexten Speichertyp bei
Verwendung der herkömmlichen
Speicher-Steuereinheit vom nicht-gemultiplexten
Typ zu steuern.
-
Die
Erfindung löst
das Problem mittels eines elektronischen Schaltkreises mit den Merkmalen
des Patentanspruchs 1, eines Wrapper-Schaltkreises mit den Merkmalen
des Patentanspruchs 13, eines Speichersystems mit den Merkmalen
des Patentanspruchs 16 und eines Koppelverfahrens mit den Merkmalen
des Patentanspruchs 19.
-
Vorteilhafte
Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben,
deren Wortlaut hiermit durch Bezugnahme zum Inhalt der Beschreibung
gemacht wird, um unnötige
Textwiederholungen zu vermeiden.
-
Gemäß einem
Aspekt der vorliegenden Erfindung schafft diese einen Wrapper-Schaltkreis, der einen
gemultiplexten Speichertyp (mit zeitlich gemultiplexten Adress-
und Datenleitungen) effektiv in einen nicht-gemultiplexten Speichertyp
umwandelt, als welcher er durch eine Speicher-Steuereinheit (eine Speicher-Steuereinheit vom
nicht-gemultiplexten Typ) „gesehen
wird". Der Wrapper-Schaltkreis weist einen
Auswahlschaltkreis (z. B. Multiplexer) und einen Eingabe-/Ausgabepuffer
auf.
-
Beispielhafte
Ausgestaltungen der vorliegenden Erfindung schaffen einen Wrapper-Schaltkreis zum
Koppeln einer Speicher-Steuereinheit vom nicht-gemultiplexten Typ und eines gemultiplexten Speichertyps
(sodass die Speicher-Steuereinheit vom nicht-gemultiplexten Typ,
die einen Adressport und einen Datenport aufweist, die voneinander
getrennt sind, den gemultiplexten Speichertyp steuert, der einen
Adressport und einen Datenport aufweist, die gemeinsam genutzt werden
(d.h. nicht voneinander getrennt sondern gemultiplext sind)).
-
Beispielhafte
Ausgestaltungen der vorliegenden Erfindung schaffen einen elektronischen
Schaltkreis, der dazu ausgebildet ist, einen Speicher zu steuern,
der einen Adressport und einen Datenport aufweist, die gemeinsam
genutzt werden (nicht voneinander getrennt, gemultiplext), wobei
eine Speicher-Steuereinheit verwendet wird, die einen Adressport
und einen Datenport aufweist, die voneinander getrennt sind, wobei
ein Wrapper-Schaltkreis eingesetzt wird.
-
Beispielhafte
Ausgestaltungen der vorliegenden Erfindung schaffen auch ein Speichersystem, wobei
eine Speicher-Steuereinheit, die einen Adressport oder einen Datenport
aufweist, die voneinander getrennt sind, ein Wrapper-Schaltkreis sowie
ein Speicher verwendet werden, der einen Adressport und einen Datenport
aufweist, die gemeinsam genutzt werden (d.h. nicht voneinander getrennt
sondern gemultiplext sind).
-
Bei
einigen beispielhaften Ausgestaltungen umfasst ein elektronischer
Schaltkreis eine Speicher-Steuereinheit, in der ein erster Adressport
und ein erster Datenport voneinander getrennt sind, und einen Wrapper-Schaltkreis,
der mit der Speicher-Steuereinheit verbunden und dazu ausgebildet ist,
einen Speicher, in dem ein zweiter Adressport und ein zweiter Datenport
gemeinsam genutzt werden (d.h. nicht voneinander getrennt sondern
gemultiplext sind), und die Speicher-Steuereinheit zu koppeln. Der
Schaltkreis kann weiterhin einen Auswahlpin aufweisen, der ein Multiplex-Auswahl-Steuersignal
(MuxedSel) empfängt,
und der Wrapper-Schaltkreis koppelt den Speicher und die Speicher-Steuereinheit, wenn
das Multiplex-Auswahl-Steuersignal (MuxedSel) aktiviert ist.
-
Bei
weiteren beispielhaften Ausgestaltungen weist ein Wrapper-Schaltkreis
einen Auswahlschaltkreis auf, der dazu ausgebildet ist, Schreibdaten
und eine Adresse von einer Speicher-Steuereinheit zu empfangen,
die einen ersten Adressport und einen ersten Datenport aufweist,
die voneinander getrennt sind, und der dazu ausgebildet ist, entweder
die Schreibdaten oder die Adresse gemäß einem ersten Steuersignal
und einem Eingabe-/Ausgabepuffer auszugeben. Der Eingabe-/Ausgabepuffer
ist dazu ausgebildet, die Schreibdaten und die Adresse zu empfangen,
um die empfangenen Schreibdaten und die empfangene Adresse an einen
Speicher zu liefern, der einen zweiten Adressport und einen zweiten Datenport
aufweist, die gemeinsam genutzt werden (d.h. nicht voneinander getrennt
sondern gemultiplext sind), und ist dazu ausgebildet, Lesedaten
zu empfangen, und die empfangenen Lesedaten an die Speicher-Steuereinheit zu
liefern. Der Wrapper-Schaltkreis kann weiterhin einen Auswahlpin
beinhalten, der ein Multiplex-Auswahl-Steuersignal (MuxedSel) emp fängt, wobei
der Wrapper-Schaltkreis die Speicher-Steuereinheit und den Speicher koppelt,
wenn das Multiplex-Auswahl-Steuersignal aktiviert ist.
-
Bei
weiteren beispielhaften Ausgestaltungen umfasst ein Speichersystem
einen Speicher, der einen ersten Adressport und einen ersten Datenport aufweist,
die gemeinsam genutzt werden, eine Speicher-Steuereinheit, die einen
zweiten Adressport und einen zweiten Datenport aufweist, die voneinander getrennt
sind, und einen Wrapper-Schaltkreis, der mit der Speicher-Steuereinheit
und dem Speicher verbunden ist, der dazu ausgebildet ist, den Speicher und
die Speicher-Steuereinheit zu koppeln. Das Speichersystem kann weiterhin
einen Auswahlpin aufweisen, der dazu ausgebildet ist, ein Multiplex-Auswahl-Steuersignal
(MuxedSel) zu empfangen, wobei der Wrapper-Schaltkreis den Speicher und
die Speicher-Steuereinheit koppelt, wenn das Multiplex-Auswahl-Steuersignal
(MuxedSel) aktiviert ist.
-
Bei
weiteren Ausgestaltungen beinhaltet ein Koppelverfahren ein Bereitstellen
eines Speichers, der einen ersten Adressport und einen zweiten Adressport
aufweist, die gemeinsam genutzt werden (d.h. nicht voneinander getrennt
sondern gemultiplext sind), und eine Speicher-Steuereinheit, die
einen zweiten Adressport und einen zweiten Datenport aufweist, die
voneinander getrennt sind. Das Koppelverfahren beinhaltet auch ein Übertragen
wenigstens einer Adresse oder von Schreibdaten, die von der Speicher-Steuereinheit
empfangen wurden, an den Speicher und ein Übertragen von Lesedaten, die
von dem Speicher empfangen wurden, an die Speicher-Steuereinheit.
-
Bei
den unterschiedlichen Ausgestaltungen ist es möglich, dass der erste Datenport
entweder nur als ein vorbestimmter Schreib-Datenport oder nur als ein
vorbestimmter Lese-Datenport fungiert und dass der zweite Datenport
abwechselnd als ein Schreib-Datenport und als ein Lese-Datenport
fungiert.
-
Alternativ
kann in den unterschiedlichen Ausgestaltungen der erste Datenport
abwechselnd als ein Schreib-Datenport und als ein Lese-Datenport fungieren und
der zweite Datenport kann abwechselnd als ein Schreib-Datenport
und als ein Lese-Datenport fungieren.
-
Alternativ
kann in den unterschiedlichen Ausgestaltungen der erste Datenport
entweder nur als ein vorbestimmter Schreib-Datenport oder nur als ein
vorbestimmter Lese-Datenport fungieren, und der zweite Datenport
kann entweder nur als ein vorbestimmter Schreib-Datenport oder nur
als ein vorbestimmter Lese-Datenport fungieren.
-
Alternativ
kann in den unterschiedlichen Ausgestaltungen der erste Datenport
abwechselnd als ein Schreib-Datenport und als ein Lese-Datenport fungieren,
und der zweite Datenport kann entweder nur als ein vorbestimmter
Schreib-Datenport
oder nur als ein vorbestimmter Lese-Datenport fungieren.
-
Vorteilhafte
Ausgestaltungen der Erfindung, die unten detailliert beschrieben
sind, sowie die oben zum Erleichtern des Verständnisses der Erfindung diskutierten
Ausgestaltungen des Standes der Technik sind in den Zeichnungen
dargestellt. Es zeigt:
-
1 ein
Blockschaltbild zur Darstellung eines Speichersystems, in dem ein
Adressport und ein Datenport voneinander getrennt (nicht gemultiplext) sind;
-
2 ein
Blockschaltbild zur Darstellung eines Speichersystems, in dem ein
Adressport und ein Datenport gemeinsam genutzt werden (d.h. nicht voneinander
getrennt sondern gemultiplext sind);
-
3 ein
Blockschaltbild eines Speichersystems gemäß einer beispielhaften Ausgestaltung
der vorliegenden Erfindung;
-
4 ein
Schaltungsdiagramm eines Wrapper-Schaltkreises gemäß einer
beispielhaften Ausgestaltung der vorliegenden Erfindung;
-
5 ein
Zeitablaufdiagramm zur Darstellung einer Leseoperation eines Wrapper-Schaltkreises 360 mit
einem gemultiplexten Speichertyp;
-
6 ein
Zeitablaufdiagramm zur Darstellung einer Schreiboperation eines
Wrapper-Schaltkreises mit einem gemultiplexten Speichertyp;
-
7 ein
Blockschaltbild eines Speichersystems gemäß einer anderen beispielhaften
Ausgestaltung der vorliegenden Erfindung;
-
8 ein
Blockschaltbild eines Speichersystems gemäß einer weiteren beispielhaften
Ausgestaltung der vorliegenden Erfindung; und
-
9 ein
Blockschaltbild eines Speichersystems gemäß einer weiteren beispielhaften
Ausgestaltung der vorliegenden Erfindung.
-
3 ist
ein Blockschaltbild zur Darstellung eines Speichersystems gemäß einer
beispielhaften Ausgestaltung der vorliegenden Erfindung. Das System
umfasst eine Speicher-Steuereinheit 310, einen Speicher 320 und
einen Wrapper-Schaltkreis 360 zum
Koppeln der Speicher-Steuereinheit 310 und des Speichers 320.
Der Wrapper-Schaltkreis 360 wandelt den gemultiplexten
Speichertyp 320 in einen nicht-gemultiplexten Speichertyp
um, als welcher er durch die Steuereinheit 310 (eine Speicher-Steuereinheit
nicht-gemultiplexter Art) „gesehen
wird".
-
Die
Speicher-Steuereinheit 310 ist von einem nicht-gemultiplexten
Typ, in dem der Adressport und die (beiden) Datenports voneinander
getrennt sind. Die Speicher-Steuereinheit 310 umfasst Steuerports
(CSN, WEN, OEN, AVD, DATAEN) zum Senden von Steuersignalen 330,
einen Adressport (ADDR) zum Liefern einer Adresse 340 und
Datenports (WDATA, RDATA) zum Liefern oder Empfangen von Daten 350.
-
Der
Speicher 320 ist ein gemultiplexter Speichertyp, in dem
der Adressport und der Datenport gemeinsam genutzt werden (Zeit-Multiplex über dieselben
Buslei tungen). Der Speicher 320 beinhaltet Steuerports
(/CS, /WE, /OE, /AVD) zum Empfangen von Steuersignalen 332 und
einen Adress-/Datenport (ADQ) zum Empfangen einer Adresse 342 oder
von Schreibdaten 342 und zum Liefern von Lesedaten 342.
-
Der
Wrapper-Schaltkreis 360 koppelt die Speicher-Steuereinheit 310 vom
nicht-gemultiplexten Typ
und den gemultiplexten Speichertyp 320 bzw. bildet eine
Schnittstelle zwischen der Speicher-Steuereinheit 310 vom
nicht-gemultiplexten Typ und dem gemultiplexten Speichertyp 320.
Mit anderen Worten, der Wrapper-Schaltkreis 360 empfängt die
nicht-gemultiplexte Adresse 340 oder die Schreibdaten 350 (von
einem Systembus, nicht gezeigt) und liefert die empfangene Adresse 340 oder
die empfangenen Schreibdaten 342 als zeitlich gemultiplexte
Signale an den gemeinsam genutzten (zeitlich gemultiplexten) Adress-/Datenport (ADQ)
des gemultiplexten Speichertyps 320. Der Wrapper-Schaltkreis 360 empfängt die
Lesedaten 342 von dem Speicher 320 und liefert
die empfangenen Lesedaten 342 an den Lese-Datenport 350 (RDATA)
der Speicher-Steuereinheit 310. Der Wrapper-Schaltkreis
wird unter Bezugnahme auf 4 genauer
beschrieben.
-
4 ist
ein Schaltungsdiagramm eines Wrapper-Schaltkreises gemäß einer
beispielhaften Ausgestaltung der vorliegenden Erfindung. Zur Erleichterung
der Erklärung
implementiert das Beispiel ein synchrones Speichersystem. Jedoch
können
alternative Ausgestaltungen der Erfindung auf ein asynchrones Speichersystem
Anwendung finden.
-
Signale,
die durch die Speicher-Steuereinheit 310 geliefert werden,
können
in vielfältiger
Weise benannt sein. Eine Speicher-Steuereinheit kann andere Signale
entsprechend dem Typ der Speicher-Steuereinheit beinhalten und somit
nicht alle diejenigen Signale umfassen, die in der beispielhaften
Ausgestaltung gemäß 4 verwendet
werden.
-
Ein
Chipauswahl-Steuersignal (CSN) ist ein im aktiven Zustand logisch
niedriges Aktivierungssignal zum Aktivieren der Speicher-Steuereinheit 310 zum Auswählen eines
Speicherchips. Wenn das CSN in einen niedrigen Zustand gesetzt wird,
gelangt der durch die Speicher-Steuereinheit 310 gesteuerte Speicher
in einen aktiven Zustand. Das CSN kann in anderen Speicher-Steuereinheiten auch
als ein „Chip-Aktivierungs-" (CE-)Signal bezeichnet
werden.
-
Ein
Schreib-Steuersignal (WEN) ist ein im aktiven Zustand logisch niedriges
Aktivierungssignal und wird während
einer Daten-Schreiboperation aktiviert (Low). Die Schreibdaten werden
unter dem Einfluss der Steuerung durch das Schreib-Steuersignal (WEN)
in den Speicher eingegeben.
-
Ein
Ausgabe-Steuersignal (OEN) ist ein im aktiven Zustand logisch niedriges
Aktivierungssignal und wird während
einer Daten-Leseoperation aktiviert (Low). Die Lesedaten werden
unter dem Einfluss der Steuerung durch das Ausgabe-Steuersignal (OEN)
aus dem Speicher ausgegeben.
-
Ein
Adressgültigkeits-Steuersignal
(AVD) ist ein im aktiven Zustand logisch niedriges Aktivierungssignal
und zeigt an, ob eine gültige
Adresse auf dem Adressbus existiert oder nicht. Wenn das Adressgültigkeits-Steuersignal
(AVD) während
einer asynchronen Leseoperation aktiv (Low) ist, können alle
Adressen durchgeleitet werden. Andererseits wird während einer
synchronen Leseoperation das Adressgültigkeits-Steuersignal (AVD)
während
einer Taktzyklusperiode in einem logisch niedrigen Zustand gehalten,
und alle Adressen werden bei einer steigenden Flanke eines Taktsignals
gespeichert. Dies bedeutet, dass dann, wenn sich das Adressgültigkeits-Steuersignal
(AVD) während
des asynchronen Modus in dem logisch niedrigen (aktiven) Zustand
befindet, das Adressgültigkeits-Steuersignal (AVD)
anzeigt, dass der Adresswert gültig
ist. Wenn sich jedoch das Adressgültigkeits-Steuersignal (AVD)
während
des synchronen Modus in dem logisch niedrigen Zustand befindet,
zeigt das Adressgültigkeits-Steuersignal
(AVD) nur bei der steigenden Flanke des Taktsignals an, dass der
Adresswert gültig
ist.
-
Eine
Adresse gibt einen Ort in dem Speicher an. In der beispielhaften
Ausgestaltung der vorliegenden Erfindung, die in 4 gezeigt
ist, werden die Speicherdaten in einer Einheit (Wort) verarbeitet, die
aus 16 Bits gebildet ist. Die unteren 16 Bits unter den Adressbits
und die 16-Bit-Daten teilen sich Pins in dem ADQ-Bus. Wenn beispielsweise
die Adresse 22 Bits aufweist, werden die unteren 16 Bits der Adresse
durch denselben Port (Leitungen oder Pins) an den Speicher gesendet,
wie die 16 Bits an Schreibdaten. Ein ADDR [15:0] der Speicher-Steuereinheit 310 repräsentiert
einen Port, der den unteren 16 Bits der Adressbits zugewiesen ist.
Ein ADQ [15:0] des Speichers repräsentiert einen Port, durch
den Schreibdaten in den Speicher übertragen werden und durch
den die unteren 16 Bits der Adressbits zu dem Speicher übertragen
werden.
-
Ein
Taktsignal (CLK) wird von der Speicher-Steuereinheit 310 bereitgestellt
und dazu verwendet, den Wrapper-Schaltkreis 360 mit dem
Speicher zu synchronisieren.
-
Ein
Daten-Steuersignal (DATAEN) ist ein auf einem hohen Logikpegel aktives
Aktivierungssignal und wird bei einer Schreib-Operation verwendet.
-
Die
Schreibdaten (WDATA [15:0]) haben eine 16-Bit-Wortgröße und werden
in den Speicher geschrieben. Die Lesedaten (RDATA [15:0]) haben eine
16-Bit-Wortgröße und stellen
diejenigen Daten dar, die von dem Speicher an die Speicher-Steuereinheit 310 geliefert
werden.
-
Der
Wrapper-Schaltkreis 360 empfängt die nicht-gemultiplexten
Adress- oder Schreibdaten von der Speicher-Steuereinheit 310 und
liefert die Adress- oder Schreibdaten durch einen (gemeinsam genutzten,
zeitlich gemultiplexten) Adress-/Datenport 483 als zeitlich
gemultiplexte Signale an den Speicher 320 (ADQ [15:0]).
Des Weiteren empfängt
der Wrapper-Schaltkreis 360 die Lesedaten von dem Speicher 320 durch
den Adress-/Datenport 483 (ADQ [15:0]) und liefert die
empfangenen Lesedaten an die Speicher-Steuereinheit 310.
Der Wrapper-Schaltkreis 360 umfasst einen Auswahlschaltkreis 410 zum
Auswählen
(zeitlichem Multiplexen) und zum Ausgeben entweder der Adress- oder
der Schreibdaten, sowie einen Eingabe-/Ausgabepuffer 420.
Zusätzlich
beinhaltet der Wrapper-Schaltkreis 360 Steuersignal-Verarbeitungsschaltkreise 430, 440 und 450,
die Steuersignale von der Speicher-Steuereinheit 310 des
nicht-gemultiplexten
Typs empfangen und Steuersignale zum Steuern des Auswahlschaltkreises 410 und
des Eingabe-/Ausgabepuffers 420 erzeugen.
-
Der
Auswahlschaltkreis 410 selektiert (zum zeitlichen Multiplexen)
entweder die Adress- oder die Schreibdaten, die von der Speicher-Steuereinheit 310 geliefert
werden, und liefert die ausgewählten Daten
an den Eingabe-/Ausgabepuffer 420. In der gegenwärtigen beispielhaften
Ausgestaltung der vorliegenden Erfindung ist der Auswahlschaltkreis 410 als
ein 16-Bit-Multiplexer ausgebildet.
-
Der
Eingabe-/Ausgabepuffer 420 umfasst einen Ausgabepuffer 421 zum
Ausgeben entweder der ausgewählten
Adressdaten oder der ausgewählten Schreibdaten,
die von der Speicher-Steuereinheit 310 geliefert werden,
und einen Eingabepuffer 421 zum Empfangen der Lesedaten,
die von dem Speicher 320 geliefert werden.
-
Der
Auswahl-Steuerschaltkreis 430 liefert ein Steuersignal
zum Bestimmen, ob der Auswahlschaltkreis 410 die (alternativ
ausgewählten)
Adress- oder Schreibdaten an den Auswahlschaltkreis 410 ausgibt
oder nicht. In der beispielhaften Ausgestaltung der vorliegenden
Erfindung ist der Auswahl-Steuerschaltkreis 430 mittels
eines AND-Gatters 431 mit vier Eingängen und zwei Invertierern 433 und 435 implementiert.
Der Auswahl-Steuerschaltkreis 430 liefert ein Steuersignal,
welches den Auswahlschaltkreis 410 in die Lage versetzt,
Daten auszugeben, wenn ein Chipauswahl-Steuersignal (CSN), ein Schreib-Steuersignal
(WEN) und ein Adressgültigkeits-Steuersignal
(AVD) aktiviert sind. Der Auswahl-Steuerschaltkreis 430 liefert
ein Steuersignal, welches den Auswahl-Schaltkreis 410 in
die Lage versetzt, eine Adresse auszugeben, wenn entweder das Steuersignal
(CSN), das Schreib-Steuersignal (WEN) oder ein Adressgültigkeits-Steuersignal (AVD)
deaktiviert ist.
-
Der
Eingabe-/Ausgabepuffer-Steuerschaltkreis 440 liefert ein
Steuersignal, welches den Eingabe-/Ausgabepuffer 420 aktiviert,
um entweder die ausgewählte
Adresse oder die ausgewählten Schreibdaten
auszugeben. In dieser beispielhaften Ausgestaltung der vorliegenden
Erfindung ist der Eingabe-/Ausgabepuffer-Steuerschaltkreis 440 mit einem
AND-Gatter 441, einem invertierenden Puffer (Invertierer) 442,
OR-Gattern 443 und 444 sowie einem Multiplexer 445 implementiert.
Der Eingabe-/Ausgabepuffer-Steuerschaltkreis 440 liefert
ein Steuersignal, welches den Eingabe-/Ausgabepuffer 420 aktiviert,
um entweder die ausgewählten
Adressdaten oder die ausgewählten
Schreibdaten auszugeben, wenn ein Daten-Steuersignal (DATAEN) aktiviert
ist oder wenn ein Schreib-Steuersignal (WEN) und ein Ausgabe-Steuersignal
(OEN) deaktiviert sind und ein Chipauswahl-Steuersignal (CSN) aktiviert
ist.
-
Ein
Zeitablauf-Steuerschaltkreis 450 steuert den zeitlichen
Ablauf zwischen dem Multiplexen der Adress- und der Schreibdaten
und den Steuersignalen. Gemäß dieser
beispielhaften Ausgestaltung der vorliegenden Erfindung ist der
Zeitablauf-Steuerschaltkreis 450 mit Flip-Flops 451, 453, 455 und 457 implementiert,
die synchron mit einer abklingenden (fallenden) Kante eines Taktsignals
betrieben werden. Der Zeitablauf-Steuerschaltkreis 450 wird
dazu verwendet, es dem Wrapper-Schaltkreis 360 zu ermöglichen,
eine geeignete Zeitgebung zu liefern, die für eine vorbestimmte Speicher-Spezifikation
erforderlich ist, ohne die Leistungsfähigkeit zu verschlechtern,
wenn der Wrapper-Schaltkreis 360 die Speicher-Steuereinheit
vom nicht-gemultiplexten Typ und den gemultiplexten Speichertyp
koppelt. Der Wrapper-Schaltkreis 360 passt sich dem zeitlichen
Ablauf eines Ausgabe-Steuersignals (/OE) und eines Adressgültigkeits-Steuersignals (/AVD)
für den
gemultiplexten Speicher an und liefert das Ausgabe-Steuersignal
(/OE) und das Adressgültigkeits-Steuersignal
(/AVD) über
die Ports 485 bzw. 487 an den gemultiplexten Speicher.
Andere Steuersignale (in 4 nicht gezeigt) der Speicher-Steuereinheit 310 vom
nicht-gemultiplexten Typ können über weitere
Konfigurationselemente (nicht gezeigt) des Wrapper-Schaltkreises an
den gemultiplexten Speichertyp geliefert werden oder können an
den Speicher geliefert werden, ohne durch den Wrapper-Schaltkreis 360 zu
gelangen (Bypass-Funktion).
-
Der
Wrapper-Schaltkreis 360 kann weiterhin einen Auswahlpin 460 beinhalten.
Der Auswahlpin empfängt
ein Multiplex-Auswahl-Steuersignal (MuxedSel). Wenn das Multiplex-Auswahl-Steuersignal
einen hohen Pegel hat, ist der Wrapper-Schaltkreis 360 aktiviert
und bildet so eine Schnittstelle zwischen dem gemultiplexten Speichertyp
und der Speicher-Steuereinheit 310 vom nicht-gemultiplexten Typ.
Wenn das Multiplex-Auswahl-Steuersignal einen niedrigen Pegel hat,
sind Konfigurationselemente zum Koppeln mit dem gemultiplexten Speichertyp in
dem Wrapper-Schaltkreis 360 deaktiviert, und somit kann
die Speicher-Steuereinheit 310 vom nicht-gemultiplexten
Typ einen nicht-gemultiplexten Speichertyp
steuern (nicht gezeigt). Insbesondere, wenn die Speicher-Steuereinheit
mit einem Chip, der den Wrapper-Schaltkreis 360 beinhaltet,
in der konventionellen Speicher-Steuereinheit vom nicht-gemultiplexten
Typ implementiert ist, kann die Speicher-Steuereinheit gemäß dem Multiplex-Auswahl-Steuersignal
(MuxedSel) des Auswahlpins 460 einen gemultiplexten Speichertyp
(nicht gezeigt) und alternativ einen nicht-gemultiplexten Speichertyp (nicht
gezeigt) steuern.
-
Wenn
der Fachmann einen elektronischen Schaltkreis verwendet, der die
oben beschriebene Speicher-Steuereinheit 310 vom nicht-gemultiplexten Typ,
den Wrapper-Schaltkreis 360 und den Auswahlpin 460 enthält, kann
ein Speichersystem in einfacher Weise in Form eines Systems auf
einem Chip (System on a Chip – SOC)
oder eines Systems in einer Packung (System in a Package – SIP) implementiert werden,
indem entweder ein gemultiplexter Speichertyp oder ein nicht-gemultiplexter
Speichertyp ausgewählt
wird. Mit anderen Worten, der Fachmann kann einen geeigneten Speicher
eines der beiden Typen auswählen,
indem er allein Leistungsaufnahme, Pin-Beschränkung, Kapazität, Kosten
usw. berücksichtigt,
wobei er nicht zu berücksichtigen
hat, ob es sich bei dem Speicher um einen gemultiplexten oder einen
nicht-gemultiplexten Speichertyp handelt.
-
5 ist
ein Zeitablaufdiagramm zur Darstellung einer Leseoperation des Wrapper-Schaltkreises 360 gemäß 4 mit
einem gemultiplexten Speicher typ. Da Verzögerungszeiten eines Invertierers,
kombinatorischer Logikgatter und eines Multiplexers im Vergleich
mit einem Zyklus eines Taktsignals sehr kurz sind, ist die Verzögerungszeit
vorliegend der Einfachheit halber außer Betracht gelassen (als
Null angenommen).
-
Ein
Schreib-Steuersignal (WEN) und ein Daten-Steuersignal (DATAEN) sind
während
einer Leseoperation in einem deaktivierten Zustand. Somit wird das
Schreib-Steuersignal (WEN) in dem hohen Logikzustand gehalten, und
das Daten-Steuersignal (DATAEN) wird in dem niedrigen Logikzustand
gehalten. Wenn das Chipauswahl-Steuersignal (CSN) in den niedrigen
Zustand fällt,
beginnt eine Leseoperation. Wenn sich das Chipauswahl-Steuersignal (CSN)
in dem niedrigen Zustand befindet, fällt das Adressgültigkeits-Steuersignal
(AVD) in einen niedrigen Zustand, nachdem es während einer vorbestimmten Zeitperiode
in dem vorherigen (hohen) Zustand geblieben ist. Wenn das Adressgültigkeits-Steuersignal
(AVD) in einem niedrigen Zustand ist, erzeugt die Speicher-Steuereinheit einen
Takt (CLK), und eine Adresse wird in Abhängigkeit von einer steigenden
Flanke des Taktsignals (CLK) gelesen. Wenn andererseits das Chipauswahl-Steuersignal
in einen niedrigen Zustand fällt,
wird ein Ausgangssignal des AND-Gatters 441 auf einen hohen Logikpegel
gesetzt.
-
Wenn
der Zustand des Adressgültigkeits-Steuersignals
(AVD) von einem niedrigen Logikpegel auf einen hohen Logikpegel
verändert
wird, verändert
sich das Ausgabe-Steuersignal (OEN) in einen niedrigen Zustand,
nachdem es für
eine vorbestimmte Zeitperiode in dem vorherigen Zustand verblieben
ist. Hierbei wird das Signal (/OE) in Abhängigkeit von einer fallenden
Flanke des Taktsignals durch das Flip-Flop 451 in einen
niedrigen Zustand geändert.
In der Zwischenzeit wird dann, wenn der Zustand des Ausgabe-Steuersignals
(OEN) sich nach Low oder niedrig ändert, eine Ausgabe des AND-Gatters 441 ebenfalls
Low, und ein Signal 3 wird in Abhängigkeit von der fallenden
Flanke des Taktsignals durch das Flip-Flop 455 in einen
niedrigen Status geändert.
Wenn das Signal 3 in einem hohen Zustand ist, ist der Ausgabepuffer 421 aktiviert, und
somit wird eine zu einem Zeitpunkt 'A' gelesene Adresse über einen
gemein sam benutzten (zeitlich gemultiplexten) Adress-/Datenport 483 durch
den Ausgabepuffer 421 zu dem Speicher gesendet.
-
Der
Speicher liest die Daten, welche der empfangenen Adresse entsprechen,
und gibt den Datenwert (oder die Datenwerte) nach einer vorbestimmten
Zeit an den gemeinsam genutzten Adress-/Datenport 483 aus.
Hier werden die Daten mit dem Takt synchronisiert und durch den
Eingabepuffer 423 an die Speicher-Steuereinheit gesendet. In diesem Fall
wird der Ausgabepuffer 421 aktiviert.
-
6 ist
ein Zeitablaufdiagramm zur Darstellung einer Schreiboperation eines
Wrapper-Schaltkreises 360 gemäß 4 mit einem
gemultiplexten Speichertyp.
-
Das
Schreib-Steuersignal (WEN) fällt
während
der Schreiboperation in einen niedrigen Zustand, nachdem eine vorbestimmte
Zeitperiode vergangen ist, nachdem das Adressgültigkeits-Steuersignal (AVD)
von einem niedrigen Zustand in einen hohen Zustand geändert wurde.
Das Ausgabe-Steuersignal (OEN) wird während der Schreiboperation
in einem hohen Zustand gehalten. Das Daten-Steuersignal (DATAEN)
wird in dem niedrigen Zustand gehalten und wird dann zu einer Zeit
in den hohen Zustand geändert,
zu der Schreibdaten ausgegeben werden. Die Schreiboperation wird
durch das Chipauswahl-Steuersignal
(CSN) ausgelöst,
wenn dieses in einen niedrigen Zustand fällt. Wenn der Zustand des Chipauswahl-Steuersignals
(CSN) Low wird, fällt auch
der Zustand des Adressgültigkeits-Steuersignals
(AVD) in einen niedrigen Zustand, nachdem es für eine vorbestimmte Zeitperiode
in dem vorherigen Zustand gehalten wurde. Wenn das Adressgültigkeits-Steuersignal
(AVD) in einem niedrigen Zustand ist, erzeugt die Speicher-Steuereinheit
den Takt (CLK), und ein Adresswert wird in Abhängigkeit von einer steigenden
Flanke des Takts (CLK) empfangen.
-
Da
das Ausgabe-Steuersignal (OEN) und das Schreib-Steuersignal (WEN)
hohe Zustände
aufweisen, wird eine Ausgabe des AND-Gatters 441 High oder
Hoch, wenn das Chipauswahl-Steuersignal (CSN) in einen niedrigen
Zustand fällt.
Des Weiteren wird dann, wenn das Schreib-Steuersignal (WEN) in einen
niedrigen Zustand fällt,
eine Ausgabe des AND-Gatters 441 Low. Die Ausgabe des AND-Gatters 441 wird
an das Flip-Flop 445 geliefert, und das Signal 3 wird
in Abhängigkeit
von einer fallenden Flanke des Taktes in einen niedrigen Zustand verändert. Wenn
das Signal 3 sich in dem hohen Zustand befindet, wird der
Ausgabepuffer 421 aktiviert, und somit wird eine zur Zeit 'A' gelesene Adresse über den Adress-/Datenport 483 durch
den Ausgabepuffer 421 zu dem Speicher gesendet.
-
In
der Zwischenzeit hebt die Speicher-Steuereinheit 310 den
Zustand des Daten-Steuersignals (DATAEN) auf einen hohen Pegel,
nachdem dieses für
eine vorbestimmte Zeitperiode in dem vorherigen Zustand gehalten
wurde, und gibt Daten aus. Da sich in diesem Fall das Schreib-Steuersignal
(WEN) in einem niedrigen Zustand befindet, wird eine Ausgabe des
AND-Gatters 431 High, sodass eine Auswahleinheit 410 Daten
ausgibt. In der Zwischenzeit wird der Ausgabepuffer 421 durch
das Daten-Steuersignal (DATAEN) aktiviert, und somit werden die
Daten durch den Adress-/Datenport 438 zu dem Speicher gesendet.
-
Zusammenfassend
umfasst das in 3 gezeigte Speichersystem eine
Speicher-Steuereinheit, in der ein Adressport, ein Schreib-Datenport
und ein Lese-Datenport
voneinander getrennt sind (nicht-gemultiplexter Typ), und einen
Speicher, in dem ein Adressport und ein Datenport gemeinsam genutzt werden
(gemultiplexter Typ). Das Speichersystem gemäß 3 ist lediglich
eine beispielhafte Ausgestaltung der vorliegenden Erfindung, und
die Erfindung sollte nicht als auf die vorliegend beschriebenen
exemplarischen Ausgestaltungen beschränkt angesehen werden.
-
Die 7, 8 und 9 sind
Blockschaltbilder, die jeweils ein Speichersystem gemäß einer
weiteren beispielhaften Ausgestaltung der vorliegenden Erfindung
darstellen.
-
Bezug
nehmend auf 7 sind in einer Speicher-Steuereinheit 710 ein
Adressport (ADDR) und ein Datenport (DATA) voneinander getrennt
(separat).
-
Anders
als im Falle der Speicher-Steuereinheit 310 in 3 sind
der Schreib-Datenport
und der Lese-Datenport in einer Speicher-Steuereinheit 710 nicht
voneinander getrennt (separat). Die in 7 gezeigte
Speicher-Steuereinheit 710 empfängt Schreibdaten 750 und
gibt Lesedaten 750 durch denselben Datenport (DATA) aus,
hat jedoch einen getrennten (separaten) Adressport (ADDR) zum Liefern einer
Adresse 340.
-
Die
Speicher-Steuereinheit 710 ist von einem nicht-gemultiplexten
Typ, in dem der Adressport und der einzige Datenport voneinander
getrennt sind. Der Speicher 320 in 7 ist derselbe
Speicher 320 wie in 3 und ist
von einem gemultiplexten Typ, in dem der Adressport und der Datenport
gemeinsam genutzt werden (zeitlich gemultiplext über dieselben Busleitungen).
-
Der
Wrapper-Schaltkreis 760 koppelt die Speicher-Steuereinheit 710 vom
nicht-gemultiplexten Typ
und den gemultiplexten Speichertyp 320. Mit anderen Worten,
der Wrapper-Schaltkreis 360 empfängt die nicht-gemultiplexte
Adresse 340 oder die Schreibdaten 750 (von einem
nicht gezeigten Systembus) und liefert die empfangene Adresse 340 oder
die empfangenen Schreibdaten als zeitlich gemultiplexte Signale 342 an
den gemeinsam genutzten (zeitlich gemultiplexten) Adress-/Datenport (ADQ)
des gemultiplexten Speichertyps 320. Der Wrapper-Schaltkreis 760 empfängt die
Lesedaten 342 von dem Speicher 320 und liefert
die empfangenen Lesedaten 750 an den Datenport (DATA) der Speicher-Steuereinheit 710.
-
Bezug
nehmend auf 8 nutzt ein Speicher 820 gemeinsam
(im zeitlichen Multiplex) einen Adressport und einen Schreib-Datenport,
jedoch beinhaltet der Speicher 820 weiterhin einen getrennten (separaten)
Lese-Datenport (RDATA) (und unterscheidet sich so von dem Speicher 320,
der in 3 gezeigt ist). Der Speicher 820 (in 8 gezeigt) empfängt abwechselnd
eine Adresse und Schreibdaten durch denselben Adress-Datenport (ADQ)
und gibt Lesedaten durch den separaten Lese-Datenport (RDATA) aus.
-
Die
Speicher-Steuereinheit 310 in 8 ist dieselbe
Speicher-Steuereinheit 310 vom nicht-gemultiplexten Typ
wie in 3, in welcher der Adressport ADDR und zwei Datenports
(WDATA, RDATA) voneinander getrennt sind. Der Speicher 820 in 8 ist
ein Speicher vom gemultiplexten Typ, in dem der Adressport und ein
Schreib-Datenport gemeinsam genutzt werden (Zeit-Multiplex über dieselben
Busleitungen), während
der Lese-Datenport (RDATA) separat ausgebildet ist.
-
Der
Wrapper-Schaltkreis 860 koppelt die Speicher-Steuereinheit 310 vom
nicht-gemultiplexten Typ
und den gemultiplexten Speichertyp 820. Mit anderen Worten,
der Wrapper-Schaltkreis 860 empfängt die nicht-gemultiplexte
Adresse 340 und die Schreibdaten 350 (von einem
nicht gezeigten Systembus) und liefert die empfangene Adresse 340 oder
die empfangenen Schreibdaten 350 als zeitlich gemultiplexte
Signale 842 an den gemeinsam genutzten (zeitlich gemultiplexten)
Adress-/Datenport (ADQ) des gemultiplexten Speichertyps 820.
Der Wrapper-Schaltkreis 860 empfängt die Lesedaten 852 von
dem Speicher 820 und liefert die empfangenen Lesedaten 350 an
den Lese-Datenport (RDATA) der Speicher-Steuereinheit 310.
-
Bezug
nehmend auf 9 ist die Speicher-Steuereinheit 710 dieselbe
wie in 7, bei der der Adressport (ADDR) und der einzige
Datenport (DATA) voneinander getrennt (separat) sind. Jedoch sind
anders als in 4 im Falle der Speicher-Steuereinheit 310 der
Schreibdaten (WDATA)-Port und der Lesedaten (RDATA)-Port nicht voneinander
getrennt. Hierbei gibt die Speicher-Steuereinheit 710 in 9 die
Schreibdaten 950 aus und empfängt die Lesedaten 950 durch
denselben Datenport (DATA). Der Speicher 820 in 9 ist
derselbe gemultiplexte Speichertyp 820 wie in 8,
bei dem der Adressport und ein Schreib-Datenport gemeinsam genutzt
werden (zeitlicher Multiplex über
dieselben Busleitungen), während
der Lese-Datenport (RDATA) getrennt ausgebildet ist. Der Speicher 820 nutzt gemeinsam
(im zeitlichen Multiplex) den Adressport und den Schreib-Datenport
(ADQ), jedoch ist der Speicher 820 unterschiedlich zu dem
Speicher 320 in 3 ausgebildet, da der Speicher 820 einen
getrennten (separaten) Lese-Datenport (RDATA) aufweist. Mit anderen Worten,
der Speicher 820 in 9 empfängt abwechselnd
die Adress- und die Schreibdaten durch denselben Adress-/Datenport
(ADQ) und gibt die Lesedaten durch den getrennten (separaten) Lese-Datenport
(RDATA) aus.
-
Der
Wrapper-Schaltkreis 960 koppelt die Speicher-Steuereinheit 710 vom
nicht-gemultiplexten Typ
und den gemultiplexten Speichertyp 820. Mit anderen Worten,
der Wrapper-Schaltkreis 960 empfängt die nicht-gemultiplexte
Adresse 340 und die Schreibdaten 950 (von einem
nicht gezeigten Systembus) und liefert die empfangene Adresse 340 oder
die empfangenen Schreibdaten 750 als zeitlich gemultiplexte
Signale 842 an den gemeinsam genutzten (zeitlich gemultiplexten)
Adress-/Datenport (ADQ) des gemultiplexten Speichertyps 820.
Der Wrapper-Schaltkreis 960 empfängt die Lesedaten 852 von
dem Speicher 820 und liefert die empfangenen Lesedaten 750 an
den Lese-Datenport (RDATA) der Speicher-Steuereinheit 710.
-
Obwohl
die beispielhaften Speichersysteme gemäß Ausgestaltungen der vorliegenden
Erfindung hauptsächlich
als synchrone Speichersysteme beschrieben wurden, kann ein Speichersystem
gemäß weiteren
Ausgestaltungen der vorliegenden Erfindung auch vom asynchronen
Typ sein. Des Weiteren können
Speichersysteme gemäß der vorliegenden Erfindung
auf jedes beliebige Speichersystem entweder vom gemultiplexten oder
vom nicht-gemultiplexten Typ angewendet werden. Beispielsweise kann das
Speichersystem der vorliegenden Erfindung auch auf einen NOR-Typ
eines synchronen Flash-Speichersystems,
auf ein synchrones UtRAM-Speichersystem, auf einen NAND-Typ eines asynchronen
Flash-Speichersystems und auf ein Speichersystem angewendet werden,
welches einen Flash-Speicher vom NAND-Typ und SRAM enthält.
-
Wie
oben beschrieben, kann der Wrapper-Schaltkreis gemäß den beispielhaften
Ausgestaltungen der vorliegenden Erfindung in einfacher Weise einen
Speicher steuern, bei dem der Adressport und der Datenport gemeinsam
genutzt werden, wobei eine Speicher-Steuereinheit verwendet wird,
bei welcher der Adressport und der Datenport voneinander getrennt
sind.
-
Des
Weiteren kann der elektronische Schaltkreis dazu ausgebildet sein,
einen Speicher zu steuern, bei dem der Adressport und der Datenport
gemeinsam genutzt werden, oder stattdessen einen Speicher zu steuern,
bei dem der Adressport und der Datenport voneinander getrennt (separat)
sind, was basierend auf dem Wert des Multiplex-Auswahl-Steuersignals
(MuxedSel) geschieht, welches durch den Auswahlpin eingegeben wird.