DE19536206A1 - Intelligente Karte - Google Patents
Intelligente KarteInfo
- Publication number
- DE19536206A1 DE19536206A1 DE19536206A DE19536206A DE19536206A1 DE 19536206 A1 DE19536206 A1 DE 19536206A1 DE 19536206 A DE19536206 A DE 19536206A DE 19536206 A DE19536206 A DE 19536206A DE 19536206 A1 DE19536206 A1 DE 19536206A1
- Authority
- DE
- Germany
- Prior art keywords
- password
- data
- signal
- circuit
- comparison
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07F—COIN-FREED OR LIKE APPARATUS
- G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
- G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
- G07F7/10—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
- G07F7/1008—Active credit-cards provided with means to personalise their use, e.g. with PIN-introduction/comparison system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
- G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
- G06F12/1441—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a range
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
- G06Q20/00—Payment architectures, schemes or protocols
- G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
- G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
- G06Q20/341—Active cards, i.e. cards including their own processing means, e.g. including an IC or chip
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
- G06Q20/00—Payment architectures, schemes or protocols
- G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
- G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
- G06Q20/357—Cards having a plurality of specified features
- G06Q20/3576—Multiple memory zones on card
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Business, Economics & Management (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Accounting & Taxation (AREA)
- Strategic Management (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Business, Economics & Management (AREA)
- Computer Security & Cryptography (AREA)
- General Engineering & Computer Science (AREA)
- Storage Device Security (AREA)
Description
Die vorliegende Erfindung bezieht sich auf ein Verfahren
zum Schutz von Information auf einer intelligenten Karte
und insbesondere auf eine solche intelligente Karte, bei
der über einen Kennwortvergleichsvorgang auf einen Daten
speicherbereich zugegriffen wird.
Im allgemeinen werden ein IC-Karten (Karten mit inte
griertem Schaltkreis) klassifiziert in Speicherkarten,
die Nur-Lese-Datenspeicher sind, und in intelligente
Karten zum Lesen und Schreiben von Daten. Zwischen der
Speicherkarte und der intelligenten Karte besteht ein
großer Unterschied, indem die erstere nur eine Speicher
vorrichtung zum Speichern fester Informationen besitzt,
während die letztere zusätzlich zur Speichervorrichtung
eine Zentraleinheit (CPU) aufweist. Die CPU der intelli
genten Karte führt aufgrund eines von einem externen
Kartenleser gegebenen Steuersignals einen Zugriff
(Lesen/Schreiben) auf die Speichervorrichtung aus und
bewerkstelligt über eine serielle Eingabe/Ausgabe- (SIO)-
Vorrichtung den Datenaustausch mit dem externen Kartenle
ser gemäß dem ISO-7816-Protokoll, so daß sehr einfach
Information innerhalb der Speichervorrichtung korrigiert
oder hinzugefügt werden kann.
Seit kurzem zeigen die IC-Karten aufgrund der Möglichkei
ten für den Herausgeber, den Aussteller sowie den Halter
und aufgrund der hohen Zuverlässigkeit hinsichtlich der
Sicherheit der privaten Information eine zunehmende
Tendenz in Richtung der Verwendung der intelligenten
Karte.
Fig. 2 zeigt den schematischen Innenaufbau einer intelli
genten Karte, die im Stand der Technik weit verbreitet
ist. Eine CPU 103 führt aufgrund eines von außen gegebe
nen Steuersignals über eine SIO 101 einen asynchronen
Datenaustausch mit dem Kartenleser durch. Die CPU 103
greift auf einen elektrisch löschbaren und programmierba
ren Nur-Lese-Speicher (EEPROM) 107 zu, der als Datenspei
cher verwendet wird, um die Daten zur SIO 101 zu übertra
gen, und korrigiert oder ersetzt die Daten des EEPROM 107
oder fügt dem EEPROM 107 neue Daten hinzu, in Abhängig
keit von den von der SIO 101 übertragenen Daten.
Ein Nur-Lese-Speicher (ROM) 105, d. h. eine Programmspei
chervorrichtung, speichert ein Steuerprogramm, das zur
Datenübertragung über die SIO 101 verwendet wird, sowie
Betriebssystemdaten für den Zugriff auf den EEPROM 107.
Der EEPROM 107 speichert Information über den Halter,
Herausgeber, Aussteller etc. Auf die im EEPROM 107 ge
speicherte Information kann nicht immer von jedermann
oder von irgendeinem Kartenleser zugegriffen werden,
jedoch kann darauf zugegriffen werden, wenn eine zuge
teilte Geheimnummer oder ein Kennwort übereinstimmt.
Daher vergleicht die CPU 103 die über die SIO 101 über
tragenen Daten mit einem im ROM 105 gespeicherten Kenn
wort und greift auf den EEPROM zu, wenn diese überein
stimmen. In einem solchen Fall kann die CPU 103 die vom
Herausgeber, Aussteller oder Halter benötigten Daten
ausgeben, korrigieren oder ergänzen, indem sie auf den
EEPROM 107 zugreift. Wenn das vom Halter angegebene
Kennwort nicht mit dem bei der Initialisierung gespei
cherten Kennwort übereinstimmt, kann nicht auf den EEPROM
107 zugegriffen werden, so daß es unmöglich ist, die In
formation zu lesen, zu korrigieren oder zu ergänzen.
Bei der herkömmlichen intelligenten Karte wird von der
Software überprüft, ob das vom Halter angegebene Kennwort
mit dem bei der Initialisierung gespeicherten Kennwort
übereinstimmt oder nicht. Durch diese Vorgehensweise
nimmt die Belastung der CPU zu. Da ferner einfach auf die
Informationen des Datenspeichers und auf für den Halter
unnötige Information zugegriffen werden kann, wird die
Sicherheit für die Wahrung eines Geheimnisses des Halters
verringert, wobei die Information mißbraucht werden kann.
Es ist daher eine Aufgabe der vorliegenden Erfindung,
eine intelligente Karte zu schaffen, die die Zuverlässig
keit der Informationshandhabung eines Datenspeichers
erhöht, indem der Datenspeicher in Blöcke aufgeteilt
wird, in jedem Block ein Kennwort registriert wird und
auf die Information eines jeweiligen Bereichs über einen
Kennwortvergleichsvorgang zugegriffen wird.
Es ist eine weitere Aufgabe der vorliegenden Erfindung,
eine intelligente Karte zu schaffen, die die Belastung
einer CPU verringert und eine für den Kennwortvergleich
erforderliche Zeitspanne verkürzt.
Es ist eine weitere Aufgabe der vorliegenden Erfindung,
eine intelligente Karte zu schaffen, die als eine Karte
mit verschiedenen Speichervorrichtungen verwendet werden
kann, indem ein Datenspeicher in verschiedene Bereiche
aufgeteilt wird.
Diese Aufgaben werden erfindungsgemäß gelöst durch eine
intelligente Karte und ein Zugriffsverfahren, die die in
den unabhängigen Ansprüchen 1, 2, 5 und 8 angegebenen
Merkmale besitzen. Die abhängigen Ansprüche sind auf
bevorzugte Ausführungsformen gerichtet.
Gemäß einem Aspekt der vorliegenden Erfindung kann eine
CPU nur über einen Kennwortvergleichsvorgang, der in
einem Informationsschutzprozessor implementiert ist, auf
einen Datenspeicher zugreifen. Der Informationsschutzpro
zessor umfaßt: eine Speicheraufteilungs- und Kennwortda
tenempfangsschaltung zum Erzeugen eines Zuweisungs
signals, die auf einen Kennwortspeicherbereich des jewei
ligen Blocks zugreift und ein von außen empfangenes
Kennwort empfängt; eine Kennwortvergleichsschaltung zum
Vergleichen des von der Speicheraufteilungs- und Kenn
wortdatenempfangsschaltung erzeugten Kennwortes mit dem
im Datenspeicher gespeicherten Kennwort; eine Zugriff
steuersignalerzeugungsschaltung zum Erzeugen eines Zu
griffsteuersignals, die auf den Datenspeicher zugreift,
wenn beide Kennwörter übereinstimmen; eine Kennwortauf
zeichnungsbereichfestlegungsschaltung zum bevorzugten
Zuweisen eines Kennwortaufzeichnungsbereiches, wenn ein
bezeichneter Block des Datenspeichers ausgewählt ist, und
zum Festlegen eines Informationsaufzeichnungsbereiches,
auf den zugegriffen werden soll; eine Zugriffadressener
zeugungsschaltung zum Erzeugen eines Adreßsignals für den
Kennwort- und Informationszugriff aus den Ausgaben der
Speicheraufteilungs- und Kennwortdatenempfangsschaltung
und der Kennwortaufzeichnungsbereichfestlegungsschaltung;
und eine Zeitablaufsteuersignalerzeugungsschaltung zum
Erzeugen eines Adreßsignals, die einen Block für den
Zugriff auf den Datenspeicher zuweist und ein Zeitablauf
steuersignal für einen Kennwortvergleich erzeugt.
Weitere Aufgaben, Merkmale und Vorteile der vorliegenden
Erfindung werden deutlich beim Lesen der folgenden Be
schreibung bevorzugter Ausführungsformen, die auf die
beigefügten Zeichnungen Bezug nimmt, in welchen ähnliche
Bezugszeichen und Symbole verwendet werden, um ähnliche
Elemente zu bezeichnen; es zeigen:
Fig. 1 ein Blockschaltbild, das den inneren Aufbau einer
intelligenten Karte gemäß der vorliegenden Erfin
dung zeigt;
Fig. 2 das bereits erwähnte Blockschaltbild, das den
inneren Aufbau einer herkömmlichen intelligenten
Karte zeigt;
Fig. 3A und 3B ein Beispiel der Aufteilung eines Daten
speichers in gleich große Blöcke und ein Beispiel
für die Speicherung eines Kennwortes;
Fig. 4 ein Blockschaltbild, das den inneren Aufbau eines
Informationsschutzprozessors der Fig. 1 zeigt;
Fig. 5 einen genauen Schaltplan der Fig. 4;
Fig. 6 einen genauen Schaltplan der in Fig. 5 gezeigten
Zeitablaufsteuersignalerzeugungsschaltung;
Fig. 7 einen genauen Schaltplan der in Fig. 5 gezeigten
Speicherblockauswahlsignalerzeugungs- und Kenn
wortdatenempfangsschaltung;
Fig. 8 ein Zeitablaufdiagramm für die Schaltung der
Fig. 5, wenn kein Kennwort vorhanden ist;
Fig. 9 ein Zeitablaufdiagramm für die Schaltung der
Fig. 5, wenn ein Kennwort vorhanden ist; und
Fig. 10 ein Zeitablaufdiagramm für die Schaltung der
Fig. 5, wenn ein Kennwortvergleichsergebnis nega
tiv ausfällt.
Wie in Fig. 1 gezeigt, ist der Datenspeicher gemäß der
vorliegenden Erfindung ein EEPROM und ist in gleich große
Blöcke aufgeteilt. Jeder abgeteilte Block ist in ein
Kennwortstatusregister, einen Kennwortaufzeichnungsbe
reich sowie einen Informationsspeicherbereich unterteilt.
Um in den jeweiligen Block ein Kennwort einzutragen, wird
in einem MSB (höchstwertiges Bit) des Kennwortstatusregi
sters des jeweiligen Blocks eine "1" gesetzt, woraufhin
das Kennwort in den Kennwortaufzeichnungsbereich einge
tragen wird. Um den abgeteilten Datenspeicherbereich, dem
das Kennwort zugewiesen ist, zu verwenden, wird geprüft,
ob das Kennwort vorhanden ist oder nicht. Wenn im MSB des
Kennwortstatusregisters eine "1" eingetragen ist, wird
das im Kennwortaufzeichnungsbereich eingetragene Kennwort
mit dem von der CPU 103 gegebenen Kennwort verglichen.
Wenn diese gleich sind, trägt die CPU 103 in das dem MSB
folgende Bit des Kennwortstatusregisters eine "1" ein,
was anzeigt, daß auf den Informationsspeicherbereich
dieses Block zugegriffen werden kann. Falls nicht, wird
in das dem MSB folgende Bit des Kennwortstatusregisters
eine "0" eingetragen, was anzeigt, daß auf den Informati
onsspeicherbereich nicht zugegriffen werden kann. Wenn
das MSB des Kennwortstatusregisters "0" ist, bedeutet
dies, daß kein Kennwort zugewiesen worden ist. In diesem
Fall ist der zugehörige Speicherbereich ohne einen Kenn
wortvergleichsvorgang verfügbar, wobei dieser Zustand
üblicherweise der Anfangszustand ist.
Wie in Fig. 1 gezeigt, umfaßt ein EEPROM 107 einen ROM-
Bereich, der ein Programmbereich zum Speichern eines
Betriebsprogramms ist, sowie einen EEPROM-Bereich, der
ein Datenspeicherbereich zum Speichern von Informations
daten ist, und weist verschiedenen Bereichen eine kon
stante Größe zu. Auf dem Datenspeicherbereich, der die
Informationsdaten speichert, wird von der CPU 103 direkt
oder über einen Informationsschutzprozessor 201 zugegrif
fen. Auf den Programmbereich wird von der CPU 103 direkt
zugegriffen. Anfangs kann auf den Datenspeicherbereich
einfach zugegriffen werden. Wenn jedoch einmal ein Kenn
wort registriert ist, wird auf den zugehörigen Datenspei
cherbereich über einen Kennwortvergleichsvorgang für
einen zu benutzenden Bereich zugegriffen.
Die Fig. 3A und 3B zeigen den Datenspeicher 301 und einen
Kennwortaufzeichnungsbereich 303, der ein Schutzblockaus
wahlregister (PBSEL) 306 im höchstwertigen Byte des
Kennworts (PSB) der jeweiligen aufgeteilten Bereiche BLF
bis BL₀ enthält. Der Datenspeicher 301 ist in N Bereiche
aufgeteilt. Wenn jeder Bereich als "Block" bezeichnet
wird, können die jeweiligen Blöcke die gleiche Größe oder
verschiedene Größen besitzen. Die jeweiligen Blöcke BL₀
bis BLF werden durch einen von der CPU 103 gegebenen Wert
gesteuert. Die CPU 103 bestimmt eine Änderung eines
Statuswerts des PBSEL 306 aus dem PSB.
Wie in Fig. 3 gezeigt, ist der Datenspeicher 301 in 16
Blöcke aufgeteilt, wobei das PBSEL 306 vier Bits umfaßt.
Da mit vier Bits 16 verschiedene Werte erzeugt werden
können, kann jeder Vier-Bit-Wert für jeweils einen Block
verwendet werden. Wenn jede Einheitsblockgröße 0,5 kBytes
beträgt, beträgt die Kapazität des Datenspeichers 301
8 kBytes. Wenn die vier Bits des PBSEL 306 den Wert
"0000B" aufweisen, ist ein erster Block BL₀ von
0,5 kBytes ausgewählt, während ein sechster Block BL₄ von
0,5 kBytes ausgewählt ist, wenn sie einen Wert von
"0101B" aufweisen. Vier höherwertige Bits des PSB werden
verwendet, um den Block des PBSEL 306 auszuwählen, wäh
rend die anderen Bits als Adresse für den Datenspeicher
301 verwendet werden. Um z. B. auf eine Adresse 20H des
sechsten Blocks BL₄ zuzugreifen, müssen die entsprechen
den Bits des PBSEL 306 auf den Wert "0101B" gesetzt sein,
wobei die Adresse für den Datenspeicher 301 auf den Wert
"0020H" gesetzt sein muß. Die Adresse 20H des sechsten
Blocks BL₄ wird in der Adresse des Datenspeichers 301 als
Adresse 520H verarbeitet. Dieser Vorgang hängt davon ab,
welcher Wert in das PBSEL eines Speicherblockauswahlregi
sters einer Speicherblockauswahlsignalerzeugungs- und
Kennwortdatenempfangsschaltung 407 im Informationsschutz
prozessor 201 geschrieben ist.
Fig. 4 zeigt den in Fig. 1 gezeigten Informationsschutz
prozessor 201. Eine Speicherblockauswahlsignalerzeugungs- und
Kennwortdatenempfangsschaltung 407 decodiert Daten
blockauswahl- und Kennwortempfangsadreßauswahlsignale,
die von der CPU 103 erzeugt werden, um Daten für die
Auswahl des aufgeteilten Blocks und den Kennwortaufzeich
nungsbereich zu erzeugen, und zeichnet Kennwortdaten auf,
die von außen empfangen werden, um für den Zeitpunkt des
Vergleichens die Kennwortdaten zu erzeugen. Die CPU 103
legt an die Speicherblockauswahlsignalerzeugungs- und
Kennwortempfangsschaltung 407 ein Lesesteuersignal an, um
einen Datenspeicherzugriff-Zustand oder einen Kennwort
vergleichsvorgang-Zustand zu überprüfen.
Ein erster Kennwortkomparator 419 vergleicht bitweise die
Kennwortdaten, die von der Speicherblockauswahlsignaler
zeugungs- und Kennwortdatenempfangsschaltung 407 erzeugt
werden, mit dem im ausgewählten Block des Datenspeichers
aufgezeichneten Kennwort, um ein Kennwortvergleichsergeb
nis für ein Byte zu erzeugen. Eine Kennwortzwischenspei
cherschaltung 409 speichert vorübergehend das Kennwort
vergleichsergebnis, bis alle Bytes des Kennwortes vergli
chen worden sind. Ein zweiter Kennwortkomparator 421
bestätigt das Kennwortvergleichsergebnis für alle in der
Kennwortzwischenspeicherschaltung 409 gespeicherten Bytes
vor einem Vergleichsabschlußzeitpunkt, der von einer
Zeitablaufsteuersignalerzeugungsschaltung 405 erzeugt
wird. Eine Zugriffsteuersignalerzeugungsschaltung 403
erzeugt ein Zugriffsteuersignal, das anzeigt, daß auf den
ausgewählten Datenspeicherbereich zugegriffen werden
kann, wenn das Kennwortvergleichsergebnis, das vom zwei
ten Kennwortkomparator 421 erzeugt worden ist, überein
stimmt und eine Information vorliegt, daß für den ausge
wählten Datenspeicherbereich ein Kennwort vorhanden ist.
Die Zeitsteuersignalerzeugungsschaltung 405 zählt einen
Takt in Abhängigkeit von einem Startsignal, das gleich
zeitig mit der Blockzuweisungsdecodierung der Speicher
blockauswahlsignalerzeugungs- und Kennwortdatenempfangs
schaltung 407 erzeugt wird, um ein Decodierungssignal zum
Lesen eines Kennwortvergleichszyklus, ein Vergleichstakt
signal und das in der Speicherblockauswahlsignalerzeu
gungs- und Kennwortdatenempfangsschaltung 407 aufgezeich
nete Kennwort zu erzeugen, und übergibt an den zweiten
Kennwortkomparator 421 ein Kennwortvergleichabschluß-
Steuersignal. Eine Kennwortspeicherbereichfestlegungs
schaltung 415 erzeugt eine Adresse, um vorzugsweise den
Kennwortspeicherbereich des jeweiligen Blocks des Daten
speichers zuzuweisen. Eine Zugriffadreßsignalerzeugungs
schaltung 413 wählt einen Block des in N Blöcke unter
teilten Datenspeichers mittels eines Signals aus, das von
der Speicherblockauswahlsignalerzeugungs- und Kennwortda
tenempfangsschaltung 407 erzeugt worden ist, erzeugt ein
Adreßsignal für die Zuweisung eines Kennwortzugriffsi
gnals und ein Adreßsignal für den Zugriff auf einen
Informationsspeicherwert, wenn der Kennwortvergleich
abgeschlossen ist.
Fig. 5 ist ein genaueres Schaltbild der Schaltung von
Fig. 4. Die Leitungen 1502 und 1503, die mit der Spei
cherblockauswahlsignalerzeugungs- und Kennwortdatenemp
fangsschaltung 407 und mit der Zeitsteuersignalerzeu
gungsschaltung 405 verbunden sind, werden von einem
Datenbus, einem Adreßbus und einem Steuerbus zwischen der
CPU 103 und dem EEPROM 107 mitbenutzt, wobei jeweils
Steuersignale, Adressen und Daten über diese empfangen
werden. Die Leitung 502 [a(7 : 0), RESET, CLK, NREG RD,
NREG WR] ist eine Eingangsleitung der CPU 103. Die im
EEPROM 107 gespeicherten Kennwortdaten werden über die
Leitung 503 [ad(7 : 0)] empfangen. Ein Freigabesteuersignal
ECE des EEPROMs 107, der mit der Zeitablaufsteuersi
gnalerzeugungsschaltung 405 verbunden ist, greift auf den
EEPROM 107 zu, wenn ein Zugriffsteuersignalzugriff wäh
rend eines Kennwortvergleichszyklus COMPCYCLE stattfin
det. Der Verarbeitungszustand des Informationsschutzpro
zessors 201 wird über einen Datenbus idb(7 : 0), der mit
der Speicherblockauswahlsignal erzeugungs- und Kennwortda
tenempfangsschaltung 407 verbunden ist, von der CPU 103
überprüft.
Eine Rücksetzsignalleitung der CPU 103 ist mit einem
Rücksetzanschluß R eines Flipflops 571 der Zugriffsteuer
signalerzeugungsschaltung 403 und mit jedem Rücksetzan
schluß der Zeitablaufsteuersignalerzeugungsschaltung 405
und der Speicherblockauswahlsignalerzeugungs- und Kenn
wortdatenempfangsschaltung 407 sowie ferner über ein
NICHT-ODER-Gatter 525 der Kennwortzwischenspeicherschal
tung 409 mit jedem Rücksetzanschluß R der Flipflops 577
bis 587 verbunden. Ein Taktsignal clk der CPU 103 liegt
als Grundbetriebstakt an der Zeitablaufsteuersignalerzeu
gungsschaltung 405 und der Speicherblockauswahlsignaler
zeugungs- und Kennwortdatenempfangsschaltung 407 an. Ein
Registerschreibsteuersignal nreg wr, das mit der Spei
cherblockauswahlsignalerzeugungs- und Kennwortdatenemp
fangsschaltung 407 verbunden ist, schreibt die Kennwort
daten in den abgeteilten Block des Datenspeichers. Ein
Registerlesesteuersignal nreg rd, das mit der Speicher
blockauswahlsignalerzeugungs- und Kennwortdatenempfangs
schaltung 407 verbunden ist, liest über den Datenbus idb
von der CPU 103 ein Informationsschutzstatussignal.
Ein Treiberstartsteuersignal START der Speicherblockaus
wahlsignalerzeugungs- und Kennwortdatenempfangsschaltung
407 liegt an der Zeitablaufsteuersignalerzeugungsschal
tung 405, der Zugriffsteuersignalerzeugungsschaltung 403
und der Kennwortzwischenspeicherschaltung 409 an und
wählt über den Adreßbus a(7 : 0) mittels eines Speicher
blockzuweisungsadreßsignals den Block aus, wenn das
Registerschreibsteuersignal nreg wr anliegt. Wenn im
EEPROM 107 kein Kennwort gespeichert ist, kann ein Kenn
wort aufgezeichnet werden, während dann, wenn ein Kenn
wort vorhanden ist, ein Kennwortvergleich eingeleitet
wird. Ein Speicherblockzuweisungsadreßsignal PBSR der
Speicherblockauswahlsignal erzeugungs- und Kennwortda
tenempfangsschaltung 407 ist mit einem Multiplexer 575
der Zugriffadreßsignalerzeugungsschaltung 413, NICHT-
ODER-Gattern 507, 509 sowie einem Invertierer 541 der
Kennwortspeicherbereichfestlegungsschaltung 415 verbunden
und bezeichnet eine Position für das Auswählen des abge
teilten Blocks des Datenspeichers und für das Zugreifen
auf das Kennwort des jeweiligen Blocks.
Ein Kennwortvergleichszyklussignal COMPCYCLE der Zeitab
laufsteuersignalerzeugungsschaltung 405 wird als ein
Zeitablaufsignal verwendet, das ein Kennwortvergleichsin
tervall angibt, und ist mit einem UND-Gatter 555 der
Zugriffadreßsignalerzeugungsschaltung 413 und einem
Invertierer 537 der Kennwortspeicherbereichsfestlegungs
schaltung 415 verbunden. Während des Kennwortvergleichs
zyklus werden die Kennwortdaten aus dem Speicherbereich
des EEPROM 107 gelesen und verglichen. Ferner ist das
Kennwortvergleichszyklussignal compcycle der Zeitablauf
steuersignalerzeugungsschaltung 405 mit dem Kennwortver
gleichszyklussignal compcycle der Speicherblockauswahlsi
gnalerzeugungs- und Kennwortdatenempfangsschaltung 407
verbunden. Während des Kennwortvergleichszyklus wird ein
Block für den Informationszugriff des EEPROMs 107 be
zeichnet, der Kennwortaufzeichnungsbereich bezeichnet und
die Kennwortdaten für einen Vergleich erzeugt.
Ein Adreßsignal add(2 : 0) der Zeitablaufsteuersignalerzeu
gungsschaltung 405 ist mit der Speicherblockauswahlsi
gnalerzeugungs- und Kennwortdatenempfangsschaltung 407
verbunden und wird als Registerfreigabe-Auswahldecodie
rungssignal zum sequentiellen Einlesen des Kennwortes in
ein internes Register verwendet. Ein Kennwortvergleichs
taktsignal COMPCLK ist mit jedem Taktanschluß C der
Flipflops 579 bis 587 der Kennwortzwischenspeicherschal
tung 409 verbunden und wird als Takt zum Zwischenspei
chern eines Kennwortvergleichsergebnisses verwendet. Ein
Kennwortvergleichsabschlußsignal ENDCOMP, das den Ab
schluß eines Kennwortvergleichs anzeigt, ist mit dem
zweiten Kennwortkomparator 421 verbunden. Ein MSB-Anzei
gesignal PASSW-7, das anzeigt, ob ein Kennwort vorhanden
ist, ist mit einem NICHT-ODER-Gatter 545 der Zugriffsteu
ersignalerzeugungsschaltung 403 verbunden und dient dazu,
daß nur auf einen Block mit Kennwort zugegriffen werden
kann.
Die Zeitablaufsteuersignalerzeugungsschaltung 405 ist in
Fig. 6 genauer gezeigt. Die Flipflops 641 bis 653 werden
durch das Rücksetzsignal RESET initialisiert. Das Flip
flop 641 wird durch das Startsignal START gesetzt, wobei
ein Ausgangsanschluß Q des Flipflops 641 eine logische 1
erzeugt, wodurch das Flipflop 643 gesetzt wird. Das
Taktsignal CLK ist über einen Invertierer 629 und ein
UND-Gatter 606 mit einem Taktanschluß C des Flipflops 643
verbunden. Indem der Ausgang des Flipflops 641 mittels
der Flipflops 643 bis 651 geteilt wird, wird das Kenn
wortvergleichszyklussignal COMPCYCLE erzeugt. Der Ausgang
des Flipflops 651 und der Ausgang des Flipflops 653
liegen am UND-Gatter 605 an. In Abhängigkeit vom Ausgang
des UND-Gatters 605 und des Kennwortdurchgangssignals
PASSWDPASS wird von einem NICHT-ODER-Gatter 617 das
Kennwortvergleichsabschlußsignal ENDCOMP erzeugt. Das
Vergleichstaktsignal COMPCLK wird von den Ausgängen der
Flipflops 643 und 653 erzeugt. Ein Multiplexer 655 wählt
in Abhängigkeit vom Kennwortvergleichszyklussignal
COMPCYCLE einen Eingangsanschluß A oder B aus. Wenn das
Kennwortvergleichszyklussignal COMPCYCLE gleich logisch 1
ist, werden die Ausgänge der Flipflops 645, 647 und 649
ausgewählt, um das Adreßsignal add(2 : 0) für die Zuweisung
einer Kennwortspeicherposition zu erzeugen, während dann,
wenn es gleich logisch 0 ist, das Adreßsignal a(2 : 0) für
den Zugriff der CPU 103 erzeugt wird.
Der Eingangsanschluß A des Multiplexers 655, das Taktsi
gnal CLK sowie der Ausgang des Flipflops 643 liegen an
einem NICHT-UND-Gatter 621 an, welches das MSB-Anzeigesi
gnal PASSW-7 für die Kennwortdaten erzeugt. Ein NICHT-
ODER-Gatter 615 erzeugt das Kennwortvergleichszy
klussignal COMPCYCLE und das Zugriffssteuersignal ACCESS
der Zugriffsteuersignalerzeugungsschaltung 403, um das
Freigabesteuersignal ECE für den Zugriff auf das EEPROM
107 zu erzeugen.
Fig. 7 zeigt die in Fig. 5 gezeigte Speicherblockauswahl
signalerzeugungs- und Kennwortdatenempfangsschaltung 407.
Das Rücksetzsignal RESET initialisiert ein Speicherblock
zuweisungsregister 759, das eine Adresse für die Zuwei
sung eines Speicherblocks für den Kennwortzugriff spei
chert. Ein Speicherblockzuweisungsdecodierer 741 und die
Kennwortregisterauswahldecodierer 742 bis 752 werden
durch das Registerschreibsteuersignal NREG WR, das von
der CPU 103 erzeugt wird, in einen Schreibmodus versetzt.
Das von der CPU 103 erzeugte Adreßsignal a(7 : 0) ist über
einen Invertierer 703 mit dem Speicherblockzuweisungsde
codierer 43 und mit den Kennwortregisterauswahldecodie
rern 742 bis 752 verbunden. Ferner ist das Adreßsignal
a(7 : 0) über ein NICHT-ODER-Gatter 725 und einen Invertie
rer 705 mit dem Speicherblockzuweisungsdecodierer 741 und
mit den Kennwortregisterauswahldecodierern 742 bis 753
verbunden. Die Anzahl der Kennwortregisterauswahldecodie
rer 742 bis 752 entspricht der Anzahl der Kennwörter.
Die Dreistufenpuffer 727 und 729 schalten das Zugriff
steuersignal ACCESS bzw. das Kennwortvergleichszy
klussignal COMPCYCLE in Abhängigkeit von einem Ausgangs
signal ad des Speicherblockzuweisungsdecodierer 741
durch, der Eingangssignale decodiert. Ein Schreibsteuer
ausgangssignal NREG WR des Speicherblockzuweisungsdeco
dierer 741 ist das Startsignal START der Zeitablaufsteu
ersignalerzeugungsschaltung 405 und der Zugriffsteuersi
gnalerzeugungsschaltung 403 und gibt das Speicherblockzu
weisungsregister 759 zum Schreiben frei. In einem solchen
Fall werden die Daten für die Zuweisung des Speicher
blocks auf dem Datenbus idb(7 : 0), die die CPU 103 von der
SIO 101 empfängt, im Speicherblockzuweisungsregister 759
aufgezeichnet. Das Speicherblockzuweisungsregister 759
erzeugt das Blockzuweisungsadreßsignal pbsr(3 : 0). Wenn
die Kennwortregisterauswahldecodierer 742 bis 752 sequen
tiell durch die Eingangssignale über den Adreßbus a(7 : 0)
decodiert werden, werden die entsprechenden Kennwortauf
zeichnungsregister 761 bis 773 zum Schreiben freigegeben.
Dann werden die Kennwortdaten auf dem Datenbus idb(7 : 0),
die die CPU 103 über die SIO 101 empfängt, nacheinander
in den Kennwortaufzeichnungsregistern 761 bis 773 abge
legt.
Damit die CPU 103 den Betriebszustand des Informations
schutzprozessors 201 überprüft, wenn das Lesesteuersignal
NREG RD anliegt, wird der Ausgang eines Flipflops 755 von
einem Flipflop 704 zwischengespeichert, um einen Bustrei
ber 702 freizugeben. Die Ausgänge der Dreistufenpuffer
727 und 729 einer Informationsschutzprozessorzustands
signal-Erzeugungsschaltung 720 werden auf den Datenbus idb
übertragen, der über den Bustreiber 702 mit der CPU 103
verbunden ist. Anschließend kann die CPU 103 den Be
triebszustand des Informationsschutzprozessors 201 über
prüfen. Die NICHT-UND-Gatter 775 bis 787 decodieren das
Kennwortvergleichszyklussignal COMPCYCLE und das Kenn
wortaufzeichnungsbereichzuweisungsadreßsignal ad(2 : 0) der
Zeitablaufsteuersignalerzeugungsschaltung 405. Die Aus
gänge der NICHT-UND-Gatter 775 bis 787 werden von den
Invertierern 709 bis 721 invertiert und an jeden Aus
gangsfreigabeanschluß r der Kennwortaufzeichnungsregister
761 bis 771 angelegt, um nacheinander die aufgezeichneten
Kennwortdaten auszulesen. Die von der Speicherblockaus
wahlsignalerzeugungs- und Kennwortdatenempfangsschaltung
407 erzeugten Kennwortdaten werden an ein Exklusiv-ODER-
Gatter 523 des ersten Kennwortkomparators 419 angelegt.
Das Exklusiv-ODER-Gatter 523 empfängt ferner über den
Datenbus ad(7 : 0) die vom EEPROM 107 erzeugten Kennwortda
ten. Das Exklusiv-ODER-Gatter 523 legt ein Kennwortver
gleichsergebnis für ein Byte an ein NICHT-UND-Gatter 502
an. Der Ausgang des ersten Kennwortkomparators wird in
einem der Flipflops 577 bis 589 der Kennwortzwischenspei
cherschaltung 409 zwischengespeichert. Die Vergleichser
gebnisse für sieben Bytes werden an ein UND-Gatter 505
des zweiten Kennwortkomparators 421 angelegt. Wenn alle
Ausgänge des UND-Gatters 505 gleich logisch 1 sind, ist
das Kennwortvergleichsergebnis positiv, während es nega
tiv ist, falls dies nicht zutrifft. Der Ausgang des
zweiten Kennwortkomparators 421 liegt zusammen mit dem
Ausgangssignal des NICHT-ODER-Gatters 545, das das MSB-
Anzeigesignal PASSW-7 empfängt, am ODER-Gatter 547 der
Zugriffssignalerzeugungsschaltung 403 an. Das ODER-Gatter
547 erzeugt ein Kennwortdurchgangssteuersignal
PASSWDPASS, das anzeigt, daß das Kennwort akzeptiert
worden ist. Der Ausgang des ODER-Gatters 547 und der
Ausgang des Flipflops 571 liegen am NICHT-UND-Gatter 503
an. Ein Flipflop 573, das die Ausgabe des NICHT-UND-
Gatters 503 empfängt, erzeugt das Zugriffsteuersignal
access, das anzeigt, daß auf einen zugehörigen Block
zugegriffen werden kann. Das Zugriffsteuersignal access
liegt an der Zeitablaufsteuersignalerzeugungsschaltung
405 und der Speicherblockauswahlsignalerzeugungs- und
Kennwortdatenempfangsschaltung 407 an. Somit greift die
CPU 103 auf den Informationsspeicherbereich zu, indem sie
den EEPROM 107 mittels des Zugriffsteuersignals access,
das an der Zeitablaufsteuersignalerzeugungsschaltung 405
anliegt, über das in Fig. 6 gezeigte NICHT-ODER-Gatter
615 freigibt. Da ferner das Zugriffsteuersignal access an
der Informationsschutzprozessorzustanderzeugungsschaltung
720 der Speicherblockauswahlsignalerzeugungs- und Kenn
wortdatenempfangsschaltung 407 anliegt, befindet sich die
CPU 103 in einem zugriffsfähigen Zustand.
Im folgenden wird ein Initialisierungsmodus oder Kein-
Kennwort-Modus beschrieben. In einem Kein-Kennwort-Modus,
d. h., wenn sich ein Chip im Initialisierungszustand
befindet oder im Datenspeicherbereich des EEPROMs 107
kein Kennwort vorhanden ist, kann auf den Datenspeicher
bereich immer zugegriffen werden. Im folgenden wird mit
Bezug auf Fig. 8 der Kein-Kennwort-Modus beschrieben.
Wenn das in (8a) der Fig. 8 gezeigte Taktsignal CLK an
den Speicherblockzuweisungsdecodierer 741 und die Kenn
wortregisterdecodierer 742 bis 752 der Speicherblockaus
wahlsignalerzeugungs- und Kennwortdatenempfangsschaltung
407 angelegt wird und das Registerschreibsteuersignal
NREG WR auf logisch 0 zurückgenommen wird, wie in (8h)
der Fig. 8 gezeigt ist, wird ein Adreßsignal des Adreß
busses a(7 : 0) direkt, über einen Invertierer 703 und über
das NICHT-ODER-Gatter 725 und den Invertierer 705 an den
Speicherblockzuweisungsdecodierer 741 und die Kennwortre
gisterauswahldecodierer 742 bis 752 angelegt, um das
Speicherblockzuweisungsregister 759 und die Kennwortauf
zeichnungsregister 761 bis 773 auszuwählen.
Wenn wie in (8f) der Fig. 8 gezeigt die Daten der gemein
samen Eingangsanschlüsse ra0 bis ra3 des Speicherblockzu
weisungsdecodierers 741 und der Kennwortregisterauswahl
decodierer 742 bis 752 gleich "07H" sind, wird der
Schreibsteueranschluß wr, der der Ausgang des Speicher
blockzuweisungsdecodierers 741 zum Zuweisen des Speicher
blocks ist, auf eine logische 1 geschaltet, um das Spei
cherblockzuweisungsregister 759 freizugeben und gleich
zeitig das Startsignal START auf eine logische 1 zu
setzen, wie in (8z) der Fig. 8 gezeigt ist. Das Startsi
gnal START mit der logischen 1 liegt an der Zeitablauf
steuersignalerzeugungsschaltung 405 und der Speicher
blockauswahlsignalerzeugungs- und Kennwortdatenempfangs
schaltung 407 an. Da anfangs im EEPROM 107 kein Kennwort
gesetzt ist, erzeugt das ODER-Gatter 547 der Steuersi
gnalerzeugungsschaltung 403 eine logische 1, wie in (8g)
der Fig. 8 gezeigt ist. Das Flipflop 641 der Zeitablauf
steuersignalerzeugungsschaltung 405 der Fig. 6 wird durch
das Startsignal START mit der logischen 1 gesetzt, wie in
(8z) der Fig. 8 gezeigt ist, wobei der Ausgangsanschluß Q
desselben eine logische 1 erzeugt. Somit werden die
Flipflops 643 und 651 gesetzt, um über ihre jeweiligen
Ausgangsanschlüsse Q eine logische 1 zu erzeugen, während
die Flipflops 645, 647 und 649 zurückgesetzt werden.
Obwohl das Kennwortvergleichszyklussignal COMPCYCLE
gleich logisch 1 ist, wird dann, wenn kein Kennwort
vorhanden ist, das Kennwortvergleichszyklussignal
COMPCYCLE vom Ausgang PASSWDPASS des ODER-Gatters 547
beeinflußt, wie in (8g) der Fig. 8 gezeigt ist. Somit ist
das Kennwortvergleichszyklussignal COMPCYCLE gleich
logisch 1, während das Startsignal START gleich logisch 1
ist, wie in (8z) der Fig. 8 gezeigt ist. Während das
Kennwortvergleichszyklussignal COMPCYCLE gleich logisch 1
ist, sind die Daten add(2 : 0) des Ausgangsanschlusses A
des Multiplexers 655 ausgewählt und liegen an den NICHT-
UND-Gattern 775 bis 787 der Speicherblockauswahlsignaler
zeugungs- und Kennwortdatenempfangsschaltung 407 der
Fig. 7 an. Wenn der Ausgang des Invertierers 709 gleich
logisch 1 ist, wird ein Wert des Speicherblockzuweisungs
registers 759 gelesen und das Speicherblockzuweisungs
adreßsignal PBSR erzeugt, wie in (8t) der Fig. 8 gezeigt.
Das Speicherblockzuweisungssignal PBSR liegt am Multiple
xer 575 der Zuweisungsadreßsignalerzeugungsschaltung 413
und an den NICHT-ODER-Gattern 507 und 509 sowie am Inver
tierer 541 der Kennwortspeicherbereicheinstellschaltung
415 an. Ein Signal des Datenbusses a(2 : 0) der CPU 103
liegt am Invertierer 539 und an den NICHT-ODER-Gattern
517 und 521 an. Das NICHT-ODER-Gatter 519 empfängt die
Ausgaben der NICHT-ODER-Gatter 517 und 521. Das NICHT-
ODER-Gatter 513 empfängt die Ausgaben der NICHT-ODER-
Gatter 511 und 519. Der Ausgang des NICHT-UND-Gatters
563, das die Ausgabe des NICHT-ODER-Gatters 513 empfängt,
liegt an den Auswahlanschlüssen des Multiplexers 575 an.
Der Multiplexer 575 erzeugt das Blockzuweisungssignal
PBSR der Speicherblockauswahlsignalerzeugungs- und Kenn
wortdatenempfangsschaltung 407. Ein UND-Gatter 555 er
zeugt durch die Ausgabe des NICHT-ODER-Gatters 507 wäh
rend des Kennwortvergleichszyklus, der von der Zeitab
laufsteuersignalerzeugungsschaltung 405 erzeugt wird,
eine logische 1, während die UND-Gatter 557, 559 und 561
eine logische 0 erzeugen. Da sich ein Adreßwert in Abhän
gigkeit mit der Ausgabe eines ODER-Gatters 553 verändert,
wird die Kennwortspeicherposition eines ausgewählten
Blocks automatisch festgelegt. Die Kennwortaufzeichnungs
register 761 bis 773 werden freigegeben, indem nacheinan
der die Kennwortregisterauswahldecodierer 742 bis 752
decodiert werden, wobei die über die SIO 101 empfangenen
Kennwortdaten nacheinander in den Kennwortaufzeichnungs
registern 761 bis 763 abgelegt werden. Wenn im EEPROM 107
kein Kennwort vorhanden ist, wird das Eingangssignal
ad(7 : 0) des NICHT-ODER-Gatters 545 auf logisch 0 gesetzt.
Wenn die MSB-Zuweisungsadresse PASSW-7 der Zeitablauf
steuersignalerzeugungsschaltung 405 gleich logisch 0 ist,
erzeugt das NICHT-ODER-Gatter 545 eine logische 1. Das
ODER-Gatter 547 erzeugt ungeachtet der Ausgabe des zwei
ten Kennwortkomparators 505 eine logische 1. Das Flipflop
571 wird durch das Startsignal START mit einer logischen
1 gesetzt und erzeugt über den Ausgangsanschluß Q eine
logische 1. Somit erzeugt das NICHT-UND-Gatter 503 eine
logische 0. Das Flipflop 573 erzeugt eine logische 0, wie
in (8w) der Fig. 8 gezeigt ist. Das Zugriffsteuersignal
ACCESS mit der logischen 0 liegt am NICHT-ODER-Gatter 615
der Zeitablaufsteuersignalerzeugungsschaltung 405 an, um
das EEPROM 107 zu sperren und liegt ferner am Dreistufen
puffer 727 der Speicherblockauswahlsignalerzeugungs- und
Kennwortdatenempfangsschaltung 407 an, um 702 durch die
Ausgabe eines Informationsschutzverarbeitung-Überprü
fungsdecodierers 750 den Bustreiber 702 freizugeben. Die
CPU 103 liest die Ausgabe der Informationsschutzverarbei
tungszustandsignal-Erzeugungsschaltung 720 aus, um den Be
triebszustand zu überprüfen.
Wenn im EEPROM 107 kein Kennwort vorhanden ist, kann
somit von der CPU 103 auf den Datenspeicherbereich zuge
griffen werden. Die Information wird gespeichert, indem
jedem Block ein Kennwort zugewiesen wird. Nach dem Setzen
einer "1" im Kennwortzustandsregister ist das gewünschte
Kennwort festgelegt.
Im folgenden wird der Kennwortvergleichsmodus beschrie
ben. Wenn im Datenspeicherbereich des EEPROMs 107 das
Kennwort festgelegt ist und ein Vergleichsergebnis mit
dem von außen empfangenen Kennwort positiv ausfällt, kann
in einem Kennwortmodus auf die Information des Datenspei
cherbereichs zugegriffen werden. Wenn im EEPROM 107 ein
Kennwort festgelegt ist, ist der Eingangsanschluß 546 des
NICHT-ODER-Gatters 545 gleich logisch 1. Wenn das Kenn
wortschreibsteuersignal NREG WR auf logisch 0 umgeschal
tet wird, wie in (9h) der Fig. 9 gezeigt ist, werden die
Speicherblockzuweisungsdecodierer 741 und die Kennwortre
gisterauswahldecodierer 742 bis 752 der Speicherblockaus
wahlsignalerzeugungs- und Kennwortdatenempfangsschaltung
407 in einen Schreibfreigabemodus versetzt. Der Speicher
blockzuweisungsdecodierer 741 erzeugt aufgrund des über
den Adreßbus a(7 : 0) der CPU 103 empfangenen Adreßsignals
das Startsignal START, wie in (9z) der Fig. 9 gezeigt
ist, und gibt gleichzeitig das Speicherblockzuweisungsre
gister 759 frei, wodurch Blockzuweisungsdaten, die über
die SIO 101 übertragen werden, aufgezeichnet werden.
Die Dreistufenpuffer 727 und 729 der Informationsschutz
verarbeitungszustandssignal-Erzeugungsschaltung 720 schal
ten das Zugriffsteuersignal ACCESS und das Kennwortver
gleichszyklussignal COMPCYCLE durch. Wenn das in (9z) der
Fig. 9 gezeigte Startsignal START an die Zeitablaufsteu
ersignalerzeugungsschaltung 405 angelegt wird, erzeugt
das Flipflop 641 am Ausgangsanschluß Q eine logische 1.
Die Flipflops 645, 647 und 649 werden zurückgesetzt und
erzeugen an ihren Ausgangsanschlüssen Q eine logische 0.
Das Taktsignal CLK in (9a) der Fig. 9 wird in einem
Invertierer 629 invertiert und setzt über das UND-Gatter
606 die Flipflops 643 und 651. Die Flipflops 643 und 651
erzeugen an ihren Ausgangsanschlüssen Q eine logische 1.
Somit wird das Kennwortvergleichszyklussignal COMPCYCLE
auf eine logische 1 gesetzt, wie in (9p) der Fig. 9
gezeigt ist, wobei das NICHT-ODER-Gatter 615 eine logi
sche 0 erzeugt, wie in (9k) der Fig. 9 gezeigt ist, um
durch Freigeben des EEPROMs 107 die Kennwortdaten aus zu
lesen.
Der Ausgang des Flipflops 651 wird auf einer logischen 1
eines konstanten Kennwortvergleichszyklussignals
COMPCYCLE, das in (9p) der Fig. 9 gezeigt ist, gehalten,
indem der Takt auf den Anschlüssen C der Flipflops 643
bis 651 gezählt wird. Das Kennwortvergleichstaktsignal
COMPCLK, das in (9x) der Fig. 9 gezeigt ist, liegt an den
Taktanschlüssen C der Flipflops 579 bis 587 der Kenn
wortzwischenspeicherschaltung 409 an. Während der logi
schen 1 des Kennwortvergleichszyklussignals COMPCYCLE
wählt der Multiplexer 655 Daten aus, die von den Zählan
schlüssen der Flipflops 643 bis 651 erzeugt werden, um
diese an den Invertierer 707 und die NICHT-UND-Gatter 775
bis 787 anzulegen. Das NICHT-UND-Gatter 621 erzeugt
aufgrund der Ausgaben der Flipflops und des Taktsignals
CLK das MSB-Anzeigesignal PASSW-7.
Der im Speicherblockzuweisungsregister 759 gespeicherte
Blockzuweisungswert kann von der CPU 103 über den Bus
treiber 702 gelesen werden und wird an den Multiplexer
575 der Zugriffadreßsignalerzeugungsschaltung 413, die
NICHT-ODER-Gatter 507, 509 und den Invertierer 541 der
Kennwortspeicherbereichfestlegungsschaltung 415 angelegt.
Das UND-Gatter 563 erzeugt aufgrund der Ausgaben der
NICHT-ODER-Gatter 517, 521 eine logische 1, wobei der
Invertierer 539 das Signal des Datenbusses a(2 : 0) emp
fängt. Der Multiplexer 575 wählt den Ausgangswert PBSR
des Speicherblockregisters 759 der Speicherblockauswahl
signalerzeugungs- und Kennwortdatenempfangsschaltung 407
aus. Während des Kennwortvergleichszyklus COMPCYCLE der
Zeitablaufsteuersignalerzeugungsschaltung 405 erzeugt das
NICHT-ODER-Gatter 507 eine logische 0, wobei durch die
Ausgaben des ODER-Gatters 553 und der UND-Gatter 557, 559
und 561 vom jeweiligen Block nur der Kennwortaufzeich
nungsbereich direkt zugewiesen wird. Wie in (9c) der
Fig. 9 gezeigt, werden die im EEPROM 107 aufgezeichneten
Kennwortdaten über den Datenbus ad(7 : 0) an das Exklusiv-
ODER-Gatter 523 angelegt.
Wenn der Speicherblock zugewiesen ist und die Kennwortre
gisterauswahldecodierer 742 bis 752 nacheinander vom
Datenbus a(7 : 0) ausgewählt werden, um die Kennwortauf
zeichnungsregister 761 bis 773 freizugeben, werden die
von der SIO 101 gesendeten Kennwortdaten über den Daten
bus idb(7 : 0) der CPU 103 byteweise nacheinander aufge
zeichnet. Das Adreßsignal des Datenbusses add(2 : 0) des
Multiplexers 655 der Zeitablaufsteuersignalerzeugungs
schaltung 405 liegt an den NICHT-UND-Gattern 775 bis 787
an, wobei die Invertierer 709 bis 721, die mit den Aus
gängen der NICHT-UND-Gatter 775 bis 787 verbunden sind,
die Kennwortaufzeichnungsregister 761 bis 773 freigeben,
wodurch die Kennwortdaten erzeugt werden, wie in (9i) der
Fig. 9 gezeigt ist. Die Werte der in (9i) der Fig. 9 und
in (9c) der Fig. 9 gezeigten Kennwortdaten werden im
Exklusiv-ODER-Gatter 523 verglichen. Wenn ein Kennwort
vergleich für ein Byte abgeschlossen ist, wird das Ver
gleichsergebnis über das NICHT-UND-Gatter 502 im Flipflop
577 abgelegt. Dann wird der Kennwortvergleich für das
nächste Datenbyte durchgeführt, wobei das Vergleichser
gebnis im Flipflop 579 abgelegt wird.
Wenn der Vergleich für alle Kennwortbytes abgeschlossen
ist und die Flipflops 579 bis 589 eine logische 1 erzeu
gen, erzeugt das UND-Gatter 505 eine logische 1, wie in
(9n) der Fig. 9 gezeigt ist. Da der Ausgang des ODER-
Gatters 547 eine logische 1 aufweist, wie in (9g) der
Fig. 9 gezeigt ist, und der Ausgang des Flipflops 571
eine logische 0 aufweist, gibt das Flipflop 573 eine
logische 1 aus, wie in (9w) der Fig. 9 gezeigt ist. Das
Zugriffsteuersignal ACCESS mit einer logischen 1 liegt am
NICHT-ODER-Gatter 615 der Zeitablaufsteuersignalerzeu
gungsschaltung 405 an, wobei das NICHT-ODER-Gatter 615
eine logische 0 ausgibt. Das Zugriffsteuersignal ACCESS
liegt ferner am Dreistufenpuffer 727 der Informations
schutzüberprüfungszustandsignal-Erzeugungsschaltung 720
der Speicherblockauswahlsignalerzeugungs- und Kennwortda
tenempfangsschaltung 407 an. Die CPU 103 kann über den
Bustreiber 702 den Betriebszustand überprüfen.
Wenn somit das Kennwort im Datenspeicherbereich des
EEPROMs 107 mit dem von außen empfangenen Kennwort über
einstimmt, kann auf die Daten eines zugehörigen Blocks
zugegriffen werden. Da auf die Daten anderer Blöcke nicht
zugegriffen werden kann, ist die Zuverlässigkeit für eine
Geheimhaltung verbessert.
Im folgenden wird der Kennwortvergleichsfehlermodus
beschrieben. Ein Kennwortvergleichsfehlermodus bedeutet,
daß es unmöglich ist, auf die Daten zuzugreifen, da das
im Datenspeicherblock festgelegte Kennwort nicht mit dem
von außen empfangenen Kennwort übereinstimmt. Für den
Fall, daß das Kennwort nicht übereinstimmt, wie in (10c)
und (10i) der Fig. 10 gezeigt ist, wird keine Beschrei
bung gegeben. Das Exklusiv-ODER-Gatter 523 vergleicht das
Kennwort bitweise. Wenn der Kennwortvergleich für ein
Byte abgeschlossen ist, wird das Vergleichsergebnis über
das NICHT-UND-Gatter 502 in das Flipflop 579 eingetragen.
Wenn wie in (10c) und (10i) der Fig. 10 gezeigt das
Kennwort nicht übereinstimmt, erzeugen die Flipflops 587
und 589 eine logische 0, wobei der Ausgang des UND-Gat
ters 505 auf einer logischen 0 gehalten wird, wie in
(10n) der Fig. 10 gezeigt ist. Da der Ausgang des Flip
flops 573 der Zugriffsteuersignalerzeugungsschaltung 403
auf einer logischen 0 gehalten wird, wie in (10w) der
Fig. 10 gezeigt ist, kann auf die Daten dieses Blocks
nicht zugegriffen werden.
Wie oben beschrieben worden ist, wird der Kennwortver
gleichsvorgang mittels Hardware verwirklicht, um die Be
lastung der CPU zu verringern und den Kennwortvergleichs
vorgang komplizierter zu machen. Damit wird eine Geheim
haltung des Datenspeichers sichergestellt und die Zuver
lässigkeit der Datenspeicherung verbessert.
Obwohl die Erfindung mit Bezug auf eine bevorzugte Aus
führungsform derselben genau gezeigt und beschrieben
worden ist, ist klar, daß Fachleute vorangegangene und
andere Abwandlungen in Form und in Einzelheiten durchfüh
ren können, ohne den Umfang der Erfindung zu verlassen.
Claims (13)
1. Intelligente Karte,
gekennzeichnet durch
einen Datenspeicher (107), der in n Blöcke aufge teilt ist, wobei ein Statuswert anzeigt, ob ein Kennwort vorhanden ist, wobei das Kennwort im Vorspann jedes Blocks des Datenspeichers (107) aufgezeichnet ist;
eine Steuervorrichtung zum Erzeugen von Signalen bezüglich der Aufteilung des Datenspeichers (107) und zum Bereitstellen von Kennwortdaten; und
eine Informationsschutzvorrichtung zum Durchsu chen eines abgeteilten Speicherbereichs und zum Zugreifen auf Speicherinformation des Speicherbereiches, wenn das im abgeteilten Datenspeicherbereich aufgezeichnete Kenn wort mit dem von außen eingegebenen Kennwort überein stimmt.
einen Datenspeicher (107), der in n Blöcke aufge teilt ist, wobei ein Statuswert anzeigt, ob ein Kennwort vorhanden ist, wobei das Kennwort im Vorspann jedes Blocks des Datenspeichers (107) aufgezeichnet ist;
eine Steuervorrichtung zum Erzeugen von Signalen bezüglich der Aufteilung des Datenspeichers (107) und zum Bereitstellen von Kennwortdaten; und
eine Informationsschutzvorrichtung zum Durchsu chen eines abgeteilten Speicherbereichs und zum Zugreifen auf Speicherinformation des Speicherbereiches, wenn das im abgeteilten Datenspeicherbereich aufgezeichnete Kenn wort mit dem von außen eingegebenen Kennwort überein stimmt.
2. Verfahren zum Zugreifen auf einen Datenspeicher
(107) einer intelligenten Karte,
gekennzeichnet durch die Schritte:
Aufteilen des Datenspeichers in n Blöcke;
Aufzeichnen eines Statuswertes, der anzeigt, ob ein Kennwort vorhanden ist, und des Kennworts an der gleichen Position in jedem Block des Datenspeichers (107) liegt;
Vergleichen des im jeweiligen Block aufgezeichne ten Kennwortes mit einem von außen empfangenen Kennwort; und
Zugreifen auf einen Informationsspeicherbereich, wenn die Kennworte übereinstimmen.
Aufteilen des Datenspeichers in n Blöcke;
Aufzeichnen eines Statuswertes, der anzeigt, ob ein Kennwort vorhanden ist, und des Kennworts an der gleichen Position in jedem Block des Datenspeichers (107) liegt;
Vergleichen des im jeweiligen Block aufgezeichne ten Kennwortes mit einem von außen empfangenen Kennwort; und
Zugreifen auf einen Informationsspeicherbereich, wenn die Kennworte übereinstimmen.
3. Verfahren nach Anspruch 2,
dadurch gekennzeichnet, daß
der Datenspeicher in Blöcke mit konstanter Größe
aufgeteilt ist, wobei der Statuswert und das Kennwort im
Vorspann jedes Blocks aufgezeichnet werden.
4. Verfahren nach Anspruch 3,
dadurch gekennzeichnet, daß
die abgeteilten Blöcke die gleiche Größe besitzen
oder sich in Abhängigkeit von den Eigenschaften der
Speicherinformation in ihrer Größe unterscheiden.
5. Intelligente Karte,
gekennzeichnet durch
einen Datenspeicher (107) zum Speichern eines Betriebsprogramms der intelligenten Karte und von Benut zerinformation;
einen Informationsschutzprozessor (201) zum Schützen eines Benutzerinformationsspeicherbereiches des Datenspeichers (107); und
eine Steuervorrichtung zum direkten Zugreifen auf einen Betriebsprogrammspeicherbereich ohne den Informa tionsschutzprozessor (201), der ein Kennwort erfordert, so daß der Benutzerinformationsspeicherbereich nicht willkürlich verwendet werden kann, und zum Zugreifen auf den Benutzerinformationsspeicherbereich über einen Kenn wortvergleichsvorgang des Informationsschutzprozessors (201).
einen Datenspeicher (107) zum Speichern eines Betriebsprogramms der intelligenten Karte und von Benut zerinformation;
einen Informationsschutzprozessor (201) zum Schützen eines Benutzerinformationsspeicherbereiches des Datenspeichers (107); und
eine Steuervorrichtung zum direkten Zugreifen auf einen Betriebsprogrammspeicherbereich ohne den Informa tionsschutzprozessor (201), der ein Kennwort erfordert, so daß der Benutzerinformationsspeicherbereich nicht willkürlich verwendet werden kann, und zum Zugreifen auf den Benutzerinformationsspeicherbereich über einen Kenn wortvergleichsvorgang des Informationsschutzprozessors (201).
6. Intelligente Karte nach Anspruch 5,
dadurch gekennzeichnet, daß der Informationsschutzprozes
sor (201) enthält:
eine Speicheraufteilungs- und Kennwortdaten empfangsschaltung (407), die ein Zuweisungssignal er zeugt, auf einen Kennwortspeicherbereich des jeweiligen Blocks zugreift und ein von außen empfangenes Kennwort empfängt;
eine Kennwortvergleichsschaltung (409, 419, 421) zum Vergleichen des von der Speicheraufteilungs- und Kennwortdatenempfangsschaltung (407) bereitgestellten Kennwortes mit dem im Datenspeicher (107) gespeicherten Kennwort;
eine Zugriffsteuersignalerzeugungsschaltung (403) zum Erzeugen eines Zugriffsteuersignals, die auf den Datenspeicher (107) zugreift, wenn beide Kennwörter übereinstimmen;
eine Kennwortaufzeichnungsbereichfestlegungs schaltung (415) zum bevorzugten Zuweisen eines Kennwort aufzeichnungsbereiches, wenn ein bezeichneter Block des Datenspeichers (107) ausgewählt ist, und zum Festlegen eines Informationsaufzeichnungsbereiches, auf den zuge griffen werden soll;
eine Zugriffadressenerzeugungsschaltung (413) zum Erzeugen eines Adreßsignals für den Kennwort- und Infor mationszugriff aus den Ausgaben der Speicheraufteilungs- und Kennwortdatenempfangsschaltung (407) und der Kenn wortaufzeichnungsbereichfestlegungsschaltung (415); und
eine Zeitablaufsteuersignalerzeugungsschaltung (405) zum Erzeugen eines Adreßsignals, die einen Block für den Zugriff auf den Datenspeicher (107) zuweist und ein Zeitablaufsteuersignal für einen Kennwortvergleich erzeugt.
eine Speicheraufteilungs- und Kennwortdaten empfangsschaltung (407), die ein Zuweisungssignal er zeugt, auf einen Kennwortspeicherbereich des jeweiligen Blocks zugreift und ein von außen empfangenes Kennwort empfängt;
eine Kennwortvergleichsschaltung (409, 419, 421) zum Vergleichen des von der Speicheraufteilungs- und Kennwortdatenempfangsschaltung (407) bereitgestellten Kennwortes mit dem im Datenspeicher (107) gespeicherten Kennwort;
eine Zugriffsteuersignalerzeugungsschaltung (403) zum Erzeugen eines Zugriffsteuersignals, die auf den Datenspeicher (107) zugreift, wenn beide Kennwörter übereinstimmen;
eine Kennwortaufzeichnungsbereichfestlegungs schaltung (415) zum bevorzugten Zuweisen eines Kennwort aufzeichnungsbereiches, wenn ein bezeichneter Block des Datenspeichers (107) ausgewählt ist, und zum Festlegen eines Informationsaufzeichnungsbereiches, auf den zuge griffen werden soll;
eine Zugriffadressenerzeugungsschaltung (413) zum Erzeugen eines Adreßsignals für den Kennwort- und Infor mationszugriff aus den Ausgaben der Speicheraufteilungs- und Kennwortdatenempfangsschaltung (407) und der Kenn wortaufzeichnungsbereichfestlegungsschaltung (415); und
eine Zeitablaufsteuersignalerzeugungsschaltung (405) zum Erzeugen eines Adreßsignals, die einen Block für den Zugriff auf den Datenspeicher (107) zuweist und ein Zeitablaufsteuersignal für einen Kennwortvergleich erzeugt.
7. Intelligente Karte nach Anspruch 6,
dadurch gekennzeichnet, daß die Kennwortvergleichsschal
tung (409, 419, 421) enthält:
einen ersten Kennwortkomparator (419) zum bitwei sen Vergleichen eines Kennwortbytes;
eine Vergleichsergebniszwischenspeicherschaltung (409) zum Speichern der Ausgabe des ersten Kennwortkompa rators (419); und
einen zweiten Kennwortkomparator (421) zum Bestä tigen der Vergleichsergebnisse für alle Bytes.
einen ersten Kennwortkomparator (419) zum bitwei sen Vergleichen eines Kennwortbytes;
eine Vergleichsergebniszwischenspeicherschaltung (409) zum Speichern der Ausgabe des ersten Kennwortkompa rators (419); und
einen zweiten Kennwortkomparator (421) zum Bestä tigen der Vergleichsergebnisse für alle Bytes.
8. Intelligente Karte mit einer seriellen Ein
gabe/Ausgabe-Vorrichtung (SIO), einer Zentraleinheit
(CPU) sowie einem elektrisch löschbaren und programmier
baren Nur-Lese-Speicher (EEPROM),
gekennzeichnet durch
einen Informationsschutzprozessor (201), der mit
den Daten-, Adreß- und Steuerbussen der CPU und den
Daten-, Adreß- und Steuerbussen des EEPROMs verbunden
ist, um einen Datenspeicher des EEPROMs vor einem Zugriff
zu schützen.
9. Intelligente Karte nach Anspruch 8,
dadurch gekennzeichnet, daß der Informations
schutzprozessor (201) enthält:
eine Speicherblockauswahlsignalerzeugungs- und Kennwortdatenempfangsschaltung (407) zum Decodieren des Datenspeicherblockauswahl- und Kennworterzeugungsadreß auswahlsignals, das von der CPU erzeugt wird, um Daten zum Auswählen eines abgeteilten Blocks des Datenspeichers (107) und einen Kennwortaufzeichnungsbereich zu erzeugen, der die von außen empfangenen Kennwortdaten aufzeichnet, um die Kennwortdaten zum Vergleichszeitpunkt zu erzeugen, wobei in Abhängigkeit von einem Lesesteuersignal der CPU ein Datenspeicherzugriffssignal oder ein Vergleichsverar beitungszustandssignal ausgegeben wird und die vom Kenn wortvergleichsvorgang erzeugten Kennwortdaten ausgegeben werden;
einen ersten Kennwortkomparator (419) zum bitwei sen Vergleichen der von der Speicherblockauswahlsignaler zeugungs- und Kennwortdatenempfangsschaltung (407) er zeugten Kennwortdaten mit dem in einem ausgewählten Bereich des Datenspeichers (107) aufgezeichneten Kenn wort, um ein Kennwortvergleichsergebnis für ein Byte zu erzeugen;
eine Kennwortzwischenspeicherschaltung (409) zum Zwischenspeichern des Kennwortvergleichsergebnisses, bis ein Kennwortvergleich für alle Bytes abgeschlossen ist;
einen zweiten Kennwortkomparator (421) zum erneu ten Bestätigen des Kennwortvergleichsergebnisses für alle Bytes, die in der Kennwortzwischenspeicherschaltung (409) gespeichert sind, vor dem Vergleichsabschlußzeitpunkt;
eine Zugriffsteuersignalerzeugungsschaltung (403) zum Erzeugen eines Zugriffsteuersignals, das anzeigt, daß auf einen ausgewählten Bereich des Datenspeichers (107) zugegriffen werden kann, wenn das vom zweiten Kennwort komparator (421) erzeugte Kennwortvergleichsergebnis positiv ist und eine Information vorliegt, die anzeigt, daß im ausgewählten Bereich des Datenspeichers (107) ein Kennwort vorliegt;
eine Zeitablaufsteuersignalerzeugungsschaltung (405) zum Zählen eines Taktes in Abhängigkeit von einem Startsignal, das gleichzeitig mit der Blockzuweisungsde codierung der Speicherblockauswahlsignalerzeugungs- und Kennwortdatenempfangsschaltung (407) erzeugt wird, um ein Decodierungssignal für das Lesen eines Kennwortver gleichszyklus, ein Vergleichstaktsignal und das in der Speicherblockauswahlsignalerzeugungs- und Kennwortda tenempfangsschaltung (407) aufgezeichnete Kennwort zu erzeugen, wobei ein Kennwortvergleichsabschlußsteuersi gnal an den zweiten Kennwortkomparator (421) angelegt wird;
eine Kennwortspeicherbereichfestlegungsschaltung (415) zum Erzeugen einer Adresse zum bevorzugten Zuweisen des Kennwortaufzeichnungsbereichs jedes Blocks des Daten speichers (107); und
eine Zugriffadreßsignalerzeugungsschaltung (413) zum Auswählen eines Blocks des in N Blöcke aufgeteilten Datenspeichers (107) mittels eines Signals, das von der Speicherblockauswahlsignalerzeugungs- und Kennwortda tenempfangsschaltung (407) erzeugt wird, die ein Adreßsi gnal zum Zuweisen eines Kennwortzugriffsbereiches erzeugt und ein Adreßsignal zum Zugreifen auf einen Informations speicherbereich erzeugt, wenn ein Kennwortvergleich abge schlossen ist.
eine Speicherblockauswahlsignalerzeugungs- und Kennwortdatenempfangsschaltung (407) zum Decodieren des Datenspeicherblockauswahl- und Kennworterzeugungsadreß auswahlsignals, das von der CPU erzeugt wird, um Daten zum Auswählen eines abgeteilten Blocks des Datenspeichers (107) und einen Kennwortaufzeichnungsbereich zu erzeugen, der die von außen empfangenen Kennwortdaten aufzeichnet, um die Kennwortdaten zum Vergleichszeitpunkt zu erzeugen, wobei in Abhängigkeit von einem Lesesteuersignal der CPU ein Datenspeicherzugriffssignal oder ein Vergleichsverar beitungszustandssignal ausgegeben wird und die vom Kenn wortvergleichsvorgang erzeugten Kennwortdaten ausgegeben werden;
einen ersten Kennwortkomparator (419) zum bitwei sen Vergleichen der von der Speicherblockauswahlsignaler zeugungs- und Kennwortdatenempfangsschaltung (407) er zeugten Kennwortdaten mit dem in einem ausgewählten Bereich des Datenspeichers (107) aufgezeichneten Kenn wort, um ein Kennwortvergleichsergebnis für ein Byte zu erzeugen;
eine Kennwortzwischenspeicherschaltung (409) zum Zwischenspeichern des Kennwortvergleichsergebnisses, bis ein Kennwortvergleich für alle Bytes abgeschlossen ist;
einen zweiten Kennwortkomparator (421) zum erneu ten Bestätigen des Kennwortvergleichsergebnisses für alle Bytes, die in der Kennwortzwischenspeicherschaltung (409) gespeichert sind, vor dem Vergleichsabschlußzeitpunkt;
eine Zugriffsteuersignalerzeugungsschaltung (403) zum Erzeugen eines Zugriffsteuersignals, das anzeigt, daß auf einen ausgewählten Bereich des Datenspeichers (107) zugegriffen werden kann, wenn das vom zweiten Kennwort komparator (421) erzeugte Kennwortvergleichsergebnis positiv ist und eine Information vorliegt, die anzeigt, daß im ausgewählten Bereich des Datenspeichers (107) ein Kennwort vorliegt;
eine Zeitablaufsteuersignalerzeugungsschaltung (405) zum Zählen eines Taktes in Abhängigkeit von einem Startsignal, das gleichzeitig mit der Blockzuweisungsde codierung der Speicherblockauswahlsignalerzeugungs- und Kennwortdatenempfangsschaltung (407) erzeugt wird, um ein Decodierungssignal für das Lesen eines Kennwortver gleichszyklus, ein Vergleichstaktsignal und das in der Speicherblockauswahlsignalerzeugungs- und Kennwortda tenempfangsschaltung (407) aufgezeichnete Kennwort zu erzeugen, wobei ein Kennwortvergleichsabschlußsteuersi gnal an den zweiten Kennwortkomparator (421) angelegt wird;
eine Kennwortspeicherbereichfestlegungsschaltung (415) zum Erzeugen einer Adresse zum bevorzugten Zuweisen des Kennwortaufzeichnungsbereichs jedes Blocks des Daten speichers (107); und
eine Zugriffadreßsignalerzeugungsschaltung (413) zum Auswählen eines Blocks des in N Blöcke aufgeteilten Datenspeichers (107) mittels eines Signals, das von der Speicherblockauswahlsignalerzeugungs- und Kennwortda tenempfangsschaltung (407) erzeugt wird, die ein Adreßsi gnal zum Zuweisen eines Kennwortzugriffsbereiches erzeugt und ein Adreßsignal zum Zugreifen auf einen Informations speicherbereich erzeugt, wenn ein Kennwortvergleich abge schlossen ist.
10. Intelligente Karte nach Anspruch 9,
dadurch gekennzeichnet, daß die Zeitablaufsteuersignaler
zeugungsschaltung (405) enthält:
einen Zähler zum Zählen eines Kennwortvergleichs taktes; eine Auswahlschaltung zum Auswählen eines Adreß signals, das in Abhängigkeit vom Kennwortvergleichstakt des Zählers vom Zähler oder der CPU erzeugt wird, um das Kennwort zu erzeugen;
eine Vergleichstakterzeugungsschaltung zum Erzeu gen eines Vergleichstaktes, der in Abhängigkeit von der Ausgabe des Zählers während eines Kennwortvergleiches benötigt wird; und
eine Vergleichsabschlußsignalerzeugungsschaltung zum Erzeugen eines Vergleichsabschlußsignals aus der Ausgabe des Zählers.
einen Zähler zum Zählen eines Kennwortvergleichs taktes; eine Auswahlschaltung zum Auswählen eines Adreß signals, das in Abhängigkeit vom Kennwortvergleichstakt des Zählers vom Zähler oder der CPU erzeugt wird, um das Kennwort zu erzeugen;
eine Vergleichstakterzeugungsschaltung zum Erzeu gen eines Vergleichstaktes, der in Abhängigkeit von der Ausgabe des Zählers während eines Kennwortvergleiches benötigt wird; und
eine Vergleichsabschlußsignalerzeugungsschaltung zum Erzeugen eines Vergleichsabschlußsignals aus der Ausgabe des Zählers.
11. Intelligente Karte nach Anspruch 9,
dadurch gekennzeichnet, daß die Speicherblockauswahlsi
gnalerzeugungs- und Kennwortdatenempfangsschaltung (407)
enthält:
einen Blockauswahlregisteradreßdecodierer zum Erzeugen eines Decodierungssignals zum Auswählen eines Blocks des Datenspeichers (107) und zum Erzeugen eines Startsignals;
einen Kennwortregisteradreßdecodierer zum Deco dieren eines Adreßsignals, um eine Kennwortaufzeichnungs adresse innerhalb des jeweiligen Blocks des Datenspei chers (107) auszuwählen;
ein Blockaufteilungsregister zum Speichern eines Blockaufteilungssignals gemäß der Ausgabe des Blockaus wahlregisteradreßdecodierers;
ein Kennwortregister zum Speichern eines von außen angelegten Kennwortes in Abhängigkeit von der Ausgabe des Kennwortregisteradreßdecodierers;
ein Statuswertregister zum Speichern eines Sta tuswertes gemäß dem Informationsschutz des Datenspei chers;
einen Statuswertlesedecodierer zum Auslesen des Statuswertes;
einen Treiber zum Steuern des Statuswertes, der aufgrund der Ausgabe des Statuswertlesedecodierers von der CPU gelesen werden soll; und
eine Registerlesesteuervorrichtung zum Erzeugen eines Torsignals, so daß das Kennwort und ein Wert des Blockaufteilungsregisters gelesen werden.
einen Blockauswahlregisteradreßdecodierer zum Erzeugen eines Decodierungssignals zum Auswählen eines Blocks des Datenspeichers (107) und zum Erzeugen eines Startsignals;
einen Kennwortregisteradreßdecodierer zum Deco dieren eines Adreßsignals, um eine Kennwortaufzeichnungs adresse innerhalb des jeweiligen Blocks des Datenspei chers (107) auszuwählen;
ein Blockaufteilungsregister zum Speichern eines Blockaufteilungssignals gemäß der Ausgabe des Blockaus wahlregisteradreßdecodierers;
ein Kennwortregister zum Speichern eines von außen angelegten Kennwortes in Abhängigkeit von der Ausgabe des Kennwortregisteradreßdecodierers;
ein Statuswertregister zum Speichern eines Sta tuswertes gemäß dem Informationsschutz des Datenspei chers;
einen Statuswertlesedecodierer zum Auslesen des Statuswertes;
einen Treiber zum Steuern des Statuswertes, der aufgrund der Ausgabe des Statuswertlesedecodierers von der CPU gelesen werden soll; und
eine Registerlesesteuervorrichtung zum Erzeugen eines Torsignals, so daß das Kennwort und ein Wert des Blockaufteilungsregisters gelesen werden.
12. Intelligente Karte nach Anspruch 9,
dadurch gekennzeichnet, daß der erste Kennwortkomparator
(419) enthält:
ein Exklusiv-ODER-Gatter (523) zum bitweisen Vergleichen des vom Datenspeicher (107) erzeugten Kenn wortes mit dem von der Speicherblockauswahlsignalerzeu gungs- und Kennwortdatenempfangsschaltung (407) erzeugten Kennwort; und
ein NICHT-UND-Gatter (502) zum Erzeugen eines Kennwortvergleichsergebnisses für ein Byte.
ein Exklusiv-ODER-Gatter (523) zum bitweisen Vergleichen des vom Datenspeicher (107) erzeugten Kenn wortes mit dem von der Speicherblockauswahlsignalerzeu gungs- und Kennwortdatenempfangsschaltung (407) erzeugten Kennwort; und
ein NICHT-UND-Gatter (502) zum Erzeugen eines Kennwortvergleichsergebnisses für ein Byte.
13. Intelligente Karte nach Anspruch 9,
dadurch gekennzeichnet, daß die Kennwortzwischenspeicher
schaltung (409) enthält:
ein NICHT-ODER-Gatter (525) mit Eingangsanschlüs sen, die mit einem Rücksetzsignal und mit dem Startsignal verbunden sind; und
mehrere Flipflops (579-589) mit entsprechenden mit einem Kennwortvergleichstaktsignal der Zeitablauf steuersignalerzeugungsschaltung (405) verbundenen Taktan schlüssen, wobei die Flipflops (579-589) jeweils Rück setzanschlüsse besitzen, die mit dem Ausgang des NICHT- ODER-Gatters (525) verbunden sind, und jeweils Ausgangs anschlüsse besitzen, die mit dem zweiten Kennwortkompara tor (421) verbunden sind.
ein NICHT-ODER-Gatter (525) mit Eingangsanschlüs sen, die mit einem Rücksetzsignal und mit dem Startsignal verbunden sind; und
mehrere Flipflops (579-589) mit entsprechenden mit einem Kennwortvergleichstaktsignal der Zeitablauf steuersignalerzeugungsschaltung (405) verbundenen Taktan schlüssen, wobei die Flipflops (579-589) jeweils Rück setzanschlüsse besitzen, die mit dem Ausgang des NICHT- ODER-Gatters (525) verbunden sind, und jeweils Ausgangs anschlüsse besitzen, die mit dem zweiten Kennwortkompara tor (421) verbunden sind.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR19940025043 | 1994-09-30 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19536206A1 true DE19536206A1 (de) | 1996-04-04 |
Family
ID=19394144
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19536206A Ceased DE19536206A1 (de) | 1994-09-30 | 1995-09-28 | Intelligente Karte |
Country Status (3)
Country | Link |
---|---|
JP (1) | JPH08115266A (de) |
DE (1) | DE19536206A1 (de) |
FR (1) | FR2726381B1 (de) |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0831435A2 (de) * | 1996-09-03 | 1998-03-25 | Hitachi, Ltd. | Programm beschreibbare Chipkarte und zugehöriges Verfahren |
DE19716015A1 (de) * | 1997-04-17 | 1998-10-29 | Ibm | Einbringen von Information auf einer Chipkarte |
DE19811646A1 (de) * | 1998-03-18 | 1999-09-23 | Kathrin Schier | Multifunktions-Chipkarte |
WO2000065602A1 (en) * | 1999-04-27 | 2000-11-02 | Matsushita Electric Industrial Co., Ltd. | Semiconductor memory card and data reading apparatus |
DE10028821A1 (de) * | 2000-06-10 | 2001-12-20 | Miditec Datensysteme Gmbh | Chipkarte mit Lesekennungen |
EP1246042A2 (de) * | 2000-02-21 | 2002-10-02 | Trek Technology (Singapore) Pte Ltd | Tragbare Datenspeichervorrichtung |
EP1116176B1 (de) * | 1998-09-29 | 2004-05-12 | ASA Systems, Inc. | Informationskarte |
WO2004066196A1 (en) * | 2003-01-24 | 2004-08-05 | Ecebs Limited | Smartcard with protected memory access |
EP1467312A1 (de) * | 2003-04-09 | 2004-10-13 | Sony Corporation | Datenübertragungsvorrichtung und Methode zum Verwalten des darin angeordneten Speichers |
US6880054B2 (en) | 2000-02-21 | 2005-04-12 | Trek Technology (Singapore) Pte. Ltd. | Portable data storage device having a secure mode of operation |
US7526625B2 (en) | 2003-01-31 | 2009-04-28 | Panasonic Corporation | Semiconductor memory card, and program for controlling the same |
US7650470B2 (en) | 2001-06-28 | 2010-01-19 | Trek 2000 International, Ltd. | Method and devices for data transfer |
USRE42397E1 (en) | 1999-04-05 | 2011-05-24 | Sandisk Il Ltd. | Architecture for a universal serial bus-based PC flash disk |
US8429416B2 (en) | 2002-07-31 | 2013-04-23 | Trek 2000 International Ltd. | Method and apparatus of storage anti-piracy key encryption (SAKE) device to control data access for networks |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10214232A (ja) * | 1997-01-30 | 1998-08-11 | Rohm Co Ltd | Icカードおよびicカードの運用方法 |
US6407949B1 (en) * | 1999-12-17 | 2002-06-18 | Qualcomm, Incorporated | Mobile communication device having integrated embedded flash and SRAM memory |
JP4489915B2 (ja) | 2000-07-31 | 2010-06-23 | 大日本印刷株式会社 | 暗証コード照合機能をもった携帯型情報処理装置 |
JP2002132583A (ja) * | 2000-10-20 | 2002-05-10 | Sony Corp | データ処理装置、データ記憶装置、およびデータ処理方法、並びにプログラム提供媒体 |
US7036020B2 (en) | 2001-07-25 | 2006-04-25 | Antique Books, Inc | Methods and systems for promoting security in a computer system employing attached storage devices |
DE10315637A1 (de) * | 2003-04-04 | 2004-10-28 | Infineon Technologies Ag | Programmgesteuerte Einheit |
US7539890B2 (en) | 2006-04-25 | 2009-05-26 | Seagate Technology Llc | Hybrid computer security clock |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3732615A1 (de) * | 1986-11-19 | 1988-06-01 | Toshiba Kawasaki Kk | Verarbeitungssystem fuer eine tragbare, elektronische vorrichtung |
DE3809028A1 (de) * | 1987-03-20 | 1988-09-29 | Mitsubishi Electric Corp | Ic-kartenbenutzungssystem fuer ic-karten |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02165290A (ja) * | 1988-12-19 | 1990-06-26 | Hitachi Maxell Ltd | Icカード及びその動作方法 |
FR2667714A1 (fr) * | 1990-10-09 | 1992-04-10 | Gemplus Card Int | Procede pour repartir la memoire d'un circuit integre entre plusieurs applications. |
FR2683357A1 (fr) * | 1991-10-30 | 1993-05-07 | Philips Composants | Microcircuit pour carte a puce a memoire programmable protegee. |
-
1995
- 1995-09-28 DE DE19536206A patent/DE19536206A1/de not_active Ceased
- 1995-09-29 FR FR9511462A patent/FR2726381B1/fr not_active Expired - Fee Related
- 1995-10-02 JP JP7255328A patent/JPH08115266A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3732615A1 (de) * | 1986-11-19 | 1988-06-01 | Toshiba Kawasaki Kk | Verarbeitungssystem fuer eine tragbare, elektronische vorrichtung |
DE3809028A1 (de) * | 1987-03-20 | 1988-09-29 | Mitsubishi Electric Corp | Ic-kartenbenutzungssystem fuer ic-karten |
Cited By (41)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6732272B1 (en) | 1996-09-03 | 2004-05-04 | Hitachi, Ltd. | Program writable integrated circuit card and method therefore |
EP0831435A3 (de) * | 1996-09-03 | 2000-06-21 | Hitachi, Ltd. | Programm beschreibbare Chipkarte und zugehöriges Verfahren |
US7278029B2 (en) | 1996-09-03 | 2007-10-02 | Hitachi, Ltd. | Program writable IC card and method thereof |
EP0831435A2 (de) * | 1996-09-03 | 1998-03-25 | Hitachi, Ltd. | Programm beschreibbare Chipkarte und zugehöriges Verfahren |
DE19716015A1 (de) * | 1997-04-17 | 1998-10-29 | Ibm | Einbringen von Information auf einer Chipkarte |
DE19811646A1 (de) * | 1998-03-18 | 1999-09-23 | Kathrin Schier | Multifunktions-Chipkarte |
DE19811646C2 (de) * | 1998-03-18 | 2002-11-14 | Kathrin Schier | Multifunktions-Chipkarte |
EP1116176B1 (de) * | 1998-09-29 | 2004-05-12 | ASA Systems, Inc. | Informationskarte |
USRE42397E1 (en) | 1999-04-05 | 2011-05-24 | Sandisk Il Ltd. | Architecture for a universal serial bus-based PC flash disk |
USRE42443E1 (en) | 1999-04-05 | 2011-06-07 | Sandisk Il Ltd. | Architecture for a universal serial bus-based PC flash disk |
USRE44653E1 (en) | 1999-04-05 | 2013-12-17 | Sandisk Il, Ltd | USB flash memory device with integral memory technology driver |
USRE44641E1 (en) | 1999-04-05 | 2013-12-10 | Sandisk Il, Ltd | USB flash memory device with integrated USB controller |
US8661553B2 (en) | 1999-04-27 | 2014-02-25 | Panasonic Corporation | Semiconductor memory card and data reading apparatus, and data reading/reproducing apparatus |
US6606707B1 (en) | 1999-04-27 | 2003-08-12 | Matsushita Electric Industrial Co., Ltd. | Semiconductor memory card |
AU775002B2 (en) * | 1999-04-27 | 2004-07-15 | Matsushita Electric Industrial Co., Ltd. | Semiconductor memory card and data reading apparatus |
US8127368B2 (en) | 1999-04-27 | 2012-02-28 | Panasonic Corporation | Semiconductor memory card and data reading apparatus, and data reading/reproducing apparatus |
EP1453060A2 (de) * | 1999-04-27 | 2004-09-01 | Matsushita Electric Industrial Co., Ltd. | Halbleiterspeicherkarte und Datenlesevorrichtung |
US6789192B2 (en) | 1999-04-27 | 2004-09-07 | Matsushita Electric Industrial Co., Ltd. | Semiconductor memory card, data reading apparatus, and data reading/reproducing apparatus |
US7996914B2 (en) | 1999-04-27 | 2011-08-09 | Panasonic Corporation | Semiconductor memory card and data reading apparatus, and data reading/reproducing apparatus |
EP1453060A3 (de) * | 1999-04-27 | 2004-11-10 | Matsushita Electric Industrial Co., Ltd. | Halbleiterspeicherkarte und Datenlesevorrichtung |
EP1304702A1 (de) * | 1999-04-27 | 2003-04-23 | Matsushita Electric Industrial Co., Ltd. | Halbleiterspeicherkarte und Datenlesevorrichtung |
EP1050887A1 (de) * | 1999-04-27 | 2000-11-08 | Matsushita Electric Industrial Co., Ltd. | Halbleiterspeicherkarte und Datenlesevorrichtung |
WO2000065602A1 (en) * | 1999-04-27 | 2000-11-02 | Matsushita Electric Industrial Co., Ltd. | Semiconductor memory card and data reading apparatus |
US7062652B2 (en) | 1999-04-27 | 2006-06-13 | Matsushita Electric Industrial Co., Ltd. | Semiconductor memory card, data reading apparatus and data reading/reproducing apparatus |
US6880054B2 (en) | 2000-02-21 | 2005-04-12 | Trek Technology (Singapore) Pte. Ltd. | Portable data storage device having a secure mode of operation |
US7039759B2 (en) | 2000-02-21 | 2006-05-02 | Trek Technology (Singapore) Pte. Ltd. | Portable data storage device |
EP1246042A2 (de) * | 2000-02-21 | 2002-10-02 | Trek Technology (Singapore) Pte Ltd | Tragbare Datenspeichervorrichtung |
EP1246042A3 (de) * | 2000-02-21 | 2003-02-12 | Trek Technology (Singapore) Pte Ltd | Tragbare Datenspeichervorrichtung |
US8209462B2 (en) | 2000-02-21 | 2012-06-26 | Trek 2000 International Ltd. | Portable data storage device |
DE10028821A1 (de) * | 2000-06-10 | 2001-12-20 | Miditec Datensysteme Gmbh | Chipkarte mit Lesekennungen |
US7650470B2 (en) | 2001-06-28 | 2010-01-19 | Trek 2000 International, Ltd. | Method and devices for data transfer |
US8429416B2 (en) | 2002-07-31 | 2013-04-23 | Trek 2000 International Ltd. | Method and apparatus of storage anti-piracy key encryption (SAKE) device to control data access for networks |
GB2417343A (en) * | 2003-01-24 | 2006-02-22 | Ecebs Ltd | Smartcard with protected memory access |
WO2004066196A1 (en) * | 2003-01-24 | 2004-08-05 | Ecebs Limited | Smartcard with protected memory access |
US7617528B2 (en) | 2003-01-24 | 2009-11-10 | Ecebs Limited | Smartcard with protected memory access |
GB2417343B (en) * | 2003-01-24 | 2006-07-12 | Ecebs Ltd | Improved smartcard with secondary memory |
US7895405B2 (en) | 2003-01-31 | 2011-02-22 | Panasonic Corporation | Semiconductor memory card, and program for controlling the same |
EP1593098B2 (de) † | 2003-01-31 | 2010-09-15 | Panasonic Corporation | Halbleiterspeicherkarte und programm zu ihrer steuerung |
US7526625B2 (en) | 2003-01-31 | 2009-04-28 | Panasonic Corporation | Semiconductor memory card, and program for controlling the same |
EP1467312A1 (de) * | 2003-04-09 | 2004-10-13 | Sony Corporation | Datenübertragungsvorrichtung und Methode zum Verwalten des darin angeordneten Speichers |
US7194591B2 (en) | 2003-04-09 | 2007-03-20 | Sony Corporation | Data communication apparatus and method for managing memory in the same |
Also Published As
Publication number | Publication date |
---|---|
JPH08115266A (ja) | 1996-05-07 |
FR2726381B1 (fr) | 1997-06-20 |
FR2726381A1 (fr) | 1996-05-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19536206A1 (de) | Intelligente Karte | |
DE3011552C2 (de) | ||
DE19882486B4 (de) | Synchroner, nicht-flüchtiger Seitenmodus-Speicher | |
DE2829550C2 (de) | ||
DE2725718A1 (de) | Verarbeitungssystem mit mehreren virtuellen adressenraeumen | |
DE4423949A1 (de) | E/A-Hilfssystem und Exklusiv-Steuerverfahren, Datenspeicherverfahren und Speicherinitialisierungsverfahren in einem E/A-Hilfssystem | |
JPH06324937A (ja) | メモリカード | |
DE3700663A1 (de) | System fuer integrierte schaltungen tragende karten | |
DE3128729A1 (de) | Halbleiter-speichersystem | |
DE2225841B2 (de) | Verfahren und Anordnung zur systematischen Fehlerprüfung eines monolithischen Halbleiterspeichers | |
DE3720427A1 (de) | Tragbare elektronische vorrichtung | |
DE3049774T1 (de) | Time sharing device for the access to a main memory connected to a single bus between a central computer and a plurality of peripheral computers | |
DE3911721C2 (de) | ||
DE19782214A1 (de) | Verbesserte Schnittstelle für Flash-Eeprom-Speicher-Arrays | |
US4958323A (en) | Semiconductor file memory | |
DE2912073A1 (de) | Stapelspeicheranordnung zur kurzzeitigen speicherung von informationen bei nichtabsetzbarkeit dieser informationen in einem datenverarbeitungssystem | |
DE4135031A1 (de) | Eingabe/ausgabeeinrichtungen | |
DE4113590A1 (de) | Mikrocomputer | |
DE3105115A1 (de) | Datenverarbeitungssystem mit bezueglich einer schluesselspeicherung ringfoermig angeschlossenen mulitprozessoren | |
DE2349253A1 (de) | Programmgesteuerte rechenanlage | |
US4249250A (en) | Computer storage arrangements with overwrite warning | |
DE19848241A1 (de) | Einrichtung und Verfahren zur Adressengleichheitsermittlung und Übertragungssteuersystem | |
DE2350170A1 (de) | Schaltungsanordnung fuer einen rechner zum ersatz eines zustands durch einen anderen zustand | |
WO1998041880A2 (de) | Integrierte schaltung und verfahren zum testen der integrierten schaltung | |
DE69738548T2 (de) | Dynamisches dateninterpretationsverfahren für eine chipkarte |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8131 | Rejection |