DE4113590A1 - Mikrocomputer - Google Patents
MikrocomputerInfo
- Publication number
- DE4113590A1 DE4113590A1 DE4113590A DE4113590A DE4113590A1 DE 4113590 A1 DE4113590 A1 DE 4113590A1 DE 4113590 A DE4113590 A DE 4113590A DE 4113590 A DE4113590 A DE 4113590A DE 4113590 A1 DE4113590 A1 DE 4113590A1
- Authority
- DE
- Germany
- Prior art keywords
- circuit
- eprom
- programming unit
- microcomputer
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/52—Protection of memory contents; Detection of errors in memory contents
Description
Die Erfindung bezieht sich auf einen Mikrocomputer, der
einen wiederbeschriftbaren nichtflüchtigen Speicher ent
hält.
Fig. 3 zeigt die Anordnung eines Mikrocomputers mit
einem herkömmlichen löschbaren Festspeicher bzw. EPROM,
einem wiederbeschriftbaren nichtflüchtigen Speicher und
seiner Peripherie. In der Figur ist 1 eine Zentraleinheit
(CPU), 2 ein interner Bus, 3 ein Schreib/Lesespeicher
(RAM) zum Speichern von Daten, 4 ein Festspeicher (ROM),
5 ein EPROM, 6c ein Pufferglied, 7 eine Steuerleitung, 8
ein Ausgangsbus und 9 ein Mikrocomputer. Der Mikrocompu
ter 9 ist zum Initialisieren über einen externen Bus 10
mit einer Programmiereinheit 11 und einem Verarbeitungs
rechner 12 verbunden. Die Programmiereinheit 11 enthält
einen Schreib/Lesespeicher 13, bestehend aus einem Pro
grammbereich 14 zum Speichern der Daten und einem unbe
nutzten leeren Bereich 15 ohne Daten.
Der EPROM 5 speichert ein Arbeitsprogramm der Zen
traleinheit 1 und der Schreib/Lesespeicher 3 sichert die
Daten im Arbeitsprozeß. Die Programmiereinheit 11 wird
zum Einschreiben der Programme in den EPROM 5 verwendet
und die Programme werden vom Verarbeitungsrechner 12 nach
Bedarf zugeführt. Ist z. B. die Kapazität des
Schreib/Lesespeichers 13 der Programmiereinheit 11
32kByte, so hat der EPROM 5 die Kapazität von 16kByte.
Allgemein hat der Schreib/Lesespeicher 13 zweimal oder
mehr Kapazität als der EPROM 5. Dies gilt, weil der ein
gebaute EPROM 5 so klein wie möglich gestaltet ist, damit
Größe und Gewicht des Mikrocomputers verringert werden.
Die Programmiereinheit 11 speichert erzeugte (oder
vom Verarbeitungsrechner 12 gelieferte) Programme in den
internen Schreib/Lesespeicher 13 und schreibt sie in den
EPROM 5 des Mikrocomputers 9 ein.
Als vorbereitender Schritt hinsichtlich dieses
Schreibvorganges wird als erstes eine Leerzeichenprüfung
an dem EPROM 5 ausgeführt. Dann wird das wirkliche Be
schriften ausgeführt. Zum Schluß erfolgt eine Quittier
prüfung zum Ermitteln ob die Programme in den EPROM 5
eingeschrieben wurden oder nicht. Vor dem Beschriften ist
der Inhalt des EPROM 5 "FF", was durch eine Leerzeichen
prüfung festgestellt wird. Die Inhalte des EPROM 5 sind
vor dem Beschriften und nach dem Löschen alter Programme
immer "FF".
Der EPROM 5, ein nichtflüchtiger Speicher, wechselt
beim Beschriften generell seine internen Speicherdaten
von "1" auf "0", jedoch nicht von "0" auf "1". "FF" im
EPROM 5 bedeutet, daß alle Bitdaten im Bereich gesetzt
sind (Leerzeichen = Möglichkeit zum Beschriften).
Nach der Leerzeichenprüfung schreibt die Program
miereinheit 11 die in dem Schreib/Lesespeicher 13 gespei
cherten Programmdaten in den EPROM 5 ein. Zu diesem Zeit
punkt muß eine Adresse anliegen, damit die im Programm
bereich 14 gespeicherten Daten des Schreib/Lesespeichers
13 in den EPROM 5 eingeschrieben werden.
Sind alle gespeicherten Daten des Programmbereiches
14 in den EPROM 5 eingeschrieben, wird eine Quittierprü
fung zum Ermitteln vorgenommen, ob die Daten des Pro
grammbereiches 14 mit den Daten des EPROM 5 übereinstim
men. Stimmen sie nicht miteinander überein, erscheint ein
Fehlersignal und dementsprechend wird ein Ausfallstopsi
gnal in den Mikrocomputer eingegeben.
Bei dem Beispiel gemäß Fig. 3 werden von der Program
miereinheit 11, die mit einer Speicherkapazität von
32kByte zweimal soviel Kapazität wie der Scnreib/Lese
speicher besitzt, die Daten im 256-Modus in den EPROM 5
eingeschrieben.
Im Adreßbereich dieser Programmiereinheit 11 werden
Programmdaten im Programmbereich 14 mit einer Adresse 0H
bis 3FFFh gesetzt, um die Daten für eine Quittierprüfung
in den EPROM 5 einzuschreiben.
Der herkömmliche Mikrocomputer 9 besitzt einen Miß
stand derart, daß dann, wenn die Programmiereinheit 11
den Leerbereich 15 des Schreib/Lesespeichers 13 liest und
die gelesenen Daten mit den Inhalten des EPROM 5 bei ei
ner Quittierprüfung vor dem Einschreiben in den EPROM 5
vergleicht, die beiden Daten nicht miteinander Überein
stimmen und das Ausgangssignal des Mikrocomputers unsta
bil werden kann, was ein Ausfallstopsignal ergibt.
Das heißt, die Inhalte des Leerbereiches 15 der Schreib/
Lesespeicher 13 sind alle "FF", während die Inhalte des
EPROM 5 Programmdaten sind und nicht immer "FF" sind.
Demnach stimmen diese zwei Daten manchmal nicht überein
und erzeugen ein Fehlersignal.
Zum Verhindern von Bereicheinstellfehlern ist es im
mer notwendig, die Programmiereinheit 11 derart einzu
stellen, daß Schreibvorgänge (Leerzeichenprüfung, Be
schriften und Quittierprüfung) nur für den Programmbe
reich 14 des Schreib/Lesespeichers 13 durchgeführt wer
den. Die Bestimmung des Programmbereiches (Teils) des
Schreib/Lesespeichers 13 erfordert ein Zusatzprogramm,
das wegen Größenbeschränkungen für den Mikrocomputer
schwierig war.
Der Erfindung liegt die Aufgabe zugrunde, das von der
Programmiereinheit 11 geforderte Wählen eines bestimmten
Teilbereichs des Schreib/Lesespeichers 13 auszulassen,
das Einschreiben aus dem Schreib/Lesespeicher 13 in den
EPROM 5 kleiner Kapazität zu vereinfachen und es den Be
nutzern zu ermöglichen, die Inhalte der Programme sehr
leicht festzustellen.
Der erfindungsgemäße Mikrocomputer 9 enthält eine
Aufnahmebereichwählschaltung, die durch Eingabe einer dem
eingebauten EPROM 5 zugeordneten Adresse ein Erkennungs
signal ausgibt, und eine Leerbereichwählschaltung, die
durch Eingabe anderer Adressen ein anderes Erkennungssi
gnal ausgibt.
Die Erfindung wird nachstehend anhand von Ausfüh
rungsbeispielen unter Bezugnahme auf die Zeichnungen nä
her erläutert.
Fig. 1 ist ein Blockschaltbild eines Mikrocomputers
gemäß einem Ausführungsbeispiel der Erfindung und
seiner Peripherie.
Fig. 2 ist ein Schaltbild, das ein Beispiel einer Be
reichwählschaltung zeigt.
Fig. 3 ist ein Blockschaltbild eines herkömmlichen Mi
krocomputers und seiner Peripherie.
Die Erfindung wird anhand Fig. 1 genauer beschrieben.
In Fig. 1 ist 1 eine Zentraleinheit, 2 ist ein interner
Bus, 3 ist ein Schreib/Lesespeicher zum Datenspeichern, 4
ist ein Festspeicher, 5 ist ein löschbarer Festspeicher
bzw. EPROM, 6a und 6b sind Pufferglieder, 7a und 7b sind
Steuerleitungen, 8 ist ein Ausgangsbus, 9 ist ein Mikro
computer, 16 ist eine Adreßinformationsleitung, 17a ist
eine Leerbereichwählschaltung, die auf das Lesen der
Leerbereichaddresse hin ein Signal zum Einschalten des
Puffergliedes 6a ausgibt, und 17b eine Aufnahmebe
reichwählschaltung, die auf das Lesen einer dem EPROM-Be
reich (Programmbereich) zugewiesenen Adresse hin, ein
Signal zum Einschalten des Puffergliedes 6b ausgibt. 18
ist eine "FF"-Ausgabeschaltung, die "FF" Daten an den Bus
ausgibt, wenn das Pufferglied 6a eingeschaltet ist. 10
bezeichnet einen externen Bus, 11 ist eine Program
miereinheit, 12 ist ein Verarbeitungsrechner, 13 ist ein
Schreib/Lesespeicher in der Programmiereinheit 11, 14 ist
ein Programmbereich und 15 ist ein Leerbereich.
Um das Gewicht und die Größe des Mikrocomputers zu
verringern, wird die Kapazität des EPROM 5 generell so
klein wie möglich gemacht. Die externe Programmiereinheit
11, die Programme in den EPROM 5 einschreibt, unterliegt
in diesem Falle keiner Größenbegrenzung und sein
Schreib/Lesespeicher 13 hat deshalb eine verhältnismäßig
große Kapazität. Folglich bestehen die dem
Schreib/Lesespeicher 13 zugeordneten Adressen aus Adressen,
die dem EPROM 5 kleiner Kapazität zugeordnet
sind und Adressen, die großen Bereichen zugeordnet sind.
Die Aufnahmebereichwählschaltung 17b gibt durch die Ein
gabe einer dem EPROM 5 zugeordneten Adresse ein Erken
nungssignal aus, während die Leerbereichwahlschaltung 17a
ein anderes Erkennungssignal durch die Eingabe anderer
Adressen ausgibt. Die gleiche, dem EPROM 5 zugeordnete
Adresse, wird einem Teil des Speicherbereiches des
Schreib/Lesespeichers 13 der Programmiereinheit 11 zuge
wiesen. Bei diesem Ausführungsbeispiel sind niedrigere
Adressen 0000H bis 3FFFH dem EPROM 5 zugewiesen und der
Schreib/Lesespeicher 13 besitzt das gleiche Adreßfeld
wie der EPROM 5. Ein Bereich mit einer Adresse von 0000H
bis 3FFFH in dem Schreib/Lesespeicher 13 ist der Aufnah
mebereich (Programmbereich) 14.
Als nächstes wird die Arbeitsweise des Mikrocomputers
beschrieben.
Für das Einschreiben in dem EPROM 5 wird eine Leer
zeichenprüfung am EPROM 5 gefolgt vom wirklichen Be
schriften ausgeführt. Abschließend folgt eine Quittier
prüfung, zum Ermitteln, ob die Daten richtig eingeschrie
ben sind. Zweck der Quittierprüfung ist es, zu prüfen, ob
Programme des Programmbereiches 14 innerhalb des
Schreib/Lesespeichers 13 der Programmiereinheit 11 genau
in den EPROM 5 übertragen wurden. Die Zentraleinheit 1
überprüft das Übereinstimmen der Inhalte des Programmbe
reiches und des EPROM 5. Wenn die Zentraleinheit 1 Daten
im Programmbereich 14 im Schreib/Lesespeicher 13 der Pro
grammiereinheit 11 liest, wird über die Adreßinforma
tionsleitung 16 das Adreßsignal in die Wählschaltungen
17a und 17b eingegeben.
Die Aufnahmebereichwählschaltung 17b gibt über die
Steuerleitung 7b ein Steuersignal zum Einschalten des
Puffergliedes 6b aus. Dann wird ein im EPROM 5 gespei
chertes Programm gelesen und mit dem Inhalt des Programm
bereicnes 14 der Programmiereinheit 11 verglichen. So
lange kein besonderer Fehler auftritt stimmen diese Werte
miteinander überein und die Quittierprüfung wird durch
Ausgabe eines "Stabil"-Signals abgeschlossen.
Liest die Zentraleinheit 1 den Leerbereich 15 inner
halb des Schreib/Lesespeichers 13 der Programmiereinheit
11, so wird dieses Adreßsignal über die Adreßinforma
tionsleitung 16 auch in die Wählschaltungen 17a und 17b
eingegeben. Die Leerbereichwählschaltung 17a gibt dann
über die Steuerleitung 7a ein Steuersignal zum Einschal
ten des Puffergliedes 6a ab. Der Inhalt "FF" der "FF"-
Ausgabeschaltung 18 wird gelesen und mit dem Wert des
Leerbereichs 15 in der Programmiereinheit 11 verglichen.
Weil die Inhalte des Leerbereiches 15 alle "FF" sind,
stimmen sie miteinander Überein und die Quittierprüfung
wird durch die Ausgabe eines "Stabil"-Signals abgeschlos
sen.
Auf diese Weise tritt kein Ausfallstopsignal auf,
falls die Kapazität des Schreib/Lesespeichers 13 der Pro
grammiereinheit 11 größer als die des EPROM 5 ist, und
ein Programm wird sicher in dem EPROM 5 eingeschrieben.
Der Programmbereich 14 muß deshalb nicht im Schreib/
Lesespeicher 13 festgelegt sein und es müssen für die
Festlegung kein weiteres Programm und keine zusätzliche
Schaltung vorgesehen werden.
Die Leerbereichwählschaltung 17a und die Aufnahmebe
reichwählschaltung 17b sind so beschaffen, daß sie ein
Signal zum Identifizieren der beiden Bereiche ausgeben
können. Wie in Fig. 2 gezeigt, kann z. B. ein Teil einer
NOR-Schaltung die Leerbereichwählschaltung 17a bilden,
während eine Dreieingangs NOR-Schaltung die Aufnahmebe
reichwählschaltung 17b bildet; zum Identifizieren der
beiden Bereiche können zusammen mit einem Chipfreigabesi
gnal CE und einem Ausgabefreigabesignal OE Adressensi
gnale A 14 bis A 00 an die Adreßinformationsleitung 16
angelegt werden. Hinsichtlich der "FF"-Ausgabeschaltung
erreicht auch eine Schaltung mit der genannten Funktion,
aber von der Schaltung gemäß dem Ausführungsbeispiel ver
schiedene Schaltung die erfindungsgemäße Wirkung. An
stelle des EPROM können andere nichtflüchtige Speicher
verwendet werden. Als Pufferglied kann ein ′TRI-State′-
Pufferglied verwendet werden.
Erfindungsgemäß wird "FF" ausgegeben, wenn eine Pro
grammiereinheit mit ausschließlichem Schreibmodus zum Le
sen des Leerbereiches für den Schreibvorgang verwendet
wird. Dies verhindert das Auftauchen eines Prüffehlers
und vereinfacht den Schreibvorgang. Falls die Kapazität
eines in einen Mikrocomputer eingebauten Speichers klei
ner als die einer Programmiereinheit ist, muß ein Pro
grammbereich für eine Programmiereinheit nicht festgelegt
werden.
Claims (5)
1. Mikrocomputer zum Einschreiben eines Programms mittels
einer Programmiereinheit, gekennzeichnet durch
einen wiederbeschriftbaren nichtflüchtigen Speicher
(5), eine mit dem nichtflüchtigen Speicher verbundene
Torschaltung (6b), eine Schaltung (18) zum Speichern ei
nes festen Wertes, eine mit der Schaltung verbundene wei
tere Torschaltung (6a), eine Wählschaltung (17b) zum
Durchschalten der ersteren Torschaltung auf den Empfang
eines dem nichtflüchtigen Speicher zugeordneten Adreßsi
gnals hin, und eine weitere Wählschaltung (17a) zum
Durchschalten der letzteren Torschaltung auf den Empfang
eines Signals für eine andere als die dem nichtflüchtigen
Speicher zugeordnete Adresse hin.
2. Mikrocomputer gemäß Anspruch 1, dadurch gekennzeich
net, daß die erstere Wählschaltung (17a) ein inverses Adreß
signal in die letztere Wählschaltung (17b) eingibt.
3. Mikrocomputer gemäß Anspruch 1 oder 2, dadurch gekenn
zeichnet, daß die erstere Wählschaltung (17a) aus einer
Teil-NOR-Schaltung besteht und die letztere Wählschaltung
(17b) sich aus einer, alle Eingänge benutzenden NOR
Schaltung, zusammensetzt.
4. Mikrocomputer gemäß einem der vorangehenden Ansprüche,
dadurch gekennzeichnet, daß die Schaltung zum Speichern
eines festen Wertes nur dem Wert "H" aus den binären Da
tenwerten "H" und "L" speichert.
5. Mikrocomputer gemäß einem der vorangenenden Ansprüche,
dadurch gekennzeichnet, daß die Torschaltung (6a oder 6b)
aus einem "Tristate-Puffer′ besteht.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2185627A JPH0476681A (ja) | 1990-07-13 | 1990-07-13 | マイクロコンピュータ |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4113590A1 true DE4113590A1 (de) | 1992-01-23 |
DE4113590C2 DE4113590C2 (de) | 1994-12-22 |
Family
ID=16174095
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4113590A Expired - Fee Related DE4113590C2 (de) | 1990-07-13 | 1991-04-25 | Mikrocomputer |
Country Status (3)
Country | Link |
---|---|
US (1) | US5333292A (de) |
JP (1) | JPH0476681A (de) |
DE (1) | DE4113590C2 (de) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3471842B2 (ja) * | 1993-03-29 | 2003-12-02 | 株式会社東芝 | データ管理装置、データ記憶装置およびデータ管理方法 |
US5829013A (en) * | 1995-12-26 | 1998-10-27 | Intel Corporation | Memory manager to allow non-volatile memory to be used to supplement main memory |
US6311290B1 (en) | 1997-02-14 | 2001-10-30 | Intel Corporation | Methods of reliably allocating, de-allocating, re-allocating, and reclaiming objects in a symmetrically blocked nonvolatile memory having a bifurcated storage architecture |
US6182188B1 (en) * | 1997-04-06 | 2001-01-30 | Intel Corporation | Method of performing reliable updates in a symmetrically blocked nonvolatile memory having a bifurcated storage architecture |
US6141740A (en) * | 1997-03-03 | 2000-10-31 | Advanced Micro Devices, Inc. | Apparatus and method for microcode patching for generating a next address |
US6088759A (en) * | 1997-04-06 | 2000-07-11 | Intel Corporation | Method of performing reliable updates in a symmetrically blocked nonvolatile memory having a bifurcated storage architecture |
US5983337A (en) * | 1997-06-12 | 1999-11-09 | Advanced Micro Devices, Inc. | Apparatus and method for patching an instruction by providing a substitute instruction or instructions from an external memory responsive to detecting an opcode of the instruction |
US6438664B1 (en) | 1999-10-27 | 2002-08-20 | Advanced Micro Devices, Inc. | Microcode patch device and method for patching microcode using match registers and patch routines |
DE10164415A1 (de) * | 2001-12-29 | 2003-07-17 | Philips Intellectual Property | Verfahren und Anordnung zur Programmierung und Verifizierung von EEPROM-Pages sowie ein entsprechendes Computerprogrammprodukt und ein entsprechendes computerlesbares Speichermedium |
JP5888030B2 (ja) | 2011-03-17 | 2016-03-16 | 株式会社リコー | トナー、並びに現像剤、画像形成装置、及びプロセスカートリッジ |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3318083A1 (de) * | 1983-05-18 | 1984-11-22 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung mit einem speicher und einer zugriffskontrolleinheit |
US4720812A (en) * | 1984-05-30 | 1988-01-19 | Racal-Milgo, Inc. | High speed program store with bootstrap |
US4713756A (en) * | 1985-02-28 | 1987-12-15 | Westinghouse Electric Corp. | Non-volatile memory device for a programmable controller |
US4791603A (en) * | 1986-07-18 | 1988-12-13 | Honeywell Inc. | Dynamically reconfigurable array logic |
US5055999A (en) * | 1987-12-22 | 1991-10-08 | Kendall Square Research Corporation | Multiprocessor digital data processing system |
US5222226A (en) * | 1988-03-18 | 1993-06-22 | Fujitsu Limited | Single-chip microprocessor having variable memory address mapping |
JPH0724029B2 (ja) * | 1988-04-13 | 1995-03-15 | 日本電気株式会社 | エミュレーション装置 |
JPH027298A (ja) * | 1988-06-24 | 1990-01-11 | Nec Corp | Prom内蔵デバイス |
JPH0812646B2 (ja) * | 1989-03-03 | 1996-02-07 | 三菱電機株式会社 | 半導体集積回路 |
-
1990
- 1990-07-13 JP JP2185627A patent/JPH0476681A/ja active Pending
-
1991
- 1991-04-10 US US07/683,222 patent/US5333292A/en not_active Expired - Fee Related
- 1991-04-25 DE DE4113590A patent/DE4113590C2/de not_active Expired - Fee Related
Non-Patent Citations (1)
Title |
---|
US-B.: "Microprocessor Applications Manual" Motorola Semiconductor Products Inc., 1975, S. 4/62-4/69 * |
Also Published As
Publication number | Publication date |
---|---|
US5333292A (en) | 1994-07-26 |
JPH0476681A (ja) | 1992-03-11 |
DE4113590C2 (de) | 1994-12-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3412676C2 (de) | ||
DE3902425C2 (de) | ||
DE60224774T2 (de) | Datenverarbeitungssystem mit Lese-, Änderungs- und Schreibeinheit | |
DE4328605A1 (de) | Halbleiterspeichereinrichtung | |
DE3106727A1 (de) | "verfahren und vorrichtung zum automatischen pruefen elektrischer und elektronischer schaltkreise" | |
DE19630746A1 (de) | Verfahren und Vorrichtung zum Testen einer Assoziativspeicherschaltung und einer Assoziativspeicherschaltung mit redundanter Funktion | |
DE1901806A1 (de) | Schaltungsanordnung zur Kompensation schadhafter Speicherzellen in Datenspeichern | |
DE4113590C2 (de) | Mikrocomputer | |
DE4213574C2 (de) | Halbleiterspeichereinrichtung und Betriebsverfahren dafür | |
DE3511683A1 (de) | Elektronisch programmierbarer rechner mit einem speicherpaket | |
DE2718551B2 (de) | ||
DE19951534A1 (de) | Integrierte Halbleiterschaltung | |
DE4117672A1 (de) | Verfahren und vorrichtung zur steuerung eines zwischen einer zentraleinheit und einem arbeitsspeicher angeordneten cache-speichers | |
DE2117581A1 (de) | Einrichtung zur Adressenprüfung und -modifizierung | |
DE2134816A1 (de) | Einrichtung zur adressenuebersetzung | |
DE2149200B2 (de) | Einrichtung zur Auswahl von im Verlauf einer Programmbearbeitung am häufigsten benotigten Daten | |
DE10337284A1 (de) | Integrierter Speicher mit einer Schaltung zum Funktionstest des integrierten Speichers sowie Verfahren zum Betrieb des integrierten Speichers | |
DE3121046C2 (de) | ||
DE1774607C3 (de) | Speicheranordnung mit einem informationszerstörend lesbaren Speicher | |
DE69735907T2 (de) | Verfahren zur Identifizierung eines Peripheriegerätes in einem Halbleitergerät | |
DE19525758C2 (de) | Reprogrammierbares Logik-Array | |
DE3916811C2 (de) | ||
DE4135031A1 (de) | Eingabe/ausgabeeinrichtungen | |
DE3149926A1 (de) | Programmierbare vergleichsschaltung | |
DE2004934A1 (de) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8320 | Willingness to grant licences declared (paragraph 23) | ||
8339 | Ceased/non-payment of the annual fee |