DE2349253A1 - Programmgesteuerte rechenanlage - Google Patents

Description

7593-73 Dr, G/bgr

RCA 65 348

USSN 293,680

Filed'October 2, 1972

RCA Corporation New York, N.Y., V.St.A.

Programmgesteuerte Rechenanlage

Die Erfindung bezieht sich auf eine Rechenanlage mit gespeichertem Programm und insbesondere auf die Bauart einer derartigen Rechenanlage. Die Erfindung ist insbesondere für die Anwendung bei "Mini-Mini"- oder "Mikro"-Rechenanlagen vorgesehen, die wirkungsvoller als die bestehenden elektronischen Rechner und weniger teuer als die bestehenden Mini-Rechenanlagen sind. Wirkungsvolle Techniken zur Herstellung von integrierten Bausteinen sind inzwischen soweit vorangeschnitten, daß Halbleiterspeicher mit direktem Zugriff mit einer großen Anzahl von Speicherplätzen auf einem einzigen integrierten Baustein (Chip) nunmehr verfügbar sind. Man möchte daher eine Rechenanlagen-Bauart anwenden, die für eine kleine zentrale Recheneinheit (Prozessor) eingerichtet ist, und auf einem oder zwei zusätzlichen Chips enthalten ist, so daß die Kosten für eine zentrale Recheneinheit soweit verringert werden können, daß ein derartiger Rechner zusätzlich zu kommerziellen Zwecken auch für alle Arten persönlicher, schulischer und freizeitlicher Anwendung

409815/0869

genutzt werden kann.

Die Aufgabe wird gemäß der Erfindung durch die im kennzeichnenden Teil des Anspruchs angegebenen Merkmale gelöst. Dabei ist eine Rechner-Bauart vorgesehen, bei der der Inhalt eines P-Registers dazu benutzt wird, einen Befehlszähler an irgendeinem Speicherplatz im Zwischenspeicher zu adressieren, und bei dem der Inhalt des Befehlszählers dazu benutzt wird, einen Befehl von irgendeinem Speicherplatz in einem Arbeitsspeicher abzurufen. Die Inhalte des P-Registers können mittels eines Befehles im Programm geändert werden, so daß der Zwischenspeicher jede gewünschte Zähl von Befehlszählern für entsprechend verschiedene Programm-Routinen enthalten kann.

Die Erfindung wird nachstehend anhand der Zeichnungen beispielsweise näher erläutert. Es zeigen:

Fig. 1 ein Blockschaltbild eines Rechenanlagen-Systems gemäß den Lehren der Erfindung,

Fig. 2 ein Schaltbild einer Teilschaltung des Schaltbildes nach Fig. 1 in vergrößerter Ansicht und

Fig. 3 eine Reihe von Signalformen, auf die bei der Beschreibung der Arbeitsweise des Systems nach Fig. 1 und 2 bezug genommen werden wird.

In Fig. 1 ist ein Computersystem mit einem Haupt- oder Arbeitsspeicher aus einer oder mehreren Speicherbänken Ml-Mn

409815/0869

gezeigt. Jede Arbeitsspeicherbank kann aus einem Halbleiter-Speicher mit direktem Zugriff (Randomspeicher) bestehen, der derart angeordnet ist, daß er von einem 8-Bit oder ein Byte-Datenübertragungsweg ein 8-Bit-Wort zur Speicherung erhält, und ein 8-Bit-Wort dem 8-Bit-Datenübertragungsweg B vom Speicher zuführt.

Der einzelne Wortspeicherplatz im Arbeitsspeicher, der zur Aufnahme oder Abgabe eines Wortes adressiert wird, wird durch eine 16-Bit-Adresse bestimmt, die über eine Leitung IQ von einem Register A zugeführt wird, das zwei 8-Bit- oder ein-Byte-Teile A und A besitzt. Das Register A erhält zwei-Byte-Worte, die aus einem Halbleiter-Zwischenspeicher R mit Speicherplätzen für sechzehn zwei-Byte-(16-Bit) Wörtern ausgelesen wird. Jede der sechszehn 16-Bit-Speicherplätze im Zwisc-henspeicher R kann vom Datenübertragungsweg B in zwei aufeinanderfolgenden 8-Bit-öbertragungen Information zur Speicherung erhalten, die über die Leitungen 14 und 16 den Teilen R₁ bzw. R_Q des Speichers R zugeführt werden. Weiterhin kann jeder der sechszehn Speicherplätze im Zwischenspeicher vom 16-Bit-Register A über ein 16-Bit-Inkrement-Register C Information zur Speicherung erhalten, wobei das Inkrement-Register C die Teile C₁ und C_Q hat, die über Leitungen 22 und 24 mit den Teilen R₁ und R des Speichers R verbunden sind.

Die einzelnen Speicherplätze der sechszehn Wortspeicherplätze im Zwischenspeicher R, der zum Auslesen oder zum Eingeben von Information adressiert wird, werden durch vier Adressenbits bestimmt, die dem Adressen-Decoder 11 des Zwischenspeichers R von einem der drei 4-Bit-Register X, P

409815/0869

und N über Leitungen 12 zugeführt werden. Das Register P wird zur Adressierung eines der sechszehn Wortspeicherplätze im Zwischenspeicher R benutzt, der hier als Befehlszähler verwendet wird. Die Inhalte der zwei 4-Bit-Register X und P können über Leitungen 26 einem 8-Bit-Zwischenregister τ übertragen werden, bevor sie dem 8-Bit-Datenübertragungsweg B über Leitungen 28 übertragen werden. Die Inhalte des 4-.BIt-Registers N können dem Datenübertragung.sweg über Leitungen 30 zugeführt werden.

Das Computersystem besitzt ein Befehlsregister mit einem 4-Bit-Teil I für einen Operationscode und mit einem 4-Bit-Teil N, das, wie zuvor beschrieben, eines der Register X, P und N ist und zum Adressieren des Zwischenspeichers R₁, R_Q benutzt wird. Der Inhalt des Operationscode-Registers I wird der allgemein mit dem Bezugszeichen 33 versehenen Takt- und Steuereinheit zugeführt, die den Datenfluß durch die in Fig. 1 gezeigten Datenübertragungswege steuert.

Es ist eine Arithmetik- oder Funktionseinheit F vorgesehen, die Additionen, Subtraktionen,"Und"-Funktionen und die "exklusiv ODER"-Funktionen eines 8-Bit-Operanden ausführen kann, der von dem Datenübertragungsweg B über Leitungen 34 und von einem 8-Bit-Akkumulator-Register D über Leitungen 36 zugeführt wird. Das Register D erhält die Ergebnisse der Funktionaleinheit F über die Leitungen 38 und kann die Ergebnisse dem Datenübertragungsweg B über Leitungen 4O weitergeben.

Fig. 2 zeigt den Mittelteil von Fig. 1 auszugsweise in vergrößertem Maßstab, bei dem Torschaltungen in den Datenwegen

4098 15/0869

angebracht sind, wobei die Torschaltungen von Steuersignalen bedient werden, die aus der Takt- und Steuereinheit 32 zugeführt werden» Jedes Torsignal in Fig. 2 stellt eine Vielzahl einzelner Torschaltungen dar, deren Anzahl gleich der Zahl der Datenleitungen dSb, die durch die steuernden Signale gesteuert werden, Fig. 3 zeigt die Zeitverhältnisse bestimmter Signale während eines Befehls-Abrufzyklusses und während eines Befehls-Ausführungszyklusses.

Die Arbeitsweise des Computersystems soll nun mit bezug auf die Fig. 1, 2 und 3 beschrieben werden. Das Computersystem wechselt zwischen einem Befehlsabrufzyklus und einem Befehlsausführungszyklus. Ein Befehl wird aus dem Arbeitsspeicher M in das Befehlsregisterteil I und N abgerufen. Der Befehlsabrufzyklus schließt die Verwendung eines 4-Bit-Inhaltes des P-Registers ein, um einen Befehlszähler-Speicherplatz im Zwischenspeicher.R zu adressieren. Dies wird dadurch bewirkt, daß die Torschaltungen 51 mit einem Signal R(P) von der Steuereinheit 32 gesteuert werden^ wie dies in Fig„ 3a dargestellt ist, um den Inhalt des Registers P dem Decoder 11 über die Leitungen 12 zuzuführen. Der Decoder erhält vier Bits vom Register P und greift einen entsprechenden Speicherplatz der sechszehn Speicherplätze im Zwischenspeicher R heraus. Der Inhalt des Zählers im adressierten Speicherplatz im Zwischenspeicher R wird an das Register A über die Torschaltung 52 ausgelesen* wobei diese Torschaltung 52 von dem in Fig. 3b dargestellten Signal R-A gesteuert wird. Der sechszehn Bitinhalt des Registers A wird dem Arbeitspeicher M über Leitungen 10 angelegt, um einen darin enthaltenen Befehlswort-Speicherplatz zu

409815/0869

adressieren. '

Während der Arbeitsspeicher M während des in Fig. 31 angezeigten Intervalls zugänglich geworden ist, wird die 16-Bit-Arbeitsspeicher-Adresse in Register A ebenfalls dem Register C über die Torschaltung 53 angelegt, die, wie Fig. 3d zeigt, durch das Signal A-C gesteuert wird. Die Arbeitsspeicheradresse wird dann im Register C durch das Signal INCR (Fig. 3d) geändert (erhöht oder erniedrigt}, so daß der Inhalt danach die Adresse des nächsten Befehls in einer Befehlsliste im Arbeitsspeicher M darstellt. Der veränderte Inhalt von Register C wird dann über eine gesteuerte Torschaltung 54 geleitet und durch die Signale Set R₁ und R (vergl. die Fig. 3f und 3g) im Register R an dem Platz gespeichert, der noch vom Inhalt des Registers P adressiert war. Dieses Weiterzählen des Inhalts des adressierten Befehlsspeicherplatzes im Zwischenspeicher bedeutete daß der Speicherplatz als "Befehlszähler" wirkt.

Mitäerweile ist der zuvor im Arbeitsspeicher M adressierte Befehl vom Speicher auf den Datenübertragungsweg B ausgelesen worden. Danach werden vier Bit des Befehles vom Datenübertragurtgsweg B dem Befehlsregister-Operationscode— Teil I über die Torschaltung 55 zugeführt, die durch das Signal B-I (Fig. 3.1) gesteuert wird. Zur gleichen Zeit werden die vier anderen Bits des Befehls vom Datenübertragungsweg B dem Befehlsregisterteil N über die Torschaltung 56 zugeführt, die durch das Signal B-N (Fig. 3j) gesteuert wird. Nunmehr ist ein Befehl vom Arbeitsspeicher M abgerufen und auf das Befehlsregister IN übertragen worden.

409815/0869

Der Computer tritt dann in einem Befehlsausführungszyklus ein, bei dem der Befehls-Operationscode im Register I in der Takt- und Steuereinheit 32 decodiert wird. Die Einheit 32 erzeugt dann Signale, die den Informationsfluß in den Datenübertragungswegen steuern. Beispielsweise kann der Operationscode im Register I die Steuereinheit 32 veranlassen, ein Steuersignal N-B (Fig. 3k) der Torschaltung zuzuführen, ,wodurch der Inhalt des Befehlsregisterteils N auf den Datenübertragungsweg B übertragen wird. Danach geht von der Steuereinheit 32 ein Steuersignal B-P (Fig; 3m) an die Torschaltung 58, so daE der Inhalt des Registers N von dem Datenüberträgungsweg B auf das Register F übertragen wird. In diesem Beispiel handelt es sich um einen Befehl, der den Inhalt des Registers P· ändert, so daß damit ein neuer Befehlszähler im Zwischenspeicher R geschaffen wird. Der neue Zähler kann an jedem Speicherplatz des Speichers R sein. .

Es folgt nun eine Befehlsliste, die bereits in einem vorhandenen und betriebenen Computer benutzt wurde. Der mit Il bezeichnete Befehl bedeutet, daß die Ziffernstelle im Register I einen Wert 1 besitzt und 12 bedeutet, daß die Ziffernstelle im I einen Wert 2 besitzt und so weiter. R(N) wird dazu benutzt, das R-Register zu bezeichnen, das durch die im N-Register enthaltenen vier Bits spezifiziert ist. M(R(N)) bezeichnet einen ein-Byte-(8-Bit)-Speicherplatz, der durch den Inhalt von R(N) adressiert wird:
Il - R(N)+1*R (N)

Die. 16 Bits in R-Register, die durch die laufende Ziffernstelle in N spezifiziert sind, wird weitergezählt.

409815/0869

- R(N)-I^R(N) Die 16 Bits von R(N) werden um 1 erniedrigt.

14- M(R(N) )*I), R(N)H-IfR(N) Das durch R(N) adressierte M-Byte wird aus M ausgelesen und nach D gebracht. R(N) wird um 1 erhöht.

- D^M(R(N)) Das Byte in D wird dem von R(N) adressierten M-Byte-Platz eingegeben.

- R0(N)*D Das geringst signifikante Byte von R(N) wird nach D gebracht.

- R1(N)-»D Das höchst signifikante Byte von R(N) wird nach D gebracht.

IA - D»R0(N) Das Byte in D ersetzt das geringst signifikante Byte von R(N). " - -

IB - D»R1(N) Das Byte in D ersetzt das höchst signifikante Byte von R(N).

IC - D0»R00(N) Die geringst signifikanten 4-Bits (Ziffernstellen) in D ersetzen die geringst signifikante Ziffernstelle von

R(N). ID - N*P

Die 4 Bit-Ziffernstelle in N wird nach P gebracht.

Dies ändert den laufenden Befehlszähler und legt

eine Verzweigung fest. IE - N#X

Die .4-Bit-Ziffer in N wird nach X gebracht.

4 0-9 8 1 5/0.869

IF - Die durch die Ziffernstelle in N spezifizierte Lauffunktion:
N0 - M(R(X))*D
Nl - M(R(X)) "ODER" D-D
N2 - M(R(X)) "DND" D-D
N3 - M(R(X)) "EXKLUSIVES ODER" D-D N4 - M(R(X)) +D*D (BIN.ADD, danach übertragen"^>BF) N5 - M(R(X)) -D*D (BIN.SUBT., danach übertragen+DF) N6 - verschiebe D nach rechts 1 Bit (LSB-DF)

Es sei angemerkt, daß ein Kennzeichen-Bit (DF) vorgesehen ist. Dieses Kennzeichen kann durch den folgenden Verzweigungsbefehl getestet werden. - Bedingte Verzweigung

N spezifiziert die zu testende Bedingung N0 - unbedingte Verzweigung

Nl - Byte in D nicht alle Null

N2 - Byte in D alle Null

N3 - D Kennzeichen (DF) gleich 1

N4 - äußeres Byte-Kennzeichen gesetzt N5 - äußeres Programm-Kennzeichen gesetzt N6 - äußeres Fehler-Kennzeichen gesetzt N7 - äußeres Direkt-Kennzeichen gesetzt

Die letzte-n vier Tests betreffen die äußere Schnittstelle. Wenn die durch N spezifizierte Bedingung vorhanden ist, wird, der dem I3-Befehl folgende M-Byte von M ausgelesen und es ersetzt das geringst signifikante Byte von R(P). Dies ermöglicht die Direktverzweigung innerhalb einer 256-Byte Miniplatte (mini-page). Wenn die spezifizierte Testbedingung nicht vorhanden ist, wird das auf 13 folgende M-Byte übersprungen und der nächste Befehl innerhalb der Befehls-

409815/0869

folge wird abgerufen. 10, 16 und 17 betrifft die externe Steuerung.

In der zuvor angegebenen Auflistung von Befehlen ist zu ersehen, daß der vier Bit-Inhalt des Teiles N vom Befehlsregister 2um Register P übertragen wird, wenn die vier Bits im Teil I des Befehlsregisters den Wert 13 hexadecimal D) haben. Dies ändert den Befehlszähler und bewirkt eine Abzweigung auf eine andere Befehlsiolge, die im Arbeitsspeicher M gespeichert ist. Der nachfolgend abgefragte Befehl wird an. einem Platz im Arbeitsspeicher M sein, mit der Adresse, die im Zwischenspeicher R an einem Platz gespeichert ist, die die Adresse hat, die jetzt im Register P vorhanden ist.

Es ist deutlich geworden, daß jeder Speicherplatz im Zwischenspeicher als Befehlszähler benutzt werden kann. Der Platz, der als Befehlszähler benutzt wird, wird durch die gerade im Register P vorhandene Adresse bestimmt. Die Adresse im Register P kann zu beliebiger Zeit durch das Programm geändert werden, nämlich durch einen Befehl, der bewirkt, daß ein neuer Wert in das Register P eingesetzt wird. Der Rechner kann auf diese Weise veranlaßt werden, innerhalb einer Anzahl von Routinen von einer zu einer anderen überzuspringen. Eine unterbrochene Routine wird an dem Punkt später wieder aufgenommen, an dem sie unterbrochen würde.

40 98 15/0869

Claims (1)

1. Patentanspruch

   Programmgesteuerte Rechenanlage mit einem System, das einen Arbeitsspeicher,

   einen Zwischenspeicher mit Speicherplätzen für Arbeitsspeicheradressen und Operanden,

   ein P-Register zum Aufnehmen der Adresse irgendeines Speicherplatzes im Zwischenspeicher, der gerade als Befehlszähler benutzt wird,

   ein Befehlsregister mit einem Teil I für einen Operationscode und einen Teil N für die Adresse irgendeines Speicherplatzes im Zwischenspeicher, und

   Einrichtungen enthält, um einen Befehlsabrufzyklus auszuführen, wobei Einrichtungen vorhanden sind, die den Inhalt des P-Registers dazu benutzen, den gerade verwendeten Befehlszählerplatz im Zwischenspeicher zu adressieren dadurch gekennzeichnet, daß die Einrichtungen zur Durchführung eines Befehlsabrufzyklusses weitere Einrichtungen enthält, die den Befehlszählerplatz dazu verwenden, den Arbeitsspeicher (M) zu adressieren und einen Befehl vom Arbeitsspeicher (M) auf das Befehlsregister zu übertragen, sowie Einrichtungen zum Abändern des Inhalts des Befehlszählerplatzes aufweist, und daß weiterhin Einrichtungen zur Durchführung eines Befehlsausübungszyklusses vorgesehen sind, die Einrichtungen umfassen, um den Inhalt des I-Teiles des Befehlsregisters zu dekodieren, so daß eine übertragung des Inhaltes vom

   409815/0869

   7349253

   N-Teil des Befehlsregisters auf das P-Register ausgeführt wird.

   409815/0869

   Lee rs ei te