DE19848241A1 - Einrichtung und Verfahren zur Adressengleichheitsermittlung und Übertragungssteuersystem - Google Patents

Description

Die Erfindung bezieht sich auf eine Adressengleichheit- Ermittlungseinrichtung, die in ein Übertragungssteuersystem wie ein Übergabesystem oder ein Steuerbereichnetzwerk eingegliedert werden kann, in dem jedes Übertragungsendgerät Datenpakete mit unterschiedlichen Adressen empfangen kann, um zu ermitteln, ob der in einem Datenpaket enthaltene Adressencode verfügbar ist, sowie auf ein Übertragungssteuersystem, welches eine solche Adressengleichheit-Ermittlungseinrichtung enthält. Ferner be­ zieht sich die Erfindung auf ein Verfahren für die Ermittlung, ob der in einem Datenpaket enthaltene Adressencode verfügbar ist.

Fig. 31 ist ein Blockschaltbild, das den Aufbau eines Übertra­ gungssteuersystems nach dem Stand der Technik zeigt. Das Über­ tragungssteuersystem enthält eine hochintegrierte Übertragungs­ steuerschaltung 1 für die Ermittlung, ob die Adresse in einem daran angelegten Datenpaket mit verfügbaren Adressen von Daten­ paketen übereinstimmt, deren Übertragung zugelassen ist, eine Zentraleinheit (CPU) 2 zum Steuern der Übertragungssteuerschal­ tung 1 und einen Speicher 3 zum Speichern des zu übertragenden Datenpaketes und der verfügbaren Adressen von Datenpaketen, de­ ren Übertragung zugelassen ist.

In Fig. 32 ist ein Blockschaltbild dargestellt, welches ausführ­ lich den Aufbau der Übertragungssteuerschaltung 1 nach Fig. 31 zeigt. Die Übertragungssteuerschaltung 1 enthält einen Empfangs­ adressenspeicher 4 zur vorübergehenden Zwischenspeicherung des Adressencodes in einem Datenpaket, eine Anzahl von Vergleichs­ adressenspeichern 5 zum Speichern von verfügbaren Adressen für den Vergleich mit der in dem Empfangsadressenspeicher 4 gespei­ cherten Adresse, eine Anzahl von logischen Schaltungen 9 für den jeweiligen Vergleich der in dem Empfangsadressenspeicher 4 ge­ speicherten Adresse mit einer der in einem der Vergleichsadres­ senspeicher 5 gespeicherten verfügbaren Adressen und ein ODER- Glied 13, welches ein Adressengleichheitssignal abgibt, wenn ir­ gendeine der Vielzahl von logischen Schaltungen 9 eine Adressen­ übereinstimmung erfaßt.

Wenn im Betrieb die Übertragungssteuerschaltung 1 ein Datenpaket empfängt, greift sie aus dem Datenpaket einen Adressencode her­ aus und speichert den Adressencode in den Empfangsadressenspei­ cher 4 ein. Andererseits sind in der Vielzahl von Vergleichs­ adressenspeichern 5 im voraus die Adressen von Datenpaketen ge­ speichert, deren Übertragung zugelassen ist. In einem Übertra­ gungssystem, in dem 2048 mögliche Adressen vorliegen, von denen jede ein über die Übertragungsleitung zu sendendes Datenpaket hat, werden dann, wenn nur 256 verschiedene Adressen von diesem verfügbar sind, 256 Vergleichsadressenspeicher und 256 logische Schaltungen benötigt.

Wenn in dem Empfangsadressenspeicher 4 der empfangene Adressen­ code zwischengespeichert ist, wird von jeder der Vielzahl von logischen Schaltungen 9 die gespeicherte Adresse mit einer der verfügbaren Adressen verglichen und dann bestimmt, ob die ge­ speicherte Adresse mit der verfügbaren Adresse übereinstimmt. Wenn irgendeine der Vielzahl von logischen Schaltungen 9 eine Adressenübereinstimmung erfaßt, gibt das ODER-Glied 13 an die Zentraleinheit 2 ein Adressengleichheitssignal ab. Andernfalls gibt das ODER-Glied 13 kein Adressengleichheitssignal ab. Wenn die Zentraleinheit 2 aus dem ODER-Glied 13 der Übertragungssteu­ erschaltung 1 das Adressengleichheitssignal empfängt, gibt die Zentraleinheit an der Übertragungssteuerschaltung 1 die Weiter­ gabe des Datenpaketes zu einer anderen Übertragungseinrichtung frei. Wenn dagegen das ODER-Glied 13 kein Adressengleichheits­ signal abgibt, wird von der Zentraleinheit 2 die Weitergabe des Datenpaketes gesperrt.

Fig. 33 ist ein Ablaufdiagramm, das einen Adressenvergleichspro­ zeß veranschaulicht, der vollständig durch die Zentraleinheit 2 gemäß einem festgelegten Programm ausgeführt wird. Mit einer Er­ höhung der Anzahl von verfügbaren Adressen, die mit der in dem Empfangsadressenspeicher 4 zwischengespeicherten Adresse zu ver­ gleichen sind, wird (gemäß der in Fig. 34 dargestellten Pro­ grammliste) das Ausmaß des Adressenvergleichsprozesses größer, was an der Zentraleinheit 2 durch den Adressenvergleichsprozeß eine stärkere Belastung ergibt, welche andere Prozesse wie den Empfang von Datenpaketen stört. Die Anzahl von verfügbaren Adressen, die mit der gespeicherten Adresse zu vergleichen sind, muß mit einem großen Spielraum eingeschränkt werden.

Ein Problem bei dem dermaßen gestalteten Übertragungssteuersy­ stem nach dem Stand der Technik besteht darin, daß Vergleichs­ adressenspeicher und logische Schaltungen in einer erforderli­ chen Anzahl vorgesehen werden müssen, welche der Anzahl von ver­ fügbaren Adressen entspricht, und daher dann, wenn die Anzahl verfügbarer Adressen verhältnismäßig groß ist, von denen jeweils eine ein jeweiliges Datenpaket haben kann, die Ausmaße der Über­ tragungssteuerschaltung 1 erhöht sind und die Kosten der Über­ tragungssteuerschaltung ansteigen.

Ein zweites Problem besteht darin, daß bei der Erfordernis, die Anzahl verfügbarer Adressen zu ändern, die Übertragungssteuer­ schaltung 1 dieser Erfordernis nicht genügen kann und daher kei­ ne andere Möglichkeit besteht als die Auslegung der Übertra­ gungssteuerschaltung 1 zu ändern.

Ein anderes Problem besteht darin, daß die Arbeitsbelastung der Zentraleinheit 2 durch den Adressenvergleichsprozeß proportional zu einem Anstieg der Anzahl verfügbarer Adressen größer wird, welche mit der in dem Empfangsadressenspeicher zwischengespei­ cherten Adresse zu vergleichen sind, und daher die Geschwindig­ keit übermäßig verringert ist, mit der die Zentraleinheit den Adressenvergleichsprozeß ausführen kann.

Zur Lösung der vorstehend genannten Probleme liegt der Erfindung die Aufgabe zugrunde, eine Adressengleichheit-Ermittlungs­ einrichtung, die selbst dann, wenn die Anzahl verfügbarer Adres­ sen verhältnismäßig groß ist, von denen irgendeine ein jeweili­ ges Datenpaket haben kann, dessen Übertragung ermöglicht ist, den Adressenvergleichsprozeß mit hoher Geschwindigkeit ausführen kann, und ein Übertragungssteuersystem mit einer solchen Adres­ sengleichheit-Ermittlungseinrichtung sowie ein Verfahren zu schaffen, welches für das Ausführen des Adressenvergleichspro­ zesses mit hoher Geschwindigkeit geeignet ist.

Die Aufgabe wird erfindungsgemäß mit einer Adressengleichheit- Ermittlungseinrichtung, einem Übertragungssteuersystem oder ei­ nem Ermittlungsverfahren gemäß einem der Patentansprüche gelöst.

Die Erfindung wird nachstehend unter Bezugnahme auf die Zeich­ nung anhand von Ausführungsbeispielen näher erläutert.

Fig. 1 ist ein Blockschaltbild, das den Aufbau einer Adres­ sengleichheit-Ermittlungseinrichtung gemäß einem ersten Ausfüh­ rungsbeispiel der Erfindung zeigt.

Fig. 2 ist eine Darstellung einer Adressenfiltertabelle, die in einem Adressenfilterspeicher nach Fig. 1 gespeichert ist.

Fig. 3 ist eine Darstellung des Konzeptes der erfindungsgemäßen Adressengleichheitsermittlung.

Fig. 4 ist ein Ablaufdiagramm, das ein Verfahren für die Ermitt­ lung, ob ein zwischengespeicherter Adressencode verfügbar ist oder nicht, gemäß dem ersten Ausführungsbeispiel der Erfindung veranschaulicht.

Fig. 5 ist ein Blockschaltbild, das den Aufbau eines Übertra­ gungssteuersystems gemäß einem zweiten Ausführungsbeispiel der Erfindung zeigt.

Fig. 6 ist ein Ablaufdiagramm, das die Funktion des Übertra­ gungssteuersystems gemäß dem zweiten Ausführungsbeispiel der Er­ findung veranschaulicht.

Fig. 7 stellt ein Programmprotokoll als Beispiel für das von ei­ ner (nicht dargestellten) Zentraleinheit ausgeführte Ausstat­ tungsprogramm zum Ausführen des in Fig. 6 dargestellten Prozes­ ses dar.

Fig. 8 ist ein Blockschaltbild, das den Aufbau eines Übertra­ gungssteuersystems gemäß einem dritten Ausführungsbeispiel der Erfindung zeigt.

Fig. 9 ist ein Ablaufdiagramm, das die Funktion des Übertra­ gungssteuersystems gemäß dem dritten Ausführungsbeispiel der Er­ findung veranschaulicht.

Fig. 10 stellt ein Programmprotokoll dar, welches ein Beispiel für das von einer Zentraleinheit des Systems ausgeführte Aus­ stattungsprogramm für den in Fig. 9 dargestellten Prozeß veran­ schaulicht.

Fig. 11 ist ein Blockschaltbild, das den Aufbau eines Übertra­ gungssteuersystems gemäß einem vierten Ausführungsbeispiel der Erfindung zeigt.

Fig. 12 ist ein Ablaufdiagramm, das die Funktion des Übertra­ gungssteuersystems gemäß dem vierten Ausführungsbeispiel der Er­ findung veranschaulicht.

Fig. 13 stellt ein Programmprotokoll dar, das ein Beispiel für das von einer Zentraleinheit des Systems ausgeführte Ausstat­ tungsprogramm für den in Fig. 12 dargestellten Prozeß veran­ schaulicht.

Fig. 14 ist ein Blockschaltbild, das den Aufbau eines Übertra­ gungssteuersystems gemäß einem fünften Ausführungsbeispiel der Erfindung zeigt.

Fig. 15 ist ein Ablaufdiagramm, das die Funktion des Übertra­ gungssteuersystems gemäß dem fünften Ausführungsbeispiel der Er­ findung veranschaulicht.

Fig. 16 stellt ein Programmprotokoll dar, das ein Beispiel für das von einer Zentraleinheit des Systems ausgeführte Ausstat­ tungsprogramm für den in Fig. 15 dargestellten Prozeß veran­ schaulicht.

Fig. 17 ist ein Blockschaltbild, das den Aufbau eines Übertra­ gungssteuersystems gemäß einem sechsten Ausführungsbeispiel der Erfindung zeigt.

Fig. 18 ist ein Ablaufdiagramm, das die Funktion des Übertra­ gungssteuersystems gemäß dem sechsten Ausführungsbeispiel der Erfindung veranschaulicht.

Fig. 19 stellt ein Programmprotokoll dar, das ein Beispiel für das von einer Zentraleinheit des Systems ausgeführte Ausstat­ tungsprogramm für den in Fig. 18 dargestellten Prozeß veran­ schaulicht.

Fig. 20 ist ein Blockschaltbild, das den Aufbau eines Übertra­ gungssteuersystems gemäß einem siebenten Ausführungsbeispiel der Erfindung zeigt.

Fig. 21 ist ein Ablaufdiagramm, das die Funktion des Übertra­ gungssteuersystems gemäß dem siebenten Ausführungsbeispiel der Erfindung veranschaulicht.

Fig. 22 stellt ein Programmprotokoll dar, das ein Beispiel für das von einer Zentraleinheit des Systems ausgeführte Ausstat­ tungsprogramm für den in Fig. 21 dargestellten Prozeß veran­ schaulicht.

Fig. 23 ist ein Blockschaltbild, das den Aufbau eines Übertra­ gungssteuersystems gemäß einem achten Ausführungsbeispiel der Erfindung zeigt.

Fig. 24 ist ein Ablaufdiagramm, das die Funktion des Übertra­ gungssteuersystems gemäß dem achten Ausführungsbeispiel der Er­ findung veranschaulicht.

Fig. 25 stellt ein Programmprotokoll dar, das ein Beispiel für das von einer Zentraleinheit des Systems ausgeführte Ausstat­ tungsprogramm für den in Fig. 24 dargestellten Prozeß veran­ schaulicht.

Fig. 26 ist ein Blockschaltbild, das den Aufbau eines Übertra­ gungssteuersystems gemäß einem neunten Ausführungsbeispiel der Erfindung zeigt.

Fig. 27 ist ein Ablaufdiagramm, das die Funktion des Übertra­ gungssteuersystems gemäß dem neunten Ausführungsbeispiel der Er­ findung veranschaulicht.

Fig. 28 stellt ein Programmprotokoll dar, das ein Beispiel für das von einer Zentraleinheit des Systems ausgeführte Ausstat­ tungsprogramm für den in Fig. 27 dargestellten Prozeß veran­ schaulicht.

Fig. 29 ist ein Ablaufdiagramm, das die Funktion eines Übertra­ gungssteuersystems gemäß einer Abwandlungsform der Erfindung veranschaulicht.

Fig. 30 stellt ein Programmprotokoll dar, das ein Beispiel für das von einer Zentraleinheit des Systems ausgeführte Ausstat­ tungsprogramm für den in Fig. 29 dargestellten Prozeß veran­ schaulicht.

Fig. 31 ist ein Blockschaltbild, das den Aufbau eines Übertra­ gungssteuersystems nach dem Stand der Technik zeigt.

Fig. 32 ist ein Blockschaltbild, das den Aufbau einer Übertra­ gungssteuerschaltung des Übertragungssteuersystems nach Fig. 31 nach dem Stand der Technik zeigt.

Fig. 33 ist ein Ablaufdiagramm, das die Funktion einer Zen­ traleinheit veranschaulicht, die einen Adressenvergleichsprozeß gemäß einem Ausstattungsprogramm ausführt.

Fig. 34 stellt ein Programmprotokoll dar, das ein Beispiel für das durch die Zentraleinheit ausgeführte Ausstattungsprogramm für den in Fig. 33 dargestellten Prozeß veranschaulicht.

In Fig. 1 ist ein Blockschaltbild dargestellt, welches den Auf­ bau einer Adressengleichheit-Ermittlungseinrichtung gemäß einem ersten Ausführungsbeispiel der Erfindung zeigt.

Die Adressengleichheit-Ermittlungseinrichtung enthält einen Emp­ fangsadressenspeicher 21, der den Adressencode in einem Datenpa­ ket speichert, welches für eine Übertragungseinrichtung über ei­ ne Übertragungsleitung bestimmt ist, und der dann aus dem ge­ speicherten Adressencode acht werthöhere Bits A10 bis A3 hoher Ordnung sowie die restlichen drei wertniedrigen Bits A2 bis A0 niedriger Ordnung herausgreift. Bei dieser Beschreibung ist an­ genommen, daß der Adressencode eine Länge von elf Bits hat, aber nicht hierauf eingeschränkt ist, und die Adresse daher irgendei­ nen von 2048 möglichen Werten haben kann. Die Adressengleich­ heit-Ermittlungseinrichtung enthält ferner einen Adressenfilter­ speicher 22, in dem eine Adressenfiltertabelle in Form einer Ma­ trix aus 256 Zeilen und 8 Spalten mit (256 × 8) Elementen gemäß Fig. 2 gespeichert ist, von denen jedes ein 1-Bit-Datenwert zur Adressengleichheitsbestimmung für die Anzeige ist, ob ein ent­ sprechender Adressencode verfügbar ist oder nicht, und jedes durch ein Paar aus einem ersten Index, der aus den acht Bits A10 bis A3 hoher Ordnung des entsprechenden Adressencodes gebildet ist, und einem zweiten Index bezeichnet ist, der aus den restli­ chen Bits A2 bis A0 niedriger Ordnung des entsprechenden Adres­ sencodes gebildet ist. Bei dem ersten Ausführungsbeispiel gibt der erste Index die Matrixzeile an, in der das Element liegt, und der zweite Index gibt die Matrixspalte an, in der das Ele­ ment liegt. Gemäß Fig. 2 hat der erste Index einen Bereich von sedezimal 00H bis FFH und der zweite Index einen Bereich von sedezimal 0H bis 7H. Nimmt man an, daß die Richtungen, in der die Zeilen und die Spalten der Matrix verlaufen, jeweils die Richtungen der y-Achse und der x-Achse sind, so kann angesetzt werden, daß der erste Index die y-Koordinate des Elementes an­ gibt und der zweite Index die x-Koordinate des Elementes angibt. Nachstehend wird die Folge der acht Bits A10 bis A3 hoher Ord­ nung des gespeicherten Adressencodes als y-Koordinate Ym der ge­ speicherten Adresse bezeichnet und die Folge der drei Bits A2 bis A0 niedriger Ordnung des gespeicherten Adressencodes wird als x-Koordinate Xn der gespeicherten Adresse bezeichnet.

Im Ansprechen auf die Folge der acht Bits A10 bis A3 hoher Ord­ nung des gespeicherten Adressencodes aus dem Empfangsadressen­ speicher 21 gibt der Adressenfilterspeicher 22 eine Reihe von acht verschiedenen 1-Bit-Datenwerten D0 bis D7 zur Adres­ sengleichheitsbestimmung ab, von denen jeder anzeigt, ob ein entsprechender Adressencode verfügbar ist oder nicht, welcher durch die Folge der acht Bits A10 bis A3 hoher Ordnung des ge­ speicherten Adressencodes festgesetzt ist. Die Adressengleich­ heit-Ermittlungseinrichtung enthält ferner einen Multiplexer 23, der die acht 1-Bit-Datenwerte D0 bis D7 aufnimmt, aufgrund der wertniedrigsten drei Bits A2 bis A0 aus dem Empfangsadressen­ speicher 21 im wesentlichen die gespeicherte Adresse des Daten­ paketes erkennt, dann die Reihe der acht 1-Bit-Datenwerte D0 bis D7 nach einen 1-Bit-Datenwert zur Adressengleichheitsbestimmung durchsucht, welcher der erkannten Adresse entspricht, und danach bestimmt, ob der entsprechende 1-Bit-Datenwert anzeigt, daß die erkannte Adresse verfügbar ist oder nicht. Falls der entspre­ chende 1-Bit-Datenwert anzeigt, daß die erkannte Adresse verfüg­ bar ist, gibt der Multiplexer 23 ein Adressenübereinstimmungs­ signal ab.

Fig. 4 ist ein Ablaufdiagramm, welches ein Verfahren für die Er­ mittlung, ob ein zwischengespeicherter Adressencode verfügbar ist oder nicht, gemäß dem ersten Ausführungsbeispiel der Erfin­ dung veranschaulicht. Wenn der Adressencode, der in einem Daten­ paket enthalten ist, welches über eine Übertragungsleitung für eine Übertragungseinrichtung bestimmt ist, in dem Empfangsadres­ senspeicher 21 vorübergehend gespeichert ist, werden von diesem in einem Schritt ST11 die acht werthöheren Bits A10 bis A3 und die restlichen wertniedrigen drei Bits A2 bis A0 aus dem ge­ speicherten Adressencode herausgegriffen. Der Empfangsadressen­ speicher 21 gibt daraufhin an den Adressenfilterspeicher 22 die Reihe der acht Bits A10 bis A3 hoher Ordnung, nämlich die y- Koordinate Ym der gespeicherten Adresse und an den Multiplexer 23 die Reihe der drei Bits A2 bis A0 niedriger Ordnung, nämlich die x-Koordinate Xn der gespeicherten Adresse ab.

Wenn dann in einem Schritt ST12 aus dem Empfangsadressenspeicher 21 der Adressenfilterspeicher 22 die werthöheren acht Bits A10 bis A3 der gespeicherten Adresse aufnimmt, gibt dieser Speicher eine Reihe von acht 1-Bit-Datenwerten D0 bis D7 ab, die jeweils anzeigen, ob eine entsprechende Adresse verfügbar ist oder nicht, welche durch die werthöheren acht Bits A10 bis A3 be­ stimmt ist. Wenn beispielsweise die Reihe der acht Bits A10 bis A3 hoher Ordnung der gespeicherten Adresse sedezimal 00H ist, gibt der Adressenfilterspeicher 22 als Reihe von acht 1-Bit- Datenwerten D0 bis D7 zur Adressengleichheitsbestimmung einen digitalen 8-Bit-Wert 00001000 gemäß der untersten Zeile der in Fig. 2 dargestellten Matrix ab. Wenn ein 1-Bit-Datenwert für die Adressengleichheitsbestimmung "1" ist, zeigt dies an, daß eine entsprechende Adresse verfügbar ist. Wenn ein 1-Bit-Datenwert für die Adressengleichheitsbestimmung "0" ist, zeigt dies an, daß eine entsprechende Adresse nicht verfügbar ist. Das in Fig. 2 dargestellte Beispiel für die Matrix zeigt, daß einige Adres­ sen sedezimal 004H, sedezimal 010H und so weiter verfügbar sind.

Wenn der Multiplexer 23 aus dem Adressenfilterspeicher 22 die acht verschiedenen 1-Bit-Datenwerte D0 bis D7 für die Adres­ sengleichheitsbestimmung aufnimmt, erkennt der Multiplexer in einem Schritt ST13 im wesentlichen die gespeicherte Adresse des Datenpaketes aufgrund der wertniedrigen drei Bits A2 bis A0 der gespeicherten Adresse aus dem Empfangsadressenspeicher 21 mit deren x- und y-Koordinate (Xn, Ym) gemäß der Darstellung in Fig. 3. Im weiteren durchsucht der Multiplexer 23 die Reihe der acht 1-Bit-Datenwerte D0 bis D7 für die Adressengleichheitsbestimmung nach einem 1-Bit-Datenwert, welcher dem Satz aus der x- Koordinate Xn und der y-Koordinate Ym entspricht, und bestimmt dann in einem Schritt ST14, ob der entsprechende 1-Bit-Datenwert anzeigt, daß die erkannte Adresse verfügbar ist oder nicht. Nur dann, wenn der entsprechende 1-Bit-Datenwert anzeigt, daß die erkannte Adresse verfügbar ist, gibt der Multiplexer 23 in einem schritt ST15 ein Adressenübereinstimmungssignal ab.

Wenn beispielsweise die Reihe der acht Bits A10 bis A3 hoher Ordnung der gespeicherten Adresse sedezimal 00H ist und der Adressenfilterspeicher 22 als Reihe der acht verschiedenen 1- Bit-Datenwerte D0 bis D7 für die Adressengleichheitsbestimmung einen digitalen 8-Bit-Wert 00001000 abgibt, gibt dann, wenn die Reihe der drei Bits A2 bis A0 sedezimal 4H ist, der Multiplexer 23 zur Anzeige der Verfügbarkeit der gespeicherten Adresse des Datenpaketes das Adressenübereinstimmungssignal ab, weil der der sedezimalen x-Koordinate 4H entsprechende 1-Bit-Datenwert D4 für die Adressengleichheitsbestimmung "1" ist. Andernfalls, nämlich dann, wenn die Reihe der wertniedrigen drei Bits A2 bis A0 der gespeicherten Adresse von sedezimal 4H verschieden ist, gibt der Multiplexer 23 kein Adressenübereinstimmungssignal ab, weil der der sedezimalen x-Koordinate 4H entsprechende 1-Bit-Datenwert für die Adressengleichheitsbestimmung "0" ist.

Gemäß der vorangehenden Erläuterung kann der Multiplexer 23 in Zusammenwirkung mit dem Adressenfilterspeicher 22 bestimmen, ob ein 1-Bit-Datenwert für die Adressengleichheitsbestimmung, der ein Element der in dem Adressenfilterspeicher 22 gespeicherten Matrix ist und der durch die Reihe der werthöheren acht Bits A10 bis A3 sowie die Reihe der wertniedrigen drei Bits A2 bis A0 der in dem Empfangsadressenspeicher 21 gespeicherten Adresse be­ zeichnet ist, die Anzeige ergibt, daß die gespeicherte Adresse verfügbar ist, und der Multiplexer 23 gibt nur dann ein Adres­ senübereinstimmungssignal ab, wenn der festgestellte 1-Bit- Datenwert für die Adressengleichheitsbestimmung anzeigt, daß die gespeicherte Adresse verfügbar ist. Daher kann ohne Verwendung einer Vielzahl von Adressenzwischenspeichern und einer Vielzahl von logischen Schaltungen, die bei einer Vielzahl von Datenpake­ ten erforderlich sind, welche übertragen werden können, durch die Adressengleichheit-Ermittlungseinrichtung gemäß dem ersten Ausführungsbeispiel bestimmt werden, ob eine gespeicherte Adres­ se verfügbar ist oder nicht. Somit kann das Ausmaß der Schal­ tungsanordnung selbst dann verringert werden, wenn eine Vielzahl von für die Übertragung zugelassenen Datenpaketen vorliegt. Dar­ über hinaus kann mit der Adressengleichheit-Ermittlungs­ einrichtung gemäß dem ersten Ausführungsbeispiel der Adres­ sengleichheit-Bestimmungsprozeß mit hoher Geschwindigkeit ausge­ führt werden, da allein durch einen einzigen Prozeß zum Suchen nach einem der gespeicherten Adresse entsprechenden 1-Bit- Datenwert für die Adressengleichheitsbestimmung festgestellt werden kann, ob die gespeicherte Adresse verfügbar ist oder nicht.

Als nächstes ist in Fig. 5 ein Blockschaltbild dargestellt, wel­ ches den Aufbau eines Übertragungssteuersystems gemäß einem zweiten Ausführungsbeispiel der Erfindung zeigt. In Fig. 5 sind mit den gleichen Bezugszeichen wie in Fig. 1 die gleichen Kompo­ nenten wie bei dem ersten Ausführungsbeispiel bezeichnet und es ist daher nachstehend die Beschreibung dieser Komponenten wegge­ lassen. Das Übertragungssteuersystem enthält eine hochintegrier­ te Übertragungssteuerschaltung 31, in die eine Übertragungspro­ tokoll-Steuereinheit 32, eine Adressengleichheit- Ermittlungseinrichtung 35 und eine Vielzahl von Empfangspuffern 34 integriert sind. Die Übertragungsprotokoll-Steuereinheit 32 kann ein Datenpaket, welches für eine andere Übertragungssteuer­ schaltung oder dergleichen bestimmt ist, an einen der Empfangs­ puffer 34 sowie auch einen Adressencode in dem Datenpaket an den Empfangsadressenspeicher 21 der Adressengleichheit- Ermittlungseinrichtung 35 abgeben. Die Adressengleichheit- Ermittlungseinrichtung 35 enthält einen Ausgabepuffer 33 für das vorübergehende Speichern von Informationen, die anzeigen, daß daran ein Adressenübereinstimmungssignal angelegt wurde, welches dem Adressencode entspricht, der in dem Empfangsadressenspeicher 21 gespeichert ist. Wenn eine (nicht dargestellte) Zentralein­ heit den Inhalt des Ausgabepuffers 33 der Adressengleichheit Ermittlungseinrichtung 35 ausliest, kann der Empfangspuffer das Datenpaket, welches durch die Übertragungsprotokoll Steuereinheit 32 in diesen übertragen wurde, entsprechend den Weisungen aus der Zentraleinheit zu einer anderen Übertragungs­ schaltung oder dergleichen weitergeben.

In Fig. 6 ist ein Ablaufdiagramm dargestellt, das die Funktion des Übertragungssteuersystems gemäß dem zweiten Ausführungsbei­ spiel der Erfindung veranschaulicht. Wenn die Übertragungsproto­ koll-Steuereinheit 32 einen Adressencode in einem Datenpaket, das für eine andere Übertragungssteuerschaltung oder dergleichen bestimmt ist, zu dem Empfangsadressenspeicher 21 der Adres­ sengleichheit-Ermittlungseinrichtung 35 sowie auch das Datenpa­ ket zu dem Empfangspuffer 34 überträgt, werden von der Adres­ sengleichheit-Ermittlungseinrichtung 35 mittels des Empfangs­ adressenspeichers 21 die acht Bits A10 bis A3 hoher Ordnung und die restlichen drei Bits A2 bis A0 niedriger Ordnung aus dem ge­ speicherten Adressencode herausgegriffen und es wird dadurch, daß wie bei der Adressengleichheit-Ermittlungseinrichtung gemäß dem ersten Ausführungsbeispiel des Adressenfilterspeichers 22 und des Multiplexers 23 festgestellt wird, ob ein durch die x- und y-Koordinaten (Xn, Ym) der gespeicherten Adresse festgeleg­ ter 1-Bit-Datenwert für die Adressengleichheitsbestimmung "1" ist oder nicht, ermittelt, ob der gespeicherte Adressencode des Datenpaketes verfügbar ist oder nicht. Der Multiplexer 23 gibt an den Ausgabepuffer 33 das Adressenübereinstimmungssignal nur dann ab, wenn der gespeicherte Adressencode des Datenpaketes verfügbar ist. In dem Ablaufdiagramm in Fig. 6 ist die durch die Adressengleichheit-Ermittlungseinrichtung 35 ausgeführte Ermitt­ lungsprozedur weggelassen, da diese in Fig. 4 dargestellt ist.

Von der nicht dargestellten Zentraleinheit wird in einem Schritt ST21 der Inhalt des Ausgabepuffers 33 ausgelesen und dann in Schritten ST22 und ST23 das in einem der Vielzahl von Empfangs­ puffern 34 gespeicherte Datenpaket zu einer anderen Übertra­ gungssteuerschaltung oder dergleichen weitergegeben, falls der Inhalt anzeigt, daß von dem Multiplexer 23 ein dem gespeicherten Adressencode entsprechendes Adressenübereinstimmungssignal abge­ geben wurde. Andernfalls, nämlich dann, wenn in dem Ausgabepuf­ fer 33 nicht die Information gespeichert ist, die anzeigt, daß von dem Multiplexer 23 ein Adressenübereinstimmungssignal abge­ geben wurde, wird von der Zentraleinheit an der Übertragungs­ steuerschaltung 31 die Aufgabe des in einem Empfangspuffer 34 gespeicherten Datenpaketes ohne Weitergabe des Datenpaketes ge­ fordert.

Als nächstes ist in Fig. 7 ein Programmprotokoll dargestellt, welches ein Beispiel für das von der Zentraleinheit ausgeführte Ausstattungsprogramm zum Durchführen des in Fig. 6 dargestellten Weitergabeprozesses veranschaulicht. Wie aus Fig. 7 zu ersehen ist, ist der von der Zentraleinheit ausgeführte Weitergabeprozeß im Vergleich zu dem in Fig. 33 und 34 dargestellten herkömmli­ chen Weitergabeprozeß außerordentlich vereinfacht. Dementspre­ chend kann die Belastung der Zentraleinheit durch den Weiterga­ beprozeß verringert werden.

Gemäß der vorangehenden Erläuterung kann die hochintegrierte Übertragungssteuerschaltung 31 gemäß dem zweiten Ausführungsbei­ spiel nach einem 1-Bit-Datenwert zur Adressengleichheitsbestim­ mung suchen, der ein Element der in dem Adressenfilterspeicher 22 gespeicherten Matrix ist und der durch die Bits A10 bis A3 hoher Ordnung sowie die Bits A2 bis A0 niedriger Ordnung be­ stimmt ist, welche aus einem in dem Empfangsadressenspeicher 21 zwischengespeicherten Adressencode herausgegriffen sind, und mittels der Adressengleichheit-Ermittlungseinrichtung 35 fest­ stellen, ob der 1-Bit-Datenwert für die Adressengleichheitser­ mittlung anzeigt, daß die gespeicherte Adresse verfügbar ist. Daher kann von der Übertragungssteuerschaltung 31 gemäß dem zweiten Ausführungsbeispiel ohne Verwendung einer Vielzahl von Adressenspeichern und einer Vielzahl von logischen Schaltungen, die bei einer Vielzahl von für die Weitergabe zugelassenen Da­ tenpaketen erforderlich sind, die Feststellung getroffen werden, ob die gespeicherte Adresse verfügbar ist oder nicht. Somit kann das Ausmaß der Schaltungsanordnung selbst dann verringert wer­ den, wenn eine Vielzahl von Datenpaketen vorliegt, welche wei­ tergegeben werden können. Darüber hinaus kann von der Übertra­ gungssteuerschaltung 31 gemäß dem zweiten Ausführungsbeispiel der Prozeß zum Ermitteln der Adressenübereinstimmung mit hoher Geschwindigkeit ausgeführt werden, da durch nur einen einzigen Prozeß zum Suchen eines der gespeicherten Adresse entsprechenden 1-Bit-Datenwertes für die Bestimmung der Adressengleichheit festgestellt werden kann, ob eine gespeicherte Adresse verfügbar ist oder nicht.

Da außerdem in der hochintegrierten Übertragungssteuerschaltung 31 die Übertragungsprotokoll-Steuereinheit 32, die Adres­ sengleichheit-Ermittlungseinrichtung 35 und die Vielzahl der Empfangspuffer 34 integriert sind, kann der Aufbau des Übertra­ gungssteuersystems vereinfacht werden.

In Fig. 8 ist ein Blockschaltbild dargestellt, das den Aufbau eines Übertragungssteuersystems gemäß einem dritten Ausführungs­ beispiel der Erfindung zeigt. In Fig. 8 bezeichnen die gleichen Bezugszeichen wie in Fig. 5 die gleichen Komponenten wie bei dem zweiten Ausführungsbeispiel und es ist daher nachstehend die Be­ schreibung dieser Komponenten weggelassen. Das Übertragungssteu­ ersystem gemäß dem dritten Ausführungsbeispiel enthält ferner zusätzlich zu einer hochintegrierten Übertragungssteuerschaltung 311 einen Speicher 42 und eine Zentraleinheit 43. Die Übertra­ gungssteuerschaltung 311 gemäß dem dritten Ausführungsbeispiel enthält nicht einen Adressenfilterspeicher 22 gemäß Fig. 5, son­ dern statt dessen ein Register 41 zum Speichern der acht werthö­ heren Bits A10 bis A3, nämlich der y-Koordinate Ym eines Adres­ sencodes, der durch den Empfangsadressenspeicher 21 herausge­ griffen wurde, und ein Register 45 zum Speichern einer Reihe von acht 1-Bit-Datenwerten D0 bis D7 zur Adressengleichheitsbestim­ mung. Sowohl der Speicher 42 als auch die Zentraleinheit 43 sind mit der Übertragungssteuerschaltung 311 über einen Datenbus 44 verbunden. Der Speicher 42 speichert wie der Adressenfilterspei­ cher 22 gemäß dem ersten Ausführungsbeispiel eine Adressenfil­ tertabelle in Form einer Matrix aus 256 Zeilen und 8 Spalten mit (256 × 8) Elementen gemäß Fig. 2, von denen jedes ein 1-Bit- Datenwert zur Adressengleichheitsbestimmung ist, der anzeigt, ob ein entsprechender Adressencode verfügbar ist oder nicht. Der Speicher 42 speichert ferner ein Empfangssteuerprogramm ein­ schließlich der Adressenfiltertabelle, welches das Steuern der Übertragungssteuerschaltung 311 durch die Zentraleinheit 43 er­ möglicht.

Die Fig. 9 ist ein Ablaufdiagramm, das die Funktion des Übertra­ gungssteuersystems gemäß dem dritten Ausführungsbeispiel veran­ schaulicht. In Fig. 10 ist ein Programmprotokoll dargestellt, das ein Beispiel für das von der Zentraleinheit 43 ausgeführte Ausstattungsprogramm für den in Fig. 9 dargestellten Prozeß zur Adressengleichheitsermittlung veranschaulicht. Im Betrieb wird von der Zentraleinheit 43 zuerst in einem Schritt ST31 aus dem Register 41 der Übertragungssteuerschaltung 311 die y-Koordinate Ym des in dem Empfangsadressenspeicher 21 zwischengespeicherten Adressencodes ausgelesen. Dann wird von der Zentraleinheit in einem Schritt ST32 die in dem Speicher 42 gespeicherte Matrix beziehungsweise Adressenfiltertabelle abgefragt und eine Reihe von acht 1-Bit-Datenwerten D0 bis D7 zur Adressengleichheitsbe­ stimmung abgerufen, von denen jeder anzeigt, ob ein entsprechen­ der Adressencode verfügbar ist oder nicht, welcher durch die Reihe der acht Bits A10 bis A3 hoher Ordnung, nämlich die y- Koordinate Ym des zwischengespeicherten Adressencodes bestimmt ist. Dann schreibt die Zentraleinheit 43 in einem Schritt ST33 die acht 1-Bit-Datenwerte D0 bis D7 für die Adressengleichheits­ bestimmung in das Register 45 der Übertragungssteuerschaltung 311 ein. Danach wird von dem Multiplexer 23 die Reihe der acht 1-Bit-Datenwerte D0 bis D7 für die Adressengleichheitsbestimmung nach einem 1-Bit-Datenwert durchsucht, welcher durch die x- Koordinate Xn der gespeicherten Adresse aus dem Empfangsadres­ senspeicher 21 bestimmt ist, und dann ermittelt, ob der bestimm­ te 1-Bit-Datenwert anzeigt, daß die gespeicherte Adresse verfüg­ bar ist. Nur dann, wenn der 1-Bit-Datenwert anzeigt, daß die ge­ speicherte Adresse verfügbar ist, gibt der Multiplexer 23 an den Ausgabepuffer 33 das Adressenübereinstimmungssignal ab.

Von der Zentraleinheit 43 wird in Schritten ST34 und ST35 der Inhalt des Ausgabepuffers 33 der Übertragungssteuerschaltung 311 ausgelesen und dann festgestellt, ob der Multiplexer 23 das der gespeicherten Adresse entsprechende Adressenübereinstimmungs­ signal abgegeben hat. Nur dann, wenn der Inhalt des Ausgabepuf­ fers 33 anzeigt, daß der Multiplexer 23 ein der gespeicherten Adresse entsprechendes Adressenübereinstimmungssignal abgegeben hat, läßt die Zentraleinheit 43 an dem Empfangspuffer 34 die Weitergabe des Datenpaketes aus der Übertragungsprotokoll- Steuereinheit 32 zu einer anderen Übertragungsschaltung oder dergleichen zu.

Das dritte Ausführungsbeispiel der Erfindung bietet die gleichen Vorteile wie das zweite Ausführungsbeispiel. Das dritte Ausfüh­ rungsbeispiel bietet ferner einen Vorteil dadurch, daß die Aus­ maße der Übertragungssteuerschaltung im Vergleich zu derjenigen des zweiten Ausführungsbeispiels verringert sind, weil kein Adressenfilterspeicher 22 für das Speichern der Adressenfilter­ tabelle erforderlich ist.

In Fig. 11 ist ein Blockschaltbild dargestellt, welches den Auf­ bau eines Übertragungssteuersystems gemäß einem vierten Ausfüh­ rungsbeispiel der Erfindung zeigt. Gleichermaßen wie das Über­ tragungssteuersystem gemäß dem dritten Ausführungsbeispiel ent­ hält das Übertragungssteuersystem gemäß dem vierten Ausführungs­ beispiel eine hochintegrierte Übertragungssteuerschaltung 312, eine Zentraleinheit 43 und einen Speicher 42. Das Übertragungs­ steuersystem gemäß dem vierten Ausführungsbeispiel unterscheidet sich jedoch von demjenigen gemäß dem dritten Ausführungsbeispiel dadurch, daß es nicht den Multiplexer 23, das Register 45 und den Ausgabepuffer 33 gemäß Fig. 8 enthält, sondern statt dessen einen Decodierer 51 zum Decodieren der x-Koordinate Xn des ge­ speicherten Adressencodes aus dem Empfangsadressenspeicher 21 zu einem decodierten 8-Bit-Datenwert für die x-Koordinate, von dem nur ein der x-Koordinate Xn entsprechendes Bit "1" ist, sowie ein Register 52 zum Speichern des decodierten 8-Bit-Datenwertes für die x-Koordinate. Falls beispielsweise die wertniedrigsten drei Bits der gespeicherten Adresse sedezimal 0H sind, wird von dem Decodierer 5i die sedezimale Zahl 0H zu binär 10000000 deco­ diert. Falls die wertniedrigsten drei Bits der gespeicherten Adresse sedezimal 7H sind, wird von dem Decodierer 51 die sede­ zimale Zahl 7H zu binär 00000001 decodiert.

Die Fig. 12 ist ein Ablaufdiagramm, das die Funktion des Über­ tragungssteuersystems gemäß dem vierten Ausführungsbeispiel ver­ anschaulicht. In Fig. 13 ist ein Programmprotokoll dargestellt, das ein Beispiel für das von der Zentraleinheit 43 ausgeführte Ausstattungsprogramm für den in Fig. 12 dargestellten Prozeß zur Adressengleichheitsermittlung veranschaulicht. Im Betrieb wird von der Zentraleinheit 43 zuerst in einem Schritt ST41 aus dem Register 41 der Übertragungssteuerschaltung 312 die y- Koordinate Ym eines durch den Empfangsadressenspeicher 21 her­ ausgegriffenen Adressencodes ausgelesen. Dann wird von der Zen­ traleinheit 43 in einem Schritt ST42 die in dem Speicher 42 ge­ speicherte Matrix beziehungsweise Adressenfiltertabelle abge­ fragt und eine Reihe von acht 1-Bit-Datenwerten D0 bis D7 zur Adressengleichheitsbestimmung aufgenommen, von denen jeder an­ zeigt, ob ein entsprechender Adressencode verfügbar ist oder nicht, welcher durch die Reihe der werthöheren acht Bits A10 bis A3, nämlich die y-Koordinate Ym des gespeicherten Adressencodes bestimmt ist.

Andererseits wird von dem Decodierer 51 der Übertragungssteuer­ schaltung 312 die x-Koordinate Xn des gespeicherten Adressen­ codes aus dem Empfangsadressenspeicher 21 zu einem decodierten 8-Bit-Datenwert für die x-Koordinate decodiert, dessen einziges der x-Koordinate Xn entsprechendes Bit "1" ist, und dann der de­ codierte 8-Bit-Datenwert für die x-Koordinate in das Register 52 eingeschrieben. Danach liest die Zentraleinheit 43 in einem Schritt ST43 aus dem Register 52 den decodierten 8-Bit- Datenwert für die x-Koordinate aus. Als nächstes wird von der Zentraleinheit 43 das logische Produkt aus der Reihe der acht 1- Bit-Datenwerte D0 bis D7 für die Adressengleichheitsbestimmung und dem decodierten 8-Bit-Datenwert für die x-Koordinate berech­ net und in einem Schritt ST44 festgestellt, ob das logische Pro­ dukt sedezimal 00H ist oder nicht. Wenn beispielsweise die acht Bits A10 bis A3 hoher Ordnung der gespeicherten Adresse sedezi­ mal 00H sind, gibt der Speicher 42 entsprechend den Anweisungen aus der Zentraleinheit als acht 1-Bit-Datenwerte D0 bis D7 für die Adressengleichheitsbestimmung einen digitalen 8-Bit-Wert 00001000 gemäß der untersten Zeile der in Fig. 2 dargestellten Matrix ab. Wenn die wertniedrigsten drei Bits A2 bis A0 der ge­ speicherten Adresse sedezimal 4H sind, erzeugt der Decodierer 51 einen digitalen 8-Bit-Wert 00001000. Da in diesem Fall das logi­ sche Produkt aus diesen digitalen 8-Bit-Werten aus dem Speicher 42 und dem Decodierer 51 sedezimal 10H ist, läßt die Zentralein­ heit 43 an der Übertragungssteuerschaltung 312 in einem Schritt ST45 die Weitergabe des Datenpaketes zu einer anderen Übertra­ gungssteuerschaltung oder dergleichen zu.

Das vierte Ausführungsbeispiel der Erfindung bietet die gleichen Vorteile wie das zweite Ausführungsbeispiel. Das vierte Ausfüh­ rungsbeispiel ergibt ferner einen Vorteil dadurch, daß die Aus­ maße der Übertragungssteuerschaltung im Vergleich zu derjenigen des dritten Ausführungsbeispiels verringert sind, weil kein Mul­ tiplexer 23 und so weiter benötigt wird.

In Fig. 14 ist ein Blockschaltbild dargestellt, das den Aufbau eines Übertragungssteuersystems gemäß einem fünften Ausführungs­ beispiel der Erfindung zeigt. Ähnlich wie das Übertragungssteu­ ersystem gemäß dem dritten Ausführungsbeispiel enthält das Über­ tragungssteuersystem gemäß dem fünften Ausführungsbeispiel eine hochintegrierte Übertragungssteuerschaltung 313, eine Zen­ traleinheit 43 und einen Speicher 42. Das Übertragungssteuersy­ stem gemäß dem fünften Ausführungsbeispiel unterscheidet sich jedoch von demjenigen gemäß dem vierten Ausführungsbeispiel da­ durch, daß es nicht den Decodierer 51 und das Register 52 gemäß Fig. 11 enthält, sondern statt dessen ein Register 54 zum Spei­ chern der x-Koordinate Xn des gespeicherten Adressencodes aus dem Empfangsadressenspeicher 21.

Fig. 15 ist ein Ablaufdiagramm, das die Funktion des Übertra­ gungssteuersystems gemäß dem fünften Ausführungsbeispiel veran­ schaulicht. In Fig. 16 ist ein Programmprotokoll dargestellt, das ein Beispiel für das von der Zentraleinheit 43 ausgeführte Ausstattungsprogramm für den in Fig. 15 dargestellten Prozeß zur Adressengleichheitsbestimmung veranschaulicht. Im Betrieb liest die Zentraleinheit 43 zuerst in einem Schritt ST41 aus dem Regi­ ster 41 der Übertragungssteuerschaltung 313 die y-Koordinate Ym eines durch den Empfangsadressenspeicher 21 herausgegriffenen Adressencodes aus. Dann wird von der Zentraleinheit 43 in einem Schritt ST42 die in dem Speicher 42 gespeicherte Matrix bezie­ hungsweise Adressenfiltertabelle abgefragt und eine Reihe von acht 1-Bit-Datenwerten D0 bis D7 für die Adressengleichheitsbe­ stimmung abgerufen, von denen jeder anzeigt, ob ein entsprechen­ der Adressencode verfügbar ist oder nicht, der durch die acht Bits A10 bis A3 hoher Ordnung, nämlich die y-Koordinate Ym des gespeicherten Adressencodes bestimmt ist. Dann liest die Zen­ traleinheit 43 in einem Schritt ST46 aus dem Register 54 der Übertragungssteuerschaltung 313 die x-Koordinate Xn der gespei­ cherten Adresse aus. Als nächstes wird von der Zentraleinheit 43 die x-Koordinate Xn des gespeicherten Adressencodes aus dem Re­ gister 54 zu einem decodierten 8-Bit-Datenwert für die x- Koordinate decodiert, dessen einziges, der x-Koordinate Xn ent­ sprechendes Bit "1" ist, und dann in einem Schritt ST44 das lo­ gische Produkt aus den acht 1-Bit-Datenwerten D0 bis D7 für die Adressengleichheitsbestimmung und dem decodierten 8-Bit- Datenwert für die x-Koordinate berechnet und ermittelt, ob das logische Produkt sedezimal 00H ist oder nicht. Falls das logi­ sche Produkt von sedezimal 00H verschieden ist, läßt die Zen­ traleinheit 43 in einem Schritt ST45 an der Übertragungssteuer­ schaltung 313 die Weitergabe des Datenpaketes zu einer anderen Übertragungssteuerschaltung oder dergleichen zu.

Das fünfte Ausführungsbeispiel der Erfindung bietet die gleichen Vorteile wie das zweite Ausführungsbeispiel. Ferner ergibt das fünfte Ausführungsbeispiel den Vorteil, daß die Ausmaße der Übertragungssteuerschaltung im Vergleich zu derjenigen bei dem vierten Ausführungsbeispiel verringert sind, weil der in Fig. 11 dargestellte Decodierer 51 nicht benötigt wird.

In Fig. 17 ist ein Blockschaltbild dargestellt, das den Aufbau eines Übertragungssteuersystems gemäß einem sechsten Ausfüh­ rungsbeispiel der Erfindung zeigt. Das Übertragungssteuersystem gemäß dem sechsten Ausführungsbeispiel enthält eine Adres­ sengleichheit-Ermittlungseinrichtung 63, die über einen Datenbus 44 mit einer Zentraleinheit 43 und einem Speicher 42 verbunden ist, sowie eine erste und eine zweite hochintegrierte Übertra­ gungssteuerschaltung 61 und 62, die über den Datenbus 44 mit der Zentraleinheit 43 und dem Speicher 42 verbunden sind. Die Über­ tragungssteuerschaltungen 61 und 62 können Datenpakete über den Speicher 42 zueinander übertragen. Das Übertragungssteuersystem gemäß dem sechsten Ausführungsbeispiel unterscheidet sich von demjenigen gemäß dem zweiten bis fünften Ausführungsbeispiel da­ durch, daß jede in dem System enthaltene Übertragungssteuer­ schaltung nicht ihre eigene Adressengleichheit-Ermittlungs­ einrichtung enthält, die aus mindestens einem Empfangsadressen­ speicher 21 besteht. Bei der Gestaltung eines Übergabesystems oder dergleichen verursacht das Einsetzen einer Adressengleich­ heit-Ermittlungseinrichtung in eine jede Übertragungssteuer­ schaltung eine unnötige Verdoppelung der Adressengleichheit- Ermittlungseinrichtung. Um diese unnötige Verdoppelung zu ver­ meiden, ist bei dem sechsten Ausführungsbeispiel nur eine einzi­ ge Adressengleichheit-Ermittlungseinrichtung 63 über den Daten­ bus 44 direkt mit der Zentraleinheit 43 verbunden, ohne daß in jede der Übertragungssteuerschaltungen 61 und 62 eine Adres­ sengleichheit-Ermittlungseinrichtung eingesetzt ist.

Der Aufbau der Adressengleichheit-Ermittlungseinrichtung 63 ist der gleiche wie derjenige der Adressengleichheit-Ermittlungs­ einrichtung 35 gemäß dem zweiten Ausführungsbeispiel. In dem Speicher 42 ist ein Empfangssteuerprogramm gespeichert, welches die Steuerung der Adressengleichheit-Ermittlungseinrichtung 63 durch die Zentraleinheit 43 ermöglicht.

Fig. 18 ist ein Ablaufdiagramm, das die Funktion des Übertra­ gungssteuersystems gemäß dem sechsten Ausführungsbeispiel veran­ schaulicht. In Fig. 19 ist ein Programmprotokoll dargestellt, das ein Beispiel für das von der Zentraleinheit 43 ausgeführte Ausstattungsprogramm für den in Fig. 18 dargestellten Prozeß zur Adressengleichheitsbestimmung veranschaulicht. Im Betrieb wird jedesmal dann, wenn die erste Übertragungssteuerschaltung 61 auf dem Datenbus 44 ein Datenpaket abgibt, welches für die zwei­ te Übertragungssteuerschaltung 62 bestimmt ist, wird von der Zentraleinheit 43 gemäß dem in dem Speicher 42 gespeicherten Empfangssteuerprogramm in einem Schritt ST51 der Adressencode in dem Datenpaket aufgenommen und dann in einem Schritt ST52 der Adressencode über den Datenbus 44 in den Empfangsadressenspei­ cher 21 der Adressengleichheit-Ermittlungseinrichtung 63 einge­ schrieben. Das Datenpaket wird in den Speicher 42 eingespei­ chert. Die Adressengleichheit-Ermittlungseinrichtung 63 bestimmt wie die Adressengleichheit-Ermittlungseinrichtungen gemäß dem ersten und dem zweiten Ausführungsbeispiel, ob die gespeicherte Adresse verfügbar ist oder nicht. Nach der Adressengleichheits­ bestimmung wird von der Zentraleinheit 43 in einem Schritt ST53 der Inhalt des Ausgabepuffers 33 der Adressengleichheit- Ermittlungseinrichtung 63 ausgelesen und danach in Schritten ST54 und ST55 dann, wenn der Inhalt anzeigt, daß von dem Multi­ plexer 23 das Adressenübereinstimmungssignal abgegeben wurde, das in dem Speicher 42 gespeicherte Datenpaket zu der zweiten Übertragungssteuerschaltung 62 weitergegeben. Andernfalls, näm­ lich dann, wenn in dem Ausgabepuffer 33 nicht die Information gespeichert ist, die anzeigt, daß von dem Multiplexer 23 das Adressenübereinstimmungssignal abgegeben wurde, wird von der Zentraleinheit 43 das in dem Speicher 42 gespeicherte Datenpaket aufgegeben, ohne daß der Weitergabeprozeß ausgeführt wird.

Aus der vorstehenden Beschreibung ist ersichtlich, daß bei der Gestaltung eines Übergabesystems oder dergleichen mittels des Übertragungssteuersystems gemäß dem sechsten Ausführungsbei­ spiel, bei dem eine einzige Adressengleichheit-Ermittlungs­ einrichtung direkt über einen Datenbus mit einer Zentraleinheit verbunden ist, ohne daß in eine jede Übertragungssteuerschaltung eine Adressengleichheit-Ermittlungseinrichtung eingesetzt ist, die unnötige Verdoppelung der Adressengleichheit-Ermittlungs­ einrichtung in dem System vermieden werden kann und die Ausmaße einer jeden hochintegrierten Übertragungssteuerschaltung verrin­ gert werden können.

Fig. 20 ist ein Blockschaltbild, das den Aufbau eines Übertra­ gungssteuersystems gemäß einem siebenten Ausführungsbeispiel der Erfindung zeigt. Gleichermaßen wie das vorangehend beschriebene Übertragungssteuersystem gemäß dem sechsten Ausführungsbeispiel enthält das Übertragungssteuersystem gemäß dem siebenten Ausfüh­ rungsbeispiel eine Adressengleichheit-Ermittlungseinrichtung 64, eine Zentraleinheit 43 und einen Speicher 42. Das Übertragungs­ steuersystem gemäß dem siebenten Ausführungsbeispiel unterschei­ det sich jedoch von demjenigen gemäß dem sechsten Ausführungs­ beispiel dadurch, daß die Adressengleichheit-Ermittlungs­ einrichtung 64 gemäß dem siebenten Ausführungsbeispiel nicht ei­ nen Adressenfilterspeicher 22 gemäß Fig. 17 enthält, sondern statt dessen ein Register 41 zum Speichern der acht Bits A10 bis A3 höherer Ordnung beziehungsweise der y-Koordinate Ym eines in dem Empfangsadressenspeicher 21 gespeicherten Adressencodes und ein Register 45 zum Speichern von acht 1-Bit-Datenwerten D0 bis D7 für die Adressengleichheitsbestimmung. Der Speicher 42 spei­ chert wie der Adressenfilterspeicher 22 gemäß dem sechsten Aus­ führungsbeispiel eine Adressenfiltertabelle in Form einer Matrix aus 256 Zeilen und 8 Spalten mit (256 × 8) Elementen gemäß Fig. 2, von denen jedes ein 1-Bit-Datenwert für die Adressen­ gleichheitsbestimmung ist, der anzeigt, ob ein entsprechender Adressencode verfügbar ist oder nicht. Ferner ist in dem Spei­ cher 42 ein Empfangssteuerprogramm gespeichert, das die Steue­ rung der Adressengleichheit-Ermittlungseinrichtung 64 durch die Zentraleinheit 43 ermöglicht.

In Fig. 21 ist ein Ablaufdiagramm dargestellt, das die Funktion des Übertragungssteuersystems gemäß dem siebenten Ausführungs­ beispiel veranschaulicht. Fig. 22 ist ein Programmprotokoll, das ein Beispiel für das durch die Zentraleinheit 43 ausgeführte Ausstattungsprogramm für den in Fig. 20 dargestellten Prozeß zur Adressengleichheitsbestimmung veranschaulicht. Im Betrieb wird jedesmal dann, wenn die erste Übertragungssteuerschaltung 61 an den Datenbus 44 ein für die zweite Übertragungssteuerschaltung 62 bestimmtes Datenpaket abgibt, von der Zentraleinheit 43 gemäß dem in dem Speicher 42 gespeicherten Empfangssteuerprogramm in einem Schritt ST61 der Adressencode in dem Datenpaket aufgenom­ men und dann in einem Schritt ST62 der Adressencode über den Da­ tenbus 44 in den Empfangsadressenspeicher 21 der Adressengleich­ heit-Ermittlungseinrichtung 64 eingeschrieben. Das Datenpaket wird in den Speicher 42 eingespeichert. Als nächstes liest die Zentraleinheit 43 in einem Schritt ST63 aus dem Register 41 der Adressengleichheit-Ermittlungseinrichtung 64 die y-Koordinate Ym des in dem Empfangsadressenspeicher 21 zwischengespeicherten Adressencodes aus. Dann wird von der Zentraleinheit 43 in einem Schritt ST64 die in dem Speicher 42 gespeicherte Matrix bezie­ hungsweise Adressenfiltertabelle abgefragt und eine Reihe von acht 1-Bit-Datenwerten D0 bis D7 zur Adressengleichheitsbestim­ mung abgerufen, von denen jeder anzeigt, ob ein entsprechender Adressencode verfügbar ist oder nicht, welcher durch die werthö­ heren acht Bits A10 bis A3, nämlich die y-Koordinate Ym des ge­ speicherten Adressencodes bestimmt ist. Dann schreibt die Zen­ traleinheit 43 in einem Schritt ST65 die acht 1-Bit-Datenwerte D0 bis D7 zur Adressengleichheitsbestimmung in das Register 45 der Adressengleichheit-Ermittlungseinrichtung 64 ein. Danach wird von dem Multiplexer 23 die Reihe der acht 1-Bit-Datenwerte D0 bis D7 für die Adressengleichheitsbestimmung nach einem 1- Bit-Datenwert durchsucht, der durch die x-Koordinate Xn der ge­ speicherten Adresse aus dem Empfangsadressenspeicher 21 bestimmt ist, und dann festgestellt, ob der bestimmte 1-Bit-Datenwert an­ zeigt, daß die gespeicherte Adresse verfügbar ist. Nur dann, wenn der 1-Bit-Datenwert anzeigt, daß die gespeicherte Adresse verfügbar ist, gibt der Multiplexer 23 an den Ausgabepuffer 33 ein Adressenübereinstimmungssignal ab.

Danach wird von der Zentraleinheit 43 in Schritten ST66 und ST67 der Inhalt des Ausgabepuffers 33 der Adressengleichheit- Ermittlungseinrichtung 64 ausgelesen und dann ermittelt, ob der Multiplexer 23 das der gespeicherten Adresse entsprechende Adressenübereinstimmungssignal abgegeben hat. Falls der Multi­ plexer 23 das Adressenübereinstimmungssignal abgegeben hat, wird von der Zentraleinheit 43 das in dem Speicher 42 gespeicherte Datenpaket zu der zweiten Übertragungssteuerschaltung 62 weiter­ gegeben.

Das siebente Ausführungsbeispiel der Erfindung bietet die glei­ chen Vorteile wie das sechste Ausführungsbeispiel. Das siebente Ausführungsbeispiel ergibt ferner einen Vorteil dadurch, daß die Ausmaße der Adressengleichheit-Ermittlungseinrichtung im Ver­ gleich zu derjenigen bei dem sechsten Ausführungsbeispiel ver­ ringert werden können, weil der Adressenfilterspeicher 22 für das Speichern der Adressenfiltertabelle nicht benötigt wird.

In Fig. 23 ist ein Blockschaltbild dargestellt, das den Aufbau eines Übertragungssteuersystems gemäß einem achten Ausführungs­ beispiel der Erfindung zeigt. Wie das vorangehend beschriebene Übertragungssteuersystem gemäß dem siebenten Ausführungsbeispiel weist das Übertragungssteuersystem gemäß dem achten Ausführungs­ beispiel eine Adressengleichheit-Ermittlungseinrichtung 65, eine Zentraleinheit 43 und einen Speicher 42 auf. Das Übertragungs­ steuersystem gemäß dem achten Ausführungsbeispiel unterscheidet sich jedoch von demjenigen gemäß dem siebenten Ausführungsbei­ spiel dadurch, daß die Adressengleichheit-Ermittlungseinrichtung 65 nicht den Multiplexer 23, das Register 45 und den Ausgabepuf­ fer 33 gemäß Fig. 20 enthält, sondern statt dessen einen Deco­ dierer 51 zum Decodieren der x-Koordinate Xn eines in den Emp­ fangsadressenspeicher 21 eingespeicherten Adressencodes zu einem decodierten 8-Bit-Datenwert für die x-Koordinate, dessen einzi­ ges, der x-Koordinate Xn entsprechendes Bit "1" ist, und ein Re­ gister 52 zum Speichern des decodierten 8-Bit-Datenwertes für die x-Koordinate.

Fig. 24 ist ein Ablaufdiagramm, das die Funktion des Übertra­ gungssteuersystems gemäß dem achten Ausführungsbeispiel veran­ schaulicht. Fig. 25 ist ein Programmprotokoll, das ein Beispiel für das durch die Zentraleinheit 43 ausgeführte Ausstattungspro­ gramm für den in Fig. 24 dargestellten Prozeß zur Adressen­ gleichheitsbestimmung. Im Betrieb wird jedesmal dann, wenn die erste Übertragungssteuerschaltung 61 an den Datenbus 44 ein Da­ tenpaket anlegt, welches für die zweite Übertragungssteuerschal­ tung 62 bestimmt ist, von der Zentraleinheit 43 gemäß einem in dem Speicher 42 gespeicherten Empfangssteuerprogramm in einem Schritt ST71 der Adressencode in dem Datenpaket aufgenommen und dann in einem Schritt ST72 der Adressencode in den Empfangs­ adressenspeicher 21 der Adressengleichheit-Ermittlungs­ einrichtung 65 eingeschrieben. Als nächstes liest die Zentral­ einheit 43 in einem Schritt ST73 die y-Koordinate Ym des in dem Empfangsadressenspeicher 21 gespeicherten Adressencodes aus dem Register 41 der Adressengleichheit-Ermittlungseinrichtung 65 aus. Dann wird von der Zentraleinheit 43 in einem Schritt ST74 die in dem Speicher 42 gespeicherte Matrix beziehungsweise Adressenfiltertabelle abgefragt und eine Reihe von acht 1-Bit- Datenwerten D0 bis D7 zur Adressengleichheitsbestimmung abgeru­ fen, von denen jeder anzeigt, ob ein entsprechender Adressencode verfügbar ist oder nicht, der durch die acht Bits A10 bis A3 ho­ her Ordnung, nämlich die y-Koordinate Ym des gespeicherten Adressencodes bestimmt ist. Dann schreitet die Zentraleinheit 43 zu einem Schritt ST75 weiter, bei dem die Zentraleinheit den de­ codierten 8-Bit-Datenwert für die x-Koordinate aus dem Register 52 der Adressengleichheit-Ermittlungseinrichtung 65 ausliest. Als nächstes berechnet die Zentraleinheit 43 in einem Schritt ST76 das logische Produkt aus den acht 1-Bit-Datenwerten D0 bis D7 für die Adressengleichheitsbestimmung und dem decodierten 8- Bit-Datenwert für die x-Koordinate und bestimmt, ob das logische Produkt sedezimal 00H ist oder nicht. Falls das logische Produkt von sedezimal 00H verschieden ist, wird von der Zentraleinheit 43 in einem Schritt ST77 das in dem Speicher 42 gespeicherte Da­ tenpaket zu der zweiten Übertragungssteuerschaltung 62 weiterge­ geben.

Das achte Ausführungsbeispiel der Erfindung bietet die gleichen Vorteile wie das sechste Ausführungsbeispiel. Ferner ergibt das achte Ausführungsbeispiel einen Vorteil dadurch, daß die Ausmaße der Adressengleichheit-Ermittlungseinrichtung im Vergleich zu derjenigen gemäß dem siebenten Ausführungsbeispiel verringert werden können, weil der Multiplexer 23 und so weiter nicht benö­ tigt wird.

Fig. 26 ist ein Blockschaltbild, das den Aufbau eines Übertra­ gungssteuersystems gemäß einem neunten Ausführungsbeispiel der Erfindung zeigt. Ähnlich wie das Übertragungssteuersystem gemäß dem achten Ausführungsbeispiel weist das Übertragungssteuersy­ stem gemäß dem neunten Ausführungsbeispiel eine Adressengleich­ heit-Ermittlungseinrichtung 66, eine Zentraleinheit 43 und einen Speicher 42 auf. Das Übertragungssteuersystem gemäß dem neunten Ausführungsbeispiel unterscheidet sich jedoch von demjenigen ge­ mäß dem achten Ausführungsbeispiel dadurch, daß die Adressen­ gleichheit-Ermittlungseinrichtung 66 nicht den Decodierer 51 und das Register 52 gemäß Fig. 23 enthält, sondern statt dessen ein Register 54 zum Speichern der x-Koordinate Xn eines in den Emp­ fangsadressenspeicher 21 eingespeicherten Adressencodes.

Fig. 27 ist ein Ablaufdiagramm, das die Funktion des Übertra­ gungssteuersystems gemäß dem neunten Ausführungsbeispiel veran­ schaulicht. Fig. 28 ist ein Programmprotokoll, das ein Beispiel für das von der Zentraleinheit 43 ausgeführte Ausstattungspro­ gramm für den in Fig. 27 dargestellten Prozeß zur Adressen­ gleichheitsbestimmung veranschaulicht. Im Betrieb wird jedesmal dann, wenn die erste Übertragungssteuerschaltung 61 an den Da­ tenbus 44 ein Datenpaket abgibt, das für die zweite Übertra­ gungssteuerschaltung 62 bestimmt ist, von der Zentraleinheit 43 gemäß einem in dem Speicher 42 gespeicherten Empfangssteuerpro­ gramm in einem Schritt ST71 der Adressencode in dem Datenpaket aufgenommen und dann in einem Schritt ST72 der Adressencode in den Empfangsadressenspeicher 21 der Adressengleichheit- Ermittlungseinrichtung 66 eingeschrieben. Das Datenpaket wird in den Speicher 42 eingespeichert. Die Zentraleinheit 43 liest in einem Schritt ST73 aus dem Register 41 der Adressengleichheit- Ermittlungseinrichtung 66 die y-Koordinate Ym des in dem Emp­ fangsadressenspeicher 21 gespeicherten Adressencodes aus. Als nächstes wird von der Zentraleinheit 43 in einem Schritt ST74 die in dem Speicher 42 gespeicherte Matrix beziehungsweise Adressenfiltertabelle abgefragt und eine Reihe von acht 1-Bit- Datenwerten D0 bis D7 zur Adressengleichheitsbestimmung abgeru­ fen, von denen jeder anzeigt, ob ein entsprechender Adressencode verfügbar ist oder nicht, der durch die acht Bits A10 bis A3 ho­ her Ordnung, nämlich die y-Koordinate Ym des gespeicherten Adressencodes bezeichnet ist. Dann liest die Zentraleinheit 43 in einem Schritt ST78 aus dem Register 54 der Adressengleich­ heit-Ermittlungseinrichtung 66 die x-Koordinate Xn aus. Als nächstes schreitet die Zentraleinheit 43 zu einem Schritt ST79 weiter, bei dem die Zentraleinheit die x-Koordinate Xn des ge­ speicherten Adressencodes aus dem Register 54 zu einem decodier­ ten 8-Bit-Datenwert decodiert, dessen einziges, der x-Koordinate Xn entsprechendes Bit "1" ist. Dann wird von der Zentraleinheit 43 in einem Schritt ST76 das logische Produkt aus den acht 1- Bit-Datenwerten D0 bis D7 für die Adressengleichheitsbestimmung und dem decodierten 8-Bit-Datenwert für die x-Koordinate berech­ net und festgestellt, ob das logische Produkt sedezimal 00H ist oder nicht. Falls das logische Produkt von sedezimal 00H ver­ schieden ist, gibt die Zentraleinheit 43 in einem Schritt ST77 das in dem Speicher 42 gespeicherte Datenpaket an die zweite Übertragungssteuerschaltung 62 weiter.

Das neunte Ausführungsbeispiel der Erfindung bietet die gleichen Vorteile wie das sechste Ausführungsbeispiel. Ferner ergibt das neunte Ausführungsbeispiel einen Vorteil dadurch, daß die Ausma­ ße der Adressengleichheit-Ermittlungseinrichtung im Vergleich zu derjenigen gemäß dem achten Ausführungsbeispiel verringert wer­ den können, weil der in Fig. 23 dargestellte Decodierer 51 nicht benötigt wird.

Hinsichtlich der vorangehend beschriebenen Ausführungsbeispiele können zahlreiche Abwandlungen vorgenommen werden. Es ist insbe­ sondere ersichtlich, daß an den in Fig. 1 dargestellten Adres­ senfilterspeicher 22 anstelle der y-Koordinate Ym eines gespei­ cherten Adressencodes die x-Koordinate Xn des gespeicherten Codes angelegt werden kann. In diesem Fall wird aus der in dem Adressenfilterspeicher 22 gespeicherten Adressenfiltertabelle eine Spalte mit mehreren 1-Bit-Datenwerten für die Adres­ sengleichheitsbestimmung abgerufen und an den Multiplexer 23 an­ gelegt, um zu ermitteln, ob einer der mehreren abgerufenen 1-Bit-Datenwerte für die Adressengleichheitsbestimmung, der durch die y-Koordinate Ym der gespeicherten Adresse festgelegt ist, die Anzeige ergibt, daß die gespeicherte Adresse verfügbar ist. Aus der vorangehenden Beschreibung ist ferner ersichtlich, daß der in Fig. 11 dargestellte Decodierer 51 anstelle der x- Koordinate Xn der gespeicherten Adresse die y-Koordinate Ym der gespeicherten Adresse decodieren kann, um aus der in dem Adres­ senfilterspeicher 22 gespeicherten Adressenfiltertabelle eine Spalte mit mehreren 1-Bit-Datenwerten für die Adressengleich­ heitsbestimmung abzurufen. Bei den vorangehend genannten Abwand­ lungsformen ist es vorteilhaft, die Länge der y-Koordinate Ym auf beispielsweise 3 Bit zu verringern. In diesem Fall hat dann, wenn der gespeicherte Adressencode eine Länge von 11 Bit hat, die x-Koordinate Xn eine Länge von 8 Bit.

Es ist ferner ersichtlich, daß die Zentraleinheit 43 den ganzen Prozeß zur Adressengleichheitsbestimmung gemäß der Darstellung in Fig. 29 ausführen kann, wenn der zeitabstand zwischen den Übertragungen von Datenpaketen verhältnismäßig lang ist. In die­ sem Fall ist in dem Speicher 42 zusätzlich zu der Adressenfil­ tertabelle eine x-Koordinaten-Tabelle gespeichert. Die x-Koor­ dinaten-Tabelle enthält eine Vielzahl von 8-Bit-Adressendaten für die x-Koordinate, welche in 1 : 1-Übereinstimmung mit acht möglichen sedezimalen Werten sind, von denen die x-Koordinate Xn eines gespeicherten Adressencodes irgendeinen haben kann. Wie bei dem durch den Decodierer 51 der Adressengleichheit- Ermittlungseinrichtung gemäß dem achten Ausführungsbeispiel de­ codierten 8-Bit-Datenwert für die x-Koordinate ist nur ein Bit eines jeden einem entsprechenden sedezimalen Wert zugeordneten 8-Bit-Adressendatenwertes für die x-Koordinate "1". Gemäß der Darstellung in Fig. 29 werden von der Zentraleinheit 43 in Schritten ST81 und ST82 die wertniedrigsten drei Bits der ge­ speicherten Adresse ausgelesen und die x-Koordinatendaten Xn der gespeicherten Adresse erzeugt. Dann fragt die Zentraleinheit in einem Schritt ST83 die x-Koordinatentabelle ab und erzeugt einen 8-Bit-Adressendatenwert für die x-Koordinate, dessen einziges, der x-Koordinate Xn entsprechendes Bit "1" ist. Danach schreitet die Zentraleinheit 43 zu Schritten ST84 und ST85 weiter, bei de­ nen die Zentraleinheit die werthöheren acht Bits der gespeicher­ ten Adresse ausliest und die y-Koordinate Ym der gespeicherten Adresse erzeugt. Danach wird von der Zentraleinheit in einem Schritt ST86 die Adressenfiltertabelle abgefragt und eine Reihe von acht 1-Bit-Datenwerten D0 bis D7 für die Adressengleich­ heitsbestimmung abgerufen, von denen jeder anzeigt, ob ein ent­ sprechender Adressencode verfügbar ist oder nicht, der durch die y-Koordinate Ym des gespeicherten Adressencodes bezeichnet ist. Als nächstes wird von der Zentraleinheit 43 das logische Produkt aus den acht 1-Bit-Datenwerten D0 bis D7 für die Adressengleich­ heitsbestimmung und dem 8-Bit-Adressendatenwert für die x-Koor­ dinate berechnet und festgestellt, ob das logische Produkt sede­ zimal 00H ist oder nicht. Falls das logische Produkt von sedezi­ mal 00H verschieden ist, gibt die Zentraleinheit 43 in einem Schritt ST88 das in dem Speicher 42 gespeicherte Datenpaket an die zweite Übertragungssteuerschaltung 62 weiter.

In Fig. 30 ist ein Programmprotokoll als ein Beispiel für das von der Zentraleinheit 43 ausgeführte Ausstattungsprogramm zum Durchführen des in Fig. 29 dargestellten Prozesses zur Adres­ sengleichheitsbestimmung. Es kann die benötigte Speicherkapazi­ tät im Vergleich zu derjenigen verringert werden, die bei dem in Fig. 34 dargestellten Ausstattungsprogram nach dem Stand der Technik erforderlich ist.

Im einzelnen wird dann, wenn ermittelt wird, ob eine gespeicher­ te Adresse mit einer von 256 verschiedenen verfügbaren Adressen übereinstimmt, bei dem Verfahren nach dem Stand der Technik eine Speicherkapazität von ungefähr 2 kByte für die Programmausstat­ tung benötigt. Im Gegensatz dazu wird gemäß der Darstellung in Fig. 30 bei der Abwandlungsform eine Speicherkapazität von unge­ fähr 30 Byte für die Programmausstattung und von ungefähr 264 Byte für die Datentabellen für die x- und y-Koordinaten benö­ tigt.

Bei dem Verfahren nach dem Stand der Technik beträgt die Zeit, die für die Bestimmung erforderlich ist, ob eine gespeicherte Adresse mit jeweils einer von 256 verschiedenen verfügbaren Adressen übereinstimmt, gemäß der Darstellung in Fig. 34 unge­ fähr 12 bis 270 Zyklen. Im Gegensatz dazu wird bei der Abwand­ lungsform gemäß der Darstellung in Fig. 29 und 30 der gleiche Adressenvergleichsprozeß in ungefähr 50 Zyklen ausgeführt. In­ folgedessen ergibt die Abwandlungsform eine Verbesserung von bis zu ungefähr (1-50/270) × 100 = 80 Prozent hinsichtlich der Ge­ schwindigkeit, mit der die Zentraleinheit den Adressengleich­ heits-Bestimmungsprozeß ausführen kann.

Da ferner bei dem Verfahren nach dem Stand der Technik die An­ zahl von mit einer gespeicherten Adresse zu vergleichenden Adressen proportional zu der benötigten Speicherkapazität ist und umgekehrt proportional zu der Geschwindigkeit ist, mit der die Zentraleinheit den Adressenvergleichsprozeß ausführen kann, ist es nicht einfach, die Anzahl von verfügbaren Adressen zu steigern. Im Gegensatz dazu ist die bei dem erfindungsgemäßen Adressengleichheit-Ermittlungsverfahren benötigte Speicherkapa­ zität im Vergleich zu der bei dem Verfahren nach dem Stand der Technik erforderlichen verhältnismäßig klein. Infolgedessen kann nach dem erfindungsgemäßen Adressengleichheit-Ermittlungs­ verfahren bestimmt werden, ob eine gespeicherte Adresse mit je­ der von allen möglichen Adressen übereinstimmt. Das heißt, bei den vorangehend beschriebenen Beispielen ergibt das erfindungs­ gemäße Verfahren zur Adressengleichheitsbestimmung eine achtfa­ che (2048/256-fache) Verbesserung hinsichtlich der Anzahl von mit einer gespeicherten Adresse zu vergleichenden Adressen.

Die Adressengleichheit-Ermittlungseinrichtung hat einen Adres­ senfilterspeicher zum Speichern einer Matrix bzw. Tabelle mit einer Vielzahl von Elementen, von denen jedes ein 1-Bit-Daten­ wert für die Adressengleichheitsbestimmung zur Anzeige ist, ob ein entsprechender N-Bit-Adressencode verfügbar ist oder nicht, und von denen jedes durch ein Paar aus einem ersten Index, der aus den m werthöheren Bits hoher Ordnung des entsprechenden Adressencodes gebildet ist, und einem zweiten Index bezeichnet ist, der aus den restlichen wertniedrigen (N - m) Bits niedriger Ordnung des entsprechenden Adressencodes gebildet ist. Ein Emp­ fangsadressen-Zwischenspeicher greift aus einem darin eingespei­ cherten Adressencode die m Bits hoher Ordnung und die restlichen N - m) Bits niedriger Ordnung heraus. In der Einrichtung wird die Tabelle nach einem 1-Bit-Datenwert für die Adressengleich­ heitsbestimmung durchsucht, der durch den aus den herausgegrif­ fenen m Bits hoher Ordnung gebildeten ersten Index und den aus den herausgegriffenen (N - in) Bits niedriger Ordnung gebildeten zweiten Index bestimmt ist, und dann aufgrund des gefundenen 1- Bit-Datenwertes für die Adressengleichheitsbestimmung festge­ stellt, ob die gespeicherte Adresse verfügbar ist.

Claims (19)

1. Adressengleichheit-Ermittlungseinrichtung, gekennzeichnet durch
eine Speichereinrichtung (22) zum Speichern einer Matrix- Tabelle mit einer Vielzahl von Elementen, von denen jedes ein 1-Bit-Datenwert zur Adressengleichheitsbestimmung für die Anzeige ist, ob ein entsprechender N-Bit-Adressencode verfügbar ist oder nicht, und von denen jedes durch ein Paar aus einem ersten Index, der aus den werthöheren m Bits hoher Ordnung des entsprechenden Adressencodes gebildet ist, und einem zweiten Index bezeichnet ist, der aus den restlichen wertniedrigeren (N-m) Bits niedriger Ordnung des entsprechenden Adressencodes gebildet ist,
eine Auszugseinrichtung (21) zum Aufnehmen eines N-Bit- Adressencodes, der in einem Datenpaket enthalten ist, welches über eine Übertragungsleitung zu senden ist, und zum Heraus­ greifen der m Bits hoher Ordnung und der restlichen (N-m) Bits niedriger Ordnung aus dem aufgenommenen Adressencode und
eine Such- und Bestimmungseinrichtung (22, 23) zum Durchsuchen der in der Speichereinrichtung gespeicherten Tabelle nach einem 1-Bit-Datenwert für die Adressen­ gleichheitsbestimmung, der durch den aus den herausgegriffenen m Bits hoher Ordnung gebildeten ersten Index und den aus den herausgegriffenen (N-m) Bits niedriger Ordnung gebildeten zweiten Index festgelegt ist, und zum Bestimmen, ob der gefundene 1-Bit-Datenwert für die Adressengleichheitsbestimmung anzeigt, daß der aufgenommene Adressencode verfügbar ist.

2. Adressengleichheit-Ermittlungseinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Such- und Bestimmungseinrichtung eine Abrufeinrichtung (22) zum Abrufen einer Zeile oder Spalte mit mehreren 1-Bit-Datenwerten für die Adressengleichheits­ bestimmung, die durch den aus den herausgegriffenen m Bits hoher Ordnung gebildeten ersten Index bestimmt ist, aus der in der Speichereinrichtung gespeicherten Tabelle und eine Bestimmungs­ einrichtung (23) für die Feststellung aufweist, ob einer der mehreren 1-Bit-Datenwerte für die Adressengleichheitsbestimmung, der dem aus dem herausgegriffenen (N-m) Bits niedriger Ordnung gebildeten zweiten Index entspricht, anzeigt, daß der aufgenommene Adressencode verfügbar ist.

3. Adressengleichheit-Ermittlungseinrichtung nach Anspruch l, dadurch gekennzeichnet, daß die Such- und Bestimmungseinrichtung eine Abrufeinrichtung zum Abrufen einer Zeile oder Spalte mit mehreren 1-Bit-Datenwerten für die Adressengleichheits­ bestimmung, die durch den aus den herausgegriffenen (N-m) Bits niedriger Ordnung gebildeten zweiten Index bestimmt ist, aus der in der Speichereinrichtung gespeicherten Tabelle und eine Bestimmungseinrichtung (23) für die Feststellung aufweist, ob einer der mehreren 1-Bit-Datenwerte für die Adressengleichheits­ bestimmung, der dem aus den herausgegriffenen in Bits hoher Ordnung gebildeten zweiten Index entspricht, anzeigt, daß der aufgenommene Adressencode verfügbar ist.

4. Übertragungssteuersystem, gekennzeichnet durch
eine Speichereinrichtung (22; 42) zum Speichern einer Matrix-Tabelle mit einer Vielzahl von Elementen, von denen jedes ein 1-Bit-Datenwert zur Adressengleichheitsbestimmung für die Anzeige ist, ob ein entsprechender N-Bit-Adressencode verfügbar ist oder nicht, und von denen jedes durch ein Paar aus einem ersten Index, der aus den werthöheren m Bits hoher Ordnung des entsprechenden Adressencodes gebildet ist, und einem zweiten Index bezeichnet ist, der aus den restlichen wertniedrigen (N-m) Bits niedriger Ordnung des entsprechenden Adressencodes gebildet ist,
eine Auszugseinrichtung (21) zum Aufnehmen eines N-Bit- Adressencodes, der in einem Datenpaket enthalten ist, das über eine Übertragungsleitung zu senden ist, und zum Herausgreifen der m Bits hoher Ordnung und der restlichen (N-m) Bits niedriger Ordnung aus dem aufgenommenen Adressencode,
eine Such- und Bestimmungseinrichtung (22 und 23; 43 und 23; 43 und 51; 43) zum Durchsuchen der in der Speichereinrichtung gespeicherten Tabelle nach einem 1-Bit-Datenwert für die Adressengleichheitsbestimmung, der durch den aus den herausgegriffenen m Bits hoher Ordnung gebildeten ersten Index und den aus den herausgegriffenen (N-m) Bits niedriger Ordnung gebildeten zweiten Index festgelegt ist, und zum Bestimmen, ob der gefundene 1-Bit-Datenwert für die Adressengleichheits­ bestimmung anzeigt, daß der aufgenommene Adressencode verfügbar ist und
eine Weitergabeeinrichtung, die das Datenpaket über eine Übertragungsleitung weitergibt, wenn die Such- und Bestimmungs­ einrichtung feststellt, daß der aufgenommene Adressencode verfügbar ist.

5. Übertragungssteuersystem nach Anspruch 4, dadurch gekennzeichnet, daß die Such- und Bestimmungseinrichtung eine Abrufeinrichtung zum Abrufen einer Zeile oder Spalte mit mehreren 1-Bit-Datenwerten für die Adressengleichheits­ bestimmung, die durch den aus den herausgegriffenen in Bits hoher Ordnung gebildeten ersten Index bestimmt ist, aus der in der Speichereinrichtung gespeicherten Tabelle und eine Bestimmungs­ einrichtung (23) für die Feststellung aufweist, ob einer der mehreren 1-Bit-Datenwerte für die Adressengleichheitsbestimmung, der dem aus den herausgegriffenen (N-m) Bits niedriger Ordnung gebildeten zweiten Index entspricht, anzeigt, daß der aufgenommene Adressencode verfügbar ist.

6. Übertragungssteuersystem nach Anspruch 4, dadurch gekennzeichnet, daß die Such- und Bestimmungseinrichtung eine Abrufeinrichtung zum Abrufen einer Zeile oder Spalte mit mehreren 1-Bit-Datenwerten für die Adressengleichheits­ bestimmung, die durch den aus den herausgegriffenen (N-m) Bits niedriger Ordnung gebildeten zweiten Index bestimmt ist, aus der in der Speichereinrichtung gespeicherten Tabelle und eine Bestimmungseinrichtung (23) für die Feststellung aufweist, ob einer der mehreren 1-Bit-Datenwerte für die Adressengleichheits­ bestimmung, der dem aus dem herausgegriffenen m Bits hoher Ordnung gebildeten ersten Index entspricht, anzeigt, daß der aufgenommene Adressencode verfügbar ist.

7. Übertragungssteuersystem nach Anspruch 4, dadurch gekennzeichnet, daß die Speichereinrichtung, die Auszugs­ einrichtung und die Such- und Bestimmungseinrichtung in einer hochintegrierten Übertragungssteuerschaltung (31) integriert sind.

8. Übertragungssteuersystem nach Anspruch 5, dadurch gekennzeichnet, daß die Auszugseinrichtung und die Bestimmungs­ einrichtung in einer hochintegrierten Übertragungssteuer­ schaltung (311) integriert sind, die Abrufeinrichtung und die Weitergabeeinrichtung durch eine Prozessoreinrichtung (43) gebildet sind, die elektrisch mit der Übertragungssteuer­ schaltung verbunden ist, und die Speichereinrichtung ein Speicher (42) ist, der elektrisch sowohl mit der Übertragungs­ steuerschaltung als auch mit der Prozessoreinrichtung verbunden ist, wobei die Prozessoreinrichtung die durch die Auszugs­ einrichtung herausgegriffenen m Bits hoher Ordnung der gespeicherten Adresse abfrägt, den Speicher zum Abrufen der Zeile oder Spalte der mehreren 1-Bit-Datenwerte für die Adressengleichheitsbestimmung abfrägt, der Bestimmungs­ einrichtung die Zeile oder Spalte mit den mehreren 1-Bit- Datenwerten für die Adressengleichheitsbestimmung übermittelt und die Übertragungssteuerschaltung zum Weitergeben des Datenpaketes einschaltet, wenn die Bestimmungseinrichtung der Übertragungssteuerschaltung feststellt, daß der aufgenommene Adressencode verfügbar ist.

9. Übertragungssteuersystem nach Anspruch 6, dadurch gekennzeichnet, daß die Auszugseinrichtung und die Bestimmungs­ einrichtung in einer hochintegrierten Übertragungssteuer­ schaltung integriert sind, die Abrufeinrichtung und die Weitergabeeinrichtung durch eine Prozessoreinrichtung gebildet sind, die elektrisch mit der Übertragungssteuerschaltung verbunden ist, und die Speichereinrichtung ein Speicher ist, der elektrisch sowohl mit der Übertragungssteuerschaltung als auch mit der Prozessoreinrichtung verbunden ist, wobei die Prozessoreinrichtung die durch die Auszugseinrichtung herausgegriffenen (N-m) Bits niedriger Ordnung der gespeicherten Adresse abfrägt, den Speicher zum Abrufen der Zeile oder Spalte der mehreren 1-Bit-Datenwerte für die Adressengleichheits­ bestimmung abfrägt, der Bestimmungseinrichtung die Zeile oder Spalte mit den mehreren 1-Bit-Datenwerten für die Adressen­ gleichheitsbestimmung übermittelt und die Übertragungssteuer­ schaltung zum Weitergeben des Datenpaketes einschaltet, wenn die Bestimmungseinrichtung der Übertragungssteuerschaltung feststellt, daß der aufgenommene Adressencode verfügbar ist.

10. Übertragungssteuersystem nach Anspruch 5, dadurch gekennzeichnet, daß zumindest die Auszugseinrichtung in eine hochintegrierte Übertragungssteuerschaltung (312; 313) integriert ist, die Such- und Bestimmungseinrichtung und die Weitergabeeinrichtung durch eine Prozessoreinrichtung (43) gebildet sind, die elektrisch mit der Übertragungssteuer­ schaltung verbunden ist, und die Speichereinrichtung ein Speicher (42) ist, der elektrisch sowohl mit der Übertragungs­ steuerschaltung als auch mit der Prozessoreinrichtung verbunden ist, wobei die Prozessoreinrichtung die durch die Auszugs­ einrichtung herausgegriffenen m Bits hoher Ordnung der gespeicherten Adresse abfrägt, den Speicher zum Abrufen der Zeile oder Spalte der mehreren 1-Bit-Datenwerte für die Adressengleichheitsbestimmung abfrägt, aufgrund der Zeile oder Spalte mit den mehreren 1-Bit-Datenwerten für die Adressengleichheitsbestimmung und aufgrund der (N-m) Bits niedriger Ordnung der gespeicherten Adresse feststellt, ob die gespeicherte Adresse verfügbar ist oder nicht, und die Übertragungssteuerschaltung zur Weitergabe des Datenpaketes einschaltet, falls die Prozessoreinrichtung feststellt, daß der aufgenommene Adressencode verfügbar ist.

11. Übertragungssteuersystem nach Anspruch 6, dadurch gekennzeichnet, daß zumindest die Auszugseinrichtung in eine hochintegrierte Übertragungssteuerschaltung integriert ist, die Such- und Bestimmungseinrichtung und die Weitergabeeinrichtung durch eine Prozessoreinrichtung gebildet sind, die elektrisch mit der Übertragungssteuerschaltung verbunden ist, und die Speichereinrichtung ein Speicher (42) ist, der elektrisch sowohl mit der Übertragungssteuerschaltung als auch mit der Prozessor­ einrichtung verbunden ist, wobei die Prozessoreinrichtung die durch die Auszugseinrichtung herausgegriffenen (N-m) Bits niedriger Ordnung der gespeicherten Adresse abfrägt, den Speicher zum Abrufen der Zeile oder Spalte der mehreren 1-Bit- Datenwerte für die Adressengleichheitsbestimmung abfrägt, aufgrund der Zeile oder Spalte mit den mehreren 1-Bit- Datenwerten für die Adressengleichheitsbestimmung und aufgrund der m Bits hoher Ordnung der gespeicherten Adresse feststellt, ob die gespeicherte Adresse verfügbar ist oder nicht, und die Übertragungssteuerschaltung zur Weitergabe des Datenpaketes einschaltet, falls die Prozessoreinrichtung feststellt, daß der aufgenommene Adressencode verfügbar ist.

12. Übertragungssteuersystem nach Anspruch 4, dadurch gekennzeichnet, daß die Speichereinrichtung, die Auszugs­ einrichtung und die Such- und Bestimmungseinrichtung in eine Adressengleichheit-Ermittlungseinrichtung (63) eingebaut sind, mit der über einen Datenbus (44) mindestens zwei hochintegrierte Übertragungssteuerschaltungen (61, 62) elektrisch verbunden sind, wobei die Adressengleichheit-Ermittlungseinrichtung den Adressencode in einem Datenpaket aufnimmt, welches über den Datenbus von einer der Übertragungssteuerschaltungen zu der anderen weiterzugeben ist, und die Weitergabeeinrichtung das Datenpaket über den Datenbus zu der anderen Übertragungssteuer­ schaltung überträgt, wenn die Such- und Bestimmungseinrichtung der Adressengleichheit-Ermittlungseinrichtung feststellt, daß die gespeicherte Adresse verfügbar ist.

13. Übertragungssteuersystem nach Anspruch 5, dadurch gekennzeichnet, daß die Auszugseinrichtung und die Bestimmungs­ einrichtung in eine Adressengleichheit-Ermittlungseinrichtung (64) eingebaut sind, an die Adressengleichheit-Ermittlungs­ einrichtung über einen Datenbus (44) mindestens zwei hochintegrierte Übertragungssteuerschaltungen (61, 62) angeschlossen sind, die Abrufeinrichtung und die Weitergabe­ einrichtung durch eine Prozessoreinrichtung (43) gebildet sind, die elektrisch über den Datenbus mit den beiden Übertragungs­ steuerschaltungen verbunden ist, und die Speichereinrichtung ein Speicher (42) ist, der elektrisch über den Datenbus sowohl mit den Übertragungssteuerschaltungen als auch mit der Prozessor­ einrichtung verbunden ist, wobei die Prozessoreinrichtung zeitweilig einen Adressencode in einem Datenpaket speichert, welches von einer der beiden Übertragungssteuerschaltungen zu der anderen weiterzugeben ist, und der Adressengleichheit- Ermittlungseinrichtung die gespeicherte Adresse mitteilt, die durch die Auszugseinrichtung der Adressengleichheit- Ermittlungseinrichtung herausgegriffenen m Bits hoher Ordnung der gespeicherten Adresse abruft, den Speicher zum Abrufen der Zeile oder Spalte mit den mehreren 1-Bit-Datenwerten für die Adressengleichheitsbestimmung abfrägt, der Bestimmungs­ einrichtung der Adressengleichheit-Ermittlungseinrichtung die Zeile oder Spalte mit den mehreren 1-Bit-Datenwerten für die Adressengleichheitsbestimmung mitteilt und das Datenpaket zu der anderen Übertragungssteuerschaltung weitergibt, wenn die Bestimmungseinrichtung der Adressengleichheit-Ermittlungs­ einrichtung feststellt, daß die gespeicherte Adresse verfügbar ist.

14. Übertragungssteuersystem nach Anspruch 6, dadurch gekennzeichnet, daß die Auszugseinrichtung und die Bestimmungs­ einrichtung in eine Adressengleichheit-Ermittlungseinrichtung eingebaut sind, an die Adressengleichheit-Ermittlungseinrichtung über einen Datenbus mindestens zwei hochintegrierte Übertragungssteuerschaltungen angeschlossen sind, die Abruf­ einrichtung und die Weitergabeeinrichtung durch eine Prozessor­ einrichtung gebildet sind, die elektrisch über den Datenbus mit den beiden Übertragungssteuerschaltungen verbunden ist, und die Speichereinrichtung ein Speicher ist, der elektrisch über den Datenbus sowohl mit den Übertragungssteuerschaltungen als auch mit der Prozessoreinrichtung verbunden ist, wobei die Prozessor­ einrichtung zeitweilig einen Adressencode in einem Datenpaket speichert, welches von einer der beiden Übertragungssteuer­ schaltungen zu der anderen weiterzugeben ist, und der Adressen­ gleichheit-Ermittlungseinrichtung die gespeicherte Adresse mitteilt, die durch die Auszugseinrichtung der Adressen­ gleichheit-Ermittlungseinrichtung herausgegriffenen (N-m) Bits niedriger Ordnung der gespeicherten Adresse abruft, den Speicher zum Abrufen der Zeile oder Spalte mit den mehreren 1-Bit- Datenwerten für die Adressengleichheitsbestimmung abfrägt, der Bestimmungseinrichtung der Adressengleichheit-Ermittlungs­ inrichtung die Zeile oder Spalte mit den mehreren 1-Bit- Datenwerten für die Adressengleichheitsbestimmung mitteilt und das Datenpaket zu der anderen Übertragungssteuerschaltung weitergibt, wenn die Bestimmungseinrichtung der Adressen­ gleichheit-Ermittlungseinrichtung feststellt, daß die gespeicherte Adresse verfügbar ist.

15. Übertragungssteuersystem nach Anspruch 5, dadurch gekennzeichnet, daß zumindest die Auszugseinrichtung in eine Adressengleichheit-Ermittlungseinrichtung (65; 66) eingebaut ist, an die Adressengleichheit-Ermittlungseinrichtung über einen Datenbus (44) mindestens zwei hochintegrierte Übertragungs­ steuerschaltungen (61, 62) angeschlossen sind, die Such- und Bestimmungseinrichtung sowie die Weitergabeeinrichtung durch eine Prozessoreinrichtung (43) gebildet sind, die über den Datenbus elektrisch mit den beiden Übertragungssteuerschaltungen verbunden ist, und die Speichereinrichtung ein Speicher ist (42), der über den Datenbus elektrisch mit den beiden Übertragungssteuerschaltungen und der Prozessoreinrichtung verbunden ist, wobei die Prozessoreinrichtung zeitweilig einen Adressencode in einem Datenpaket speichert, welches von einer der beiden Übertragungssteuerschaltungen zu der anderen weiterzugeben ist, und der Adressengleichheit-Ermittlungs­ einrichtung die gespeicherte Adresse mitteilt, die durch die Auszugseinrichtung der Adressengleichheit-Ermittlungseinrichtung herausgegriffenen m Bits hoher Ordnung der gespeicherten Adresse abruft, den Speicher zum Abrufen der Zeile oder Spalte mit den mehreren 1-Bit-Datenwerten für die Adressengleichheitsbestimmung abfrägt, aufgrund der Zeile oder Spalte mit den mehreren 1-Bit- Datenwerten für die Adressengleichheitsbestimmung und der (N-m) Bits niedriger Ordnung feststellt, ob die gespeicherte Adresse verfügbar ist oder nicht, und das Datenpaket zu der anderen Übertragungssteuerschaltung weitergibt, falls die gespeicherte Adresse verfügbar ist.

16. Übertragungssteuersystem nach Anspruch 6, dadurch gekennzeichnet, daß zumindest die Auszugseinrichtung in eine Adressengleichheit-Ermittlungseinrichtung eingebaut ist, an die Adressengleichheit-Ermittlungseinrichtung über einen Datenbus mindestens zwei hochintegrierte Übertragungssteuerschaltungen angeschlossen sind, die Such- und Bestimmungseinrichtung sowie die Weitergabeeinrichtung durch eine Prozessoreinrichtung gebildet sind, die über den Datenbus elektrisch mit den beiden Übertragungssteuerschaltungen verbunden ist, und die Speicher­ einrichtung ein Speicher ist, der über den Datenbus elektrisch mit den beiden Übertragungssteuerschaltungen und der Prozessor­ einrichtung verbunden ist, wobei die Prozessoreinrichtung zeitweilig einen Adressencode in einem Datenpaket speichert, welches von einer der beiden Übertragungssteuerschaltungen zu der anderen weiterzugeben ist, und der Adressengleichheit- Ermittlungseinrichtung die gespeicherte Adresse mitteilt, die durch die Auszugseinrichtung der Adressengleichheit- Ermittlungseinrichtung herausgegriffenen (N-m) Bits niedriger Ordnung der gespeicherten Adresse abruft, den Speicher zum Abrufen der Zeile oder Spalte mit den mehreren 1-Bit-Datenwerten für die Adressengleichheitsbestimmung abfrägt, aufgrund der Zeile oder Spalte mit den mehreren 1-Bit-Datenwerten für die Adressengleichheitsbestimmung und der m Bits hoher Ordnung feststellt, ob die gespeicherte Adresse verfügbar ist oder nicht, und das Datenpaket zu der anderen Übertragungssteuer­ schaltung weitergibt, falls die gespeicherte Adresse verfügbar ist.

17. Verfahren zum Ermitteln, ob eine gespeicherte Adresse verfügbar ist, dadurch gekennzeichnet, daß
eine Matrix-Tabelle mit einer Vielzahl von Elementen bereitgestellt wird, von denen jedes ein 1-Bit-Datenwert zur Adressengleichheitsbestimmung ist, der anzeigt, ob ein entsprechender N-Bit-Adressencode verfügbar ist oder nicht, und jedes durch ein Paar aus einem ersten Index, der durch die werthöheren m Bits hoher Ordnung des entsprechenden Adressen­ codes gebildet ist, und einem zweiten Index bezeichnet ist, der durch die restlichen wertniedrigeren (N-m) Bits niedriger Ordnung des entsprechenden Adressencodes gebildet ist,
ein N-Bit-Adressencode aufgenommen wird, der in einem Datenpaket enthalten ist, welches über eine Übertragungsleitung weiterzugeben ist, und aus dem aufgenommenen Adressencode die m Bits hoher Ordnung und die restlichen (N-m) Bits niedriger Ordnung herausgegriffen werden,
die in einer Speichereinrichtung gespeicherte Tabelle nach einem 1-Bit-Datenwert zur Adressengleichheitsbestimmung durchsucht wird, der durch den aus den herausgegriffenen m Bits hoher Ordnung gebildeten ersten Index und den durch die herausgegriffenen (N-m) Bits niedriger Ordnung gebildeten zweiten Index festgelegt ist, und
aufgrund des gefundenen 1-Bit-Datenwertes für die Adressen­ gleichheitsbestimmung festgestellt wird, ob die gespeicherte Adresse verfügbar ist oder nicht.

18. Verfahren nach Anspruch 17, dadurch gekennzeichnet, daß bei dem Durchsuchungsschritt aus der in der Speichereinrichtung gespeicherten Tabelle eine Zeile oder Spalte mit mehreren 1-Bit- Datenwerten zur Adressengleichheitsbestimmung abgerufen wird, die durch den aus den herausgegriffenen m Bits hoher Ordnung gebildeten ersten Index bestimmt ist, und bei dem Feststellungsschritt ermittelt wird, ob ein dem durch die herausgegriffenen (N-m) Bits niedriger Ordnung gebildeten zweiten Index entsprechender Datenwert der mehreren 1-Bit- Datenwerte zur Adressengleichheitsbestimmung anzeigt, daß der gespeicherte Adressencode verfügbar ist.

19. Verfahren nach Anspruch 17, dadurch gekennzeichnet, daß bei dem Durchsuchungsschritt aus der in der Speichereinrichtung gespeicherten Tabelle eine Zeile oder Spalte mit mehreren 1-Bit- Datenwerten zur Adressengleichheitsbestimmung abgerufen wird, die durch den aus den herausgegriffenen (N-m) Bits niedriger Ordnung gebildeten ersten Index bestimmt ist, und bei dem Feststellungsschritt ermittelt wird, ob ein dem durch die herausgegriffenen in Bits hoher Ordnung gebildeten zweiten Index entsprechender Datenwert der mehreren 1-Bit-Datenwerte zur Adressengleichheitsbestimmung anzeigt, daß der gespeicherte Adressencode verfügbar ist.