DE2125644A1 - Verbunddatenspeicher - Google Patents

Description

26.4 H

Oögar Corporation Wappingers Palls, New York, V.St.A.

Verbunddatenapeioher

Die Erfindung bezieht sich auf Verfahren und Einrichtungen zur Anwendung bei .Rechnern, und sie betrifft insbesondere das Gebiet der Konstruktion von Speichern für Datenverarbeitungsanlagen. Gfc-nauer gesagt befaßt sich die Erfindung mit zusammengesetzten Speichern bzw. Verbundspeichern, die einen wahlfreien Zugriff ermöglichende Anordnungen in Kombination mit bezüglich ihres Inhalts adressierbaren Anordnungenumfassen, welch letztere auch als assoziative Anordnungen bezeichnet werden.

Bei bekannten Hechengeräten werden bereits assoziative Speicher bildende assoziative Anordnungen zu dem Zweck verwendet, willkürlich gewählte symbolische Signale zum Identifizieren von Informationen, die im folgenden als "effektive Adressen" bezeichnet werden, in Beziehung zu entsprechenden materiellen ßpeicherstellen zu setzen. Definitionsgemäß handelt es sich bei den verwendeten "wirklichen Adressen" um Adressen, die dazu dienen, materielle Speicherstellen zu identifizieren. Bei diesen bekannten Einrichtungen wird die

109850/165 1

ORIGINAL INSPECTED

Sarallelabfragbarkeit assoziativer Speicher dadurch ausge- . nutzt, daß eine mit Hilfe der Einrichtung erzeugte effektive Adresse dazu dient, dem assoziativen Speicher eine bestimmte wirkliche Adresse zu entnehmen, durch die eine physikalische Speicherstelle identifiziert wird, ohne daß ein zeitraubendes wiederholtes Abfragen jeder Speicherstelle erforderlich ist.

In neuerer Zeit wurden Datenverarbextungsanlagen geschaffen, bei denen Speicher mit einer bestimmten Rangordnung vorgesehen sind, wobei Pufferspeicher vorgesehen sind, die gelegentlich auch als Aufbewahrungsspeicher (cache memories) bezeichnet werden, welche ein relativ geringes Fassungsvermögen haben, jedoch relativ schnell arbeiten und mit Hauptspeichern von relativ großem fassungsvermögen zusammenwirken, welch letztere jedoch relativ langsam arbeiten. Diese-mit einer Pufferwirkung arbeitenden Datenverarbeitungsanlagen sind so aufgebaut, daß bei weitem die Mehrzahl der Zugriffe zu den Speicherzohen beim Aus- oder Eingeben von Informationen von dem Pufferspeicher aus bewirkt wird, so daß sich die gesamte Zugriffszeit der Anlage verkürzt. Um zu erreichen, daß die Mehrzahl der Zugriffe mit Hilfe des relativ schnell arbeitenden Pufferspeichers bewirkt werden kann, werden Informatiofinn zwischen dem Hauptspeicher und dem Pufferspeicher entsprechendeinem vorbestimmten Algorithmus ausgetauscht, der durch logische Schaltungen verwirklicht .wird*

In der folgenden Beschreibung bezeichnet der Ausdruck "Informationsblock¹¹ bzw. einfach der Ausdruck, "Block" eine bewegliche Speicherzone für eine bestimmte D tenmenge, bei der es sich um Seiten, Abschnitte oder Datengruppen handeln kann, und die als Kombinationen von Bits, Bytes, Ziffern oder Wörtern auftreten können. Ein solches Informationsblock

kann sich in einem bestimmten Zeitpunkt an einer physikalischen Speicherstelle und in einem anderen Zeitpunkt an einer anderen physikalischen Speicherstelle befinden. Die Informationsblöcke werden durch effektive (symbolische) Adressen

109850/1651

identifiziert, die jeweils in einem "bestimmten Zeitpunkt dynamisch, in Beziehung zu wirklichen Adressen gebracht werden müssen, welche bestimmte physikalische Speicherstellen identifizieren, an denen sich der Informationsblock jeweils befindet.

Bei einer Einrichtung mit einer Speicherrangordnung, die einen Pufferspeicher für einen wahlfreien Zugriff und einen Hauptspeicher für einen wahlfreien Zugriff umfaßt, ist es erforderlich, zu ermitteln, welche Informationsblöcke sich jeweils in dem Pufferspeicher befinden, und welche Informationsblöcke sich jeweils nur in dem Hauptspeicher befinden. Um diese Ermittlung zu ermöglichen, kann man die effektiven Adressen der Informationsblöcke, welche sich jeweils in dem Pufferspeicher befinden, in einer Tabelle festhalten. Alle durch die Anlage erzeugten effektiven Adressen bzw» die symbolischen Identifizierungssignale werden mit allen effektiven Adressen der Tabelle verglichen, um die wirklichen Pufferspeicheradressen zu erhalten, welche die physikalischen Pufferspeicherstellen identifizieren, in den sich der gesuchte Informationsblock befindet. Dieser Vergleich läßt sich schnell durchführen, wenn die Tabelle durch einen assoziativen Speicher gebildet wird. Der assoziative Speicher dient einerseits dazu, die wirkliche Adresse des Informationsbiockß in dem Pufferspeicher zu identifizieren und zu entnehmen, der symbolisch durch eine effektive Adresse identifiziert ist, oder andererseits dazu, festzustellen, daß sich der Informationsblock in dem betreffenden Zeitpunkt nicht in dem Pufferspeicher befindet.

Bei den bis jetzt bekannten Kechnern wird nach der Feststellung einer Übereinstimmung innerhalb des assoziativen Speichers mit Hilfe eines assoziativen Vergleichs der durch die AnIageerzeugten effektiven Adresse mit der effektiven Adresse in dem assoziativen Speicher eine der übereinstimmenden wirklichen Adresse entsprechende wirkliche Adresse aus dem

109850/1651

assoziativen Speicher ausgegeben oder mit Hilfe eines Codegenerators zusammengesetzt. Diese wirkliche Adresse wird dann zu dem Adressenregister des mit wahlfreiem Zugriff arbeitenden Pufferspeichers übermittelt, wo sie auf ähnliche Weise decodiert wird wie eine wirkliche Adresse bekannter Art, die aus der Zentraleinheit ausgegeben werden könnte. Nach dem Deco- , dieren aktiviert die Zugriffsechaltung des mit wahlfreiem Zugriff arbeitenden Speichers den adressierten Block.

Wenn bei einer Einrichtung mit einem assoziativen Speicher zum Aufsuchen wirklicher Adressen Informationsblöcke einem mit wahlfreiem Zugriff arbeitenden Speicher entnommen werden sollen, müssen nach dem bisherigen Stand der itchnik mehrere Arbeitsschritte durchgeführt werdeb, die dazu dienen, erstens eine wirkliche Adresse zu erzeugen, zweitens mindestens einen Teil dieser wirklichen Adresse dem assoziativen Speicher zuzuführen, drittens auf assoziative Weise die durch die Anlage erzeugte wirkliche Adresse mit den wirklichen Adressen in dem assoziativen Speicher zu vergleichen, um festzustellen, oh sich der adressierte Informationsblock in dem wahlfrei zugänglichen Speicher befindet, dann, wenn ein als Übereinstimmung bezeichneter assoziativer Vergleich gefunden wird, viertens aus einer assoziativen Speicherstellung die dieser Übereinstimmung entspricht, die wirkliche Adresse des Informationsblocks in dem wahlfrei zugänglichen Speicher auszugeben, fünftens diese wirkliche Adresse aus dem assoziativen Speicher dem Adressenregister des wahlfrei zugänglichen Speichers einzugeben und siebtens den adressierten Informationsblock in der wahlfrei zugänglichen Anordnung zugänglich zu machen, damit Informationen diesem Block entnommen oder eingegeben werden können.

Bei anderen in neuerer Zeit eingeführten Datenverarbeitungsanlagen ist es erforderlich, dafür zu sorgen, daß effektive Adressen in tatsächliche Adressen umgewandelt werden können, um die erneute Auffindung von Informationen

109850/ 1651

zu erleichtern. Wenn z.B. eine Anlage gleichzeitig mit mehreren Programmen betrieben wird, werden physikalische Speicherstellen dynamisch jedem Betriebsprogramm in Abhängigkeit von den Speicherstellen zugeordnet, die in dem Zeitpunkt verfügbar sind, in welchem das Betriebsprogramm zur Durchführung eingegeben wird. Daher können verschiedene Programme in verschiedenen Zeitpunkten mit den gleichen physikalischen Speicherstellen arbeiten. Die Gruppe von effektiven Adressen, die durch die Anlage während der Durchführung eines Betriebsprogramms erzeugt werden, müssen dynamisch in tatsächliche Adressen umgewandelt werden, damit die Anlage in der richtigen Weise die dem Betriebsprogramm zugeteilten physikalischen Speicherstellen zugänglich macht. Daher stellt sich die Aufgabe, eine dynamische Umwandlung Jeder effektiven Adresse, die durch die Anlage während der Durchführung des Betriebsprogramms erzeugt wird, in eine.entsprechende tatsächliche Adresse gemäß den physikalischen Speicherstellen durchzuführen, die dem Programm in dem betreffenden Zeitpunkt zugeteilt sind. I einem beliebig gewählten Zeitpunkt, z.B. beim Eingeben eines neuen auszuführenden Betriebsprogramms, kann man die Informationen dadurch neu adressieren, daß man eine andere Entsprechung zwischen einem Satz von tatsächlichen Adressen und einem Satz von effektiven Adressen vorsieht.

Es sind bereits mehrere Bauarten von Anlagen bekannt, die es ermöglichen, effektive Adressen in tatsächliche Adressen umzuwandeln, wie es bei Einrichtungen zum Neuadressieren von Informationen erforderlich ist. Bei diesen bekannten Einrichtungen werden effektive Adressen nicht assoziativ, sondern direkt in tatsächliche Adressen umgewandelt. Hierbei wirdeine effektive Adresse einem wahlfrei zugänglichen Ueuadressierungsspeicher zugeführt, um eine physikalische Speicherstelle zugänglich zu machen, die eine entsprechende tatsächliche Adresse enthält, welche eine physikalische Speicherstelle in einem wahlfrei zugänglichen Hauptspeicher benennt. Die dem Neuadressierungsspeicher entnommene tat-

10 9 8 5 0/1651

sächliche Adresse wird in das Hauptspeicheradressenregister überführt, dann decodiert und schließlich der H uptspeicheranordming eingegeben, um die physikalische Speicherstelle zugänglich zu machen, die den ursprünglich adressierten Informationsblock enthält·

Um effektive Adressen in tatsächliche Adressen umzuwandeln, ist es bei Datenverarbeitungsanlagen mit wahlfrei zugänglichen Haupt- und Heuadressierungsspeichern daher bis jetzt erforderlioh, erstens die effektive Adresse mit Hilfe des Betriebsprogramms zu erzeugen, zweitens mindestens einen * Teil dieser effektiven Adresse dem Speicheradressenregister des wahlfrei zugänglichen Neuadressierungsspeichers zuzuführen, drittens die effektiv« Adresse zu decodieren, viertens eine Speicherstelle in dem Neuadressierungsspeicher zugänglich zu machen, damit eine tatsächliche Hauptspeicheradresse ausgegeben wird, fünftens diese tatsächliche Adresse zu dem Hauptspeicheradressenregister zu übermitteln, sehhstens diesetatsächliche Adresse zu decodieren und siebtens die adressierte Speicherstell zugänglich zu machen, damit die Information dieser Speiehersteile entnommen oder eingegeben werden kann.

Da bereits Datenverarbeitungsanlagen in Betrieb sind, die von mehreren Benutzern gleichzeitig benutzt werden können, wird zugelassen, daß Programme mehr Informationsblöcke adressieren, als gleichzeitig physikalischen Speicherstellen zugeordnet werden können. Hierbei identifizieren die Programme den adressierten Informationsblock mit Hilfe einer effektiven (symbolischen) Adresse, und es stellt sich die Aufgabe, die effektive Adresse dynamisch in eine tatsächliche Adresse umzuwandeln. Die Anwendung des direkten Umwandlungsverfahrens unter Benutzung einer Tabelle zum Ableiten der tatsächlichen Adresse, die der effektiven Adresse des Programms entspricht, erfordert die Benutzung eines eehr großen und daher kost-

spieligen Umwandlungsspeichers. Bei manchen bekannten Anlagen wird daher ein assoziativer Speicher benutzt, um die tatsächlichen Adressen zu ermitteln, die den effektiven Adressen entsprechen.

Die Benutzung eines assoziativen Speichers zum Umwandeln effektiver Adressen in tatsächliche Adressen bei den Adressenumwandlungseinrichtungen erfolgt vollständig analog zu der Umwandlung effektiver Adressen in tatsächliche Adressen bei den weiter oben erwähnten, mit Pufferspeichern arbeitenden Datenverarbeitungsanlagen.

Obwohl die Vorgänge zum Umwandeln effektiver Adressen in tatsächliche Adresseu bei mit Puffern arbeitenden Einrichtungen und bei Umwandlungseinrichtungen einander analog sind, liegen die beiden Umwandlungsverfahren nicht auf einer einzigen Ebene der Umwandlung effektiver Adressen in tatsächliche Adressen, da die Zuteilung physikalischer Speicherstellen bei Pufferspeichern auf dynamische Weise im Rahmen der Programmdurchführung bei beiden Arten von Einrichtungen bewirkt wird« .

Zwar gibt es natürlich noch andere Kombinationen von Speichern bei Datenverarbeitungsanlagen, doch handelt es sich bei den vorstehend beschriebenen Kombinationen um typische Beispiele. Bei diesen Beispielen ist die Arbeitsgeschwindigkeit der Dctenverarbeitungsanlage eine Funktion der Geschwindigkeit, mit der eine Adressierte Information zugänglich gemacht werden kann, wobei diese Geschwindigkeit wiederum eine Funktion der Wechselwirkung zwischen den verschiedenen Speichern ist, wie es aus der Anzahl der weiter oben aufgeführten ArbfcitsEChritte ersichtlich ist. B^i allen bekannten, in Wechselwirkung miteinander tretenden Speichern, von denen manche als assoziative Speicher ausgebildet sein können, sind unnötigerweise überflüssige Funktionen vorgesehen, die zu einer Verringerung der Arbeitsgeschwindigkeit und einer

109850/1651

Erhöhung der Anlagekosten führen.

!Ferner sind die bis Jetzt bekannten Anlagen mit assoziativen Speichern und wahlfrei zugänglichen Speichern insbesondere dann, wenn die letzteren Speicher ein großes Fassungsvermögen haben, so ausgebildet, daß sie unabhängig gesteuert und physikalisch voneinander getrennt sind. Schließlich ermöglichen es die bis jetzt bekannten Speieheranordnungen nicht, wahlfrei zugängliche Speicher auf zweckmäßige Weise mit assoziativen Speichern zu kombinieren.

Im Gegensatz zu dem vorstehend geschilderten Stand der

Technik sieht die Erfindung nunmehr eine Verbundspeicheranordnung vor, bei der eine mit wahlfreiem Zugriff arbeitende Anordnung als Bestandteil der Zugriffsmittel eine assoziative Anordnung umfaßt. Ein Informationsblock, derin der wahlfrei zugänglichen Anordnung des Verbundspeichers enthalten ist, wird dadurch zugänglich gemacht, daß auf direkte Weise die wahlfrei zugänglichen Speicherstellen der Anordnung eingeschaltet werden, welche den adressierten Informationsblocg enthalten. Dieser direkte Einschaltvorgang wird dadurch bewirkt, daß in dem assoziativ arbeitenden Teil des Verbundspeichers eine Übereinstimmung zwischen einer den asdressierten Informationsblock identifizierenden effektiven Adresse und einem assoziativen Wärt in Speicherstellen der assozia-* tiven Anordnung auftritt, welche direkt den wahlfrei zugänglichen Speicherstellen entsprechen, die den adressierten Informationsblock enthalten.

Gemäß einem Merkmal der Erfindung sind die wahlfrei zugängliche Anordnung und die assoziativ arbeitenden Teile des Verbundspeichers bei einer Ausführungsform mit einer gemeinsamen Steuerung versehen, und sie sind physikalisch zu einem einzigen monolithischen Baustein vereinigt, so daß eine zweckmäßige und wirtschaftliche Speicherkonstruktion ergibt. Bei dieser Speicherkonstruktion sind die wahlfrei zugänglichen

109850/1651

Zellen der Anordnung und die Zellen der assoziativen Anordnung direkt gekoppelt und vollständig kompatibel.

Bei einer Ausführungsform der Erfindung umfaßt die Datenverarbeitungsanlage einen Pufferspeicher zum Speichern einer begrenzten Anzahl von Informationsblöcken und einen Hauptspeicher zum Speichern einer relativ großen Zahl von Informationsblöcken. Der Pufferspeicher ist als Verbundspeicher ausgebildet, d.h. seine Zugriffsmittel umfassen eine assoziative Anordnung, die direkt mit einer wahlfrei zugänglichen Anordnung verbunden ist. Der assoziativ arbeitende Teil des Pufferspeichers speichert assoziative Wörter, die mindestens einem Teil der effektiven Adressen von Informationsblöcken entsprechen, die jeweils in dem wahfrei zugänglichen Teil des Pufferspeichers enthalten sind. Wenn die Datenverarbeitungsanlage eine effektive Adresse erzeugt, wird mindestens ein Teil dieser effektiven Adresse der assoziativen Anordnung zugeleitet, die einen Parallelvergleich mit allen assoziativen Wärtern durchführt, und wenn eine Übereinstimmung festgestellt wird, schaltet die assoziative Anordnung direkt Speicherstellen der wahlfrei zugänglichen Anordnungein, um hierdurch den adressierten Informationsblock zugänglich zu machen. Wenn keine Entsprechung festgestellt wird, wird der adressierte Informationsblock in dem Hauptspeicher zugänglich gemacht.

Bei einer anderen Ausführungsform der Erfindung wird die Ueuadressierung der Informationen innerhalb einer Datenverarbeitungsanlage mit Hilfe eines Hauptspeichers durchgeführt, der als Verbundspeicher ausgebildet ist. Während des Betriebs speichert die assoziative Anordnung des Verbundhauptspeichers Wörter, die mindestens einem Teil der effektiven Adressen entsprechen, welche den Informationsblöcken zugeordnet sind, die in dem wahlfrei zugänglichen Teil des Verbundhauptspeichers enthalten sind. Wenn in der Datenverarbeitungsanlage eine effektive Adresse erzeugt wird, wird mindestens

109850/1651

- ίο -

ein Teil der effektiven Adresse der assoziativen Anordnung zugeführt, die auf direktem Wege einen Informationsblock in der wahlfrei zugänglichen Anordnung zugänglich macht, bezüglich dessen eine Übereinstimmung festgestellt wird·

Bei diesen Ausführungsformen der Erfindung brauchen nur die nachstehend aufgeführten Schritte durchgeführt zu werden, um einer Datenverarbeitungsanlage einen Informationsblock zugänglich zu machen: Erstens wird die effektive Adresse der Anlage erzeugt, zweitens wird diese effektive Adresse der W assoziativen Anordnung des V rbundspeichers zugeführt, und drittens wird auf assiziative Weiöe mindestens ein Teil der effektiven Adresse verglichen, wodurch auf direktem Wege ein Informationsblock in der wahlfrei zugänglichen Anmrdnung es Verbundspeichers zugänglich gemacht wird, wenn in der assoziativen Anordnung eine Übereinstimmung gefunden wird·

Gemäß einem weiteren li-ierkmal sieht die Erfindung eine Datenverarbeitungsanlage vor, die einen ersten Verbundspeicher, z.B. einen Verbundpufferspeicher, und einen zweiten Verbundspeicher, z.B. einen Verbundhauptspeicher, umfaßt. Der rste Verbundspeicher umfaßt eine erste assoziative Anordt nung als Zugriff mittel für die wahlfrei zugängliche Anordnung. Auf ähnliche Weise umfaßt der zweite Verbundspeicher eine zweite assoziative Anordnung als Bestandteil der Zugriffsmittel für die wahlfrei zugängliche Anordnung. Der erste und der zweite Verbundspeicher bilden zusammen eine Speicherkonstruktion, die auf zweckmäßige Weise ermöglicht, die weiter oben beschriebenen Puffer- und Heuadressierungsfunktionen durchzuführen. Hierbei sind Steuermittel vorgesehen, um mindestens einen Teil der effektiven Adresse der Anlage zuerst dem ersten Verbundspeicher zuzuführen, um auf direktem Wege einen darin enthaltenen Informationsblock zugänglich zu machen, wenn in der ersten assoziativen Anordnung eine "Übereinstimmung auftritt. Ergibt sich in der ersten assoziativen Anordnung

109850/1651

keine Übereinstimmung, kommen Steuermittel zur Wirkung, um mindestens einen Teil der effektiven Adresse der Anlage dem zweiten Verbundspeicher zuzuführen, um auf direktem Wege einen in dem zweiten Verbundspeicher enthaltenen Informationsblock zugänglich zu machen. Bei diesem in dem zweiten Verbundspeicher zugänglich gemachten Informationsblock handelt essich um den durch die effektive Adresse der Anlage identifizierten Införmationsblock, der in dem ersten Verbundspeicher nicht aufgefunden wurde.

Fernersind bei der Datenverarbeitungsanlage mit einem ersten und einem zweiten Verbundspeicher Einrichtungen vorgesehen, die dazu dienen, erstens die effektive Adresse eines Informationsblocks, der in dem zweiten Verbundspeicher zugänglich gemacht wurde, einer assoziativen Wortspeicherstelle im assoziativen Teil des ersten Verbundspeichers zuzuführen und zweitens den in dem zweiten Verbundspeicher zugänglich gemachten Informationsblock wahlfrei zugänglichen Speicherstellungen des ersten Verbundspeicher.- zuzuführen, welche den assoziativen Wortspeicherstellen entsprechen, zu denen die effektive Adresse des Informationsblocks übermittelt wurde. Mit Hilfe dieser Übermittlungsvorgänge wird der erste Verbundspeicher stets auf den neuesten Stand gebracht, so daß er Jeweils den neuesten zugänglich gemachten Informationsblock enthält.

Weiterhin sind bei der Anlage mit einem ersten und einem zweiten Verbundspeicher Einrichtungen vorgesehen, die dazu dienen, effektive Adressen zu assoziativen Wortspeicherstellen des assoziativen Teil? des zweiten Verbundspeichers zu übermitteln, um so die Informationsbiöcke zu identifizieren, die sich jeweils in physikalischen Speichersteilen der wahlfrei zugänglichen Teile des zweiten Verbundspeichers befinden.

Gemäß einem weiteren Merkmal der Erfindung sind K Verbundspeicherstufen oder Ebenen miteinander verschachtelt. Die

109850/165 1

effektive Adresse versucht zunächst, einen adressierten Informationsblock in einem ersten Verbundspeiclier zu erfassen bzw. zugänglich, zu machen. Wenn die effektive Adresse nicht bewirkt, daß in dem ersten Verbundspeicher ein Informations« block zugänglich gemacht wird, versucht die effektive Adresse, den adressierten Informationsblock in einem zweiten Verbundspeicher zugänglich zu machen. Wenn der zweite Verbundspeicher den adressierten Informationsblock nicht enthält, versucht die effektive Adrsse entsprechend, einen dritten bzw. einen weiteren Verbundspeicher zugänglich zu machen, bis der adressierte Informationsblock erfaßt wird. In der schon beschriebenen Weise kann jeder Verbundspeicher eines tieferen Ranges, bei dem der adressierte Informationsblock nicht zugänglich wird, mit dem adressierten Informationsblock auf den neuesten Stand gebracht werden, wenn er danach in einem Verbundspeicher einer höheren Rangstufeaufgefunden wird. Man kann jeden bekannten Austauschalgoi?ithmus anwenden, um die Verbundspeicher der unteren Hangstufen auf den neuesten Stand zu bringen.

Ferner sieht die Erfindung Speicherrangordnungen bei einer Einrichtung vor, die einen Steuerspeicherteil und einen Datenspeicherteil umfaßt, und bei welcher mindestens der Steuerspeicherteil mehrere Stufen aufweist und miteinander verschachtelte Verbundspeicher umfassen kann.

Gemäß einem weiteren Merkmal sieht die Erfindung eine Speicherrangordnung mit drei oder mehr Speicherstufen vor, bei welcher die Größe der Informationsblöcke, die zwischen der zweiten und der dritten Stufe übermittelt werden, um das 2- bis 8-fache größer ist als die Blockgröße für Übertragungen zwischen der ersten und der zweiten Stufe, undwobei einer oder mehrere der Speicher als Verbundspeicher ausgebildet sein können.

Die E findung und vorteilhafte Einzelheiten der Erfin-

T*

dung werden im folgenden an Hand schematischer Zeichnungen an Ausführungsbeispielen näher erläutert.

109850/1651

Jig. 1 zeigt in einem Blockschaltbild eine grundsätzliche Ausführungsform eines erfindungsgemäßen Verbundspeichers, bei dem eine assoziative Anordnung direkt mit einer wahlfrei zugänglichen Anordnung gekoppelt ist.

Pig. 2 zeigt weitere Einzelheiten des Verbundspeichers nach Pig. 1 mit direkt gekoppelten assoziativen und wahlfrei zugänglichen Anordnungen.

Pig. 3 veranschaulicht schematisch die assoziative Speicherung eines Wortes mit Hilfe einer Einrichtung, die eine typische assoziative Speicherzelle umfaßt, welche direkt mit einer wahlfrei zugänglichen Anordnung gekoppelt ist, die eine typische wahlfrei zugängliche Speicherzelle umfaßt.

Pig. #■ zeigt in einem Biockschaubild einen Verbundspeicher ähnlich dem Speicher nach Pig. 1, der als Pufferspeicher ausgebildet ist, wobei die Anordnung einen auf bekannte Weise ausgebildeten Hauptspeicher als Hilfsspeicher umfaßt.

Pig. 5 ist ein Pließbild, das die aufeinander folgenden logischen Arb'e its schritte und die zeitabhängige Steuerung der Pufferschaltung nach Pig. 4- veranschaulicht.

Pig. 6 zeigt schematisch einen Verbundspeicher, der als Umwandlungsspeicher zum Neuadressieren von Programmen benutzt wird.

Pig© 7 veranschaulicht eine Verbundspeicheranordnung mit K miteinander verschachtelten Stufen.

Pig. 8 veranschaulicht den logischen Pluß und die zeitabhängige Steuerung der verschachtelten Verbundspeicheranordnung nach Pig. 7·

Pig. 9 zeigt eine Informationsverarbeitungseinrichtung mit einem Datenteil und einem Steuerteil, wobei eine Rangordnung von Steuerspeichern mit mehreren Stufen vorgesehen ist·

109850/16 51

Gemäß Fig. 1 umfaßt ein erfindungsgemäßer Verbundspeicher eine direkt mit einer assoaiativen Anordnung 2 verbundene wahlfrei zugängliche Anordnung 1. Zwar kann man zum Herstellen der wahlfrei zugänglichen Anordnung und der assoziativen Anordnung die verschiedensten Verfahren, z.B. kryogen© Verfahren, anwenden oder Magnetkerne vorsehen, doch werden die genannten Anordnungen vorzugsweise als monolithische Halbleiterbauelemente ausgebildet.

Die wahlfrei zugängliche Anordnung 1 umfaßt Ii physikalische Speicherstellen zum Aufnehmen von N Informationsblöcken. Die Ausdrücke "Informationsblock:" und "Block" bezeich nen im folgenden jeweils eine bewegliche Speicherzolle für eine bestimmte Datenmenge, bei der es sich um Seiten, Abschnitte oder Datengruppen handeln kann, die sich ihrerseits aus Bits, Bytes, Ziffern oder Wörtern zusammensetzen können. Die wahlfrei zugängliche Anordnung 1 umfaßt gemäß Fig. 1 Informationsblöcke, die mit Block 1 usw. bis Block N bezeichnet sind.

In direkter Verbindung mit den physikalischen Speicherstellen der wahlfrei zugänglichen Anordnung 1 sind als Zugriff smittel die Wortspeicherstellen der assoziativen Anordnung 2 vorgesehen, die assoziative Wörterenthalten, welche in Fig. 1 mit Wort 1 usw. bis Wort N bezeichnet sind. Beispielsweise dient das assoziative Wort 1 dazu, den Block 2 zugänglich, zu machen. Während des Betriebs wirdein Teil der effektiven Adresse, d. h. das symbolische Identifizierungssignal, das durch die Datenverarbeitungsanlage erzeugt wird, über Eingangsleitungen 4- der monolithischen Assoziativen Halbleiteranordnung 2 zugeführt. Wenn eine Übereinstimmung zwischen einem der assoziativen Wörter und der in den Leitungen 4 erscheinenden effektiven Adresse festgestellt wird, wird die entsprechende Blockwählleitung von mehreren Blockwählleitungen 15 eingeschaltet, um den direkt damit verbundenen Informationsblock der monolithisclien, wahlfrei zugänglichen Halbleiteranordnung 1 zugänglich zu machen. Wenn der Informationsblock

109850/1651

zugänglich gemacht wird, "bewirkt dies, daß dem "betreffenden Block Daten eingegeben oder entnommen werden. Me zur Durchführung der genannten Operationen benötigten Steuersignale werden durch eine Steuereinrichtung 6 erzeugt. Um bestimmte, mit einem vollständigen Block entsprechende Teile bei der wahlfrei zugänglichen Anordnung 1 zu wählen, kann man auf eine noch zu erläuternde Weise die den unteren R: ngordnungen entsprechenden Teile der effektiven Adresse verwenden.

Fig. 2 zeigt im einzelnen einen Verbundspeicher, der den in Fig. 1 dargestellten ähnelt. Gemäß Fig. 2 umfaßt die wahlfrei zugängliche Anordnung 1 mehrere monolithische binäre Halbleiterspeicherelemente J. Diese Speicherelemente bilden eine Anordnung mit Reihen R(I,1} bis R(T,n), R(2,1) bis E(2,n) und R(m,1) bis R(m,n). Zwar handelt es sich bei einem typischen Element R(i,j) um ein einzelnes binäres Speicherelement, doch kann jedes dieser Elemente auch mehrere binäre Elemente repräsentieren, von denen mehrere binare Bits aufgenommen werden können.

Jede der Reihen von binären SpeichejELementen 3 kann durch zugehörige Zugriffsmittel 7(1)» 7(2) usw. bis 7(m) zugänglich gemacht werden. Da die Speicherelemente 3 bei einer bevorzugten Ausführungsform der Erfindung als monolithische Halbleiterbauelemente ausgebildet sind, umfassen die verschiedenen Zugriffsmittel 7 bei einer typischen Anordnung unter anderem Antriebsschaltungen zum Einschalten monolithischer Anordnungen.

Die Ausgänge der verschiedenen Zugriffsmittel 7 sind mit entsprechenden Reihenleitern 18(1), 18(2) usw. bis 18(m) verbunden, durch welche die binären Speicherelemente 3 der daran angeschlossenen Reihen eingeschaltet werden. Jedes der Z griffsmittel 7 zum Antreiben einer entsprechenden Reihe von binären Speicherelementen 3 wird, direkt durch ein Eingangssignal eingeschaltet, as derentsprechenden Leitung 15

10 9 8 5 0/1651

der assoziativen Anordnung 2 entnommen wird. Außerdem kann jedes der Zugriffsmittel 7 Eingangssignale entsprechend den den unteren Rangordnungen entsprechenden Bits einer effektiven Adresse übereine Verteilerleitung 34- aufnehmen; hierauf wird im folgenden näher eingegangen.

Gemäß Fig. 2 sind Lese- und Schreibleitungen 8 vorgesehen, die eine 0-Spaltenleitung 26 und eine 1-Spaltenleitung 25 umfassen, damit der wahlfrei zugänglichen Anordnung 1 Informationen eingegeben und entnommen werden können. Wenn ein Signal, das z.B. in der Blockwählleitung 15(1) erscheint, die

P Zugriffsmittel 7(1) einschaltet, wird die Reihe von Speicherelementen K(IjI) bis R(1,n) oder ein Teil dieser Reihe entsprechend den den unteren Rangordnungen entsprechenden Eingängssignale zugänglich gemacht, die über die Verteilerleitung 34 zugeführt werden. Dieser Zugriff bewirkt bei einem Lesevorgang, daß der einer 1 bzw. einer 0 entsprechende Inhalt jedes SpeicheisLements 3 zu der entsprechenden Leitung 8 übermittelt wird. Entsprechend bewirkt das Einschalten der Zugriffsmittel 7(2) durch die Blockwählleitung 15(2), daß in der zugehörigen Leitung 8 ein Signal erscheint, das den 1- oder 0-Zustand jedes der binären Speicherelemente J in den Reihen R(2,1) bis R(2,n) oder in einem Teil der Reihen anzeigt.

Im Falle eines Zugriffs zum Eingeben von Informationen in die wahlfrei zugängliche Anordnung 1 werden die betreffenden 1- und 0-Eingangssignale allen Leitungen 8 zugeführt, so daß alle Speicherelemente 3 der Anordnung diese Eingangssignale empfangen. Das Einschalten gewählter Zugriffsmittel 7 gleichzeitig mit dem Einschalten der Leitungen 8 bewirkt, daß die Eingangsinformationen in einer entsprechenden Reihe von Elementen 5 ader einem Teil einer solchen Reihe gespeichert werden.

Gemäß der Erfindung werden die verschiedenen Zugrifi'smittel 7 der wahlfrei zugänglichen Anordnung 1 direkt durch

109850/1651

eine der Blocfcroählleitungen 15 von der assoziativen Anordnung 2 aus eingeschaltet, die mehrere binäre Speicherelemente 11 umfaßt. Die Speicherelemente 11 sind am zweckmäßigsten als monolithische assoziative Halbleiterspeicherzellen ausgebildet, die nicht nur zum Zweck des Schreibens oder Lesens zugänglich gemacht werden können, sondern die auch innerhalb jeder Zelle ■ einen Vergleich durchführen .können. Hierbei wird der Inhalt der betreffenden Zelle mit einem Eingangssignal verglichen, das den Spaltenleitungen 25 und 24 über die Leitungen 4 zugeführt werden kann. . '

Die Speicherelemente 11 bilden eine Anordnung mit mehreren Reihen A(1,1) bis A(1,n) bzw. A(2,1) bis A(2,n) bzw. A(m,1) bis A(m,n). Jedes Speicherelement 11 in jeder Reihe ist mit einer zugehörigen Übereinstimmunhs-Identifizierungsleitung 14 verbunden. Jede dieser Identifizierungsleitungen ist über zugehörige Verbindungsmittel 16 an entsprechende Zugriffsmittel 7 einer Reihe der wahlfrei zugänglichen Anordnung 1 angeschlossen. Jedes der Verbindungsmittel 16 kann nur einen Leiter umfassen oder aber SpeichejsLemente wie Triggerschaltungen, wahlweise betätigbare Elemente wie Gatter oder elektrische Anpassungsschaltungen, z.B. mit Phasenteilung arbeitende Pufferschaltungen. Die verschiedenen Verbindungsmittel 16 haben die Aufgabe, die angeschlossenen Zu-. griffsmittel 7 beim Einschalten einer entsprechenden Übereinstimmungs-Identifizierungsleitung 14 direkt einzuschalten.

Bed der assoziativen Anordnung 2 dienen die Spaltenleitungen 25 dazu, festzustellen, ob die angeschlossenen Speicherelemente 11 eine 0 enthalten oder nicht, entsprechdnd dienen die Spaltenleitungen 24 dazu, festzustellen, ob die angeschlossenen Speicherelemente 11 eine 1 enthalten öder nicht. Beim normalen Betrieb wird bei jeder Spalte von Speicherelementen 11 in jedem Zeitpunkt jeweils nur eine der Leitungen 25 und 24 eingeschaltet. Zwar sind im vorliegenden Pail zwei

10 9 8 5 0/1651

Leitungen 23 und 24 vorgesehen, doch kann man bei der Anordnung 2 auch Elemente verwenden, bei denen jeweils nur eine Leitung benötigt wird. Beim normalen Betrieb werden gewöhnlich zusätzlich Übereinstimmungs-Identifizierungsleitungen 14 als "Nichtübereinstiinmung^ll-Leitungen benutzt.

Wenn irgendwelche Speicherelemente 11 in einer beliebigen Eeihe keine 0 enthalten, während die Spaltenleitungen eingeschaltet sind, oder wenn sie keine 1 enthalten, während die Spaltenleitungen 24- eingeschaltet sind, lassen die Spei-P cherelemente ein'Mchtübereinstimmungssignal in der betreffenden Übereinstimmungs-Identifizierungsleitung 14 erscheinen. Wenn irgendwelche Speicherelemente 11 einer Etihe keine 1 bzw. keine 0 enthalten, wasjeweils den über die Leitungen 4 zugeführten Eingangssignalen entspricht, erscheint in der ijbereinstiinmungs-ldentifizierungsleitung 14 ein Nichtübereinstimmungssignal, das dann z.B. in den Verbindungsmittelη 16 umgekehrt werden kann, um den angeschlossenen Zugriffsmitteln 7 der wahlfrei zugänglichen Anordnung 1 direkt eine Übereinstimmung anzuzeigen.

Pig. 3 zeigt ein typisches assoziatives Wort A(1,1) t bis A(1,n), das sich aus-assoziativen Elementen zusammensetzt und direkt mit einem Block E(1,1) bis E(1,n) aus Elementen 3 einer wahlfrei zugänglichen Anordnung verbunden ist. Die Elemente 11 sind als monolithische bistabile Ealbleiterspeicherzellen ausgebildet. Genauer gesagt umfassen die KLemente 11 Mehremittertransistoren 78 und 98, die in Pig. 3 bezüglich des Elements A(1,1) in einzelnen dargestellt sind. Das Element A(1,1) läßt ein Signal in der Übereinstimmungs-Identifizierungsleitung 14(1) erscheinen, wenn der Transistor 79 ein Ausgangssignal in der Leitung 81 erscheinen läßt. In der Leitung 81 erscheint ein Ausgangssignal, wenn der Transistor 79 eine 1 enthält, während die O-Bit-Leitung 23 eingeschaltet ist. Mit anderen Worten, wenn das Eingangssignal in der Leitung 23 eine 0 ist und der Transistor 79 eine 1

109850/1651

enthält, erscheint in der Übereinstiimungs-Identifizierungsleitungein Nichtübereinstimmungssignal. Wenn die Leitung 24 eingeschaltet ist, erscheint entsprechend ein Nichtübereinstimmungssignal in der tibereinstimmungs-Identifizierungsleitung 14(1) über die Ausgangsleitung 80, wenn der (transistor 78 eine 0 enthält» Enthalten die Transistoren 78 und 79 eine 0 "bzw, eine 1, bewirkt das Einschalten der Leitung 23 oder der Leitung 24 nicht, daß in der Leitung 14(1) ein Ausgangssignal erscheint.

Wenn die 1- oder O-Signale gespeichert werden sollen, die gemäß Fig. 3 in den Leitungen 23 und 24 erscheinen, z.B. beim Speichern einer effektiven Adresse in einer Wortspeicherstelle der assoziativen Anordnung 2 nach Fig. 2, wird die Leitung 56(1) der Wortwählleitungen 56 eingeschaltet. Wird die Leitung56(1) eingeschaltet, während in der Leitung 23 eine 0 und in der Leitung 24 eine 1 erscheint, werden in den Transistoren 79 und 78 eine 0 bzw. eine 1 gespeichert. Entsprechend bewirkt das Einschalten der Leitung 56(1) dann, wenn in der Leitung 23 eine 1 und in der Leitung 24 eine 0 erscheint, daß in den Transistoren 79 und 78 eine 1 bzw. eine 0 gespeichert wird.

Gemäß Fig. 3 sind Verbindungsmittel 16 an die "Obere instimmungs-Identifizierungsleitung 14(1) angeschlossen, wobei diese Leitung mit jedem derbinären Speicherelemente 11 innerhalb des Wortes A(1,1), A(1,2) usw. bis A(1,n) verbunden ist. Die Verbindungsmittel 16(1) umfassen eine auf bekannte Weise als monolithischer Halbleiterbaustein ausgebildete Verstärkungs- und Widerstandsanpassungsschaltungmit sich ergänzenden Schaltvorrichtungen 92 und 93 zum Nachweisen dedes in der Leitung 14(1) erscheinenden Nichtübereinstimmungssignals und zum Zuführen dieses Signals zu einer Leaning 17. Die Leitung 14(1) leitet bei einer Nichtübereinstimmungein Signal weiter, und infolgedessen wird die Leitung 17 bei einer Nichtübereinstimmung positiv und bei einer Übereinstimmung negativ.

109850/1651

Zusätzlich zu der Widerstandsanpassungs- und Kopplungsschal— tung umfassen die Verbindungsmittel 16(1) eine mit Phasenteilung arbeitende Pufferschaltung 57 mit einer Bingangsklemme 38, die an die Leitung 17 angeschlossen ist, sowie mit einer positiven Ausgangsklemme 39 und einer negativen Ausgangsklemme 40. Wenn die Leitung 17 und die Klemme 58 negativ sind, wodurch eine Übereinstimmung angezeigt wird, d.h. wobei keine Nichtübereinstimmung vorhanden ist, wird das an der Klemme 40 erscheinende Signal umgekehrt, während das an der Klemme 59 erscheinende Signal nicht umgekehrt wird. Die Pufferschal-" tung 37 umfaßt zwei sich ergänzende Schalttransistoren 41 und 42 sowie einen Transistor 45 mit zwei Emittern.

Das Ausgangssignal wird den Verbindungsmitteln 16(1) über eine an die Ausgangsklemme 40 angeschlossene Blockwählleitung 15(1) entnommen. In Fig. 1 und 2 ist eine Blockwähl leitung 15 dargestellt, die der Leitung 15(1) für Jedes assoziative Wort in der assoziativen Anordnung 2 und für Jeden Informationsblock in der wahlfrei zugänglichen Anordnung 1 analog ist.

Die Blockwählleitung 15(1) der Verbindungsmittel 16(1) ^ ist an Zugriffsmittel 7(1) angeschlossen, welche die Blockwählleitung 15(1) direkt mit den Reihenleitern 18(1) verbinden, die an die binären Speicherelemente 3 angeschlossen sind. Die in Fig. 3 gezeigten Speicherelemente. 3 entsprechen den Elementen 3 nach Fig. 1 und 2, und sie repräsentieren den Informationsblock R(1,1), E(1,2) usw. bis R(1,n).

Die Zugriffsmittel 7(1) können auf bekannte Weise ausgebildete monolithische Und-Gatter 82 mit je fünf Eingängen umfassen, die neben der Blockwählleitung 15(1) als Eingänge die den unteren Rangordnungen entsprechenden Wählleitungen 19 umfassen, welch letztere bei einer typischen Anordnung mit der einer niedrigen Rangordnung entsprechenden Verteilerleitung 54 über mit Phasenteilung arbeitende Pufferschaltungen 35 verbunden sind. Jede dieser Pufferschaltungen 55 ist von

10 9 8 5 0/1651

gleicher Konstruktion wie die Pufferschaltung 37 und umfaßt einen Eingang 38* sowie einen positiven Ausgang 39' und einen negativen Ausgang 40'. Den Eingängen 38 V der vier Pufferschaltungen 35, die in Pig. 3 mit B(3) bis B(6) bezeichnet sind, werden über die Verteilerleitung 34- die Adressenbits 3, 4, 5 und 6 zugeführt. Es sei bemerkt, daß bei dem hier beschriebenen Ausführungsbeispiel die in der Verteilerleitung 34 erscheinenden Bits 0, 1 und 2 nicht verwendet werden.

Das als typisch zu betrachtende Und-G-atter 82(l,p) umfaßt gemäß Fig. 3 einen transistor mit fünf Emittern, denen die Eingangsleitung 15(1) und die Pufferleitungen 3-»4-, 5- und 6- zugeordnet sind. LasIInd-Gatter 82(1,p) bewirkt somit, daß seine Ausgangsleitung 47 eingeschaltet wird, wenn die zugeführten Adressenbits 3» 4-, 5 und 6 alle den Wert 0 haben. Entsprechend schaltet das Und-Gatter 82(p+1,gJ seine Ausgangsleitung 47' ein, wenn das Adressenbit 3 eine 1 ist, während die Adressenbits 4, 5 und 6 alle den Wert 0 haben, und das Und-Gatter 82(r,n) schaltet seine Ausgangsleitung 47" ein, wenn die Adressenbits 3, 4, 5 und 6 alle den Wert 1 haben.

Die Ausgangsleitung 47 des Und-Gatters 82(1,p) ist als Eingangsleitung mit einem Verstärker 48 verbunden, der als typisches Beispiel in Pig. 3 im einzelnen dargestellt ist. Der Verstärker 48 umfaßt einen Doppelemittertransistor 49, dessen einer Emitter mit dereiner niedrigen Rangordnung entsprechenden Reihenleitung 20 der Reihenleitungen 18(1) verbunden ist, während der andere Emitter über einen Transistor 22 an die einer niedrigen Rangordnung entsprechende Reihenltitung 21 der lceihenleitungen 18(1) angeschlossen ist. Die Reihenleitungen 20 und 21 sind direkt mit jeder der Zellen R(1,1) bis ii.(1,p) der wahlfrei zugänglichen Anordnung 3 verbunden, .ü-ntsprechend führen die einer niedrigen Rangordnung entsprechenden Leitungen 27 und 28 zu den Zellen R(1,p+1)

10 9 8 5 0/1651

bis B(I, q), während die Leitungen 29 und 30 zu den Zellen E(I,r) bis R(1,n) führen.

Bei dem hier gewählten typischen Ausführungsbeispiel umfaßt die wahlfrei zugängliche Anordnung 1 nach Fig. 2 in dem Block E(1,1) bis E(1,n) 128 Bits, d.h. η ist gleich 128. Gemäß Fig. 3 ist dieser Informationsblock in 16 Bytes E(1,1) bis E(1,p), R(1,p+1) bis B(1,q) usw. bis R(I,r) bis E(I,n) unterteilt. Nimmt man an, daß jedes Byte acht Bits umfaßt, ist ρ gleich.8, q. gleich 16 und r gleich 121.

Bei der bevorzugten Ausführungsform sind die Zellen 3 der wahlfrei zugänglichen Anordnung ähnlich wie die Zellen der assoziativen Anordnung als monolithische Halbleiterbauelemente ausgebildet. In Fig. 3 ist als Beispiel die Zelle £(1,1.) im einzelnen dargestellt. Diese Zelle umfaßt bistabile Doppelemittertransistoren 58 und 59· Ein Emitter des Transistors 58 ist mit der 1-Leitung 25 der Lese- und Schreibleitungen 8 verbunden, während der andere Emitter an die einer niedrigen Größenordnung entsprechende Ecihenleitung angeschlossen ist. Entsprechend ist ein Emitter des Transistors 59 niit der O-Leitung 26 der Lese- und Schreibleitungen 8 verbunden, während der andere Emitter an die einer P niedrigen Größenordnung entsprechende Leitung 21 angeschlossen ist.

Der Zugriff zu der Zelle E(I,1) zum Lesen erfolgt durch das Einschalten der einer niedrigen Rangordnung entsprechenden Leitungen 20 und 21, das bewirkt, daß ein Signal in der Leitung 25 erscheint, wenn in dem Transistor 58 eine 0 und in dem Transistor 59 eine 1 gespeichert ist, bzw. wobei ein Signal in der Leitung 26 erscheint, wenn der Transistor 58 eine 1 und der Transistor" 59 eine 0 enthält.

Der Zugriff zu der Zelle E(1,1) zum Schreiben erfolgt durch Einschalten der Leitungen 20 und 21, während gleichzeitig die Leitung26 zum Eingeben einer 0 oder die Leitung

109850/1651

zum Eingeben einer 1 eingeschaltet wird.

Zwar umfassen die Zugrifi'smittel 7(1)» die als Beispiel für die Zugriffsmittel 7 nach Fig. 2 dargestellt sind, einer niedrigen Eangordnung entsprechende DecoÄierungsleitungen 19(1»p) als Beispiel für die Decodierungsleitühgen 19» dach könnten diese Decodierungsleitüngen auch fortgelassen werden, da der Zugriff zu einem Informationsblock in der wahlfrei zugänglichen Anordnung 1 nach Fig. 2 auch ausschließlich durch die assoziative Anordnung 2 gesteuert werden könnte. Eine solche Anordnung würde man beispielsweise erhalten, wenn man die Blockwählleitung 15(1) direktmit der Leitung 4-7 verbinden würde, welche die Eingangsleitung des Verstärkers 48 bildet.

Gemäß der vorstehenden Beschreiung sieht die Erfindung einen Vurbundspeicher vor, der eine wahlfrei zugängliche Anordnung umfaßt, welche direkt mit einer assiziativen Anord- . nung verbunden ist, so daß jeweils ein Block in der wahlfrei zugänglichen Anordnung zugänglich gemacht werden kann. Die assoziative Anordnung ist aus einem oder mehreren der folgenden Gründe als direkt mit der wahlfrei zugänglichen Anordnung verbunden zu betrachten. Ein der assoziativen Anordnung entnommenes Ubereinstimmungssignal macht es nicht erforderlich, eine tatsächliche Adresse der wahlfrei zugänglichen Anordnung zu erfassen und sie dann zu decodieren, sondern dieses Signal bewirkt,das Einschalten der physikalischen Speicherstellen in der wahlfrei zugänglichen Anordnung selbst. Ferner ist es nicht erforderlich, einen Zeitsteuerzyklus durchzuführen, nachdem in der assoziativen Anordnung eine Übereinstimmung festgestellt worden ist und bevor der Zugriff zu der wahlfrei zugänglichen Anordnung bewirkt wird. Wenn die Zellen der wahlfrei zugänglichen Anordnung und die Zellen der assoaiativen Anordnung unter Anwendung der gleichen Technik ausgebildet sind, ist es außerdem möglich, die betreffenden Zellen innerhalb der gleichen monolithischen Anordnung miteinander zu verbinden.

109850/1651

Pig. 4 zeigt einen erfindungsgemäßen Verbundspeicher 51, der eine assoziative Anordnung 2 und eine wahlfrei zugängliche Anordnung 1 nach Fig. 1 umfaßt. Der Verbundspeicher 51 umfaßt Lese- und Sclireibleitungen 8, die sich an die wahlfrei zugängliche Anordnung 1 anschließen und zu einem Pufferdatenspeicher 33 führen, der seinerseits durch eine Ausgangs-oder Verteilerleitung 70-mit der Verteilerleitung der Anlage verbunden ist. Die Eingangssignale werden der . assoziativen Anordnung 2 des Verbundspeichers 51 über Eingangsleitungen 4 von einem Adressenregister 31 aus zugeführt, dem die Eingangssignale über eine Adressenleitung 77 der Anlage zugeführt werden.

Wenn die gepufferte Datörverarbeitungsanlage dem Adressenregister einen Satz von effektiven Adressenbits, z.B. die Bits O bis 19, zuführt, die einer nicht dargestellten Zentraleinheit entnommen werden, werden die höherstelligen Bits 19 bis 3 über die Leitungen 4 der assoziativen Anordnung 2 zugeführt. Die tief erstelligen Bits 2 bis O werden über die Verteilerleitung 34 der wahlfrei zugänglichen Anordnung 1 zugeführt, wo sie decodiert werden. Der gewählte Informationsblock wird durch das Einschalten einer der Blockwählleitungen ^ 15 bestimmt, das erfolgt, wenn die höherstelligen effektiven Adressenbits mit einem Inhalt der assoziativen Anordnung 2 übereinstimmen.

"Wenn die wahlfrei zugängliche Anordnung 1 zum Lesen zugänglich gemacht wird, wird der betreffende Teil des erfaßten Informationsblocks über die Leseleitungen 8 direkt dem Pufferdatenregister 33 eingegeben. Wenn die wahlfrei zugängliche Anordnung 1 zur Speicherung zugänglich gemacht wird, wird dieser Informationsblock dann an der zugänglich gemachten Speicherstelle über die Leitungen 8 von dem Kegister 33 aus gespeichert. Die Datenbreite der Verteilerleitung 8, des Pufferdatenregisters 33 und .er Eingangsverteilerleitung 76 kann vo© Konstrukteur natürlich nach Bedarf gewählt werden,

109850/1651

wobei man die Decodierung der tieferstelligen Bits und die Zahl er hierfür vorgesehenen Bits berücksichtigt.

Zusätzlich zu dem Verbundspeicher 51 umfaßt die Verbundspeicher- und Pufferspeicherdatenverarbeitungseinrichtung · nach Pig. 4 einen auf bekannte Weise ausgebildeten Hauptspeicher 68 mit einem auf bekannte Weise ausgebildeten D: tenspeicherregister 72 und einem Adressendecodierer 71 bekannter Art, die durch eine Verteilerleitung 46 mit dem Adressenregister 31 verbunden sind. Der Hauptspeicher 68 von bekannter Art kann natürlich ein oder mehrere weitere Adressenregister umfassen.

Ferner umfaßt die einrichtung nach Pig. 4 einen Fühler 86 für eine Nichtübereinstimmung, der anspricht, wenn nach dem Zuführen einer effektiven Adresse zu der assoziativen Anordnung 2 in keiner der tJbereinstimmungs-Identifizierungsleitungen 15 ein Signal auftritt. Bei dem Fühler 86 handelt es sich z.B. um eine Oder-Schaltung bekannter Art, die gegebenenfalls mit einer Ünd-Gatterschaltung oder einer anderen Gatterschaltung kombiniert ist, welcher ein Taktsignal von der Steuereinrichtung weg aus zugeführt wird. Der Fühler 86 zeigt in einem bestimmten Zeitpunkt an, daß in keiner der Leitungen 15 ein Signal erschienen ist. Wenn in den Leitungen 15 kein Signal auftritt, kommt der Fühler 86 zur Wirkung, um ein Getter 89 über eine Steuerleitung 88 zu öffnen, damit die effektive Adresse aus dem Adressenregister 31 zu dem Hauptspeicherdecodierer 71 übermittelt werden kann. Zwar ist gemäß Fig. 4 die Steuerleitung 88 an das Gatter 89 angeschlossen, doch kann diese Steuerleitung auch, auf bekannte Weise direkt mit dem Decodierer 71 verbunden sein, so daß sich die Verwendung des Gatters 89 erübrigt. Bei einer weiteren abgeänderten Anordnung kann die mit dem Fühler 86 verbundene Steuerleitung 88 als Steuerleitung an das Datenspeicherregister 72 oder das Sdressenregister 31 angeschlossen sein.

109850/1651

Weiterhin umfaßt die Einrichtung nach Fig. 4 Eingangsleitungen 56, die zu der assoziativen Anordnung 2 führen und benutzt werden, wenn Daten irgendwelchen Wortspeicherstellen der assoziativen Anordnung 2 eingegeben werden sollen. Das Eingeben von Daten in die assoziative Anordnung 2 sowie weitere ähnliche Funktionen der Einrichtung nach Fig. 4 werden durch eine Steuereinrichtung 6 bekannter Art gesteuert.

Fig. 5 veranschaulicht in einem Fließbild die Wirkungsweise der Einrichtung nach Fig. 4. Gemäß Fig. 5 besteht der erste Arbeitsschritt darin, daß die Zentraleinheit überdie Verteilerleitungen 77 <iem Adressenregister 31 nach Fig. 4 die effektoven Adressen, z.B. Bits 19 bis O, eines zugänglich zu machenden Informationsblocks eingibt. Das Einstellen des Adressenregisters 31 erfolgt an oder vor dem ersten Zykluspunkt einer Folge von Zykluspunkten. Danach werden beim nächsten Arbeitsschritt die höherwertigen Adressenbits 19 bis 3 eier assoziativen Anordnung 2 eingegeben, um zu ermitteln, ob sie mit einem der darin enthaltenen assoziativen Wörter O bis 127 übereinstimmen. Ergibt sich eine Übereinstimmung, besteht der nächste Schritt darin, daß die Lese--und Schreib- schaltung der wahlfrei zugänglichen Anordnung 1 dadurch betätigt wird, daß die entsprechende Blockwählleitung 15 eingeschaltet wird.

Dieses Einschalten einer Blockwählleitung ist vom Decodieren der niederwertigen Bits 2 bis O begleitet, damil; ein gewünschter Teil, z.B. ein Wort, des adressierten Infor-" mationsblocks gewählt wird. Wenn es sich um einen Lesevorgang handelt, bewirkt der Wähl Vorgang, daß der Informationsbloc oder ein Teil davon dem Pufferdatenregister 33 eingegeben wird, wo der Block bzw. der Teil während desnächsten Zykluspunktes bzw. davor festgehalten wird. Hierauf wird während des nächsten oder einesfolgenden Zyklus der Teil eines Informatignsblocks ausdem Pufferdatenregister 33 über die

109850/1651

Verteilerleitungen 70 und die Verteilerleitungen 75 der Anlage der Zentraleinheit oder anderen Punkten innerhalb der Anlage zugeführt.

Wenn der Zugriff dazu dient, der wahlfrei zugänglichen Anordnung 1 Informationen einzugeben, ist der in Fig. 5 genannte Wortwählschritt ein Wortschreibschritt, und die in Frage kommende zu speichernde Information wirdder wahlfrei zugänglichen Anordnung normalerweise von dem Pufferdatenregister 33 aus zugeführt, das gemäß Fig. 4· über die Verteilerleitungen 76 gespeist wird. Die Verteilerleitungen 76 ist bei einer typischen Anordnung als Eingangsleitung an die Vi-lfachleitung 75 angeschlossen und mit dem Pufferdatenregister 33 verbunden; allifarnativ ist sie gemäß Fig. 4· direkt mit den Lese- und Schreibleitungen 8 der wahlfrei zugänglichen Anordnung 1 verbunden.

Fig. 6 zeigt einen Transformationsverbundspeicher mit einer assoziativen Anordnung 102 und einer wahlfrei zugänglichen Anordnung 101. Bei einer Ausführungsform umfaßt die wahlfrei zugängliche Anordnung 101 ein Ausgangsdatenregister 133» dem über eine Vielfachleitung 146 eine tatsächliche Adresse entnommen werden kann, die durch das Umwandeln einer über die Vielfachleitung 104- zugeführten effektiven Adresse entstanden ist. Die Vielfachleitung 104- bildet den Eingang der assoziativen Anordnung 102 und ist bei einer typischen Konstruktion an das Adressenregister 31 nach Fig. 4- angeschlossen, bei dem die Vielfachleitung 4- dann mit der Vielfachleitung 104- verbunden sein würde. Bei dieser Ausführungsform wird von einer Adres senvi elfachl e itung für tieferwertige Signale und einer entsprechenden Teilwahl innerhalb der betreffenden Eeihe der Anordnung 101 kein Gebrauch gemacht. Das Datenregister 133 ist zusätzlich mit einem Steuereingang 188 versehen, der bei einer typischen Anordnung an den in Fig. 4- gezeigten Fühler 86 für eine Nichtübereinstimmung angeschlossen sein kann.

109850/1651

Wenn der Verbundspeicher nach Fig· 6 in Verbindung mit der Einrichtung nach Fig. 4 benutzt wird, wird die transformierte Adresse aus dem Datenregister 155 dem Hauptspeicherdecodierer 71 nach Fig· 4 immer dann zugeführt, wenn ein in der Leitung 88 erscheinendes Steuersignal anzeigt, daß bei der assoziativen Anordnung 2 eine Nichtübereinstimmung festgestellt worden ist. Danach bewirkt gemäß Fig. 6 das in der mit der Leitung 88 verbundenen Leitung 188 erscheinende Signal, daß die transformierte Adresse im Datenregister 133 durch den Decodierer 71 über die an das Gatter 89 angeschlossene Vielfachleitung 146 decodiert wird, um den Zugriff zu dem adressierten Informationsblock aus dem Hauptspeicher 68 zu ermöglichen· Dann wird der zugänglich gemachte Informationsblock der wahlfrei zugänglichen Anordnung 1 eingegeben, und die in dem 4dressenregister 31 enthaltene effektive Adresse wird der entsprechenden Wortspeicherstelle der assoziativen Anordnung 2 eingegeben·

Zwar wurde der Transformationsspeicher nach Fig. 6 in Verbindung mit der Pufferverbundspeicheranordnung nafch Fig. beschrieben, doch sei bemerkt, daß man den Transformationsverbundspeicher nach Fig· 6 auch allein bei einer Einrichtung nach Fig. 4 verwenden kann, wenn man den Pufferverbundspeicher 51 fortläßt. Wird nur der Transformationsspeicher nach Fig. verwendet, wird das in der Leitung 188 erscheinende Steuersignal natürlich nicht dem Fühler 86 für eine Nichtübereinstimmung, sondern einer unabhängigen Quelle, z.B. der Steuereinheit 6, entnommen.

Alternativ kann man den Verbundspeicher nach Fig. 6 auch allein als den Hauptspeicher 68 der Anordnung nach Fig* 4 verwenden. In diesem Fall übt der Verbundspeicher die Funktion der Adressentransformation bzw. der Neuadressierung deeProgramms durch, wobei dieser Speicher selbst den Hauptspeicher bildet. Die Vielfachleitungen 104 und 134 nach Fig;

109850/1651

dienen als Eingangeleitungen für die assoziative Anordnung 102 bzw. die wahlfrei zugängliche Anordnung 101, und die Signale werden bei einer typischen Ausführungsform dem Adressenregister 51 nach Hg. 4 entnommen» wobei die Vielfachleitung 4 und die Vielfachleitung 54 an die Vielfachleitung 104 bzw. die Vielfachleitung.-154 angeschlossen sind. Das Datenregister 153 ist mit der Vielfachdatenleitung 75 der Anlage über eine Eingangsvielfachleitung 147 und ei&e Ausgangsvielfachleitung 146 verbunden, so daß es das Datenspeicherregister 72 und die zugehörige Vielfachleitung 75 nach Fig. 4 ersetzt. Bei dieser Ausführungsform ist der Pufferverbundspeicher 51 nach Fig« 4 fortgelaeaen, und die Steuerleitung 188 wird durch die Steuereinheit 6 der Anlage gesteuert.

Es sei bemerkt, daß man mehrere Verbundspeicher der beschriebenen Art im Parallelbetrieb benutzen kann, um die gesamte Speicherkapazität zu erweitern, damit jede gewünschte Zahl von Wörtern gespeichert werden kann.

Pig. 7 zeigt mehrere Verbundspeicher 251(1), 251(2) usw. bis 251(n), die eine Verschachtelungsanordnung auti N Verbundspeichern bilden. Bei jedem dieser Verbundspeicher werden der zugehörigen assomiativen Anordnung AA die höfeerstelligen Bits der effektiven Adresse über eine höherstellige Adressenvielfachleitung 204 zugeführt« Entsprechend werden den wahlfrei zugänglichen Anordnungen EAA der verschiedenen Verbundspeicher 251 die tieftrstelligen Adressenbits über eine tieferstellige Adressenvielfachleitung 254 zugeführt. Die Adressenvielfachleitungen 204 und 254 sind an ein Adressenregister 251 angeschlossen, das dem Adressenregister 51 nach Fig. 4 entspricht.

Gemäß Fig. 7 umfaßt jede der wahlfrei zugänglichen Anordnungen EAA der Verbundspeicher ein zugehöriges Ausgangsdatenregister 235* Genauer gesagt umfaßt der Verbundspeicher 251(2) ein Ausgangsdatenregister 235(2) und der Verbundspeicher

109850/1651

- 50 -

241(K) ein Ausgangsdatenregister 253(N). Jedes der Datenregister 233 ist durch eine Ausgangsvielfachleitung 270 mit der Vielfachleitung 275 derAnlage verbunden. Außer den Ausgangsvielfachleitungen umfassen die wahlfrei zugänglichen Anordnungen BAA Eingangsvielfachleitungen 276, die gemäß Pig. 7 die Datenregister 233 speisen. Jede der assoziativen Anordnungen AA der Verbundspeicher umfaßt eine Nichtübereinstimmung s-Steuerleitung 288. Jeder der Verbundspeicher nach Pig. 7 entsprichtden vorstehend an Hand von Pig. 1, 2 und 4 beschriebenen Verbundspeichern. Auf ähnliche Weise umfassen die Punktionen de.r Verbundspeicher nach Pig. 7 die vorstehend an Hand von Pig. 4 und 5 beschriebene Pufferfunktion, und sie bewirken insgesamt die vorstehend an Hand von Pig. 6 beschriebene Transformationsfunktion.

Im folgenden wird die Wirkungsweise der verschachtelten Verbundspeicheranordnung nach Pig. 7 an Hand von Pig. 8 beschrieben, bei der es sich um ein logisches Pließbild und ein Zeitablaufdiagramm handelt. Gemäß Pig. 8 besteht dererste Schritt darin, daß dem Adressenregister 231 die effektive Adresse über die Vielfachleitung 277 der Anlage eingegeben wird, wobei diese Adresse der nicht dargestellten- Zentraleinheit entnommen wird· Die effektige Adresse befindet sich. an oder vor dem ersten Zykluspunkt in dem Adressenregister. Während des nächsten Zyklus wird die Adresse der assoziativen Anordnung AA(1) des tiefststelligen Verbundspeichers 251(1) eingegeben.

Der Verbundspeicher 251(1) durchläuft das gleiche Pufferarbeitsspiel, das an Hand von Pig. 5 beschrieben wurde. Gleichzeitig damit, daß die effektive Adresse zu dem Verbundspeicher 201 übermittelt wird, wird sie auch in den Vielfachluitungen 204 und 234 für jeden der höherstellugen Verbundspeicher 251(2) usw. bis 251(N) bereitgehalten. Die höher» stelligen Verbundspeicher werden jedoch erst betätigt, wenn während eines Pufferzyklus in der Leitung 288(1) ein Steuer-

10 9 8 5 0/1651

signal erscheint. .Wenn dies geschieht, schaltet diese Leitung ein Gatter 289(2) ein, damit die höherstelligen effektiven Adressenbits der assoziativen Anordnung AA2 des Verbundspeichers 251(2) eingegeben werden.

Wenn in dem Verbundspeicher 251(2) keine Übereinstimmung festgestellt wird, wird die Steuerleitung 288(2) eingeschaltet, um den naehsthöherstelligen Verbundspeicher zu betätigen. Wird in dem Verbundspeicher 251(2) eine übereinstimmungfestgestellt, wird der wahlfrei zugängliche Teil EAA(2) der Anordnung durch das Einschalten einer Blockwählleitung angetrieben, der die tieferstelligen Bits über die Vielfachleitung 234- zugeführt werden, um das betreff ende Wort zu wählön. Eine solche Wortwahl kann in der beschriebenen Weise sowohl zum Lesen als auch zum Schreiben durchgeführt werden. Wenn ein Lesevorgang gewählt wird, wird das erfaßte Wort dem Dctenregister DR(2) eingegeben. Wird die Information dem Register DR(2) an oder vor dem nächsten Zykluspunkt eingegeben, kann sie während des nächsten Zyklus über die Vielfachleitung 270(2) und die Vielfachleitung 275 der Anlage zu der Zentraleinheit oder anderen Funkten innerhalb der Anlage übermittelt werden. Wenn z.B. der adressierte Informationsblock in dem Verbunaepeicher 251(1) nicht gefunden wird, wird der erfaßte Informationsblock in dem Verbundspeicher 251(2) dem Verbundspeicher 251(1) über die Vielfachleitung 276(1) eingegeben und außerdem durch die Vielfachleitung zu der Zentraleinheit übermittelt.

Zwar kann es nur erforderlich sein, daß ein Informa,-tionsblock oder ein Wort oder Zyklus innerhalb eines Informationsblocks in der Verschachtelten Verbundspeicheranordnung nach Hg. 7 zugänglich gemacht wird, doch ist es häufig nach dem Aus- oder Eingeben eines Wortes während des Wortwahlschritts erwünscht, eine Erhöhung um eine Einheit durchzuführen, um Zugriff zum nächsten Wort oder Byte in einem Informationsblock zu erhalten. Eine Aufzeichnung darüber, welches Wort oder Byte des Satzes zugänglich gemacht wird, wird

109850/1651

in auf bekannte Weise ausgebildeten Speicheradressen- und Blockwortzählern hergestellt, die normalerweise Bestandteile der Steuereinheit 206 nach Fig. 7 bilden. Die Ergöhung um eine Einheit wird dadurch bewirkt, daß der Blockwortzähler weitergeschaltet wird, was bewirkt, daß der Verbundspeicher 251(2) erneut mit der auf den neuesten Stand gebrachten Adresse, z.B. mit auf den neuesten Stand gebrachten tieferstell igen Bits, betätigt wird, und daß dieser Vorgang fortgesetzt wird, bis das letzte Wort eines Blocks nachgewiesen wird, ζ·Β> bis das Zählergebnis des BlockwortZählers gleich Null ist.

Analog zum Einschalten der Leitung 288(1) mit einem Nichtübereinstimmungssignal wird in der Leitung 288(2) ein Nichtübereinstimmunssignal jedesmal dann erzeugt, wenn in der assoziativen Anordnung AA(2) des Verbundspeichers 251(2) keine Übereinstimmungfestgestellt wird. Das in der Leitung 288(2) erscheinende Signal führt die effektive Adresse dem nächsthöherstelligen Verbundspeicher zu, bei dem es sich in diesem Fell um den nicht dargestellten Verbundspeicher 251(5) handelt. Die Leitung 288(2) schaltet ein nicht dargestelltes Gatter 289(5) ein, das bezüglich des Verbundspeichere 251(5) in der gleichen Weise zur Wirkung kommt wie das Gatter 289(2) bezüglich des Verbundspeichers 251(2). In jedem Zeitpunkt, in dem die assoziative Anordnung AA(5) des Verbundspeichers 251(5) keine Übereinstimmung feststellt, wird auf ähnliche Weiseeine nicht dargestellte analoge Leitung 288(5) eingeschaltet, um die in der Vielfachleitung 204 erscheinende effektive Adresse dem nächsthöherstelligen Verbundspeicher zuzuführen. Das Zuführen der effektiven Adresse zu den nächsthöherstelligen Verbundspeichern setzt sich in der gleichen Weise bei allen weiteren höherstell igen Verbundspeiohern fort, biß das Gatter 289(N) durch die Leitung 288(N-1) eingeschaltet wird, um die effektive Adresse dem höchstβteiligen Verbundspeicher 251(N) zuzufühtem. Jeder

109850/1651

, der höherstelligen Verbundspeicher kann bei einem Zugriff zum Zweck des Lesens den erfaßten Informationsblock den tieferstelligen Verbundspeichern über die Vielfachleitung mnd das zugehörige Vcrbundspeicherdatenregister DE zuführen. Wenn bei keinem der tieferstelligen Verbundspeicher eine Übereinstimmung gefunden wird, und zwar auch nicht in dem Verbundspeicher 251(N), kann man ein in der Nichtübereinstimmungsleitung 288(N) erscheinendes Ausgangssignal als Eingangssignal für die Steuereinheit 206 verwenden, oder dieses Signal kann dazu dienen, entweder einen Fehler oder das NichtVorhandensein der adressierten Information'in irgendeinem der Verbundspeicher dereine Rangordnung bildenden verschachtelten Verbundspeicher nach Fig. 7 anzuzeigen· Wie an-Hand von Fig. 4· besprochen, kann die Nichtübereinstimmungsleitung 288 bei Jeder Stufe alternativ die Zugriffsmittel 7 der nächsthöheren Stufe oder das Datenregister 233 der nächsthöheren Stufe einschalten.

Die verschachtelte Anordnung von Verbundspeichern nach Fig. 7 bildet eine mehrstufige Speicherrangordnung. Hierbei bezeichnet der Ausdruck "Stufe" jeweils einen von mehreren Speichern, die entsprechendeinem bestimmten Befehl getrennt adressiert werden, wenn die Datenverarbeitungsanlage versucht, eine adressierte Information zugänglich zu machen. In Fig. ist CLi(I) der Speicher der untersten Rangordnung, und er befindet sich defenitionsgemäß auf der ersten Stufe des Adressiervorgangs innerhalb der Speicherrangordnung, da es sich um den ersten Speicher handelt, der durch die Anlage adressiert wird. Der Speicher CM(2) ist der nächsthöherstellige Speicher bzw. der Speicher der zweiten Stufe, da er als zweiter Speicher adressiert wird, wenn in dem Speicher CM(1) kein Zugriff erfolgt. Entsprechend ist der Speicher CM(N) der höchststellige Speicher, welcher der N-ten Stufe zugeordnet ist.

Bei den H; uptmeßgrößen zur Bewertung von Speicheranordnungen handelt es sieh um die gesamte Speicherzugriffszeit

10 9 8 50/1651

und die Gesamtkosten eines Speichers. Einen weiteren Faktor bilflfet die bequeme Benutzbarkeit, d.h. die Forderung, daB zwar mit einer mehrstufigen Rangordnung gearbeitet wird, daß sich die Anordnung jedoch für den Benutzer als eine einstufige Anordnung darstellt. Solche mehrstufigen Anordnungen, die in der Praxis als einstufige Anordnungen erscheinen, werden als virtuelle Anordnungen bezeichnet.

Wenn bei einer Speicherrangordnung optimale Ergebnisse bezüglich der Kosten und der Arbeitsgeschwindigkeit erzielt werden.sollen, müssen zahlreiche variable Faktoren berücksichtigt werden. -Allgemein gesprochen würde ein mit der höchstmöglichen Geschwindigkeit arbeotender Speicher nur eine einzige schnell arbeitende S^eicherstufe umfassen, Leider sind schnell arbeitende Speicher kostspieliger, so daß man zusätzliche Stufen in Form billiger herstellbarer, langsamer arbeitender Speicher verwendet, um die Kosten zu verringern.

Bei Speicherrangordnungen, die zahlreiche Stufen umfassen, welche mit unterschiedlichen Zugriffsgeschwindigkeiten arbeiten, müssen zahlreiche Konstruktionsparameter berücksichtigt werden, wenn sich eine wirtschaftliche und zwackmäßige Konstruktion ergeben soll. Zu den wichtigsten Konstruktionsparametera gehören die Zahl der Speicherstufen, die Speicherkapazität der tieferstelligen Speicher, die Größe der Informationsblöcke zum Übermitteln von Informationen zwischen den Stufen, die sich zwischen den Stufen ergebende InformationsblQCk-Übermittlungsgeschwindigkeit, die auch die ' Speicherzugriffsgeschwindigkeiten umfaßt, sowie der Steuer- ^Gj algorithmus, der bestimmt, wann und unter welchen Bedingungen* Daten von einer Stufe zur anderen übermittelt werden. Wenn diese Parameter untersucht werden sollen, ist es zweckmäßig, zuvor bekannte Systeme zu betrachten.

Bei bekannten Systemen werden Speicherrangordnungen mit höchstens zwei inneren Speieherstufeη verwendet. Der Ausdruck

109850/1651

"innere Speicherung" wirdhier im Gegensatz zu der äußeren Speicherung verwendet, für welch, letztere als Beispiele Magnetplatten, Magnetbänder, Kartenlesegeräte und andere periphere Vorrichtungen genannt seien, die mit den inneren Speichern über einen Kanal zusammenarbeiten, der mit unabhängigen logischen Steuereinrichtungen versehen ist.

Unter Verwendung der erfindungsgemäßen Verbundspeicher erhält man ein zweistufiges System, wenn der Wert von N in Fig. 7 gleich 2 ist, wobei die erste Stufe durch einen Pufferspeicher und die zweite Stufe durch einen Hilfsspeicher gebildet sein kann. Ein solches System entspricht im wesentlichen der in 3Pig» 4- gezeigten Anordnung. Bei einem zweistufigen System der beschriebenen ürt zeigt eine Programmanalyse, daß die Blockgrößen für eine wirtschaftliche überführung von Informationen zwischen der ersten und der zweiten Stufe im Bereich von 32 bis 128 Bytes liegen, wobei ein Byte 8 Bits entspricht, wobei sich eine Zahl von 64- Bytes praktisch als optimale Blockgröße ergibt. Der Grund dafür, daß eine solche optimale Blockgröße existiert, besteht darin, daß dann, wenn die Blockgröße sehr klein ist, eine geringe Wahrscheinlichkeit dafür besteht, daß nach einer Bezugnahme auf einen Block eine nach!olgende Bezugnahme auf den Speicher in dem gleichen Block liegen wird. Zwar nimmt diese Wahrscheinlichkeit mit zunehmender Blockgröße zu, doch muß es auch zutreffen, daß bei zunehmender Blockgröße die Zeit, die benötigt wird, um einen Block zwischen dem Pufferspeicher und dem Hilf sspeicher zu übermitteln, länger wird, und daß dieser Zeitbefiarf bald einen Punkt erreicht, an welchem zum übermitteln von Baten zwischen der ersten und der zweiten Stufe mehr Zeit verbraucht wird als bei der H&uptfunktion der Verwendung der Daten in der Zentraleinheit. Wie erwähnt, ergibt sich bei bekannten Systemen zwischen der ersten und der zweiten inneren Speicherstufe praktisch ein Optimum von 64- Bytes.

109850/1651

Bei anderen bekannten Systemen, insbesondere solchen, die zur gleichzeitigen Benutzung durch zahlreiche Sitilnehmer bestimmt sind, haben sich größere Informationsblöcke als zweckmäßig erwiesen, und sie werden bei Übermittlungsvorgängen zwischen inneren Speichern und äußeren Speichern der elektromechanischen Bauart, z.B. Magnettrommeln oder Magnetplatten, verwendet, Für eine solche Übermittlung von inneren Speichern zu äußeren Speichern haben sich Informationsbläcke im Bereich von 1024 bis 4096 Bytes als die zweckmäßigsten erwiesen.

Gemäß der Erfindung werden bei inneren Speichern mehr P als zwei Stufen verwendet, die mehrstufige Speicherrangordnungen bilden. Wenn man mehr als zwei Stufen vorsieht, hat es sich gemäß der Erfindung gezeigt, dvß für einen wirtschaftlichen Betrieb die Informationsblockgroße für Übertragungen zwischen höherstelligen Speicherstufen im Bereich vom 2- bis 8-fachen der Blockgröße für Übertragungen zwischen den nächsttieferstelligen Speicherstufen liegen muß. Beispielsweise wird für eine dreistufige Speicherrangordnung, bei der gemäß Fig. 7 N gleich 3 ist, die Informationsblockgroße für Übertragungen zwischen dem tiefststelligen inneren Speicher CM(1) und dem nächsttieferstelligen bzw. mittleren Speicher CM(2) so gewählt, daß sie dem Optimum von 64 Bytes entspricht, ff Gemäß der Erfindung wird die.Blockgröße für Informationsübertragungen zwischen dem mittleren Speicher CM(2) und dem nächsthöheren bzw. äußeren Speicher CM(3) mit 256 Bytes gewählt, wobei der Multiplikator 4 aus dem Bereich von 2 bis 8 gewählt wurde, und wobei die Zahl 4 mit der Blockgröße 64 für die Übertragungen zwischen den nächsttieferen Speichern CM(1) und CM(2) multipliziert wurde. Wenn die für die Übertragungen zwischen der zweiten und der dritten Stufe gewählte Blockgröße zu klein ist, wird der prozentuale Anteil der Zeit, die für Übertragungen zwischen der zweiten und der dritten Speicherstufe benötigt wird, zu groß, was auf die hohe Umsatzgeschwindigkeit der Blöcke zurückzuführen ist.

10 9 8 5 0/1651

Wenn dagegen die Informationsbiockgröße für Übertragungen zwischen der zweiten und der dritten Speicherstufe zu groß ist, wird zu viel Zeit für die übertragung jedes Blocks verbraucht. Ferner sei bemerkt, daß die Wahl eines zu kleinen Blocks zwischen der zweiten und der dritten Stufe zu einer Vergrößerung des assoziativen Teils des Verbundspeichers im Vergleich zu dem wahlfrei zugänglichen Teil führt, so daß sich die Gesamtkosten des Speichers erhöhen.

Wenn man für die Übertragung der Informationsblöcke bzw, 256 Bytes wählt, ergeben sich für die Speicher CM(1) und GH(2) typische Werte des Fassungsvermögens von 16 Kilobytes bzw. 64 Kilobytes, wobei der äußere Speicher CM(3) ein Fassungsvermögen von 4 Megabytes erhält. Zusätzlich besteht ein einfacher typischer Austauschalgofcithmus darin, daß der Block ausgetauscht wird, dessen Eigenschaft darin besteht, daß er seit dem letzten Zugriff die längste Periode aufweist.

Bei Speicherrangordnungen mit mehr als drei Stufen nimmt die Blockgröße für Übertragungen zwischen den höherstelligen Stufen zu. Beispielsweise liegen bei einer vierstufigen Speicherrangordnung nach Fig. 7» bei der Ή gleich 4 ist, die zweckmäßigen Blockgrößen für Übertragungen zwischen dem dritten und dem vierten Speicher im Bereich vom 2-fachen bis 8-fachen der Blockgröße für Übertragungen zwischen der zweiten und der dritten Stufe.

Fig. 9 zeigt ein Informationsverarbeitungssystem mit einem mehrstufigen Steuerteil 310 und einem Datenteil 311. Der Datenteil 311 umfaßt allgemein ein oder mehrere Datenspeicheradressenregister 365 und ein oder mehrere D?tenspeicherdatenregister 364, die mit einer Datenspeichereinrichtung 363 zusammenarbeiten. Die Datenspeichereinrichtung 363 kann ihrerseits eine Rangordnung von Datenspeichern umfassen, z.B. die Pufferanordnung nach Fig. 4 oder die Transformationsanordnung nach Fig. 6 oder die verschachtelte Verbundspeicheranordnung nach Fig. ?. Außerdem umfaßt der Datenteil 311 gemäß

109850/1651

7 eine auf bekannte Weise ausgebildete Verarbeitungseinrichtung mit einem oder mehreren Verarbeitungsregistem 360, die mit einer Zentraleinheit 359 bekannter Art zusammenarbeiten und von dem Steuerteil 310 aus über Steuerleitungen 355 gesteuert werden. Allgemein gesprochen arbeitet der Batenteil 311 des Systems nach Fig. 9 wit dem Steuerteil 310 über die Gattersteuerleitungen 355 zusammen, um die Register 360 der Zentraleinheit zu steuern, ferner über die Functions— Steuerleitungen 354-» um die Funktion der Zentraleinheit 358 zu steuern, sowie über die Datenzustandsleitungen 353» wm dem Steuerteil 3Ί0 Informationen über den Datenzustand zuzuführen.

Bei einer bevorzugten Ausführungsform des Steuerteils 310 umfaßt eine Speicherstufe einen Verbundspeicher 3519 der zu den vorstehend beschriebenen Verbundspeichern analog ist und eine zur Steuerung dienende assoziative Anordnung CAA und eine zur Steuerung dienende, wahlfrei zugängliche Anordnung CEAA nach Fig. 1 bis 3 umfaßt. Ein Steueradressenregister CAR bzw. 331 führt der assoziativen Anordnung CAA die effektiven Adressen zu. Die tieferstelligen Bits werden dem wahlfrei zugänglichen Teil CEAA zugeführt, und ein Steuerpufferdatenregister CBDE bz;v. 333 empfängt die Informationswörter, die aus den Blöcken in der Anordnung CIiAA zugänglich gemacht werden.

Analog zu der weiter oben gegebenen Beschreibung bewirkt ein Fühler 386 zum Feststellen einer Nichtübereinstimmung;» daß die effektive Adresse aus dem Adressenregister 33i einem Decodierer 371 zugeführt werden, um einen adressierten I21— formationsblock in dem Hauptsteuerspeicher 368 zugänglich, zu machen. Aus dem IL-uptsteuerspeicher 368 wird der durch den Decodierer 371 adressierte Informationsblock zu dem "SLeuer— Speicherdatenregister 372, dem Steuerpufferdatenregister 333 und der zur Steuerung dienenden wahlfrei zugänglichen Anordnung

10 9850/1651

551 übertragen. Diese Vorgänge spielen sich vollständig analog zu der weiter oben gegebenen Beschreibung der 'Verbundspeicherpufferanordnung ab. Die assoziative Anordnung CAA wird jeweils mit der Adresse des Irsatzblocks auf den neuesten Stand gebracht. Es ist möglich, ein Wort oder eine Gruppe von Wörtern aus dem Hauptsteuerspeicher in den Puffersteuerspeicher zu überführen·

Aus dem Register 335 wird der adressierte Informationsbio c£ über die Gattersteuer-Vi'eifachleitung'355 und die ITunktionssteiierungs-Vielfachleitung 354- zu dem ΰε/tenteil 311 übertragen, um die durch die Zentraleinheit 358 durchgeführte Datenverarbeitung zu steuern. Entsprechend wird ein Teil der dem Steuerpufferdatenre^ister 333 eingegebenen Informationen als Bestandteil einer neuen effektiven Adresse zurückgfeleitet, die dem Steueradressenregister 331 beim nächsten Zyklus des Steuerteils zugeführt wird.

Es sei bemerkt, daß es beim Betrieb des Steuerteils nicht erforderlich ist, den Datenteil 311 zu betätigen, um Zugriff zu einem gewünschten Iiiformationsblock zu erhalten, der in dem Steueradressemregister 331 bezeichnet ist, und um den Informationsblock zu dem Steuerpufferdatenregister 333 zu übertragen. Die tatsächliche physikalische Speicherstelle, z.B. entweder der Verbundspeicher 251 oder der Steuerhauptspeicher 368, des adressierten Informationsblocks ist für das B-cgister 331 ersichtlich, Der erfaßte Informationsblock wird der wahlfrei zugänglichen Anordnung CRAA oder dem Steuerhauptspeicher 368 entnommen, ohne daß irgendeine Steuerung von dem Datenteil 511 aus erfolgt oder das Programm unterbrochen wird.

Zwar wurde die Speicherrangordnung des Steuerteils im Einblick auf einen Verbundspeicher 351 und einen auf bekannte Weise ausgebildeten, wahlfrei zugänglichen Hauptspeicher 368 beschrieben, doch sei bemerkt, daß die Speicherrangordnung des Steuerteils 310 auch verwirklicht werden kann, wenn sowohl

109850/1651 ■■■■'-■

der erste Speicher 551 als auch der zweite Speicher 368 als Verbundspeicher ausgebildet sind. Entsprechend braucht weder der erste noch der zweite Speicher als ^erbundspeicher ausgebildet zu sein. Ferner können alle vorstehend beschriebenen Speicherkonstruktionen in dem Steuerteil zusammengefaßt werden«

Alle in den Unterlagen enthaltenen Angaben und Merkmale werden, sowiet sie einzeln oder in Kombination gegenüber dem Stand der Technik neu sind, als erfindungswesentlich beansprucht*

Patentansprüche:

10 9850/1651

Claims (30)

1. PAIEIIÄISPEÜGHB

   (iy Verbunddatenspeicher-mit einer wahlfrei zugänglichen

   Anordnung, dadurch gekennzeichnet , daß assoziative Anordnungsmittel direkt mit der wahlfrei zugänglichen Anordnung verbunden sind, um in der wahlfrei zugänglichen Anordnung enthaltene Informationsblöcke zugänglich zu machen.
2. 2. lerbunddatenspeiöuer nach Anspruch 1, dadurch g e kennzeichnet , daß die wahlfrei zugängliche Anordnung und die assoziativen Anordnungsmittel jeweils mehrere monolithische binäre Halbleiterspeicherelemente umfassen.
3. 3. Verbunddatenspeicher nach Anspruch 1 oder 2, dadurch gekennzeichnet , daß der wahlfrei zugänglichen Anordnung und den assoziativen Anordnungsmitteln ein Hauptspeicher zugeordnet ist, um nicht in der wahlfrei zugänglichen Anordnung erfaßte Informationsblöcke zugänglich zu machen.
4. 4. Verbunddatenspeicher nach Anspruch 5» dadurch gekennzeichnet, daß der Hauptspeicher ein Verbundspeicher ist.
5. 5· Verbunddatenspeicher nach Anspruch 1 oder 2, gekennzeichnet durch eine geordnete Anzahl von miteinander verschachtelten Verbundspeichern, bei der jeder Verbundspeicher die erwähnte wahlfrei zugängliche Anordnung und die erwähnten assoziativen Anordnungsmxttel umfaßt, sowie durch Adressiermittel zum Adressieren des nächsthöheren Verbundspeichers dann, wenn ein adressierter Informationsblock nicht in tieferstelligen Verbundspeichern zugänglich gemacht wird.

   109850/1651
6. 6. Verbunddatenspeicher nach Anspruch. 5, gekennzeichnet durch einen ersten, einen zweiten und einen dritten Verbundspeicher, die miteinander verschachtelt sind, um eine erste, eine zweite und eine dritte Stufe zu bilden, sowie durch übertragungsmittel zum Übertragen von Informationsblöcken einer ersten Größe zwischen dem ersten und dem zweiten Verbundspeicher und zum Übertragen von Informationsblöcken einer zweiten Größe zwischen dem zweiten und dem dritten Verbundspeicher.
7. 7· Verbunddatenspeicher nach Anspruch 6, dadurch g e k kennzeichnet, daß die zweite Größe von Informationsblöcken im Bereich vom 2-fachen bis 8-fachen der ersten Größe von Informationsblöcken liegt.
8. 8. Verbunddatenspeicher nach Anspruch 1, dadurch gekennzeichnet, daß der Verbundspeicher im Steuerteil einer Informationsverarbeitungsanlage vorgesehen ist.
9. 9· Verbunddatenspeicher nach Anspruch 8, dadurch g e ken nze i c h η e t , daß der Steuerteil Adressiermittel zum festlegen effektiver Adressen von Steuerblöcken umfaßt, ferner einen ersten Steuerspeicher, um adressierte Steuerblöcke zugänglich zu machen, sowie einen Hilfssteuerspeieher, um adressierte Steuerblöcke zugänglich zu machen, die durch den ersten Steuerspeicher nicht zugänglich gemacht werden.
10. 10. Verbunddatenspeicher nach Anspruch 1 oder 2, ge— ■-. kennzeichnet durch mit der wahlfrei zugänglichen Anordnung verbundene Zugriffsmittel zum Erfassen von in der = wahlfrei"zugänglichen Anordnung enthaltenen Informationen
11. 11. Verbunddatenspeicher nach Anspruch 1 oder 2, dadurch gekennzeichnet , daß die wahlfrei zugängliche Anordnung mehrere Informationsblöcge und mehrere Zugrifxsmittel umfaßt, wobei jedem Informationsblock eines der Zugriff smittel zugeordnet ist, und wobei jedes der Zugriffs-

    10 9850/1651

    mittel dazu dient," einen der Informationsblöcite zugänglich zu machen, daß die assoziativen Anordnungsmittel ein assoziatives Wort für jeden der verschiedenen Informationsblöeke und mehrere Übereinstimmungs-Iäentifizierungsmittel umfassen, von denen jeweils eines jedem assoziativen Wort zugeordnet ist, daß die assoziativen Anordnungsmittel selektiv arbeiten, um eines der Übereinstimmungs-Identifizierungsmittel einzuschalten, wenn eine Eingangsadresse einer in einem entsprechenden assoziativen Wort enthaltenen Adresse entspricht, und daß Verbindungsmittel vorgesehen sind, welche jedes der Übereinstimmungs-Identif izierungsmittel direkt mit einem entsprechenden Zugriffsmittel verbinden, so daß ein eingeschaltetes Ubereinstimmungs-j-dentifizierungsmittel einen entsprechenden Informationsblock direkt zugänglich macht.
12. 12. Verbunddatenspeicher nach Anspruch 1, dadurch gekennzeichnet, daß der Verbundspeicher einen Bestandteil einer Informationsverarbeitungsanlage bildet, welche die wahlfrei zugängliche Anordnung umfaßt, daß eine erste Anzahl von Informationsblöcken vorgesehen ist, die mehrere erste Zugriffsmittel umfaßt, von denen jeweils eines jedem Informationsblock zugeordnet ist, wobei jedes Zugriffsmittel jeweils einen der Informationsblöcke zugänglich macht, daß Adressiermittel vorgesehen sind, um in der Informationsverarbeitungsanlage effektive Adressen von Informationsblöcken festzulegen, daß die assoziativen Anordnungsmittel en erstes assoziatives Wort für jeden Informationsblock der erwähnten ersten Anzahl und mehrere erste Übereinstimmungs-Identifizierungsmittel umfassen, wobei jedem assoziativen Wort ein Übereinstimmungs-Identifizierungsmittel zugeordent ist, daß die assoziativen Anordnungsmittel mit den Adreseiermitteln verbunden sind und selektiv arbeiten, um jeweils eines der Übereinstimmungs-Identifizierungsmittel einzuschalten, wenn eine effektive Adresse in den Adressiermitteln einer Adresse entspricht, die in einem entsprechenden assoziativen Wort enthalten ist, und daß Verbindungsmittel vorgesehen sind, die

    109850/1651

    Jedes der Übereinstimmungs-Identifizierungsmittel mit den zugehörigen Zugriffsmitteln verbinden, so daß ein eingeschaltetes Übereinstimmungs-Identifizierungsmittel den entsprechenden Infprmationsblock direkt zugänglich macht.
13. 13· Verbunddatenspeicher nach Anspruch 12, gekennz e i chnet durch einen Speicher mit einer zweiten Anzahl von Informationsblöcken, durch den ein Informationsblock der zweiten Anzahl zugänglich gemacht wird, wenn er adressiert wird, Fühlmittel, die ansprechen, wenn keines der Übereinstimmungs-Identifizierungsmittel in Abhängigkeit von der durch die Adressiermittel festgelegten effektiven Adresse eingeschaltet worden ist, sowie durch Verbindungsmittel, die durch die Fühlmittel betätigt werüen, um die Adressiermittel mit dem Speicher zu verbinden, wodurch ein in der ersten Anordnung nicht zugänglich gemachter adressierter Informationsblock in dem Speicher zugänglich gemacht wird.
14. 14. Verbunddatenspeicher nach Anspruch 12 oder 13, g e kennzeichnet durch übertragungsmittel zum Übertragen eines in dem Speicher zugänglich gemachten adressierten Informationsblocks zu einer physikalischen Speicherstelle in der wahlfrei zugänglichen Anordnung sowie durch Speichermittel zum Speichern der effektiven Adresse, die dem adressier— ten Informationsblock entspricht, in einer assoziativen Wortspeicherstelle der assoziativen Anordnung, die der physikalischen Speicherstelle entspricht.
15. 15· Verbunddatenspeicher nach Anspruch 13, gekennzeichnet durch eine zweite Anordnung, welche die erwähnte zweite Anzahl von Informationsblöcken und eine Anzahl von zweiten Zugriffsmitteln umfaßt, von denen jeweils eines Jedem der Informatiönsblöcke der zweiten Anzahl zugeordnet . ist, wobei Jedes zweite Zugriffsmittel dazu dient, einen der Informationsblöcke der zweiten Anzahl zugänglich zu machen, ferner durch zweite assoziative Anordnungsmittel, die ein

    109850/1651

    zweites assoziatives Wort für jeden Informationsblock der zweiten Anzahl und mehrere zweite tjbereinstimmungs-ldentifizierungsmittel umfassen, wobei jedem zweiten assoziativen Wort ein zweites Übereinstimmungs-Identifizierungsmittel zugeordnet ist, wobei die zweiten assoziativen Anordnungsmittel dann, wenn sie durch die Verbindungsmittel betätigt werden, welche auf die IPühlmittel ansprechen, mit den Adressiermitteln verbunden werden und selektiv zur Wirkung kommen, um eines der zweiten Übereinstimmungs-Identifizierungsmittel einzuschalten, wenn eine effektive Adresse in den Adressiermitteln einer Adresse entspricht, die in einem entsprechenden zweiten assoziativen Wort enthalten ist, sowie durch Verbindungsmittel, die jedes der zweiten übereinstimmungs-Identifizierungsmittel mit einem entsprechenden zweiten Zugriffsmittel verbinden, wodurch das jeweils eingeschaltete zweite Übereinstimmungs-Identifizierungsmittel den entsprechenden Informationsblock der zweiten Anzahl direkt zugänglich macht.
16. 16. Verbunddatenspeicher nach Anspruch 1, gekennz e i c h ne t durch mehrere geordnete Verbundspeicher mit Gattermitteln zum gesteuerten übertragen der effektiven Adressen von den tieferstelligen Verbundspeichern zu den höherstelligen Verbundspeichern, wobei jeder Verbundspeicher die erwähnte wahlfrei zugängliche Anordnung umfaßt, die mehrere physikalische Speicherstellen zum Speichern von Informationsblöcken und mehrere Zugriffsmittel umfaßt, von denen je eines jedem Informationsblock zugeordnet ist, und wobei jedes Zugriff smittel dazu dient, einen der Informationsblöcke zugänglich zu machen, wobei die assoziativen Anordnungsmittel ein assoziatives Wort für je einen Informationsblock der erwähnten Anzahl und mehrere Übereinstimmungs-Identifizierungsmittel umfassen, wobei jedem assoziativen Wort ein tibereinstimmungs-Identifizierungsmittel zugeordnet ist, wobei die assoziativen Anordnungsmittel selektiv arbeiten, um jeweils eines der ubereinstimmungs-Identifizierungsmittel einzuschal-

    10 985.0/1661-

    ten, wenn eine Adresse in den Adressiennitteln einer Adresse entspricht, die in dem entsprechenden assoziativen Wort enthalten ist, Verbindungsmittel, die jedes der übereinstimmungs-Identifizierungsmittel mit einem entsprechenden Zugriffsmittel verbinden, so daß ein eingeschaltetes Übereinstimmungs-Identifizierungsmittel den entsprechenden Informationsblock direkt zugänglich macht, mehrere Fühlmittel, von denen je eines jedem der Verbundspeicher zugeordnet ist und anspricht, wenn in einem entsprechenden Verbundspeicher kein übereinstimmungs-Identifizierungsmittel in Abhängigkeit von der durch die Adressiermittel festgelegten effektiven Adresse eingeschaltet worden ist, sov/ie mehrere Verbindungsmittel,' die durch die Fühlmittel betätigt werden und dazu dienen, die Adressiermittel mit dem nächsthöheren Verbundspeicher zu verbinden, so daß ein in einem tieferstelligen Verbundspeicher nicht zugänglich gemachter Informationsblock in dem nächsthöheren Verbundspeicher zugänglich gemacht wird.
17. 17. Verbunddatenspeicher nach Anspruch 1, dadurch gekennzeichnet, daß der Verbunddatenspeicher einen Bestandteil einer Informationsverarbeitungsanlage bildet, die einen Steuerteil (510) und einen Datenteil (311) umfaßt, wobei der Datenteil Datenspeicbermittel (363) zum Speichern von Daten umfaßt, ferner eine Zentraleinheit (358) zum Verarbeiten von Dt ten sowie Datenleitungen zum übertragen von D ten zwischen der Zentraleinheit und den De.tenspeichermitteln, wobei der Steuerteil Zugriffsmittel zum Festlegen der effektiven Adressen von Steuerinformationsblöcken umfaßt, wobei der Verbundspeicher Steuerinformationsblöcke speichert, um die Tätigkeit der Informationsverarbeitungsanlage zu steuern, wobei der Verbundspeicher die erwähnte wahlfrei zugängliche Anordnung umfaßt, die mehrere Steuerinformationsblöcke und mehrere Zugriffsmittel umfaßt, von denen je eines jedem Informationsblock zugeordnet ist, wobei jedes Zugrifismittel dazu dient, einen der Informationsblöcke zugänglich zu machen,

    109850/1651

    wobei die assoziativen Anordnungsmittel ein assoziatives Wort für jeden Informationsblock der erwähnten Anzahl sowie mehrere tJbeieinstiiiffliungs-Identifizierungsmittel umfassen, wobei jedem assoziativen Wort ein Übereinstimmungs-Identifizierungsmittel zugeordnet ist, wobei die assoziativen Anordnungsmittel selektiv arbeiten, um jeweils eines derUbereinstimmungs-Identifizierungsmittel einzuschalten, wenn eine durch die Sdressiermittel festgelegte effektive Adresse einer Adresse entspricht, die in einem entsprechenden assozaitiven Wort enthalten ist, und wobei Verbindungsmittel jedes der Übereinstimmungs-Identifizierungsmittel mit einem entsprechenden Zugriffsmittel verbinden, so daß jeweils ein eingeschaltetes Ubereinstimmungs-Identifizierungsmittel einen entsprechenden Steuerinformationsblock direkt zugänglich macht·
18. 18. Verbunddatenspeicher nach Anspruch 17, gekennzeichnet durch einen Hauptsteuerspeicher mit einer zweiten Anzahl von Steuerinformationsblöcken, wobei der Hauptsteuerspeicher jeweils einen Steuerinformationsblock der zweiten Anzahl zugänglich macht, wenn er adressiert wird, FUhI-mittel, die ansprechen, wenn keines der Übereinstimmungs-Identifizierungsmittel in Abhängigkeit von der durch die Adressiermittel festgelegten effektiven Adresse eingeschaltet worden ist, sowie durch Verbindungsmittel, die durch die Fühlmittel betätigt werden, um die Adressiermittel mit dem Hauptsteuerspeicher zu verbinden, so daß der in der ersten Anordnung nicht zugänglich gemachte adressierte Steuerinformationsblock in dem Hauptsteuerspeicher zugänglich gemacht wird.
19. 19. Verbundspeicheranordnung nach Anspruch 18, dadurch gekennzeichnet , daß der Hauptspeicher ein Verbundspeicher ist und eine zweite Anordnung umfaßt, welche die erwähnte zweite Anzahl von Steuerinformationsblöcken und eine Anzahl von zweiten Zugriffsmitteln umfaßt, von denen je eines jedem Steuerinformationsblock der zweiten Anzahl zugeordnet ist, wobei jedes zweite Zugriffsmittel dazu dient,

    109850/1651

    einen Steuerinformationsblock der zweiten Anzahl zugänglich zu machen, zweite assoziative Anordnungsmittel mit einem zweiten assoziativen Wort für jeden Steuerinformationsblock der zweiten Ατ»*Γ«ΐιΤ sowie mit mehreren zweiten Übereinstimmungs-Identifizierungsmitteln, wobei jedem zweiten assoziativen Wort ein zweites Übereinstimmungs-Identifizierungsmittel zugeordenet ist, wobei die zweiten assoziativen Anordnungsmittel dann, wenn sie durch die erwähnten Verbindungsmittel betätigt werden, mit den Adressiermitteln verbunden werden und selektiv arbeiten, um eines der zweiten Übereinstimmungs-Identifizierungsmittel einzuschalten, wenn eine effektive Adresse in den Adreesiermitteln einer Adresse entspricht, die in einem entsprechenden zweiten assoziativen Wort enthalten ist, sowie Verbindungsmittel, die jedes der zweiten Übereinstimmungs-Identifizierungsmittel mit dem entsprechenden zweiten Zugriffsmittel verbinden, so daß das jeweils eingeschaltete zweite Übereinstimmungs-Identifizierungsmittel den entsprechenden Steuerinformationsblock der zweiten Anzahl direkt zugänglich macht.
20. 20. Verbundspeicheranordnung nach Anspruch 19, dadurch gekennzeichnet * daß der D; tenteil ferner Datenadressiermittel umfaßt, um oie effektiven Adressen von Dateninformationsblöcken in den Datenspeichermitteln festzulegen, und daß die Datenspeichermittel mehrere geoÄdnete Verbunddatenspeicher und Gattermittel umfassen, welch letztere die effektiven Adressen auf gesteuerte Weise von den tieferstelligen Verbundspeichern zu den höherstelligen Verbundspeichern übertragen, daß jeder Verbundspeicher eine wahlfrei zugängliche Anordnung für Daten umfaßt, die Dateninformationsblöckeund mehrere Datenzugriffsmittel umfaßt, von denen je eines, jedem Dateninformationsblock zugeordnet ist, wobei jedes Datenzugriffsmittel dazu dient, einen der Dateninformationsblöcke zugänglich zu machen, assoziative Anordnungsmittel für Baten mit einem assoziativen Datenwort für jeden

    109850/1651"

    Dateninformationsblock der erwähnten Anzahl sowie mit mehreren L'atenübereinstiBimungs-Identifizierüngsmittein, von denen je eines Jedem assoziativen Datenwort zugeordnet ist, wobei die assoziativen Anordnungsmittel für Daten selektiv arbeiten, um jedesmal eine-s der Datenubereinstimmungs-Identifizierungsmittel einzuschalten, wenn eine Adresse in den Batenadressiermitteln einer Adresse entspricht, die in einem entsprechenden assoziativen Datenwort enthalten ist, Verbindungsmittel, die jedes der Datenübereinstirrimungs-ldentifizierungsmittel mit dem entsprechenden Datenzugriffsmittel verbinden, so daß das jeweils eingeschaltete Datenübereinstimmungs-Identifizierüngsmittel den entsprechenden Dateninformationsblock direkt zugänglich macht, mehrere Datenfühlmittel, von denen jedem Verbunddatenspeicher eines zugeordnet ist und anspricht, wenn in einem entsprechenden ■Verbunddatenspeicher keines der Datenübereinstimmungs-Identifizierüngsmittel in Abhängigkeit von der durch die Dctenadressiermittel festgelegten effektiven Adresse eingeschaltet worden ist, sowie mehrere auf Daten ansprechende Verbindungsmittel, die durch die Datenfühlmittel betätigt werden, um die Datenadressiermittel mit dem nächsthöheren Verbunddatenspeicher zu verbinden, so daß ein in einem tieferstelligen Verbunddatenspeicher nicht zugänglich gemachter Dateninformationsblock in dem nächsthöheren Verbunddatenspeicher adressiert wird.
21. 21. Verbundspeicher nach Anspruch 1, dadurch ge ken n zeichnet·, daß .der Verbundspeicher einen Bestandteil einer Informationsverarbeitungsanlage bildet, die einen Steuerteil und einen Datenteil umfaßt, wobei der Datenteil Datenspeichermittel zum Speichern von Daten umfaßt, ferner eine Zentraleinheit zum Verabeiten von Daten sowie Datenleitungen zum Übertragen von Daten zwischen der Zentraleinheit und den iiötensßeichermittein, wobei der Steuerteil, Adressiermittel zum festlegen effektiver Adressen von Steuerinformationsblöcken umfaßt, ferner einen ersten Steuerspeicher zum

    109850/1651

    Speichern erster ßteuerinformationsblöcke zum Steuern der Informationsverarbeitungsanlage, einen Eilfssteuerspeicher mit zweiten Steuerinformationsblöcken, wobei dieser Hilfssteuerspeicher dazu dient, einen der zweiten Szeuerinformationsblöcke zugänglich zu. machen, wenn er adressiert wird, 5¹UhI-mittel, die ansprechen, wenn der ,erste Steuerspeicher bei seiner Betätigung durch die effektive Adresse, die durch die Adressiermittel festgelegt ist, keinen adressierten Informationsblock zugänglich macht, sowie Verbindungsmittel, die durch die lühlmittel betätigt werden, um die Adressiermittel mit dem Hilf ssteuerspeicher zu verbinden, so daß der in dem ersten Steuerspeicher nicht zugänglich gemachte adressierte ßteuerinformationsblock in dem Hilfssteuerspeicher zugänglich gemacht wird·
22. 22. Verbunddatenspeicher nach Anspruch 1, dadurch g e k e η η ζ e ich net , daß. der Verbunddatenspeicher einen. Bestandteil einer Informationsverarbeitungsanlage bildet, ... die Adressiermittel zum Festlegen, effektiver Adressen von Informationsblöcken innerhalb, der Anlage und durch, tatsächliche Adressen identifizierte physikalische Speicheicstellen zum Speichern von Informationsblöcken umfaßt, wobei, der _;-Verbundspeicher dazu dient, effektive Adressen in tatsächliche Adressen umzuwandeln und die erwähnte wahLfrei zugang- ._ liehe Anordnung umfaßtr die eine erste Anzahl von physika-.. lischen ,Speicherstellen aufweist, von denen jede dazu dient,. eine tatsächliche: Adresse eines ,Informatipnsblocks_; j^u, speicherny wobei; mehrere Zugriffsmittel vorgesehen sind, -von de-.. nen jedem Informationsblock eines zugeordnet ist, wobei, jedes Zugriffsmittel dazu dient, einen der Informationsblöcke zugänglich zu machen, wobei die assoziativen Anordnungsmittel ein assoziatives Wort, das eine effektive Adresse enthält, für jede physikalische Speicherstelle der erwähnten Anzahl sowie mehrere tJbereinstimmungs-Identifizierungsmittel um^ fassen, wobei.jedem assoziativen Qort ein Uberfeinstimmungs£

    1098B0/1651

    Identifizierungsmittel zugeordnet ist, wobei die assoziativen Anordnungsmittel mit den Adressiermitteln verbunden sind und selektiv arbeiten, um jeweils eines der übereilstimmungs-IdentifizierungBmittel einzuschakten, wenn eine effektive Adresse in den Adressiermitteln einer effektiven Adresse entspricht, d$e in einem entsprechenden assoziativen Wort enthalten ist, und wobei Verbindungsmittel vorgesehen sind, die jedes der Übereinstimmungs-Identifizierungsmittel mit einem entsprechenden Zugriffsmittel verbinden, so daß jeweils ein eingeschaltetes tjbereinstimmungs-ldentifizierungsmittel direkt eine tatsächliche Adresse eines adressierten Informationsblocks in der entsprechenden physikalischen Speicherstelle zugänglich macht.
23. 23· Verbunddatenspeicher nach Anspruch 1, dadurch g e kennzeich net , daß der Verbünde¹ at enspe icher einen Bestandteil einer Speicherzugriffseinrichtung bildet, die Adressiermittel zum Festlegen effektiver Adressen umfaßt, wobei die wahlfrei zugängliche erste Anordnung eine erste von InformatioBsblöcken und eine Anzahl von ersten Zu-

    griff smitteln umfaßt, iron denen jedem Informationsblock je eines zugeordnet ist, wobei jedes der ersten Zugriffemittel dazu dient, einen der Infoimationsblöcke zugänglich zu machen, wobei die assoziativen Anordnungsmittel ein erstes assoziatives Wort für jeden Informationsblock der ersten Anzahl und mehrere erste Übareinstimmungs-Identifizierungsmittel umfassen, von denen jedem ersten assoziativen Wort eines zugeordnet ist, wobei die ersten assoziativen Anordnungsmittel mit den Adressiermitteln verbunden sind und selektiv arbeiten, um jeweils eines der ersten Übereinstimmungs-Identifizierungsmittel einzuschalten, wenn eine effektive Adresse in den Adressiermitteln einem der ersten assoziativen Wörter entspricht, Verbindungsmittel, die jedes der ersten Übereinstimmungs-Identifizierungsmittel mit ehern entsprechenden ersten Zugriflsmittel verbinden, so daß durch das Einschalten

    10 9850/1651

    eines ersten Übereinstimmungs-Identifizierungsmittels ein entsprechender InformatioBsblock der ersten Anzahl direkt zugänglich gemacht wird, eine wahlfrei zugängliche zweite Anordnung mit einer zweiten Anzahl von Informationsblöcken und einer Anzahl von zweiten Zugriffsmitteln, von denen jedem Informationsblock der zweiten Anzahl eines zugeordnet ist, wobei jedes der zweiten Zugriffsmittel dazu dient, Informationen eines der Infotmationsblöcke der zweiten Anzahl zugänglich zu machen, zweite assoziative Anordnungsmittel mit einem zweiten assoziativen Wort für jeden Informationsblock der zweiten Anzahl und mit mehreren zweiten Übereinstimmungs-

    ^ Idefcifizierungsmitteln, von denen jedem zweiten assoziativen Wort eines zugeordnet ist, wobei die zweiten assoziativen Anordnungsmittel selektiv mit den Adressiermitteln verbunden werden und selektiv arbeiten, um jeweils eines der Ubereinstimmungs-Identifizierungsmittel einzuschalten, Fühlmittel, die ansprechen, wenn in Abhängigkeit von einer durch die Adressiermittel festgelegten bestimmten effektiven Adresse keines der ersten Übereinstimmungs-Identifizierungsmittel eingeschaltet worden ist, sowie Verbindungsmittel, die durch die kühlmittel betätigt werden, um die Adressiermittel mit den zweiten assoziativen Anordnungsmitteln zu verbinden und jeweils eines der zweiten tibereinstimmungs-Identif-izierungs-

    P mittel einzuschalten, wenn die bestimmte effektive Adresse einem der zweiten assoziativen Wörter entspricht.
24. 24. Verbunddatenspeicheranordnung nach Anspruch 5» g e kennzeichne t durch Speichermittel zum Speichern der erwähnten bestimmten effektiven Adresse in der ersten assoziativen Anordnung sowie durch Speichermittel zum Speichern eines Informationsblocks, der durch die bestimmte effektive Adresse in einer entsprechenden Speicherstelle der ersten Anordnung zugänglich gemacht wird.

    1098 50/1651
25. 25· Verbunddatenspeicher nach Anspruch 1, dadurch gekennzeichnet, daß der Verbunddatenspeicher einen bestandteil einer Informationsverarbeitungsanlage feildet, die eine mehrstufige Speicherrangordnung und A ressiermittel zum Festlegen effektiver Informationsadressen in der Speicherrangordnung umfaßt, ferner einen ersten, einen zweiten und einen dritten Verbundspeicher, wobei jeder dieser Verbundspeicher die erwähnte wahlfrei zugängliche Anordnung und die erwähnten assoziativen Anordnungsmittel umfaßt, die so geschaltet sind, daß sie einen direkten Zugriff zu der wahlfrei iugänglichen Anordnung ermöglichem Gattermittel, die eingeschaltet werden können, um effektive Adressen selektiv den assoziativen Anordnungen der Verbundspeicher zuzuführen, übertragungsmittel, die eingeschaltet werden können, um Informationsblöcke einer ersten Größe zwischen dem ersten und dem zweiten Verbundspeicher und Informationsblöcke einer zweiten Größe zwischen dem zweiten und dem dritten Verbundspeicher zu übertragen, kühlmittel zum Fühlen eines ersten Zustandes, der sich ergibt, wenn das Zuführen einer effektiven Adresse zu dem ersten Verbundspeicher nicht zu einem Zugriff führt, und zum Fühlen eines zweiten Zustandes, der sich ergibt, wenn das Zuführen einer effektiven Adresse zu dem zweiten Verbundspeicher nicht zu einem Ellgriff führt, sowie Steuermittel, die auf den ersten Zustand der Fühlmittel ansprechen, um die "übertragungsmittel einzuschalten, damit ein Informationsblock der ersten Größe zwischen dem ersten und dem zwe ten Verbundspeicher übertragen wird, und die auf den zweiten Zustand der Fühlmittel ansprechen, um die Übertragungsmittel einzuschalten, damit ein Informationsblock der zweiten Größe zwischen dem zweiten und dem dritten Verbundspeicher übertragen wird.
26. 26. Verbundspeicheranordnung nach Anspruch 25» dadurch gekennzeichnet, daß die erste Größe der Informationsblöcke im .bereich von 52 bis 128 Bytes und die zweite

    1098 5 0/ 165 1

    Größe der Informationsblöcke im Bereich vom 2-fachen bis zum 8-fachen der ersten-Größe liegt,
27. 27· Verbundspeicheranordnung nach Anspruch 25, dadurch gekennzeichnet , dcß die erste Größe von Informationsblöcken gleich 64 Bytes und die zweite Größe von Informationsblöcken gleich 256 Bytes ist.
28. 28. Verbunddatenspeicher nach Anspruch 1, gekennzeichnet durch Adressenerzeugungsmittel zum i-rzeugen von Adressensignalen, einen den erwähnten Verbundspeicher

    fc umfassenden Hauptspeicher sowie Datenverwertungsmittel zum Verwerten der in dem Hauptspeicher enthaltenen Daten.
29. 29. Verfahren zum Schaffen eines Zugriffs zu Informationen in dem Verbunddatenspeicher nach Anspruch 1, dadurch gekennzeichnet , daß die assoziative Anordnung mit einer effektiven Adresse eines Informationsblocks adressiert wird, um das Vorhandensein eines assoziativen Übereinstimmung festzustellen, und daß die wahlfrei zugängliche Anordnung beim Vorhandensein einer assoziativen Übereinstimmung direkt eingeschaltet wird, um den Informationsblock zugänglich zu machen.

    P
30. 30. Verfahren z1*m Schaffen eines Zugrifis zu Informationen in einer mehrere Speicher umfassenden Datenverarbeitungsanlage mit einem Verbunddatenspeicher nach Anspruch 1, dadurch gekennzeichnet , daß nacheinander Arbeitsschritte durchgeführt werden, um in der Datenverarbeitungsanlage eine effektive Adresse eines Informationsblocks zu erzeugen, um die assoziative Anordnung mit der effektiven Adresse zu adressieren, um den Informationsblock in der wahlfrei zugänglichen Anordnung zugänglich zu machen, wenn die assoziative Anordnung eine der effektiven Adresse entsprechende Adresse enthält, und um eine zweite assoziative Anordnung mit mindestens einem Teil der erwähnten effektiven Adresse zu adressieren, wenn der Informationsblock in der wahlfrei zugänglichen Anordnung nicht

    10 98 5bV165 1 '

    zugänglich, gemacht wird, so daß der Informationsblock in der zweiten wahlfrei zugänglichen Anordnung zugänglich gemacht und erfaßt wird.

    T09850/1651

    Leerseite