DE2539929A1 - Rechnersystem mit busstruktur - Google Patents

Description

KiV. 7 yijZy 29-8-1975

DIETER IOD DIG
hm^der- B V Phl'ips' GloeiiompsnfobtiefcM '

•i-r·-: FMN/ ?7V3
' — ϊ. Ί, I^C(?S

"Rechnersystem mit Busstruktür"

Die Erfindung bezieht sich auf ein Rechnersystem mit einer Busstruktür, wobei eine Busregelanordnung den Verkehr am Bus regelt, weiter mit einer an den Bus angeschlossenen zentralen Verarbeitungseinheit, einem mindestens mittelbar an den Bus angeschlossenen Speicher und einer Anzahl an den Bus angeschlossener Steueranordnungen für Peripheriegeräte und zugehörenden Periphertiegerüten.

Zur Zeit stehen diese sogenannten Imsstruktur-

ierten Rechnersysteme im Mittelpunkt des Interesses. Insbesondere auf dem Gebiete der kleinen Rechnersysteme gibt es einen Trend zum gegenseitigen Verbinden der jeweiligen Einheiten eine Busverbindung zu verwenden, wobei das Bestreben ist, die Einheiten mit einem normier heu Gerätearischluss mit dem Bus zu verbinden. Damit kann üeT Bus von einer universalen und

609812/0918

-2-- PHN. 7 71 3

• . 2^-8-1975

einfachen Konzeption sein, was die Flexibilität des ganzen Reclmersystems vergrössert. Eine Anpassung des Rechnersysteme an Gebraucherwünsche für viele Anwendungsbereiche ist damit ermöglicht worden.

"Die Idee der Erfindung bezieht sich aiif die

genannten busorganisierten Rechnersysteme im allgemeinen und beschränkt sich nicht auf eine bes biinmte Form eines derartigen Rechnersystems. Wegen des Wunsches, Rechnersysteme zii entwickeln, die für einen grossen Verbraucherkreis geeignet sind, ist es eine immer zwingendere Anforderung, dass die Arbeit zum Entwerfen und Schreiben von Anwendungsprogrammen möglichst gering ist. Dazu ist es notwendig, dass namentlich die A'afträge, worüber ein Programmierer zum Aufbauen eines Programms verfügt, möglichst einfach sind. Das bedeutet folgendes: es treten bei der Verarbeitung von Information ineinem Rechner-System viele verwickelte Situationen auf, in denen das Programm für die richtige Steuerung sorgen muss. Eine derartige komplizierte Situation entsteht namentlich bei Eingangs-Ausgangs auftragen und insbesondere bei denjenigen Eingangs-Ausgangs- -auftragen, bei denen Peripheriegeräte, die eine verwickelte Steuerung erfordern, mit einbezogen werden. "Beispiele sind: Scheibenspeicher, "Datenübertragungsanschlüsse usw. Wenn nun für die genannten verwickelten Situationen der Programmierer über ein unzulängliches Aufträgepaket zum Meistern einer derartigen Situation verfügt, bedeutet dies zusätzliche Arbeit beim Aufbauen und Schreiben der Programme. Bisher hat es Vorschläge gegeben, die darauf hingehen, dass die Aufgabe des Programmierers dxirch die Entwicklung von Auftragen, .die einfach

609812/0918.

-3- PIiN. 7713

25-8-1^73

sind tind dennoch zur Meisterung verwickel ter Situationen dienen, erleichtert wird. In der Praxis bedeutet dies Jedoch, dass das Problem auf das Niveau der Systemprogramme verschoben wird, d.h. auf das Niveau derjenigen Programme, die meistens vom Hersteller der Rechnersysteme entwickelt werden, die allgemeine Steuerung namentlich auch für Eingangs-Ausgangsaufträge.

Die Entwicklung xind ständige Versorgung (Ausbildung für den Gebrauch und Begleitung der Gebraucher vom Lieferanten) der Systemprogramme ist jedoch auch eine ziemlich kostspielige Angelegenheit und das Finden optimaler Lösungen ist häufig eine atifwendige Angelegenheit.

Mit den heutigen Entwicklungen auf dem Gebiete der Hardware bietet sich jedoch nun die Möglichkeit, das Problem auf das Hardware-Gebiet zu verschieben.

Festwertspeicher, die gegebenenfalls mehrmals

einschreibbar sind, sind in vielen Alisführungsformen verfügbar geworden. Insbesondere in Integrationstechniken ausgebildete Festwertspeicher bieten grosse Möglichkeiten: hohe Geschwindigkeiten, Betriebssicherheit, geringer Umfang, geringe Energieaufnahme. Mit diesen Speichern ist ein erweiterter Gebratich von Mikroprogrammierung möglich geworden und viele Prögrammfunktionen können von der Mikroprogrammsteuerung in einem Rechnersystem übernommen werden.

Die vorliegende Erfindung bezieht sich nun auf einen Vorschlag, innerhalb der genannten busstrukturierten Rechnersysteme auf eine sehr spezielle Art und Weise die obenstehend beschriebenen Möglichkeiten zxi vorwenden, die die

609 8 1 2/0 918

~k- ' ΓΠΝ.7713

29-^-1975

neuen Entwicklungen auf dem Gebiete der Hardware bieten. Ausser dem wird nach dor erfindungsgemässen Konzeption dafür gesorgt, eine Verteilung der Funktionen über die jeweiligen Teile eines busstrukturierten Rechnersystems auf einer möglichst wirtschaftlichen Basis zu verteilen. Dies ist von Bedeutung wegen der Kosten: Funktionen, die zentral und auf Verteilerbasis ("sharing") in der zentralen Verarbeitungseinheit geleistet werden können, müssen auch möglichst dort durchgeführt werden. Dabei muss ein möglichst gutes Kompromiss geschlossen werden wegen der Belegung der zentralen Verai'bei tungseinhei t einerseits und der mehrfachen Streuung abhängig beispielsweise von der Anzahl Peripheriegeräte der Hardware andererseits.

Damit die obenstehend beschriebenen Wünsche und

Anforderungen erfüllt werden, weist ein Rechnersystem mit einer Busstruktur nach der Erfindung das Kennzeichen auf, dass auf Basis von einfachen Programmaufträgen für komplette Eingangs Ausgangsauf träge, die zum Transport von Daten im Rechnex'sys tem dienen, die zentrale Verarbei tungseinhei t Stellermittel enthält, mit denen die genannten Eingangs-Ausgangsaufträge in eine Anzahl einzelner in der Zeit voneinander unabhängig selbständig von einer Peripheriegerätsteueranordnung durchführbarer Operati ons schritte verteilbar sind und wobei Speichermittel im Rechnersystem zum Einhalten der Durchführung der genannten Operationsschi"!tte dienen, wobei die Steuermittel in Zusammenarbeit mit der Busregelanordnung einen Operationsschritt über den Bus zu einer Peripheriegerätsteueranordnung, die Mittel enthält, mit deren Hilfe ein dazu bezeichnetes Peripheriegerät einen Operationsschritt durchführt, senden, und weiter dass

60981 2/091 8

-5- PIlN. 7713

29-8-1975

die genannten Peripheriegerätsteueranordnungen an sich bekannte Un terbrechimgsanfrageini ttel enthalten, mit denen nach Beendigung eines Operationsschrittes der zentralen Verarbeitungseinheit eine Un terbrechungsanf rage zufühjr-bar ist, wobei nach Akzeptierung einer Unterbrechungsanfrage in der zentralen Verarbei tungseinhei t die genannten Speicher- und Steuermittel den Versand eines Operationsschrittes versorgen, der dem vorhergehenden Operationsschritt für ein betreffendes Peripheriegerät folgt.

Mit dieser Konzeption der Eingangs-Ausgangs-

aufträge, die das wichtigste Instniment bei der Verwendung
eines Rechners bei seiner Kommunikation mit der Aussenwelt
bilden, wozu namentlich der Gebraizcher mit seinem Gebra\icherprogramni und zugehörenden Daten gehört, ist erreicht worden, dass die Programmierung einfach ist: einfeiche Programmaufträge zui· Beherrschung komplexer Situationen im System. Durch Verwendung der genannten Stexiermi ttel in der zentralen Verarbei tungsiinhei t findet eine derartige Aufteilung oder Ausfaserung der Eiiigangs-Ausgangsaufträge statt, dass Operationsschritte entstehen, die zu einer optimalen Situationsbeherrschung führen. Jeder Operationsschritt ist abgesehen von der Reihenfolge, in der er in bezug auf den vorhergehenden und
nachfolgenden Schritt durchgeführt wird, in der Zeit gesehen unabhängig und selbständig durchführbar. Das bedeutet, dass~ keine sogenannten EiIsJLtuationen entstehen können: es besteht nicht die Gefahr, dass beim Durchführen eines Operationsschrittes Schwierigkeiten entstehen, weil im erfindungsgnmüssen Hechnersyptem ein vorhergehender bzw. nachfolgender Operati uns·-

60981 2/0918

-ό~ PHN.7713

py-8-1975

schritt keine Zeitbeziehung zu dem in der Durchführtmg begriffenen Operationsschritt hat.

Dadurch, dcuss die genannte .Aufteilung an der

Stelle der zentralen Vorarbeitungseinheit durchgeführt wird, ist ausserdem erreicht woi'den, dass eine vorteilhafte Funktionsverteilung im Rechnersystem entsteht: die Peripheriegeräts teuerariordmmgen können nach wie vor von einer einfachen Konzeption sein. Jeweils wenn Daten in bezug auf einen Operationsschritt einer derartigen Anordnung zugesandt werden müssen, erfolgt dies auf einfache Weise mittels einer sogenann-" ten Bus-Transport-Prozedur, die allgemein anwendbar it. t. Mit dieser Konzeption ist es überhaiipt kein Problem, gleichzeitig mehrere Eingangs-Ausgangsoperationen im Rechnersystem dtirchzxiführen. Bei der Durchführung eines Operationsschrittes mittels eines Peripheriegerätes (beispielsweise stiche einen bestimmten Zylinder in einem Scheibenspeicher), kann gleichzeitig die zu diesem Peripherie gerät gehörende Peripheriegeräts teueranoi'dmjng oder eine andere Peripheriegerätsteiieranordnung aus der zentalen Verarbeitungseinheit mit einem anderen Operationsschritt für ein anderes Peripheriegerät versehen werden. Venn die Peripheriegerätsteueranoi-dnung mit diesem letztgenannten Operationsschritt angefangen hat, wird er im allgemeinen wieder frei. Dasselbe gilt auf dem Niveau der zentralen Verarbeitungseinheit. Diese hält in den -genannten Speichermitteln, die namentlich Register in der zentralen Verarbeitungselnheit und/ oder Stellen im Speicher sein können, die Durchführung der rjew-eiligen Opera ti ons schritte ein, ist aber zur Durchführung anderer Aufgaben während der Durchführung der Operationsscliritie

609812/0918

-7- KiN. Γ/13

20-8-1975

durch die Peripheriegerätsteueraiiordmmgeii und die Peripher!egeräte frei. N\ir beim Ti"ansport von Öperationsschrittdaten und andex-en Daten über den Hus ist die zentrale Verarbeitungseinheit dabei eingeschaltet.

Die Konzeption nach der Erfindung bietet einen

weiteren Vorteil im Zusammenhang mit den sogenannten Fehler~ untersuchungsprozeduren. ICs ist nämlich möglich, nach Durchführung jedes Operationsschrittes, wenn erwünscht, die zentrale Verarbeitungseinheit einziischalten (was sowieso mit Hilfe einer Unterbrechungsanfrage erfolgt wenn ein Operationsschritt beendet ist) um zu Tintersuchen, ob der Operationsschritt a\if richtige Weise durchgeführt worden ist. Dazxi kann auf einfache Weise das Abfragen des Status des Peripheriegerätes durch die zentrale Verarbeitungseinheit als Operationsschritt angewandt werden. Es sind dann keine speziellen Vorkehrungen in jeder Peripheriegerätsteueranordnung notwendig und es entlastet ausserdern den Software. Die Möglichkeit, ohne dass zusätzlich viel Hardware notwendig ist, die richtige Durchführung jedes Öperationsschrittes in der zentralen Verarbei tungseinhei t, die normalerweise dazu am besten ausgerüstet ist, durchzuführen bedeutet, dass eine bessere Fehleruntersuchung möglich ist. Sollte eine derartige Untersuchung erst nach Durchführung eines vollständigen Eingangs-Ausgangsaufträges erfolgen, so ist es viel schwieriger zu untersuchen, wo der Ursprung dieses Fehlers liegt. Damit wird die Korrektur eines derartigen Fehlers schwieriger und zeitraubender.

Eine bevorzxigte Ausführungsform des erfindungsgeinassen Rechnersystems, wobei ein Eingangs-Ausgangsaxiftrag

6098 12/09 18

-8- PUM.7713

29-β-1975

mindestens axis einem Auftrag, einer Adress eines Periphcriegerätes mit der zugehöreiiden Periplierieger'dtHteueranordnung, einei- Adresse im Adressenraura des genannten Periphei'iegerätee, einer Adresse in einem Adressenraiim einer Anordnung des Rechnersystems, zu dem oder von dem Daten transportierbar sind, zusammengestellt ist, weist das Kennzeichen auf, dass die Steuermittel der zentralen Verarbeitungseinheit Mittel enthalten, mit denen der genannte Eingangs-Ausgangsauftrag in einer Anzahl einzelner in der Zeit voneinander unabhängig durchführbarer Operationsschritte aufgeteilt ist, wobei ein Operationsschritt aus mindestens einem ersten Operationsschrittauftrag mit der Adresse des Peripheriegerätes mit der ztigehörenden Peripheriegerätsteueranordnung und einem Adressenteil der Adresse im Adressenraum des genannten Peripheriegerätes besteht. Die genannte Ausbildung ist namentlich a\if einen Eingangs-Ausgangsauftrag anwendbar, bei dem ein Scheibenspeicher als Peripheriegerät benutzt wird. Dabei kann ein erster Operationsschritt aus einem Auftrag "suche Zylinder" bestehen d.h. suche einen bestimmten Z3ⁱ'linder des Scheibenspeichers, der im Operationsschritt mit der Adresse des Peripheriegerätes bezeichnet worden ist. Der genannte bestimmte Zylinder ist dabei als ein erster Adressenteil der Adresse im Adressenraum des Scheibenspeichers gegeben. Ein zweiter Operationsschritt kann dabei aus einem Auftrag "wähle Sektor" bestehen, d.h. wähle einen bestimmten Sektor auf dem gesuchten Zylinder des Scheibenspeichers, der in diesem Operationsschritt mit der Adresse des Peripheriegerätes angegeben ist. Der genannte bestimmte Sektor ist dabei als zweiter Adressenteil der Adresse

60981 2/0918

-9- PHN.7⁷13

im Adressenraum de« Scheibenspeichers gegeben. Der zweite Oporationsschritt kann weiter ans einem Auftrag bestehen "lies" oder "schreib" und weiter ans Adressendaten namentlich ans einer Anfangsadresse im Adressenrauni eines Gebietlängendaturns des Adressenraumes einer Anordnung, beispielsweise des Speicher¹= des Rechnersystems, aus dem ausgelesen bzw. zu dem geschrieben werden muss, bestehen. Bei einer sogenannten "Schlüsselsuch"-Prozedur ist wieder ein anderer Operationsschritt zusammengestellt i'ür viele mögliche Anwendungen, bei denen Datentraiisporte im buss trukturi ei* ten Rechnersystem notwendig sind.

Noch mehr Vorteile des Rechnersystems nach der

Erfindung in beztig auf das bereits obenstehend genannte Aufteilen von Funktionen über das Rechnersystem sind vorhanden, wenn tiefer aiif bestimmte Situationen eingegangen wird. Tintenstehend ist dies, nachdrücklich sei hier erwähnt als Beispiel, an Hand einer Funktionsverteilung dargestellt, die im Rechnersystem entstehen kann bei der· Kategorie mitteischneller und schneller Periphcriegcräte, Magnctbnndapparatur lind Scheibenspeicher. Ein allgemeines Problem bei dieser Art von Peripheriegeräten ist nämlich der Oateniransport zwischen dem Speicher, damit ist gemeint dem Haupt- oder Arbeitsspeicher, mit dessen Inhalt die zentrale Verarbeitungseinheit ihre Tätigkeiten durchgeführt -,und . den genannten Peripheriegeräten, Bei Scheibenspeichern ist im allgemeinen die Geschwindigkeit des Oatentransportes zu hoch um problemlos über den Bus zu gehen. Bei Magnetbandspeichern i.st die Blocklänge oft so gross, dass der Bus durch einen derartigen Blocktransport zxi lange belegt ist. Der Systembus ist im Grunde von einer universalen Konzeption

609812/091 8

»10- PHK. 77 η

₂y-8-ii/75

und eignet sich, im Grunde nicht zu den genannten Transporten zwischen dem Speicher und (mittel) schnellen Peripheriegeräten.

Damit dieses Problem gelöst wird, ist es bekannt

in Rechnersystemen eine sogenannte direkte Zugriffsmethode anzuwenden ("Direct Memory Access"). Damit ist es möglich, über eine ausserhalb des Busses liegende einzelne Verbindung den genannten Datentransport erfolgen zu lassen.

Unter Verwendung der erfindungsgemässen Konzeption ist eine derartige direkte Zugriffsmethode auf sehr wirtschaftliche Weise organisierbar. Es tritt eine durchaus nutzbare Funktionsverteilung innerhalb eines derartigen Rechnersystems auf. Ein erfind\mgsgemässes Kechnei-systein, bei dom der Speicher ausser der Tatsache, dass er mindestens mittelbar an den Bus angeschlossen ist, auch mit mindestens einer Aripasstnigs einheit verbindbar ist, wobei die Anpassuiigseinheit selbst an den Bus angeschlossen ist und zwischen dem Bus und mindestens einer bestimmten Peripheriegerät:;;teueranordirarig mit den darein verbundenen Peripheriegeräten liegt, \vobei die Anpassungseinheit dazu dient, einen direkten Transport von Daten zwischen dem Speicher und mindestens einem Peripheriegerät über einen einzelnen Speicheranschluss erfolgen zii lassen, weist daher nach der Erfindung das Kennzeichnen auf, dass die Anpassungseinheit erste Mittel enthält, in denen die genannte Anfangs adresse in den Adressenraum und die genannten Gebietslängendaten des Adressenrauraes des Speichers aufnehmbax" sind und wobei mit diesen Daten mit Hilfe von zweiten Mitteln in der Anpassungseinheit der Datentransport zwischen dem Speicher xind eir;e;:> Peripheriegerät, der über die zugehörende Perlpheriegeräfcsteuer-

609812/0918

-11- J-HN. 77 C¹

29-8-1973

anordnung mit der Anpassungseinlieit verbunden ist, selbständig durchführbar ist. Es dürfte einleuchten, dass eine derartige Anpassungseinheit wegen der Tatsache, dass die Operationsschritte nach der Erfindung unabhängig durchführbar sind, auch imstande ist, statt für nur eine auch für mehrere Peripheriegeräts teTieranordnungen diese direkte Sped cherzugriff sfunktions zu erfüllen.

Wenn bei der obenstehend beschriebenen Organisation einer sogenannten "Schlüsselsuch"-Operation als einen der Eingangs-Ausgangsaufträge zum Durchführen angeboten werden kann, ist es für das erfindungsgcmässe Rechnersystem vorteilhaft dass für einen Eingangs-Ausgangsauf trag, der als "Schliisselsuche" bezeichnet wird, einer der mit den Stcuermitteln der zentralen Verarbeitungseinheit durch Aufteilung der sogenannten "Schlüsselsuchoperation" entstandenen Operationsschritte durch dritte Mittel in eine Anpassungseinheit aufnehmbar sind, welcher Operationsschritt aus einem Vergleichsauftrag, der Adresse des Schlüssels im Speicher und einem Speicherdatuni besteht, wobei weitere Mittel vorhanden sind, mit denen mit diesen Daten der Vergleichsauftrag zwischen einem im Speicher vorhandenen Schlüssel und Schlüsseln aus dem Peripheriegerät das über die zugehörende Peripheriesteueranordnung mit der Anpassungseinheit verblinden ist, selbständig durchführbar ist.

Weitere Einzelheiten und Kennzeichen des erfindungsgemässen Rechnersystems werden nachstehend, an Hand der Beschreibung der Figuren näher erläutert. Darin zeigen:

Fig. 1 eine allgemeine Konzeption des erfindungsgemässen Rechnersystems,

60981 2/0918

—-12- MITm'. 7713

:>9-8-1975

Fig. 2 eine allgemeine Konzeption des erfindung^· geraässen Rechnersysteins mit Anpassungseinheiten und mit einem Scheibenspeicher,

Fig. 3 ein Beispiel eines Eingangs-Ausgangs-

auftragformats, wie dies im Beispiel nach Fig. 2 und in den nachfolgenden Figuren verwendet wird,

Fig. k ein Beispiel eines Sektoraufbaus eines

Scheibenspeichers, wie dieser in den folgenden Figuren verwendet wird,

Fig. 5 den Zusammenhang zwischen den Fig. 6, 7, 8 und 9,

Fig. 6 ein Beispiel einer- Schaltungsanordnung zur Verwendung in einem Rechnersystem nach der Erfindung,

Fig. 7 ein detailliertes Axisführungsbei spiel

einer zentralen Verarbeitungseinheit für ein Rechnersystem nach der Erfindung,

Fig. 8 ein ausgearbeitetes Beispiel einer Anpassungsanordnung, wie diese in einem Rechnersystem nach der Erfindung verwendet wird,

Fig. 9 ein ausgearbeitetes Beispiel einer

Peripheriegerätsteueranordnung mit einem Peripheriegerät, wie diese in einem erfindtmgsgemässen Rechnersystem verwendet werden.

In Fig. 1 ist CPU die zentrale Verarbeitungs-

einheit die mit einem Systembus B mit der Peripherie verbunden ist. Die Peripherie besteht aus Peripheriegerätsteueranordnungs CU1 , CU2, die mit dem Bus verbunden sind. Mit diesen Steueranordnungen CU1 , CU2 sind Peripherie gear-ate P1,· P2, ...

609812/0918

-13* ph::, 7713

verbunden. Auch ist es denkbar, dass Peripheriegeräte P'+ ohne eine separate Steueranordmmg wohl aber mit einer eigenen Steueranordnung mit dem Bus verbunden sind. Weiter ist der Arbeitsspeicher MS über den Speicherbus BG mit der CPU und darüber mittelbar mit dem Bus B verbunden. Derartige busstrukturier te Rechnersysteme sind bekannt, wobei mit Hilfe einer Bussteuerarordnung BCTI der Transport von Auftragen und Daten über den Bus gestetiert wird. BCON^- ist eine Btisverbindxmgseinhei t um einen geeigneten Anschluss zwischen der CPU und dem Bus B zu erhalten. Weiter ist PC ein Programmzähl ex-, aus dem eine Adresse ADR dem Speicher MS angeboten werden kann. Aus dem Speicher herrührendc Information erscheint in der CPU im Register STOR. Abhängig von der Eingangs-Ausgangsauftragsart wird SIOR ein erweitertes Register oder eine Anzahl Register sein. Entsprechend der Erfindimg enthält die CPU Steuermittel BIO und Speichermittel CR, hier ist als Beispiel ein Register dargestellt, es können namentlich auch Wortstellen des Speichers sein. ROC sind wei tοre Regi»te:rmi 11e 1.

Die Wirkungsweise des beschriebenen Rechnersystems ist wie folgt: Es sei an dieser Stelle bemerkt, dass in diesem Stadium der Erläuterung der Erfindung eine Einfachheit angestebt wird, damit ein besseres Verständnis des Erfindungsgedankens 'möglich sein wird.

Es wird vorausgesetzt, dass im Programmzähler

PC eine Adresse ADR des Speichers MS steht, wo ein Eingangs-Ausgangsauftrag SIO als Information gespeichert ist. Die Information geht über die ΌΑΤ1 -I-ei tungen in das Register SIOR der CPU. Mit diesem Auftrag SIO wird aus dem Register SIOR. eine Stelle im Steuexspeicher CS angegeben. Ein Mikroprogiammwort MPRI

609812/091 8

-}h- 1-¹HN. 77*3

erscheint am Ausgang von CS. Dieses Mikroprogramme ort MPK1 wird zu den Steuermitteln BIO weitergeleietet, Die Adresse in CS, die durch den Auftrag SIO bestimmt ist, wird auch irn Register CR gespeichert. Damit kann ermittelt werden, wieweit eine Operation fortgeschritten ist. Nach der Erfindung wird nun in den Steuer- ~ mittels BIO auf Befehl von Ml?P1 und mit den Daten der Eingangs-Ausgangsoperation, die in SIOR gespeichert sind, von dieser Eiiigangs-Ausgangsoperation ein in der- Zeit unabhängiger selbständig von einem Peripheriegerät durchführbarer Operationsschritt OC1 abgeleitet. Ein auf diese Weise gebildeter Operati onsschritt wird in einem Register ROC gespeichert. Aus diesem Register ROC wird der Operationsschritt auf einem Mikroprogrammbefehl MPRO über die Biisverbindung BCON über den Bus zu der betreffenden Peripheriegeräts teueranordnung gesandt. Die Durchführung des Operations·- schrittes erfolgt nun weiter ohne Einmischung der CPU. Wenn der Operationsschritt dux'chgeführt ist, meldet die Peripheriegerätsteueranordnung dies aus den Unterbrechungsanfragemitteln TM zu der CPU. Dies geht über die in Fig. 1 darges teil te TKT-J-eitung. Mit dieser Leitung wird eine Unterbreclrungsanfrage in der CPU wiedererkannt. Die Unterbrechungsanfrage hcit hier zwei Aufgaben: das Unterbrechen in der CPU eines laufenden Progreimins und das Register CR wird dadurch erregt: nämlich der Inhalt desselben wird auf Basis von INT aus den Steuermitteln BIO derart geändert (beispielsweise um eine Einheit erhöht), dass ein folgendes zu diesem Auftrag gehörendes Mikroprograintnwort MPR2 in CS damit adressierbar ist. Akzeptiert die CPU die Unterbrechungsanfruge und tritt eine Unterbrechung auf, so wird nun mit dem Mikroprogramm™ ort MPR2 in den Steuermitteln BDO tmd mit den Daten der

609812/0918

-15- PHN. 77 .'5

29-8-1973

Ei ngangs -Aus gangs operation in STOR ein folgender Operntionsschri 0C2 abgeleitet. Dieser wird nun im Register ROC gespeichert um danach über den Bus gesteuert zu werden. Dies Prozedur wiederholt sich soviele Male wie es unabhängige und selbständig durchführbare Operationsschritte OC gibt, in die ein Bingangs-Ausgangsa\xftrag aiifgeteilt ist.

Mit den obenstehend beschriebenen Konzeption

des erfindiingsgemässen Rechnersystems sind die Mittel angegeben, die zur Verwirklichung des Erfindungsgedankens notwendig sind. In wieviele Operationsschritte ein Eingangs-Axisgangsauftrag aufgeteilt werden muss, damit die Anforderungen in der Zeit voneinander unabhängiger und selbständig durchführbare}' Operationsschritte erfüllt werden können, hängt vom Typ und der Art eines Peripheriegerätes, für den ein derartiger Eingangs-Ausgangsauftraf gemeint ist, ab. Damit nun dasjenige, das die Erfindxxng lehrt an Hand eines praktischen Beispiels erläutert wird und aiif dessen Basis für andere Fälle dieselbe Art von Lösungen gewählt werden können ist untenstehend ein Beispiel beschrieben worden, das bestimmt nicht zu einfach gewählt worden ist sondern bei dem viele Aspekte, die wichtig sind um zu einer guten Verteilung eines Eingan gs-Atis gangs auf trags in Operati onsschritte zti gelangen, hervortreten. Dieses Beispiel bezieht sich auf die Kategorie (mittel) schnelle Peripheriegeräte wie Magnetbandapparate und insbesondere auf einen Scheibenspeicher als Peripheriegerät. Diese Wahl ist ausserdem deswegen gemacht worden, weil namentlich Scheibenspeicher in derartigen biisstnikturierten Rechnersystemen ein wichtiges Speichermittel bilden. Dabei ist dann zugleich davon ausgegangen, dass es nützlich ist, den Scheibenspeicher in

609812/0918

-16- PHTm. /7 13

. ". ■ 2.9-8-1975

einer Systeniaiisbildung, wobei er eine unmittelbare Verbindung mit dem Speicher haben kann (direkter Spei ehe rzug-rifi") zu beschreiben. Dazu gibt es dann zwischen dem Systembus B und der Peripheriegerätsteueranordnung für die (mittel) schnelle Peripheriegeräte eine Anpassmigseinhoit Tincl in diesem Beispi.el sogar für mehrere Peripheriegerätsteueranordnungen zusammen eine Anpassungseinheit.

Xn Fig. 2 wird auf schematische Weise ein derartiges System dargestellt. Dabei werden dann die Elemente von allgemeiner Konzeption kurz beschrieben, während in den nachfolgenden Fig. 6, 7» 8 und 9 tiefer auf die Einzelheiten eingegangen wird. Üie allgemeine Konzeption der CPU nach Fig. 2 ist wie bereits in Fig. 1 dargestellt. In Fig. 2 ist B wieder der Systembus, MS ist der Haupt- oder Arbeitsspeicher, der über eine Verbindung GBO eine Schaltungsanordnung SV und eine Verbindung GB1 mit dem Systembus B verbunden ist. "Xn diesem Beispiel ist der Speicher MS, wie dies in vielen Systemen der Fall ist, über die zentrale Verarbeiten einheit. CPU mit dem Systembus B verbunden. Dies ist deswegen gemacht worden, weil im normalen Yerkehy wenn darain keine (mittel) schnellen Peripheriegeräte im Spiel sind, die CPU am meisten mit dem Speicher einen Datenaustausch hat. Am Bus B gibt es Zweige A1 und A2, mit denen Anpassungseinheiten HSA1 und HSA2 verbunden sind. Ueber diese Anpassungseinheiten HSA1 und HSA2 sind die Peripheriegerätsteueranordnungen CU11, CU12 bzw. CU21, CU22 mit dem Bus B verbunden. Diese Steueranordnungen betätigen sogenannte schnelle Peripheriegeräte: CU11 betätigt das Peripheriegerät P111 (hier als Scheibenspeicher g€;dacht) und weiter die Peripheriegeräte P112 und P113 (dfis

609 812/0918

.-17- PJiN, 7? 13

29-ο-·^7:"'

müssen auch Scheibenspeicher sein). CU12 betätigt die Peripheriegeräte P121, P122 und P123, die beispielsweise Hagnetbandapparatesein können. Weiter sind noch andere Eingangs- xmd Ausgangsapparatc PO1, P02, .., POi, beispielsweise ein Drucker, ein Kartenleser, ein Kartenlocher, ein Tastenpult, eine Wiedergabeanordnung, ein Uebertragungskanal usw. mit ihren zugehörenden Stcueranordnungen mit dem Bus B verbunden. Diese Geräte P01 , ... POi gehören zu der Kategorie langsamer Peripheriegeräte. Selbstverständlich kann dabei auch ein langsamer, bed spielsweise Magnet· handapparat vorhanden sein (ein Kassette-Band-Apparat). Die Uebertraguiig über den Bus B zwischen den genannten Peripheriegeräte P01, P02, ... POn und der CPU xincl über die CPTI auch mit dem Speicher MS erfolgt entsprechend normalen bekannten Transportprozeduren. Die Erfindung bezieht sich ebenfalls auf derartige Prozeduren selbst und deswegen wird in diesem Zusammenhang nicht weiter darauf eingegangen, insofern dies zum Verständnis der Erfindung auch nicht nötig ist.

Von Bedeutung für den Transport der Daten

aus den (mittel) schnellen Peripheriegeräten sind die Speicher-Verbindungen GB2 und GB3. Diese verbinden die Anpassung?einhei ten IISA1 bzw. JISA2 mit dem Speicher MS über die Schaltungsanordnung SW. In einer Anpassungseinheit, hier beispielsweise HSA1, sind d:i e eingangs erwähnten ersten und zweiten Mittel in Form einer Anzahl Register KMSA, KMSL, RMSKA, SMSKI. und zwei Zähler CNT1 und CNT2 vorhanden. Die Funktion dieser ersten und zweiten Mittel wird untenstehend beschrieben. In einer Peripheriegerätsteueranordnung, hier beispielsweise CUM, sind ebenfalls eine Anzahl Register R, R2. DRI, DR2 und eine Vergleichsanordnung V1 Vorhand·??

ΒΠ981 ?/091 8

-18- PHN. 77·.3

29-8-1975

Oas Peripheriegerät P1 1 1 , das in diesem Beispiel als Scheibenspeicher gedacht ist, enthält ein Eing-angsrcgister TR, eine Schenkelsteucr- und VerKchiebungsraessanordriung M, einen Magnetkopfwähler KS, einen Zähler C und eine Vei^rleichsanordnung YZ. Die Funktion dieser Teile wird untenstehend beschrieben.

Um den Aufbau und die Funktion des obenstehend

beschriebenen Sys tern zu erläutern ist untenstehend ein Beispiel eines Eingangs-Ausgangsauftrage mit einem Scheibenspeicher P111 gegeben. Der Datentransport zwischen PI11 und dem Speicher MS erfolgt über den Speicherbus GB2 und zwar u.a. mit Hilfe der Aktionen, die in einer Anpassungseinheit I1SA1 erfolgen. Wenn ein Eingangs-Ansgangsauftrag(lO-Auftrag) gestartet wird, liefert die CPU dazu eine Instruktion SIO, die beispielsweise aus dem Speicher MSiη das Register SIOR der CPU gelangt ist. Ein derartiger SIO-Auftrag enthält eine Anzahl Daten: siehe Fig. 3· OPC steht für Operationscode, der angibt, ob gelesen, geschrieben oder gesucht (search) werden muss in einem Peripheriegerät, Welches Peripheriegerät das ist, wird cHirch PN bezeichnet. Ein Teil IIP gibt die Adresse an, an der im Peripheriegerät PN Information gelesen, geschrieben oder gesucht werden muss. Im Falle eines Scheibenspeicliers kann dieser AP enthalten: Zylindernummer CN des Scheibenspeichers, Kopfnummer Kn, für die Wahl der gewünschten Scheibe (bzw. Scheibenseite) und zum Schluss die Sektornuffiiiier des erforderten Sektors Sn auf einer Spur, Ι0Λ gibt die Adresse an, an der im Speicher MS gelesen oder geschrieben worden muss. IOL gibt die Länge des Speichergebietes von MS an, in dem die Lese- oder Schreibeaktion stattfinden muss (Speicherschutz). KA gibt die Adresse an, an der im Speicher MS der Such-

609812/09 18

19- HIN. 771?

schlüssel Tür eine Suchaktion, die im Scheibenspeicher stattfinden kann (key search operation) steht. KL gibt die länge dos Schlüssels an, d.h. wieviel Stellen der Schlüssel im Speicher beansprucht. RI- gibt die Länge eines Eintrages an und OL die Länge der Daten in einem Eintrag RD1, RDi (siehe Fig. k).

Oie Wirkungsweise ist nun wie folgt: Phase >1 :

die CPU untersucht, ob die HSAx, die im Adressencode PN eingeschlossen ist, frei ist, d.h. nicht bereits vorher für eine Aktion aufgefordert ist und diese Aktion noch nicht beendet hat. In unserem Beispiel wird HSA1 abgefragt. Ist diese nicht frei, so wird durch die CPU die betreffende Anfrage in eine Warteliste eingetragen. Wenn vorausgesetzt wird dass IISA1 frei ist, kommt die Phase 2. In dieser Phase sendet die CPU über den Bus B einen ersten aus dem Eingangs-Ausgangsauftrag abgeleiteten Operati onssohritt OCl, der für die untenstehend ζτι beschreibende Prozedur dient. Dieser Operationsschritt 0C1 enthält den Code PN, mit dem wieder die HSA1 und zugleich das erbetene Peripherie-gerat 1Ί11 mit der zu geh η τ-endcn Steueranordnung CIJ1 1 selektierbar ist. Weiter enthält diese 0C1 einen O^erationsauftrag und zwar: "suchen" (seek) d.h. im Scheibenspeicher muss der Zylinder CN gesucht werden. CN ist ein Teil (der signifikanteste) der Adresse, auf dem im Scheibenspeicher Information gelesen, geschrieben oder gesucht werden muss. Mit diesem Operationsschritt 0C1 wird das Datum CN transparent, d.h. ohne dass spezielle Bearbeitungen über HSAl durchgeführt werden, zur Steueranordnung CU11 weitergegeben. CN gelangt in das Register R1, von woher er in diesem Beispiel in das Register IR des Peripher!egerätes P111 gelangt. (Dieses wurde ja von PN gewählt). Der "Such"_T

60981 2/0918

-20- . PUN. 771 Γ·

²153 #§⁵2 9

saxif trag wird damit gestartet: Die Anordnung M bewegt den Arm des Scheibenspeichex-s P111. Während dieser "Siich"-Oj-)era™ tion sind HSA1 und CU1 1 frei. Tn P1 1 1 wird die Ai^mvurschiebung in M gemessen, das Ergebnis gelangt in den Zähler G. In der Vergleichanordnung V2 wird der Inhalt von C mit dem von IR verglichen. Gibt es eine Uebereins timrimng, so ist die "Such"-Akti on beendet und über die J-eitung 12 wird ein "Fertig"-Signal zu CU11 gesandt. Danach bittet CU11 mit einer Unterbrechungsanfrage um die Aufmerksamkeit von CPU: dies kann eine Bit-Meldung der CU1i zu CPU sein. Die Organisation davon hängt von den Bus-Prozeduren am Bus des Systems ab. Wenn diese Bitte von der CPU genvahrt wird, leitet die CPU eine folgende, d.h. die dritte Phate des I0-Auftrages ein. Nach der Erfindung wird wieder ein Operationsschiritt 0C2 gebildet. Dieser besteht in diesem Beispiel aus zwei Teilen und zwar 0C21 und 0C22. 0C21 enthält wieder den Code PN. Weiter gibt es einen Wahloperationsauftrag und zwar zum Wählen des Sektors SN im Scheibenspeicher, der auf dem obengenannten Zylinder CN liegt. 0C21 enthält also auch diese Sektornummer SN und wenn pro Sclieibenoberflache eine Aktion durchgeführt wird, auch noch eine Kopfnuminer Kn. Zum Durchführen des genannten Wahl Operationsauftrages dieses Teils des Operationsschrittes werden diese Daten auf Basis der Wahl durch PN transparent über HSA1 zu CU11 weitergegeben. In diesem Beispiel gelangt in R2 die Kopfnuminer Kn und die Sektornummer Sn. Die Kopf nummer Kn wird zu P111 weitergclcitet von woraus die Kopfwahl über den Wähler KS erfolgt. In CU11 wird in diesem Beispiel über das Register ÜR1 Sn der Vergleiclumordnung V1 angeboten. Die Wahl dez" Sektornummer Sn wird gcatartci, Von der Scheibe, auf der der Kopf mit der Trimmer Ktι liest, werden

609812/0918

-21- -ΊΙ-ί 7/13

die Sek tomuminern über die Leitung Tj aus PI 1 1 in diesem Beispiel über das Register DR2 der Verßleich«anordnung VI von CUII ango-Vjo Leu. Tjies geht aiii." diese Weise weiter bis Sn-1 erreicht ist: Vl rentiert über die Leitung M in dem Augenblick, wo in DR2 die Sektornummer Sn-1 angeboten ist.

Uer zweite Teil dos obengenannten Operations-

Schrittes (üC22) tritt in der Zeit gesehen gekoppelt mit dom ers ten Teil (OC2) auf. Diese 0022 umfasst: wieder den PN-Code, den 0]M:i'utioiit;uuftrug "lies" oder "schreib", wieder die Nummer Sn (Kontroll/.wocko) und weiter Daten, die sich auf den Transport von oder zu dem Speicher MD beziehen. Dies sind die Daten JOA und TOI-. Der Operationsschri tteil 0022 wird vorzugsweise unmittel bar nach (oder es kann auch vor) dem Verrand von 0C21 durch die OPU über den Bus B gesandt. Die CUIt ist von dem Augenblick, wo der Sri-1—Sektor gefunden wurde, bereit, die I-ese- oder Schreib— aktion zu steuern. Der Lese- oder Sehreibauf trag geht transparent durch liSAl nach CU11 mid von dort nach P111. Sn steht im Register ll'.i bzw, in DlJ 1 (v/ie cbenn teilend) und wird Zwin Ve χ gleich mit Sn, der über die Leitung D angeboten wii-d, in V1 verglichen. Wenn in P111 der Sektor Sn-1+1 = Sn erreicht ist, wird folglich keine EiIsItuati on entstehen, denn alle Daten zur Verarbeitung sind vorhanden: Die Kopfmiiijiner JC ist bereits wie obenstehend erwähnt gewählt worden, Weiter sind auf Basis des Operationsschritt— teils 0C22 die Daten TOA und TOb in USA 1 aufgenommen. TOA gelangt in das Register KMSA: die Speicheradresse A des Registers MS, in das geschrieben oder aus dem gelesen worden muss, ΙΟΙ. gelangt: in das Register RMST-: Bezeichnung des Speichergebiete:., anfangend bei der Adresse A, in dar' die lese- ödere Schrcibak tion s ta t ti'

60 9 812/0918

-22- PITN. 771 Ί

£9-0-1975

muss. Όζη CU11 steuert nun die Lese- oder Schreibaktion. Beim Lesen geschieht folgendes: CTT11 liest die gewünschte Information aus dem Scheibenspeicher: die Leitung- D von PI11 nach CU11 und von dort transparent durch ILSA1 über den Speicherb\is GB2 iind die Schal tungsEinordnurig SW zum Speicher MS. Es findet hier also keine l'ufferunß' statt. Von HSA1 geht die Information, die von der Leitung I) (in Wirklichkeit ein Leitungenbündel zur Breite des Datenpfades, beispielsweise 9 Bit) nun im Speicherbus GB2 vorhanden ist, zusammen mit Adresseninformation. Aus dem Register RMSA gelangt die Adresse A in den Speicherbus GB2 , wonach in den Speicher die Oaten, die sich im Speicherbus GL12 befinden, geschrieben werden müssen. Zugleich erfolgb in JISA1 folgendos: der Inhalt von RMSA geht ausser zum Speicherbus GB2 auch zum Zähler CNT1 , in dem A+1 berechnet wird, also die Adresse A wird \im 1 Adressencinheit erhöht. Damit ist die neue Adresse für den nächsten Transport von Daten, die in P111 gelosen werden, direkt verfügbar. Ausserdom wird der Inhalt L vom Register RMS]- zutn Zähler CNT2 übertragen. Dort wird L-1 berechnet, also ui;i eine Einheit verringert. Diese Ex'höhung bzw. Verringerung des Inhaltes der Zähler CNT1 und CNT2 um eins erfolgt i'üx¹ jede folgende Speicheradrcsise. Damit ist erreicht, dass die Speicheradressondaten und die Lange des Spolchergebietos immer völlig nach dem neuesten Stand in 1ISA1 verfügbar sind. Der Transport zwischen P111 und dem Speichel¹ kann unbehindert weitergehen bis der Wert L-1 = L-L = 0 in CNT2 geworden ist. Dann hält, die Transportprozedur. Der unbehinderte Daten transport wird im System ohne dass eine Pufferung stattfindet gewährleistet, wenn die Geschwindigkeit des Speichers gross genug ist ταιπ bei einer der-

609812/0918

-23- PJIK, 771.3

2b3U929

artigen Anzahl von Anfragen zum Zii griff z.\im Speicher von den Anpassungseinhei ten IISA1 , IISA2, ... und der CPU insofern notwendig, rechtzeitig zu behandeln. "Die betreffenden Anfragen zum Zugriff werden durch die Schal tungsanordnung SW axif die richtige Weise zum Speicher MS zugelassen. Der Speicher, beispielsweise ein IC-Speicher, kann derart schnell arbeiten, dass es zwischen aufeinanderfolgenden Anfragen zum Zugriff von einer bestimmten HSA aus genügend Zeitraum gibt um Anfragen von einer oder irehrerei anderen HSA und einer CPU zu behandeln.

Venn im Scheibenspeicher P111 eingeschrieben

werden muss, folgt dies auf dieselbe Art und Weise \\^Tie obensteilend für das Lesen beschrieben wurde mit dem Unterschied, dass die HSA1 Leseanfragen beim Speicher MS einreicht. Diese Lescanfragen gehen dann mit dem Adressendatum A, bzw. A+1 für aufeinanderfolgende Leseanfragen einher. Die fms MS ausgelesene Information geht über SV über GB2 transparent durch HSA1 zu CU11, von woraus die Information über die Datenleitung Ό in P111 geschrieben wird. Dies erfolgt also auf der Adresse AP, die atis dem gefundenen Zylinder CN, dem gewählten Kopf Kn und dem erreichten Sektor Sn besteht.

Mit dei' obenstehend beschriebenen Auf'-teilung

des Eingangs-Ausgangsaufträges in zwei einzelne Operationsscbritte OC1 und 0C2 ist das Ziel der Erfindung erreicht worden. Die Operationsschritte 0C1 und 0C2 sind in der Zeit gesehen unabhängig· voneinander: ist eine Zylindernummer gefunden worden, so kann unbeschränkt gewartet werden bis der nachfolgende Operationsschritt 0C2 (der selbst aus den Teilen 0021 und 0C22 besteht) durchgeführt wird. VeiLer dürfte es aus dem Oben?tt-hondon

60981 2/0918

-Zh- γηκ. 77¹.i

einleuchten, dass jeder Operationsschritt 0C1 und 0C2 selbständigdurchführbar ist. Die Peripheriegerätsteueranordmmg erregt das Peripheriegerät wobei selbständig ohne Hilfe der CPXI der Operationsauftrag durchgeführt wird.

Ei ngangs-Aus gangs aufträge müssen also studiert werden um zu ermitteln in wiefern und wo die Aufteilung zu selbständig durchführbaren Operationsschritten, die in der Zeit unabhängig voneinander sind, möglich ist. Um ein weiteres Beispiel zu beschreiben, das sich auf das obenstehende Beispiel bezieht, ist untenstehend noch der sogenannte Schlüsselsuchauftrag ("keysearch") als Eingangs-Atis gangs auf trag bei einem Scheibenspeicher beschrieben worden.

Wie erwähnt gibt es für diesen Schlüsselsuchauftrag Register RMSKA und RMSKJ. in HSAI. Ein Sektor Si des Scheibenspeichers PI11 ist in eine Anzahl Einträge aufgeteilt. Jeder Eintrag kann einen sogenannten Schlüssel, einen gegebenenfalls nicht benannten Teil und einen Oatenteil enthalten. Dies ist in Fig. 3 angegeben: Si hat die Einträge Ul) 1, RIJ2... Jeder Eintrag RDi hat einen Schlüssel Ki, der an sich eine Länge KI. hat und einen Oatenteil Di mit einer Länge DL (einschlicsslich des etwaigen nicht benannten Teils).

Der Schlüsselsuchauftrag geschieht im erfindungs-

gemässen Rechnersystem wie folgt: Der Anfang des Aiiftrags nämlich der Operationsschritt 0C1 und der Operatdonsschritteil 0C21 ist derselbe wie für eine obenstehend beschriebene Lese-Schreibaktion im Scheibenspeicher. Denn bis dort, wo der Sektor Sn gefunden ist. Dies war in Phase 3· Der spezifische Teil der Schlüsselsuclijj dur liegt im Opera ti onsschri tteil 0C22 (siehe obojn). Dieser

609812/0918

-25- mix, 77"i:i

. V 29-8-1975

Operationsschritteil enthält: Auftrag "Schlüssel suche" , Sn, ΤΟ.Λ , ΙΟΙ-, KA, KL., DI-, IiT.. Die Bedcnitung dieser Buchstabkombirationen ist beroits obenstehend erläutert (siehe u.a. Fig. '_}). Die üater TOA, TOL, KA und KL werden m:i t einer Prozedur- über den Bus B
in die Register KMSA, JiMS],, RMSKA und HMSKl. gebracht. Die Daten Sn, Dl und Kl fjelicn weiter zur CIIIl. Der Auftrag "Schlüssel suche" ergibt eine £peicin'ranri\i{;o aus ΙΙ3Λ1 nach MS. Auf der Adresse KA die aus dem Register RMSKA von HSAl herrührt, wird der erste
Teil (beispielsweise ein Lesezeichen) zur Breite des Uateriweget vom Schlüssel K abgehohlt und geht durch den für dieses Datum
transparenten HSA1 zu CUIi. Dort gelangt ei' in das Register DR1. Gleichzeitig hai der Schlüsselsuclumftrag dafür gesor.gt, dass
aus dem Scheibenspeicher P111 vom angegebenen Sektor Sn auch ein erster Teil (beispielsweise ein Lesezeichen) des Schlüssels K
gelesen wird. Dies wird in das Register ÜR2 von CU11 gebracht.
In der cincan,·.;;; als weitei'c Mittel bezeichneten Vergleichsanordnung V1 findet ein Vergleich statt. Bei Gleichheit wird das an
der Le:i tang L1 vorhandej? Signal festgelegt (nicht dargestellt). Nun muss der zvoito Teil des Schlüssels K zum Vergleich präsentiert werden. Die Adressierung irn Speicher MS erfolgt wieder au? IISA1. Dazu dienen wieder die Zählet- CNT1 und CNT2. Der Inhalt
von RMSJCA wird in CNTl um 1 erhöht, während der Inhalt von RMSIIJ. in CN'12 um 1 verringert wird. Die rioue Speicheradresse wird aus
CNTl MS angobol-.evi. In CNT2 wird die rostliche Länge des Schlüsse! aufbewahrt. Mit diesen Daten wird der zweite Teil des Schlüssel= aus MS geholt tnid irn DRi gebracht. Wenn aus CU1 1 auch von 1ΜΓΙ
der ZAveite Schlüssel teil gelesen worden ist und in DR2 gebracht, findet wieder ein Vergleich statt usw.

60981 2/0918

. -26- :mt", 77 13

Tritt zwi.schcn den Schlüssel tei lon aus MS und

ans P111 Ungleichheit auf, so geschieh C folgendop: der Schlüsse! K muss aufs neue auf der Adresse Ka des Speichers MS mit einem Schlüssel nämlich dein Schlüssel des nachfolgenden Eintrags aus dem Sektor Sn von P11-1 vei'Ciiclifni werden. Dazu muss aixs IJSAl wieder von vorne der Schlüsse.! anfangend bei der Adresse KA des Spcidiers MS geholt werde))· Uazii v;ird der Inhalt des Registers IiMSKA in HSA1 verwende t, der noch immer diese Adresse AK aufbewahrt. Auf gleiche Weise ist die Schlüssellänge KL· noch im Register RWSKL von USA! aufbewahrt. Damit sind diese Daten verfügbar um aufs neue in die Zahler GNT1 bzw. CNT2 aufgenommen ?u werden. Dort findest dann wieder .für einen folgenden Teil des Schlüssels eine Erhöhung um i bzw. eine Verringerung um I statt. Diese "neue Lade"-Prozedur kann immer wiederholt werden, solange es keine vollständige Schlüssolüboreins timmung zwischen dem Schlüssel K in MS und den aus P111 gelesenen Schlüsseln auf dorn Sektor Sn gibt. XTm in Pi 1 1 %\\ ermitteln, wo ein Ei 11 ti"ag mit dem folgende Schlüssel anfangt wird in CVi 1 1 noch eine Adiiiinls tra Ii on geführt der noch restlichen Länge eines Eintrags ROi. Damit ist es möglich, zu ermitteln, wo ein folgender Schlüssel im Eiiitiras Sn, in dem gesucht wird, anfängt. Die genannte Führung der Admini titration für RL·, die Länge eines Eintrags RUl₅ kanu auf einfache Weise mit einem Zähler (nicht dargestellt) in CTT1 1 , in den das Datum RL· gebracht wurde, dtrrohgeführt werden, Bei jeeic-m folgenden lesezeichen wird der Inhalt von RL· urn eins verringert. Nach dem Auftritt einer Ungleichheit wird mit der Veri-iiigex'ung wen t ex'gegangen bis durch Null ge gunmen wird. Dies zeigt darm an, dass einfolgender Eintrag zur Un Ler.suchurig des Schlüssels darin

609812/0918

-27- 2ΊΙΝ.7713

verfügbar ist. Das Datum KI- wird dünn wieder aufs neiie aus einem Register in CU11 (nicht dargestellt) in den genannten Zähler gebracht. Gibt es zwischen dem aus dem Speicher MS herrührenden Schlüssel K und einem aus P111 gelesenen Schlüssel eine Uebcreinstimiming, so kann die zu diesem Schlüssel gehörende Xnf orma ti c· aus P111 nach MS geschrieben werden. Dies geht auf dieselbe Art und Weise wie das Auslesen von Daten von P111 nach MS wie bereits obenstehend beschrieben wurde. Das Datum der Datenlänge DJ, in einem Eintrag RDi sorgt dabei dafür, dass auch nicht mehr als diese Daten des Eintrags RDi transportiert werden. Ebenso wie dies für das Datum RL· der Γειίΐ war, gibt es für das Datum DL· auch einen (nicht dargestellten) Zähler in CUl1, in dem der DJ—Wert immer verringert wird.

ι Es dürfte einleiichten, dass die Erfindung sich

keineswegs auf das obenstehend gegebene Beispiel beschränkt, sogar im Rahmen dieses Beispiels mit der Anpassungseinheit USA, mit der ein Scheibenspeicher P111 und eine zugehörende Steueranordnung CU11 verbunden ist, sind Abwandlungen möglich. Vie gesagt kann die CU11 mehrere Scheibenspeicher P112 usw. betätigen. Es werden in CU 11 entsprechend mehr Register vorhanden sein müssen um die Daten speichern zu können. Denn es können gleichzeitig Operationsschritte in verschiedenen Peripheriegeräten stattfinden, worüber die CU zu jedem Augenblick die Steuerung muss aufnehmen können (jedoch niemals mehr als für ein Peripheriegerät gleichzeitig). Untenstehend wird daraxif noch näher eingegangen. Auch kann ein HSA für mehr als eine CU angeordnet sein. In dem Augenblick, wo tatsächlich Datentransport von/nach MS, gesteuert aus einer HSA stattfindet, ist die HSA nun für das betreffende Peripheriegerät

60981 2/0918

-28- :/i;.TJ,77i3

\\ . 29-8-1975

tätig. Venn dieser Transpoi't beendet ist, kann die USA für einer. Transport zwischen MS uüd einer anderen mit ilix¹ verbundenen CU tätig sein. Die jeweiligen mit derselben HSA verbundenen CUs verwenden dabei auch denselben Speicherbus GT32 i'ür HSA1 und GB3 für 1ISA2 wie Fig. 2 zeigt.

Um eine weitere Einsicht in das Gebiet der

Erfindung zu geben werden untenstehend noch eine Anzahl Anwendungsbeispiele der Verteilung der Eingangs-Ausgangsaufträge in eine Anzahl Operationsschritte nach dci' Erfindung angegeben.

Ein MuIti-Zylinder~Auftrag: ein einfacher Auftrag dient zum Lesen/Schreiben von Information zu einer· Anzahl Zylinder eines Scheibenspeichers. Dabei treten soviel Male wie Zylinder erfordert sind die obenstehend beschriebenen Operatj onsschritte 0C1 und 0C2 (aufgeteilt in 0C2I und 0C22) auf. Damit ist der Auftrag MuItizylinder lesen/schreiben in zwei Operationsschritte aufgeteilt, die je für sicli in der Zeit unabhängig, selbständig durchführbar* sind.

Fehlers! häuf trag: beispiel sv/eisc tritt beim

Positionieren auf einen Zylinder ein Fehler auf. Dies kann durch eine Trift erfolgen: Die Positioniexnnigstrift eines Zylinders Cn nach Cn-1. Beispielsweise beim Stieben der Sektortiummer wird bemerkt, dass etwas nicht stimmt: Cn strimmt nicht mehr. Nun kann ein Fehlerauftrag, der aus CPU kommen wird, eingefügt werden. Dieser besteht hier dann aus zwei Opcrai ionsschri tten lind zwar einem Operationsschritt mit dem Operati onsauftrag: zurück zur Ausgangsposition des Positionierungsarms und danach ein Operationsschritt mit dem Auftrag: wiederhole ".seek" Zylinder Cn. Damit ist also ein Eingangs-Aus gang^ujf trag \m einen Eingang. ■■■■-Au.-^.-.anc^-

. " 609812/0918

-29- j>;iN. ν7 j ο

fehl ort o:rrek Ui ι auftrag eru-ei tcrh . TJic Verioilunß in Operationsschil fc Lo kanu aiii' diese VeIse zu einer wesentlichen Anzahl von Opera Li ons s chri L Leu führen.

ProßT;imm:i.adeatif Lrag: um beispielsweise von einer;'

Sclieil)(iii!;peicli(:i· ein Programm im Speicher des orl'induncpgeniässon Rechnersysteme; zu laden ist es nun möglich, den Auftrag in soviel ο Opera tions.schri t te auf zu teilen, wie diese notwendig sind um a] 1 c über den Scheibenspeicher verteilt gespeicherten Prograirtr·- einzelteile zu holen. Für jedes Programmeinzelteil gibt es Operations s chri I te (diese sind zwar derselben Art und zwar jeder wiech^t aus Opera tionssehr Lt Leu OCI und 0C2 bestehend, wie obenstehend fÜ3 einen Scheibenspeicher beschrieben wurde oder sie ähneln demselben), die je für sich unabhängig in der Zeit und selbständig durchführl^tr sind.

Xn dem mm folgenden Teil der Beschreibung wird

ein detailliert ausgearbeitetes Beispiel eines erfindungsgemässeii Kechnorsysiems beschrieben. Fig. 5 zeigt, wie die Fig. 6, 7, 8 und ⁽J untereinander zusammenhängen. Uieser Zusammenhang ist auch in Fig. 1 und 2 zu finden.

'Jn Fig. 6 ist der Speicher MS mit der Schaltungsanordnung SV insofern dies zitrn Verständnis der Erfindung notwendig ist, detailliert dargestellt. MS hat eine Adresseuregistrationsdekodieianordming AOlUl in der axis TJNTl-Funkti ons toren El, E2, E3 eine· Speicheradresse Al)IJ in ein ein Speiohenvort selektierendos Signal umgewandelt wird. Daten, die eingeschrieben oder ausgelesen werden, verwenden ein Daten-Ein-Ausgangsreiiistcr DATP. MS kati jede Art von Speiche]' sein, der als Arbeitsspeicher für ein öystei;] verwendbar ist: Magnetkernspeicher·, XC~Spoiolior ο df ν

609812/0918

-30- PUF.7/'3

Kombinationen derselben usw. Mit dor Schal tungsanordnunc SV,^r kann jeweils eine der drei Spei cherver'bindungen, Speieborbtis GB1, GB2 odor GB3 üb er GBO mit dem Speicher MS Ve-TbIIrIdOn werden. Der Spe:i cherbus GBI ist anderer sei ta lrii t der zentralen Verarfoeitungseiiiheit CPU (siehe Fig. 7) verbunden und umfasst eine Gruppe von Datenlei tunken ΌΛΤ1 , eine Gx-uppe von Adressenlei Lungen ADR1 und eine Anf orderuiigsleitung; REQ1 , Der· Speicherbus GBl ist au»«cr mit SW auch mit der Anpassungseinheit JISA1 (siehe Fig. 8) verbunden und umfasst ebenfalls eine Gruppe-: von Diitenlei tungen ΌΑΤ2, eine Gruppe von Adressenleiturigen ΑΏΙΪ2 und eine Anforderungslei tung REQ2. Auf gleiche Weise gibt es noch einen Speicherbus GBT, der zwischen SW und einer zveiten Anpassungseinheit IISA2 (siehe Fi g« 2) liegt. Dieser Bus umfasst ebenfalls eine Gruppe von Datenleitungen I5AT3, Adressenleitungen ADR3 und eine Aiiforderungsleitung REQ3, Die Sclial tungsanordnung enthält die UNO-Funktionstore E1 , E2, ... E9. An diesel' Stelle sei darauf gewiesen, dass an den Stollen, vo es Verbindungen gibt₅ die) mehrere Leitungen (beispielsweise DAT-I^eit—gen-Gruppen) wrifassc-n- die Funktionstore, die damit verbunden sind, aiic-.li in der Praxis rnehrftich ausgebildet sind. Das bedeutet, dass für jede Leitung einer Gruppe von Leitungen, die betreffende UND-Funkti cm verwirklicht wird.

Die Anforderungen REQ1, REQ2 und REQ3"wurden eint

AnfordenuigonwShler REQS angeboten. Dies kann eine Abtastanordnung sein, die immer nacheinander die REQ-Leitungen abtastet. Anforderungen können auch auf Prioritätybasis in einer Prioritätsanordnung gewählt werden. Jm ex'.i'indungsgomässen System ist die Geschwindigkeit von MS zur Behandlung der Anforderungen zuiti

609812/0918

-'31- T¹HN. 771J

^-ti-U'75

2539979

Zugr.i ff gross genug um beim Auftritt von Aiifordcrimgen KEQ1 , REQ.? und REQ3 diese drei AnlOrdoi'ungcn r.\i erfüllen bevoi eine neue Anfordcning RF..Q2 und oder REQ3 auftreten kann. Für die.se Anforderungen treten also keine Wartezeiten axif. Treten bei einein Abtastzyklus mehrere Anforderungen REQ1 (aus CPU) auf, so können dafür Wartezeiten entstellen, wenn gleichzeitig auch eine Anforderung RE(J.? und/oder REQ3 vorhanden ist. Eine Wartezeit für REQ1 ist jedoch nicht belästigend, weil innerhalb dor CPU eine Pufi'erung dieser Anforclcmngeii möglich ist.

Wird die Anforderung REQ1 erfüllt, so werden

UNü-Funkti ons tore E1, E^l und E5 aus dein Wähler REQS vorbereitet. Wird die Anforderung REQ2 erfüllt, so werden UNü-Funkti ens tore E2, Ευ und E7 aus REQS vorbereitet.

ι Auf gleiche Weise werden UNU-Funktions tore E3,

E8 und EP aus REQS vorbereitet wenn REQ3 erfüllt wird. Damit ist erreicht worden, dass entweder die Adressen AOR1 üher UNT.)-Funktion« tor E1 oder Adressen ADRPi über E2, oder aber Adressen AUT\3 über E3" zum Adressenregister ADTiR v.ei tergegeben werden. AuI' gleiche Weise werden dann bei erfüllter REQ1 die Daten ÜAT1 über das UNTO-Fuiiktions tor Ε*! von (Lesen) über das UNü-Funktionstor E^ (Schreiben) zum Scheibenregister DATR weitergegeben werden. Damit ist also der Speieherbxis GBI mit dem Speicherbus GBO über SW verbunden. Bei erfüllter REQ2 werden Daten ΌΑΤ2 über das UND-Funktionstor Ευ nach (Schreiben) über das XJNü-Funktionstor E7 von (Lesen) dem Register DATR weitergegeben. Zinn Schluss werden bei erfüllter REQ3 Daten ΌΑΤ3 über das XJND-Funktionstor E8 nach (Schrei ben) bzw. über das UNO-Funk tions tor ES) vorn (Lesen) Register DATJi weitergegeben. Die erfüllten Anforderungen werden

609812/0918

-32- .°}Γ»^Τ.7713

ocj„8-iS>7>

über eine ODER-Verbind im ff zum Speicher MS geführt, so dass dieser wirksam wird. Der Befehl zum lesen oder Schreiben im Speichel' MS wird in diesem Beispiel betrachte); als in der Gr-njope von Adressenleitungen ADR1 , ADR2 oder AOR3 aufgenommen zu Hein. Auskodierung in ADER ergibt darm den betreffenden R/V~Befehl (siehe unten ADRR yon PUg₁ 6.)

In P'ig. 7 sind diejenigen Teile der zentralen

Verarbeitungseinheit CPU dfirgeste3.lt, die Einzelteile für die Erfindung bilden \ind/oder die zum Verständnis der Erfind\mg von Bedeutung sind. PC ist der Programiijzäbler, in dem die Adressen ADR1 generiert werden, die die VorLe im Speicher MS angeben, die zum Durchführen des Programms notwendig sind. Bei einer Anforderung REQ1, die in diesem Beispiel von Mikroprogramm, das im Steuerspeichel¹ CS der CPU gespeichert ist, geliefert wird, wird auf der Adresse AUR1 ein Befehl aus dem Speichel" MS angefragt. Der Befehl gelangt über die Lei ttmgs gruppe ΌΑΤ1 in die CPTJ und wird in das Register SIOR gebracht. Jm Zusammenhang mit der Erfindung wiard an dieser S+^lle voraus ge .■ e tvΛ , dass es sich um einen Eingang-Aus gangevuftrag handelt. Das Register SlOR, hier als Start-Input-Output-Register bezeichnet, enthält die Daten, die zum Dtircliführen eines Eingangs-Axisgangsaxxftrage SIO (siehe auch Fig. 3)» der in diesem Fall den Operationscode OPC bildet, notwendig sind.

Infolge der weiteren Konzeption der Anordnung

ist in diesem Register SIOR der PN-code in zwei Teile a\ifgeteilt: USA, dieses Bit gibt an, ob der Befehl sich auf HSA1 oder HSA2 bezieht. Dieses Bit wird in DETI wiedererkannt. Dadurch führt entweder die Leitung HSA1 oder die Leitung USA,? ein 1-Signal.

609812/091 8

-3:3- ιίιν. 7*7:3

2^-8-1975

Dor Teil C(Tp von p]\jr gibt die Peripher:!egerä i -s i .oucranordtmng CUi j und weiter noch das Pcri phorl .egorät I'TJM an, aiii' die sich der lO-Prozcaa bezieht. Uer Code AP, die Adresse auf dem Peripheriegerät PTJM it>t in diesem Beispiel in drei Teile aufgeteilt: Cn

rrminiiier) , Kn (Kopfimwi.iui ) und Sektoxnummer Sn. Diese Aufc findet IhTf. Ursache in der Tatsache, dass hier als Beispiel von einem Scheibenspeicher al;: Peripheriegerät die Rede ist und dies eine gute Basis ist, die dazii dient, im Eingangs-Ausgangsauftrag eine Aufteilung in Operationsschritte nach der Erfindung vox'zusehen. Zum Schluss gibt es hier noch die Teile TOA imd TOJ-. (Die Schlüssel f-uchjirozedur v.'ird in diesem Beispiel nicht beschrieben). Beim Durchführen des STO-Aufträges werden ' in der CPU drei Phasen durchlaufen. Bei den Phasen zwei und drei werden nach der Erfindung die Oporations.schri t te OCI₅ 0C2 unter Ansteuerung des Mikroprogramms, hier durch die Mikroprogrammschritte mpr1 und mpr2 bezeichnet, gebildet. Diese Operationsschri ί te, die als unabhängig und einzeln durchführbare Operationsschritte nacholijuiider entstehen, stehen in einem Register EOC (hler dreimal dargestellt), von voraus die Opera ti ons schi'it te ■ über eine Busvorbindungseinlicit BCON den Bus B zum Versand angebe- ί en werden. Ein Versand über den Bus P erfolgt entsprechend einer Versandprozcdur, die durch eine Bussteuereinheit BCU gesteuert wird, die an sicli von einem Mikroprogramms chri 11 mpro cint-.'ii Befehl bekommt. Versand- bzw. Enpfangsprozeduren über einen Bus in einem Iiechner.system sind an sich allgemein bekannt, so dass dariuif nicht weiter eingegangen zu werden braucht.

Im dargestellten Teil der CPU sind weiter dargestellt U"0-runktionstoro E10, E1 I , ... El'), die zu.-am.-üen mi.t

60981 2/0918

-3Ί- PiK. 77'3

den Verbindungen untereinander die obengenannte Steuermittel BIO bilden. E20> ... Ε2·Ί sind weitere UNü~Funkti ons tore. Das Register CR ist liier wieder dargestellt (siehe Fig. 1).

Ey wird vorausgütiotzt, dass es im Register STOR

einen OPC~A.iif trag- gibt, der angibt, dass zwischen dem Speicher MS und einem Po 3"Ip]IeI¹Ie ge rät eines schnellen Typs ein Untentransport stattfinden soll. Der OPG-Code dient dazu, wenn voin UND-Funk ti oTjs tor E20 durchgelassen, im Steuerspeicher CS einen ersten einer Reihe von Mikx'opr-ograinmschri t ten anzugeben: mpr1 . Dieser Adresscode wird ebenfalls in CR gespeichert. Der ITSA-Code in SIOR ergibt ein 1-Signal an der I-eitimg HSA1 oder IISA2, womit eine der beiden Anpassmigseinheiten gev/äh]t ist. Wenn die gewählte HSA frei ist, wird sie damit belegt gemacht (sieho Fig. 8). Die zunächst freie Situation wird über die Leitung FHSA1 bzw. F1ISA2 gemeldet. Bei der Wahl von HSA1 wird über das UKü-Funktionstor E21 und bei der Wahl von HSA2 über* das TJND-Funktioristor E22 das Fred Signa} z\ii- CPU weitergeleitet. Dies lsi Phase eins der Prozechrr. Damit werden UXü-Funktionstore E10 und E1 i vorbereitet und zugleich über das UND-Funktions toi* E20 die OPC zu CS weitergeleitet. Damit wird, der Mikroprogrammschritt mpr1 erregt, womit die TJND-Funktionstore E10 und E11 geöffnet werden, so dass der Code CUP sowie der Cn-Wert zum Register- ROC weitergeleitet werden (zweite Phase). Diese CUP und Cn bilden die Elemente: eines ersten Oporationssohri ttes OCI. Der Mikroprogramms chritt mpr1 fügt den allgemeinen Code OC zur Bezeichnung dass dies ein Operati ons r. chri 11 ist und zugleich den Auftrag SELK hini-u. Nun folgt der MJ kropi'ogranimschri tt mpro, der dafür sorgt, dass die Bass teusranordming DCU den Opera tipnsschri tt 001 übe:!*

609812/0918

-35- Mi*:. 77 Vi

:ί i)..8-1*; 75

die Busverbindimg BCO^-NT zum Bus wei torloi to t und für den Versand öoi-ßt, Siehe weiter die Beschreibung bei don Flg. ^ und 9 für dio weitere Geschichte von 0C1. Wenn bei einer Wahl imf rage HSA1 oder I1SA2 sich herausstellt, dass die betreffende Anpassungseinheit bei'eits belebt ist, ist dos Tor E2 I bzw. E22 nach wie vor geschlossen. Nun ist ,jedoch durch das nicht-frci~0-Signal an FIISAI oder FH5A2 über einen Inverter INY das UXU-Funktionstor E23 oder E2'l geöffnet. Am Ausgang eines derartigen Tores erscheint dann ein Signal, das dafür sorgt, dass der SlO-Befehl im Register SlOH auf eine Warteliste gebracht wird. Ist 0C1 erledigt, so tritt eine ne\ie Unterbrechungsanforderung INT bei der CPU aiif. "Diese Unterbrechungsarif orderung TNT wird in der CPU durch an sich bekannte Unterbrechtingsnii ttel (nicht dargestellt) erledigt. , Gleichzeitig mit dieser Anforderung wird der Inhalt von CR derart aus der Anordnung Z geändert, dass damit in GS das Milcropi-ogrammwort mpr2 wählbar ist. Dies hat zur Folge, dass durch das Mikroprogre«niin in CS der Schritt mpr2 geliefert wird (dritte Phase). Mpr2 öffnet die UNO-Funktions tore B1", FA'J und i:i'l, so dass dor Code CUP und der Wert Kn bzw. Sn zum Register ROC weitcrgeleltet werden. T)amit entsteht der Teil 0C21 des zweiten Operationsschrittes 0C2, dem mpr2 aussei· den Code OC noch den Auftrag SEL hinzufügt. Abermals folgt nun wieder ein Mikroprogrammschri tt niprc der den Versand über den Bus B in Gang setzt. Der Mikroprogrammschritt mpr2 sorgt weiter auch zur Bildung des Teils 0C22 des Operationsschrittes 0C2. 0C22 wird ebenfalls in einem Register ROC gebildet: über das UND-Funktionstor wird der relevante Teil des OPC aus dem Register SIOR, nämlich der Auftrag R/W: lies oder schreib (SEARCH KEY bleibt hier unbesprochen), zur ROC übertr;.gen,

609812/0918

-36- ι Jiv. 7713

Weiter öffnen sich die UNü-FunkLionsLoro K15, E1ö, E17 und EIS um die Daten GUI', Sn, IOA uhd IOJ. in das Register ROC v.w bringen. Nun tritt wieder der Mikroprogrammschritt lnpro auf, womit dann der Verwand von 0C22 über die Ihisverbindung BCON über den Bus B in Gang gesetzt wird. Ep sei bemerkt, dass auch 0C2? für 002 I übex¹ den Bus befördert werden kann. Damit ist dann die Aufgabe für die CPU beendet und die v/eitere Durchfühz-ung des Datentrausportprozesses ex'folgt weiter aiif völlig selbständige Weise« Seihe dafür untenstehend die Beschreibung bei den Fig. 8 und 9·

In Fig. 8 ist die Anpassungseinheit JISA1 detailliert mit den Verbindungen v.wrn Systembus B, den Verbindungen mit dem Speicherbus GB2 und den Verbindungen mit den Peripherie~ gerätsteueranordnungen CU11 und CU12 dargestellt. Vie bei Fig. bereits beschrieben wxirde, wird die HSA 1 durch eine Leitung HSA1 selektiert. Wenn 1ISA1 frei ist, gibt es zunächst auf öct J^eitung FIISA1 ein Frei-Signal (1-Signal), das ein vorbereitetes Signal ist um einen Miki'oprogrammschri tt mpr'l durchführen zu können (siehe Beschreibung bei Fig. 7)· Dieses Frei-Signal ΓΠ;.^:Λ1 rührt von einem Flip-Flop FF in HSA1 her. Dieser Flip-Flop wird beim Eintreffen des Selektionssignals auf die I-eitung HSA1 gegeben Tind sein Ausgang (rechts) bekommt das O-Signal. Damit führt die J.eitung FJISA1 also atich ein O-Signal. Dies wird ,jedoch mit Hilfe einer Verzögerung auftreten nachdem der obengenannte Mikroprograinmschritt bereits gfstartet ist. Damit ist HSA1 a]so belegt und eine neue Solektionsanfriige y.x-d an der J^eitung HSA1 nicfit aufs neue erfüllt werden: das TJND-Funk Lionstor E21 ist durch das O-Signal an FIISA1 gesperrt. Die JISA1 enthält weiter UND-Funktionptore E,?5, E26, ... E30, einen Detektor DET 2, die Rcgi-(.·■]

609812/0918

-37- 1Ή>:. 7V1'J

-9-8--.975

2519929

RMSA, KNSJ., KMSTiA, RMSKL (in einer Sammlung auch als "scratch" bczciclmoü) und die Zähler CNTI, CNT2· Wenn I1SA1 über die Leitung HSA1 selektiert wird, werden damit die UNU-Funkti onstoie E25» ♦·« E30 vorbereitet. ν,Όπη mm über den Hu s B aus der CPU der erste Opera tionssehrjtt 001 gesteuert wird, wird dieser in I1SA1 aufgefangen werden. Das UND-Funk L;i ons tor E25 lässt den am Bus B
vorhandene PHO-Code, d.Ji. für O01 der "seele"-Auf trag durch.
Dieser geht dann vielter zu den Stcueranordnungen CU1 1 und CU12 (siehe Fig. 9). Auf gleiche Weise lässt das UND-Funktionstor E2ü die der Peripher!esteueranordnung und die betreffende Peripheriegerät--Adie;,se CUP durch. Diese wird dann der CIJ1 1 und ClH 2
angebogen. Veiter lassen die UM1)-Funktionstore E27 und E28 das Datum Cn (Zylindernummcr) d\irch. Dies kann weil der Eingang von E27j der in dear Zeichnung mit einem Punkt versehen ist und von.· Detektor DET2 herrührt in dieser Situation ein 1-»Signal führt. Damit ist der Operati onsschritt 001 durch 1ISA1 transparent zu
der damit gokoppcl ten Steuerappar-fitur v.'ei tergelei te t. Wenn OC 1 in dieser Apparatur· mit tier zugcho revdeii Peripherie erledigt
ist, gibt die HSAI die Unterbrechungsanforderung INT zu CPU
durch. Wird nun der Operati onsscliri tteil 0C21 über den Systembus B gesund und ist dabei wieder IISA1 selektiert, so sind aif's neue uie Tore E25, ·.· E30 vorbereitet. Ueber E25 wird nun der OPC-Codo SEI zu CUi1, CU12 anßeboten. Ueber E20 geht die CUP-Adresse wieder weiter. Das Tor K27 und E28 geben nun die Daten Kn und Sn weiter. Dies kann hier weil auch in dieser Situation der Eingang von E27, der mit einem Punkt versehen ist und von
DET2 hexrührt, ein 1-Signal führt. Damit ist der Operutionsschrittteil 0C21 transparent von HSA1 v:e:L tci"gegeben. Wird nun

60981 2/0918

■ -is- :"im.7Vi3

2--8-1975

der Operationspclirittoil 0C22 über den Bus gesandt und 1st dabei HSA1 wieder selektiert, so sind wieder die Tore E2JS, ... E30 vorbereitet. E25 gibt den ΟΡΟ-Code, nun den R/W-Code, weiter. Im Detektor I)ET.? wird dieser Code wiedererkannt und dLtinit ändert sich das Ü-Signal am Ausgang von ΌΕΤ2 in ein 1-Signal. Damit führt mm nicht langer der mit einem Punkt versehene Eingang (ein Punkt deutet auf eine Inversion des angebotenen Signals hin) von E27 ein 1-Signal sondern ein O-Signal_s während nun gerade die mit DET2 verbundenen Eingänge der UNO-Funkti ons tore E29 und E;3O ein 1-Signal führen. Das UND-Funktionstor E26 lässt wieder den CUP-Code durch. Das Tor E27 ist nach wie vor gesperrt und das Tor E28 gib L die Sektornununo:!¹ Sn noch einmal durch. Heber das Tor E29 wird nun das Datum IOL, die Speichergebie tlärige, zum Register RMSL weitergegeben. Ueber das Tor F/JO wird nun das Datum IOA, die Speicheranfangsadi'csse, zum Register RMSA weitergegeben. Wenn von dem Schlüsselsuche-(search key)-Auftrag die Rede ist, Avürden weiter noch die Register IiMSKA und SMSKJ- mit den Schlij.smeldeten (Adresse und Länge) gefüllt werden. Xn diesen'! Beispiel wird hier jedoch nicht weiter darauf eingegangen. Wenn nun Daten transportiert werden müssen, trifft eine Anforderung REQ2 von der Peripherie bei HSA1 ein. Diese Anforderung wird wenn sie in den Speicherbus GB2 a\if genommen ist, zur Schaltungsanordnung SW (siehe Fig. 6) weitergeleitet. Im Bus GB2 sind auch die Daten ΌΛΤ2 und die Adresse ADR2 aus dem Register RMSA vorhanden. Die Anforderung REQ2 bewirkt in HSA1 auch folgendes: der Zähler CNT1 bekommt den Auftrag, seinen Inhalt, d.h. den Wert ΙΟΛ, der aus RMSA herrührt, um eine Einheit zu erhöhen. Damit wird die neue Adresse für die folgende Anforderung REQ2

60981 2/0918

-yj- run. 77T5

bereits vorbereitet: IO + 1 (jl AWi,?). Auf gleiche Weise bekommt der Zähler CNT2 von RKQ2 den Auftrag, seinen Inhalt, d.h. den Wert IOL, der aus RMSL herrührt, um eine Einheit zu verringern: ΙΟΙ- - 1. Bei jeder neuen REQ2 Anforderung erfolgt diese Erhöhung bzw. Verringerung und zwar l>i.p für ADR2 im Zähler CNT1 der Wert TOA + IOL bzw. im Zähler CNT2 der Wert TOL- IOL = 0 erreicht ist. Das Erreichen der 0-S teilung des Zählers CNT.? ergibt ein 1—Signal an der Leitung HT. Damit wird der Transport angehalten. Mit diesem 1-Signal an HT wird auch der Flip-Flop FF zurückgestellt. Die HSA1 ist wieder frei. Dieses Signal HT wird auch zu CPU weitergeleitet (als "interrupt") \im anzugeben, dass der Eingangs-Axis gangsauf trag beendet ist.

Xn Fig. 9 ist detailliert angegeben, wie eine

Peripheriegeräts teuoraiiordnung CU1 1 xtnd ein Peripheriegerät P111 nach der erfindungsgcmässen Konzeption aufgebaut sind. In CU11 gibt es UND~Funktions tore E3 1 , E32, E33, EJh, einen Detektor υΕΤ3. einen Registerdetektor KDET, Register R1, R2, DJM und DR2 und tine Vergleichsa rdnung .V1. Das Peripheriegerät Pill enthält in diesem Beispiel (es stellt einen Scheibenspeicher dar) einen Flip-Flop FF1, eine Armstexier- und Verschiebungsmessanordnung M, einen Zeiteinheitengenerator T, einen Kopswähler KS, ein Register IR, einen Zähler C, eine Vergleichsanordmmg V2 und UND-Funkti ons tore E35, E36, E37, F/}8 und E39.

Aus HSA1 wird beim Auftritt des Operations-·

Schrittes 0C1 der OPC-Code "SEEK" CU1 1 und CU12 angeboten, lieber die Leitungengruppe CUP wird der Adresscode für die gewünschte CU mit dem Peripheriegerät P angeboten. Im Detektor DET3 wird der Code für CU11 wiedererkannt. Ist der Code für CU12 an den

609812/0918

-i|0~ PJIW 7713

2y-8-197 5

Leitungen CUP, so wird dies im Detektor UET^ von CD 12 wiedererkannt. Es wird hier vorausgesetzt, dass CU11 selektiert ist. Damit ist das Tor E31 vorbereitet und dieses lässt den OPC-Code "SEEK" zu RDET durch. In ΌΕΤ3 wird delektiert, welches der Peripheriegeräte P111 sich am Operationsschritt OC1 beteiligt. In diesem Fall wird vorausgftsetxt, dass es P111 ist; damit führt die P111-Leitung in CU11 ein 1-Signal. Der Flip-Flop FFI von P111 nimmt die "Belegt"-Stellung ein. Der "SEEK"-Auftrag wird nun über das UND-Funktions toi" F/J2 zur Anordnung M von P1 1 1 weitergeleitet. Der "SEEK"-Auftrag öffnet in CU11 das Register R1 um auch wegen des Hinweises von R1 durch die Leitung P111 in CU11 das Datum Cn aufzunehmen. Untenstehend wird nacheinander die Erledigung der Operationsschritte 0C1 und 0C2 weiter beschrieben und zwar in bezug auf das Peripheriegerät Pill.

Das Datum Cn gelangt in P111 in das Register

IR. Auf dieser Basis muss der Zylinder Cn des Scheibenspeichers gesucht werden. Die Anordnung M heil den "SEEIi" -Opera ti onsauf tr ag erhalten und der Zähler C folgt der Armbewegung. Wenn die Stellung von C dem Wert Cn in IR entspricht,, gibt die Vergleichsanordnung V2 über die Leitung 12 ein 1-Signal ab. Dieses Signal wird als Unterbrechungsanforderung INT über CU11 und I1SA1 zu CPU weitergeleitet. Der erforderliche Zylinder Cn ist erreicht und P1 1 1 wartet auf den nachfolgenden Opera.tionsschri11 0C2. Wenn von diesem Operationsschritt der TcilOC2 1 über den Bus B und durch -HSA1 weitergeleitet wird mit als Adresse CU11 und P111, dann wird der Auftz-ag SEL in RDET wiedererkannt und über das nun vorbereitete Tor E33 zum Peripheriegerät Pl11 weitergeleitet. Damit wird die Selcktionsaktion in P111 durchgeführt.

60981 2/0918

-/H- π,ΐνΓ. 77 ι:⁵

29-c'-19/5

Zugleich .sind nun die Uaton über die Kopfnummer Kn und die Soktoniumi'ior Sn zum Pugister R2 von CU11 abgegeben. Dies ist durch die Ocffnung von R2 chiroh die Lei t.Ting PI 1 1 und den Hinweis von R2 diviX'li den SEL-Ojiorn tioiisauf trag a\is R^-OKT i«öglich. Das Kn-Datura wird z\im K op Pw "hl er KS in P1 1 1 weitergeleitet. Beim Auftrag SEI. (als EiJi₁-Un;;; an KS) rindet die Kopfwahl statt. Das Se ktornurr.ro er datum Sn wird um eine Einheit verringert dem Register UR1 zugeführt. E.s ge; chielit nun folgendes: der SEL-Aixftrag sorgt dafür, dass auf dor SchoibeiiKoite, zu der der Kopf Kn gehört, gelesen wird. Aiif der Leitung Rd steht das gelesene und innentlich der Soktorrmn-Niercodo der Sektoren, die auf dieser genannten Schcibensci te vorhanden sind. Ein durch SEI- vorbereitetes ΤΤΝΌ-FuTiktionstor E'3.^rj gibt die gelesene Sektornuimner zum Register UR2 dor CU11 veiter. Hier findet in VI ein Vergleich zwischen Sn-1 und einer gelesenen Sektornumnier statt. Tx'itt eine Gleichheit axif, so gibt es ein 1-Signal auf der Leitung L1 . Dieses Signal dient zur Vorbereitung des Tores ¥S}k (siehe unten). Ua;ni t ist der gevüiiricljl.c vorlotzl.o Sektor SiT erreicht. Der Operations-.schritteil 0022 ist auch vorhanden: der R/W-Au:ftrag kommt, in diesem Beispiel wegen des CUP-Codes, mit dem CU11 angegeben ist, über das XTN^-U-Funk ti ons tor E31 in RI)ET. Wegen des Hinweises von P111 durch öcn CUP-Oode wira der Auftrag R/W über das durch T-1 vorbereitete Tor ~E'jh ?.u Pl 11 weitergegeben. Dort wird der Zeiteinheitengc norator T gestartet und auf Basis des Coders R/¹Iv wird im Sektor Sn gelesen oder geschrieben. Das dies beim richtigen Sektor Sn geschieht wird in CU11 kontrolliert: der Auftrag R/W öffnet das Register R2, das durch PI11 angegeben ist um das Uatum Sn abermals aufzunelimen. Nun wird dieser Sn statt Sn-1

609812/0918

~1\2~ T-IIi-J. 7713

. ., . 29··ί·'-1975

zu OR1 weitergcloiiei;. Ist mm inzwischuri im Register DR2 auch der Wert Sn, der von der betreffenden Scheibenseite gelesen wurde, vorhanden, so erscheint aixf der Leitung 13» die dazu durch das vom Auftrag R/W vorbereitete UNO-Funktionstor E38 in den Stand gesetzt wurde, ein 1-Signal. Mit diesem 1-Signal an 1,'j über das Tor E39 wird der Auftrag Lesen oder Schreiben R/V dem Generator T und dem Tor E36 und auf invertierte Weise dem Tor E37 zugeführt. Beim Auftrag "Lesen" ist E36 geöffnet und beim Auftrag "Schreiben" ist das Toi- E37 geöffnet. Jeweils wenn ein Lese- oder Schreiboperation für eine Dateneinheit stattgefunden hat, gibt T ein REQ2-Signal ab. Diese Anforderung REQ2 wird in HSA1 behandelt (Adressbildung für den Speicher MS). Die geleseinen Datcneinheiten gehen über das Tor E36 auf den Leitungen ΌΑΤ2 zu ILSAl \md weiter zur Schal tuiigsanordimng SIv zum Zuführen zum Speicher MS. Daten, die geschrieben werden müssenj werden über das Tor E37 zugeführt und über die Leitung W zum selektierten Sektor Sn des Scheibenspeichers weggeschrieben. ■ Venn der Dateiitran.s rt beendet ist, wird dies durch ein 1-Signal an der Leitung IIT gemeldet. Darnib wird der Generator T angehalten und der Flip-Flop FF1 wird zurückgestellt, womit angegeben ist, dass das Peripheriegerät P111 wiedei· frei ist«

Vollständigkeitshalber sei hier erwähnt, dass beispielsweise die Peripherie mit der Steueranordnung C1'12 Magnetbcindsipparatui- sein kann. Xn einem derartigen Fall vercioii die Operationsschritte OCi wie obengenannt eine daran angepasste Struktur haben. Ein Tatsache ist jedoch, dass die Funktion der Anpassungseinheit, in diesem Fall ILSA1 , nicht ändert und folglich unmittelbar· für derartige Peripher!οgeräte geeignet iet.

609812/0918

-'I3-. pun. 771 ;i

Wegen der Buskonzo]) Lion dos Systems werden die Buslei tinigen andere Daten übertragen und so auch die Tore E25, E26, E27 und E28 diese anderen Daten (und zwar in bezug axtf die Bandapparatur) weiterleiten. Jedoch die Tore E29 xnid E30 dienen nach wie vor für die Daten des Speichers MS, die mit einem Operationsschritt dor mit 0C2 des obenstehend beschriebenen Beispiels vergleichbar ist, zugeführt werden.

609812/091 8

Claims (1)

1. . ~hh- pun, 77 13

   2y~8~i973

   PATPNTANS PItUECJ tE;

   fly Rechnersystem mit einer Buss txukUir, wobei

   eine Husi'egelanordnung den Verkehr am Bus regelt, weitei' mit einer an. den Bus angeschlossenen zentralen Verarbcitungseinheit, einem mindestens mittelbar an den Bus angeschlossenen Speicher und einer Anzahl an den Bas angeschlossoner Periphoriegeräts teueranordnungen und zugehörenden Peripheriegex'äton, dadurch gekennzeichnet, dass auf Basis einfacher Programinauf tröge für komplette Eingangs-Ausgangsaufträge, die zum Transport von Oaten im Rechnersystem dienen, die zentrale Verarbeitungseinheit Steuermittel enthält, mit denen die genannten Eingang.s~Au.?gan~satiftrage in eine Anzahl einzelner in der Zeit voneinander unabhängig selbständig von einer Periphexäegerätsteuercuiordnung durchführbarer Opera tionsschri tte verteilbar sind tind wobei Speicherini ttel im Rechnersystem z\im Einhalten der Durchführung der genannten Operationsschritte dienen, wobei die Stellermittel in Zusammenarbeit mider Busregel anordnung einen Operationsschritt über den Bus zu einer Peripheriegerä l;s Leuoraxiordnung, die Mittel enthält, mit deren Hilfe ein bestimmtes Peripheriegerät einen Oporationsschritt durchführt, senden, und weiter die genannten Peripheriegerätsteueranordmmgen an sich bekannte¹ Unterbi-echungsanfragemittel enthalten, mit denen nach Beendigung eines Opera ti 011s schri ttes der zentralen Verarbei tungseinhei t eine Unterbrechungsanfrage zuführbar ist, wobei nach Akzeptierung einer Unterbrechungsanfrage in der zentralen Verarbeitungseinheit die genannten Speicher- und Steuemiittel den Versand eines Operationsschrittes versorgen, der dem vorhergehenden Opera tio-u—· schnitt für ein betreffendes Peripherie gern t folgt-, Vcrsorgen.

   60981 2/0918

   -h5~. PiW.'/

   2. Rechne !",system nach. Anspruch 1, wobei ein Eingangs-Ausgangsauf l.rac aus minder, tens einem Auf traf';, einer Adresse eines Perlpheriegerätos mit zugeKörender Ptiriphoriogerätsteucranorclmin;¹;, einer Adresse im Adressenraum des genannten Peripherieferittcs und einer Adresse iin Adressenrauin einer Anordnung des Rochnei-systems, zu dem bzw. von dem Baten transportierbar sind, zusammengestellt ist, dadurch gekennzeichnet, dass die Steuornii ttel der zentralen Verarbei tungseinhei t Mittel enthalten, mit denen der genannte Eingangs-Ausgangsatiftrag in eine Anzahl einzelner in der Zeit voneinander unabhängig durchführbarer Operationsschritte aufgeteilt ist, wobei ein Operationsschritt aus mindestens einem ersten Operationsschrittauftrag mit der Adresse des Perl pliericgerä tes mit der zugehörenden Peripbez^iegerä!steueranordnung und einem Adressen teil der Adresse im Adrcssenrauffl des genannten Peripheriegeiätes besteht.

   3. Rechnersystem nach Anspruch 2, dadurch gekennzeichnet, dass einer der Operationsschrittc weiter noch aus ed nein zweiten in! t den g< " 'nnten ersten Ojierationsauf trag verbundenen Operationsauftrag mit der Adresse des Pei'ipheriegerätes mit der zugehörenden Peripheriegerätsteueranordnung und mindestens einer Anfangsadresse iin Adressenraiim und einem Gebietslängendatum des Adressenraumes der Anordnmig des Rechnersysteme, zu dem bzw. von dem die "Daten transportierbar sind, versehen ist. h. Rechnersystem nach Anspruch 3» wobei der

   Speicher ausser der Tatsache, dass er mindestens mittelbar an den Bus angeschlossen ist, auch mit mindestens einer Anpassungseinheit verbindbar ist, wobei die Anpassungseinheit selbst an den Bus angeschlossen und zwischen dem Bus und niindos U.: ns ei nor bestimmten Peripheriegerätsteuoranordmmg mit den damit verbun-

   609812/0918

   ■ -l\$- PIlN. V7 13

   denen Perj.pheriegeräten liegt, wobei die Anpassungscinhcit da/u dient, einen direkten Transport von Oaten zwischen dem Speicher und minder tens einem Peripheriegerät über einen separaten Speicheranschluss erfolcen zu lassen, dadurch gekennzeichnet, dass die Anpassungseihheit erste Mittel enthält, in denen die genannte Anfangsadresse im Adressenraum und das genannte Gebietslängeiida'turn deP Adressenraumes des Speichers aufiiehnibar sind und wobei mit diesen Oaten mit Hilfe zweiter¹ Mittel in der Anpassungeinheit der Oatentransport zwischen dem Speicher und einem Peripheriegerät, das über die zugehörende Peripheriegerätsteuoranordmmg mit der Anpassungseinheit verbunden ist, selbständig durchführbar ist.

   5. Rechnersystem nach Anspruch k, dcidurch gekennzeichnet, dass für einen Eingang.s-~Ausgangsau:f ti'ag, der als "Schlüssel suche "-bezeichnet wird einer der mit den Steuert:!.! ttoln der zentralen Verarbeitungseinheit durch Verteilung der genannten "Schlüsselsuchoperatioxi" ents tändelten Operationsschii tie diireJi dritte Mittel in eine Anj ssungsej jihei t aTfric-hmbar sind, wel.cli.cr Operationsschritt aus einem Vergleichsauftrag, der Adresse des Schlüssels im 'Speicher und einem Sclilüssellängendatum besteht, wobei weitere Mittel vorhanden sind, mit denen mit diesen Daten der Vergleichsauftrag zwischen einem im Speicher vorhandenen Schlüssel und Schlüsseln ims dem Peripheriegerät, das über die zugehörende Peripheriesteueranox'dmrng mit der Anpassung.^cj.nhei t verbunden ist, selbständig durchführbar-ist.

   6. Rechnersystem nach Anspruch h, dadurch gekennzeichnet, dass die genannten ersten Mittel einer Anpassun^seinhelt aus einem ersten Register bestehen, in dem die Adresse ■ des Speichers, der über den Bus (b) durch die zentrale Verar-

   60981 2/0918

   • -/17- hin. 7713

   2y~8-is>75

   beitungseiiiheit lieferbar ist und dass die Anf angsadi'es.<;e des Speichers, der sich am Datentransport beteiligt, darstellt, aufbewahrbar ist, dass die genannten ersten Mittel weiter aus einem zweiten Register bestehen, in dem das Speichergebietslängendatum das die Anzahl Dateiis teilen bezeichnet, die sich an diesem üatentransport beteiligen, aufbewahrbar ist und wobei die genannten zweiten Mittel einer Anpassungseinheit aus einem ersten Zähler und einem zweiten Zähler bestehen, dabei ist der erste Zähler mit der genannten Speicher-Adresse füllbar und diese Adresse ist mit den vorhandenen Hilfsmitteln jeweils um eine Einheit erhöhbar, wenn eine Einheit von Oaten transportiert ist und dabei ist der zweite Zähler mit dem genannten langendatum füllbar und dieses Längendatum ist jeweils mit den genannten Hilfsmitteln um eine Einheit verringerbar, wenn eine genannte Einheit von Daten transportiert ist, wobei beim Erreichen einer Leerstelle des zweiten Zählers eine Transportendesignalisierung vorhanden ist.

   7, Rechner; stein nach Anspruch 5 und 6, dadurch

   gekennzeichnet, dass zinn Durchführen einer SchliJsselsuche-^search key) Operation die genannten dritten Mittel der Anpassungseinheit aus einem dritten und einem vierten Register bestehen, wobei im dritten Register die Adresse des Schlüssels im Speichel" aufbewahrbar und wobei im vierten Register die Länge des Schlüssels aufbewahrbar ist und wobei unter Verwendung des obengenannten ^ ersten und zweiten Zählers, in dem mit den genannten Hilfsmitteln die Schlüsseladresse jeweils um eine Einheit erhöhbar bzw. die Länge um eine Einheit verringerbar ist, die Zähler immer wieder mit der Scbi.üsseladrcsse bzw, der Schlüssellänge aus dem dritten

   G0981 2/0918

   ~h8- PjJN. '/'/'13

   2'.)-H-I 97Γ)

   xw. vierten Register füllbar sind solange der Schlüssel mit

   nacheinander atis einem Periplieiie'gcrüt ancobo i .en cn Schlüsseln in den genannten weiteren Mitteln verglichen wird.

   0 9 812/0918

   Leerseite