DE2415900A1 - Rechenautomat mit mehreren mit je einem vorratsspeicher versehenen rechenanlagen - Google Patents
Rechenautomat mit mehreren mit je einem vorratsspeicher versehenen rechenanlagenInfo
- Publication number
- DE2415900A1 DE2415900A1 DE2415900A DE2415900A DE2415900A1 DE 2415900 A1 DE2415900 A1 DE 2415900A1 DE 2415900 A DE2415900 A DE 2415900A DE 2415900 A DE2415900 A DE 2415900A DE 2415900 A1 DE2415900 A1 DE 2415900A1
- Authority
- DE
- Germany
- Prior art keywords
- block
- memory
- word
- computer system
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0815—Cache consistency protocols
- G06F12/0831—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means
- G06F12/0833—Cache consistency protocols using a bus scheme, e.g. with bus monitoring or watching means in combination with broadcast means (e.g. for invalidation or updating)
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Complex Calculations (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Description
SPIiRRY RAND CüKPuP.ATIüi\T, flew York, H. Y./üSA
Rechenautomat mit mehreren mit je einem Vorratsspeicher versehenen
He chenanlagen
Die Erfindung betrifft einen digitalen Rechenautomaten mit mehreren
kechenanlagen, die je ihren eigenen, ihnen zugeordneten, oit hoher
Geschwindigkeit arbeitenden Vorratsspeicher, sowie einen geiaeinaauen,
ihnen zugeteilten Hauptspeicher besitzen.'
Bsim Bau vcn Rechenautomaten hat man die Vorteile erkannt, die sich
aus eineiii puffernden- Vorratsspeicher mit einer geringen Zykluszeit
ergeben, der zwischen dem Hauptspeicher &it einer größeren Zykluszeit
und der verarbeitenden Rechenanlage eingeschaltet ist. Der Zweck des
Vorratsspeichers ist es, eine gunstigere Anpassung zwischen dem ziemlich
langsam arbeitenden Hauptspeicher und den hohen Kechengeschv/indigkeiten
der Rechenanlage zu erreichen· In mehreren aufeinanderfolgenden Aufsätzen von C. J. Conti u. a., sowie J. S. Liptay in der
Zeitschrift: "IBM Systems Journal", Band 7, Wr. 1, (1968) wird die
Anwendung des Vorratsspeicher-Prinzips auf den IBiu-Uechenautoinaten
36o kodel 85 erläutert. Ein weiterer Aufsatz, der sich auf die Benutzung
eines Vorratsspeichers ia System eines Rechenautomaten bezieht, ist in der Zeitschrift: "Electronics^ you. R· Ι·Ι. iieade mit
detu Titel: "How a Cache tienory Enhances a Computer's Performance",
am 17. Januar 1972 herausgegeben. In der USA-Patentschrift Hr. 3.699ο533 ist ferner eine Anordnung erläutert, mit der die Wahrscheinlichkeit
vergrößert wird, daß ein gerade von der Rechenanlage gesuchtes V/ort im Vorratsspeicher vorhanden ist.
Diese Vorveröffentlichungen beziehen sich prinzipiell auf den Einbau
eines Vorratsspeichers in das System einer Uechenanlage. Obgleich
- 1 4Q98U/0671
es im Aufsatz von R. k. i-ieade als wünschenswert erachtet wird, Vorratsspeicher
in einem System mit mehreren Reshenanlagen anzuwenden,
ist jedoch nicht die Art dieser erwünschten Konstruktion erläutert«
In einem üblichen Systüia Hit mehreren Rechenanlagen tauschen zahlreiche
Rechen- und Ein-/Ausgabeiiioduln mit einem gemeinsamen Hauptspeicher
über passende Vcrrangschaltungen und elektronische Schalter Iiachrichten
aus. Obwohl viele Fachleute erkannt habenr daß der Einbau von
Ycrratsspeichern in ein System mit mehreren Reohenanlagen Wögen der
Erhöhung des Durchsatzes erwünscht ist, so sind doch bis heute nur
zwei Lösungen für diese Aufgabe vorgeschlagen worden. Bei der einen Lösung wird ein einziger Vorratsspeicher auf swei oder mehrere Rechenanlagen aufgeteilt. Dieses Verfahren ist als ganzes nicht einwandfrei.»
da die Anzahl der verwendbaren Reehenanlagen starkfgewöhnlieh auf 2
beschränkt ist und Verzögerungen durch die ferdrahtung und die logischen
Schaltelemente zwischen dem Vorratsspeicher und den mit ihm in Verbindung stehenden Reciienanlagen eingeführt werden.. Derartige Verzögerungen
können die Vorteile der hohen Geschwindigkeit ausgleichen, die man zu erreichen hoffte*
Die andere Lösung ist in der Dissertation von Alan R. Geller mit dem
Titel: "A Block Transfer I-iemory Design in a Multiprocessing Computer
System" an der"Graduate School of Syracuse University",(Juni I969)
erläutert; bei dieser muß jedesmal, wenn ein Wort in einen im Hauptspeicher
untergebrachten Block eingeschrieben werden soll, eine Durchsuchung der Vorratsspeicher eingeleitet werden, um zu bestimmen,
ob der Block darin untergebracht ist. Im positiven Fall muß der Block
ungültig gemacht werden, damit gewährleistet ist, d&L· sieh bei einem
nachfolgenden Zugriff der neue, in den Vorratsspeicher zu übertragende Block ergibt. Bei dieser Lösung geht viel Seit verloren.
Gemäß der Erfindung ist allen Rechenanlagen eines Rechenautomaten ein
eigener Vorratsspeicher zugeordnet, der mit ihr im selben Abteil un-
409844/0671
tergebracht ist, damit die Kabellänge verringert und der Zugriff
schneller durchgeführt werden kann. Falls es als vorteilhaft für das System angesehen wird, können auch die Ein-/Ausgabemoduln ihre eigenen
Vorrätsspeicher aufweisen. Infolge der Zuordnung eines Verratsspeichers zu jeder Rechenanlage bzw. jedem datenverarbeitenden Modul
werden in den Zwischeneinheiten zwischen der Rechenanlage und dem Vorratsspeicher keine Vorrangschaltungen und elektronischen
Schalter benötigt, verglichen mit den bekannten Systemen, in denen sich die Rechenanlagen einen gemeinsamen Vorratsspeieher teilen.
Außerdem ist der Durchsatz beim System gemäß der Erfindung erhöht.
Neben der zu erläuterten Zuordnung der Vorratsspeicher werden ein inhaltsadressierbarer Suchspeicher und die zugehörigen Steuerschaltungen
zur Verfolgung des ZustandeS der Blöcke benutzt, deren Daten
in den verschiedenen Vorratsspeichern untergebracht sind. Dieses Gebilde sei als CACMT-Liste bezeichnet, die für jeden Block Informationen
s der in jeden der zahlreichen Vorratsspeicher ruht, einen Eingang
aufweist. Gemeinsam mit den Adressen jedes Blockes ist eine Reihe Steuerbits gespeichert, die nach ihrer Zuordnung durch die oteuerschaltungen
es der anfordernden Einheit (einer Rechenanlage oder einem Ein«·/Ausgabemodul) gestatten, mit dem Hauptspeicher in Verbindung
zu treten, nachdem festgestellt ist, daß das gerade zum Lesen oder
Schreiben durch die anfordernde Rechenanlage gesuchte Wort nicht iia
zugehörigen Vorratsspeicher zur Verfügung steht.
Wenn eine Einheit des Systems Informationen anfordert, wird zuerst
auf ihren zugeordneten Vorratsspeicher zugegriffen. Falls der das gewünschte Wort enthaltende Block im Vorratsspeieher vorhanden ist,
wird das Datenwort ausgelesen und unmittelbar zur Rechenanlage gesendet.
Im negativen Fall wird die CACMT-Liste abgefragt um festzustellen,
ob der gewünschte Block im Vorratsspeieher einer anderen Rechenanlage ruht. Wenn dies der Fall ist und gewisse vorgegebene Steuerbedingungen
erfüllt sind, sendet die anfordernde Rechenanlage ein
- 3 -409844/0671
Anforderungs-Steuersignal sum Hauptspeicher und grsift auf ά&η gewünschten
Block zu. In der Zwischenzeit wird der Issre Baum in dem
der anfordernden Rechenanlage zugehörigen forratsspeicher aufgehoben,
wia ein spezielles Bit des in. der SlGI-S^List© -snt-Mltsnsa Steusrwortes
wis?d g©sstat um anzuz3igea9 daß dar TorFatsgpgieae^ der anfordernden
eghpaaalage gerade auf den gswüsssliten Elosk wartet ο Falls die Ursprung*
lislie Stesüse in der CAGLH?-Liste ergist f, daß des.3 mim. lesen oder Setirei«
!b@s gerade angeforderte Bloek nic-ht in forratjf speiser eiser anderen
des S^ateias enthalten ist3 ®irä eis Isasa für diesea
gS3t@Ilfe3 w&bei dl© Bloskadresse i:i das Sadafsld dss Vorratsspsishers
siag©s®ihri2bsn mri« iuöerdsm wire sin Eißgaag ia da?1 GASMf-Jbiste
TOrber-sitetj für öle die £dress3 dss Sloeksü is 'das Siichf'sld gesetsits
^•ji^äg el&na mrd ei^ Änfor-dea^jmg-sbit. gsseösfep cisis a2so©igts ^aS di©
Dafeso. ©Egefcrdertj aber nosh aiolrfe is Speieasi" eisJSs
oisr ferarssltiang möglich ist9 wsrd&a PrEf- wzä Sgtslbefslils ^ur feststsllmg
verwendet, ob ein Zugriff auf v©2*ssM®ds^© Bateasltse angelassen
werden soll« In typischer sfeise prüfen5 ss'S2©3i odsr löschsji
derartige .Befehle bestimmte IsssigeMi«© ia sisiaa -S'isiserwspife, um die
Zugriffsrechte auf jene Daten zu ^rwAttelna Beim System dsF k'rfinduzig
ist die Arbeitsweise der ÖACMT-Liste, ein® !Combination aus der Rechenanlage
und dem Yorratsspeicher ansuseigen9 damit ein won einer
unterschiedlichen Eechenanlage abgeänderter Datenblock ungültig ge«
macht wird oder die geänderten Baten der Kombination rückgespeichert
werdenj wenn eine andere Rechenanlage diesen Block Informationen angefordert
hat, in idealer Weise an die Bearbeitung der Prüf- und Sets befehle angepaßt.,
Dadurch daß je ein Vorratsspeicher allen Hechenanlagen des Systems
hinzugesetzt und Hilfsmittel zur überwachung und Anzeige der Gegenwart
oder Abwesenheit eines gewünschten Wortes oder Bloekes Informa-
x) der gewünschte Block aus dsia Hauptspeicher angefordert und
- 4 409844/0671
ticmen in einem oder mehreren von diesen Vorratsspeichern vorgesehen
sind, kann die effektive Zykluszeit des Hauptspeichers von normalerweise 1 bis 2 msec bis auf einen Wert im Bereich von 80 bis 200 nsec
herabgesetzt werden, was von den Hilfsgrößen der Vorratsspeicher und
speziellen Merkmalen des Systems abhängig ist.
Hauptziel der Erfindung ist es daher, in einem digitalen Rechenautomaten
mit mehreren, Rechenanlagen Vorratsspeicher zur Steigerung des
Datendurchsatzes anzuwenden, die je allen Rechenanlagen zugeordnet
Ein weiteres Ziel der Erfindung ist ein inhaltsadressierbarer Speicher
j dem Steuersehaltungen zugeordnet werden, damit Steuerwörter
aufbewahrt werden könnens die aus Adressenbits und Steuerbits
für jeden Block in einem oder mehreren Vorratsspeichern untergebrachter
Baten bestehen, damit schnell ermittelt werden kann, ob ein gegebener Block von einer Rechenanlage erwünschter Informationen in
einera Vorratsspeicher einer anderen Rechenanlage vorhanden ist.
Ein drittes Ziel der Erfindung ist es, in einem Rechenautomaten mit
mehreren Rechenanlagen, denen je ein eigener Vorratsspeicher zugeordnet
ist, ©ine GACMT-Liste vorzusehen, von der eine Aufzeichnung des Sustandes der Datenblöcke festgehalten wird, die die verschiedenen
puffernden Vorratsspeicher verlassen bzw. in diese eintreten»
Ausführungsbeispiele der Erfindungen sind in der Zeichnung dargestellt
und werden im folgenden näher erläutert. Es zeigen;
die Figuren la und Ib, die zu einer Figur 1 zusammengesetzt werden,
den Aufbau eines datenverarbeitenden Systems als Blockschaltung, in der die Erfindung angewendet wird,
- 5 -409844/067 1
die Figuren 2a und 2b, die gemäß der Figur 2 zusammengesetzt werden,
ein integriertes CAM-l/AM-Schaltungselement zum Einbau in
einen Vorratsspeicher,
Figur 3 die Art und Weise, in der mehrere CAU-WAl-i-Schaltungseinheiten
der Figur 2 zur Zusammensetzung des Vorratsspeichers miteinander verbunden werden können,
Figur 4 den schematischen Aufbau der in der CACwT-Liste enthaltenen
Steuerwörter,
die Figuren 5a, 5b und 5c, die nach Figur 5 untereinander angeordnet
werden, ein Flußdiagramm zur Veranschaulichung der Arbeitsgänge, falls sich eine der Rechenanlagen im System der Figur
1 iia Lesevorgang befindet, und
die Figuren 6a, 6b und 6c, die gemäß der Figur 6 zusammenzustellen
sind, als Flußdiagrasna die Folge der Arbeitsvorgänge im
System der Figur 1, wenn eine Rechenanlage des Systems gerade einen Schreibvorgang durchführt.
In seiner einfachsten Form enthält der Rechenautomat gemäß der Figur
1 mehrere gesonderte Rechenanlagen 2 und 4, eine entsprechende Anzahl
Vorratsspeicher 6 und 8, eine CACI-ZT-Liste 10 und einen Hauptspeicher
12, wobei zur Vereinfachung der Darstellung die Zahl der Rechenanlagen
auf 2 beschränkt wurde, obgleich eine weit größere Anzahl zur Anwendung kommen kann, die an weiteren öffnungen der CACKT-Liste 10
anschließbar sind« Außerdem gehören zum Rechenautomaten dieser Art gewöhnlich mehrere Steuereinrichtungen, die die Ein-/Ausgabe-Vorgänge
zwischen den peripheren Geräten, wie I-iagnetband-Einheiten, Magnettroinseln,
Tastaturen usw. und dem Hauptspeicher des Systems bewirken. Obgleich sie im Blockschaltbild der Figur 1 nicht zu sehen sind, würden
sie mit weiteren Öffnungen der CACitfT-Liste 10 verbunden sein,
- 6 -409844/0671
damit die peripheren Geräte wie eine Rechenanlage mit dem Hauptspeicher
12 nachrichten austauschen können. Auch den Steuereinrichtungen können forratsspeicher augeordnet werden, falls sie sich für das
System nützlich erweisen. Wenn auch zu Zwecken der Erläuterung die
Figur 1 nur eine Öffnung für eine Rechenanlage zu ihrem zugeordneten Vorratsspeicher sseigt, soll daraus nicht entommen werden, daß nur
eine selche vorhanden sein darf; in gewissen Fällen ist es erwünscht,
mehrere Eingänge zwischen einer Rechcnanlage und ihrem Vorratsspeicher
vorzusehen»
Die Reciienanlagen 2 und 4 weisen jeweils übliche Befehlsabfrage- und
ausführungsschaltungen (nicht gezeigt) auf, die allgemein in der zentralen,
datenverarbeitenden Einheit eines solchen Systems vorgefunden werden. Da sich die Erfindung nicht auf die Informations-Übertragung
zwischen der Rechenanlage und ihrem zugehörigen Vorratsspeicher bzw,
zwischen dem letzteren und dem Hauptspeicher bezieht, scheint eine ausführliche Erklärung der Merkmale der befehlsausführenden Einheiton
einer Rechenanlage überflüssig zu sein.
In den Rechenanlagen 2 und 4 sind je ein Adressen-Register 14, ein
Datenregister 16 und eineSteuerung 20 untergebracht, deren logische
Schaltungen das sich der Bearbeitung unterziehende Befehlswort decodieren und Befehlsschalt-Signale hervorbringen, die in anderen Abschnitten
des Systems Steuerfunktionen bewirken. Von den bistabilen Flipflopstufen des Adressen-Registers 14 werden vorübergehend Signale
festgehalten, die nach ihrer Zuordnung die Adresse im zugehörigen Vorratsspeicher von einem »iort vorschreiben, auf das zum Lesen oder
Schreiben zugegriffen werden soll. Die tatsächlichen Daten, die in den Vorratsspeicher eingeschrieben oder aus ihm erhalten werden sollen,
gehen durch das Datenregister 16 hindurch.
Die Konstruktion der beiden Vorratsspeicher 6 und 8, die der Rechenanlage
2 bzw. 4 zugeordnet sind, ist etwa dieselbe; ihr inhaltsadres-
- 7 -409844/067 1
sierbarer Speicherabschnitt 22 ist vorzugsweise blockorganisiert und
in seinem Aufbau als Suchspeicher allgemein bekannt, in dem jeder Block aus zahlreichen adressierbaren Größen oder Bitzusammenstellungen
besteht, (die Befehle oder Operanden sein können)jund als eine
einzige Größe kombiniert und bearbeitet wird* wobei die Adresse des
Blockes der Adresse der ersten Bitzusararaenstellung entsprechen kann.
In den Vorratsspeichern befinden sich zusätzlich zum inhaltsadressierbaren
Speicherabschnitt 22 ein Halteregister 24, ein Suchregister
26 und ein Datenregister 28. Das Halteregister 24 ist mit den
Adressenregister 14 der Rechenanlage 2 über ein Kabel 30 verbunden,
das eine Parallel-Übertragung einer Adresse aus mehreren Bits voia
Adressen-Register 14 zum Halteregister 24 zuläßt, wenn dazwischen liegende Gatter {nicht gezeigt) von eineia Steuersignal geschaltet
sind. In ähnlicher Weise ist das Datenregister 28 der Vorratsspeicher
mit dem Datenregister 16 der zugehörigen Rechenanlage 2 bzw. 4 durch
ein Kabel 32 verbunden, das ebenfalls eine Parallel-Übertragung eines
Operanden oder Befehls zwischen diesen beiden Registern ermöglicht.
Die Vorratsspeicher 6 und 8 weisen schließlich noch eine Steuerung
34 auf, deren Schaltungen Lese- und Schreibströme hervorbringen, die das Auslesen von Daten aus dem Speicherabschnitt 22 und die Einspeisung
neuer Daten, also eines neuen Wortes in diesen bewirken. Ferner enthält die Steuerung 34 einen Anpassungs-Detektor, von dem die
An- oder Abwesenheit eines gerade im Speicherabschnitt 22 gesuchten
Wortes angezeigt werden kann.
Zusätzlich zu diesem Detektor bestimmen weitere Schaltungen der Steuerung
34 der Vorratsspeicher, ob der Speicherabschnitt 22 gänzlich gefüllt istj da seine Kapazität in typischer Weise eine Konstruktions-Hilfsgröße
darstellt, \ienn neue Blöcke Informationen in ihn eingespeist
werden, wird ein Zähler ausgelöst. Beim Erreichen einer vorgegebenen
Zahl dient der überlauf des Zählers als Anzeieesignal dafür,
- 8 409844/067 1
daß keine weiteren Eingaben in den Speicherabschnitt 22 erfolgen sollen,
falls nicht die zuvor gespeicherte Information aus inta hinaus befördert ist.
Die Steuerung 20 der Rechenanlage 2 bzw. 4 ist über eine Steuerleitung
36 , in der die Anforderungssignale zum Lesen und Schreiben übertragen
werden, an die Steuerung 34 des zugehörigen Vorratsspeichers 6 oder 8 angeschlossene Eine zweite parallele Steuerleitung 33 dient der
Übertragung eines Anerkenntnissignals, das die F.echenanlage 2 bzw· 4
unterrichtet, daö die von der Rechenanlage vorgeschriebene Anforderung
erfolgt ist» Eine vollständigere Erläuterung für die Übermittlung vcn Anforderungssignalen und Anerkenntnissignalen zwischen untereinander
verbundenen digitalen Recheneinheiten 1st in der USA-Patentschrift Hr, 3«243»781 von Ehrraan u. a. wiedergegeben»
Nunmehr sei der bevorzugte Aufbau der Vorratsspeicher 6 und 8 betrachtet,
die im System der Figur 1 angewendet werden. In der Steuerung 34 und in ihrem Speicherabschnitt 22 ist eine logische Schaltung der Figur
2 untergebracht, die mehrere integrierte Schaltungselemente enthalten
kann, deren Emitter gekoppelt sind« Diese einstückigen Schaltungselemente nach Art eines Monolithen sind mit Datenausgabe-Leitungen
B0, B1, Bn versehen, so daß sie auch als wortadressiorbare
Speicherabschnitte brauchbar sind, wobei jedoch beachtet sei, datt
sie nicht gleichzeitig die Funktionen des Lesens eines Wortes und eines parallelen Suchens übernehmen können. Wegen der doppelten Fähigkeiten
dieser integrierten Schaltungselemente werden sie auch als CAI'l-VfAII-Schaltungseleniente bezeichnet, die über Eingabe-Leitungen Dq,
D,, D2,..,...D am unteren Rand der Figuren 2a und 2b beim Schreibvorgang
zu speichernde Datenbits oder bei einem Suchvorgang den Inhalt des Suchregisters aufnehmen. Unmittelbar rechts neben den Eingabe-Leitungen
Dn liegt für jede Bitposition eine Abschirrawortklemme
MKn, da nur vorgegebene Bits des Suchregisters 26
die Suchkriterien aufweisen.
- 9 409844/0671
Öle logische Schaltung der Figur 2 speichert beispielsweise 32 Bits
in Form von 8 Wörtern von je 4 Bits Länge, während in einem tatsächlichen
System zusätzliche Wortregister von größerer Länge benutzt werden· Alle rfbrtregister enthalten vier bistabile Flipflops FF, an deren Ein-
und Ausgangsklemmen VerknUpfungsglieder zur Ausführung vorgegebener logischer Funktionen, v/ie des Setzens oder Löschens des Flipflop cder
der Anzeige einer Übereinstimmung zwischen dem im. Flipflop untergebrachten Bit und dem Bit eines Suchwortes angeschlossen sind, das im
Suchregister festgehalten wird. Die in der Figur 2 benutsten Symbole sind in Normungstafeln mit der Bezeichnung: "Military Standard Graphic
Symbols for Logic Diagrams" mit der Nummer IiIL-STD 8O6D vom
26. Februar 1V62 zu finden, so daß eine genaue Erklärung der Konstruktion und Arbeitsweise der CAM-VAi-i-Schaltungselemente Überflüssig erscheint.
Am linken Hand der Figur 2 sind mehrere Eingangsklemraen Aq, A1,
An von tfortwahlleitungen angegeben, über die während eines Sehreib-
oder Lesevorganges ein spezielles Wortregister adressiert oder ausgewählt
wird. Während des Lesens wird eine Eingangsklemme Ag, A1,......
An des UAI-i-Abschnittes erregt, während ein Lese-Steuerimpuls an einer
Lese-/Suchklemme erscheint, und die den eingabe-Leitungen Dq, D1,....
Dn zugeleitete Adresse stimmt mit einer im CAK-Abschnitt festgehaltenen
Blockadresse überein. Hierdurch werden ausgewählte Verknüpfungsglieder in der Anordnung eingeschaltet, wodurch das in den ausgewählten
V/ort-Flipflops enthaltene tfbrt an die Ausgabe-Leitungen Bq,
Bn herangebracht wird, die zum Datenregister 28 der Figur 1
laufen.
Zur Eingabe eines neuen Wortes in das CAU-WÄH-Schaltungselement an
eine oder mehrere Adressen wird es vom Datenregister 28 (Figur 1) an die Eingabe-Leitungen DQ, D1,....Dn des WAU-Absehnittes angelegt,
und ein v/ortwahlsignal wird auf eine Eingangskiemae AQ, A1,.....An
bei einer Adressen-Übereinstimmung mit den Eingabe-Leitungen Dq,
- 10 409844/067
D1, D2,.....Dn gebracht. Sobald ein Schreibeinblend-Steuersignal der
angegebenen Klemme zugeleitet wird» werden die ausgewählten Wortregister des Speicherabschnittes ausgelöst, damit sie die in den suvor
bezeichneten Eingabe-Leitungen erscheinende BitZusammenstellung aufnehmen,
falls nicht zugleich ein Abschirmwort an den Abschirrawort-
klemraen MKQ, MK1, HKn angelegt wird. Im letzteren Fall verbleiben
die gerade abgeschirmten Bits (Registerstufen) in ihrem bisherigen
Zustand, werden also nicht ausgelöst.
Beim Suchvorgang wird der Inhalt des Suchregisters 26 als Suchkriterium
auf die Eingabe-Leitungen DQ, D1, D2, Dn gelegt, wahrend ein
Q
Abschirmwort den Abschirmwortklemmen MKq, IJK1, UK2......KKn augeleitet
Abschirmwort den Abschirmwortklemmen MKq, IJK1, UK2......KKn augeleitet
werden kann. ~äenn ein Such-Steuersignal an der Lese-ZSuchkleame auftritt, wird der Inhalt jedes Registers gleichzeitig mit den (abgeschirmten
oder nicht abgeschirmten) Suchkriterien verglichen, wodurch
an Klemmen Mq, K1, M2, Mn Signale erscheinen j die die Gleichheit
oder die fehlende Übereinstimmung zwischen den nicht abgeschirmten
Bits des Suchregisters und dem Wortregister des Vorratsspeichers anzeigen«
Aus der Figur 3 geht die Art und Weise hervor, wie die verschiedenen
GAI-i-VfAII-Schaltungselemente der Figur 2 untereinander verbunden werden,
damit der Speicherabschnitt 22 und die Steuerung 34 entstehen. Der CALi-Abschnitt speichert die Adressen der Blöcke von Datenwörtern,
die in den verschiedenen "Wortregistern untergebracht sind. Da jeder
Block in typischer Weise 16 einzelne Datenwörter enthalten kann, werden zusätzliche, ähnliche Schaltungselemente zur Erzielung der erwünschten
Kapazität an Wörtern und Bits je Wort benötigt.
Zwischen den Kleimnen Kq, K1, Ii2,....Iin des CAM-Abschnittes für die
Blockadressen und den entsprechenden Eingangsklemraen Aq, A^, A2,....
An für die Wortwahl im WAIl-Abschnitt liegen zahlreiche Verknüpfungsglieder, die je für alle Wörter in einem Block vorgesehen sind. Das
- 11 409844/0671
an einer Klemme IJ^, K^, Hg, .......Iin erscheinende, eine Übereinstimmung
anzeigende Signal dient als Schaltsignal für alle V/ortverknüpfungsglieder,
die jenem Block zugeordnet sind, und der restliche Satz Eingangssignale für diese Verknüpfungsglieder kommt aus den vorgegebenen
Stufen des Suchregisters 26 (Figur 1) heran und bildet eine von l6 Decodierungen dieser vier Viortadressenbits.
Unter Verwendung der Schaltung nach der Figur 3 kann eine Blockadresse
in das Suchregister 26 des Vorratsspeichers eintreten, damit parallel bestimmt werden kann, ob ein Bleck mit dieser Adresse im Vorratsspeicher
vorhanden ist; wenn sich bei der parallelen Abfragung eine Übereinstimmung ergibt, kann in einzigartiger Weise ein beliebiges
in jenem Block enthaltenes Datenwort adressiert und über das Datenregister 28 zur Rechenanlage übertragen werden.
Die beiden Rechenanlagen 2 und 4 und ihre zugehörigen Vorratsspeicher
6 und 8 sind mit Hilfe von Daten- und Adressenkabeln, sowie Steuerleitungen
an der CACIiT-Liste 10 angeschlossen, die als Zwischeneinheit
ein den Vorrang auswertendes Schaltnetzwerk 40 mit zahlreichen Öffnungen 0, 1, 2,·.··.η aufweist. Die Funktion des letzteren besteht
darin, die zahlreichen, von den verschiedenen Rechenanlagen und Ein-/ Ausgabe-Steuerschaltungen des Systems eintreffenden Anforderungssignale
zu prüfen und auf der Basis eines gegebenen Vorrangschemae eine
einzige Einheit unter Ausschluß aller anderen auszuwählen. Sobald der Vorrang einer gegebenen Subeinheit aus Rechenanlage und Vorratsspeicher
festgestellt ist, lenkt das Schaltnetzwerk 40 die übertragung der Daten- und Steuersignale zwischen den gewählten Einheiten und den
übrigen Teilen der GACMT-Liste 10,
Wenn auch die Art der Steuersignale und Datenbahnen zwischen der Steuerung
des Vorratsspeichers und dem Netzwerk 40 der CACIIT-Liste später
ausführlich erläutert wird, soll jetzt bereits auf einen Leiter 42
hingewiesen werden, der ein Blockanforderungs-Steuersignal von der
- 12 409844/0671
CACMT-Liste 10 zur Steuerung 34 des Vorratsspeichers 6 über die Öffnung
0 des den Vorrang auswertenden Schaltnetzwerkes 40 zurückleitet,
und eine ähnlicher Leiter 44 übernimmt diese Funktion zwischen der
Öffnung η und der Steuerung 34 des Vorratsspeichers 8, Außerdem ist
die Steuerung 34 der Vorratsspeicher 6 und 8 mit Hilfe von Steuerleitungen
46 und 48 an der zugehörigen Öffnung des Schaltnetzwerkes 40
angeschlossen, ähnliches gilt für die' Halteregister 24, aus denen je
ein Kabel 50 austritt, sowie für die Suchregister 26 mit einem weiteren,
zum Schaltnetzwerk 40 laufenden Kabel 52. Schließlich ermöglicht ein Kabel 54 einen Datenaustausch zwischen dem Schaltnetzwerk
40 und dem Datenregister 28 der von ihm ausgewählten Rechenanlage.
Zusätzlich zu dem den Vorrang auswertenden Schaltnetzwerk 40 weist
die CACLIT-Liste 10 einen wortorientierten, inhaltsadressierbaren
Speicherabschnitt 56, ein zugehöriges Suchregister 58 und ein Datenregister 60 auf. »fie in Verbindung mit den Speicherabschnitten der
Vorratsspeicher 6 und 8 erklärt ist, gehört zum Speicherabschnitt 56 ebenfalls eine Steuerung 62 iait einem Anpassungs-Detektor, sowie anderen
logischen Schaltungen, die zur Eingabe und zum Auslesen von Daten in bzw. aus dem Speicherabschnitt 56 benötigt werden.
Figur 4 macht das Format der im Speicherabschnitt 56 untergebrachten
Zustandssteuerwörter anschaulich. Die Länge L dieses Speicherabschnittes 56 ist derart gewählt, daß für jeden Datenblock, der von den
Vorratsspeichern aufgenommen werden kann, ein ZustandssteuerWort einen
ausreichenden Platz vorfindet. Diese Zustandssteuerwörter weisen eine solche Zahl Adressenbits auf, daß auf einen beliebigen, im Hauptspeicher
12 festgehaltenen Datenblock zugegriffen werden kann. Außer den Adressenbits ist eine Anzahl Identifizierbits PQ bis Pn vorhanden,
der die Zahl der im Rechenautomaten benutzten, unabhängigen Rechenanlagen entspricht» In gleicher V/eise ist den Bin-/Ausgabe-Steuerschaltungen
des Systems je ein Identifizierbit l/0Q bis 1/On innerhalb
des Zustandssteuerwortes zugeordnet. Weitere Steuerbits des letzteren
- 13 -409844/0671
sind ein Gültigkeitsbit V, ein Anforderungsbit R und ein Xnderungsbit C.
Zwischen dem Hauptspeicher 12 und dem den Vorrang auswertenden Schaltnetzrerk
40 werden die Adresaeninforaationen und Daten durch Kabel
74» 7ό und 73 übertragen. Von Verstärkern und Taktgebern des Schaltnetzwerkes
40 werden diejenigen Signale erstellt, die innerhalb der GACKF-Liste ihren Ausgang nehmen und den Eigenschaften des Hauptspeichers
angepaßt sind.
Zum Hauptspeicher 12 gehören ein ziemlich umfangreicher Speicherabschnitt
66, sowie die benötigten Adressierschaltungen 68, Inforraations-Öbertragungsschaltungen
70 und Steuerungen 72. In der Praxis ist der Speicherabschnitt 66 vorzugsweise ein blockorganisierter Speicher,
in deia die Informationen an adressierbaren Plätzen untergebracht sindj
sobald ein Zugriff auf einen dieser Plätze, gewöhnlich auf die erste
Bitzusamaenstellung des Blockes zwecks Lesen oder Schreiben erfolgt,
wird auf den gesamten, aus zahlreichen Bitzusammenstellungen oder
Wörtern bestehenden Block zugegriffen. Obgleich er Ringkerne oder ebene, dünne, ferromagnetische Filme als Speicherelemente aufweisen
kann, werden für den Speicherabschnitt 66 vorzugsweise plattierte Speicherdrähte benutzt, da sich diese wegen ihrer erheblichen Speicherkapazität,
des nichtlüsehenden Lesens und ziemlich kurzer Zykluszeiten
besonders eignen. Ein magnetischer Drahtspeicher ist für diesen Zweck in der Zeitschrift: "Computer Hardware11 am 15.Februar 1971
unter dem Titel: "Piated Y/ire Hakes its Hove11 und in der Zeitschrift:
"Honeywell Computer Journal", Band 6,' am 1. November 1972 unter dem
Titel: "Piated %/ire Memory - Its Evolution for Aerospace Utilization"
näher erläutert. Die Blockgröße, also die Anzahl der Uörter oder
Bitzu3aaaonstellungen eines Blockes hängt etwas von der getroffenen
Auswahl und anderen Größen des Rechenautomaten ab, wie von der Ge-
- 14 *>
4098U/0671
samtzahl der gemeinsam in den Vorratsspeichern unterzubringenden BlOkke,
der Aufnahmefähigkeit des Speicherabschnittes 56 der GACHT-Liste
XO, der Zykluszeit der Vorratsspeicher und von der Art des Ersatz-Algorithiaus,
der für den Umlauf des Inhaltes der verschiedenen Vorrangspeicher angewendet wird.
Beim Zugriff auf den Hauptspeicher laufen die die Adresse angebenden
Signale von Schaltnetzwerk 40 über das Kabel 74 in die Adressierschaltung«
η 68 hinein, wo sie vorübergehend festgehalten werden; boi
Smpfang eines Übertragungsbefehls auf dem Kabel 76 wurdua ai»
in den Steuerungen 72 zugeordnet , damit infolge einer Erregung
von Stromtreibern aer gewünschte Datenblock durch das Kabel
78 die Datenübertragungs-Schaltungen 70 verläßt und in das Schaltnetzwerk 40 gelangte Venn in ähnlicher Weise ein Block neuer Informationen
aus den Ein-/Ausgabe-Steuerschaut ungen (nicht gezeigt) oder
aus einem Vorratsspeicher in den Hauptspeicher gebracht werden soll, werden die Daten wiederum in Blockform vom Kabel 78 übertragen. Der
Datenaustausch zwischen dem Hauptspeicher 12 und der CACMT-Liste 10,
sowie der zwischen der letzteren und dem Vorratsspeicher 6 oder 8 erfolgt auf der Blockbasis, während der Datenaustausch zwischen einer
Rechenanlage und ihrem zugehörigen Vorratsspeicher dagegen auf der Uortbasis stattfindet. In typischer Weise kann ein Block aus 16 Wörtern
und Jedes Wort aus 36 Bits aufgebaut sein. Jeder Block innerhalb
eines Vorratsspeichers besitzt einen Adressen-Anzeiger, dem die Blockadresse des Hauptspeichers entspricht, die in jener Blockposition
des Vorratsspeichers zugegen ist.
Nachdem zuvor die Organisation des Systems mit der Erfindung erörtert
ist, sei nun seine Arbeitsweise betrachtet.
Aus der Figur 1 und dem Flußdiagramm der Figuren 5a, 5b und 5c läßt
sich die Art und Weise entnehmen, in der eine gegebene Rechenanlage ein spezielles Wort in ihrem zugehörigen Vorratsspeicher aufsuchen,
- 15 A09844/0671
also lesen kann. Zunächst sei angenommen, dsui in dem vou der Hechenanlage
2 der Figur la durchlaufenen Programm gefordert wird, es seile
aua dera zugehörigen ¥orrats3peicher 6 ein Wort herausgesucht werden.
Natürlich kann diese Art Operation auch in einer anderen Rechenanlage des Systems stattfinden. Die Steuerung 20 ermittelt, daß im gerade
ausgeführten Befehl Daten aus dam Hauptspeicher 2 angefordert werden
sollen, und erzeugt ein Leseanforderungs-Steuersignal, das in
die Steuerung 34 des Verratsspeichers 6 über die Leitung 36 Übertragen
wird. Die im Adressen-Register 14 aufbewahrte Adresse des gewünschten
Datenwortes wird durch das Kabel 30 dem Halteregister 24 zugeleitet.
Nach ihrem Eintritt gelangen diese Adresse anzeigende Signale weiter
in das Suchregister 26. Sobald die Suchkriterien im Suchrtgister 26
untergebracht sind, bewirkt die Steuerung 34 eine gleichzeitige {parallele}
Durchsuchung aller iia Speicherabschnitt 22 vorhandenen Blockadrössen,
ob dort der Block, der das gesuchte tfort enthält, vorliegt und das der Blockadresse zugeordnete Gültigkeitsbit in seinen
1-Zustand gebracht ist. Von den Detektoren des Speicherabschnittes
wird ein das Antreffen oder Vermissen angebendes Signal erzeugt. Im Falle des Antreffens wird also angezeigt, daiS der gewünschte Bleck
im Speicherabschnitt 22 zur Verfügung steht, worauf das angeforderte
Wort dieses Blockes von de» »,'Ali-Abschnitt (Figur 3) zum jJatenregister
28 hin eingeschleust wird. Anschlieiiend laufen diese Daten in das
Datenregister 16 der Rechenanlage 2 zurück, und ein Anerkenntnissignal wird von der Steuerung 34 durch den Leiter 38 zur Steuerung 2ü der
Rechenanlage zurückgeleitet. Es stellt ein Hilfsmittel dar, durch das
der Rechenanlage mitgeteilt wird, daß die gesuchten Daten übertragen worden sind.
Die zuvor erläuterte Arbeitsweise ist in der Figur 5a als Bahn mit
Blöcken 80, 82, 84, 86, 88, 90 und 92 wiedergegeben, wobei die Annahme
gemacht ist, daß der das angeforderte Wort enthaltende Block im Speicherabschnitt
22 des Vorratsspeichers zu der Zeit vorhanden war, als das Leseanforderungs-Steuersignal über die Leitung 36 zu ihm herange-
- 16 -409844/0671
führt wurde. Nunmehr sei angenommen, daß der das gewünschte /fort enthaltende
Block im Verratsspeicher fehlt und beim Abfragen des Speicherabschnittes
22 ein das Vermissen angebendes Signal erzeugt wird. In der Figur 5a wird dieser Fall durch sine mit Nein bezeichnete, aus
dem Block 86 austretende Bahn dargestellt, die zu einem Block 94 führt· Wenn also das gerade gesuchte Wort im Speicherabschnitt 22
fehlt, mui es natürlich im Hauptspeicher 12 aufgesucht werden. Es besteht jedoch keine direkte Verbindung zwischen dem Hauptspeicher 12
und der Rechenanlage 2, so daß jede Datenübertragung über den zugeordneten
Vorratsspeicher 6 erfolgen huü. Dementsprechend wird geprüft,
ob dor Speicherabschnitt 22 gefüllt ist, damit im positiven Falle ein
Raum verfügbar gemacht v/erden kann, in den der Block hineinpaßt, der
das gewünschte, aus dem Hauptspeicher 12 zu empfangende »/ort enthält.
Bei dieser Prüfung wird der Speicherabschnitt 22 des Vorratsspeichers, der der anfordernden Rechenanlage zugeordnet ist, darauf untersucht,
ob in einem beliebigen Blockadressen-Hegister des CAM-Abschnittes (Figur 3) das Gültigkeitsbit V=O ist, was eine ungültige Eingabe
bedeutet. Hierbei werden alle Bits im Suchregister 26 mit Ausnahme des am äußeren Knde, also des Bits V ausgeblendet (abgeschirmt),und
dann erfolgt eine parallele Durchsuchung der Blockadressen des CAU-Abschnittes.Von
einem in einer speziellen Leitung Kq, M,, LL** ······"*.
auftretenden Signal wird angezeigt, daß das Gültigkeitsbit V bei jener Blockadresse null ist und der mit dieser Adresse versehene Block keine
Gültigkeit weiterhin besitzt und somit ersetzt werden kann« Diese Folge von Vorgängen geben Blöcke 94, 96 und 98 der Figur 5a an.
Falls die Prüfung ergibt, daß kein Gültigkeitsbit V der Blockadressen
des CAM-Abschnittes null ist, muß die Entscheidung getroffen werden,
welcher Block zur Schaffung des Raumes für die neue Eingabe im CAU-WAU-Schaltungselement
beseitigt werden soll.
liehrere Lösungen stehen für die Entscheidung zur Verfügung, welcher
Datenblock des Vorratsspeichers außer Gebrauch gesetzt werden soll,
- 17 -409844/0671
241590Q
wenn neue Informationen in einen bereits gefüllten Vorratsspeicher
eingegeben werden sollen; für die Folge von Schritten, die durch die Steuerungen des Vorratsspeichers zum Ausfindigraachen von Platz für
neue Eingaben zur Anwendung kommen, wird der Begriff "iSr sat ζ-Algorithmus"
benutzt. Eine erste Lösung liegt darin, daß derjenige Posten, der am längsten im Vorratsspeicher verweilt hat} für den Ersatz ausgesucht
wird. Bei einem anderen Schema können die verschiedenen Datenblöcke
des Vorratsspeichers unter Mitwirkung von Eingaben in eine Tätigkeitsliste
entsprechenden Blöcken des Hauptspeichers zugeordnet werden. Die Liste wird unter dem Gesichtspunkt geordnet, daß der
Block, auf den zuletzt vom Programm der Rechenanlage zugegriffen wurde, an den Anfang der Liste gesetzt v/ird. Infolgedessen gelangen die
Eingaben in die Tätigkeitsliste, die sich auf Blöcke beziehen, auf die
weniger zugegriffen wird, an den Schluß der Tätigkeitsliste. Falls dann der gewünschte Block nicht im Vorratsspeicher vorliegt und dieser bereits mit gültigen Eingaben gefüllt ist, wird der Block, auf den
zuvor während der längsten Zeit nicht zugegriffen wurde, von der Eingabe ausgeschlossenο
Es können noch andere Ersatz-Algorithmen betrachtet werden, bei denen
zum Ersatz der Block ausgesucht wird, auf den am wunigsten zugegriffen
wird. Dieser verträgt sich am besten mit dem Aufbau des Vorratsspeichers, der nur deshalb so vorteilhaft ist, weil die von den Rechenanlagen
direkt ausgeführten Programme hinsichtlich ihrer Adressierung nicht willkürlich sind, sondern aufeinanderfolgende Adressen in
sich schließen, die nur gelegentlich von Sprungbefehlen unterbrochen werden, die die Programmschritte auf eine Reihe anderer aufeinanderfolgender
Adressen ableiten.
Aus Zweckmäßigkeit ist die bevorzugte Ausführungsform und beste Art,
den Ersatz-Algorithmus durch Geräte zu verwirklichen, einfach die, in der Steuerung 34 des Vorratsspeichers einen m-stufigen Zähler vorzusehen,
wobei ^ gleich oder größer als die Aufnahmefähigkeit
- 18 409844/0671
in den Blöcken des Vorratsspeichers ist· Jedesmal wenn eia nouer
Block Informationen in den UAK-Abschnitt eingelassen und seine zugehörige
Adresse in den CAM-Abschnitt (Figur 3) eingeschrieben wird, rückt der Zähler um einen Schritt vor, so daß man sagen kann, daß der
Inhalt des m-stufigen Zählers ein Anzeigewort bildet, das den zu ersetzenden
Block im Vorratsspeicher stets identifiziert. VJenn bei der Suche nach den Gültigkeitsbits ein ungültiger Block für den Ersatz
nicht angezeigt v/erden kann, wird das Anzeigewort überprüft und der iron ihin identifizierte Block zum Ersatz ausgewählt. Ein solcher Ersatz
erfolgt tatsächlich in der Weise, daß die Adresse des vom Anzeigewert
identifizierten Blockes in das Suchregister 26 eingelassen und das Gültigkeitsbit V dieser Blockadresse gelöscht wird. Das
Ersatz-Anzeigewort üiird dadurch auf den neuesten Stand gehalten, üau
aur vorherigen Zahl des m-stufigen Zählers der Wert +1 während der
Seitspanne addiert wird, in der die neue Eingabe gerade in den von
der vorherigen Zahl festgelegten Spalt eingegeben wird (Block 100 der Figur 5a)· Somit läuft der Ersatz-Zähler durch die Blockadressen-Segister
hindurch; wenn eine Eingabe in den letzten Registerplatz
vorgenommen wird, zeigt der Zähler dann gerade auf den Platz O als
nächste zu ersetzende Eingabe,
Als nächstes muß ermittelt werden, ob das Änderungsbit C der Blockadresse
für den zu verwerfenden Block gesetzt ist; hierdurch wird angezeigt, daß ein oder mehrere Informationswörter dieses Blockes
gegenüber denjenigen abgeändert sind, die im entsprechenden Block dee
Hauptspeichers vorliegen. Gemäß der Figur 3 geschieht dies durch eine Inpulsgabe an der Lese-/Suchklemme und der Eingabe-Leitung DQ, D1, D2
,D der Adresse dieses Blockes und durch Prüfen der Ausgangssign
nale in der dem Änderungsbit C zugehörigen Bitleitung. Sobald festgestellt
ist, daß das Änderungsbit für den Block im CAM-Abschnitt des Vorratsspeichers gesetzt ist, gibt die anfordernde Rechenanlage unmittelbar
ein Schreibanforderungs-Steuersignal an den Hauptspeicher ab, um diesen Block des Hauptspeichers auf den neuesten Stand zu bringen.
- 19 -409.8 44/0671
Die Art und rfeise, in der der letzte Schritt durchgeführt wird, wird
noch in Verbindung mit dem Schreibvorgang erklärt. Sobald festgestellt
ist, daß das Xnderungsbit C nicht gesetzt ist, würde der Schritt, eine
Anforderung zum Schreiben einzuleiten, umgangen werden, wie Blöcke
102 und 104 der Figur 5a anschaulich machen.
In Flußdiagramm der Figur 5b folgt der Ermittlung des zu ersetzenden
Blockes der Schritt gemäß einem Block 106, in dem die Adresse des zu verwerfenden Datenblockes, die bei der Ausführung des Ersatz-Algorithmus
erstellt wird, also im Suchregister 26 des Vorratsspeichers 6 festgehalten wurde, in das Suchregister 58 der CACilT-Liste 10 eingeschleust
wird· ICLt Hilfe dieser Information wird dann der Speicherabschnitt
56 abgefragt, um zu bestimmen, ob dieser Block ait der zu beseitigenden
Information sonst noch im System, z. B. in einem Vorratsspeicher, der zu einer anderen Rechenanlage gehört, oder im Hauptspeicher
12 enthalten ist. Bei dieser Abfragung entsteht wieder ein das Antreffen oder Vermissen angebendes Steuersignal, von denen das letztere
zur Erzeugung eines Fehlerunterbrechungssignals führt, da in Gegegenwart eines Blockes in einem Vorratsspeicher notwendigerweise eine
ihm entsprechende Eingabe in der GACMT-Liste vorhanden sein muli. Im
Falle eines das Antreffen angebenden Signals wird das Steuerwort aus der Adresse plus Kennbits vom Speicherabschnitt 56 in das Datenregister
6o übertragen. Die Steuerung 62 überprüft die Rechenanlagen-Identifizierbits dieses Steuerwortes mit Hilfe eines Zuordnungs-Hetzwerkes,
um zu bestimmen, ob der Vorratsspeicher, der mehreren Rechenanlagen zugeordnet ist, den zu verwerfenden Block enthält. Diese Vorgänge
sind in Blöcken 108, 110, 112 und 114 des Flußdiagramms der Figur 5b angegeben.
Wenn die Steuerung 62 feststellt, daß mehrere Rechenanlagen den Block
zu beseitigender Informationen enthalten (Block 116), müssen das Identifizierbit
P der Rechenanlage und das Xnderungsbit C des Steuerwortes bei dieser Adresse des Speicherabschnittes 56 gelöscht werden (Block
- 20 409844/0671
118). Gemäß der Figur 4 befindet sich das Identifizierbit Im Xennfeld
der Steuerwörter, die im Speicherabschnitt 56 der anfordernden Einheiten gespeichert sind, also im Feld von PQ bis Pn; die Ein-/Ausgabe
-Einrichtungen des Systems verfügen somit über ein Identifizierbit
l/OQ bis 1/On in jedem Steuerwort.
Falls die Prüfung ergibt (Block 116 der Figur 5b), daü der zu verwerfende
Block allein im Vorratsspeicher der anfordernden Rechenanlage und in keiner anderen enthalten ist, wird die Eingabe des Zustandssteuerwortes
in die CACKT-Liste 10 entsprechend dem für den Ersatz ausgesuchten Block einfach dadurch beseitigt, daii sein Gültigkeitsbit gelöscht wird (Block 120). Unabhängig vom Ergebnis der Durchsicht
bei den Identifizierbits der Rechenanlage im Zustandssteuerwort für
den zu ersetzenden Block muß die neue Blockadresse, die von der anfordernden Rechenanlage erzeugt wird (und im Schritt des Blockes 82 der
Figur 5a in das Halteregister 24 des Torratsspeichers eingelassen war), vom letzteren zum Suchregister 26 und von dort an den ungefüllten
Platz in der Reihe der Blockadressen im CAM-Abschnitt (Figur 3) gebracht werden. Nach diesem Vorgang (Block 126 der Figur 5b) wird
der Inhalt des Halteregisters 24 des Vorratsspeichers zum Suchregister 58 der CACIiT-Liste durch das Kabel 50 übermittelt, das an der
Öffnung O der CAGMT-Liste 10 angeschlossen ist (Block 122 der Figur
5b). Sobald sich diese Adresse im Suchregister 58 befindet, wird der Speicherabschnitt 56 parallel abgefragt, und es wird festgestellt,
ob das Zustandssteuerwort für den ursprünglich angeforderten Datenblock
in diesem Speicherabschnitt 56 enthalten ist (Block 124 der Figur 5c). Im positiven Falle ergibt ein das Antreffen anzeigendes
Bit an jener Adresse eine Übertragung des Zustandssteuerwortes zum
Datenregister 60 und zur Steuerung 62.
In den meisten Rechenautomaten, die ein mehrfaches Programmieren und/
oder Verarbeiten der Daten ermöglichen, werden Prüf- und Setzbefehle
benutzt, um festzustellen, ob ein Zugriff auf mehrere Datensätze zu-
- 21 409844/0671
It
lässig ist. Diese Befehle prüfen, setzen oder löschen in typischer
Weise bestimmte Anzeigebits des Steuerwortes» um die Zugriffsrechte
zu jenen Daten zu ermitteln. Gemäß der Erfindung ist die Arbeitsweise
der CACIIT-Liste beim Anzeigen der Kombination von Rechenanlage und
Vorratsspeicher, um einen von einer anderen Äechenanlage abgeänderten
Datenblock ungültig zu machen, oder beim Anzeigen der Kombination von Rechenanlage und Vorratsspeicher, um ihre geänderten Daten
rückzuspeichern, wenn eine andere Rechenanlage diesen gleichen Block
Informationen angefordert hat, in idealer VTeise an die Bearbeitung
der Prüf- und Setzbefehle angepaßt. Das Änderungsbit C des Zustandssteuerwortes (Figur 4) wird geprüft« Falls es gesetzt
ist, zeigt es der anfordernden Hechenaniage an, daß eine andere Rechenanlage
laufend eine Informationsänderung in dem jenem Zustandssteuerwort
zugeordneten Block bewirkt, so daß eine Verzögerung herbeigeführt wird. Die anfordernde Rechenanlage muß also warten, bis der
gerade gesuchte Block von der speziellen Rechenanlage freigegeben wird, die die Änderungen dieses Blockes herbeiführte. Anstatt in
diesem Fall das gesamte System zusammenzuschalten, eigasliaiert die
Liste 10 der Rechenanlage, die den Setzzustand dieses Anderungsbit
bewirkt hatte, daß eine andere Rechenanlage gerade zum Zugriff auf denselben Block Informationen auffordert, und daß die abändernde Rechenanlage
diesen Block unmittelbar in den Hauptspeicher rückspeichern und das Änderungsbit löschen muß, damit einer zweiten Rechenanlage
eine Gelegenheit zum Zugriff auf die geänderte Information gewährt werden kann (Blöcke 132 und 134 der Figur 5c).
Gemäß der früheren Annahme ruht das Zustandssteuerwort für den angeforderten
Block in der CACLiT-Liste, so daß das Änderungsbit überprüft
werden könnte. Falls das Durchsuchen der letzteren ergibt, daß das Zustandssteuerwcrt dort nicht vorhanden ist, muß da ein neues gebildet
werden, was durch eine Übertragung des Inhaltes des Suchregisters 56 an den ersten Platz der CACIIT-Liste geschieht, in der das Gültigkeit
sbit gelöscht wird. Viie erinnert sei, wurde bei der Ausführung
- 22 409844/0 67
2A15900
des Schrittes geraäii deui Block 113 oder 120 der Figur 5b das Gültigkeit
sbit V in mindest einem der in der CACiIT-Liste enthaltenen Zustandssteuerwörter
gelöscht« Somit ist sichergestellt, daß an zumindest eineiu Platz der CACuT-Liste das Gültigkeitsbit null iat. Bei
dar Bildung des neuen Zustandssteuerwortes in der CAC-iT-Liste zur Vorbereitung
des Heraussuchens eines Blockes Informationen aus den.
Hauptspeicher werden das Identifizierbit der ftechenanlagen für die
anfordernde Rechenanlage und das Anforderu-igsbit U für diesen 31ock
gesetzt,"wie als Blöcke 136 und 133 in der Figur 5c gezeigt ist.
Dadurch da* das Anforderuagsbit H im einem Block zugeurdneton Zustandssteuerwort
gesetzt wird, wird eine beliebige andere anfordernde iiecheiianlage des Systems unterrichtet, daü eine erste Rechenanlage
auch sehen angefordert hat und gerade auf die Ankunft des gewünschten
Blockes aus dei.i Hauptspeicher wartet.
dar ursprünglichen Annahme, daii die Hechenanlaße 2 die gerade
anfordernde ist, wird durch das Setzen des Identifizierbit Pq bei
dieser Adresse der CAGI-iT-Liste angezeigt, dak die anfordernde Rechenanlage
gerade herangeht, diesen Block Informationen zu benutzen. Als
nächstes wird das Leseanforderuncs-Steuersignal über das Kabel 76 su
den Steuerungen 72 des Hauptspeichers 12 übertragen, llit Hilfe dieses
Signals wird dem Hauptspeicher mitgeteilt, dal» ein Vorratsspaicher
einen von einer Rechenanlage angeforderten Block Informationen zu empfangen wünscht, der aber nicht im zugehörigen Vorratsspeicher vorgefunden
wurde. Jährend das Leseanforderungs-Steuersignal über das
Kabel 76 an die Steuerungen 72 abgegeben wird, wird die im Suchregister
26 des Vorratsspeichers 6 aufbewahrte Blockadresse zu dem dan
Vorrang auswertenden Schaltnetzwerk 40 der CACIiT-Liste 10 hindurchgelassen
(Block 140 der Figur 5c).
Sobald die Adresse des gewünschten Blockes Informationen und ein Anforderungssignal
dem Hauptspeicher 12 dargeboten werden, wird der bei der vorgeschriebenen Adresse aufbewahrte Block Informationen vom
Hauptspeicher aus in das Datenregister 70 ausgelesen und von dort
- 23 -
409844/0671
BAD ORIGINAL
über das Schaltnetzwerk 40 und das Kabel 54 zum Datenregister 28 des
der anfordernden Rechenanlage zugeordneten Vorratsspeichers übertragen.
Sobald dies geschehen ist, wird in der Steuerung 34 ein Befehl erzeugt,
der bewirkt, daß der neue Bleck Daten an den richtigen Plätzen des \ΖΑϊ·Ι-Abschnittes des Vorratsspeichers bei dsr Adresse eingeschrieben
wird, die im Suchregister 26 festgehalten wird. Somit wird der spezielle Block Daten, der das gewünschte, von der Rechenanlage angeforderte
l/ort enthält, mit Hilfe des Vorratsspeiehers rom Hauptspeicher
aus jener Rechenanlage zur Verfugung gestellt. Diese Schritte sind in der Figur 5c durch Blöcke 142 und 144 angegeben.
Iiach dem Einspeisen des gewünschten Datenbloekes in den Vorratsspeicher
der anfordernden Rechenanlage wird das Gültigkeitsbit V für diesen Block im Speicherabschnitt 22 gesetzt, und das Ahforderungsbit R
(Figur 4), das im Steuerwort des Speicherabsclmittes 56 enthalten
ist, ίαιχύ gelöscht werden, wodurch angezeigt wird, daß der angeforderte
Block Informationen aus dem Hauptspeicher empfangen und im Speicherabschnitt 22 vorhanden ist. Fernerhin muß das Gültigkeitsbit V in
dem diesem neuen Block zugeordneten Zustandssteuerwort in der CACkT-Liste
gesetzt werden, um anderen anfordernden Rechenanlagen anzuzeigen,
daß der zur Rede stehende Block gültig ist.
Gemäß den Blöcken 150 und 152 der Figur 5c werden die Daten vom Vorratsspeicher
6 über das Datenregister 28 und das Kabel >2 in das Da-'
tenregister 16 der anfordernden Rechenanlage 2 befördert, damit das Datenwort bei der Ausführung des in der Rechenanlage 2 ablaufenden
Programms verwendet werden kann.
Nun seien nochmals die Steuersignale in den Steuerleitungen'46 und 48
der Figur 1 betrachtet. Als der Ersatz-Algorithmus des Vorratsspeiehers
zur Schaffung von Raum für eine neue Eingabe angerufen wurde, lief die Adresse des wegfallenden Blocks vom Suchregister 26 des Verrat
sspei eher s über ein Verknüpfungsglied in das Suchregister 58
- 24 409844/0671
«Γ
der CACIiT-Liste 10 hinein. In diesem Zeitpunkt wird ein Blockbese:·.-tigungs-Anforderungs-Steuersignal
von der Steuerung 34 des Vorratsspeichers über die Steuerleitung 46 an die Steuerung 62 der CAChT-Listfc
gegeben. Nachdem der zu beseitigende Block im Vorratsspeicher gelöscht ist, unterdruckt die CACkT-Liste den Posten im Sijeicherabschnitt
56 oder löscht das Identifizierbit der Rechenanlage in Abhängigkeit davon ob im ersten Fall mehrere Rechenanlagen als nur eine Jene Information
enthielt. Dann wurde es notwendig, die Adresse der ursprünglichen Anforderung vom Halteregister 24 des Vorratsspeichers zu»a Suchregister
58 der CACMT-Liste zu Übertragen, damit der Speicherabschnitt
56 parallel durchsucht werden konnte, ob er das Steuerwert
mit der Adresse des ursprünglich angeforderten Blockes enthält· Gleichzeitig wird ein Steuersignal zur Blockanforderung aus der CACi-IT-.
Liste von der Steuerung 34 des Vorratsspeichers 6 über die Steuerleitung
43 zur Steuerung .62 der CACIiT-Liste 10 übermittelt.
Folglich bewirken die Steuersignale in den Steuerleitungen 46 und-43
eigentlich den Einlaß der Adresseninforuation in das Suchregister 58,
um zur Bestimmung, ob eine Übereinstimmung mit jener Adresse im Speicherabschnitt
56 vorhanden ist, den Vergleich einzuleiten.
Wenn zu Anfang die Rechenanlage 2 ein spezielles Datenwort wünschte
und seine Anforderung auf dasselbe abgab, erschien in der Steuerleitung 36 ein Lese-ZSchreibanforderungs-Steuersignal, das in den zugehörigen
Vorratsspeicher 6 eintritt. Sobald feststand, daß dort die Information für die anfordernde Rechenanlage verfügbar war, oder im
Falle des Vermissens, daß also die gesuchte Information irgendwo im
System vorhanden viart wenn also diese Information schließlich im Vorratsspeicher
der anfordernden Rechenanlage zur Verfügung stand, wurde ein Anerkenntnissignal von der Steuerung 34 über die Steuerleitung
38 zur Steuerung 20 der Rechenanlage rückübertragen. Mt Hilfe dieses
Anerkenntnissignals wird der anfordernden Rechenanlage 2 mitgeteilt, daß sie eine Überführung der Daten vom Datenregister 28 zua
- 25 -409844/0671
Datenregister 16 erwarten kann und mit dem Abruf des nächsten Befehls
beginnen soll.
Das den Vorrang auswertende Schaltnetzwerk 40 ist ein übliches Gerät,
das in Systemen angewendet wird, in denen mehrere Rechenanlagen, mehrere.
Ein-/Ausgabe-Steuerungen und/oder Speicher arbeiten. Im Rechenautomaten
gemäß der Erfindung wird festgelegt, ob die Rechenanlage 2 oder 4 unter der Steuerung der CACI-IT-Liste 10 und. sehlieulich des
Hauptspeichers 12 steht. Vom Schaltnetzwerk 40 werden ferner die angeforder-ten
Adressen und Daten vom Hauptspeicher 12 zur steuernden Rechenanlage und zum Vorratsspeicher ssurückgegeben, der diese Informationen
angefordert hatte.
Hachdem die Art und Weise, in der eine Rechenanlage Informationen
aus ihrem zugehörigen Vorratsspeicher oder Hauptspeicher auslesen kann, falls der Vorratsspeicher nicht das gewünschte Wort enthält,
erläutert ist, sei nun betrachtet, wie eine neue in einer Rechenanlage erzeugte Information in dan ihr zugeordneten Vorratsspeicher und
Ten dort in den Hauptspeicher eingeschrieben werden kann, in dem sie
den anderen Rechenanlagen des Systems mit Hilfe der diesen zugehörigen
Vorratsspeichern zur Verfügung gestellt wirdr Wie Jedoch beachtet sei, ist das zur Rede stehende System blockorientiert; die Daten werden
also auf der Basis von Blöcken und nicht als einzelne Wörter übertragen.
Während des Schreibvorganges muß häufig auf einen ganzen Block zugegriffen werden, falls man nur ein einzelnes Wort in dem
betreffenden Block abzuändern oder zu überschreiben wünscht.
Bei der anschließenden Erläuterung des Schreibvorganges ist die Annahme
gemacht, daß die Rechenanlage 4 (anstatt 2} ein neues Datenwort in einen Block einzuführen wünscht. In derselben rfeise, wie beim Lesevorgang
die Rechenanlage 2 nur als Beispiel gewählt war, soll für die Erörterung des Schreibvorganges die Rechenanlage 4 benutzt werden,
obgleich die Rechenanlage 2 genauso arbeiten würde.
- 26 4098U/0671
Mit der Abgabe des Schreibanforderungs-Steuersignals in der Sfceuerleitung
36 wird der Schreibvorgang der Rechenanlage 2 eingeleitet,
wie in einem Block 154 der Figur 6a angegeben ist. Hierdurch wird die Adresse des Blockes, in dein das neue Datenwort eingeführt werden
sollj vom Adressen-Register 14 der Rechenanlage 4 zum Halteregister
24 des Vorratsspeichers und von dort sum zugehörigen Suchregister
26 befördert {Block 1$6}* Die erste durchzuführende Prüfung
(Block 158) ist die Bestimmung, ob der angeforderte Block im Vorratsspeicher 8 ruht, der der Rechenanlage 4 zugeordnet ist. Hierbei werden
die Blockadressen im GAII-Abschnitt des Vorratsspeichers parallel
durchsucht und daraufhin geprüft, ob eine dieser Blockadressen mit derjenigen übereinstimmt, die von der Rechenanlage 4 in das Suchregister
26 eingespeist ist. Gleichzeitig wird das Gültigkeitsbit V bei jeder Blockadresse ait dem Gültigkeitsbit V verglichen, das sich im
!-Zustand inerhalb des Suchregisters 26 befindet (Block I60 der Figur
6a). Im Falle, daß die im CAM-Abschnitt aufbewahrte Blockadresse in jeder Hinsicht mit den Adressen-Kriterien des Suchregisters 26 Übereinstimmen
sollte, aber das Gültigkeitsbit für eine solche Blockadresse 0 (und nicht 1) ist, bedeutet dies, daß ein oder mehrere im WAH-Abschnitt
(Figur 3) gespeicherte Wörter nicht mehr gültig sind und ersetzt werden müssen·
Angenommen daß der angeforderte Block sich im Vorratsspeicher befindet
und sein Gültigkeitsbit eins ist, wird vom Speicherabschnitt 22' ein das Antreffen angebendes Signal an die Steuerung 34 des Vorratsspeichers 8 abgegeben. Sobald es von der Steuerung erkannt ist, werden
die im Datenregister 16 der Rechenanlage aufbewahrten Daten durch das Kabel 32 zum Datenregister 28 des Vorratsspeichers 8 überführt
(Block 162 der Figur 6a). Unter der weiteren Steuerung der Lese-/ Schreibschaltungen der Steuerung 34 wird das neue Datenwort aus dem
Datenregister 28 in den Speicherabschnitt 22 an den Platz des obersten Uortes innerhalb des gewählten Blockes eingeschrieben, wobei
die Plätze des i/ortes und Blockes durch die Adressensignale im Suchregister
26 bezeichnet sind (Block I64 der Figur6a).
- 27 409844/067
Nach der Eingabe eines neuen Datenwortes an seinen Platz im vorgeschriebenen
Block wird bestimmt, ob das Änderungsbit C der im Suchregister
26 (Figur la) aufbewahrten Blockadresse zuvor gesetzt war (Block 166). Im positiven Falle ist der Schreibvorgang beendet» Ansonsten
müssen dieses Änderungsbit C (Block 168) und das des Zustandssteuerwortes für diesen in der CACIIT-Liste untergebrachten Block gesetzt
sein, damit sie anzeigen, daß eine andere Rechenanlage oder eine andere Ein-/Ausgabe-Steuerung auf den entsprechenden Block des
Hauptspeichers zugreifen will, der nicht länger die laufende Information enthält; daher muß die spezielle, für diese Abänderung verantwortliche
Rechenanlage die neue Information in den Hauptspeicher einschreiben, damit sie den anderen anfordernden Rechenanlagen des Systems zur Verfügung steht. Gemäß den Blöcken 170 (Figur 6a), 172,
174, 176, 178 und 180 der Figur 6b wird in den dort angegebenen Schritten das Änderungsbit C der Zustandssteuerwörter in der CACHT-Liste
auf den neuesten Stand gebracht· Die Adresse des neuesten Blokkes
wird vom Halteregister 24 über das Kabel 50 und das den Vorrang auswertende Schaltnetzwerk 40 in das Suchregister 58 der CACKT-Liste
überführt. Dann wird das parallele Heraussuchen aus dem Speicherabschnitt 56 zur Bestimmung eingeleitet, ob ein Zustandssteuerwort mit
demselben Adressen-Anzeiger wie die Adressen-Signale im Suchregister 58 innerhalb des Speicherabschnittes 56 vorhanden sind. Im negativen
Falle liegt ein Fehler vor, da gemäß dem Aufbau des Systems ein Zustandssteuerwort
in der CACMT-Liste für jeden Block vorhanden sein muß, der im Vorratsspeicher ruht. Sobald der Platz des erwünschten
Zustandssteuerwortes im Speicherabschnitt 56 gefunden ist, werden
die Schreibeinblend-, die passende V/ortadressen- und Bitleitungen
erregt, damit das Änderungsbit C des vorgeschriebenen Zustandssteuerwortes (Figur 4) gesetzt wird (Block 176 der Figur 6b).
Als nächstes werden die Identifizierbits Pq, P·^, p2»«-««»Pn der Rechenanlagen
und l/0Q, I/O^, 3-/^n der Steuereinr*chtunSen dieses
Zustandssteuerwortes zur Bestimmung abgetastet, ob der fragliche
- 28 409844/0671
Slock im Vorratsspeicher einer anderen anfordernden iieehenanlage des
Systems vorhanden ist (Block 178). In einem solchen Fall führt die
Steuerung 62 über die Leiter 43» an die die Steuerungen 34 des Vorratsspeichcirs
angeschlossen sind, in Jfcin d«r abzuändörndö Block enthalten
ist, ein Steuersignal ab, das das Ungültigkeits-Plipflop (nicht gezeigt) setzt» das in den vorgeschriebenen Steuerungen des Vorratsspeichers enthalten ist« Zusätzlich zu dem Steuersignal für die Anforderung
eines ungültigen Blockes eupfängt der Vorratsspeicher die Adresse des gerade geänderten Blockes über das Kabel 52 aus dfciu Suchregister
58 der CACHT-Liste· Diese Blockadresse wird in das Suchregist
er 26 des passenden Vorratsspeichers eingelassen. Dann werden die
Blöcke durchsucht und für diese Eingabe in den Vorratsspeicher das Gültigköitsbit V gelöscht. Zugleich wird auch das Identifizierbit
P der Reche.ianlage in der Eingabe zur entsprechenden CACi-iT-Liste
gelöscht. Daher ergibt sich aus der nachfolgenden Anforderung für diese Information aus der ßechenanlage η die Feststellung, daa die
Information nicht im Suchspeicher dsr Rechenanlage η enthalten ist,
so daß der Hauptspeicher ausgelesen werden muk, um die neueste Information
für den Verratsspeicher η abzunehmen.
Hier.Oit wird die Erläuterung des Schreibvorganges in einem Rechenautomaten
mit mehreren Rechenanlagen und Verratsspeiehern beendet, wenn
der abzuändernde Block im Vorratsspeicher der aktiv anfordernden Uechenanlage
ruht. Nunmehr seien die zusätzlichen Arbeitsschritte beschrieben, die sich dann ergeben, falls der abzuändernde Datonblock
zu Anfang nicht im Vorratsspeicher der anfordernden Rechenanlage vorhanden ist. Gemäß der Figur 6a laufen die v/eiteren Arbeitsgänge dann
auf der rechten Seite längs der iiarkierung "tfein" vom Block 153 aus
weiter.
.7enn man die Flußdiagramrae der Figuren 5 und 6 vergleicht, erkennt
man die Identität von Blöcken 182 bis 234 der Figur 6 mit den geradzahligen Blöcken 94 bis 146 der Figur 5. Da diese Arbeitsvorgänge
- 29 409844/0671
in Verbindung mit dem LeseVorgang bereits vollständig beschrieben
sind, brauchen sie daher in Verbindung .nit dem Schreib Vorgang
nicht nochmals erläutert zu v/erden. Es erscheint ausreichend anzugeben, daä bei den Vorgängen der Blöcke 182 bis 188 der Figur 6a ein
Platz im Vorratsspexchfcr geschaffen wird, an dem ein neuer Block aus
dem Hauptspeicher eingesetzt werden kann; in den Schritten gemäß den
Blöcken l$/0 und 192 wird der Hauptspeicher auf den neuesten Stand gebracht,
wenn sich der zu verwerfende Block voa seinem Gegenstück im Hauptspeicher unterscheidet; in den weiteren Schritten der Blöcke
1S4 bis 206 der Figur 6b wird das Zustandssteuerv/ort in der CACkT-Liste
für den zu verwerfenden Block auf den neuesten Stand g&bracht,
um die Aufnahme eines Krsatzzuatands-Steuerwortes für einen neuen,
aus deia Hauptspeicher 12 auszusuchenden Blockes vorzubereiten. Bei
dem Vorgang gemäß dem Block 210 wird die Blockadresse im CAM-Abschnitt
des Vorratsspeichers erstellt, urn festzulegen, wo die neue Information
aus dem Hauptspeicher im ./Ai-I-Abschnitt untergebracht werden
soll; in weiteren Arbeitsschritten gemäß den Blöcken 212 bis 228 trifct ein neues Zustandssteuerwort (Figur 4) in der CACkT-Liste
für den neuen Block Informationen ein, der in den Puffer des Vorratsspeichers
eingebracht werden soll, der zur aktiven, anfordernden Rechenanlage gehört; schließlich wird in den Stufen der Blöcke
230 bis 234 der neue Block Informationen aus dem Hauptspeicher 12
über das den Vorrang auswertende Schaltnetzwerk 40 zum Datenregister
28 der anfordernden Rechenanlage hin ausgelesen, und der neue Block wird in den Bereich des WÄü-Abschnittes des Vorratsspeichers eiageschrieben,
der zu seiner Aufnahme vorbereitet ist.
Sobald der einzuschreibende 31ock im -tfAl-i-Abschnitt des Vorratsspeichers
ruht, der zur anfordernden Uechenanlage gehört, werden die
Gültigkeits- und Änderungsbits der Blockadresse in CAH-Abschnitt
des Vorratsspeichers gesetzt, um anzugeben, dais der fragliche Block
Informationen gültig ist und bereitsteht, sich einer Änderung zu unterziehen, die ihn von seinem Gegenstuck im Hauptspeicher 12
- 30 40984 4/0671
unterschiedlich maeht· Anschließend wird das Zustands3teuc3rwo.<t ira
Speicberabsehnitfc 56 der CACUT-Liste lait deiasölben Blockadressen~Anzeiger
wie der gewählte Block ii.i Vorratss^eicher dadurch auf den neuesten
Stand gebracht, dato das Änderungsbit C und das Gültigkeitsbit Y gesetzt werden und das Änfordörungöbit Ü gelöscht wird, was in den
Blöcken 236 und 238 der Figur 6c gezeigt wird.
Beira Schreibvergang wird der Inhalt des Dabenregisters 16 in der Eechenanlage
in das Datenregister 28 des zugeordneten Vorratsspeichers
eingelassen, so daa er an den Eingabe-Leitungen Dq, D,, D2, D des
rfAM-Abschnittes für den vorgeschriebenen Block erscheint· Wenn ein
impuls auf die Schreibeinblendleitung gelegt wird, tritt der Inhalt . des Datenregisters 28 in das Wortregister des V/Ak-Absehaittes ein, das
von der im Suchregister 26 festgehaltenen Adresse vorgeschrieben ist,
die Vorgabe des adressierten i/crtes innerhalb des Blockes beenist
ο
Bei den bekannten Vorratsspeichern, die zu Beginn dieser Beschreibung
erwähnt sind, muli jedesmal, wenn die Rechenanlage einen Schreibbefehl erzeugt, ein Speicherschreibzyklus durchlaufen werden. Beim Rechenautomaten
gemäfs der Erfindung wird die Information iia Hauptspeicher nur bei einer beabsichtigten Änderung auf den neuesten Stand gebracht, uad
dies auch nur dann, wenn eine andere Rechenanlage auf jenen selben geänderten Block zugreifen will. Hier bietet sich der Vorteil aa, dal*
dasselbe Wort mehrere i-iale vor seinem Rückschreiben in dea Hauptspeicher
geändert werden kann; wenn also diese Information laehraala abgeändert
wird, wird die Notwendigkeit zusätzlicher Speicherschreibayklen unigangen·
Line gegebene Rechenanlage des systems gemäß der Erfindung nimmt auf die CACl-FT-Liste bezug, um zu bestimmen, ob eine andere in
ihrem Vorratsspeicher einen speziellen Block aufgenommen hat, und ob der Block geändert wurde. Im Falle einer Änderung spricht die
- 31 A098AA/0671
auf die Anforderung der anderen Rechenanlage an und uaterrichtet
die Rechenanlage, in deren-Vorratsspeicher dieser Block
enthalten ist, dab er in den Hauptspeicher rückzuschrtiiben ist, damit
die neue anfordernde Reehenanlage die auf den neuesten Stand
gebrachten Blöcke aus dem Hauptspeicher heraussuchen kann. Für eine Übermittlung zwischen den einzelnen Vbrratsspeichern, die den verschiedenen
Rechenanlagen des Systems gesondert zugeordnet sind, wurde koixi Versuch unternehmen* I-Üt anderen Worten ausgedruckt, wird die
CÄCiiT-Liste abgefragt, und die Daten werden stets über den Hauptspeicher
von Reehenanlage zu Rechenanlage übertragen. Obgleich es iia ersten
Augenblick wünschenswert erscheinen raag, eine direkte Übertragung
zwischen den Vorratsspeichern zuzulassen, erweist sich dies nicht als vorteilhaft, weil zwei oder mehrere Rechenanlagen an einer
derartigen Übertragung beteiligt und somit gebunden wären. Der Grund für die Benutzung eines Vorratsspeichers im ersten Fall besteht darin,
die Arbeitsweise im Zwischenraum zwischen den Rechenanlagen und dem Hauptspeicher zu beschleunigen und dabei den Durchsatz der Rechenanlagen
zu vergrößern. V/enn zwei oder mehrere Vorratss^eicher am Datenaustausch
innerhalb des Rechenautomaten teilnehmen, sind sie gleichzeitig beschäftigt und hindern die ihnen zugeordneten Rechenanlagen
daran, Informationen zu verarbeiten, während diese Datenübertragungen gerade stattfinden.
Zusammenfassend betrachtet, wurde ein datenverarbeitendes System erläutert,
in dem ein Hauptspeicher mit einer ersten Arbeitsgeschwindigkeit und mehrere einzelne Rechenanlagon vorgesehen sind, die je
ihren eigenen Vorratsspeicher besitzen, der mit einer wesentlich höheren Geschwindigkeit arbeitet, damit der Durchsatz durch das
System gesteigert wird. Um den Zugriff auf den Hauptspeicher durch eine der zahlreichen Rechenaulagen zu beeinflussen und aus ihm Informationen
zu erhalten, die nicht im zugeordneten Vorratsspeicher vorhanden sein können, ist eine adressierbare CACkT-Liste vorgesehen.
- 32 4098U/0671
Claims (13)
- PATENTANWALTH. F. E L L M E R6 2 7 . O S T E : NP 24 15900.0 FRlEDtNSSTRASGE 29/31 £ ,· ±1TELEFON: IDSTEIN 8237 ^SPERRT RAKD CORPORATION ρ 154024taPATENTANSPRÜCHE(Jj/ Rechenautomat mit mehreren anfordernden Rechenanlagen, deren Zahl der Anzahl der mit ihnen direkt verbundenen, mit hoher Geschwindigkeit arbeitenden Vorratsspeicher entspricht, die eine beschränkte Anzahl Blöcke mit Wörtern an ihren adressierbaren Plätzen speichern, mit einem eine große Aufnahmefähigkeit aufweisenden Hauptspeicher von größerer Zykluszeit, der an seinen adressierbaren Plätzen ein vollständiges Komplement der im Rechenautomaten verwendbaren Blöcke mit Wörtern speichert, dadurch gekennzeichnet, daß zwischen dem Hauptspeicher (12) und den Vorratsspeichern (6, 8) eine den Zustand der in den Vorratsspeichern (6, 8) befindlichen Blöcke (0 bis n) mit Wörtern verfolgende Steuerschaltung (CACMT-Liste 10) vorgesehen ist, in der fortlaufend Zustandssteuerwörter aufbewahrt sind, die je sämtlichen in den Vorratsspeichern (6, 8) befindlichen Blöcken (0 bis 11) zugeordnet sind, und von der das einem gegebenen Block (O bis n) in einem Vorratsspeicher (6, 8) zugeordnete Zustandssteuerwort zumindest einmal in einer Folge, in der die in·diesem Block enthaltene Information einer Änderung unterliegt, auf den neuesten Stand gebracht wird.
- 2) Rechenautomat nach dem Anspruch 1,dadurch gekennzeichnet, daß die Vorratsspeicher (6, 8) je mehrere Speicherregister (CAM-Abschnitt) zur Aufnahme von Blockadressen wiedergebenden Signalen, ein Suchregister (26) zur Aufnahme eines Adressen-Anzeigers, einen Komparator zum Vergleichen des im Suchregister (26) enthaltenen Adressen-Anzeigers mit dem Inhalt der Speicherregister (CAK-Abschnitt) und zum Erzeugen eines Signals in einer Leitung (Mq,M1, M9, M ), die demjenigen Speicherregister zugeordnet ist, daseine mit dem Adressen-Anzeiger übereinstimmende Blockadresse festhält, weitere Speicherregister (IfM-Ab schnitt) zur Aufnahme der Blöcke (0 bis n) mit Wörtern und einen Wähler enthalten, von dem entsprechend dem Inhalt des Suchregisters (26) und dem in der Leitung (Mq1 M^,.... oder M ) erzeugten Signal aus den Wörtern der Blöcke (0 bis n) das gesuchte Wort auswählbar ist.409844/0671SPERRY RAND CORPORATION «wv ρ 154024.
- 3) Rechenautomat nach dem Anspruch !,dadurch gekennzeichnet, daß die Steuerschaltung (GACMT-Liste 10) einen xnhaltsadressierbaren Speicherabschnitt (56) zur Aufnahme der Zustandssteuerwörter, die je ein Adressenfeld und mehrere Identifizierbits (Pq, P-,,......P ) aufweisen, und eine Vorrichtung (40, 58) enthält, die nach der Prüfung,, daß eine von einer gegebenen Rechenanlage (2 oder 4) gerade gesuchte Information nicht in dem an dieser angeschlossenen Vorratsspeicher (6 oder 8) enthalten ist, den inhaltsadressiarbaren Speicherabschnitt (56) nach einem Zus.tandssteuerwort mit einem vorgegebenen Adressenfeld durchsucht, und daß eine auf das Ergebnis der Durchsuchung ansprechende Einrichtung aus den Identifizierbits (Pq, P-j_, Pn) ermittelt, ob die gerade gesuchte Information im Vorratsspeicher einer anderen Rechenanlage enthalten ist.
- 4) Rechenautomat, nach dem Anspruch 3, dadurch ge-' kennzeichnet, daß ein den Vorrang auswertendes Schalbnetzwerk (40) zahlreiche Öffnungen (0 bis n) zum Empfang von Anforderungs-Steuersignalen aus einem oder mehreren Vorratsspeichern (6, 8) und Schaltmittel enthält, die in einem gegebenen Augenblick eine Nachrichtenverbindung zwischen dem Hauptspeicher (12) und einem der Vorratsspeicher (6, 8) herstellen.
- 5) Rechenautomat nach dem Anspruch 2,dadurch gekennzeichnet, daß vom Suchregister (26) Adressen wiedergebende Signale aus der zugehörigen Rechenanlage (2 bzw. 4) aufnehmbar sind, daß eine mit dem xnhaltsadressierbaren Speicherabschnitt (CAli-Abschnitt) verbundene Signalisier-Einrichtung anzeigt, ob ein Block (0 bis n) mit Wörtern, der in einer vorgegebenen Beziehung zu den die Adresse wiedergebenden, im Suchregister (26) enthaltenen Signalen steht, in dem wortadressierbaren Speicherabschnitt (WAM-Abschnitt) gespeichert ist, daß als Wähler eine logische Schaltung am inhaltsadressierbaren Speicherabschnitt (CAlVI-Abschnitt) und am Suchregister (26) angeschlossen ist und ein Wortregister des wortadressierbaren Speicherabschnittes (WAM-Abschnittes) auswählt, und daß ein Datenregister (28), das am wortadressierbaren Speicherabschnitt (WAM-Abschnitt) angeschlossen ist, vorübergehend die aus dem gewählten Wortregister ausgelesenen oder in dieses einzuschreibenden Wörter festhält.409844/0671SPERRiRANDCORPORATION «** ρ 154024 2415900
- 6) · Rechenautomat nach dem Anspruch 5,dadurch gekennzeichnet, daß in der Steuerschaltung (CACMT-Liste 10) eine Steuerung (62) auf das Ausgangssignal der Signalisier-Einrichtung und den Inhalt des Suchregisters' (58) anspricht und nach einem gegebenen Zustandssteuerwort sucht, wenn die Signalisier-Einrichtung anzeigt, daß der im inhaltsadressierbaren Speicherabschnitt (CAM-Abschnitt) gesuchte Block dort nicht vorhanden ist.
- 7) Arbeitsverfahren des Rechenautomaten nach einem der vorhergehenden Ansprüche, dadurch. gekennzeichnet, der Adressen-Anzeiger und das Anforderungs-Steuersignal von zumindest einer Rechenanlage erzeugt und an ihren zugehörigen Vorratsspeicher gesendet wird, der zur Feststellung durchsucht wird, ob sich ein Block Wörter mit diesem Adressen-Anzeiger in ihm befindet, daß im positiven Fall das Anforderungs-Steuersignal und der Adressen-Anzeiger zur Steuerschaltung (10) übertragen werden, die nach einem Zustandssteuerwort durchsucht wird, das der Gruppe Wörter einschließlich des von der betreffenden Rechenanlage angeforderten Wortes entspricht,, daß das Zustandssteuerwort zur Anzeige einer Änderung des Inhaltes an Informationen im zugehörigen Vorratsspeicher auf den neuesten Stand gebracht wird, daß das Anforderungs-Steuersignal und der Adressen-Anzeiger von der Steuerschaltung zum Hauptspeicher befördert werden, und daß aus dem Hauptspeicher die vom Adressen-Anzeiger vorgeschriebene Gruppe Wörter ausgelesen und zum zugehörigen Vorratsspeicher zu ihrer weiteren Unterbringung in diesem übertragen wird.'
- 8) Verfahren nach dem Anspruch 7, dadurch gekennzeichnet, daß die Bits des Zustandssteuerwortes geprüft werden, und daß beim Vorliegen einer vorgegebenen Kombination an die das Anforderungs-Steuersignal abgebende Rechenanlage signalisiert wird, daß der gerade angeforderte ^Iock Wörter für sie nicht verfügbar ist.
- 9) Verfahren nach dem Anspruch 7, dadurch gekennzeichnet, daß beim Fehlen von nicht zugeteiltem Speicherraum im zugehörigen Vorratsspeicher, in dem eine Gruppe Wörter aus dem Hauptspeicher- aufnehmbar ist, durch einen vorgegebenen Algorithmus eine Gruppe zu verwerfender Wörter aus dem zugehörigen Vorratsspeicher4098U/0671SPERRY RAND CORPORATION <\L ρ 154024ausgewählt wird, und daß das Zustandssteuerwort in der Steuerschaltung, das dieser Gruppe- von Wörtern zugeteilt ist, geändert und das Beseitigen dieser Gruppe durch den zugeordneten ¥orratsspeicher angezeigt wird.
- 10) Verfahren nach dem Anspruch ,7, d a d u r c h gekennzeichnet, daß von der anfordernden Rechenanlage ein Datenwort in den Block Informationen mit dem Adressen-Anzeiger hineingebracht wird, daß die Steuerbits des Zustandssteuerwortes daraufhin untersucht werden, ob der Block im Vorratsspeicher zumindest einer weiteren Rechenanlage gespeichert ist, und daß dieser anderen Rechenanlage angezeigt wird, daß der durch den Adressen-Anzeiger vorgeschriebene Block geändert ist.
- 11) Verfahren nach dem Anspruch 10,dadurch gekennzeichnet, daß die Steuerschaltung (10) nach einem Zustandssteuerwort mit demselben Adressen-Anzeiger wie das von der Rechenanlage gesendete durchsucht wird, und daß seine Steuerbits daraufhin untersucht werden, ob der im Hauptspeicher untergebrachte Posten Informationen dieser Rechenanlage zur Verfügung steht.
- 12) Verfahren nach dem Anspruch 11,dadurch gekennzeichnet, daß mehrere Steuerbits daraufhin geprüft werden, ob der durch den Adressen-Anzeiger vorgeschriebene Block Informaticmen in dem zumindest einer weiteren Rechenanlage zugeordneten Vorratsspeicher ruht, und daß im positiven Falle dieser weiteren Rechenanlage angezeigt wird, daß sich der Block in einem gerade sich ändernden Prozeß befindet.
- 13) Verfahren nach dem Anspruch 12,dadurch gekennzeichnet, daß die Steuerbits des Zustandssteuerwortes, das dem Block Informationen zugeordnet ist, abgeändert werden und seine Gegenwart dem zugehörigen Vorratsspeicher anzeigen, und daß danach ein Datenwort von der Rechenanlage zu einer vorgegebenen Adresse innerhalb des Blockes Informationen übertragen wird, der nun im der· Rechenanlage zugehörigen Vorratsspeicher enthalten ist.409844/067 1Leerseite
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US00347970A US3848234A (en) | 1973-04-04 | 1973-04-04 | Multi-processor system with multiple cache memories |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2415900A1 true DE2415900A1 (de) | 1974-10-31 |
DE2415900B2 DE2415900B2 (de) | 1980-01-17 |
DE2415900C3 DE2415900C3 (de) | 1981-01-29 |
Family
ID=23366091
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2415900A Expired DE2415900C3 (de) | 1973-04-04 | 1974-04-02 | Rechenautomat mit mehreren mit je einem Vorratsspeicher versehenen Rechenanlagen |
Country Status (6)
Country | Link |
---|---|
US (1) | US3848234A (de) |
JP (1) | JPS5063853A (de) |
DE (1) | DE2415900C3 (de) |
FR (1) | FR2224812B1 (de) |
GB (1) | GB1472921A (de) |
IT (1) | IT1013924B (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2550339A1 (de) * | 1974-11-11 | 1976-06-16 | Sperry Rand Corp | Pufferspeicher mit sehr kurzer zykluszeit zwischen mehreren daten anfordernden einheiten und einem hauptspeicher mit ziemlich langer zykluszeit |
FR2517680A1 (fr) * | 1981-12-08 | 1983-06-10 | Omnichem Sa | Derives n-(vinblastinoyl-23) d'acides amines, leur preparation et leur application therapeutique |
Families Citing this family (55)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3896419A (en) * | 1974-01-17 | 1975-07-22 | Honeywell Inf Systems | Cache memory store in a processor of a data processing system |
US4123794A (en) * | 1974-02-15 | 1978-10-31 | Tokyo Shibaura Electric Co., Limited | Multi-computer system |
US3979726A (en) * | 1974-04-10 | 1976-09-07 | Honeywell Information Systems, Inc. | Apparatus for selectively clearing a cache store in a processor having segmentation and paging |
US4181937A (en) * | 1976-11-10 | 1980-01-01 | Fujitsu Limited | Data processing system having an intermediate buffer memory |
US4199811A (en) * | 1977-09-02 | 1980-04-22 | Sperry Corporation | Microprogrammable computer utilizing concurrently operating processors |
US4136386A (en) * | 1977-10-06 | 1979-01-23 | International Business Machines Corporation | Backing store access coordination in a multi-processor system |
GB1601955A (en) * | 1977-10-21 | 1981-11-04 | Marconi Co Ltd | Data processing systems |
US4357656A (en) * | 1977-12-09 | 1982-11-02 | Digital Equipment Corporation | Method and apparatus for disabling and diagnosing cache memory storage locations |
US4228503A (en) * | 1978-10-02 | 1980-10-14 | Sperry Corporation | Multiplexed directory for dedicated cache memory system |
US4257097A (en) * | 1978-12-11 | 1981-03-17 | Bell Telephone Laboratories, Incorporated | Multiprocessor system with demand assignable program paging stores |
ATE16426T1 (de) * | 1979-01-09 | 1985-11-15 | Sullivan Computer | Computer mit speicher fuer mehrere gleichzeitige benutzer. |
US4264953A (en) * | 1979-03-30 | 1981-04-28 | Honeywell Inc. | Virtual cache |
US4449183A (en) * | 1979-07-09 | 1984-05-15 | Digital Equipment Corporation | Arbitration scheme for a multiported shared functional device for use in multiprocessing systems |
US4410944A (en) * | 1981-03-24 | 1983-10-18 | Burroughs Corporation | Apparatus and method for maintaining cache memory integrity in a shared memory environment |
US4445174A (en) * | 1981-03-31 | 1984-04-24 | International Business Machines Corporation | Multiprocessing system including a shared cache |
US4513368A (en) * | 1981-05-22 | 1985-04-23 | Data General Corporation | Digital data processing system having object-based logical memory addressing and self-structuring modular memory |
US4441155A (en) * | 1981-11-23 | 1984-04-03 | International Business Machines Corporation | Page controlled cache directory addressing |
US4803655A (en) * | 1981-12-04 | 1989-02-07 | Unisys Corp. | Data processing system employing a plurality of rapidly switchable pages for providing data transfer between modules |
US4442487A (en) * | 1981-12-31 | 1984-04-10 | International Business Machines Corporation | Three level memory hierarchy using write and share flags |
US4463420A (en) * | 1982-02-23 | 1984-07-31 | International Business Machines Corporation | Multiprocessor cache replacement under task control |
US4464717A (en) * | 1982-03-31 | 1984-08-07 | Honeywell Information Systems Inc. | Multilevel cache system with graceful degradation capability |
US4561051A (en) * | 1984-02-10 | 1985-12-24 | Prime Computer, Inc. | Memory access method and apparatus in multiple processor systems |
US4669043A (en) * | 1984-02-17 | 1987-05-26 | Signetics Corporation | Memory access controller |
CA1241768A (en) * | 1984-06-22 | 1988-09-06 | Miyuki Ishida | Tag control circuit for buffer storage |
US4720780A (en) * | 1985-09-17 | 1988-01-19 | The Johns Hopkins University | Memory-linked wavefront array processor |
US4785398A (en) * | 1985-12-19 | 1988-11-15 | Honeywell Bull Inc. | Virtual cache system using page level number generating CAM to access other memories for processing requests relating to a page |
GB8728494D0 (en) * | 1987-12-05 | 1988-01-13 | Int Computers Ltd | Multi-cache data storage system |
EP0377970B1 (de) * | 1989-01-13 | 1995-08-16 | International Business Machines Corporation | Ein-/Ausgabecachespeicherung |
JPH0348951A (ja) * | 1989-07-18 | 1991-03-01 | Fujitsu Ltd | アドレスモニタ装置 |
JPH061463B2 (ja) * | 1990-01-16 | 1994-01-05 | インターナショナル・ビジネス・マシーンズ・コーポレーション | マルチプロセッサ・システムおよびそのプライベート・キャッシュ制御方法 |
US5261067A (en) * | 1990-04-17 | 1993-11-09 | North American Philips Corp. | Method and apparatus for providing synchronized data cache operation for processors in a parallel processing system |
US5278966A (en) * | 1990-06-29 | 1994-01-11 | The United States Of America As Represented By The Secretary Of The Navy | Toroidal computer memory for serial and parallel processors |
JP3236287B2 (ja) * | 1990-11-29 | 2001-12-10 | キヤノン株式会社 | マルチプロセッサシステム |
WO1992020033A1 (en) * | 1991-04-24 | 1992-11-12 | Michael Sussman | Digital document magnifier |
US5185861A (en) * | 1991-08-19 | 1993-02-09 | Sequent Computer Systems, Inc. | Cache affinity scheduler |
US5813030A (en) * | 1991-12-31 | 1998-09-22 | Compaq Computer Corp. | Cache memory system with simultaneous access of cache and main memories |
US5666515A (en) * | 1993-02-18 | 1997-09-09 | Unisys Corporation | Information processing system having multiple modules and a memory on a bus, where any module can lock an addressable portion of the memory by sending retry signals to other modules that try to read at the locked address |
US6405281B1 (en) * | 1994-12-09 | 2002-06-11 | Neomagic Israel Ltd | Input/output methods for associative processor |
US6021466A (en) * | 1996-03-14 | 2000-02-01 | Compaq Computer Corporation | Transferring data between caches in a multiple processor environment |
US5960453A (en) | 1996-06-13 | 1999-09-28 | Micron Technology, Inc. | Word selection logic to implement an 80 or 96-bit cache SRAM |
US5995967A (en) * | 1996-10-18 | 1999-11-30 | Hewlett-Packard Company | Forming linked lists using content addressable memory |
US5862154A (en) * | 1997-01-03 | 1999-01-19 | Micron Technology, Inc. | Variable bit width cache memory architecture |
US6122711A (en) | 1997-01-07 | 2000-09-19 | Unisys Corporation | Method of and apparatus for store-in second level cache flush |
US6260114B1 (en) | 1997-12-30 | 2001-07-10 | Mcmz Technology Innovations, Llc | Computer cache memory windowing |
US6661421B1 (en) | 1998-05-21 | 2003-12-09 | Mitsubishi Electric & Electronics Usa, Inc. | Methods for operation of semiconductor memory |
US6504550B1 (en) | 1998-05-21 | 2003-01-07 | Mitsubishi Electric & Electronics Usa, Inc. | System for graphics processing employing semiconductor device |
US6535218B1 (en) | 1998-05-21 | 2003-03-18 | Mitsubishi Electric & Electronics Usa, Inc. | Frame buffer memory for graphic processing |
US6559851B1 (en) | 1998-05-21 | 2003-05-06 | Mitsubishi Electric & Electronics Usa, Inc. | Methods for semiconductor systems for graphics processing |
US6467020B1 (en) * | 2000-05-17 | 2002-10-15 | Neomagic Israel Ltd. | Combined associate processor and memory architecture |
US7475190B2 (en) * | 2004-10-08 | 2009-01-06 | International Business Machines Corporation | Direct access of cache lock set data without backing memory |
US8068114B2 (en) * | 2007-04-30 | 2011-11-29 | Advanced Micro Devices, Inc. | Mechanism for granting controlled access to a shared resource |
JP5118562B2 (ja) * | 2008-06-20 | 2013-01-16 | 株式会社東芝 | デバッグ支援装置 |
JP4650552B2 (ja) * | 2008-10-14 | 2011-03-16 | ソニー株式会社 | 電子機器、コンテンツ推薦方法及びプログラム |
US9729659B2 (en) * | 2013-03-14 | 2017-08-08 | Microsoft Technology Licensing, Llc | Caching content addressable data chunks for storage virtualization |
US10176102B2 (en) * | 2016-03-30 | 2019-01-08 | Infinio Systems, Inc. | Optimized read cache for persistent cache on solid state devices |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3339183A (en) * | 1964-11-16 | 1967-08-29 | Burroughs Corp | Copy memory for a digital processor |
US3387283A (en) * | 1966-02-07 | 1968-06-04 | Ibm | Addressing system |
JPS4731652A (de) * | 1966-02-22 | 1972-11-13 | ||
US3569938A (en) * | 1967-12-20 | 1971-03-09 | Ibm | Storage manager |
US3525081A (en) * | 1968-06-14 | 1970-08-18 | Massachusetts Inst Technology | Auxiliary store access control for a data processing system |
GB1218406A (en) * | 1968-07-04 | 1971-01-06 | Ibm | An electronic data processing system |
US3588829A (en) * | 1968-11-14 | 1971-06-28 | Ibm | Integrated memory system with block transfer to a buffer store |
US3588839A (en) * | 1969-01-15 | 1971-06-28 | Ibm | Hierarchical memory updating system |
US3699533A (en) * | 1970-10-29 | 1972-10-17 | Rca Corp | Memory system including buffer memories |
US3693165A (en) * | 1971-06-29 | 1972-09-19 | Ibm | Parallel addressing of a storage hierarchy in a data processing system using virtual addressing |
-
1973
- 1973-04-04 US US00347970A patent/US3848234A/en not_active Expired - Lifetime
-
1974
- 1974-03-21 IT IT42516/74A patent/IT1013924B/it active
- 1974-03-26 FR FR7410307A patent/FR2224812B1/fr not_active Expired
- 1974-04-02 DE DE2415900A patent/DE2415900C3/de not_active Expired
- 1974-04-03 JP JP49037021A patent/JPS5063853A/ja active Pending
- 1974-04-03 GB GB1476274A patent/GB1472921A/en not_active Expired
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2550339A1 (de) * | 1974-11-11 | 1976-06-16 | Sperry Rand Corp | Pufferspeicher mit sehr kurzer zykluszeit zwischen mehreren daten anfordernden einheiten und einem hauptspeicher mit ziemlich langer zykluszeit |
DE2560206C2 (de) * | 1974-11-11 | 1983-01-20 | Sperry Corp., 10104 New York, N.Y. | Speichersystem mit einem langsam arbeitenden Hauptspeicher großer Kapazität und mit zumindest einem schnell arbeitenden Pufferspeicher geringer Kapazität |
FR2517680A1 (fr) * | 1981-12-08 | 1983-06-10 | Omnichem Sa | Derives n-(vinblastinoyl-23) d'acides amines, leur preparation et leur application therapeutique |
Also Published As
Publication number | Publication date |
---|---|
DE2415900C3 (de) | 1981-01-29 |
US3848234A (en) | 1974-11-12 |
IT1013924B (it) | 1977-03-30 |
FR2224812A1 (de) | 1974-10-31 |
GB1472921A (en) | 1977-05-11 |
FR2224812B1 (de) | 1977-06-24 |
DE2415900B2 (de) | 1980-01-17 |
JPS5063853A (de) | 1975-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2415900A1 (de) | Rechenautomat mit mehreren mit je einem vorratsspeicher versehenen rechenanlagen | |
EP0013737B1 (de) | Mehrstufige Speicherhierarchie für ein Datenverarbeitungssystem | |
DE3854481T2 (de) | Datenverarbeitungsverfahren in einem dezentralisierten Verarbeitungssystem. | |
DE2755897C2 (de) | ||
DE3011552C2 (de) | ||
DE69030945T2 (de) | Zweistufiger Adressübersetzungspufferspeicher mit partiellen Adressen zur Geschwindigkeitserhöhung | |
DE2240433C3 (de) | Hierarchische Datenspeicheranordnung für mehrere über Pufferspeicher angeschlossene Einheiten und ein Verfahren zu deren Betrieb | |
DE3102150A1 (de) | "schaltungsanordnung mit einem cachespeicher fuer eine zentraleinheit einer datenverarbeitungsanlage | |
DE2241257B2 (de) | Datenverarbeitende Anlage | |
DE2501853A1 (de) | Prozessor fuer ein datenverarbeitungssystem | |
DE2841041A1 (de) | Datenverarbeitungsanlage mit mindestens zwei mit einem schnellen arbeitsspeicher ausgeruesteten prozessoren | |
DE2154106A1 (de) | Arbeitsspeicherwerk | |
DE69027017T2 (de) | Anordnung und Verfahren zur Speicherverwaltung in einem Mikrorechner | |
DE3439302A1 (de) | Speichersteuerungsvorrichtung | |
DE3502147C2 (de) | ||
DE1499182A1 (de) | Elektrische Datenverarbeitungsanlage | |
DE1286789B (de) | Einrichtung an einem elektronischen Ziffernrechner zum schnellen Datenaustausch zwischen der Verarbeitungseinheit und dem zentralen Speicher | |
DE1499206C3 (de) | Rechenanlage | |
DE3046912C2 (de) | Schaltungsanordnung zum selektiven Löschen von Cachespeichern in einer Multiprozessor-Datenverarbeitungsanlage | |
DE2912073A1 (de) | Stapelspeicheranordnung zur kurzzeitigen speicherung von informationen bei nichtabsetzbarkeit dieser informationen in einem datenverarbeitungssystem | |
CH495584A (de) | Datenverarbeitungsanlage | |
DE69031365T2 (de) | Mehrrechnersystem mit hierarchischem Cache-Speicher | |
CH656470A5 (de) | Datenverarbeitungsanlage mit hauptspeicher und depot(cache)-speicher. | |
DE3535215A1 (de) | Verfahren und schaltungsanordnung zum lesen von daten aus dem speicher einer datenverarbeitungsanlage | |
EP0970426B1 (de) | Abhängigkeitssteuerung für überlappende speicherzugriffe |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
BGA | New person/name/address of the applicant | ||
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |