DE2240433C3 - Hierarchische Datenspeicheranordnung für mehrere über Pufferspeicher angeschlossene Einheiten und ein Verfahren zu deren Betrieb - Google Patents

Hierarchische Datenspeicheranordnung für mehrere über Pufferspeicher angeschlossene Einheiten und ein Verfahren zu deren Betrieb

Info

Publication number
DE2240433C3
DE2240433C3 DE2240433A DE2240433A DE2240433C3 DE 2240433 C3 DE2240433 C3 DE 2240433C3 DE 2240433 A DE2240433 A DE 2240433A DE 2240433 A DE2240433 A DE 2240433A DE 2240433 C3 DE2240433 C3 DE 2240433C3
Authority
DE
Germany
Prior art keywords
data
memory
buffer
unit
buffer memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2240433A
Other languages
English (en)
Other versions
DE2240433B2 (de
DE2240433A1 (de
Inventor
William Francis Beausoleil
Byron Eugene Phelps
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2240433A1 publication Critical patent/DE2240433A1/de
Publication of DE2240433B2 publication Critical patent/DE2240433B2/de
Application granted granted Critical
Publication of DE2240433C3 publication Critical patent/DE2240433C3/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0811—Multiuser, multiprocessor or multiprocessing cache systems with multilevel cache hierarchies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Information Transfer Systems (AREA)

Description

Speichern über gemeinsame Sammelleitungen eingangssei tig und ausgangsseitig parallel geschaltet sind.
Jede Zentraleinheit kann mit jedem Speicher verkehren. 1st ein Speicher gerade von einer anderen Zentraleinheit belegt, dann werden die für diesen Speicher bestimmten Daten einem temporären Speicher zugeleitet, der von jeder Zentraleinheit an Stelle jedes Speichers erreicht werden kann. Wird der angesteuerte Speicherfrei, dann wird die zwischengespeicherte Information an den zuvor belegtio und nunmehr freien Speicher weitergeleitet. Die einzelnen Zentraleinheiten werden dabei zyklisch an die Sammelleitungen angeschlossen.
Ferner ist es aus »A. P. Speiser, Digitale Rechenanlagen, I %5, insbesondere Seiten 406 und 407« bekannt, eine Datenverarbeitungsanlage in einzelne voneinander unabhängige Anlageteile aufzuteilen, die jeweils ihre eigenen Pufferregister besitzen und über eine Sammelschiene an einen Schnellspeicher angeschlossen sind. Diese einzelnen Anlageteile können beispielsweise ein Steuerwerk, ein Rechenwerk, ein langsamer Speicher und eine Steuereinheit für Eingabe/Ausgabeeinheiten sein. Jeder Anlageteil kann nach Anforderung und nach Prüfung der Dringlichkeit mit dem Schnellspeicher verbunden werden. Dabei kann jedoch jeweils nur ein Anlagenteil mit dem Schnellspeicher in Verbindung treten.
Aus der schweizerischen Patentschrift 403 8S6 ist eine Datenverarbeitungsanlage bekannt, bei der zwei Zentraleinheiten und zwei Speichersteuerungen vorgesehen sind sowie drei Eingabe/AusgabesU'ucrungcn, wobei jede Eingabe/Ausgabesteuerung über jede Speichersteuerung mit jeder Zentraleinheit in Verbindung treten kann. An jeder Speichersteuerung ist außerdem ein Speicher angeschlossen. Wünscht eine E/A-Einheit mit einer Zentraleinheit, die gerade ein längeres Programm abarbeitet. Verbindung aufzunehmen und hat diese Anforderung eine höhere Dringlichkeit als das gerade laufende Programm, so läßt sich über eine Prioritätssteuerung das gerade laufende Programm unterbrechen und die anfordernde E/A-Einhcit kann mit der Zentraleinheit verbunden werden.
Aus der US-Patentschrift 3 581291 ist weiterhin eine Anordnung mit zwei Prozessoren mit je einem unmittelbar zugeordneten Pufferspeicher und einem gemeinsamen Hauptspeicher bekannt, wobei die dem Hauptspeicher entnommene Information blockweise an den jeweiligen Pufferspeicher übertragen wird. Der Hauptspeicher enthält einen Kennzeichenspeicher, in dem die Kennzeichen der an die Pufferspeicher übertragenen Datenblöcke abgespeichert sind. Ein Speicheraufruf erfolgt zuerst im zugeordneten Pufferspeicher und dann, wenn die gesuchten Daten dort nicht vorhanden sind, unmittelbar und ausschließlich im zugeordneten gemeinsamen Hauptspeicher. Da die beiden Prozessoren voneinander unabhängig sind, kann es vorkommen, daß beide Prozessoren bei Speicheraufruf die gleiche Dateninformation unter der gleichen Adresse in ihrem Pufferspeicher gespeichert halten. Wenn nun unter der gleichen Adresse in beiden Pufferspeichern stehende Information in einem Pufferspeicher überschrieben wird, dann wird gleichzeitig die im anderen Pufferspeicher stehende veraltete Information gelöscht, damit der zweite Prozessor nicht mit der veralteten Information weiterarbeitet, sondern sich an den Hauptspeicher wendet, der die auf den neuesten Stand gebrachte Information enthält.
Ein Nachteil herkömmlicher Systeme besteht in der Überlagerung oder der gegenseitigen Störung bei der Adressierung desselben Speicherbereiches sowohl durch die Zentraleinheit als auch durch die Eingabe/ Ausgabekanäle. Das heißt, wenn eine Zentraleinheit Daten in einem gemeinsamen Pufferspeicher adressiert, wirkt sich diese Adressierung auf den Bcnutzera!gorilhmus aus und ist von Bedeutung für die Ermittlung, welche Daten vom Hauptspeicher als Rückgriffspeicher in den Pufferspeicher zu bringen
sind. Bei Systemen, in welchen die Kanäle über denselben Pufferspeicher arbeiten wie Jic Zentraleinheit, überlagern die E/A-Operationen der Kanäle sich mit der Arbeitsweise der Auswertcschaltung für die Benutzungsrangfolge und beeinflussen ebenfalls die
im Pufferspeicher zu speichernden Daten. Zentraleinheiten und die Kanäle stören sich somit gegenseitig. Aufgabe der Erfindung ist es, eine hierarchische Datenspeicheranordnung der eingangs angegebenen Art zu schaffen, bei der gültige Informationen nicht nur in dem einer Datenverarbeitungseinheit unmittelbar zugeordneten Pufferspeicher, sondern auch in anderen Datenverarbeitungseinheitcn zugeordneten Pufferspeichern enthalten sein können, so daß bei erfolglosem Zugriff zu dem eigenen unmittelbar zuge-
ordneten Pufferspeicher für die eine Datenverarbeitungseinheit der Zugriff zu dem der anderen Datenverarbeitungseinheit unmittelbar zugeordneten Pufferspeicher möglich sein soll.
Die Lösung dieser Aufgabe ist im Anspruch 1 ge-
kennzeichnet. Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.
Ausführungsheispicle der Datenspeichereinrichtung sind in den Zeichnungen dargestellt und werden anschließend näher beschrieben. Es zeigt
Hg. 1 a ilen Stand der Technik,
Hg. I bliis I d Blockschaltbilder von drei Ausführiingsbeispielen einer Datenspeichercinrichlung geihülT tier Erfindung,
Hg. 2 Λ und 2 B nebeneinander zusammengesetzt,
die hierarchische Speichereinrichtung gemäß Hg. Ic und
I-ig. 3 in einem Ablaufdiagramm die Arbeitsweise der Steuerschaltung in der Speichereinrichtung gemäß Hg. 2 A und 2 B.
In 1- ig. 1 a ist eine Speicherhierarchie herkömmlicher Art dargestellt. Sie umfaßt den Hauptspeicher Mi, mit einen mittelschnellen Pufferspeicher Af 2 und einen schnellen Pufferspeicher Mi. Alle Datenbewegungen laufen über den schnellen Pufferspeicher MI.
Daher kann nur ein Benutzer, z. B. ein Kanal oder die Zentraleinheit (CPU), die Speichcrhicrarchie zu einem gegebenen Zeitpunkt ansteuern. Wenn die Zentraleinheit CPU eine Abrufoperation einleitet, wird die Adresse der gewünschten Daten an die Spei-
cherhierarchie gegeben. Der schnelle Pufferspeicher /WI wird daraufhin abgesucht, ob die angeforderte Adresse gegenwärtig dort steht. Befinden sich die angeforderten Daten im schnellen Pufferspeicher, stehen sie direkt der Zentraleinheit CPU zur Verfugung. Befinden sich die angeforderten Daten jedoch nicht in dem schnellen Pufferspeicher, läuft die Anforderung weiter zum mittelschnellen Pufferspeicher Ml. Befinden sich die Daten dort, werden sie zum schnellen Pufferspeicher Ml und von dort zur anfordernden Zentraleinheit CPU übertragen. Stehen die Daten auch nicht im mittelschnellen Pufferspeicher Af2, läuft die Anforderung weiter zum Hauptspeicher M3. Die Daten werden von /V/3 nach MZ und von Af2 nach
5 6
Ml und von dort an die Zentraleinheit übertragen. chungsprogramme und deren Funktionen. fJherwa-Diese Lösung hat den Nachteil, daß alle Zugriffe zum chiingsdalen und Daten der Problemprogrammc sind Hauptspeicher als Rückgriffspeicher über zwei Puf- immer voneinander unabhängig, so daß die (77/1 ferspeicher in der Speicherhierarchie laufen müssen. niemals ilen schnellen Pufferspeicher MX anzusteuern
Ein Ausführungsbeispiel der vorliegenden Erfin- 5 braucht, welcher der (77/2 zugeordnet ist, und die dung ist in Fig. Ib dargestellt. Es unterscheidet sich (77/2 niemals den der (77/1 zugeordneten schnellen von der in Fig. I a gezeigten konventionellen Lösung Pufferspeicher MO
dadurch, daß der Kanal direkt den mittclschncllcn Die von dei für Problemprogramme vorgesehenen
Pufferspeicher ansteuert, ohne Daten und Adresse ersten Zentraleinheit 22 angeforderten Daten, die sich zuerst über den schnellen Pufferspeicher Ml laufen 10 nicht im schnellen Pufferspeicher MO finden lassen, lassen zu müssen. Daten von und zum Hauptspeicher befinden sich entweder in dem mittelschnellen Puffer-M3 als Rückgriffspeicher werden der Zentraleinheit speicher Ml oder in dem Haupt- oder Rückgriffspei- CPU nur über den schnellen Pufferspeicher Ml und eher M3. Daten flicken niemals von den Kanälen 26 nicht über den mittelschnellen Pufferspeicher M2 zu- direkt in den .schnellen Pufferspeicher MO.
geleitet. Kin Kanal und die Zentraleinheit können mit '5 Die erste Zentraleinheit 22 fordert im Betrieb Da ihren entsprechend zugeordneten Pufferspeichern ten zunächst vom schnellen Pufferspeicher Mi). Fin gleichzeitig verkehren, ausgenommen eine gelegentIi- den sich die Daten dort nicht, geht die Anforderung ehe Überschneidung, wenn beide Benutzcreinrich- gleichzeitig weiter an den mittelschnellen Pufferspeitungcn Zugriff zum Haupt- oder Rückgriffspeicher eher M2 und den Hauptspeicher /Vf3. Wenn die Daten M3 oder zu dem jeweils anderen Pufferspeicher for- 2" sich im Speicher 1/2 befinden, werden sie win dort dem. Wenn die Daten nicht in dem der anfordernden an die erste Zentraleinheit ((7771) übertragen. Ste-Einhcit an sich zugeordneten Pufferspeicher stehen. heu die Daten nicht im mittelschnellen Pufferspeichef werden sofort der Hauptspeicher Mi als Rückgriff- Ml. werden sie vom Haupt- oder Rückgriffspeichel speicher und der jeweils andere Pufferspeicher abge- Λί3 in ilen schnellen Pufferspeicher MO und von dort fragt. So wird die statistisch erwiesene Tatsache vor- 25 an die erste Zentraleinheit 22 übertragen,
teilhaft ausgenutzt, daß bei einem sehr hohen Datcnanlordcrungcn von der für die Überwachung
Prozentsatz der gesamten Verarbeitungszeit die ange- vorgesehenen zweiten Zentraleinheit 24 (CPUl) ge forderten Daten in demjenigen Pufferspeicher stehen. hen zuerst an den schnellen Pufferspeicher Ml. Bewelchcr jeweils der anfordernden Einheit zugeordnet finden sich die Daten nicht im schnellen Pufferspeiist. Deshalb werden die anderen Pufferspeicher nur 1° eher Ml. geht die Anforderung gleichzeitig weiter an in Ausnahmesituationen abgefragt, d.h. erst nachdem den mittelschnellen Pufferspeicher M2 und den man sich versichert hat. daß die Daten nicht im züge- Hauptspeicher Mi. Wenn sich die Daten im Puffer ordneten Pufferspeicher stehen. speiche! Ml finden, werden sie von dort an die zweite
Derselbe Datenblock kann gleichzeitig im Puiier- Zentraleinheit 24 übertragen. Finden sich die Datcr speicher M2 und in M3 oder in Ml und M3 stehen. t5 nicht im mittelschnellen Pufferspeicher M2. werder In diesem Fall können u.U. die Daten in Ml oder sie aus dem Haupt- (Hler Rückgriffspeichcr Mi ge-M2 auf einem neueren Stand sein als die Daten mit nommen. an den schnellen Pufferspeicher Ml um der gleichen Adresse im Hauptspeicher Mi. Diesel- von dort an die das llbcrwachungsprogramm verarben Daten stehen jedoch nicht gleichzeitig in den Puf- bcitcndc- zweite Zentraleinheit 24 (CPUl) übertra ferspcichern Ml und M2. *n gen.
In der Fig. 1 b verkehrt die Zentraleinheit CPLJ Datenanforderungen vom Kanal 26 gehen an der
berspichweise mit dem sehneilen Pufferspeicher Mi. mittelschnellen Pufferspeicher Ml. Stehen die Dater Sind die Daten nicht in Ml verfügbar, geht die Anfor- nicht im mittelschnellen Pufferspeicher M2, geht die derung weiter nach M2 und M3. Wenn die Daten Anforderung weiter an die Speicher Ml und M3. Fmim Pufferspeicher M2 stehen, werden sie an die Zen- 45 den sjLh die Daten im schnellen Pufferspeicher Ml tralcinhcit CPU übertragen, ohne daß die zum Puffer- werden sie von dort ohne Veränderung der Benutzer speicher M2 gehörende Benutzerzuordnung gestört heziehung für den schnellen Pufferspeicher Ml ander wird. Stehen die Daten jedoch nicht im Pufferspeicher Kanal 26 übertragen. Finden sich die Daten nicht irr M2, werden sie vom Rückgriff- oder Hauptspeicher schnellen Pufferspeicher Ml. werden sie vom Haupt M3 in den schnellen Pufferspeicher Ml und von dort 5° speicher Λ/3 genommen, in den mittclschnellen Pufan die Zentraleinheit CPU übertragen. fcrspeicher Ml übertragen, wo sie die am wenigster
In ähnlicher Weise erfolgt der Zugriff zu Daten im benutzten Daten ersetzen, und werden von dort ar mittclschncllcn Pufferspeicher M2 durch die Kanäle. den Kanal 26 wcitergeleitet.
Finden sich die Daten nicht im Pufferspeicher M2, Ein drittes Ausführungsbeispiel der Erfindung nacl
geht die Anforderung nach Ml und Mi. Stehen die 55 Fig. 1 d arbeitet mit drei Puf ferspeichern für die Zen Daten im Pufferspeicher Ml, werden sie ohne Verän- traleinhcit und erreicht so eine noch bessere Anpas derung der Bcnutzerbezichung für den schnellen Puf- sung der hohen Verarbeitungsgeschwindigkeit dei ferspcicher Ml an den Kanal übertragen. Stehen die Zentraleinheit an die Übertragungsgeschwindigkei Daten nicht im Pufferspeicher Ml, werden sie vom des Kanals. Die Ixisung ist ähnlich der in Fig. Ib geHauptspeicher M3 an den mittelschnellcn Pufferspei- 6o zeigten, jedoch wird hier ein schneller Pufferspeiche eher Ml und von dort an den anfordernden Kanal MO henutet. Der Pufferspeicher MO hat eine wcübertragen. scntlich kürzere Zugriffszeit als der Pufferspeichc!
Ein zweites Ausführungsbeispiel der Erfindung ist Ml oder M2. Die Pufferspeicher Ml und MI könnet in Fig. Ic allgemein und genauer in den später be- als Gerät kombiniert, aber wirkungsmaßig so unter schriebenen Fig. 2A und 2B dargestellt In Fig. Ic 65 teilt sein, wie es durch die gestrichelten Linien in dei sind die Funktionen der Zentraleinheit aufgeteilt. Zeichnung angedeutet ist.
Eine erste Zentraleinheit 22 bearbeitet Problempro- In der in den Fig. 2 A und 2 B dargestellten Spei
gramme und die zweite Zentraleinheit 24 Überwa- chercinrichtung ist ein relativ großer, langsamer um
billiger Hauptspeicher IO vorgesehen, in welchem Datencinheitcn (eine Aufzeichnung oder ein Auf-/cichiumgshlock) gespeichert werden. Jede Datenbewegung von oder zum Hauptspeicher 1(1 besteht aus einer Datcnciiiheil. I-Jiic Dateneinheit ist die kleinste adressierbare Einheit des Hauptspeiehers. Der Hauptspeicher wird durch ein Spcichcradrcßregister 12 adressiert, und dort /u speichernde Daten werden in einem Datenrcgislcr 14 gespeichert.
Die Pufferspeicher 16. !Sund 20sind relativ kleine, schnelle Speicher, von denen jeder einer Benutzereinrichtung zugeordnet ist, ct. h. einer der beiden Zentraleinheiten 22, 24 oder einem Kanal 26, 28 In Übertragungsgeschwindigkeit und Speicherkapazität sind diese Pufferspeicher der Benut/ereinrichtung angepaßt, jeder Pufferspeicher enthalt eine Anzahl (n) von Dateneinheiten mit ihrer zugehörigen Hauptspci eheradresse und einer Aufzeichnung der letzten Benutzung durch die zugehörige Zentraleinheit oder den Kanal Eine gegebene Dateneinheit kann zu einem Zeitpunkt .in nur einem Pufferspeicher stehen. Sie kann gleichzeitig im Hauptspeicher als Kopie vorhanden sein oiler auch nicht. Zugriffe erfolgen jedoch immer /ti der in einem Pufferspeicher stehenden Version.
Die Zentraleinheiten 22 und 24 sind an ihre /ugcoidnctcii Pufferspeicher durch Datensammelleitungen 27. 29 und AdrcßsammelleiUmgcn 30, 32 angeschlossen. In ähnlicher Weise sind die Datenkanälc 26 und 28 durch eine Datcnsammcllcilung 34 und eine AdrcUsainmcllcilung 36 mit dem Rest der Speichereinrichtung verbunden. Durchschaltecinrichtungen CS sind uhciall au den entsprechenden Stellen vorgesehen, r.ine genieinsame Datensammcllcitung 38 schließt die Kanüle und die Zentraleinheiten an den Hauptspeicher 10 an, und eine gemeinsame Adrcßsammelleitung 40 stellt eine Verbindung zwischen dem SpcichcradreUrcgistcr 12 und den Zentraleinheiten und den Kanülen der Speichereinrichtung her. Die Steuerschaltung43 ist vorgesehen, um die verschiedenen Durchschaltccinnchtungen (i gegenseitig zu verriegeln und so zwei verschiedene Benutzcrcinrichtungen am versuchten gleichzeitigen Zugriff zu demselben Pulferspcicher /u hindern, und weiterhin den gemeinsamen Hauptspeicher und die Adretisammelleitungcn nach einer vorgegebenen Priorität oder Zcitrangfolge zuzuteilen, wenn sie durch mehr als eine Bcnut/crcinrichtung benötigt werden. Die Torsteucrlogik der Steuerschaltung liefert Ausgangssignalc Dl bis UlO zur Steuerung der verschiedenen zum Datcnsammcllcitungsweg der Hinrichtung gehörenden Tore oder Durchschalteeinrichtungcn. Die Ausgangssignale A I bis A 10 dienen der Steuerung der verschiedenen zu der Adrcßsammellcitung gehörenden Tore, welche die verschiedenen Geräte der Speichereinrichtung miteinander verbinden.
Die Pufferspeicher 16, 18 und 20 sind gleichartig aufgebaut. In einem Ausführungsbeispiel der Erfindung arbeitet der Pufferspeicher 20 jedoch langsamer als die Pufferspeicher 16 und 18, da die Kanäle nicht die hohen Übertragungsgeschwindigkeiten erfordern, weiche die Zentraleinheiten benötigen. Jeder Pufferspeicher (z.B. der Puffer 16) enthält eine Anzahl η von Datcncinheiten 42. Zusammen mit jeder Dateneinheit wird ihre Hauptspcichcradrcssc 44 und ein BenutzerciKic 46 gespeichert. Der Benutzcrcode wird durch eine geeignete Bcnutzungsauswertcschaltung 48 festgesetzt, die anzeigt, welche Datencinheit am wenigsten benutzt wurde. Diese Schaltung 48 ermit teil und speichert den Benutzercode, der das relativ Aller der Benutzung fur jede Dateneinheit bei jeden Zugriff angibt. Wenn ein Austausch erforderlich is (d.h. wenn die angeforderte Dateneinheit im Haupt speicher steht und in den Pufferspeicher hcrausgc bracht werden muli) gibt die Schaltung an, welche Da lencinhcit am wenigsten benut/l wurde und deshall ausgetauscht werden kann.
ίο Eine AdrcsscnsiicheiiirichUing 50 stellt fest, ob dii angelorderten Daten im Pufferspeicher vorhandei sind. Ist das del I all. wird die zugehörige Speieher stelle im Datenzugriffsregister 52 angezeigt. Wenn eil Austausch erfolgt, wird die Adresse der angeforderte!
i.s Di'teneinheit an der Stelle der am wenigsten benutz ten Dateneinheit gespeichert, nachdem diese Daten einheit in ilen Hauptspeicher zurückgebracht wurde und die angeforderte Datcnciithcil wird vom Haupt speiche! für diese Stelle ahgcruli'ii. Die Adressen
»ο sucheinrichtung gibt außerdem Signale an die Steuei schaltung 43 ab. wenn die von der Benutzereinrich Ιιιημ augeforderte Dateneinheit nicht im Pufferspci ehei steht, und zeigt durch Signale die Verfügbarkei iles Pufferspeichers für andere Benutzereinrichtunger an.
Das Dalenzugriffregister 52 enthält Einrichtunger zum Abruf einer Dateneinheit von der Pufferspeicherslelle oder zum Speichern in die Speicherstellc welche durch die Adressensucheinrichtung 50 für dit Auswelteschaltung 48 angegeben wird.
Entsprechend der Darstellung in Fig. 3 läuft eir Zugriff zum Abruf oder Speichern von Daten folgendermaßen ab:
A. Jede Benutzereinrichtung (Block 70), eine Zentraleinheit oder ein Kanal, versucht zuerst, dk gewünschte Dateneinheit im zugeordneten Pufferspeicher anzufordern (Block 72).
B. Wenn die angeforderte Datcncinheit im Pufferspeicher der Benutzcrcinrichtung steht (F.ntscheidungsblock 74 JA), ruft die Benutzereinrichtung die Daten ab oder speichert sie an dei betreffenden Pufferspcichcrstellc (Block 76).
wobei für jede Benutzung der Bcnutzercodc fortgeschrieben wird (BI(Kk 78). Die Operation ist dann beendet (BIiKk 80).
(". Wenn die angeforderte Datcncinheit nicht im zugeordneten Pufferspeicher steht (Entscheidungsblock 74 NIiIN), wird eine gleichzeitige Suche in allen anderen Pufferspeichern eingeleitet (Block 82).
I). Wenn die angeforderte Dateneinheit in einem anderen Pufferspeicher steht (Entscheidungs-
SS block 84 JA), erfolgt der Zugriff der Benutzer-
cinrichlung zu den Daten aus diesem Pufferspeicher, der Benutzercode für diesen Pufferspeicher wird jcdiKh nicht verändert (Block 86). Die Datencinheit im Hauptspeicher wird ignoriert und der Datcninhalt des zur Benutzercinrichtung zugehörigen Pufferspeichers wird nicht verändert. E. Wenn die angeforderte Dateneinheit nur im Hauptspeicher vorhanden ist (Entschcidungsblock 84 NEIN), wird die am längsten nicht bcnutzte Datencinheit aus dem zur Benutzercinrichtung zugehörigen Pufferspeicher in ihre Speicherstellc im Hauptspeicher zurückgebracht.
Γ. Die angeforderte Dateneinheit wird vom Hauptspeicher an die Beiuitzereinrichtung und der zugehörigen Pufferspeicher (Block 92) übertragen und mit ihrer Adresse an der im Schritt F. freigemachten Stelle gespeichert.
Die folgenden drei Möglichkeiten werden in den nächsten Absätzen im einzelnen beschrieben, und /war für den I;all, daß (1) die gewünschte Datenein- i" heit einer jeden Benut/ereinrichtung in dem zugeordneten Pufferspeicher steht, daß (2) die angeforderte Dateneinheit in einem anderen Pufferspeicher steht, und daß (3) die angeforderte Dateneinheit nur im Hauptspeicher vorhanden ist.
(1) Die angeforderte Dateneinheit einer jeden Benut/ereinrichtung steht im zugeordneten Pufferspeicher.
Da die von den Zentraleinheiten und Kanälen angeforderten Dateneinheiten für einen hohen Prozent- *· satz der Verarbeitungszeit in ihren entsprechend zugeordneten Pufferspeichern vorhanden sind, ist die Normalstellung gewisser Durchschalteeinrichtungen (1, nämlich der Datenlore /)1, /)4und /)8 sowie der Adreßtore Al, A4 und /18 die durchgesdialtete Stellung und alle anderen Schalter der Daten- und Adreßtore sind geöffnet. (Adreßtore und Datentore C? werden durch die F:ingangssteuerleitungeu I)X bis /JlO bzw. Ai bis /110 bezeichnet).
Im Normalbereich kann eine Zentraleinheit oder ju ein Kanal direkt mit dem zugeordneten Pufferspeicher in Verbindung treten, ohne eine andere Zentraleinheit oder einen anderen Kanal zu stören oder von diesem gestört zu werden. Zu einem gegebenen Zeitpunkt kann nur einer der Kanäle 26, 28 den Kanalpufferspeicher 20 ansteuern.
Wenn die erste Zentraleinheit 22 zum Beispiel die Adresse einer gewünschten Dateneinheit durch das in Normalstellung durchgeschaltete AdrcUtor AX an die Adressensucheinrichtung 50 sendet, so findet dieser die Adresse im Pufferspeicher 16 und sendet die Daten über das Datenzugriffsregister 52 und das Datentor DX über die Datensammelleitung 26 an die erste Zentraleinheit. Gleichzeitig stellt die Auswerteschaltung 48 die Benutzung dieser Dateneinheit fest und schreibt den Benutzercode fort. Auf ähnliche Weise steuern auch die zweite Zentraleinheit 24 und die Kanäle 26, 28 ihre zugeordneten Pufferspeicher 18 und 20 an.
(2) Die angeforderte Dateneinheit steht in einem so anderen Pufferspeicher. Wenn in dem genannten Beispiel angenommen wird, daß die von der ersten Zentraleinheit 22 angeforderte Dateneinheit nicht in dem ihr zugeordneten Pufferspeicher 16 steht, dann findet auch die Adressensucheinrichtung 50 keine Adresse der angeforderten Dateneinheit im Pufferspeicher 16 und sendet ein entsprechendes Signal an die Steuerschaltung 43.
Die Steuerschaltung 43 prüft die Hauptdaten- und Hauptadreßsammelleitungen 38 und 40. Wenn diese Sammelleitungen nach einer vorgegebenen Priorität zur Verfügung stehen, schaltet die Steuerschaltung 43 das Adreßtor A3 durch und setzt somit die Adresse der angeforderten Dateneinheit auf die Hauptadreßsammelleitung 40. Außerdem schaltet die Steuer- schaltung 43 das Datentor Ol ab und erregt das Datentor D3 zur Vorbereitung einer Dateneingabe in die erste Zentraleinheit 22.
Die Steuerschaltung 43 prüft die Adressensucheinrichtungder Pufferspeicher 18 und 20, um sich zu vergewissern, ob diese frei zum Ansteuern sind. Wenn jeder Pufferspeicher frei ist, schaltet die Steuerschaltung 43 entsprechende Adreßtore durch (AS und /19), um die präsentierte Adresse der angeforderten Daten an die entsprechenden Adressensucheinrichtungen der Pufferspeicher 18 und 20 zu übertragen. Diese Übertragung kann gleichzeitig erfolgen oder auch nicht, je nachdem, wie die Pufferspeicher frei sind.
Wenn weiter in dem genannten Beispiel angenommen wird, daß die angeforderte Dateneinheit im Pufferspeicher 18 vorhanden ist, so sperrt die Steuerschaltung 43 das Adreßtor /14 und schaltet das Adreßtor AS durch. Sie gibt damit die angeforderte Adresse an die Adressensucheinriehlung des Pufferspeichers 18, wenn dieser ein Signal dafür abgibt, daß er für den Zugriff frei ist. Das Datentor Ü4 wird ebenfalls gesperrt und dadurch wird der Pufferspeicher 18 vollständig von der /weiten Zentraleinheit 24 gelrennt.
Wenn die Adressensueheinheit des Pufferspeichers 18 die angeforderte Adresse findet, gibt sie ein Signal an die Steuerschaltung 43. die daraulhin das Datenlor /)5 so durchschallet. daß die angeforderte Datcncinheit über das Daten/ugriilsregister des Pufferspeichers 18 an die erste Zentraleinheit 22 gesendet wird. Der Benut/.ercode des Pufferspeichers 18 wird dabei nicht verändert. Sobald die erste Zentraleinheit 22 die angeforderte Dateneinheit empfangen hat. stellt die Steuerschaltung 43 alle Daten- und Adreßtore in Normalstellung zurück.
Wenn der Pufferspeicher 20 und nicht der Pufferspeicher i8 die angeforderte Dateneinheit enthält, schaltet die Steuerschaltung die zum Pufferspeicher 20 gehörenden Tore in ähnlicher Weise, wie sie gerade für den Pufferspeicher 18 beschrieben wurde.
(3) Die angeforderte Dateneinheit steht nur im I lauptspeicher. Wenn im genannten Beispiel nun angenommen wird, daß die erste Zentraleinheit 22 die angeforderte Dateneinheit weder in ihrem eigenen Pufferspeicher 16 noch in den Pufferspeichern 18odei 20 findet, muß diese Dateneinheit im Hauptspeicher IQ stehen. Nach Hmpfang eines Signals von einem Pufferspeicher, welches anzeigt, daß die Dateneinheit nicht in diesem Pufferspeicher vorhanden ist. stellt die Steuerschaltung 43 die Pufferspeicher und ihr:: zugehörigen Durchschalteeinrichtungcn in Normalstellung zurück. Wenn alle Pufferspeicher Anzeigesignale dafür zurückgegeben haben, daß die angeforderte Dateneinheit nicht in dem jeweiligen Pufferspeicher vorhanden ist. gibt die Steuerschaltung 43 ein Signal an den Pufferspeicher 16. Auf CJrund dieses Signals legen die Adressensucheinrichtung 50 und das Datenzugriffsregister 52 die am wenigsten benutzte Dateneinheit und ihre Adresse auf die Datensammelleitung bzw. auf die Adreßsammelleitung. (Die Tore D2 und Al sind noch von der vorhergehenden Operation erregt, so daß Daten und Adresse auf die entsprechenden Sammelleitungen 38 und 40 gegeben werden). Die Übertragung dieser Dateneinheit in den Hauptspeicher schafft Platz für die Übertragung der angeforderten Dateneinheit aus dem Hauptspeicher in den Datenpuffer und weiter an die anfordernde Benutzereinrichtung, in diesem Fall die erste Zentraleinheit 22.
Die Steuerschaltung 43 schaltet die Tore D3 und
A3 ah und !rennt so die erste Zentraleinheit von der Daten- und der Adrcßsainmelleitung. Die Tore Di und A 1 bleiben aus der vorhergehenden Operation erregt. Die Steuerschaltung erregt auch die Tore Dl, /12, Dl und /17, womit ein Daten- und Adreßweg vom Pufferspeieher 16/um Hauptspeicher 10 durchgeschaltet ist. Der Pufferspeicher 16 gibt die Adresse der die längste Zeit unbenul/ten Dateneinheit auf die Adrcßsammelleilung, wo sie durch die Pore /12 und /17 an den Hauptspeicher übertragen wird. Die zu dieser Adresse gehörenden, die längsle Zeit unbenutzten Daten werden auf die Datensammclleitung durch die Tore />2 und Dl gegeben und im Hauptspeicher an der Speicherstclle gespeichert, deren Adresse mit der mit diesen Daten übertragenen Hauptspeicheradresse übereinstimmt.
Am linde der Speicheroperation erregt die Steuerschaltung 43 das Adreßtor /13 und gibt dadurch die Adresse der von der ersten Zentraleinheit 22 angeforderten Dateneinheit auf die Hauptadreßlcitung 40, wo
sie durch das vorher erregte Tor Al in das HauptspcicheradreUregistcr 12 übertragen wird. Diese Adresse entnimmt die angeforderte Dateneinheit im Hauptspeicher 10 und wird auch durch das vorher erregte Adivßtor -12 in den Pufferspeicher 16 übertragen, wodurch sie /ur neuen Adresse an der Stelle wird, die voi her durch die am liinusten unbenutzte Dateneinheit belegt war.
(ileich/.eitig erregt die Steuerschaltung 43 das Datentor Di, so daß die durch den Hauptspeicher über das I or Dl an die DatensamnielleiUmg abgegebene, angclordcile Dateneinheit über das Dalcnloi />3 direkt an die erste Zentraleinheil 22 und auch über das Datentor 1)2 an den Pufferspeicher 16 übertragen wird, wo sie die vorher herausgenommene, die längste Zeit unbenutzte Dateneinheit an der durch die Adresse angegebenen Stelle ersetzt.
Am linde dieser Operation stellt die Steuerschaltung alle Daten- und Adreßtore in Normalstellung zu-
ao rück.
Hierzu 4 Blatt Zeichnungen

Claims (1)

I 2 Die Erfindung betrifft eine hierarchische Dateiispeicheranordnung mit einem Hauptspeicher und Patentansprüche: mehreren mit dem Hauptspeicher verbundenen, mit Such- und Vergleichsschaltungen für die Adressen
1. Hierarchische Datenspeicheranordnung mit 5 von angeforderten Daten versehenen Pufferspeichern, einem Hauptspeicher und mehreren mit dem von denen jeder über einen Datenkanal von einer Hauptspeicher verbundenen, mit Such- und Ver- Einheit angesteuert wird und mindestens eine Einheit gleichsschaltungen für die Adressen von ange- eine Zentraleinheit ist, wobei bei einem ein Lesen forderten Daten versehenen Pufferspeichern, von fordernden Speicheraufruf durch die Zentraleinheit denen jeder über einen Datenkanal von einer 1° jeweils zunächst nur der zugeordnete Pufferspeicher Einheit angesteuert wird und mindestens eine und bei Fehlen der gewählten Adresse im Puffer-Einheit eine Zentraleinheit ist, wobei bei einem speicher der Hauptspeicher ansteuerbar ist.
ein Lesen fordernden Speicheraufruf durch die Hierarchische Datcnspeichercinrichlungen verfü-Zentraleinheit jeweils zunächst nur der zugeord- gen gewohnlich über einen relativ langsamen Hauptnete Pufferspeicher und bei Fehlen der gewählten 15 speicher mit großer Speicherkapazität und mehrere Adresse im Pufferspeicher der Hauptspeicher an- schnelle Pufferspeicher mit vergleichsweise kleinerer steuerbar ist, dadurch gekennzeichnet, Kapazität. Adressierte Daten werden nach einem Bedaß als Datenkanäle auch Ein-/Ausgabe-Kanäle nutzeralgorithmus vom Hauptspeicher in die Pufferverwendet werden, die jeweils an ihren eigenen speicher, in Abhängigkeil von der Benutzuiigshäufigmittelschnellen Pufferspeicher (M2) angeschlos- *■ keit der Dateneinheiten, so übertragen, daß die an sen sind, während jede Zentraleinheit (CPU) an häufigsten henulzten Daten auf jeden Fall in dem ihren schnellen Pufferspeicher (MO, Ml) ange- schnelleren Pufferspeicher stehen und dieser somit am schlossen ist, und daß eine Steuerschaltung (43) besten der Arbeitsgeschwindigkeit der Zentraleinheit vorgesehen ist, die bei einem erfolglosen, ein der datenverarbeitendeii Anlage angepaßt werden Lesen fordernden Speicheraufruf über einen der 25 kann.
■j* Datenkanäle diesen über Durchschalteeinrich- Zuin Zugriff zu Datenblocks sind bisher drei Arten ■? tungen (Dl... DlO, Ai ... AlO) zusätzlich zum von Systemen am gebräuchlichsten. Die meisten diebekannten Durchschalten auf den Hauptspeicher ser Systeme arbeiten nach dem Verfahren des sogeunmittelbar auch auf mehrere oder alle übrigen nannten »Durchspeicherns«, wobei die Daten immer % schnellen und mittelschnellen Pufferspeicher 3° zunächst in den Hauptspeicher abgespeichert werden f durchschaltet. und dann der Pufferspeicher-Adreßmechanismus \ 2. Hierarchische Datenspeicheranordnung nach daraufhin überprüft wird, ob der Adreßblock gegen-Anspruch 1, dadurch gekennzeichnet, daß die wärtig im Pufferspeicher vorhanden ist. Wenn das der Steuerschaltung (43) derart ausgebildet ist, daß Fall ist, werden die Daten auch in den Pufferspeicher bei erfolglosem Zugriff zu den weiteren Puffer- .)5 übertragen. Hei manchen solchen Systemen wird jespeichern der Zugriff zum Hauptspeicher in der doch der Datcnblock im Pufferspeicher ungültig gc-Weise erfolgt, daß wenig benutzte Daten aus dem macht, und nachfolgende Abrufe desselben Datcnunmittelbar zugeordneten Pufferspeicher in den blocks erfordern die Adressierung der entsprechen-Hauptspeicher übertragen und die gesuchten den Hauptspeicherstelle.
Daten aus dem Hauptspeicher oder dem benach- 4« Bei dem zweiten Verfahren des sogenannten
harten Pufferspeicher in den unmittelbar züge- »Speichere irgendwo« wird mit einer Überprüfung des
ordneten Pufferspeicher überführt werden, die Puffcrspeicher-Adrcßmechanismus zunächst festge-
ί dort der anfordernden Einheit zur Verfügung stellt, ob der betreffende Adreßblock gegenwärtig im
j stehen. Pufferspeicher steht. Ist das der Fall, werden die Da-
'■' 3. Verfahren zum Betrieb der hierarchischen 45 ten direkt ohne weitere Schritte in den Pufferspeicher
Datenspeicheranordnung nach Anspruch 1, da- abgespeichert. Befindet sich jedoch der betreffende
* durch gekennzeichnet, daß im Normalfalle, wenn Block nicht im Pufferspeicher, werden die Daten in % die Dateneinheit der angeforderten Adresse im den Hauptspeicher geschrieben.
j Pufferspeicher vorhanden ist, jede Einheit mit Bei dem dritten Verfahren, »Speichern in den Puf-
dem ihr zugeordneten Pufferspeicher verkehrt, 5" ferspeicher« genannt, wird der Block aus dem Haupi-
daß andernfalls zunächst eine Suche in allen speicher in den Pufferspeicher gebracht und dann
Pufferspeichern der Speicherhierarchie gleichzei- werden die neuen Daten dort eingespeichert.
tig erfolgt und bei positivem Suchergebnis der Bei den meisten bestehenden Systemen erfolgt bei
* betreffende Pufferspeicher zu der anfordernden Datenübertragungen zur Eüngabe/Ausgabe der ZuEinheit durchgeschaltet wird, und daß weiterhin 55 griff direkt in den Hauptspeicher. Eingabeoperatiobei negativem Suchergebnis in dem der anfor- nen erfolgen ähnlich wie beim Durchspeichern von dernden Einheit zugeordneten Pufferspeicher die der Zentraleinheit her. Dabei kann der vorhandene durch die Auswerteschaltung als am längsten Datenblock im Pufferspeicher ungültig gemacht oder unbenutzt erkannte Dateneinheit in den Haupt- gelöscht werden, wenn der adressierte Speicherbespeicher zurückgebracht wird und an ihre Stelle 6o reich im Hauptspeicher in die Hingabe/Ausgabe überim Pufferspeicher aus dem Hauptspeicher die tragen wird. Beispiele fiir solche Speichersysteme finangeforderte Dateneinheit gesetzt wird, woraufhin den sich in der USA.-Patentschrift 3 5HS «29 vom 14. der Zugriff wie im Normalfalle erfolgt. November IWK.
So ist beispielsweise aus der USA.-Patentschrift 65 .1 242 4(i7 eine Speichersteuerung für eine Reihe von
Zentraleinheiten bekannt, die mit einer Reihe von
DE2240433A 1971-08-25 1972-08-17 Hierarchische Datenspeicheranordnung für mehrere über Pufferspeicher angeschlossene Einheiten und ein Verfahren zu deren Betrieb Expired DE2240433C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US17483171A 1971-08-25 1971-08-25

Publications (3)

Publication Number Publication Date
DE2240433A1 DE2240433A1 (de) 1973-03-08
DE2240433B2 DE2240433B2 (de) 1974-10-10
DE2240433C3 true DE2240433C3 (de) 1978-09-21

Family

ID=22637703

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2240433A Expired DE2240433C3 (de) 1971-08-25 1972-08-17 Hierarchische Datenspeicheranordnung für mehrere über Pufferspeicher angeschlossene Einheiten und ein Verfahren zu deren Betrieb

Country Status (11)

Country Link
US (1) US4078254A (de)
JP (1) JPS5136179B2 (de)
BE (1) BE787291A (de)
CA (1) CA969672A (de)
CH (1) CH538736A (de)
DE (1) DE2240433C3 (de)
FR (1) FR2151975A5 (de)
GB (1) GB1354827A (de)
IT (1) IT963417B (de)
NL (1) NL7211146A (de)
SE (1) SE384587B (de)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5039427A (de) * 1973-08-10 1975-04-11
GB1504112A (en) * 1976-03-17 1978-03-15 Ibm Interactive enquiry systems
US3967247A (en) * 1974-11-11 1976-06-29 Sperry Rand Corporation Storage interface unit
JPS5191669A (en) * 1975-01-31 1976-08-11 Doopudo okisaidonoseiseihoho
JPS589977B2 (ja) * 1976-05-21 1983-02-23 三菱電機株式会社 複合形処理装置
JPS52152126A (en) * 1976-06-14 1977-12-17 Nippon Telegr & Teleph Corp <Ntt> Hierarchical memory
US4339793A (en) * 1976-12-27 1982-07-13 International Business Machines Corporation Function integrated, shared ALU processor apparatus and method
US4257097A (en) * 1978-12-11 1981-03-17 Bell Telephone Laboratories, Incorporated Multiprocessor system with demand assignable program paging stores
US4298954A (en) * 1979-04-30 1981-11-03 International Business Machines Corporation Alternating data buffers when one buffer is empty and another buffer is variably full of data
US5241666A (en) * 1979-06-04 1993-08-31 Unisys Corporation Variable rate improvement of disc cache subsystem
US4868734A (en) * 1984-04-30 1989-09-19 Unisys Corp. Variable rate improvement of disc cache subsystem
GB2052117B (en) * 1979-07-04 1982-10-20 Int Computers Ltd Data processing systems
US4471429A (en) * 1979-12-14 1984-09-11 Honeywell Information Systems, Inc. Apparatus for cache clearing
JPS5687282A (en) * 1979-12-14 1981-07-15 Nec Corp Data processor
US4360869A (en) * 1980-04-15 1982-11-23 Honeywell Information Systems Inc. Control store organization for a data processing system
US4423479A (en) * 1980-11-14 1983-12-27 Sperry Corporation Cache/disk subsystem with acquire write command
US4410944A (en) * 1981-03-24 1983-10-18 Burroughs Corporation Apparatus and method for maintaining cache memory integrity in a shared memory environment
US4445174A (en) * 1981-03-31 1984-04-24 International Business Machines Corporation Multiprocessing system including a shared cache
CA1187198A (en) * 1981-06-15 1985-05-14 Takashi Chiba System for controlling access to channel buffers
US4420807A (en) * 1981-08-31 1983-12-13 International Business Machines Corporation Selectively holding data in a buffer for defective backing store tracks
JPS5856277A (ja) * 1981-09-29 1983-04-02 Toshiba Corp 情報処理装置ならびに方法
US4503497A (en) * 1982-05-27 1985-03-05 International Business Machines Corporation System for independent cache-to-cache transfer
US4719568A (en) * 1982-12-30 1988-01-12 International Business Machines Corporation Hierarchical memory system including separate cache memories for storing data and instructions
US4695951A (en) * 1983-07-07 1987-09-22 Honeywell Bull Inc. Computer hierarchy control
JPS60159170A (ja) * 1984-01-26 1985-08-20 Yanako Keisoku:Kk 蒸着材料ガス化装置
US4747043A (en) * 1984-02-10 1988-05-24 Prime Computer, Inc. Multiprocessor cache coherence system
US4787031A (en) * 1985-01-04 1988-11-22 Digital Equipment Corporation Computer with virtual machine mode and multiple protection rings
US4640221A (en) * 1985-10-30 1987-02-03 International Business Machines Corporation Vacuum deposition system with improved mass flow control
US4675089A (en) * 1985-11-25 1987-06-23 At&T Technologies, Inc. Low temperature deposition method for high quality aluminum oxide films
SE456782B (sv) * 1986-04-29 1988-10-31 Ibm Svenska Ab Databasprocessor i ett databehandlingssystem, metod foer tabellbehandling i en databasprocessor samt anvaendning av en databasprocessor i ett databehandlingssystem
SE453617B (sv) * 1986-06-26 1988-02-15 Ellemtel Utvecklings Ab Sett och anordning for att i en dator bestemma vilka av programmen som far utnyttja ett snabbt minne
US4730318A (en) * 1986-11-24 1988-03-08 International Business Machines Corporation Modular organized storage tester
US5239643A (en) * 1987-11-30 1993-08-24 International Business Machines Corporation Method for reducing disk I/O accesses in a multi-processor clustered type data processing system
US5050068A (en) * 1988-10-03 1991-09-17 Duke University Method and apparatus for using extracted program flow information to prepare for execution multiple instruction streams
US5325524A (en) * 1989-04-06 1994-06-28 Digital Equipment Corporation Locating mobile objects in a distributed computer system
JP2826857B2 (ja) * 1989-12-13 1998-11-18 株式会社日立製作所 キャッシュ制御方法および制御装置
EP0470735B1 (de) * 1990-08-06 1999-03-10 NCR International, Inc. Rechnerspeicheranordnung
US5530941A (en) * 1990-08-06 1996-06-25 Ncr Corporation System and method for prefetching data from a main computer memory into a cache memory
US5835945A (en) * 1990-08-06 1998-11-10 Ncr Corporation Memory system with write buffer, prefetch and internal caches
US5276808A (en) * 1991-02-04 1994-01-04 International Business Machines Corporation Data storage buffer system and method
US6081872A (en) * 1997-07-07 2000-06-27 International Business Machines Corporation Cache reloading performance improvement through the use of early select techniques with and without pipelining
US7406568B2 (en) * 2005-06-20 2008-07-29 Intel Corporation Buffer allocation for split data messages

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3569938A (en) * 1967-12-20 1971-03-09 Ibm Storage manager
US3618040A (en) * 1968-09-18 1971-11-02 Hitachi Ltd Memory control apparatus in multiprocessor system
US3618041A (en) * 1968-10-31 1971-11-02 Hitachi Ltd Memory control system
US3581291A (en) * 1968-10-31 1971-05-25 Hitachi Ltd Memory control system in multiprocessing system
US3588839A (en) * 1969-01-15 1971-06-28 Ibm Hierarchical memory updating system
US3685020A (en) * 1970-05-25 1972-08-15 Cogar Corp Compound and multilevel memories
US3693165A (en) * 1971-06-29 1972-09-19 Ibm Parallel addressing of a storage hierarchy in a data processing system using virtual addressing
US3786427A (en) * 1971-06-29 1974-01-15 Ibm Dynamic address translation reversed
US3735360A (en) * 1971-08-25 1973-05-22 Ibm High speed buffer operation in a multi-processing system
US3771137A (en) * 1971-09-10 1973-11-06 Ibm Memory control in a multipurpose system utilizing a broadcast
US3889237A (en) * 1973-11-16 1975-06-10 Sperry Rand Corp Common storage controller for dual processor system

Also Published As

Publication number Publication date
CA969672A (en) 1975-06-17
CH538736A (de) 1973-06-30
FR2151975A5 (de) 1973-04-20
NL7211146A (de) 1973-02-27
BE787291A (fr) 1972-12-01
DE2240433B2 (de) 1974-10-10
IT963417B (it) 1974-01-10
JPS5136179B2 (de) 1976-10-07
GB1354827A (en) 1974-06-05
US4078254A (en) 1978-03-07
SE384587B (sv) 1976-05-10
JPS4831027A (de) 1973-04-24
DE2240433A1 (de) 1973-03-08

Similar Documents

Publication Publication Date Title
DE2240433C3 (de) Hierarchische Datenspeicheranordnung für mehrere über Pufferspeicher angeschlossene Einheiten und ein Verfahren zu deren Betrieb
EP0013737B1 (de) Mehrstufige Speicherhierarchie für ein Datenverarbeitungssystem
DE2235841C2 (de) Datenverarbeitungsanlage mit Speichersteuerung für mindestens einen Prozessor und diesen zugeordneten Pufferspeichern
DE2226382C3 (de) Datenverarbeitungsanlage mit mehreren Prozessoren und diesen zugeordneten Pufferspeichern
DE2241257C3 (de) Datenverarbeitende Anlage
DE2231146C3 (de) Datenverarbeitungsanlage mit virtueller Adressierung
DE3151745C2 (de)
DE2841041A1 (de) Datenverarbeitungsanlage mit mindestens zwei mit einem schnellen arbeitsspeicher ausgeruesteten prozessoren
DE3102150A1 (de) &#34;schaltungsanordnung mit einem cachespeicher fuer eine zentraleinheit einer datenverarbeitungsanlage
DE3502147C2 (de)
DE3724730A1 (de) Cache-steuereinrichtung
DE19807872A1 (de) Verfahren zur Verwaltung von Konfigurationsdaten in Datenflußprozessoren sowie Bausteinen mit zwei- oder mehrdimensionalen programmierbaren Zellstruktur (FPGAs, DPGAs, o. dgl.
WO2001024368A1 (de) Rekonfigurierbares gate-array
CH620306A5 (de)
DE2523372B2 (de) Eingabe-ZAusgabe-Anschlußsteuereinrichtung
DE3046912C2 (de) Schaltungsanordnung zum selektiven Löschen von Cachespeichern in einer Multiprozessor-Datenverarbeitungsanlage
DE2415900B2 (de) Rechenautomat mit mehreren mit je einem Vorratsspeicher versehenen Rechenanlagen
DE10219623A1 (de) System und Verfahren zur Speicherentscheidung unter Verwendung von mehreren Warteschlangen
DE3850514T2 (de) Cachespeicher mit Treffervorhersagelogik.
DE1549479B1 (de) Schaltungsanordnung zur adressierung eines aus mehreren moduln bestehenden speichers
DE2856680A1 (de) Befehlspuffer fuer ein datenverarbeitungssystem
EP1079307B1 (de) Verfahren zum Betrieb eines Speichersystems sowie Speichersystem
DE2749884C2 (de)
DE2610428C3 (de) Anordnung zur Steuerung der Zwischenspeicherung von zwischen zwei Funktionseinheiten zu übertragenden Daten in einem Pufferspeicher
DE3200042C2 (de)

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee