DE2240433A1 - Hierarchische datenspeichereinrichtung - Google Patents
Hierarchische datenspeichereinrichtungInfo
- Publication number
- DE2240433A1 DE2240433A1 DE2240433A DE2240433A DE2240433A1 DE 2240433 A1 DE2240433 A1 DE 2240433A1 DE 2240433 A DE2240433 A DE 2240433A DE 2240433 A DE2240433 A DE 2240433A DE 2240433 A1 DE2240433 A1 DE 2240433A1
- Authority
- DE
- Germany
- Prior art keywords
- data
- memory
- buffer memory
- buffer
- main memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0811—Multiuser, multiprocessor or multiprocessing cache systems with multilevel cache hierarchies
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Information Transfer Systems (AREA)
Description
Die Erfindung betrifft eine hierarchische Datenspeichereinrichtung für mehrere
Benutzereinrichtungen einer Daten verarbeitenden Anlage, mit einem Hauptspeicher,
und mit mehreren Pufferspeichern.
Hierarchische Datenspeichereinrichtungen verfügen gewöhnlich über einen relativ
langsamen Hauptspeicher mit großer Speicherkapazität und mehrere schnelle Pufferspeicher
mit vergleichsweise kleinerer Kapazität. Adressierte Daten werden nach einem Benutzeralgorithmus vom Hauptspeicher in die Pufferspeicher, in Abhängigkeit
von der Benutzungshäufigkeit der Dateneinheiten, so übertragen, daß die am häufigsten
benutzten Daten auf jeden Fall in dem schnelleren Pufferspeicher stehen und dieser somit am besten der Arbeitsgeschwindigkeit der Zentraleinheit der datenverarbeitenden
Anlage angepaßt werden kann.
Zum Zugriff zu Datenblocks sind bisher drei Arten von Systemen am gebräuchlichsten.
Die meisten dieser Systeme arbeiten nach dem Verfahren des sogenannten "Durchspeicherns", wobei die Daten immer zunächst in den Hauptspeicher abgespeichert
werden und dann der Pufferspeicheradressmechanismus daraufhin überprüft wird,
ob der Adressblock gegenwärtig im Pufferspeicher vorhanden ist. Wenn das der Fall
ist, werden die Daten auch in den Pufferspeicher übertragen. Bei manchen solchen
Systemen wird jedoch der Datenblock im Pufferspeicher ungültig gemacht, und nachfolgende
Abrufe desselben Datenblocks erfordern die Adressierung der entsprechenden Hauptspeicherstel Ie.
Bei dem zweiten Verfahren des sogenannten "Speichere irgendwo" wird mit einer
Überprüfung des Pufferspeicheradressmechanismus zunächst festgestellt, ob der betreffende
Adressblock gegenwärtig im Pufferspeicher steht. Ist das der Fall, werden die
Daten direkt ohne weitere Schritte in den Pufferspeicher abgespeichert. Befindet
sich jedoch der betreffende Block nicht im Pufferspeicher, werden die Daten in den
Hauptspeicher geschrieben.
Bei dem dritten Verfahren, "Speichern in den Pufferspeicher" genannt, wird der
Block aus dem Hauptspeicher in den Pufferspeicher gebracht und dann die neuen Daten
dort eingespeichert.
Bei den meisten bestehenden Systemen erfolgt bei Datenübertragungen zur Eingabe/
Ausgabe der Zugriff direkt in den Hauptspeicher. Eingabeoperationen erfolgen ähnlich
wie beim Durchspeichern von der Zentraleinheit her. Dabei kann der vorhandene Datenblock im Pufferspeicher ungültig gemacht oder gelöscht werden, wenn der
adressierte Speicherbereich im Hauptspeicher in die Eingabe/Ausgabe Übertragen wird.
Beispiele für solche Speichersysteme finden sich in der US-Patentschrift Nr. 3588829
vom 14. November 1968.
Ein Nachteil herkömmlicher Systeme besteht in der Überlagerung oder der gegenseitigen
Störung bei der Adressierung desselben Speicherbereiches sowohl durch die Zentraleinheit
als auch durch die Eingabe/Ausgabekanäle. Das heißt, wenn eine Zentraleinheit Daten in einem gemeinsamen Pufferspeicher adressiert, wirkt sich diese
Adressierung auf den Benutzungsalgorithmus aus und ist von Bedeutung fUr die Ermittlung,
welche Daten vom Hauptspeicher als Ruckgriffspeicher in den Pufferspeicher zu bringen sind. Bei Systemen, in welchen die Kanäle über denselben Pufferspeicher
arbeiten wie die Zentraleinheit, überlagern die E/A-Operationen der Kanäle sich
mit der Arbeitsweise der Auswerteschaltung für die Benutzungsrangfolge und beein-
PO 970060 309810/0982
flüssen ebenfalls die im Pufferspeicher zu speichernden Daten. Zentraleinheiten und
die Kanäle stören sich somit gegenseitig.
Die Aufgabe der Erfindung besteht deshalb darin, eine hierarchische Dafenspeichereinrichtung
für mehrere Benutzereinrichfungen zu schaffen, in welcher Zentraleinheiten
und Kanäle Überlappt arbeiten können, ohne sich gegenseitig zu stören und zu
überlagern, und in welcher Pufferspeicher bestimmten Datenverarbeifungsfunktsonen zugeordnet
werden können.
Diese Aufgabe wird dadurch gelöst, daß unter den Benufzereinrichtungen mindestens
eine Zentraleinheit mit einem ihr normalerweise zugeordneten ersten Pufferspeicher
verbindbar ist, daß mindestens ein Eingabe/Ausgabe-Kanal mit einem ihm normalerweise
zugeordneten zweiten Pufferspeicher verbindbar ist, und daß jeder Pufferspeicher
mit dem Hauptspeicher verbindbar ist, daß ferner in jedem der Pufferspeicher
eine Such- und Vergleichsschaltung für die Adressen von angeforderten Dateneinheiten
vorhanden ist, sowie eine Auswerteschaltung zum Ermitteln der Häufigkeit der Benutzung gespeicherter Dateneinheiten, welche Schaltungen mit einer für die Datenspeichereinrichtung
gemeinsamen Steuerschaltung verbunden sind, daß weiterhin in den zu allen Benutzereinrichtungen, zu allen Pufferspeichern und zu dem Hauptspeicher
führenden Sammelleitungen Durchschalteeinrichtungen vorhanden sind, welche durch
die genannte gemeinsame Steuerschaltung so gesteuert werden können, daß im Bedarfsfalle
jede Benutzereinrichtung mit jedem Speicher der Speicherhierarchie verbindbar ist.
Das Verfahren zum Betrieb der Speichereinrichtung zeichnet sich dadurch aus, daß im
Normal falle, wenn die Dateneinheit der angeforderten Adresse im Pufferspeicher vorhanden
ist, jede Benutzereinrichtung mit dem ihr zugeordneten Pufferspeicher verkehrt,
daß andernfalls zunächst eine Suche in allen Pufferspeichern der Speicherhierarchie
gleichzeitig erfolgt und bei positivem Suchergebnis der betreffende Pufferspeicher zu
der anfordernden Benutzereinrichtung durchgeschaltet wird, und daß weiterhin bei negativem
Suchergebnis in dem der anfordernden Benutzereinrichtung zugeordneten Pufferspeicher
die durch die Auswerteschaltung als am längsten unbenutzt erkannte Da-
PO 970 060 309810/0982
-A-
teneinheit in den Hauptspeicher zurückgebracht wird und an ihre Stelle im Pufferspeicher
die angeforderte Dateneinheit gesetzt wird, woraufhin der Zugriff wie im Normalfalle erfolgt.
Ausfuhrungsbeispiele der Datenspeichereinrichtung sind in den Zeichnungen dargestellt
und werden anschließend näher beschrieben. Es zeigen:
Fig. la den Stand der Technik,
Fig. Ib bis Id Blockschaltbilder von drei Ausfuhrungsbeispielen einer Daten
speichereinrichtung gemäß der Erfindung,
Fig. 2A und 2B nebeneinander zusammengesetzt, die hierarchische Speicher
einrichtung gemäß Fig. Ic und
Fig. 3 in einem Ablaufdiagramm die Arbeitsweise der Steuerschaltung
in der Speichereinrichtung gemäß Fig. 2A und 2B.
In Fig. la ist eine Speicherhietarchie herkömmlicher Art dargestellt. Sie umfaßt den
Hauptspeicher M3, einen mittelschnellen Pufferspeicher M2 und einen schnellen Pufferspeicher Ml . Alle Datenbewegungen laufen Über den schnellen Pufferspeicher
Ml. Daher kann nur ein Benutzer, z.B. ein Kanul oder die Zentraleinheit (CPU),
die Speicherhierarcliie zu einem gegebenen Zeitpunkt ansteuern. Wenn die Zentraleinheit
CPU eine Abrufoperation einleitet, wird die Adiesse der gevünsclilen Daten
an die Speicherhierarchie gegeben. Der schnelle Pufferspeicher Ml wird daraufhin
abgesucht, ob die angeforderte Adresse gegenwärtig dort stellt. Befinden sich die
angeforderten Daten im schnellen Pufferspeicher, stehen sie direkt der Zentraleinheit
CPU zur Verfugung. Befinden sich die angeforderten Daten jedoch nicht in dem
schnellen Pufferspeicher, läuft die Anforderung weiter zum mittelschnellen Puffer speicher
M2. Befinden sich die Daten dort, werden sie zum schnellen Pufferspeic hol
Ml und von dort zur anfordernden Zentraleinheit CPU Übertragen. Stehen die Daten
PO 970 060 3 0 9 8 1 0 / 0 9 8 V
} auch nicht im mittelschnellen Pufferspeicher M2, läuft die Anforderung weiter zum
• Hauptspeicher M3. Die Daten werden von M3 nach M2 und von M2 nach Ml und
von dort an die Zentraleinheit übertragen. Diese Lösung hat den Nachteil, daß alle
! Zugriffe zum Hauptspeicher als Rückgriffspeicher über zwei Pufferspeicher in der
Speicherhierarchie laufen müssen.
; Ein Ausfühlungsbeispiel der vorliegenden Erfindung ist in Fig. Ib dargestellt. Es unterscheidet
sich von der in Fig. la gezeigten konventionellen Lösung dadurch, daß
der Kanal direkt den mittelschnellen Pufferspeicher ansteuert, ohne Daten und Adresse
'■ zuerst über den schnellen Pufferspeicher MI laufen lassen zu müssen. Daten von und
[ zum Hauptspeicher M3 als RUckgriffspeicher werden der Zentraleinheit CPU nur über
den schnellen Pufferspeicher Ml und nicht über den mittelschnellen Pufferspeicher M2
zugeleitet. Ein Kanal und die Zentraleinheit können mit ihren entsprechend zugeordneten
Pufferspeichern gleichzeitig verkehren, ausgenommen eine gelegentliche Überschneidung,
wenn beide Benutzereinrichtungen Zugriff zum Haupt- oder Rückgriff- · speicher M 3 oder zu dem jeweils anderen Pufferspeicher fordern. Wenn die Daten
nicht in dem der anfordernden Einheit an sich zugeordneten Pufferspeicher stehen,
werden sofort der Hauptspeicher M3 als Rückgriffspeicher und der jeweils andere Pufferspeicher
abgefragt. So wird die statistisch erwiesene Tatsache vorteilhaft ausgenutzt, daß bei einem sehr hohen Prozentsatz der gesamten Verarbeitungszeit die angeforderten
Daten in demjenigen Pufferspeicher stehen, welcher jeweils der anfordernden Ein-
» heit zugeordnet ist. Deshalb werden die anderen Pufferspeicher nur in Ausnahme-
ί Situationen abgefragt, d.h. erst nachdem man sich versichert hat, daß die Daten
; nicht im zugeordneten Pufferspeicher stehen.
• Derselbe Datenblock kann gleichzeitig im Pufferspeicher M2 und in M3 oder in Ml
; und M3 stehen. In diesem Fall können u.U. die Daten in Ml oder M2 auf einem
1 neueren Stand sein als die Daten mit der gleichen Adresse im Hauptspeicher M3. Dieselben
Daten stehen jedoch nicht gleichzeitig in den Pufferspeichern Ml und M2. ι
I In der Fig. Ib verkehrt die Zentraleinheit CPU beispielsweise mit dem schnellen
)
po 970 060 30981 a/0982
Pufferspeicher Ml. Sind die Daten nicht in Ml verfügbar, geht die Anforderung
weiter nach M2 und M3. Wenn die Daten im Pufferspeicher M2 stehen, werden sie an dieZentraleinheit CPU Übertragen, ohne daß die zum Pufferspeicher M2 gehörende Benutzer Zuordnung gestört wird. Stehen die Daten jedoch nicht im Pufferspeicher
M2, werden sie vom Rückgriff- oder Hauptspeicher M3 in den schnellen Pufferspeicher Ml und von dort an die Zentraleinheit CPU übertragen.
In ähnlicher Weise erfolgt der Zugriff zu Daten im mittelschnellen Pufferspeicher M2
durch die Kanüle. Finden sich die Daten nicht im Pufferspeicher M2, geht die Anforderung nach Ml und M3. Stehen die Daten im Pufferspeicher Ml, werden sie ohne
Veränderung der Benutzerbeziehung fUr den schnellen Pufferspeicher Ml an den Kanal
Übertragen. Stehen die Daten nicht im Pufferspeicher Ml, werden sie vom Hauptspeicher M3 an den mittelschnellen Pufferspeicher M2 und von dort an den anfordernden
Kanal Übertragen.
Ein zweites Ausfuhrungsbeispiel der Erfindung ist in Fig. Ic allgemein und genauer
in den später beschriebenen Fign. 2A und 2B dargestellt. In Fig. Ic sind die Funktionen der Zentraleinheit aufgeteilt. Eine erste Zentraleinheit 22 bearbeitet Problemprogramme und die zweite Zentraleinheit 24 Uberwachungsprogramme und deren Funktionen . Uberwachungsdaten und Daten der Problemprogramme sind immer voneinander
unabhängig, so daß die CPU 1 niemals den schnellen Pufferspeicher Ml anzusteuern
braucht, welcher der CPU 2 zugeordnet ist, und die CPU 2 niemals den der CPU I
zugeordneten schnellen Pufferspeicher MO.
Die von der fUr Problemprogramme vorgesehenen ersten Zentraleinheit 22 angeforderten
Daten, die sich nicht im schnellen Pufferspeicher MO finden lassen, befinden sich
entweder in dem mittelschnellen Pufferspeicher M2 oder in dem Haupt- oder Rückgriffspeicher M3. Daten fließen niemals von den Kanälen 26 direkt in den schnellen
Pufferspeicher MO.
PO 970 060 309810/0982
speicher MO. Finden sich die Daten dort nicht, geht die Anforderung gleichzeitig
weiter an den.-mitrelschneMen Pufferspeicher M2 undrden Hauptspeicher M3. Wenn die
Daten sichern Speicher M2 befinden, werden sie vorf dort en die erste Zentraleinheit
(CPU:. 1;) übertragen. Stehen die Daten nicht im mittelschnellen Pufferspeicher M2,
werden sie vom Haupt- oder Rückgriffspeicher M3 in den sciineüen Pufferspeicher MO
und von dort an die erste Zentraleinheit ^.übertragen. i; 'G-■
Datenanforderungen von der für die Überwachung vorgesehenen zweiten Zentraleinheit
24 (CPU 2) gehen zuerst on den schnellen Pufferspeicher Ml» Befinden sich die Daten
nicht im schnellen Pufferspeicher MI, geht die Anforderung gleichzeitig weiter an den
mittelschnellen Pufferspeicher M2 und den Hauptspeicher M3. Wenn sich die Daten im
Pufferspeieher M2 finden, werden sie von dorf an die zweite Zentraleinheit 24 übertragen»
Finden sich die Daten nicht im mittelschnellen Pufferspeicher M2, werden sie
aus dem Haupt- oder Rückgriffspeicher M3 genommen, an den schnellen Pufferspeicher
Ml und von dort an die das Uberwachungsprogramm verarbeitende zweite Zentraleinheit
24 (CPU 2) übertragen.
Darenanforderungeri vom Kanal 26 gehen an den mittelschnellen Pufferspeicher M2.
Stehen die Daten nicht im mittelschnellen Pufferspeicher M2, geht die Anforderung
wetter an die Speicher Ml und M3. Finden sich die Daten im schnellen Pufferspeicher
Ml, werden sie von dort ohne Veränderung der Benutzerbeziehung für den schnellen
Pufferspeicher Ml an den Kanal 26 übertragen. Finden sich die* Daten nicht im
schnellen Pufferspeicher Ml, werden sie vom Hauptspeicher M3 genommen, in den
mittelschnellen Pufferspeicher M2 übertragen, wo sie die am wenigsten benutzten Daten
ersetzen, und werden von dort an den Kanal 26 weitergeleitet.
Ein drittes Ausführungsbeispiel der Erfindung nach Fig. Id arbeitet mit drei Pufferspeichern für die Zentraleinheit und erreicht so eine noch bessere Anpassung'der hohen
Verarbeitungsgeschwindigkeit der Zentraleinheit an die Übertragungsgeschwindigkeit
des Kanals. Die Lösung ist ähnlich der in Fig. Ib gezeigten, jedoch wird hier ein
schneller Pufferspeicher MO benutzt. Der Pufferspeicher MO hat eine wesentlich
PO 970 060 309810./0982
kürzere Zugriffszeit als der Pufferspeicher MI oder M2. Die Pufferspeicher Ml und
M2 können als Gerät kombiniert, aber wirkungsmäßig so unterteilt sein, wie es durch
die gestrichelten Linien in der Zeichnung angedeutet ist.
In der in den Fign. 2A und 2B dargestellten Speichereinrichtung ist ein relativ großer,
langsamer und billiger Hauptspeicher 10 vorgesehen, in welchem Dateneinheiten (eine
Aufzeichnung oder ein Aufzeichnungsblock) gespeichert werden. Jede Datenbewegung
von oder zum Hauptspeicher 10 besteht aus einer Dateneinheit. Eine Dateneinheit ist
die kleinste adressierbare Einheit des Hauptspeichers. Der Hauptspeicher wird durch
ein Speicheradressregister 12 adressiert, und dort zu speichernde Daten werden in einem
Datenregister 14 gespeichert.
Die Pufferspeicher 16, 18 und 20 sind relativ kleine, schnelle Speicher, von denen
jeder einer Benutzereinrichtung zugeordnet ist, d.h. einer der beiden Zentraleinheiten
22, 24 oder einem Kanal 26, 28. In Übertragungsgeschwindigkeit und Speicherkapazität
sind diese Pufferspeicher der Benutzereinrichtung angepaßt. Jeder Pufferspeicher
enthält eine Anzahl (n) von Dateneinheiten mit ihrer zugehörigen Hauptspeicheradresse
und einer Aufzeichnung der letzten Benutzung durch die zugehörige Zentraleinheit
oder den Kanal. Eine gegebene Dateneinheit kann zu einem Zeitpunkt in nur einem Pufferspeicher stehen. Sie kann gleichzeitig im Hauptspeicher als Kopie vorhanden
sein oder auch nicht, Zugriffe erfolgen jedoch immer zu der in einem Pufferspeicher
stehenden Version.
Die Zentraleinheiten 22 und 24 sind an ihre zugeordneten Pufferspeicher durch Datensammelleitungen
27, 29 und Adressammei leitungen 30, 32 angeschlossen. In ähnlicher
Weise sind die Datenkanäle 26 und 28 durch eine Datensammelleitung 31 und eine
Adressammei leitung 36 mit dem Rest der Speichereinrichtung verbunden. Durchschalteeinrichtungen
G sind überall an den entsprechenden Stellen vorgesehen. Eine gemeinsame
Datensammelleitung 38 schließt die Kanäle und die Zentraleinheiten an don
Hauptspeicher 10 an, und eine gemeinsame Adressammei leitung 40 stellt eine Verbindung
zwischen dem Speicheradressregister 12 und den ,Zentraleinheiten und■ nYn Kanä-
PO 970 060 30 98 10/098?
■ - 9 -
\ len der Speichereinrichtung her. Die Steuerschaltung 43 ist vorgesehen, um die verschiedenen
Durchschal teeinrichtungen G gegenseitig zu verriegeln und so zwei ver-.
schiedene Benutzereinrichtungen am versuchten gleichzeitigen Zugriff zu demselben
f Pufferspeicher zu hindern, und weiterhin den gemeinsamen Hauptspeicher und die
\ Adressammei leitungen nach einer vorgegebenen Priorität oder Zeitrangfolge zuzuteilen,
wenn sie durch mehr als eine Benutzereinrichtung benötigt werden. Die Torsteuerlogik
) der Steuerschaltung liefert Ausgangssignale Dl bis DlO zur Steuerung der verschiedenen
I zum Datensammelleitungsweg der Einrichtung gehörenden Tore oder Durchschal teein- .
? richtungen. Die Ausgangssignale Al bis AIO dienen der Steuerung der verschiedenen
zu der Adressammei leitung gehörenden Tore, weiche die verschiedenen Geräte der
\ Speichereinrichtung miteinander verbinden.
; Die Pufferspeicher 16, 18 und 20 sind gleichartig aufgebaut. In einem Ausführungs-
j Beispiel der Erfindung arbeitet der Pufferspeicher 20 jedoch langsamer als die Pufferspeicher
16 und 18, da· die Kanäle nicht die hohen Überfragungsgeschwindigkeiten
\ erfordern, welche die Zentraleinheiten benötigen. Jeder Pufferspeicher (z.B. der Puf-
i fer 16) enthält eine Anzahl η von Dateneinheiten 42. Zusammen mit jeder Datenein-
> heit wird ihre Hauptspeicheradresse 44 und ein Benutzercode 46 gespeichert. Der Be-
I nutzercode wird durch ein« geeignete Benutzungsauswerteschaltung 48 festgesetzt, die
ι anzeigt, welche Dateneinheit am wenigsten benutzt wurde. Diese Schaltung 48 ermit
telt und speichert den Benutzercode, der das relative Alter der Benutzung für jede
telt und speichert den Benutzercode, der das relative Alter der Benutzung für jede
Dateneinheit bei jedem Zugriff angibt. Wenn ein Austausch erforderlich ist (d.h. wenn
1 die angeforderte Dateneinheit im Hauptspeicher steht und in den Pufferspeicher her—
/ ausgebracht werden muß,) gibt die Schaltung an, welche Dateneinheit am wenigsten
' benutzt wurde, und deshalb ausgetauscht werden kann.
ί Eine Adressensucheinrichtung 50 stellt fest, ob die angeforderten Daten im Pufferspei-
ί eher vorhanden sind. Ist das der Fall, wird die zugehörige Speicherstelle im Datenzugriffsregister
52 angezeigt. Wenn ein Austausch erfolgt, wird die Adresse der angeforderten Dateneinheit an der Stelle der am wenigsten benutzten Dateneinheit gespei-
; chert, nachdem diese Dateneinheit in den Hauptspeicher zurückgebracht wurde, und
)
PO 970 060 309810/0982
die angeforderte Dateneinheit wird vom Hauptspeicher für diese Stelle abgerufen. Die
Adressensucheinrichtung gibt außerdem Signale an die Steuerschaltung 43 ab, wenn
die von der Benutzereinrichtung angeforderte Dateneinheit nicht im Pufferspeicher
steht, und zeigt durch Signale die Verfügbarkeit des Pufferspeichers für andere Benutzereinrichtungen an.
Das Datenzugriffregister 52 enthält Einrichtungen zum Abruf einer Dateneinheit von
der Pufferspeicherstelle oder zum Speichern in die Speicherstelle, welche durch die
Adressensucheinrichtung 50 für die Auswerteschaltung 48 angegeben wird.
Entsprechend der Darstellung in Fig. 3 läuft ein Zugriff zum Abruf oder Speichern
von Daten folgendermaßen ab:
A. Jede Benutzereinrichtung (Block 70), eine Zentraleinheit oder ein Kanal, versucht zuerst, die gewünschte Dateneinheit im zugeordneten Pufferspeicher anzufordern (Block 72).
B. Wenn die angeforderte Dateneinheit im Pufferspeicher der Benutzereinrichtung
steht (Entscheidungsblock 74 JA), ruft die Benutzereinrichtung die Daten ab oder
speichert sie on der betreffenden Pufferspeichenfelle (Block 76), wobei für jede
Benutzung der Benutzercode folgeschrieben wird (Block 78). Die Operation ist dann beendet (4lock 80).
C. Wenn die angeforderte Dateneinheit nicht im zugeordneten Pufferspeicher steht,
(Entscheidungsblock 74 NEIN), wird eine gleichzeitige Suche in allen anderen Pufferspeichern eingeleitet (Block 82).
D. Wenn die angeforderte Dateneinheit in einem anderen Pufferspeicher steht
(Entscheidungsblock 84 JA), erfolgt der Zugriff der Benutzereinrichtung zu den Daten aus diesem Pufferspeicher, der Benutzercode für diesen Pufferspeicher
wird jedoch nicht verändert (Block 80). Die Dateneinheit im Hauptspeicher wird
PO970060 309810/0982
ignoriert und der Dateninhalt des zur Benutzereinrichtung zugehörigen Pufferspeichers
wird nicht verändert.
E. Wenn die angeforderte Dateneinheit nur im Hauptspeicher vorhanden ist (Entscheidungsblock 84 NEIN), wird die am längsten nicht benutzte Dateneinheit
aus dem zur Benutzereinrichtung zugehörigen Pufferspeicher ϊη ihre Speicherstelle
im Hauptspeicher zurückgebracht.
F. Die angeforderte Dateneinheit wird vom Hauptspeicher an die Benutzereinrichtung
und der zugehörigen Pufferspeicher (Block 92) übertragen und mit ihrer Adresse an der im Schritt E freigemachten Stelle gespeichert.
Die folgenden drei Möglichkeiten werden in den nächsten Absätzen im einzelnen beschrieben,
und zwar für den Fall, daß (1) die gewünschte Dateneinheit einer jeden
Benutzereinrichtung in dem zugeordneten Pufferspeicher steht; daß (2) die angeforderte
Dateneinheit in einem anderen Pufferspeicher steht, und daß (3) die angeforderte
Dateneinheit nur im Hauptspeicher vorhanden ist.
(!) Die angeforderte Dateneinheit einer jeden Benutzereinrrchtung steht im zugeordneten
Pufferspeicher.
Da die von den Zentraleinheiten und Kanälen angeforderten Dateneinheiten für einen
hohen Prozentsatz der Verarbeitungszeit in ihren entsprechend zugeordneten Pufferspeichern
vorhanden sind, ist die Normalstellung gev/isser Durchschalteeinrichtungen
G. nämlich der Datentore Dl, D4 und D8 sowie der Adresstore Al, A4 und A8 die
durch geschaltete Stellung und alle anderen Schalter der Daten- und Adresstore sind
geöffnet. (Adresstore und Datentore G werden durch die Eingangssteuerleitungen Dl
bis DlO bzw. Al bis AlO bezeichnet).
Im Normalbereich kann eine Zentraleinheit oder ein Kanal direkt mit dem zugeordneten
Pufferspeicher in Verbindung treten, ohne eine andere Zentraleinheit oder einen anderen Kanal zu stören oder von diesem gestört zu werden. Zu einem gegebenen
Zeitpunkt kann nur einer der Kanäle 26, 28 den Kanal pufferspeicher 20 ansteuern.
PO 970 060 309810/09«?
Wenn die erste Zentraleinheit 22 zum Beispiel die Adresse einer gewünschten Dateneinheit
durch das in Normalstellung durchgeschaltete Adresstor Al an die Adressensucheinrichtung
50 sendet, so findet dieser die Adresse im Pufferspeicher 16 und sendet die Daten Über das Datenzugriffsregister 52 und das Datentor Dl Über die Datensammelleitung
26 an die erste Zentraleinheit. Gleichzeitig stellt die Auswerteschaltung
48 die Benutzung dieser Dateneinheit fest und schreibt den Benutzercode fort. Auf ähnliche Weise steuern auch die zweite Zentraleinheit 24 und die Kanäle 26, 28
ihre zugeordneten Pufferspeicher 18 und 20 an.
(2) Die angeforderte Dateneinheit steht in einem anderen Pufferspeicher. Wenn in dem
genannten Beispiel angenommen wird, daß die von der ersten Zentraleinheit 22 angeforderte
Dateneinheit nicht in dem ihr zugeordneten Pufferspeicher 16 steht, dann findet auch die Adressensucheinrichtung 50 keine Adresse der angeforderten Dateneinheit
im Pufferspeicher 16 und sendet ein entsprechendes Signal an die Steuerschaltung
43.
Die Steuerschaltung 43 prUft die Hauptdaten- und Hauptadressammei leitungen 38 und
40. Wenn diese Sammelleitungen nach einer vorgegebenen Priorität zur Verfügung stehen, schaltet die Steuerschaltung 43 das Adresstor A3 durch und setzt somit die
Adresse der angeforderten Dateneinheit auf die Hauptadressammei leitung 40. Außerdem
schaltet die Steuerschaltung 43 das Datentor Dl ab und erregt das Datentor D3 zur
Vorbereitung einer Dateneingabe in die erste Zentraleinheit 22.
Die Steuerschaltung 43 prüft die Adressensucheinrichtung der Pufferspeicher 18 und 20,
um sich zu vergewissern, ob diese frei zum Ansteuern sind. Wenn jeder Pufferspeicher
frei ist, schaltet die Steuerschaltung 43 entsprechende Adresstore durch (A5 und A9),
um die präsentierte Adresse der angeforderten Daten an die entsprechenden Adressen-Sucheinrichtungen
der Pufferspeicher 18 und 20 zu übertragen. Diese Übertragung kann gleichzeitig erfolgen oder auch nicht, je nachdem, wie die Pufferspeicher frei sind.
Wenn weiter in dem genannten Beispiel angenommen wird, daß die angeforderte Dateneinheit
im Pufferspeicher 18 vorhanden ist, so sperrt die Steuerschaltung 43 das
PO 970 060 3 0 9 810/098?
Adresstor A4 und schaltet das Adresstor A5 durch. Sie gibt damit die angeforderte
Adresse an die Adressensucheinrichtung des Pufferspeichers 18, wenn dieser ein Signal
dafür abgibt, daß er für den Zugriff frei ist. Das Datentor D4 wird ebenfalls gesperrt
und dadurch wird der Pufferspeicher 18 vollständig von der zweiten Zentraleinheit 24
getrennt.
Wenn die Adressensucheinheit des Pufferspeichers 18 die angeforderte Adresse findet,
gibt sie ein Signal an die Steuerschaltung 43, die daraufhin das Datentor D5 so durchschaltet,
daß die angeforderte Dateneinheit über das Datenzugriffsregister des Pufferspeichers
18 an die erste Zentraleinheit 22 gesendet wird. Der Benutzercode des Pufferspeichers
18 wird dabei.nicht verändert. Sobald die erste Zentraleinheit 22 die angeforderte
Dateneinheit empfangen hat, stellt die Steuerschaltung 43 alle Daten- und Adresstore in Normalstellung zurück.
Wenn der Pufferspeicher 20 und nicht der Pufferspeicher 18 die angeforderte Dateneinheit
enthält, schaltet die Steuerschaltung die zum Pufferspeicher 20 gehörenden
Tore in ähnlicher Weise, wie sie gerade für den Pufferspeicher 18 beschrieben wurde.
(3) Die angeforderte Dateneinheit steht nur im Hauptspeicher. Wenn im genannten
Beispiel nun angenommen wird, daß die erste Zentraleinheit 22 die angeforderte Dateneinheit
weder in ihrem eigenen Pufferspeicher 16 noch in den Pufferspeichern 18 oder 20 findet, muß diese Dateneinheit im Hauptspeicher 10 stehen. Nach Empfang
eines Signales von einem Pufferspeicher, welches anzeigt, daß die Dateneinheit nicht
in diesem Pufferspeicher vorhanden ist, stellt die Steuerschaltung 43 die Pufferspeicher
und ihre zugehörigen Durchschalteeinrichtungen in Normalstellung zurück. Wenn alle
Pufferspeicher Anzeigesignale dafür zurückgegeben haben, daß die angeforderte Dateneinheit
nicht in dem jeweiligen Pufferspeicher vorhanden ist, gibt die Steuerschaltung
43 ein Signal an den Pufferspeicher 16. Aufgrund dieses Signales legen
die Adressensucheinrichtung 50 und das Datenzugriffsregister 52 die am wenigsten benutzte
Dateneinheit und ihre Adresse auf die Datensammelleitung bzw. auf die Adresssammelleitung.
(Die Tore D2 und A2 sind noch von der vorhergehenden Operation
PO 970 060 309810/0982
erregt, so daß Daten und Adresse auf die entsprechenden Sammelleitungen 38 und
gegeben werden). Die Übertragung dieser Dateneinheit in den Hauptspeicher schafft
Platz fUr die Übertragung der angeforderten Dateneinheit aus dem Hauptspeicher in
den Datenpuffer und weiter an die anfordernde Benutzereinrichtung, in diesem Fall
die erste Zentraleinheit 22.
Die Steuerschaltung 43 schaltet die Tore D3 und A3 ab und trennt so die erste Zentraleinheit von der Daten- und der Adressammei leitung. Die Tore Dl und Al bleiben
aus der vorhergehenden Operation erregt. Die Steuerschaltung erregt auch die Tore
D2, A2, D7 und A7, womit ein Daten- und Adressweg vom Pufferspeicher 16 zum Hauptspeicher 10 durchgeschaltet ist. Der Pufferspeicher 16 gibt die Adresse der die
längste Zeit unbenutzten Dateneinheit auf die Adressammeileitung, wo sie durch die
Tore A2 und A7 an den Hauptspeicher Übertragen wird. Die zu dieser Adresse gehörenden, die längste Zeit unbenutzten Daten werden auf die Datensammelleitung
durch die Tore D2 und D7 gegeben und im Hauptspeicher an der Speicherstelle gespeichert, deren Adresse mit der mit diesen Daten Übertragenen Hauptspeicheradresse
übereinstimmt.
Am Ende der Speicheroperation erregt die Steuerschaltung 43 das Adresstor A3 und
gibt dadurch die Adresse der von der ersten Zentraleinheit 22 angeforderten Dateneinheit auf die Hauptadressleitung 40, wo sie durch das vorher erregte Tor A7 in das
Hauptspeicheradressregister 12 Übertragen wird. Diese Adresse entnimmt die angeforderte Dateneinheit im Hauptspeicher 10 und wird auch durch das vorher erregte
Adresstor A2 in den Pufferspeicher 16 Übertragen, wodurch sie zur neuen Adresse an
der Stelle wird, die vorher durch die am längsten unbenutzte Dateneinheit belegt
war.
Gleichzeitig erregt die Steuerschaltung 43 das Datentor D3, so daß die durch den
Hauptspeicher Über das Tor D7 an die Datensammelleitung abgegebene, angeforderte
Dateneinheit über das Datentor D3 direkt an die erste Zentraleinheit 22 und auch
über das Datentor D2 an den Pufferspeicher 16 übertragen wird, wo sie die vorher
PO 970060 309810/0982
herausgenommene, die längste Zeit unbenutzte Dateneinheit an der durch die
Adresse angegebenen Stelle einsetzt.
Am Ende dieser Operafion stellt die Steuerschaltung alle Daten- und Adresstore in
Normalstellung zurück.
PO 970 060 309810/098?
Claims (2)
- 72ΑΠΑ33- 16 PATENTANSPRÜCHE\, Hieiarchische Datenspeichereinrichtung für mein ore Benutzereinrichtungen einer Daten verarbeitenden Anlage, mit einem Hauptspeicher und mit mein ei en Pufferspeichern, dadurch gekennzeichnet, daß unter den Benutzereinrichtungen mindestens eine Zentraleinheit mit einem ihr normalerweise zugeordneten ersten Pufferspeicher (Ml) verbindbar ist, daß mindestens ein Eingabe/Auig-abe-Kanal mit einem ihm normalerweise zugeordneten zweiten Pufferspeicher (M2) verbindbai ist, und daß jeder Pufferspeicher (Ml, M?) mit dtm Hauptspeicher (M3) verbindbar ist, daß ferner in jedem dei Pufferspeicher eine Such- und Vergleichsschaltung (50) fUi die Adressen von angeforderten Datenoinheilon vorhanden ist, sowie eine Auswerteschaltung (48) zum Lrmitrelri der Häufigkeit der Benutzung gespeicherter Dateneinheiten, welche Schaltungen mit einer fUr die Datenspeichereinrichtung gemeinsamen Steuerschaltung (43) verbunden sind, daß weiteihin in den zu allen Benutzereinrichtungen, zu allen Pufferspeichern und zu dem Hauptspeicher führenden Samrnulleitungen Durchschalteeinrichtungen (Dl ... DlO, Al ... AlO) vorhanden sind, welche durch die genannte gemeinsame Steuerschaltung (43) so gesteuert weiden können, daß im Bedarfsfälle! jede ßenutzereinrichtung mit jedem Speicher der Speicherhierarchie verbindbar ist.
- 2. Verfahren zum Betiieb der hierarchischen Datenspeichereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß im Noimalfalle, wann die Dateneinheit der angefordei ten Adiesse im Pufferspeicher vorhanden ist, jede Benutz ere inrichtung mit dem ihr zugeordneten Pufferfpcuhoi veikelut, daß andernfalh zunächst eine Suche in allen Pufferspeichern der Speicherhieratchie gleichzeitig erfolgt und bei pnitivem Suchergebnis der beimffendt Pufferspeicher 7u der anfordernden Ber ut ι ei einrichtung durdigoschullnt wird, und daß weiterhin Ihm negativem Suclietnchnis in dem der anfordernden Benutzereinrichtung zugeordneten Pufferspeicher die durch die Auswertesdialtung als am längsten unbenutzt erkannte Dateneinlieit in den Hauptspeicher 7«rö< kgebiachf wird und an ihre Stelle im PuHersp« tcher aus dem Hauptspeicher die angeforderte DateneinheilPO 970 060 3 0 9 8 1 0 / 0 9 fi ?-YI-ijesefzf wird/ woraufhin der Zugriff wie im Normalfalle erfolgt.PO 970 060 309810/098?
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US17483171A | 1971-08-25 | 1971-08-25 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2240433A1 true DE2240433A1 (de) | 1973-03-08 |
DE2240433B2 DE2240433B2 (de) | 1974-10-10 |
DE2240433C3 DE2240433C3 (de) | 1978-09-21 |
Family
ID=22637703
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2240433A Expired DE2240433C3 (de) | 1971-08-25 | 1972-08-17 | Hierarchische Datenspeicheranordnung für mehrere über Pufferspeicher angeschlossene Einheiten und ein Verfahren zu deren Betrieb |
Country Status (11)
Country | Link |
---|---|
US (1) | US4078254A (de) |
JP (1) | JPS5136179B2 (de) |
BE (1) | BE787291A (de) |
CA (1) | CA969672A (de) |
CH (1) | CH538736A (de) |
DE (1) | DE2240433C3 (de) |
FR (1) | FR2151975A5 (de) |
GB (1) | GB1354827A (de) |
IT (1) | IT963417B (de) |
NL (1) | NL7211146A (de) |
SE (1) | SE384587B (de) |
Families Citing this family (42)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5039427A (de) * | 1973-08-10 | 1975-04-11 | ||
GB1504112A (en) * | 1976-03-17 | 1978-03-15 | Ibm | Interactive enquiry systems |
US3967247A (en) * | 1974-11-11 | 1976-06-29 | Sperry Rand Corporation | Storage interface unit |
JPS5191669A (en) * | 1975-01-31 | 1976-08-11 | Doopudo okisaidonoseiseihoho | |
JPS589977B2 (ja) * | 1976-05-21 | 1983-02-23 | 三菱電機株式会社 | 複合形処理装置 |
JPS52152126A (en) * | 1976-06-14 | 1977-12-17 | Nippon Telegr & Teleph Corp <Ntt> | Hierarchical memory |
US4339793A (en) * | 1976-12-27 | 1982-07-13 | International Business Machines Corporation | Function integrated, shared ALU processor apparatus and method |
US4257097A (en) * | 1978-12-11 | 1981-03-17 | Bell Telephone Laboratories, Incorporated | Multiprocessor system with demand assignable program paging stores |
US4298954A (en) * | 1979-04-30 | 1981-11-03 | International Business Machines Corporation | Alternating data buffers when one buffer is empty and another buffer is variably full of data |
US4868734A (en) * | 1984-04-30 | 1989-09-19 | Unisys Corp. | Variable rate improvement of disc cache subsystem |
US5241666A (en) * | 1979-06-04 | 1993-08-31 | Unisys Corporation | Variable rate improvement of disc cache subsystem |
GB2052117B (en) * | 1979-07-04 | 1982-10-20 | Int Computers Ltd | Data processing systems |
JPS5687282A (en) * | 1979-12-14 | 1981-07-15 | Nec Corp | Data processor |
US4471429A (en) * | 1979-12-14 | 1984-09-11 | Honeywell Information Systems, Inc. | Apparatus for cache clearing |
US4360869A (en) * | 1980-04-15 | 1982-11-23 | Honeywell Information Systems Inc. | Control store organization for a data processing system |
US4423479A (en) * | 1980-11-14 | 1983-12-27 | Sperry Corporation | Cache/disk subsystem with acquire write command |
US4410944A (en) * | 1981-03-24 | 1983-10-18 | Burroughs Corporation | Apparatus and method for maintaining cache memory integrity in a shared memory environment |
US4445174A (en) * | 1981-03-31 | 1984-04-24 | International Business Machines Corporation | Multiprocessing system including a shared cache |
CA1187198A (en) * | 1981-06-15 | 1985-05-14 | Takashi Chiba | System for controlling access to channel buffers |
US4420807A (en) * | 1981-08-31 | 1983-12-13 | International Business Machines Corporation | Selectively holding data in a buffer for defective backing store tracks |
JPS5856277A (ja) * | 1981-09-29 | 1983-04-02 | Toshiba Corp | 情報処理装置ならびに方法 |
US4503497A (en) * | 1982-05-27 | 1985-03-05 | International Business Machines Corporation | System for independent cache-to-cache transfer |
JPS60500187A (ja) * | 1982-12-30 | 1985-02-07 | インタ−ナシヨナル・ビジネス・マシ−ンズ・コ−ポレ−シヨン | データ処理システム |
US4695951A (en) * | 1983-07-07 | 1987-09-22 | Honeywell Bull Inc. | Computer hierarchy control |
JPS60159170A (ja) * | 1984-01-26 | 1985-08-20 | Yanako Keisoku:Kk | 蒸着材料ガス化装置 |
US4747043A (en) * | 1984-02-10 | 1988-05-24 | Prime Computer, Inc. | Multiprocessor cache coherence system |
US4787031A (en) * | 1985-01-04 | 1988-11-22 | Digital Equipment Corporation | Computer with virtual machine mode and multiple protection rings |
US4640221A (en) * | 1985-10-30 | 1987-02-03 | International Business Machines Corporation | Vacuum deposition system with improved mass flow control |
US4675089A (en) * | 1985-11-25 | 1987-06-23 | At&T Technologies, Inc. | Low temperature deposition method for high quality aluminum oxide films |
SE456782B (sv) * | 1986-04-29 | 1988-10-31 | Ibm Svenska Ab | Databasprocessor i ett databehandlingssystem, metod foer tabellbehandling i en databasprocessor samt anvaendning av en databasprocessor i ett databehandlingssystem |
SE453617B (sv) * | 1986-06-26 | 1988-02-15 | Ellemtel Utvecklings Ab | Sett och anordning for att i en dator bestemma vilka av programmen som far utnyttja ett snabbt minne |
US4730318A (en) * | 1986-11-24 | 1988-03-08 | International Business Machines Corporation | Modular organized storage tester |
US5239643A (en) * | 1987-11-30 | 1993-08-24 | International Business Machines Corporation | Method for reducing disk I/O accesses in a multi-processor clustered type data processing system |
US5050068A (en) * | 1988-10-03 | 1991-09-17 | Duke University | Method and apparatus for using extracted program flow information to prepare for execution multiple instruction streams |
US5325524A (en) * | 1989-04-06 | 1994-06-28 | Digital Equipment Corporation | Locating mobile objects in a distributed computer system |
JP2826857B2 (ja) * | 1989-12-13 | 1998-11-18 | 株式会社日立製作所 | キャッシュ制御方法および制御装置 |
US5835945A (en) * | 1990-08-06 | 1998-11-10 | Ncr Corporation | Memory system with write buffer, prefetch and internal caches |
US5530941A (en) * | 1990-08-06 | 1996-06-25 | Ncr Corporation | System and method for prefetching data from a main computer memory into a cache memory |
EP0470735B1 (de) * | 1990-08-06 | 1999-03-10 | NCR International, Inc. | Rechnerspeicheranordnung |
US5276808A (en) * | 1991-02-04 | 1994-01-04 | International Business Machines Corporation | Data storage buffer system and method |
US6081872A (en) * | 1997-07-07 | 2000-06-27 | International Business Machines Corporation | Cache reloading performance improvement through the use of early select techniques with and without pipelining |
US7406568B2 (en) * | 2005-06-20 | 2008-07-29 | Intel Corporation | Buffer allocation for split data messages |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3569938A (en) * | 1967-12-20 | 1971-03-09 | Ibm | Storage manager |
US3618040A (en) * | 1968-09-18 | 1971-11-02 | Hitachi Ltd | Memory control apparatus in multiprocessor system |
US3581291A (en) * | 1968-10-31 | 1971-05-25 | Hitachi Ltd | Memory control system in multiprocessing system |
US3618041A (en) * | 1968-10-31 | 1971-11-02 | Hitachi Ltd | Memory control system |
US3588839A (en) * | 1969-01-15 | 1971-06-28 | Ibm | Hierarchical memory updating system |
US3685020A (en) * | 1970-05-25 | 1972-08-15 | Cogar Corp | Compound and multilevel memories |
US3693165A (en) * | 1971-06-29 | 1972-09-19 | Ibm | Parallel addressing of a storage hierarchy in a data processing system using virtual addressing |
US3786427A (en) * | 1971-06-29 | 1974-01-15 | Ibm | Dynamic address translation reversed |
US3735360A (en) * | 1971-08-25 | 1973-05-22 | Ibm | High speed buffer operation in a multi-processing system |
US3771137A (en) * | 1971-09-10 | 1973-11-06 | Ibm | Memory control in a multipurpose system utilizing a broadcast |
US3889237A (en) * | 1973-11-16 | 1975-06-10 | Sperry Rand Corp | Common storage controller for dual processor system |
-
1972
- 1972-05-24 GB GB2438372A patent/GB1354827A/en not_active Expired
- 1972-07-27 IT IT27484/72A patent/IT963417B/it active
- 1972-08-04 SE SE7210176A patent/SE384587B/xx unknown
- 1972-08-07 BE BE787291A patent/BE787291A/xx unknown
- 1972-08-11 JP JP47080080A patent/JPS5136179B2/ja not_active Expired
- 1972-08-16 NL NL7211146A patent/NL7211146A/xx not_active Application Discontinuation
- 1972-08-16 CH CH1217072A patent/CH538736A/de not_active IP Right Cessation
- 1972-08-17 DE DE2240433A patent/DE2240433C3/de not_active Expired
- 1972-08-21 CA CA149,851A patent/CA969672A/en not_active Expired
- 1972-08-23 FR FR7230579A patent/FR2151975A5/fr not_active Expired
-
1973
- 1973-12-26 US US05/427,889 patent/US4078254A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
CA969672A (en) | 1975-06-17 |
IT963417B (it) | 1974-01-10 |
NL7211146A (de) | 1973-02-27 |
DE2240433C3 (de) | 1978-09-21 |
CH538736A (de) | 1973-06-30 |
JPS5136179B2 (de) | 1976-10-07 |
DE2240433B2 (de) | 1974-10-10 |
SE384587B (sv) | 1976-05-10 |
FR2151975A5 (de) | 1973-04-20 |
GB1354827A (en) | 1974-06-05 |
JPS4831027A (de) | 1973-04-24 |
BE787291A (fr) | 1972-12-01 |
US4078254A (en) | 1978-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2240433A1 (de) | Hierarchische datenspeichereinrichtung | |
EP0013737B1 (de) | Mehrstufige Speicherhierarchie für ein Datenverarbeitungssystem | |
DE2226382C3 (de) | Datenverarbeitungsanlage mit mehreren Prozessoren und diesen zugeordneten Pufferspeichern | |
DE2445617C2 (de) | Hierarchische Speicheranordnung | |
DE3011552C2 (de) | ||
DE3151745C2 (de) | ||
DE2455047C2 (de) | Datenverarbeitungssystem mit einem Informationsspeicher | |
DE2241257C3 (de) | Datenverarbeitende Anlage | |
DE2515696C2 (de) | Datenverarbeitungssystem | |
DE3621321A1 (de) | Cache-speicher- bzw. multiprozessor-system und betriebsverfahren | |
DE2415900A1 (de) | Rechenautomat mit mehreren mit je einem vorratsspeicher versehenen rechenanlagen | |
DE3502147C2 (de) | ||
DE2154106A1 (de) | Arbeitsspeicherwerk | |
DE3102150A1 (de) | "schaltungsanordnung mit einem cachespeicher fuer eine zentraleinheit einer datenverarbeitungsanlage | |
DE2231146B2 (de) | Datenverarbeitungsanlage mit virtueller Adressierung | |
WO2001024368A1 (de) | Rekonfigurierbares gate-array | |
DE3724730A1 (de) | Cache-steuereinrichtung | |
DE10219623A1 (de) | System und Verfahren zur Speicherentscheidung unter Verwendung von mehreren Warteschlangen | |
DE1286789B (de) | Einrichtung an einem elektronischen Ziffernrechner zum schnellen Datenaustausch zwischen der Verarbeitungseinheit und dem zentralen Speicher | |
DE3046912C2 (de) | Schaltungsanordnung zum selektiven Löschen von Cachespeichern in einer Multiprozessor-Datenverarbeitungsanlage | |
DE2429067C3 (de) | Speicherschaltung | |
WO2003048943A2 (de) | Speicher für die zentraleinheit einer rechenanlage, rechenanlage und verfahren zum synchronisieren eines speichers mit dem hauptspeicher einer rechenanlage | |
DE2750126C3 (de) | Datenverarbeitungssystem mit einem Zwischenpufferspeicher | |
DE4227784A1 (de) | Rechnersystem und verfahren zum beheben eines seitenfehlers | |
DE19713178A1 (de) | Schaltungsanordnung mit einem Prozessor und einem Datenspeicher |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |