DE1297908C2 - Datenverarbeitungsanlage - Google Patents

Description

9. Datenverarbeitungsanlage nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Ausgänge (G₁ bis G₈) des Operationsgruppendecoders (OGD) mit entsprechenden Befehlsausführungseinheiten (IEU₁ bis IEU₆) verbunden sind, um diesen Signale zuzuführen, die diese Einheiten betriebsbereit machen.

Die Erfindung betrifft eine Datenverarbeitungsanlage, in welcher von einer Befehlsausführungseinheit nur ein Teil der Befehle, andere Befehle dagegen von mindestens einer anderen Befehlsausführungseinheit verarbeitet werden und jede dieser Einheiten eine Anordnung zum Decodieren des Operationscodes eines von ihr empfangenen Befehls sowie ein Befehlsregister enthält, mit einem Direktzugriffsspeicher, aus dem gespeicherte Befehle und Daten in Abhängigkeit von angelegten Adressen gelesen werden, mit einer Anordnung zur Umspeicherung eines aus dem Speicher gelesenen Befehles, mit einem Decoder, der aus den Befehlen die -jeweilige Befehlsausführungseinheit ermittelt.

Eine Datenverarbeitungsanlage besteht aus einer Anordnung zum Speichern und Übertragen von Daten einschließlich Befehlen und aus einer Anordnung zum Steuern der Speicherung und Übertragung. Die üblichen Mehrzweck-Datenverarbeitungsanlagen arbeiten hinsichtlich der Zeichen serienmäßig. Nur der kleinere Teil der Bauteile hat mit den Daten selbst zu tun, während der größere Teil zur Steuerung dient. Die zur Steuerung des Datenlaufes dienenden Schaltungen sind sehr komplex und aufwendig.

Zur Erhöhung der Arbeitsgeschwindigkeit einer Datenverarbeitungsanlage ist es bekannt, zwei gesonderte Befehisausführungseinheiten (Rechner) vorzusehen, von denen z. B. die eine arithmetische Operationen ausführen kann, wahrend die andere die Übertragung von Daten steuert. Die gesonderten Rediner waren bisher im wesentlichen gleichartig

3 4

aufgebaut, so daß sie zwar jeweils alle möglichen sieben Bits umfassen. Dem Speicheradressenregister Befehle ausführen konnten, andererseits aber jeweils MAR werden über ein Lnd-Gatter 12 und ein Oderrelativ aufwendig waren. Beispielsweise unterschei- Gatter 13 Befehlsadressen von einer Progiammden sich in einer aus der deutschen Auslegeschrift zählereinheit PC zugeführt. Ein Ausgang 14 einer

I 178 623 bekannten Anlage zwei gesonderte Rech- = Umspeichersteuereinheit SCU ist mit dem Progiamrnner nur dadurch, daß der eine mehrere Befehle für zähler PC und ein Ausgang 15 dieser Einheit mit eine Iteration empfangen und speichern kann. WeI- dem Und-Gatter 12 verbunden, um die Folge der eher der beiden Rechner zum Durchführen eines Be- Befehlsadressen zu steuern, die dem Speicherfehls jeweils gewählt wird, richtet sich nach einem adressenregister M/l/? zugeführt werden,
speziellen Bit innerhalb des Befehlswortes. i₀ Die Umspeichersteuereinheit SCU steuert über

Aufgabe der Erfindung ist, eine Datenverarbei- eine Leitung 16 ein Befehlsregister IR. Das Befehls-

umgodnlage anzugeben, in der sine weitestgehende register IR kann Befehle vom Speicher HSM über

Vereinfachung der erforderlichen Befehlsausfühmngs- die Leitung 11, das Speicherregister MR und die

einheiten hinsichtlich der Zahl und Organisation der Leitungen 17, 18 erhalten. Bei der hier nur beispiels-

Bauteile möglich ist. _i5 weise dargestellten Datenverarbeitungsanlage sollen

Die Erfindung löst diese Aufgabe bei einer Daten- die einzelnen alphanumerischen oder andeien Inforverarbeitungsanlage der eingangs genannten Art da- mationszeichen durch etwa sieben binäre Infordurch, daß eine größere Anzahl als zwei Befehlsaus- mationsbits dargestellt werden. Jedes Register enthält führungseinheiten vorhanden ist, von denen jede so pro Bit ein Flip-Flop, also sieben Flip-Flops pro spezialisiert ist. daß sie nur zur Durchführune der ao Zeichen. Das Speicherregister MR kann nur jeweils BefehJe einer entsprechenden Befehlsgruppe aus einer ein Zeichen speichern. Dem Speicheradressen-Vielzahl von Befehlsgruppen in der Lage ist, in register MAR werden vier Zeichen zugeführt, um welche die Befehle mit ihren Operationscodes klassi- ein gewünschtes Zeichen im Speicher HSM für eine fiziert sind und welche jeweils ähnliche Befehle um- übertragung in das Speicherregister MR zu adresfassen, und daß eine Sammelleitung zur Übertragung 25 sieren.

von Adressen einem Adressenregister den Befehls- D^s Befehlsregister IR enthält 70 Flip-FIopä und

ausführungseinheiten zu einem Speicheradressenregi- vermag ein vollständiges Befehlswort aus zehn Zei-

ster des Direktzugriffsspeichers mit allen Befehlsa^s- chen zu speichern. Das Befehlsregister IR enthält

führungseinheiten und einem Speicheradressenregi- einen Operationscodeteil Op zur Speicherung eines

ster des Direktzugriffsspeichers unmittelbar verbind- 30 aus einem Zeichen bestehenden Operaticnscodes. ein

bar ist. Adressenregister, enthaltend einen A-ADDR-Teil

Die Erfindung hat den Vorteil, daß im Vergleich zur Speicherung einer Vier-Zeichen-Adresse, einen

mit bekannten Anlagen zwar eine größere Anzahl B-ADDR-l'cü zur Speicherung einer anderen Vier-

von Befehlsausführungseinheiten vorhanden sind, die Zeichen-Adresse und einen Teil N zur Speicherung

aber jeweils wesentlich einfacher sind als bisher, so 35 eines Wahl-Zeichens. Die zehn Zeichen eines Befehls

daß der Gesamtaufwand geringer ist. werden Zeichen für Zeichen vom Speicher HSM

Weiterbildungen und Ausgestaltungen der Erfiii- über das Speicherregister MR in das Befehlsregister

dung sind in den Unteransprüchen gekenn- IR übertragen. Die Übertragung wird durch serien-

zeichnet. mäßiges Arbeiten des Programmzählers PC unter

Die Erfindung wird an Hand von Ausführungs- +0 der Steuerung der Umspeichersteuereinheit SCU be-

beispielen in Verbindung mit der Zeichnung näher wirkt. Wenn ein vollständiger Befehl vom Speicher

erläutert; es zeigt " HSM in das Befehlsregister//? übertragen worden

Fig. 1 ein Blockschaltbild einer Datenverarbei- ist, gilt der Befehl als in das Befehlsregister umge-

tungsanlage gemäß der Erfindung, speichert oder statisiert. Der Operationscodeteil Op

Fig. 2 und 3 zusammen die Bestandteile einer +5 des Befehlsregisters//? ist über eine Leitung 20 mit

der Befehlsausführungseinheiten der in F i g. 1 tiar- einem Operationsgruppendecoder OGD gekoppelt,

gestellten Anlage und Der Decoder OGD hat eine große Anzahl von Aus-

Fig. 4 und 5 zusammen ein Schaltbild der Be- gangen, die jeweils mit einer entsprechenden Bestandteile einer anderen Befehlsausführungseinheit fehlsausführungseinheit IEU verbunden sind. Es sind der in F i g. 1 dargestellten Anlage. ₅₀ nur solche Ausgange G₁ bis G₆ und sechs entspre-

Die in Fig. 1 als Ausführungsbeispiel der Erftn- chende Befehlsausführungseinheiten IEU₁ bis 'EU₆

dung dargestellte Mehrzweck-Datenverarbeitungs- dargestellt, in der Praxis kann eine wesentlich

anlage enthält einen Schnellspeicher HSM mit wahl- größere Anzahl erforderlich sein,

weisem Zugriff, der zur Speicherung von Befehlen Die Anzahl der Befehlsausführungseinheiten IEU

und Daten dient. Mit dem Speicher HSM ist ein 5c wird durch Analysieren des gewünschten Befehls-

Speicheradicssenregister A//1/? über eine Leitung ge- Wortschatzes oder -repertoires und Klassifizierung

koppelt, um jedes beliebige Zeichen, das im Speicher der einzelnen Befehle in Gruppen ähnlicher Befehle

enthalten ist, adressieren zu können. Mit dem Spei- bestimmt. Befehle, bei denen ähnliche Operationen

eher HSM ist außerdem über eine Leitung 11 ein vorkommen und dieselben Registerspeicherplätz;e bei

Speicherregister MR gekoppelt, das zur Aufnahme Ίο der Manipulation von Daten und Steuerinformation

eines adressierten Zeichens aus dem Speicher und verwendet werden können, werden in gleiche Grup-

zum Zuführen eines Zeichens in einen adressierten pen eingeteilt. Eine Gruppe von Befehlen, die durch

Speicherplatz des Speichers diuit. Die Leitungen 10, eine Befehlsausführungseinheit ausgeführt werden,

II und entsprechende andere Leitungen, die noch kann beispielsweise d'e Befehle Symbol links speierwähnt werden, enthalten eine Anzahl getrennter % ehern, Symbol rechts speichern, Daten links überAdern, die jeweils ein eigenes Bit eines Wortes oder tragen, Daten rechts übertragen. Datenübertragung Zeichens führen. Die Leitung 10 kann beispielsweise durch Symbol links, Datenübertragung durch Symbol 28 Adern zur Übertragung von vier Zeichen zu je rechts. Übersetzung mittels Tabelle and Übertraeune

von Symbol zum Füllen enthalten. Eine andere Gruppe von Befehlen, die durch eine andere Bcfehlsausführungseinheit ausgeführt werden, kann die logischen Verknüpfungen Und, Oder, Exklusives-Oder, Addition, Subtraktion und Vergleich umfassen.

Mit dem einen Ende von Sammelleitungen B₁ bis Z?₅ sind jeweils die Umspeichersteuereinheit SCU. das Speicheradressenregister MAR, das Befehlsregister IR und das Speicherregister MR gekoppelt. Alle diese Sammelleitungen sind an der anderen Seile mit sämtlichen Befehlsausführungseinheiten ZtU₁ bi^c IEU₉ gekoppelt. Eine typische Befehlsausführungseinheit ist in den Fig. 2 und 3 dargestellt. Der in Fig.2 dargestellte Teil enthält Register ^ur Amnahme eines Befehls vom Befehlsregistei 'R (F i g. ';}. Die Übertragung eines Befehls erfolgt unter der Steuerung eines Auftastsignals vom Ausgang G₁ des Operationsgruppendekoders OGD über die Sammelleitung B., und durch ein Gatter 22. In F i g. 2 umfassen die Register für den Befehl ein Onerationsregister Op', Adressenregister A'ADDR und B'ADDR und ein Wahlbefehlregister N'. Es sind ferner ein Datenregister A fiL ein Datenzeichen und ein zugehöriges Ein-Bit-Register / für die Speicherung einer Anzeige, ob im Register / ein Datenzeichen gespeichert ist, vorhanden. Ein /weites Datenregister B steht für den Bedarfsfall zur Verfügung. Die Adressenregister A'ADDR und B'ADDR sind über Und-Gatter 24, 25 un<l ein Oder-Gatter 26 mit der Sammelleitung ß„ gekoppelt. Die Sammelleitung B₄ ist übet ein Und-Gatter 27 mit dom Register A verbunden, das seinerseits über ein Und-Gatter 28 mit der Sammelleitung Ii. gekoppelt ist.

Mit dem Operationsregister Op ist der Eingang eines eigenen Operationsdecoders OD gekoppelt, um den Inhalt dieses Registers zu übernehmen. Der Operationsdecoder OD hat eine Anzahl von Ausgängen, um die Durchführung der jeweiligen verschiedenen entsprechenden Befehle ?u ermöglichen. Em erster Ausgang TDL ist für den Befehl Datenübertragung links, ein Ausgang TDSL für Befehl Datenübertragung durch Symbol links und ein Ausgang TSF für den Befehl SymboKibertrLtgung zum Ausfüllen.

Mit den Adressenregistern A' A DDR und B' A DDR ist jeweils ein Eingang eines Adressenkomparaturs AC gekoppelt, der zwei Ausgänge aufweist, von denen der Ausgang A' = B' Gleichheit und A' =£ B' Verschiedenheit der beiden Adressen anzeigt. Die Adressenregister haben Inkrement-Eingänge hier, zur Weiterschaltung oder Erhöhung der Adressen in den betreffenden Registern.

Der Inhalt des Registers N' kann durch ein Und-Gatter 30 in das Datenregister A übertragen werden. Die Inhalte der Register V und A werden durfh einen Komparator C verglicher., dessen Ausgang A=N Gleichheit und ΑφΝ Verschiedenheit anzeigt. Mit dem Register N' ist außerdem ein Nulldetektor ZD gekoppelt, um den Inhalt diesem Reeisters zu übernehmen, er hat zwei Ausgänge Λ' = 0 und N φ Q.

F i g. 3 zeigt das Schaltbild einer Steuermatrix mit senkrechten Eingangsleitungen, die durch nicht dargestellte Drähte mit entsprechend bezeichneten Ausgangsleitungen der in Fig. 2 dargestellten Anordnung verbunden sind. Die Matrix enthält außerdem waagerechte Ausgangsleitungen 61 bis 76. die über nicht dargestellte Drähte mit entsprechend bezeichneten Eingangsleitungen der in F i g. 2 dargestellten Anordnung verbunden sind. Die Ausgänge des OperationsdeuGfkrs OD in Fig. 2 sind beispielsweise mit S den entsprechend bezeichneten senkrechten Eingangsleitungen der in F i g. 3 dargestellten Matrix verbunden, um zu bestimmen, welcher spezielle Befehl auszuführen ist. Die Steuermatrix in F i ». 3 enthält außerdem einen Zähler mit Zä'ilausgangen 0, 1

ίο und 2. Die Sieuermalrix ist in Fig. 3 vereinfacht dargestellt, dabei bedeutet jede waagerechte Leitung ein Und-Gatter mit Eingängen, entsprechend den angeschlossenen senkrechten Leitungen und einem Ausgang nach rechts, der erregt ist, wenn alle ange-

schlossenen senkrechten Leitungen erregt sind.

Die Bedeutung der von den Ausgangsleitungen 61 bis 76 gesteuerten Befehle ist in der folgenden Tabelle 1 ;'n»egeben.

Tabelle 1

Leitung	Sn rückstellen,	B-fehl	zählen bis 1
61	FA rückstellen	zählen bis 1, FA setzen
62	zählen bis 2	Sg setzen	A' und B' erhöhen
63
64	A' und B' erhöhen. N' erniedrigen: zählen bis 0
65	RNI
66
67	F4 setzen, zählen bis 1
68	F4 rückstellen,	A' erhöhen; zählen bis 0
69	zählen bis 2
70	S11 rückstellen,
71	RNI
72	zählen bis 0
73	N'-~A
74	S \ setzen
75	zählen bis 1
	SA rückstellen

76 j S_A rückstellen, A' erhöhen, ΑΛ7

F i g. 3 enthält außerdem Steuerbitspeicher-Flip-Flops F₄, S_A und S;j, die jeweils entsprechend bezeichnete Ausgänge sowie einen Setz- und Rückstel!- +5 Eingang .S" bzw. R aufweisen. Jedes dieser Flip-Flops entspricht einer Stufe der in Fig. 2 enthaltenen Register, wo etwa sieben Register für die Speicherung jedes Zeichens verwendet werden.

Fig. 2 und 3 stellen eine Befehlsausführungsso einheit IEU₁ dar, die für die Ausführung all der verschiedenen ähnlichen Befehle, die in eine Befehlsgruppe eingeordnet sind, ausgelegt ist. In entsprechender Weise stellen die Fig. 4,und 5 eine andere getrennte Ausführungseinheit IEU₂ dar. die tür die Ausführung einer anderen Gruppe ähnlicher Befehle ausgelegt ist, nämlich der Befehle Und. Oder Exklusives-Oder und Vergleich. Die Befehlsausfür. rungseinheit der F i g. 4 entspricht der in F i g. 2 dar gestellten Einheit bezüglich der Verbindungen vor no den Sammelleitungen B₁ bis B₅ durch die Gatter zi den Registern. Gatter und Register sind entspreche·¹·. bezeichnet. Die Befehlsausführungseinheit gem;i[ Fig. 4 und 5 unterscheidet sich jedoch von der ύ der Fig. 3 dargestellten Einheit hinsichtlich einige Steuerkreise, die von den Registern abhängen, unc in der Schaltung der Steuermatrix. Der in Fig. dargestellte Teil der Befehlsausführungseinheit IEU enthält Datenregister A und B, die über Und-Gatie

40,41 mit Eingängen einer Und-Logik-Einheit 42, einer Odcr-Logik-Einheit 43, einer Exklusives-Oder-Logik-Einheit 44 und einer Vergleich-Logik-Einheit 45 gekoppelt sind. Alle diese Logikeinheiten 42 bis 45 enthalten Schaltungen zur Realisation der betreffenden logischen Funktionen mit den Zeichen in den Registern A und Zi, wobei diese Zeichen Bii für Bit verarbeitet und die Resultate bitweise über die Leitung 46 in das Register A rückgespeichert werden. Die Logikeinheiten 42 bis 45 sprechen nur an, wenn ihnen ein Auftastsignal vom Operationsdecoder OD zugeführt wird. Die Auftastsignale sind mit And, Or, Exor und Comp bezeichnet.

Die Vergleich-Logik-Einheit 45 hat zwei Ausgänge. von denen der eine erregt wird, wenn A kleiner ist als B, und der andere, wenn A größer ist als B. Der eine Ausgang setzt ein Flip-Flop 47, der andere ein Flip-flop 48. Beide. Ausgänge sind über ein Oder-Gatter 49 mit einem Rückstelleingang eines Gleichheits-Flip-Flops 50 verbunden, das einen Ausgang A — B liefert, wenn es gesetzt ist.

In F i g. 5 ist eine Steuermatrix mit senkrechten iingangsleitungcn dargestellt, die über nicht dargestelltc Drähte zu entsprechend bezeichneten Ausgängen in Fig. 4 führen. Ein Oder-Gatter 53 läßt die angegebenen Logik-Signale vom Operationsdekoder OD (Fig. 4) durch. Waagerechte Leitungen 81 bis 94 der Stcucrmatrix sind so geschaltet, daß die angegebenen Schritte bei der Ausführung der bezeichneten Befehle durchgeführt werden. Vier Steuer-Flip-Flops F,,, F_B, D₀ und S_A sind mit ihren Ausgängen an entsprechend bezeichnete Punkte in Fig. 4 über nicht dargestellte Leitungen verbunden.

Die Bedeutung der von den Ausgangsleitungen 81 bis 94 gesteuerten Befehle ist in der folgenden Tabelle 2 angegeben.

Tabelle

Leitung	Befehl	FA setzen
81	FA rückstellen. DPA rückstellen, F11 setzen
82	Fif rückstellen, D0 setzen, zählen bis 1. DPB
83	rückstellen
	D0 ruckstellen, SA setzen
84	zählen bis 2
85	SA rückstellen. A' und B' erhöhen. /V er
86	niedrigen, zählen bis "
	RNl
87	Fx setzen, 50 setzen
88	F 4 rückstellen, F11 setzen. DPA rückstellen
89	D0 setzen, Fn rückstellen, zählen bis 1, DPB
«v>	rückstellen
	Dn rückstellen, zählen bis 2
91	A' undB' erhöhen, ZV erniedrigen, zählen bisC
92	RNl
93	RNl
94

Im Betrieb der in F1 g. 1 dargestellten Datenverarbeitungsanlage wird zueilt ein Befehl in das Befehlsregister IR umgespeiebert. Hierzu werden die verschiedenen Zeichen des Befehls nacheinander vom Speicher HSM über die Leitung 11, das Speicherregister MR und die Leitungen 17, 18 übertragen. Jedes übertragene Zeichen wird im Speicher HSM über die Leitung 10 durch eine Adresse adressiert, die dem Speicheradressenregister MA R vom Programmzähler PC unter Steuerung der Umspeichersteuereinheit 5CL¹ zugeführt wird.

Wenn ein Befehl in das Befehlsregister//? umgespeichert ist, wird der Operationscode im Operationscodeteil Op des Befehlsregisters IR über die Leitung 20 dem Operationsgruppendecoder OGD zugeführt. Der Decoder OGD bestimmi die Gruppe, zu der der umgespeicherte Befehl gehört und erregt die entsprechende der Ausgangsleitungen G₁ bis G_n. Durch die erregte Ausgangsleitung wird die zugehörige der Bcfehlsausführungseinheiten /ECZ₁ bis IEU₆ in Betrieb gesetzt. Gleichzeitig wird der ganze Inhalt des Befehlsregisters IR auf die Sammelleitung S, übertragen, die mit allen Befehlsausfüh- rungseinheiten IEV₁ bis IEU_n gekoppelt ist, er kann jedoch nur durch die betriebsbereite Einheit verarbeitet werden.

Die Arbeitsweise einer typischen Bcfehlsausführungscinheit wird am Beispiel der Einheit IEU₁ in Fig. 2 erläutert, die durch den Ausgang G, des Operationsgruppendecoders OGD eingeschaltet wird. Der Ausgang auf die Aktiv icrungsleitung G, tastet das Und-Gatter22 aus. so daß der "Befehl fm BefeHs-

register IR (Fig. 1) über die Sammdleittiim K urul durch das l'nd-Oatter 22 (Fi=:. 2) in &a< '""pefV'ih ■ reirisicr f!;.·' (das auch das Wahlregister ,V enthaltend angesehen werden k:,nn) und in das Adrrs^nregistcr mit den beiden Teilen A'ADDR und

B'ADDR übertragen wird. Der Operationscode im Operaüonsrcgister On' wird dem "etrennten Opcrationsdccoder OD zugefühn. so daß ein entsprechender Ausgang dieses Decoders erregt wird leder Ausgang entspricht einem eigenen Befehl der duHi

die spezielle Befchkausführungscinheit auszuführen ist und ermöglicht dessen Ausführung Die drei beispielsweise dargestellten Ausgänec des Decoders OD sind mit TDL (Datenübertragung links). TDSL

O 4.74 409 618/454

40

I 297 908

9 10

(Datenübertragung durch Symbol links) und 7'.SY- chers HSM gespeichert weiden, der durch die (Symbolübertragung zur Ausfüllung) bezeichnet. Adresse im Register B'ADDR bestimmt wird. Dies

Die Inhalte der Adresseniegisterteile AADDR erfolgt dadurch, daß der Ausgang des Flip-Flops .S₇, und B'ADDR werden dem Adressenkomparalor AC das Und-Gatter 25 auftastet, so daß die Adresse im zugeführt, der einen Gleichheitsausgang .Γ B' und 5 Register B'ADDR durch das Oder-Gatter 26, die einen Verschiedenheitsausgang A'φ B' aufweist. Der Sammelleitung/i.„ das Oder-Gatter 13 (Fig. 1), das Inhalt des Operationseodewahlregisters ,V wird Speicheradressenregister MAR und die Leitung 10 einem Nulldetektor ZD zugeführt, der Ausgänge zur Adressierung des Speichers HSM übertragen ,V = 0 und N φ 0 hat. Der Inhalt des Operations- wird. Gleichzeitig tastet der Ausgang des Flipcode-Wahlregisters/V'wird ebenfalls, mit dem Inhalt io Flops S_n (Fig. 3) das Und-Gatter 28 (Fig. 2) auf. des Registers A, falls ein solche; vorhanden ist, dem so daß der Inhalt des Registers Λ durch die Sammel-Komparatoi C mit den Ausgängen A=N und leitung B. und das Speicherregister MR (F* i g. 1) zum A φ N zugeführt. adressierten Platz im Speicher HSM gelangt.

Zur Beschreibung der Arbeitsweise der Anlage Bei dem der dritten waagerechten Leitung 63 der

bei der Ausführung des Befehls TDl. >Datenüber- 15 in F i g. 3 dargestellten Matrix entsprechenden dritten !ragunc links*' wird außer auf die Fi g. 1 und 2 noch Schritt in der Ausführung des Befehls wird der Zähauf die Fig. 3 F3c/ug genommen. Die senkrechte ler auf »2« weitcrgeschaltet.

tinuani'sleituim TDI in der Steuermatrix der Fig. 3 Beim vierten Schritt, der durch die vierte waage-

wiril vom Ausiuniü TDL des Operationsdecoders OD rechte Leitung 64 der Matrix bewirkt wird, werden (Fig. 2) erregt. Beim Zähler in F i g. 3 ist anfäng- 20 den 1-imzüngen liur. der Reg'sier A'ADDR und lieh der Aus-gang »0« erregt, der mit der ersten B'ADDR Lrh;ihimgssi»nale zugeführt, da·- Regiwaagerechtcn Leitung 61 der Steuermairix verbun- ster .V erhält ein Lrmcdiigungssignal /)-rr.. und der denkst. Diese erste waagerechte Leitung 61 ist außer- Zähler wird auf »0« gestellt.

dem an den Ausbau» /V -.-' 0 des Nulldecoders ZD Der nächste Schritt bei der Ausführung des Be-

(F⁷ig. 2) angeschlossen. Die Leitung 61 und ihre 25 fchls hängt davon ab, ob das Zeichen im Register/V' Anschlüsse symbolisieren ein l'nd-Gatler. Fine gleich ode ungleich Null ist. was durch Hrregung waagerechte l'eitunü wird enem. wenn ;;!le ange- eines entsprechenden Ausganges des NuPdetcktors -ehlossenen senkrechten Eingangslcitungen erregt ZlJ angezeigt wird. Wenn der Ausgang N φ 0 des sind. Die im vorlicüciiden Fall erregte "· .::ige;_;vhie Detektors ZD erregt ist. werden die oben beschriebe-•.eiii!!i"6? ist. wie anucücben, mit dem Scizeintv'.nu .S 30 nen vier Schritte des Befehls wiederholt. Die ersten des Fun-Flops F₁. dem Zä'iler, der von 0 auf 1 wei- vier Schritte des Befehls werden so lange wiederholt, tergeschaltet wild, und dem Ruekstelleingang R des bis der Inhalt des Registers N' Null wird, was durch Flip-Flops Sn verbunden. " den Ausgang N = 0 des Detektors ZD angezeigt

Der Setzausgang des Flip-Fiops/·'., wird dazu ver- wird. Die den .V-Teil de- Befehls bilden.! /all. dn wendet, iiits Datenzeichen zu holen, dessen Adresse 3;i anfänglich im ν Register fespcichi. Ί v.wrde. ist e>r sich im Register A'ADDR befindet, und es in das Wahl-Operation-,ende, dei■ divch der 'Vnjnimmierc; Datenregister.·) /11 bringen. Hierzu i .1 de»· Ausgang entsprechend dei Anzahl der Zeichen, die hei dei des Flip-Flops /·", mit dem angegebenen Fin:.,mg des Ausführung des Befehls nach links zu übertrauer I jid-Gatters 24 verbunden, um eine Ubenrauim!¹ sind, festgelegt wird. Bei jeder ZeichenühcrtraüimL ■!er Adre-se mi Register .·!' A DDR durch das Oder 40 w;rd der Inhalt des Registers ,V" verptver! W'¹·!' < laiter 26. die Sammelleitung II, und di'S Oder-Gatter der Inhalt des Registers Λ" Null wird." errejt ile¹ 13 (F i g. i i in das Speichel-adresscnrecister MAR zu Steuermatrix-Eingang N — 0 die waagerechte Lei bewirken. Die ti- nn dem Speicher HSM über die tung 65 (F i g. 3). so daß ein Erbitte-nächsten-Befehl Leitung 10 zugefiihrte Adresse bewirkt dann, daß Signal über eine Leitung RM (Fig. 2) und du das adressierte Datenzeichen durch das Speicher- 45 Sammelleitung B₁ an die Umspcicher-Stcuercinhei register MR. die Sammelleitung B₄ und das Und- SCU (Fig. 1) übertragen wird. Dies bewirkt, dal. Gatter 27 (Fig. 2), das ebenfalls durch das Aus- dem Speicheradressenregister MA R die Adresse de; gangssignal /·"_Λ aufgetastet wurde, in das Daten- nächsten Befehls, der von der Anlage durchzuführer register A zu übertragen. Außerdem wird zusammen ist, zugeführt wird. Das Signal RNI wird außerden mit dem Datenzeichen ein zusätzliches Bit in das 50 über nicht dargestellte Leitungen Rückstelleingäneer Register/ übertragen, so daß dieses ein Ausgangs- derRegisterinderBefehlsausführungseinheitzugeführt signai DP liefert, das anzeigt, daß sich im Register.4 Die Befehlsausführungseinheit·der Fig. 2 und ;

ein Datenzeichen befindet. Damit ist der ersie Schritt vermag auch andere ähnliche Einzelbefehle auszu tvi der Ausführung des Befehl· 77.)/- durchgeführt. führen. Die in Fig. 3 dargestellte Steuermatrix is bei dem ein Datenzeichen entnommen und im 55 so aufgebaut, daß sie auch auf die Decodersigna): Register . 1 gespeichert wurde. TDSL und TSF zur Ausführung der Befehle »Daten

Der zweite Schritt bei der Ausführung des ßefchis übertragung durch Symbol links« und »Symbolüber 'IDL wird durch die zweite waagerechte Leitung 62 tragung zur Ausfüllung« anspricht. TDSL bedeute' der in Fig. 3 dargestellten Matrix bewirkt. Die dem daß Datenzeichen nach links übertragen werden, bi Befehl TDL entsprechenden Eingänge auf den senk- 60 ein Datenzeichen erreicht ist, das gleich dem Symbol «ech;e^ Leitungen, der I-Lingang vom Zähler zeichen im Teil N des Befehles ]~i. TSF bedeute! lind das Datenanwesenheitssignal DP vom Register /, daß ein angegebener Bereich im Speicher mit der lassen auf der Leitung 62 ein Ausgangssignal auf- Symbolzeichen im Teil N des Befehls ausgefüllt wird treten, das. wie angegeben, das Flip-Flop S_B setzt Die verschiedenen Schritte bei der Ausführung de lind das Flip-Flop F_A zurückstellt. Der Ausgang 65 einzelnen Befehle lassen sich an Hand der⁼ mi dies Flip-Flops 5" bewirkt den zweiten Schriti bei Sprechen bezeichneten Eingänge der Steuermatri: «ler Ausführung des Befehls, der darin besteht, daß in Fig. 3 und deren numerierter und selbsterklären die Daten im Register A in einen Platz des Spei- der Ausgänge ohne weiteres erkennen. Die vielei

F.inzelbefehle, die durch die in den F i g. 2 und 3 dargestellte Einheit ausgeführt werden können, sind so ähnlich, daß nur ein Minimum an für die einzelnen Befehle speziellen Steuereinrichtungen erforderlich ist.

In Fig. 4 und 5 ist eine andere Betehlsu'tsführungscinheit dargestellt, die die Befehle Und. Oder, Exklusives Oder und Vergleich durchzuführen erstattet. Wenn der Befehl in den Registern Op' A'ADDR, B'ADDR und N' (Fig. 4) ein Uud-Befehi itt. erregt ein Und-Ausgangssignal vom Decoder OD die l.ogikeinheit 42 und gelangt außerdem durch das Oder-Gatter 53 zu der in Fi g. 5 dargestellten Steuerffiatrix. Die erste waagerechte Leitung 81 dieser Steuirmatrix set/: Jas Flip-Flop/·', entspiechend dem Zustand der drei senkrechten Eingänge. Das Ausiiangssignal des Flip-Flops F, läßt das Gatter 24' in Fig. -l ansprechen, um das Zeichen aus dem Speicher HSM zu holen, dessen Adresse sich im Register A'ADDR befindet, und ■:- in das Datenregister A zu übertragen, im Ausgangssignal auf der /vVLiten waagerechten Leitung 82 der Steiior-BiatriN in F i g. ^ς setzt das Flip-Flop F_n. iirr ein Daten/eichen aus dem Speicher /75'.Vf zu holen und in das Register B zu übertragen. Die dritte waagerechte I.eituni! 83 der Steuermatrix bewirkt ein Setzen des Flip-Flops D₁₁. das seinerseits die Und-Catter 40. 41 auftastet, so daß die Daten/eichen in ilen Registern A und B zur Logikeinheit 42 gelungen, die durch ein mit >/And" bezeichnetes Fingang^.rrnai in Betrieb gesetzt ist. Das Ergebnis der durch die F-inh'ji! 42 durch-j-iuhrten logischen Verknüpfung i)Uii(i .vird über die Leitung 46 \n das Register A eingespeichert. Reim vierten Schritt, dem die vierte waaeerccht!' Leitung 84 der Matrix entsprich!, nc«;:';! lias Flip-H-ip S'. die t'^!b>. r-trr.-jiinu de«; im Rcaister .·! enthaltenen Resuhiiis über das Gatter 28 :n dem Speicher HSM Die Register A' und B' werden dann durch Siunale Iiut. erhöht und das Reiter V durch das Siiinal Decr erniedriut. und die besrhnebeiur Schritte werden wiederholt, bis der Inhalt des Registers Λ" zu Null geworden ist.

Wenn die Datenzeichen A und B verschieden sind, setzt anschließend das Ausgangssignal der Vergleicheinheit 45 einen der Flip-Flops 47, 48. während das Gleichheit-Flip-Flop 50 zurückgestellt wird. Die Ausgangssignale der Flip-Flops 47, 48, 50 werden nicht dargestellten An/eigeeinrichtungen oder anderen Verbrauchern in der Datenverarbeitungsanlage

ίο zugeführt

Bei der beispielsweise dargestellten Datenverarbeitungsanlage gemäß der Erfindung sind die vielen Bcfehlsausführungseinheiten einander sehr ähnlich. Alle Befehlsausführungseinheiten enthalten entsprechende Register und Kopplungsgatter /u den Sammelleitungen. Die Register in den einzelnen Befehlsausführungseinheiten enthalten viele Flip-Rops (bei dem vorliegenden Beispiel unacfihr 100), sie sind jedoch üblich aufgebaut und können wirtschaftlich in Chargen hergestellt werden. Die Steuermatrizen der verschiedenen Befehlsausführungseinhciten können einander im Aufbau sehr ähnlich sein und sich nur in den Verbindungspunkten, die die im speziellen durchzuführenden Funktionen bestimmen, unterscheiden. Die Steuerteile der vielen Befehlsausführungseinheiten, die von Einheit zu Einheit erheblich verschieden sind, bilden nur einen kleinen Teil und nicht wie bisher den Hauptteil der Anlage. Wegen der vielen Register, die vorhanden

jo sind, gibt es nur verhältnismüßig wenige und dabei einfache Steuerkreise. Die Organisation einer Datenverarbeitungsanlage gemäß der F.rfindung zeichnet sich also durch eine weitgehende Regelmäßigkeit der verwendeten Schaltkreise aus. so daß bei Verwendung \on in Massenfertigung hergestellten integrierten Schaltkreisen ein außergewöhnlich wirt schaftlicher Aufbau möglich ist. Dies ist der Fall auch wenn die Anlage insgesamt eine größere Anzah von Schaltkreisen enthält als eine vergleichbare be

ic kannte Aniasie.

Hierzu 2 Blatt Zeichnungen

Claims (8)

Patentansprüche:

1. Datenverarbeitungsanlage, in welcher von einer Befehlsausführungseinheit nur ein Teil der Befehle, andere Befehle dagegen von mindestens einer anderen Befehlsausführungseinheit verarbeitet werden und jede dieser Einheiten eine Anordnung zum Decodieren des Operationscodes eines von ihr empfangenen Befehls sowie ein Befehlsregister enthält, mit einem Direktzugriffsspeieher, aus dem gespeicherte Befehle und Daten in Abhängigkeit von angelegten Adressen gelesen werden, mit einer Anordnung zur Umspeicherung eines aus dem Speicher gelesenen Befehles, mit einem Decoder, der aus den Befehlen die jeweiüge Befehlsausführungseinhe-t ermittelt, dadurch gekennzeichnet, daß eine größere Anzahl als zwei Befehlsausführungseinheiten (IEU) vorhanden ist, von denen jede so spezialisiert ist, daß sie nur zur Durchführung der Be- »o fehle einer entsprechenden Befehlsgruppe aus einer Vielzahl von Befehlsgruppen in der Lage ist, in welche die Befehle mit ihren Operationscodes klassifiziert sind und welche jeweils ähnliche Befehle umfassen, und daß eine Sammellei-15 Sung (B,_,) zur Übertragung von Adressen von einem Ädressenregister (A'ADDR) der Befehlsausführungseinheiten (IEU) zu einem Speicheradressenregister (MAR) des Direktzugriffsspeichers (HSM) mit allen Befehlsausführungseinheiten (JEU) und einem Speicheradressenregi^'.er (MAR) des Direktzugriffsspeichers (HSM) unmittelbar verbindbar ist.

2. Datenverarbeitungsanlage nach Anspruch 1, dadurch gekennzeichnet, daß der Speicher (HSM) mit einem Speicheradressenregister (MAR) und einem Speicherregister (MR) versehen ist.

3. Datenverarbeitungsan'age nach Anspruch 1 oder 2, gekennzeichnet durch ein Befehlsregister (JR). das einen Operationscodeteil (Op) enthält. *o

4. Datenverarbeitungsanlage nach Anspruch 2 oder 3, gekennzeichnet durch eine Umspeicher-Steuereinhcit (5CL) die eine μ 'resse an das Speicheradressenregister (niAR) liefert und den adressierten Befehl vom Speicher (HSM) durch ♦§ das Speicherregister in das Befehlsregister (IR) überträgt.

5. Datenverarbeitungsanlage nach Anspruch 3, dadurch gekennzeichnet, d?R das Operationsregister (Op') und das Adressenregister (A'ADDR, B'ADDR) jeder Befehlsausführungseinheit durch entsprechende Ausgangssignale des Operationsgruppendecoders (OGD) gesteuert werden, um den Inhalt des Befehlsregisters (IR) aufzunehmen.

6. Datenverarbeitungsanlage nach Anspruch 5, dadurch gekennzeichnet, daß die einzelnen Befehlsausführungseinhei!sn(/ZTl'₁ bis IEU_e) außerdem ein Datenregister (A, B) und einen eigenen Operationsdecoder (OD) enthalten, der mit dem Operationsregister (Op') gekuppelt ist und den durch den Operationscode dz: Befehls bestimmten Einzelbefehl ermittelt.

7. Datenverarbeitungsanlage nach Anspruch 2, 3, 5 und 6, dadurch gekennzeichnet, daß das Befehlsregister (IR) mit den Operations- und Adressenregistern (Op', A'ADDR, B'ADDR) aller Befehisausführungseinheiten (IEU) durch Sammelleitungen (B₃) gekoppelt ist, daß das Speicheradressenregister (MAR) über Sammelleitungen mit den Adressenregistern (A ADDR₁ B'ADDR) aller Befehisausführungseinheiten gekoppelt ist und daß das Speicherregister (MR) über Sammelleitungen mit den Datenregistern aller Befehlsausführungseinheiten gekoppelt ist.

8. Datenverarbeitungsanlage nach Anspruch 2 und 6, gekennzeichnet durch eine auf die Ausgangssignale des eigenen Operationsdecoders (OD) ansprechende Anordnung zur Ausführung des entsprechenden Einzelbefehls durch

a) Übertragen des Inhalts des Adressenregisters (A'ADDR) in der Befehlsausführungseinheil (IEU) in das Speicheradressenregister (MAR) um Daten aus dem Speicher (HSM) abzufragen und sie durch das Speicherregister (AiA) in das Datenregister (A) einzuspeichern.

b) Verarbeitung der Daten und

c) Rückspeknerunj! des Resultats durch das Speicherregister (MR) an einen Platz des Speichers (HSM), dessen Adresse durch den Inhalt des Adressenregisters (B' ADDR) in der Befehlsausführungseinheit bestimmt ist.