DE1499193A1 - Datenverarbeitungsanlage - Google Patents
DatenverarbeitungsanlageInfo
- Publication number
- DE1499193A1 DE1499193A1 DE19651499193 DE1499193A DE1499193A1 DE 1499193 A1 DE1499193 A1 DE 1499193A1 DE 19651499193 DE19651499193 DE 19651499193 DE 1499193 A DE1499193 A DE 1499193A DE 1499193 A1 DE1499193 A1 DE 1499193A1
- Authority
- DE
- Germany
- Prior art keywords
- memory
- register
- address
- character
- characters
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30181—Instruction operation extension or modification
- G06F9/30185—Instruction operation extension or modification according to one or more bits in the instruction, e.g. prefix, sub-opcode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/04—Addressing variable-length words or parts of words
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
- G06F9/3016—Decoding the operand specifier, e.g. specifier format
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
Description
" Datenverarbeitungsanlage h
Die Erfindung bezieht sich auf eine Speicheradressen-Auswahl
schaltung für nach dem Baukastenprinzip aufgebaute elektronische Datenverarbeitungsanlagen und ist
auf die Erzielung größtmöglicher Wirtschaftlichkeit hinsichtlich Speicherkapazität und Rechenzeit gerichtet. Die
Entwicklungstendenz bei Datenverarbeitungsanlagen ist
gegenwärtig auf die sogenannte Einheitsbauweise gerichtet, bei der Baugruppen unterschiedlicher Größe und Arbeitsgeschwindigkeit zusammenarbeiten können und gegeneinander
austauschbar sind. Diese Bauweise ermöglicht es, zunächst nur diejenigen Einheiten aufzustellen und in Betrieb zu
setzen, die den anfänglichen Anforderungen eines bestimmte
Anwendungsgebietes Rechnung tragen, und diese Grundeinheiten
nachträglich durch weitere Baugruppen und -einheite zu ersetzen und so den hinzukommenden Aufgaben und Anforderungen
Rechnung zu tragen. EineMöglichkeit zur Veränderung
der Größe und Leistungsfähigkeit einer in Einheitsbauweise erstellten Datenverarbeitungsanlage besteht in de
Erweiterung des zugehörigen Hauptspeichers. Typische
Punktionen eines solchen Hauptspeichers sind die Speicheru
von Programmbefehlen und Daten, die den eingespeicherten
009811/108 6
Befehlen entsprechend verarbeitet werden. Damit die Datenverarbeitungsanlage die gespeicherten Programmbefehle
und Daten verarbeiten kann, muß sie die Speicherplätze des Hauptspeichers kennzeichnen und anwählen können.
Jeder Speicherplatz im Hauptspeicher ist einer Zahl oder
Adresse aus einer mit Null beginnenden und von der maximalen Speicherkapazität abhängigen Folge von Zahlen oder
Adressen zugeordnet,
Gegenwärtig werden Adressen-Auswahlschaltungen benutzt,
die in Abhängigkeit von einem Programmbefehl den Zugang zu dem durch das Adressenfeld des Programmbefehls gekennzeichneten
Speicherplatz herstellen. In diesem Sinne kann der Programmbefehl als aus zwei Teilen bestehend aufgefaßt
werden. Der erste Teil ist der Operationsanteil oder Code,
der die auszuführende Operation kennzeichnet, indem er den
Rechner über zugeordnete Steuerkreise zu deren Ausführung anweist. Der zweite Teil eines Programmbefehls ist das
Adressenfeld, welches die Adresse oder Adressen des oder der Operanden im Hauptspeicher kennzeichnet, die in der
durch den Operationsanteil gekennzeichneten Weise zu verarbeiten sind. Die Operation kann beispielsweise eine
arithmetische Operation der adressierten Operanden, also eine Multiplikation oder Division, enthalten oder sie kann
auch einen Bereitstellungsschritt aufweisen, durch den
ein Operand oder eine Information übertragen oder irgendwie
für eine folgende Operation vorbereitet wird.
Jeder ansteuerbare Speicherplatz enthält eine Anzahl von
Speicherkernen zur Speicherung von binären Informationen.
Die Gesamtzahl der Binärziffern pro Speicherplatz hängt
davon ab, ob die Maschine wort-orientiert ist (Wortmaschine)
oder zeichen-orientiert (Stellenmaschine), und außerdem
von der speziellen Art der praktischen Anwendung des
009811/1086 «AD OWQINAL
Adressierens für den Hauptspeicher.
Ein Programmbefehl kann aus einer Vielzahl von Teilbefehlen bestehen, die ihrerseits wieder aus einer Mehrzakl
von Binärziffern aufgebaut sind. Die meisten Rechner
arbeiten mit einer festen Anzahl solcher Teile in jedem
Befehlswort oder Datenfeld. Solche Maschinen sind Wortmaschinen und bei ihrer Auslegung-muß darauf geachtet
werden, daß die zur Verfügung stehende Befehlslänge oder "
das sogenannte Befehlsformat der größtmöglichen, zu erwartenden Binärzifferdarstellung Rechnung trägt. In diesem
Zusammenhang muß daran erinnert werden, daß die Arbeitszeit,
der Speicherraum und die zugehörigen Geräte immer dann nicht ausgenutzt werden, v:enn die Maschine nicht mit
voller Kapazität lauft. In einer Wortmaschine kann also
die Auswahl der Wortlänge im Hinblick auf eine möglichst wirkungsvolle Anpassung: der Programmbefehle zu einer
Beeinträchtigung des Wirkungsgrades hinsichtlich der Ver-"arbel'unp;
der Datenfelder .führen*
Die Anzahl der Binärzif: ern in einem Programmbefehl hängt
u.a. von der Anzahl der-Adressenfelder in jedem Befehl und vor. deren Größe ab. Bei der Zusammenstellung der unterschiedlichen
Programm·^ für die verschiedenen Arbeitsvorgänge
ti et en sich un-'cersehiedliche Korabinationen der
Anzahl und Größe' von Adressenfeidern an. In einer Wortmasehiiie
stimmen diese Kombinationen jedoch nicht immer mit der .Betriebs-wortlän^e der Anlage überein. Um di.e Anlage
möglichst flexibel zu gestalten, ist deshalb vorge^
schlagen worden, -Programmbefehle veränderbarer Länge zu verwende::, indem durch geeigneten Steuerschaltungen und
einen entsprechenden logischen Aufbau der Anlage die. Verarbeitung
solcher Frogrammbefehle unterschiedlicher Länge
ermöglicht v.-ird. Seim praktischen Betrieb solcher Anlagen
-,•«•erden üblicherweise- Sonderzeichen-Darstell-anger. -.-ahlvieise
zn EefehlS'rtorten unterschiedlicher Länge..zusammengesetzt.
009811/1086
Diese Anlagen werden deshalb als zeiGhen-orientiert oder
als Stellenmaschinen bezeichnet. Beim Betrieb einer Stel-
lenmaschine schreitet die Verarbeitung eines Befehls voran,
indem die Zeichen nacheinander aus den aufeinanderfolgenden Speicherplätzen herausgezogen werden, von denen
jeder ein oder mehrere Zeichen speichert. Allen Befehlen
gemeinsam ist ein Einzelzeichen-Befehlscode, der die auszuführende
Grundoperation kennzeichnet. Di.e meisten Befehle enthalten darüberhinaus zwei Adressenteile, die als
A-Adressenfeld und B-Adressenfeld bezeichnet werden sollen.
Die Information dieser Adressenfelder zeigt die Startadresse der im Hauptspeicher gespeicherten Operandenfelder
an. Die Information im Adressenfeld eines Befehls kann also
auf die Adresse des ersten Zeichens eines Operanden im Hauptspeicher hinweisen. Die übrigen Ziffern des Operanden
können in aufeinanderfolgenden, höherrangigen Speicherplätzen des Hauptspeichers gespeichert sein. Im Befehlsformat
kann ferner ein modifizierendes Zeichen, auch Variante
genannt, enthalten sein, die den Befehlscode des nachfolgenden Befehls oder der folgenden Befehle näher definiert
und hierdurch die fundamentale Definition erweitert. Entsprechend
verschlüsselte Binärzifferkombinationen können auch den Operanden zugeordnet sein, die auf den nachfolgenden
Speicherplätzen gespeichert sind. Durch diese Kombinationen wird angezeigt, daß die Ausspeicherphase
der vom Speieher gerade benötigten Programmbefehle beendet
ist.
Es ist zu erwähnen, daß bei der gegenwärtigen Ausbildung
von Stellenmaschinen die Veränderbarkeit der Wortlänge
die Veränderung der Länge eines Befehls in Übereinstimmung
mit der Art der durchzuführenden Operation gestattet. Dabei bleibt jedoch die Länge des Adressenfeldes innerhalb
des veränderbaren Formats konstant. Diese Anordnung legt der Adressierfähigkeit einer solchen Anlage bestimmte
0 0 9 811/10 8 6 ^ 0R1GmAL
1439193
Begrenzungen auf, wodurch die Erweitßrungsmöglichkeit^
hinsichtlich der Schaffung zusätzlicher Speicherplätze eingeschränkt wird. Aufgabe der Erfindung ist deshalb
die Schaffung einer Speicheradressen-Auswahlschaltung, die eine unterschiedliche Anzahl von Zeichen im Adressenfeld eines ausgewählten Programmbefehls verarbeiten kann.
Die neue Speicheradressen-Auswahlschaltung für Datenverarbeitungsanlagen
mit Programmspeichern ist gemäß
sie der Erfindung dadurch gekennzeichnet," daß/wani.wei.se mit
einer von m jeweils η Zeichen pro Adresse aufweisenden
Zeichen-Adressierarten arbeitet und ein bestimmter Speicherplatz in einem die Programmdaten enthaltenden Speicher
über ein Adressenregister ansteuerbar ist, welches von einer Steuerschaltung derart gesteuert wird, daß die Anlage nacheinander die Schritte eines Programmbefehles ausführt,
und daß der Steuerschaltung eine Vorrichtung zugeordnet
ist, die angibt, welche der n-Zeichen-Adressierarten
zur Durchführung eines bestimmten Programmbefehls angewandt wird.
Die Leistungsfähigkeit einer Anlage, die gemäß einer bevorzugten Ausführungsform der Erfindung wahlweise mit
einer aus zwei oder aus drei Zeichen bestehenden Adresse
arbeiten kann, hängt teilweise vom Aufbau der Adresse
ab, die vorzugsweise in einer direkten binärcodierten Zifferndarstellung wiedergegeben wird. Der wesentliche
Beitrag einer solchen direkten Binärcodierung liegt in
der Möglichkeit, mit zwei. Zeichen von je sechs Binärziffern
einen ganzen Speicherblock zu adressieren. Unter einem Speicherblock soll hierbei eine Vielzahl ansteuerbarer Speicherplätze angesehen werden, deren Anzahl den
möglichen Kombinationen der zwölf, die beiden Adressenzeichen
enthaltenden binärcodierten Ziffern entspricht.
009811/1086
Obwohl diese Zahl von Anlage zu Anlage In Abhängigkeit
von der Anzahl Binärziffern pro Zeichen verschieden sein kann, soll als bestimmtes Beispiel die Verwendung
von 12 ·= 4 096 ansteuerbarer Speicherplätze pro Block
hervorgeheben werden. Die Erweiterung durch Hinzuziehung zusätzlicher Speicherblöcke wird durch Hinzufügen
eines oder mehrerer Zeichen erleichtert, wobei die Datenbits einen bestimmten Speicherblock definieren.
Bei einer bevorzugten Ausführungsform der Erfindung ist
außerdem eine Vorrichtung vorgesehen, die das Einführen bestimmter Zeichen in auswählbare Stellungen des der
Speicheradressen-Auswahlschaltung zugeordneten Adressenregisters gestattet. Hierdurch unterscheidet sich die
neue Anlage grundsätzlich vom Stand der Technik, bei dem
die das Adressenfeld bildende Vielzahl von Zeichen als
vollständiges Adressenfeld in das der Speicheradressen-Auswahlschaltung zugeordnete Adressenregister eingegeben
werden. Diese Möglichkeit der Auswahlschaltung gemäß der Erfindung ist von besonderem Vorteil bei Verwendung eines
aus einer Vielzahl von Speicherblöcken bestehenden, erweiterten Speichers. Eine solche Anlage würde normalerweise
ein aus drei Zeichen bestehendes Adressenfeld benötigen, um einen Speicherplatz vollständig zu kennzeichnen. Mit der Anlage gemäß der Erfindung ist es jedoch möglich,
mit einer nur zwei Zeichen enthaltenden Adresse zu arbeiten, indem man ein oder mehrere Zeichen, die zuvor
in das der Speicheradressen-Auswahlschaltung zugeordnete
Adressenregister eingegeben wurden, darin zurückhält und auf diese Weise Speicherraum und Arbeitszeit
spart. . .
Die Fähigkeit wahlweise entweder mit einem 2-Zeichen-Adressiermodus
oder mit einem ^-Zeichen-Adressiermödus
0 0 9 811/10 8 6
H99193
oder allgemein.gesprochen mit einem n-Zeichen-Adressiermodus
zu arbeiten, hängt von der Art des Zusammenwirkens der Anlagajfceile ab. Für die Zwecke der Erfindung kennzeichnet
die Bezeichnung 2-, 3,- oder n-Zeichen-Adressiermodus die Fähigkeit, einen bestimmten Platz im Adressen-Speicher
durch Angabe von 2, 3 oder η Zeichen anzusteuern, obwohl diese 2, 3 oder η Zeichen für sich wegen der Größe
des Speichers nicht in der Lage sind, einen bestimmten
Speicherplatz vollständig zu definieren.
Im einzelnen wird eine Anlage gemäß der Erfindung einen
adressierbaren Hauptspeicher zur Aufnahme der binäreodierten
Daten und eine Vielzahl von an den Ausgang des Speichers angeschlossenen Registern aufweisen." Ein an den Eingang
des Hauptspeichers angeschlossenes Adressenregister steuert
in Überfeinstimmung mit der digitalen Darstellung eines
in das Hauptspeicher-Adressenregister eingegebenen Adressenfeldes einen bestimmten Speicherplatz im Hauptspeicher an.
Außerdem läßt eine Steuervorrichtung die Speicheradressen-Auswahlsehaltung
einen bestimmten Programmbefehl· durchlaufen. Die Steuervorrichtung enthält mehrere, jeweils eine
Vielzahl von Zeichen aufnehmende Speieherregister mit
einem Folgeregister und wenigstens einem A- und einem B-Operanden-Register.
Weiterhin wird dafür gesorgt, daß die Überführung einer
normalerweise im'Folgeregister der Steuervorrichtung gespeicherten
Digitaldarstellung ixt das Adressenregister
des Hauptspeichers ausgelöst wird. Nach der Überführung
in das Adressenregister des Hauptspeichers wird diese
Zifferndarstellung um einen Schritt vergrößert und in das
Folgeregister zurückgeführt. Die Information des durch die Zifferndarstellung im Hauptspeicher-Adressenregister
gekennzeichneten Hauptspeicherplatzes wird in ähnlicher Weise in das an den Hauptspeicher angeschlossene Ausgangs-
009811/1086
- BAD ORIGINAL
register überführt. Die anfangs aus dem Hauptspeicher
herausgegebene Information wird zur Definition der auszuführenden Operation benutzt, während andere Zeichen
in ähnlicher Weise in aufeinanderfolgenden Zyklen aus dem
Hauptspeicher herausgezogen und in die A- und die B-Operanden-Adressenregister
der Steuervorrichtung überführt werden, wo sie anschließend zum Ansteuern derjenigen Speicherplätze im Hauptspeicher dienen, welche die tatsächlichen
A- und B-Operanden-Informationen enthalten. Die Anzahl
der in dem A- und/B-Operanden-Adressenregister der Steuervorrichtung
zu speichernden Zeichen wird außerdem registriert.
Um das Adressieren des Hauptspeichers wahlweise nach einem 2- oder einem j-Zeichen-Adressiermodus vornehmen zu können,
kann eine Kippschaltung vorgesehen sein, die in Abhängigkeit von einem eine bestimmte Betriebsart kennzeichnenden
Programmbefehl in den einen oder anderen Schaltzustand überführt wird. Dementsprechend wird, während nachfolgende
Programmbefehle extrahiert .werden, der Zustand der Kippschaltung überprüft und auf diese Weise festge- .
stellt, welcher der beiden möglichen Signalflußwege benutzt
werden muß. Nachdem der Befehlscode eines Programmbefehls abgetrennt und der Befehl identifiziert wurde,
ist das nächste auszusondernde Zeichen das erste Zeichen des A-Adressenfeldes. Nachdem das erste oder obere Zeichen
des A-Adressenfeldes herausgezogen wurde, wird die voreingestellte Kippschaltung geprüft und, wenn sich herausstellt,
daß die Anlage nach dem 3-Zelchen-Adressiermodus
arbeitet, werden die mittlerer, und unteren Zeichen des
A-Adressenfeldes herausgeholt. Wenn jedocn durch die Überprüfung der Stellung der Kippschaltung festgestellt wird,
daß die Anlage im 2-Zeichen-Adressierfflodus arbeitet, so
wird das zweite oder mittlere Zeichen-des A-Adressenfeldes
vorbei geleitet, sodaß durch Äusspeichern des unteren Zeichens
009811/1086 MD ORKHtUl.
das Abtrennen des A-Ädressenfeldes beendet wird. In
ähnlicher Weise werden die aufeinanderfolgenden Zeichen
des B-Adressenfeldes herausgezogen und in das B-Operanden-Adressenregister
der Steuervorrichtung überführt. Mit dem Herausziehen des oder der zugehörigen Auswahlzeichen
(Varianten) wird die Extraktionsphase des gerade verarbeiteten
Programmbefehls abgeschlossen.
Weitere Merkmale der Erfindung ergeben sich aus den Unteransprüchen
und sollen im folgenden an Hand eines in den Zeichnungen dargestellten Ausführungsbeispiels erläutert
werden. Hierin zeigt
Figur 1 das Übersichts-Blockschaltbild einer Datenverarbeitungsanlage
gemäß der Erfindung' und Figur 2 die Darstellung der verschiedenen Signalflußwege
beim Herausziehen der Programmbefehle während aufeinanderfolgender Arbeitszyklen.
Figur 1 zeigt einen Teil einer elektronischen Datenverarbeitungsanlage
mit einer zentralen Recheneinheit, deren Hauptspeicher 11 beispielsviei.se einem Koinzidenz-Kernspeicher
mit mehreren Speicherebenen (^D-Speicher) enthält. Von einem
Steuerspeicher IJ besteht Zugang zum Hauptspeicher 11 über
ein vielstufiges Hauptspeicher-Adressenregister 15, welches di.e Adresse des im Hauptspeicher aufzusuchenden Speicherplatzes
enthält. Dem Adressenregister 15 ist ein Hilfsregister
IJ zugeordnet, welches kenntlich macht, ob der Inhalt des Hauptspeicher-Adressenregisters 15 um einen
Schritt vergrößert, verkleinert; oder unverändert in ein.
vorbestimmtes Feld des Steuerspeichers 13 überführt werden
soll. Die Informationen gelangen zu den Speicherplätzen des Hauptspeichers und verlassen diese entsprechend der
vom Register 15 gegebenen Adressierung über das zum Hauptspeicher
gehörige Register 19, welches außerdem eine den eingespeicherten Daten entsprechende Prüfinformation erzeugt und die Daten bei ihrer Ausspeicherung überprüft.
009Ö1T/IO86
BAOORiGlNAL
- ίο- -
Der Weg zum Herausnehmen der Information aus dem Speicher
führt über eine Gruppe von Leseverstärkern "21.
Der Steuerspeicher 13 besteht aus einer Vielzahl von
Speicherre^istern mit jeweils mehreren Stellen (2D-Register),
wobei jedes Register eine zur Durchführung der verschiedenen Programmbefehle gehörige Information speichert. In dieser
Beziehung werden alle Programmbefehle über den Steuerspeicher geführt, der die Auswahl, Auswertung und Durchführung in
der richtigen Reihenfolge, unterstützt. Bei der Ausübung seiner Punktionen koordiniert der Steuerspeicher IJ die
verschiedenen Vorgänge' der Datenauf nähme, der Umspeicherung
innerhalb der zentralen Recheneinheit und der Ausgabe der berechneten Daten an die verschiedenen peripheren Geräte.
Bei einer bevorzugten Ausführungsform der Erfindung umfaßt die Steuerspeicheranlage A- und B-Operanden-Adressenregister,
Folge- und Hilfsfolgeregister sowie laufende'
und Start-Adressenregister für jeden einer Vielzahl von
Lese-Schreibkanälen, über die der Hauptspeicher mit den peripheren Geräten verbunden ist. Die Mehrzahl der Speicherregister,
unter ihnen der Steuerspeicher 13, werden über
ein Steuerspeicher-Adressenregister 23 adressiert. Informationen
werden in den Steuerspeicher entweder vom Hilfsadressenregister 17 oder" als Ausgangssignal einer
Addiereinrichtung 25 über ein zum Steuerspeicher gehöriges,
lokales Register 27 übertragen. Außerdem kann der Steuerspeicher jede der in ihm gespeicherten Informationen über
zugehörige Leseverstärker 29 in das Hauptspeicher-Adressenregister 15 leiten.
Das zum Steuerspeicher gehörige lokale Register 27 und
die Leseverstärker 29 besitzen Speichermöglichkeiten für eine Vielzahl von Zeichen und außerdem die Fähigkeit,wahlweise
irgendwelche, den verschiedenen Speicherplätzen zufließende
Informationen durchzulassen oder zu sperren.
Ζ' 009811/1086 BAe
Die Bedeutung der selektiven Bearbeitung von Informationszeichen durch das Register 27 und die Leseverstärker 29
wird bei der Erläuterung der Arbeit einer bevorzugten
AusfUhrungsform'der Erfindung deutlich. Es muß jedoch erwähnt werden, daß gerade, wenn diese Register Informationenauf
Zeichenbasis aufnehmen, sie gleichermaßen auf Zeichenbasis
gelöscht werden, sodaß zuvor gespei cherte Informationen
zusammen mit neu aufgenommenen Informationen einen Programmbefehl vollständig definieren können.
Im folgenden sail auf die Addiervorrichtung in Figur 1
hingewiesen werden, die.sowohl binäre als auch dezimale
arithmetische Operationen durchführen kann. Zwei Operanden-Speicherregister
31 und 33 sind an den Eingang der Addiereinrichtung
25 angeschlossen und stellen eine Einrichtung zur Speicherung der A- und der B-Operanden-Daten während
der Verarbeitung der Programmbefehle dar. Die Information
gelangt vom lokalen Register 19 des Hauptspeichers in die
genannten Operanden-Register. Die in das Ä-Operanden-Register
3.* einfließende Information läuft über eine der drei Leitungen
in einer direkten Einer- oder Neuner-Komplementdarstellung
je nach Art der auszuführenden Operation. .
Die Addierverrichtung 25 enthält eine Ubertragvorrichtung
(carry function portion), die die wahlweise Kombination der aus entsprechenden Stufen des A- und des B-Operanden-Registers
J-I bzv.. 7."· stammenden Signale mit in den vier Stufen der
Baugruppe ~5 erzeugten Ubertragsignalen bewirkt. Diese
wahlweise Kombination von Signalen wird durch in dem Entschlußler
37 erzeugte Signal gesteuert, der den Befehlscode und die Varianten entschlüsselt und die Reihenfolge
der Arbeitsvorgänge während der Extraktionsphase jedes
Befehls bestimmt und außerdem feststellt, ob gerade eine logische oder eine arithmetische Operation durehgeführt
wird.
009811/1086
Die Ausgangssignale entsprechender Stufen der A- und B-Operanden-Register
31 und 33 werden in einem Summen-Register
39 mit Signalen aus der Ubertragvorrichtung 35 kombiniert.. Das Ausgangssignal des Summen-Registers 39
gelangt zu einem Summenentschlüßler 4l, wo das Signal
in eine dezimale Darstellung zurüekverwandelt wird, sofern die ursprüngliche Darstellung dezimal war; während für
binäre Operationen die ermittelte Darstellung an dem Entschlüßler unverändert vorbeigeleitet wird. Normalerweise
wird das Ausgangssignal des Summenentschlüßlers 4l zwecks anschließender Speicherung im Hauptspeicher 10 in
das diesem zugeordnete lokale Register 19 überführt. In einem Register 43 wird der Befehlscode und in einem Register
45 die Befehlscode-Modifikation oder Variante gespeichert.
Der Befehlscode gibt die aufgrund des Befehls auszuführende Grundoperation an, während die Befehlscode-Modifikation
oder Variante die durch den Befehlscode gegebene
Definition erweitert. Ferner ist ein besonderes Taktgeber-und-Zeitfolge-Register 47 vorgesehen, welches"
aktiviert wird, sobald die zentrale Recheneinheit einen Programmbefehl oder einen anderen Befehl verarbeitet. Das
Register 47 ist zusammen mit dem Befehlscode-Register kj>
und dem Modifizierungsregister 45 an den Entschlüßler 37
angeschlossen, der, wie bereits erwähnt, die Zeitfolge . der in der Addiervorrichtung 25 ablaufenden Vorgänge bestimmt.
An die Ausgänge der beiden Register 43 und 45
ist das Adressiermodus-Register 49 angeschlossen. Dessen
Aufgabe besteht darin, ein Signal zu speichern, welches angibt, ob im 3-Zeichen- oder im 2-Zeichen-Adressiermodus
gearbeitet wird. In seiner einfachsten Form besteht das
Adressiermodus-Register aus einer einfachen Kippschaltung, Jedoch kann durch einfaches Vergrößern der Speicherkapazität
mittels zusätzlicher Stufen angezeigt werden, in welcher von η möglichen Betriebsarten gearbeitet wird.
0 0 9 81 1/10 8 6 gM) original
Bei einer bevorzugten Ausfuhrungsform der Erfindung
erfolgt die Verarbeitung der Daten und Befehle auf
Zeichenbasis mit einem einzigen aus einer Mehrzahl von Binärziffern bestehenden Zeichen, welches in jedem Speicherzyklus
aus dem Hauptspeicher übertragen wird. Bei jeder programmierten Operation besteht der erste Schritt darin,
den als nächsten auszuführenden Befehl aus dem Speicher,
zu entnehmen. So werden mit fortschreitender Verarbeitung
des Befehls dessen Zeichen eines nach dem anderen aus den
aufeinanderfolgenden Speicherplätzen des Hauptspeichers herausgenommen und in die verschiedenen Befehlsregister
der zentralen Recheneinheit und des Steuerspeichers überführt.
Ein typischer Programmbefehl kann beispielsweise überhaupt nur ein Zeichen oder zehn oder mehr Zeichen enthalten.
Dies hängt von der Art des Befehls und vom Adressiermodus
ab.
Die Verarbeitung eines Befehls, der arithmetische oder
logische Operationen enthält, erfolgt in zwei Schritten; ztinächst werden nämlich die Befehlszeichen aus dem Hauptspeicher
herausgeholt und anschließend die durch die herausgeholten
Zeichen gekennzeichneten Daten verarbeitet. Nunmehr
soll auf Figur 2 Bezug genommen werden, die ein Signalflußdiagramm darstellt und die Speioherzyklen wiedergibt,
wie sie der Verarbeitung der verschiedenen Zeichen eines
. Programmbefehls während der Extraktionsphase zugeordnet sind. Die Extraktionsphase eines Programmbefehls beginnt
mit der Entnahme der Information eines durch das FoIgeregister
des Steuerspeichers 13 bestimmten Speicherplatzes
im Hauptspeicher und dessen Identifizierung als Befehlsc ode-Ze ic he η * viel ehe s im folgenden als V5 bezeichnet wird.
Hierauf folgt die Verarbeitung des Zeichens Al, wonach
festgestellt wird, ob die Anlage im 2-Zeichen- oder im jy-Zeichen-Adressiermodus arbeiten muß, Soll im 2-Zeichen-Adressiermodus
gearbeitet werden, so führt der Signalweg
am Zeichen h2 vorbei und beginnt sofort mit der Verarbeitung
009 81 1/1086
BAD ORlQiNAL
des Zeichens A3· Wird statt dessen im 3-Zeichen-Adressiermodus
gearbeitet, so setzt sich der Signalfluß über die
Zeichen A2 und A3 fort , worauf eine Überprüfung folgt,
ob ein direkter, indirekter oder Indexmodus vorliegt. Dementsprechend
schließt sich beim Indexmodus die Verarbeitung der Zeichen AIx, A2x und A3x an>
während bei indirektem Modus die Zeichen AId, A2d und A3d aufeinanderfolgen.
In ähnlicher Weise werden die Zeichen Bl, B2 und B3 entnommen und hinsichtlich der genannten Bedingungen überprüft
und der entsprechenden Operationsfolge unterworfen.
Die Ausspeicherphase wird durch Entnahme der Varianten-Signale Vl und V2 oder sonstiger zusätzlicher, den Befehlscode
modifizierender Zeichen abgeschlossen.
Nunmehr soll zur weiteren Erläuterung der während Jeder der zuvor genannten Zeitintervalle auftretenden Extraktionszyklen erneut auf Figur 1 Bezug genommen werden. Die Entnahme
der Befehlscode-Zeichen beginnt mit der Information,
die auf den Ziffernplätzen 1 bis 15 des Folgeregisters
des Steuerspeichers 13 anzutreffen ist und über entsprechende
Leseverstärker 29 in die zugehörigen Stufen des Hauptspeicher-Adressenregisters
15 überführt wird. Hierauf wird die im Hauptspeicher 11 befindliche Information durch
entsprechende Leseverstärker 21 in das dem Hauptspeicher zugeordnete lokale Register 19 übertragen. Nach dieser
Informationsübertragung wird die digitale Darstellung im
Hauptspeicher-Adressenregister 15 um einen Schritt vergrößert und in das Hilfsregister 17 übertragen. Anschließend
gelangt sie in das Folgeregister des Steuerspeichers 13
und identifiziert hierdurch den Speicherplatz im Hauptspeicher, von dem das folgende Zeichen des Programmbefehlß
abgenommen werden muß. ■ - .. .
009811/!086 »*°
Dieses folgende Zeichen, welches durch die zuvor um einen Schritt fortgeschaltete Darstellung im Folgeregister
des Steuerspeichers 13 gekennzeichnet ist, erweist sich im allgemeinen als das höherstellige Zeichen
des A-Operanden-Adressenfeldes. Nimmt man an, daß die
Verarbeitung in dem mit drei Zeichen pro Adresse arbeitenden
Adressiermodus erfolgt, so wird die digitale Darstellung
von den dem Steuerspeieher 13 zugeordneten
Leseverstärkerη 29 in das Adressenregister 15 des Hauptspeichers
übertragen und löst hierdurch die Entnahme der zum höherstelligen Zeichen des A-Qperanden gehörenden
Information aus dem Hauptspeieher aus. PIe in dem angesteuerten
Speicherplatz des Hauptspeichers 11 gespeicherte
Information wird über die Leseverstärker 21 des Hauptspeichers
11 in das zum Hauptspeicher gehörige lokale Register 19 umgeladen. Diese Information wird dann vorübergehend
im Varianten-Register 45 gespeichert, wobei die ersten drei Binärziffern anzeigen, ob die nachfolgende
Adressierung des laufenden Programmbefehls direkt, indirekt
oder indexiert ist. ■
Normalerweise keimzeichne! der Adre3sent,eil eines Befehls
die Adresse eines bestimmten Datenfeldes Jm Hauptspeicher.
Diese Art der Adressierung eines Datenfeldes wird als
direkte Adressierung bezeichnet* In manchen Fällen ist es
jedoch günstiger', den Speicherplatz einer anderen Adresse
anzugeben, die ihrerseits den Speicherplatz eines gewünschten Datenfeldes kennzeichnet. Diese Art der Adressier
ung wird als indirekte Adressierung bezeichnet. Bei der
dritten Art der Adressierung, der sogenannten Index-Adressierung, wird der Inhalt eines Index-Registers automatisch dem Adressenfeld eines Befehls hinzuaddiert. Die
auf dem adressierten Speicherplatz des Hauptspeichers gespeicherte Information wird außerdem im B-Operanden-Register
33 aufbewahrt, um während des nächsten Arbeitszyklus
009811/1086
in das dem Steuerspeicher IJ zugeordnete lokale Register
übertragen zu werden. Etwa gleichzeitig wird die zuvor im Hauptspeicher-Adressenregister 15 gespeicherte Information
um einen Schritt vergrößert und in das Polgeregister
des Steuerspeichers IJ zurückgeführt.
Nimmt man erneut das Signalschema gemäß Figur 2 zur Hand, so erkennt man, daß zu dieser Zeit das Adressiermodus-Register
49 abgetastet und festgestellt wird, ob die Adressierung im 2- oder im J-Zeichen-Modus erfolgt, d.h.
ob die während des Al-Zyklus aufgenommene Information
tatsächlich das höherstellige Zeichen der A-Operanden-Adresse oder dessen mittleres Zeichen ist. In Abhängigkeit
vom Ergebnis dieser überprüfung wird die im Augenblick im lokalen Register 27 des Steuerspeichers befindliche
Information so, wie sie ist, in die das mittlere Zeichen aufnehmenden Ziffernplätze des A-Adressenregisters des
Steuerspeichers IJ überführt. Die drei niedrigrangigen
Binärzeichen der Information, welche das höherrangige A-Operanden-Zeichen bilden, werden an die entsprechenden
Ziffernplätze des A-Adressenregisters geleitet. Würde die Verarbeitung nach dem 2-Zeichen-Adressiermodus erfolgen,
so würde der normalerweise dem Herausziehen des A2-Zeichens zugeordnete Speicherzyklus statt dessen der Extraktion
des AJ-Zeichens zugewiesen, wonach das hierauf folgende, zur Verfügung stehende Speicherzyklus-Intervall zum
Herausziehen des Bl-Operanden-Zeichens benutzt wird.
Wenn, wie hier vorausgesetzt wurde, die Operation im J*-Zeichen-Adressiermodus abläuft, so werden die Zeichen
A2 und AJ in aufeinanderfolgenden Subintervallen des Speicherzyklus herausgezogen, wonach die während des
Al-Zyklus in das Varianten-Register 45 übertragene Information
abgetastet und dabei festgestellt wird, ob die Verarbeitung direkt, indirekt oder irn Indexmodus erfolgt.
• .
009811/1086
Wird direkte Adressierung verwendet, so ist der folgende Arbeitszyklus der Herausziehung des Bl-Zeichens zugeordnet,
während bei indirekter Adressierung sich die Extraktion der Zeichen AId, A2d und A3d während der folgenden
Speicherzyklus-Subintervalle anschließt. Wird im Indexmodus gearbeitet, so werden während der entsprechenden
Zeitintervalle die AIx-, A2x- und A3x-Zeichen entnommen. Diese Betriebsart kann dadurch ausgeführt werden, daß den
modifizierten Adressen ein Code hinzugefügt wird, der angibt, welcher aus einer Vielzahl reservierter Speicherplätze im
Hauptspeicher 11 benutzt werden soll. In ähnlicher Weise legt eine indirekte Adresse das erste Zeichen eines eine
andere Adresse enthaltenden Feldes fest.
Ferner ist dafür gesorgt, daß entweder die den mittleren
Zeichenstellen der A-Operanden-Adresse oder die den unteren drei Binärziffern der höherstelligen A-Operanden-Adresse
entsprechende Information.auf die entsprechenden Ziffernplätze des A-Ädressenregisters des Steuerspeichers 13 überführt
werden, fintsprechend einer hier getroffenen Entscheidung
sind die darauffolgenden Betriebszyklen der Extraktion der Binärzifferdarstellung entsprechend dem mittleren
oder dem unteren A-Operandenadressen-Zeichen zugeordnet.
In beiden Fällen wird die Adresse des die zugehörige Information aufweisenden Speicherplatzes im Hauptspeicher vom
Folgeregister des Steuerspeichers 13 durch die zugeordneten
Leseverstärker 29 in das Hauptspeicher-Adressenregister umgeladen, wo nach der Adressierung des Hauptspeichers 11
die im Adressenregister gespeicherte Information um eine Stelle vergrößert und in das Folgeregister des Steuerspeichers
Ij5 zurückgeführt wird.
Bei der Verarbeitung eines Programmbefehls* dessen Aufbau
sowohl ein A- als auch ein B-Operanden-Adressenfeld aufweist;
Ö098iT/t088
werden die aufeinanderfolgenden Subintervalle des Speicherzyklus zum Herausziehen der B-Operanden-Adresse in ähnlicher
Weise ausgenutzt, wie dies zuvor an Hand von Figur 2 für die Extraktion der A-Operanden-Adressen erläutert wurde.
Im Anschluß an das Herausziehen der Operanden-Adressen werden die Varianten-Zeichen Vl und V2 verarbeitet, womit
die Extraktionsphase des Befehls abgeschlossen wird. PUr das Herausziehen der Varianten-Zeichen v/ird der um einen
Schritt erv/eiterte Inhalt der durch das Folgeregister des
Steuerspeichers 13 bestimmten Speicherplätze im Hauptspeicher
11 in das Varianten-Register 45 umgeladen. Ein wesentliches Merkmal der Erfindung ist die Möglichkeit, einen Befehl
zu verarbeiten, der eine unbeschränkte Anzahl von Varianten-Zeichen
aufweist. Die Anlage ist so ausgelegt, daß sie das zuletzt verarbeitete Varianten-Zeichen zurückhält. Diese
Merkmale sind für die Verarbeitung eines Programmbefehls von besonderer Bedeutung.
Wie bereits erwähnt, wird das Register 49 für die Adressierart
durch einen Programmbefehl eingestellt, dessen Format sich zu F/V ergibt. Unter Bezugnahme auf die Figuren 1 und
2 erkennt man, daß der Befehlscode oder das V3-Zeichen, wenn es aus dem Hauptspeicher herausgezogen wird, im Befehlscode-Register
43 gespeichert wird. Im besonderen wird der Inhalt des Folgeregisters des Steuerspeichers I3 über
die zugehörigen Leseverstärker 29 in das Adressenregister des Hauptspeichers umgeladen. Diese Information definiert
einen bestimmten Platz im Hauptspeicher, von wo die-fdaringespeicherte
Information über die zugeordneten Leseverstärker 21 in das lokale Register 19 des Hauptspeichers umgeladen^
und anschließend in das Befehlseode-Register 43 überführt
wird. Nachdem das Befehlscode-Zeichen aus dem Hauptspeieher
herausgezogen ist, wird der Inhalt des Adressenregisters des Hauptspeichers um eine Stelle weitergeschaltet und über
das dem Steuerspeieher zugeordnete lokale Register 27 in
das Folgeregister des Steuerspeiehers Tj>
eingespeichert.
BAD
U99193
Entsprechend dem oben erwähnten Aufbau des für die Änderung des Adressierungsmodus verantwortlichen Befehls
werden die A- und die B-Extraktionszyklen umgangen.
Wie man aus Figur 2 erkennt, 1st der nächste auf die
Abtrennung des Befehlscodes folgende Zyklus der Al-Zyklus,
der «führend der Extraktionsphase Jedes programmierten Befehls auftritt. Da jedoch bei der Verarbeitung des
A-Adressiermodus-Befehls die A- und B-Extraktionszyklen
umgangen werden, ist das nächste, bei der Verarbeitung
dieses Befehls herausgezogene Zeichen das Varianten-Zeichen. Dieses wird also aus dem Folgeregister während
des normalerweise mit Al bezeichneten Zyklus herausgenommen. Während dieses Zyklus wird die im Folgeregister
des Steuerspeichers 13 enthaltene Information in das
Adressenregister 15 des Hauptspeichers umgeladen und die
auf dem^derart adressierten Platz des Hauptspeichers 11
gespeicherte Information über die zugehörigen Leseverstärker
21 in das lokale Register 19 des Hauptspeichers Überführt, von wo sie in das Α-Operanden-Register 31 und
schließlich in das Varianten-Register 45 gelangt. Nach der
Verarbeitung des Varianten-Zeichens wird die Folge der Zyklen, wie Figur 2 zeigt, durch Wiedereinfügen in den
Hauptverkehrsweg fortgesetzt, und zwar auf der Ebene des V2-Zyklus.
Während der Verarbeitung innerhalb des V2-Zeitzyklus eines
die Betriebsart ändernden Befehls wird die Information im Folgeregister des SteuerSpeichers 13 vor ihrer Übertragung
in das Adressenregister des Hauptspeichers abgetastet, ob sie das charakteristische, dazugehörige Endzeichen
aufweist. Diese besondere Interpunktion wird als Wortmarke bezeichnet und kennzeichnet in diesem Falle,daß
das gegenwärtig im Folgeregister befindliche Zeichen tat-
009811/1086 bAD
sächlich der Befehlscode des nächsten Befehls ist. Hierdurch
wird festgestellt, daß die Extraktionsphase des gegenwärtigen Befehls abgeschlossen ist.
Die Phase, in der ein den Adressiermodus verändernder Befehl ausgeführt wird, schließt praktisch mit der Verarbeitung
eines Leerzyklus ab, während dem die im Folgeregister des Steuerspeichers IJ vorhandene Information in das Adressenregister
15 des Hauptspeichers umgeladen, anschließend um einen Schritt vergrößert und in das zum Steuerspeicher
gehörige lokale Register zurückgeführt wird. Dabei wird jedoch verhindert, daß die um eine Einheit vergrößerte
Information wieder im Folgecregister des Steuerspeiehers
aufgenommen wird. Da das Folgeregister des Steuerspeichers 13 nicht um eine Einheit weitergeschaltet wurde und da
es zuvor den Befehlscode des folgenden Befehls enthielt, bleibt die zur Verarbeitung des nachfolgenden Befehls gehörige
Information im Folgeregister,bis die Ausführungsphase des gerade in Verarbeitung befindlichen Befehls abgeschlossen
ist.
Während des Leerzyklus wird kein Versuch gemacht, Informationen aus dem Hauptspeicher zu entnehmen. Jedoch wird
bei einer Anlage, die entweder im 2- oder im J5-Zeichen-Adressiermodus
arbeitet,eine bestimmte Binärziffer des im Varianten-Register 45 gespeicherten Varianten-Zeichens
abjefühlt und das- Ergebnis zur Einstellung der Kippschaltung
des Registers 49 für den Adressiermodus verwendet. Während
der Verarbeitung eines folgenden Programmbefehls zeigt die zum Register 49 gehörige Kippschaltung an, ob das Programm
im c- cder im J-Zeiehen-Adressiermodus abgewickelt wird,
und hält diese Anzeige nach der Verarbeitung des Extraktionsteils und des Ausführunrsteils eines der. Adressiermodus
ändernden Befehls bei. Obv:ohl zuvor ei ι praktische Anwendung
der Erfindung hinsichtlich der Auswahl zwischen einem
c- oder i-Zeichen-Adressiermcdus geschildert ;.urce, ist es
009811/1086
BAD ORIGINAL
klar, daß die Ausdehnung dieses Prinzips auf eine 4-,. 5- oder η-Zeichen-Adressiertechnik durch Eingeben einer entsprechenden
Anzahl von Ziffernstellen in das Varianten-Zeichen und durch Einstellen bzw. Rückstellen entsprechender
Kippschaltungen ermöglicht werden kann.
Es wurde bereits erwähnt, daß ein charakteristisches Merkmal
der vorliegenden Erfindung die Fähigkeit ist, Informationen in den Steuerspeicher auf Zeichenbasis einzugeben
statt mit einem Adressenfeld vorgegebener konstanter Länge. Diese Eigenschaft ermöglicht die Anwendung der Technik
der unterschiedlichen Anzahl von Kennzeichen pro Adresse, wenn die Erfindung bei einem erweiterten Speicher angewandt
wird, d.h. bei einem Speicher, bei dem es nicht möglich ist, einen bestimmten Speicherplatz allein durch die verfügbaren
Binärziffern der beiden Zeichen der Adressierinformation vollständig zu kennzeichnen. In dieser Beziehung
hängt die den Binärzifferdarstellungen der A- und B-Adressen zukommende Interpretation davon ab, ob die Anlage
nach dem 2- oder dem 3-Zeichen-Adressiermodus arbeitet. Bei Anwendung des 2-Zeichen-Adressiermodus stellt die auf
die höher- und niederrangigen Zeichen einer Adresse ausgedehnte Interpretation die einer fortlaufend binärcodierten,
zwölf Binärziffern enthaltenden Zahl dar. Demgegenüber enthält das Adressenfeld mit drei Zeichen achtzehn Binärziffern,
von denen die fünfzehn unteren einen Platz im Hauptspeicher definieren, während die oberen drei die Art der Adressierung
kennzeichnen, d.h. ob direkt, indirekt oder indexiert adressiert wird. Die unteren fünfzehn Binärziffern können
weiterhin dahingehend ausgewertet werden, daß die oberen drei einen bestimmten Speicherblock kennzeichnen, während
die zwölf unteren einen bestimmten Speicherplatz kennzeichnen, der mit dem durch die zwölf Binärziffern des
P-Zelchon-Adressiermodus gekennzeichneten Platz übereinstimmt.
Im Rahmen der Erfindung soll ein Speicherblock als
0 0 9 811/10 8 6
-st-
-aa-
eine Vielzahl von Speicherplätzen angesehen werden, die durch eine aus zwölf Binärziffern bestehende,binärcodierte
Darstellung adressierbar sind.
Betrachtet wird nun die Verarbeitung einer Reihe von Befehlen, wobei alle Zeichen der Α-Operanden in einem
ersten Speicherblock und alle Zeichen der B-Operanden in
einem zweiten Speicherblock gespeichert sind. Durch Zuordnung eines bestimmten Speicherblocks zur Information
der A-Operanden-Adresse und eines zweiten Speieherblocks zur Information der B-Operanden-Adresse ist es möglich,
die Speicherplätze der A- und B-Operanden im Hauptspeicher
mit einem 2-Zeichen-Modus anzusteuern, obwohl die Verarbeitung mit einem erweiterten Speicher durchgeführt wird.
Zur Durchführung dieser Operation wird die Verarbeitung mit einem 3-Zeichen-Adressiermodus begonnen,und die Ziffernstellen
in den A- und B-Adressenregistern des Steuerspeichers
13, die den höherrangigen Zeichen der A- und B-Operanden
zugeordnet sind, werden mit Informationen aufgeladen, die den entsprechenden, dem A- und B-Operanden zugeordneten
Speicherblock kennzeichnen. Hiernach wird die den Adressiermodus umschaltende Kippschaltung derart urngesteuert, daß
die Anlage im 2-Zeichen-Adressiermodus weiterarbeitet. Bei
der Durchführung eines binären Additionsbefehls bestimmt die zuerst aus dem PGlgeregister des Steuerspeichers Ip
herausgezogene Information den Platz des mittleren Zeichens der A-Operanden-Adresse im Hauptspeicher. Diese Information
gelangt zusammen mit der A-Operanden-Adresse niedriger Ordnung in das A-Adressenregister des Steuerspeichers 1>.
Da die drei oberen Binärziffern des A-Adressenregisters, welche einen bestimmten Speicherblock kennzeichnen, bereits
eingespeichert sind, genügt die jetzt im A-Adressenregister befindliche Information zur vollständigen Definition des
Speicherplatzes im Hauptspeieher der den Α-Operanden enthält.
009811/1086
H99193
-Vh-
In ähnlicher Weise wird die die Adresse des B-Operanden
kennzeichnende Information aus dem Hauptspeicher entnommen
und in das B-Adressenregister des Steuerspeichers I5 überführt.
Dieses hat bereits in den oberen drei Binärzifferstellen die den zum B-Operanden zugehörigen, bestimmten
Speieherblock registriert. Die Durchführung des binären Additionsbefehls schreitet in Übereinstimmung mit der zuvor
erörterten Betriebsart voran, wobei die im A- und B-Adressenregister des Steuerspeichers Ij5 gespeicherte Information
zur Aufladung der zugehörigen A- und B-Operanden-Register Jl
und 3j5 dient. Anschließend wird in der Addiervorrichtung
das Ergebnis der binären Addition erzeugt und an denjenigen Platz des Hauptspeiehers zurückgeführt, der zuvor vom B-Operanden
eingenommen wurde. Auf diese Weise können die aufeinanderfolgenden Befehle der gerade zu verarbeitenden
Reihe unter Benutzung des t-Zeiehen-Adressiermodus verarbeitet'
werden, wodurch eine beträchtliche Ersparnis an Arbeitszeit erzielt wird, die pro Operation der für zwei
Speicherzyklen benötigten Zeit entspricht.
Ein weiteres typiseheo Merkmal der Datenverarbeitungsanlage
gemäß der Erfindung ist ihre Fähigkeit, Befehle mit einer unbeschränkten Anzahl von Varianten-Zeichen zu verarbeiten
und das zuletzt verarbeitete Varianten-Zeichen zurückzuhalten.
Diese Fähigkeit gestattet es dem Programmierer,
zwei Befehle Rücken ar üücken derart; anzuordnen, daß die
Information des einen ..ar Verarfceitune des anderen benutzt
werden kann. Insbesondere k'ann eine binäre Addition, an die
sich ein logischer Austauschberehl anschließt, das folgende
Befehlsformat haben: F/A/βΑ,Α- ' · · »V,
F V.
009811/1086
U99193-
-Vi-
Da das letzte Varianten-Zeicheη Vn im Varianten-Register
verbleibt, kann dieses Zeichen als Variante für den nachfolgenden Austauschbefehl verwendet werden. Nachdem die
Varianten-Zeichen des binären Additionsbefehles herausgezogen
wurden, werden sie im Varianten-Register gespeichert, sobald der Bei'ehlscode des logischen Austauschbefehles entnommen
ist. Vorausgesetzt, daß ein spezielles Interpunktionszeichen, nämlich eine V/ortmarke, mit dem auf den Operationscode des logischen Austauschbefehls folgenden Zeichen erscheint,
wird das zuvor gespeicherte Varianten-Zeichen als
zu diesem Befehl gehörig, interpretiert. Es ergibt sich also
eine Einsparung von fünf Speicherzyklus-Subintervallen beim
Arbeiten im 2-Zeichen-Modus und eine Ersparnis von sieben Speicherzyklus-Subintervallen bei Betrieb im >-Zeichen-Modus.
009811/1086
Claims (11)
1. Verfahren zur Speicheradressen-Auswahl für Datenverarbeitungsanlagen
mit Programmspeicher, d a>d u r ch gekennze i chne t, daß wahlweise mit einer
unterschiedliehen Anzahl von Zeichen pro Adresse gearbeitet wird und ein bestimmter Speicherplatz in einem
die Programmdaten enthaltenden Speicher über ein Adressenregister ansteuerbar ist, welches von einer Steueranordnung
derart gesteuert wird, daß die Anlage nacheinander die Schritte eines Programmbefehls ausführt und
daß der Steueranordnung eine Vorrichtung zugeordnet ist, die angibt, welche* der n-Zeichen-Adressierarten zur
Durchführung eines bestimmten Programmbefehls angewandt wird.
2. Anordnung zur Durchführung des Verfahrens'nach Anspruch
1, dadurch gekennzeichnet, daß die Anzeigevorrichtung für die Adressierart eine auf
verschiedene Schaltzustände einstellbare Speichervorrichtung enthält.
009811/1086 »AD ORIGINAL
Νβϋ3 Η '■·.'-., ■ ι - · -I-. V-J-.rjngsges. v.' '' "
H99193
- 35 -
3. Verfahren nach Anspruch 1 unter Verwendung einer.._,,...:..
Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß eine Abtastvorrichtung die Speichervorrichtung
derart einstellt, daß die Anzahl der in aufeinanderrolgende Plätze des Speicherregisters der
Steueranordnung einzugebenden Zeichen festgelegt wird.
4. Anordnung zur Durchführung des Verfahrens nach Anspruch
oder 3, dadurch gekennzeichnet, daß die Steueranordnung mehrere Speicherregister für
jeweils eine Vielzahl von Zeichen enthält.
5. Anordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß mehrere
Register an den Speicher angeschlossen sind.
6. Verfahren nach Anspruch 1 unter Verwendung einer Anordnung nach den Ansprüchen 2 und K, die wahlweise mit
zwei oder mit drei Zeichen pro Adresse arbeiten kann, dadurch gekennzeichnet, daß die
Informationen in digitaler Form von einem Speicher nacheinander
in ein zugehöriges Speicherregister der Steueranordnung umgeladen werden, wobei die Abtastvorrichtung
die Übertragung von zwei Zeichen vom Speicher in das angesteuerte Speicherregister bewirkt, sofern die Anlage
im 2-Zeichen-Adressiermodus arbeitet und sich die Speichervorrichtung in dem einen Schaltzustand befindet,
während drei Zeichen übertragen werden, wenn die Speichervorrichtung den anderen Schaltzustand einnimmt.
7. Verfahren nach Anspruch 6, d a d u r c h g e k e η η-z
e i chne t, daß nach der Übertragung einer vorgegebenen Anzahl von Zeichen in ein angesteuertes Speicherregister
der Steuervorrichtung eine Vorrichtung die
009811/1086 bad ORIGINAL
U99193
Übertragung des Inhalts des Speicherregisters in das
Adressenregister auslöst.
8« Anordnung nach Anspruch 2, dadurch gekenn
zei ehnet, daß die Speichervorrichtung
an den Ausgang wenigstens eines einer Vielzahl von Ausgangsregistern
angeschlossen ist, die ihrerseits an den Ausgang des Speichers angeschlossen sind.
9. Anordnung zur Durchführung des Verfahrens nach Anspruch 6 oder J, dadurch gekennzeichnet,
daß die Speicherregister der Steueranordnung ein Folgeregister
und wenigstens ein Operanden-Register enthalten.
10. Verfahren nach Anspruch 6 oder 7 unter Verwendung
einer Anordnung nach Anspruch 9, dad'ure h Gekennzeichnet,
daß ein bestimmter Platz im Speicher durch übertragung digitaler Informationen vom
Folgeregister in das Speicheradressen-Register ausgewählt wird, wonach diese Informationen um einen Eine-r-Schritt
vergrößert und in das FoIreregister zurückgeführt
werden, daß Zeichen selek/iv aus dem genannten Speicherplatz in eine vorgegebene Anzahl von Zeichensteilen
im Operanden-Adresseme; isuer übertrafen werden
und eine Vorrichtung anschließend die Übertragung des
Register!nhalts in das Speicheradressen-Register einleitet.
11. Anordnung zur Durchführung des Verfahrens nach Anspruch
10, dadurch g e k eη η ζ e i c h η e t, daß
die Steueranordnung ein zweites Öperanden-Adressenregister
enthält, das ebenfalls Informationen aus dem Speicher aufnimmt.
009811/1086
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US382891A US3331056A (en) | 1964-07-15 | 1964-07-15 | Variable width addressing arrangement |
Publications (3)
Publication Number | Publication Date |
---|---|
DE1499193A1 true DE1499193A1 (de) | 1970-03-12 |
DE1499193B2 DE1499193B2 (de) | 1973-08-16 |
DE1499193C3 DE1499193C3 (de) | 1974-03-14 |
Family
ID=23510845
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1499193A Expired DE1499193C3 (de) | 1964-07-15 | 1965-07-10 | Speicher-Adressierschaltung |
Country Status (11)
Country | Link |
---|---|
US (1) | US3331056A (de) |
AT (1) | AT261940B (de) |
BE (1) | BE666942A (de) |
CH (1) | CH448574A (de) |
DE (1) | DE1499193C3 (de) |
DK (1) | DK129814B (de) |
FI (1) | FI46100C (de) |
GB (1) | GB1115765A (de) |
NL (1) | NL156840B (de) |
NO (1) | NO119855B (de) |
SE (1) | SE341282B (de) |
Families Citing this family (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3425036A (en) * | 1966-03-25 | 1969-01-28 | Burroughs Corp | Digital computer having a generalized literal operation |
US3422405A (en) * | 1966-03-25 | 1969-01-14 | Burroughs Corp | Digital computer having an indirect field length operation |
US3462744A (en) * | 1966-09-28 | 1969-08-19 | Ibm | Execution unit with a common operand and resulting bussing system |
US3448436A (en) * | 1966-11-25 | 1969-06-03 | Bell Telephone Labor Inc | Associative match circuit for retrieving variable-length information listings |
US3521237A (en) * | 1967-05-11 | 1970-07-21 | Bell Telephone Labor Inc | High-speed data-directed information processing system |
US3530439A (en) * | 1968-07-22 | 1970-09-22 | Rca Corp | Computer memory address generator |
NL6815506A (de) * | 1968-10-31 | 1970-05-04 | ||
US3581287A (en) * | 1969-02-10 | 1971-05-25 | Sanders Associates Inc | Apparatus for altering computer memory by bit, byte or word |
US3593312A (en) * | 1969-11-14 | 1971-07-13 | Burroughs Corp | Data processor having operand tags to identify as single or double precision |
BE758811A (fr) * | 1969-11-28 | 1971-04-16 | Burroughs Corp | Systeme de traitement d'information ayant un emmagasinage sans structure pour traitements emboites |
BE758815A (fr) * | 1969-11-28 | 1971-04-16 | Burroughs Corp | Systeme de traitement d'information presentant des moyens pour la preparation dynamique d'adresses de memoire |
FR10582E (fr) * | 1970-06-29 | 1909-07-30 | Paul Alexis Victor Lerolle | Jeu de serrures avec passe-partout |
US3701108A (en) * | 1970-10-30 | 1972-10-24 | Ibm | Code processor for variable-length dependent codes |
US3701111A (en) * | 1971-02-08 | 1972-10-24 | Ibm | Method of and apparatus for decoding variable-length codes having length-indicating prefixes |
US3735355A (en) * | 1971-05-12 | 1973-05-22 | Burroughs Corp | Digital processor having variable length addressing |
US3739352A (en) * | 1971-06-28 | 1973-06-12 | Burroughs Corp | Variable word width processor control |
US3806877A (en) * | 1971-07-28 | 1974-04-23 | Allen Bradley Co | Programmable controller expansion circuit |
US3827027A (en) * | 1971-09-22 | 1974-07-30 | Texas Instruments Inc | Method and apparatus for producing variable formats from a digital memory |
US3828316A (en) * | 1973-05-30 | 1974-08-06 | Sperry Rand Corp | Character addressing in a word oriented computer system |
US4109310A (en) * | 1973-08-06 | 1978-08-22 | Xerox Corporation | Variable field length addressing system having data byte interchange |
US3883847A (en) * | 1974-03-28 | 1975-05-13 | Bell Telephone Labor Inc | Uniform decoding of minimum-redundancy codes |
US4037213A (en) * | 1976-04-23 | 1977-07-19 | International Business Machines Corporation | Data processor using a four section instruction format for control of multi-operation functions by a single instruction |
US4241397A (en) * | 1977-10-25 | 1980-12-23 | Digital Equipment Corporation | Central processor unit for executing instructions with a special operand specifier of indeterminate length |
US4206503A (en) * | 1978-01-10 | 1980-06-03 | Honeywell Information Systems Inc. | Multiple length address formation in a microprogrammed data processing system |
US4291370A (en) * | 1978-08-23 | 1981-09-22 | Westinghouse Electric Corp. | Core memory interface for coupling a processor to a memory having a differing word length |
US4240142A (en) * | 1978-12-29 | 1980-12-16 | Bell Telephone Laboratories, Incorporated | Data processing apparatus providing autoincrementing of memory pointer registers |
US4293907A (en) * | 1978-12-29 | 1981-10-06 | Bell Telephone Laboratories, Incorporated | Data processing apparatus having op-code extension register |
US4250545A (en) * | 1978-12-29 | 1981-02-10 | Bell Telephone Laboratories, Incorporated | Data processing apparatus providing autoloading of memory pointer registers |
USRE32493E (en) * | 1980-05-19 | 1987-09-01 | Hitachi, Ltd. | Data processing unit with pipelined operands |
CA1174370A (en) * | 1980-05-19 | 1984-09-11 | Hidekazu Matsumoto | Data processing unit with pipelined operands |
US4403284A (en) * | 1980-11-24 | 1983-09-06 | Texas Instruments Incorporated | Microprocessor which detects leading 1 bit of instruction to obtain microcode entry point address |
US4814978A (en) * | 1986-07-15 | 1989-03-21 | Dataflow Computer Corporation | Dataflow processing element, multiprocessor, and processes |
US5127104A (en) * | 1986-12-29 | 1992-06-30 | Dataflow Computer Corporation | Method and product involving translation and execution of programs by automatic partitioning and data structure allocation |
US5072372A (en) * | 1989-03-03 | 1991-12-10 | Sanders Associates | Indirect literal expansion for computer instruction sets |
US5168571A (en) * | 1990-01-24 | 1992-12-01 | International Business Machines Corporation | System for aligning bytes of variable multi-bytes length operand based on alu byte length and a number of unprocessed byte data |
JP3428741B2 (ja) * | 1994-02-14 | 2003-07-22 | 松下電器産業株式会社 | 演算装置とアドレス発生装置及びプログラム制御装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR1163267A (fr) * | 1956-12-12 | 1958-09-24 | Electronique & Automatisme Sa | Perfectionnements apportés aux calculatrices numériques |
US3200380A (en) * | 1961-02-16 | 1965-08-10 | Burroughs Corp | Data processing system |
US3275989A (en) * | 1961-10-02 | 1966-09-27 | Burroughs Corp | Control for digital computers |
US3223982A (en) * | 1962-04-06 | 1965-12-14 | Olivetti & Co Spa | Electronic computer with abbreviated addressing of data |
-
1964
- 1964-07-15 US US382891A patent/US3331056A/en not_active Expired - Lifetime
-
1965
- 1965-07-01 GB GB28010/65A patent/GB1115765A/en not_active Expired
- 1965-07-06 NO NO158829A patent/NO119855B/no unknown
- 1965-07-10 DE DE1499193A patent/DE1499193C3/de not_active Expired
- 1965-07-14 NL NL6509102.A patent/NL156840B/xx unknown
- 1965-07-14 SE SE09313/65A patent/SE341282B/xx unknown
- 1965-07-14 FI FI651682A patent/FI46100C/fi active
- 1965-07-15 BE BE666942D patent/BE666942A/xx unknown
- 1965-07-15 DK DK362665AA patent/DK129814B/da unknown
- 1965-07-15 AT AT649765A patent/AT261940B/de active
- 1965-07-15 CH CH993765A patent/CH448574A/fr unknown
Also Published As
Publication number | Publication date |
---|---|
DK129814B (da) | 1974-11-18 |
DE1499193C3 (de) | 1974-03-14 |
SE341282B (de) | 1971-12-20 |
FI46100C (fi) | 1972-12-11 |
FI46100B (de) | 1972-08-31 |
NL156840B (nl) | 1978-05-16 |
US3331056A (en) | 1967-07-11 |
DK129814C (de) | 1975-05-12 |
DE1499193B2 (de) | 1973-08-16 |
AT261940B (de) | 1968-05-27 |
NL6509102A (de) | 1966-01-17 |
BE666942A (de) | 1965-11-03 |
GB1115765A (en) | 1968-05-29 |
NO119855B (de) | 1970-07-13 |
CH448574A (fr) | 1967-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1499193A1 (de) | Datenverarbeitungsanlage | |
DE1901343C3 (de) | Datenverarbeitungsanlage zur Ausführung von Mateirenrechnungen | |
DE1928202B2 (de) | Einrichtung zur Erstellung statistischer Daten über den Operationsablauf programmgesteuerter Datenverarbeitungsanlagen | |
DE2055784A1 (de) | Datenverarbeitungssystem | |
DE1303416B (de) | ||
DE2145120A1 (de) | Digitales Datenverarbeitungsgerat | |
DE2545873A1 (de) | Zugriffsfolgesteuervorrichtung fuer eine speichereinheit | |
DE1275800B (de) | Steuerwerk fuer datenverarbeitende Maschinen | |
DE4334294C1 (de) | Prozessor für Zeichenketten variabler Länge | |
DE1200578B (de) | Datenverarbeitungssystem | |
DE2433436A1 (de) | Verfahren und anordnung zum mehrfachverzweigen des programms in einem digitalen computer | |
DE3013064C2 (de) | Schaltungsanordnung zur Übertragung von Bitgruppen zwischen einer von mehreren peripheren Einheiten und einem Pufferspeicher | |
DE1115488B (de) | Datenverarbeitungssystem | |
DE3501903A1 (de) | Im pipelinebetrieb arbeitende datenverarbeitungseinrichtung | |
DE1221037C2 (de) | Verfahren zur Speicherung hierarchisch geordneter Datenketten und Anordnung zur Durchfuehrung dieses Verfahrens | |
DE2403669B2 (de) | SpezialComputer | |
DE1449584A1 (de) | Anordnung zur UEbertragung von Daten einer Loch- oder Magnetkarte in eine Datenverarbeitungsanlage oder umgekehrt | |
DE1283895B (de) | Codeumsetzer zum Umsetzen eines beliebigen Eingangscode in einen beliebigen Ausgangscode | |
DE2735874C2 (de) | ||
DE2022921A1 (de) | Verarbeitungseinheit fuer Buchungsmaschinen | |
DE2419836A1 (de) | Verfahren zur durchfuehrung von unterprogramm-sprungbefehlen in datenverarbeitungsanlagen | |
DE1774866C3 (de) | Schaltung zur Bestimmung der Adresse einer in einem Speicher einer Datenverarbeitungsanlage enthaltenen, gesuchten Information | |
DE1774917A1 (de) | Elektronische Rechenanlage | |
DE1170004B (de) | Freistellen-Sucher | |
DE1774191C2 (de) | Datenverarbeitungsanlage |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
E77 | Valid patent as to the heymanns-index 1977 | ||
8339 | Ceased/non-payment of the annual fee |