-
Die Erfindung bezieht sich auf ein Übertragungssteuersystem
wie ein Übergabesystem
oder ein Steuerbereichnetzwerk, in dem jedes Übertragungsendgerät Datenpakete
mit unterschiedlichen Adressen empfangen kann, mit einer Adressengleichheit-Ermittlungseinrichtung,
um zu ermitteln, ob der in einem Datenpaket enthaltene Adressencode verfügbar ist.
-
Ferner bezieht sich die Erfindung
auf ein Übertragungssteuerverfahren
für die
Ermittlung, ob der in einem Datenpaket enthaltene Adressencode verfügbar ist.
-
31 ist
ein Blockschaltbild, das den Aufbau eines Übertragungssteuersystems nach
dem Stand der Technik zeigt. Das Übertragungssteuersystem enthält eine
hochintegrierte Übertragungssteuerschaltung 1 für die Ermittlung,
ob die Adresse in einem daran angelegten Datenpaket mit verfügbaren Adressen
von Datenpaketen übereinstimmt,
deren Übertragung
zugelassen ist, eine Zentraleinheit (CPU) 2 zum Steuern
der Übertragungssteuerschaltung 1 und
einen Speicher 3 zum Speichern des zu übertragenden Datenpaketes und
der verfügbaren Adressen
von Datenpaketen, deren Übertragung
zugelassen ist.
-
In 32 ist
ein Blockschaltbild dargestellt, welches ausführlich den Aufbau der Übertragungssteuerschaltung 1 nach 31 zeigt. Die Übertragungssteuerschaltung 1 enthält einen
Empfangsadressenspeicher 4 zur vorübergehenden Zwischenspeicherung
des Adressencodes in einem Datenpaket, eine Anzahl von Vergleichsadressenspeichern 5 zum
Speichern von verfügbaren
Adressen für
den Vergleich mit der in dem Empfangsadressenspeicher 4 gespeicherten
Adresse, eine Anzahl von logischen Schaltungen 9 für den jeweiligen
Vergleich der in dem Empfangsadressenspeicher 4 gespeicherten Adresse
mit einer der in einem der Vergleichsadressenspeicher 5 gespeicherten
verfügbaren
Adressen und ein ODER- Glied 13,
welches ein Adressengleichheitssignal abgibt, wenn irgendeine der
Vielzahl von logischen Schaltungen 9 eine Adressenübereinstimmung
erfaßt.
-
Wenn im Betrieb die Übertragungssteuerschaltung 1 ein
Datenpaket empfängt,
greift sie aus dem Datenpaket einen Adressencode heraus und speichert
den Adressencode in den Empfangsadressenspeicher 4 ein.
Andererseits sind in der Vielzahl von Vergleichsadressenspeichern 5 im
voraus die Adressen von Datenpaketen gespeichert, deren Übertragung
zugelassen ist. In einem Übertragungssystem,
in dem 2048 mögliche
Adressen vorliegen, von denen jede ein über die Übertragungsleitung zu sendendes
Datenpaket hat, werden dann, wenn nur 256 verschiedene Adressen
von diesem verfügbar sind,
256 Vergleichsadressenspeicher und 256 logische Schaltungen benötigt.
-
Wenn in dem Empfangsadressenspeicher 4 der
empfangene Adressencode zwischengespeichert ist, wird von jeder
der Vielzahl von logischen Schaltungen 9 die gespeicherte
Adresse mit einer der verfügbaren
Adressen verglichen und dann bestimmt, ob die gespeicherte Adresse
mit der verfügbaren
Adresse übereinstimmt.
Wenn irgendeine der Vielzahl von logischen Schaltungen 9 eine
Adressenübereinstimmung
erfaßt,
gibt das ODER-Glied 13 an die Zentraleinheit 2 ein
Adressengleichheitssignal ab. Andernfalls gibt das ODER-Glied 13 kein
Adressengleichheitssignal ab. Wenn die Zentraleinheit 2 aus
dem ODER-Glied 13 der Übertragungssteuerschaltung 1 das
Adressengleichheitssignal empfängt,
gibt die Zentraleinheit an der Übertragungssteuerschaltung 1 die
Weitergabe des Datenpaketes zu einer anderen Übertragungseinrichtung frei.
Wenn dagegen das ODER-Glied 13 kein Adressengleichheitssignal
abgibt, wird von der Zentraleinheit 2 die Weitergabe des
Datenpaketes gesperrt.
-
33 ist
ein Ablaufdiagramm, das einen Adressenvergleichsprozeß veranschaulicht,
der vollständig
durch die Zentraleinheit 2 gemäß einem festgelegten Programm
ausgeführt
wird. Mit einer Erhöhung
der Anzahl von verfügbaren
Adressen, die mit der in dem Empfangsadressenspeicher 4 zwischengespeicherten
Adresse zu ver gleichen sind, wird (gemäß der in 34 dargestellten Programmliste) das Ausmaß des Adressenvergleichsprozesses
größer, was
an der Zentraleinheit 2 durch den Adressenvergleichsprozeß eine stärkere Belastung
ergibt, welche andere Prozesse, wie den Empfang von Datenpaketen,
stört.
Die Anzahl von verfügbaren
Adressen, die mit der gespeicherten Adresse zu vergleichen sind, muß mit einem
großen
Spielraum eingeschränkt
werden.
-
Ein Problem bei dem dermaßen gestalteten Übertragungssteuersystem
nach dem Stand der Technik besteht darin, daß Vergleichsadressenspeicher
und logische Schaltungen in einer erforderlichen Anzahl vorgesehen
werden müssen,
welche der Anzahl von verfügbaren
Adressen entspricht, und daher dann, wenn die Anzahl verfügbarer Adressen
verhältnismäßig groß ist, von
denen jeweils eine ein jeweiliges Datenpaket haben kann, die Ausmaße der Übertragungssteuerschaltung 1 erhöht sind
und die Kosten der Übertragungssteuerschaltung
ansteigen.
-
Ein zweites Problem besteht darin,
daß bei der
Erfordernis, die Anzahl verfügbarer
Adressen zu ändern,
die Übertragungssteuerschaltung 1 dieser Erfordernis
nicht genügen
kann und daher keine andere Möglichkeit
besteht als die Auslegung der Übertragungssteuerschaltung 1 zu ändern.
-
Ein anderes Problem besteht darin,
daß die Arbeitsbelastung
der Zentraleinheit 2 durch den Adressenvergleichsprozeß proportional
zu einem Anstieg der Anzahl verfügbarer
Adressen größer wird,
welche mit der in dem Empfangsadressenspeicher zwischengespeicherten
Adresse zu vergleichen sind, und daher die Geschwindigkeit übermäßig verringert
ist, mit der die Zentraleinheit den Adressenvergleichsprozeß ausführen kann.
-
In der
EP-A-0 619 667 ist ein Verfahren zum Zugreifen
auf Adressmerkmale von Kommunikationsverbindungen beschrieben, wobei
die Adressmerkmale in Tabellen gespeichert sind. Die Suche nach
den in den Tabellen eingetragenen Adressen wird beschleunigt, indem
für den
gesamten Speicherbereich ein 2048 Bit breites Wort vorgesehen wird,
in dem die entsprechenden Bits an den Stellen für die gültigen Adressen gesetzt werden.
-
Des Weiteren sind aus der
US-A-5 663 922 ein
Verfahren und eine Vorrichtung zum Lesen eines Speichers bekannt,
wobei mit dem Dekodieren begonnen werden kann, bevor alle Adressbits
empfangen sind. Die verwendeten Speicher sind in Matrixform in Worten
organisiert, wobei auf jedes Wort an einer bestimmten Adresse zugegriffen
werden kann, die mit k Bits kodiert ist.
-
Ferner offenbart die
EP-A-0 703 584 ein Verfahren
zum Dekodieren von Adressen eines Niederspannungsspeichers.
-
Der Erfindung liegt die Aufgabe zugrunde, ein Übertragungssteuersystem
mit einer Adressengleichheit-Ermittlungseinrichtung
auszugestalten, das einen Adressvergleichvorgang mit hoher Geschwindigkeit
selbst dann durchführen
kann, wenn die Anzahl verfügbarer
Adressen verhältnismäßig groß ist, die
ein Datenpaket haben kann, dessen Übertragung erlaubt ist.
-
Diese Aufgabe wird erfindungsgemäß durch ein Übertragungssteuersystem
gemäß Patentanspruch
1 und ein Übertragungssteuerverfahren
gemäß Patentanspruch
2 gelöst.
-
Die Erfindung wird nachstehend unter
Bezugnahme auf die Zeichnung anhand von Ausführungsbeispielen näher erläutert.
-
1 ist
ein Blockschaltbild, das den Aufbau einer Adressengleichheit-Ermittlungseinrichtung
gemäß einem
ersten Ausführungsbeispiel
der Erfindung zeigt.
-
2 ist
eine Darstellung einer Adressenfiltertabelle, die in einem Adressenfilterspeicher
nach 1 gespeichert ist.
-
3 ist
eine Darstellung des Konzeptes der erfindungsgemässen Adressengleichheitsermittlung.
-
4 ist
ein Ablaufdiagramm, das ein Verfahren für die Ermittlung, ob ein zwischengespeicherter
Adressencode verfügbar
ist oder nicht, gemäß dem ersten
Ausführungsbeispiel
der Erfindung veranschaulicht.
-
5 ist
ein Blockschaltbild, das den Aufbau eines Übertragungssteuersystems gemäß einem zweiten
Ausführungsbeispiel
der Erfindung zeigt.
-
6 ist
ein Ablaufdiagramm, das die Funktion des Übertragungssteuersystems gemäß dem zweiten
Ausführungsbeispiel
der Erfindung veranschaulicht.
-
7 stellt
ein Programmprotokoll als Beispiel für das von einer (nicht dargestellten)
Zentraleinheit ausgeführte
Ausstat tungsprogramm zum Ausführen
des in 6 dargestellten
Prozesses dar.
-
8 ist
ein Blockschaltbild, das den Aufbau eines Übertragungssteuersystems gemäß einem dritten
Ausführungsbeispiel
der Erfindung zeigt.
-
9 ist
ein Ablaufdiagramm, das die Funktion des Übertragungssteuersystems gemäß dem dritten
Ausführungsbeispiel
der Erfindung veranschaulicht.
-
10 stellt
ein Programmprotokoll dar, welches ein Beispiel für das von
einer Zentraleinheit des Systems ausgeführte Ausstattungsprogramm für den in 9 dargestellten Prozeß veranschaulicht.
-
11 ist
ein Blockschaltbild, das den Aufbau eines Übertragungssteuersystems gemäß einem vierten
Ausführungsbeispiel
der Erfindung zeigt.
-
12 ist
ein Ablaufdiagramm, das die Funktion des Übertragungssteuersystems gemäß dem vierten
Ausführungsbeispiel
der Erfindung veranschaulicht.
-
13 stellt
ein Programmprotokoll dar, das ein Beispiel für das von einer Zentraleinheit
des Systems ausgeführte
Ausstattungsprogramm für
den in 12 dargestellten
Prozeß veranschaulicht.
-
14 ist
ein Blockschaltbild, das den Aufbau eines Übertragungssteuersystems gemäß einem fünften Ausführungsbeispiel
der Erfindung zeigt.
-
15 ist
ein Ablaufdiagramm, das die Funktion des Übertragungssteuersystems gemäß dem fünften Ausführungsbeispiel
der Erfindung veranschaulicht.
-
16 stellt
ein Programmprotokoll dar, das ein Beispiel für das von einer Zentraleinheit
des Systems ausgeführte
Ausstattungsprogramm für
den in 15 dargestellten
Prozeß veranschaulicht.
-
17 ist
ein Blockschaltbild, das den Aufbau eines Übertragungssteuersystems gemäß einem sechsten
Ausführungsbeispiel
der Erfindung zeigt.
-
18 ist
ein Ablaufdiagramm, das die Funktion des Übertragungssteuersystems gemäß dem sechsten
Ausführungsbeispiel
der Erfindung veranschaulicht.
-
19 stellt
ein Programmprotokoll dar, das ein Beispiel für das von einer Zentraleinheit
des Systems ausgeführte
Ausstattungsprogramm für
den in 18 dargestellten
Prozeß veranschaulicht.
-
20 ist
ein Blockschaltbild, das den Aufbau eines Übertragungssteuersystems gemäß einem siebenten
Ausführungsbeispiel
der Erfindung zeigt.
-
21 ist
ein Ablaufdiagramm, das die Funktion des Übertragungssteuersystems gemäß dem siebenten
Ausführungsbeispiel
der Erfindung veranschaulicht.
-
22 stellt
ein Programmprotokoll dar, das ein Beispiel für das von einer Zentraleinheit
des Systems ausgeführte
Ausstattungsprogramm für
den in 21 dargestellten
Prozeß veranschaulicht.
-
23 ist
ein Blockschaltbild, das den Aufbau eines Übertragungssteuersystems gemäß einem achten
Ausführungsbeispiel
der Erfindung zeigt.
-
24 ist
ein Ablaufdiagramm, das die Funktion des Übertragungssteuersystems gemäß dem achten
Ausführungsbeispiel
der Erfindung veranschaulicht.
-
25 stellt
ein Programmprotokoll dar, das ein Beispiel für das von einer Zentraleinheit
des Systems ausgeführte
Ausstattungsprogramm für
den in 24 dargestellten
Prozeß veranschaulicht.
-
26 ist
ein Blockschaltbild, das den Aufbau eines Übertragungssteuersystems gemäß einem neunten
Ausführungsbeispiel
der Erfindung zeigt.
-
27 ist
ein Ablaufdiagramm, das die Funktion des Übertragungssteuersystems gemäß dem neunten
Ausführungsbeispiel
der Erfindung veranschaulicht.
-
28 stellt
ein Programmprotokoll dar, das ein Beispiel für das von einer Zentraleinheit
des Systems ausgeführte
Ausstattungsprogramm für
den in 27 dargestellten
Prozeß veranschaulicht.
-
29 ist
ein Ablaufdiagramm, das die Funktion eines Übertragungssteuersystems gemäß einer
Abwandlungsform der Erfindung veranschaulicht.
-
30 stellt
ein Programmprotokoll dar, das ein Beispiel für das von einer Zentraleinheit
des Systems ausgeführte
Ausstattungsprogramm für
den in 29 dargestellten
Prozeß veranschaulicht.
-
31 ist
ein Blockschaltbild, das den Aufbau eines Übertragungssteuersystems nach
dem Stand der Technik zeigt.
-
32 ist
ein Blockschaltbild, das den Aufbau einer Übertragungssteuerschaltung
des Übertragungssteuersystems
nach 31 nach dem Stand der
Technik zeigt.
-
33 ist
ein Ablaufdiagramm, das die Funktion einer Zentraleinheit veranschaulicht,
die einen Adressenvergleichsprozeß gemäß einem Ausstattungsprogramm
ausführt.
-
34 stellt
ein Programmprotokoll dar, das ein Beispiel für das durch die Zentraleinheit
ausgeführte
Ausstattungsprogramm für
den in 33 dargestellten
Prozeß veranschaulicht.
-
In 1 ist
ein Blockschaltbild dargestellt, welches den Aufbau einer Adressengleichheit-Ermittlungseinrichtung
gemäß einem
ersten Ausführungsbeispiel
der Erfindung zeigt.
-
Die Adressengleichheit-Ermittlungseinrichtung
enthält
einen Empfangsadressenspeicher 21, der den Adressencode
in einem Datenpaket speichert, welches für eine Übertragungseinrichtung über eine Übertragungsleitung
bestimmt ist, und der dann aus dem gespeicherten Adressencode acht
werthöhere
Bits A10 bis A3 hoher Ordnung sowie die restlichen drei wertniedrigen
Bits A2 bis A0 niedriger Ordnung herausgreift. Bei dieser Beschreibung
ist angenommen, daß der
Adressencode eine Länge
von elf Bits hat, aber nicht hierauf eingeschränkt ist, und die Adresse daher
irgendeinen von 2048 möglichen
Werten haben kann. Die Adressengleichheit-Ermittlungseinrichtung
enthält
ferner einen Adressenfilterspeicher 22, in dem eine Adressenfiltertabelle
in Form einer Matrix aus 256 Zeilen und 8 Spalten mit (256 × 8) Elementen
gemäß 2 gespeichert ist, von denen jedes
ein 1-Bit-Datenwert zur Adressengleichheitsbestimmung für die Anzeige
ist, ob ein entsprechender Adressencode verfügbar ist oder nicht, und jedes durch
ein Paar aus einem ersten Index, der aus den acht Bits A10 bis A3
hoher Ordnung des entsprechenden Adressencodes gebildet ist, und
einem zweiten Index bezeichnet ist, der aus den restlichen Bits
A2 bis A0 niedriger Ordnung des entsprechenden Adressencodes gebildet
ist. Bei dem ersten Ausführungsbeispiel
gibt der erste Index die Matrixzeile an, in der das Element liegt,
und der zweite Index gibt die Matrixspalte an, in der das Element
liegt. Gemäß 2 hat der erste Index einen
Bereich von sedezimal 00H bis FFH und der zweite Index einen Bereich von
sedezimal 0H bis 7H. Nimmt man an, daß die Richtungen, in der die
Zeilen und die Spalten der Matrix verlaufen, jeweils die Richtungen
der y-Achse und der x-Achse sind, so kann angesetzt werden, daß der erste
Index die y-Koordinate des Elementes an gibt und der zweite Index
die x-Koordinate des Elementes angibt. Nachstehend wird die Folge
der acht Bits A10 bis A3 hoher Ordnung des gespeicherten Adressencodes
als y-Koordinate Ym der gespeicherten Adresse bezeichnet und die
Folge der drei Bits A2 bis A0 niedriger Ordnung des gespeicherten Adressencodes
wird als x-Koordinate Xn der gespeicherten Adresse bezeichnet.
-
Im Ansprechen auf die Folge der acht
Bits A10 bis A3 hoher Ordnung des gespeicherten Adressencodes aus
dem Empfangsadressenspeicher 21 gibt der Adressenfilterspeicher 22 eine
Reihe von acht verschiedenen 1-Bit-Datenwerten D0 bis D7 zur Adressengleichheitsbestimmung
ab, von denen jeder anzeigt, ob ein entsprechender Adressencode
verfügbar
ist oder nicht, welcher durch die Folge der acht Bits A10 bis A3
hoher Ordnung des gespeicherten Adressencodes festgesetzt ist. Die
Adressengleichheit-Ermittlungseinrichtung enthält ferner einen Multiplexer 23,
der die acht 1-Bit-Datenwerte D0 bis D7 aufnimmt, aufgrund der wertniedrigsten
drei Bits A2 bis A0 aus dem Empfangsadressenspeicher 21 im wesentlichen
die gespeicherte Adresse des Datenpaketes erkennt, dann die Reihe
der acht 1-Bit-Datenwerte D0 bis D7 nach einen 1-Bit-Datenwert zur Adressengleichheitsbestimmung
durchsucht, welcher der erkannten Adresse entspricht, und danach bestimmt,
ob der entsprechende 1-Bit-Datenwert anzeigt, daß die erkannte Adresse verfügbar ist
oder nicht. Falls der entsprechende 1-Bit-Datenwert anzeigt, daß die erkannte
Adresse verfügbar
ist, gibt der Multiplexer 23 ein Adressenübereinstimmungssignal ab.
-
4 ist
ein Ablaufdiagramm, welches ein Verfahren für die Ermittlung, ob ein zwischengespeicherter
Adressencode verfügbar
ist oder nicht, gemäß dem ersten
Ausführungsbeispiel
der Erfindung veranschaulicht. Wenn der Adressencode, der in einem
Datenpaket enthalten ist, welches über eine Übertragungsleitung für eine Übertragungseinrichtung
bestimmt ist, in dem Empfangsadressenspeicher 21 vorübergehend
gespeichert ist, werden von diesem in einem Schritt ST11 die acht
werthöheren Bits
A10 bis A3 und die restlichen wertniedrigen drei Bits A2 bis A0
aus dem gespeicherten Adressencode herausgegriffen. Der Empfangsadressen speicher 21 gibt
daraufhin an den Adressenfilterspeicher 22 die Reihe der
acht Bits A10 bis A3 hoher Ordnung, nämlich die y-Koordinate Ym der gespeicherten Adresse und
an den Multiplexer 23 die Reihe der drei Bits A2 bis A0
niedriger Ordnung, nämlich
die x-Koordinate Xn der gespeicherten Adresse ab.
-
Wenn dann in einem Schritt ST12 aus
dem Empfangsadressenspeicher 21 der Adressenfilterspeicher 22 die
werthöheren
acht Bits A10 bis A3 der gespeicherten Adresse aufnimmt, gibt dieser
Speicher eine Reihe von acht 1-Bit-Datenwerten D0 bis D7 ab, die
jeweils anzeigen, ob eine entsprechende Adresse verfügbar ist
oder nicht, welche durch die werthöheren acht Bits A10 bis A3
bestimmt ist. Wenn beispielsweise die Reihe der acht Bits A10 bis
A3 hoher Ordnung der gespeicherten Adresse sedezimal 00H ist, gibt
der Adressenfilterspeicher 22 als Reihe von acht 1-Bit-Datenwerten D0 bis
D7 zur Adressengleichheitsbestimmung einen digitalen 8-Bit-Wert 00001000
gemäß der untersten
Zeile der in 2 dargestellten
Matrix ab. Wenn ein 1-Bit-Datenwert für die Adressengleichheitsbestimmung „1" ist, zeigt dies an,
daß eine
entsprechende Adresse verfügbar
ist. Wenn ein 1-Bit-Datenwert für
die Adressengleichheitsbestimmung „0" ist, zeigt dies an, daß eine entsprechende
Adresse nicht verfügbar
ist. Das in 2 dargestellte
Beispiel für
die Matrix zeigt, daß einige Adressen
sedezimal 004H, sedezimal 010H und so weiter verfügbar sind.
-
Wenn der Multiplexer 23 aus
dem Adressenfilterspeicher 22 die acht verschiedenen 1-Bit-Datenwerte
D0 bis D7 für
die Adressengleichheitsbestimmung aufnimmt, erkennt der Multiplexer
in einem Schritt ST13 im wesentlichen die gespeicherte Adresse des
Datenpaketes aufgrund der wertniedrigen drei Bits A2 bis A0 der
gespeicherten Adresse aus dem Empfangsadressenspeicher 21 mit
deren x- und y-Koordinate (Xn, Ym) gemäß der Darstellung in 3. Im weiteren durchsucht
der Multiplexer 23 die Reihe der acht 1-Bit-Datenwerte
D0 bis D7 für
die Adressengleichheitsbestimmung nach einem 1-Bit-Datenwert, welcher
dem Satz aus der x-Koordinate
Xn und der y-Koordinate Ym entspricht, und bestimmt dann in einem
Schritt ST14, ob der entsprechende 1-Bit-Datenwert anzeigt, daß die erkannte Adresse
verfügbar
ist oder nicht. Nur dann, wenn der entsprechende 1-Bit-Datenwert
anzeigt, daß die
erkannte Adresse verfügbar
ist, gibt der Multiplexer 23 in einem Schritt ST15 ein
Adressenübereinstimmungssignal
ab.
-
Wenn beispielsweise die Reihe der
acht Bits A10 bis A3 hoher Ordnung der gespeicherten Adresse sedezimal
00H ist und der Adressenfilterspeicher 22 als Reihe der
acht verschiedenen 1-Bit-Datenwerte
D0 bis D7 für
die Adressengleichheitsbestimmung einen digitalen 8-Bit-Wert 00001000
abgibt, gibt dann, wenn die Reihe der drei Bits A2 bis A0 sedezimal
4H ist, der Multiplexer 23 zur Anzeige der Verfügbarkeit
der gespeicherten Adresse des Datenpaketes das Adressenübereinstimmungssignal
ab, weil der der sedezimalen x-Koordinate 4H entsprechende 1-Bit-Datenwert
D4 für
die Adressengleichheitsbestimmung „1" ist. Andernfalls, nämlich dann, wenn die Reihe
der wertniedrigen drei Bits A2 bis A0 der gespeicherten Adresse
von sedezimal 4H verschieden ist, gibt der Multiplexer 23 kein
Adressenübereinstimmungssignal
ab, weil der der sedezimalen x-Koordinate 4H entsprechende 1-Bit-Datenwert
für die Adressengleichheitsbestimmung „0" ist.
-
Gemäß der vorangehenden Erläuterung kann
der Multiplexer 23 in Zusammenwirkung mit dem Adressenfilterspeicher 22 bestimmen,
ob ein 1-Bit-Datenwert für
die Adressengleichheitsbestimmung, der ein Element der in dem Adressenfilterspeicher 22 gespeicherten
Matrix ist und der durch die Reihe der werthöheren acht Bits A10 bis A3
sowie die Reihe der wertniedrigen drei Bits A2 bis A0 der in dem
Empfangsadressenspeicher 21 gespeicherten Adresse bezeichnet
ist, die Anzeige ergibt, daß die gespeicherte
Adresse verfügbar
ist, und der Multiplexer 23 gibt nur dann ein Adressenübereinstimmungssignal
ab, wenn der festgestellte 1-Bit-Datenwert
für die
Adressengleichheitsbestimmung anzeigt, daß die gespeicherte Adresse
verfügbar
ist. Daher kann ohne Verwendung einer Vielzahl von Adressenzwischenspeichern
und einer Vielzahl von logischen Schaltungen, die bei einer Vielzahl
von Datenpaketen erforderlich sind, welche übertragen werden können, durch
die Adressengleichheit-Ermittlungseinrichtung gemäß dem ersten
Ausführungsbeispiel
bestimmt werden, ob eine gespeicherte Adresse verfügbar ist
oder nicht. Somit kann das Ausmaß der Schal tungsanordnung selbst
dann verringert werden, wenn eine Vielzahl von für die Übertragung zugelassenen Datenpaketen
vorliegt. Darüber
hinaus kann mit der Adressengleichheit-Ermittlungseinrichtung gemäß dem ersten
Ausführungsbeispiel
der Adressengleichheit-Bestimmungsprozeß mit hoher Geschwindigkeit
ausgeführt
werden, da allein durch einen einzigen Prozeß zum Suchen nach einem der gespeicherten
Adresse entsprechenden 1-Bit-Datenwert
für die
Adressengleichheitsbestimmung festgestellt werden kann, ob die gespeicherte
Adresse verfügbar
ist oder nicht.
-
Als nächstes ist in 5 ein Blockschaltbild dargestellt, welches
den Aufbau eines Übertragungssteuersystems
gemäß einem
zweiten Ausführungsbeispiel
der Erfindung zeigt. In 5 sind
mit den gleichen Bezugszeichen wie in 1 die
gleichen Komponenten wie bei dem ersten Ausführungsbeispiel bezeichnet und
es ist daher nachstehend die Beschreibung dieser Komponenten weggelassen. Das Übertragungssteuersystem
enthält
eine hochintegrierte Übertragungssteuerschaltung 31,
in die eine Übertragungsprotokoll-Steuereinheit 32,
eine Adressengleichheit-Ermittlungseinrichtung 35 und
eine Vielzahl von Empfangspuffern 34 integriert sind. Die Übertragungsprotokoll-Steuereinheit 32 kann
ein Datenpaket, welches für
eine andere Übertragungssteuerschaltung
oder dergleichen bestimmt ist, an einen der Empfangspuffer 34 sowie
auch einen Adressencode in dem Datenpaket an den Empfangsadressenspeicher 21 der
Adressengleichheit-Ermittlungseinrichtung 35 abgeben.
Die Adressengleichheit-Ermittlungseinrichtung 35 enthält einen
Ausgabepuffer 33 für
das vorübergehende
Speichern von Informationen, die anzeigen, daß daran ein Adressenübereinstimmungssignal
angelegt wurde, welches dem Adressencode entspricht, der in dem
Empfangsadressenspeicher 21 gespeichert ist. Wenn eine
(nicht dargestellte) Zentraleinheit den Inhalt des Ausgabepuffers 33 der
Adressengleichheit-Ermittlungseinrichtung 35 ausliest,
kann der Empfangspuffer das Datenpaket, welches durch die Übertragungsprotokoll-Steuereinheit 32 in
diesen übertragen
wurde, entsprechend den Weisungen aus der Zentraleinheit zu einer
anderen Übertragungsschaltung
oder dergleichen weitergeben.
-
In 6 ist
ein Ablaufdiagramm dargestellt, das die Funktion des Übertragungssteuersystems gemäß dem zweiten
Ausführungsbeispiel
der Erfindung veranschaulicht. Wenn die Übertragungsprotokoll-Steuereinheit 32 einen
Adressencode in einem Datenpaket, das für eine andere Übertragungssteuerschaltung
oder dergleichen bestimmt ist, zu dem Empfangsadressenspeicher 21 der
Adressengleichheit-Ermittlungseinrichtung 35 sowie auch
das Datenpaket zu dem Empfangspuffer 34 überträgt, werden
von der Adressengleichheit-Ermittlungseinrichtung 35 mittels
des Empfangsadressenspeichers 21 die acht Bits A10 bis
A3 hoher Ordnung und die restlichen drei Bits A2 bis A0 niedriger
Ordnung aus dem gespeicherten Adressencode herausgegriffen und es wird
dadurch, daß wie
bei der Adressengleichheit-Ermittlungseinrichtung gemäß dem ersten
Ausführungsbeispiel
des Adressenfilterspeichers 22 und des Multiplexers 23 festgestellt
wird, ob ein durch die x- und
y-Koordinaten (Xn, Ym) der gespeicherten Adresse festgelegter 1-Bit-Datenwert
für die
Adressengleichheitsbestimmung „1" ist oder nicht,
ermittelt, ob der gespeicherte Adressencode des Datenpaketes verfügbar ist
oder nicht. Der Multiplexer 23 gibt an den Ausgabepuffer 33 das
Adressenübereinstimmungssignal
nur dann ab, wenn der gespeicherte Adressencode des Datenpaketes
verfügbar
ist. In dem Ablaufdiagramm in 6 ist
die durch die Adressengleichheit-Ermittlungseinrichtung 35 ausgeführte Ermittlungsprozedur
weggelassen, da diese in 4 dargestellt
ist.
-
Von der nicht dargestellten Zentraleinheit wird
in einem Schritt ST21 der Inhalt des Ausgabepuffers 33 ausgelesen
und dann in Schritten ST22 und ST23 das in einem der Vielzahl von
Empfangspuffern 34 gespeicherte Datenpaket zu einer anderen Übertragungssteuerschaltung
oder dergleichen weitergegeben, falls der Inhalt anzeigt, daß von dem Multiplexer 23 ein
dem gespeicherten Adressencode entsprechendes Adressenübereinstimmungssignal abgegeben
wurde. Andernfalls, nämlich
dann, wenn in dem Ausgabepuffer 33 nicht die Information
gespeichert ist, die anzeigt, daß von dem Multiplexer 23 ein
Adressenübereinstimmungssignal
abgegeben wurde, wird von der Zentraleinheit an der Übertragungssteuerschaltung 31 die
Aufgabe des in einem Empfangspuffer 34 gespeicherten Datenpaketes ohne
Weitergabe des Datenpaketes gefordert.
-
Als nächstes ist in 7 ein Programmprotokoll dargestellt,
welches ein Beispiel für
das von der Zentraleinheit ausgeführte Ausstattungsprogramm zum
Durchführen
des in 6 dargestellten
Weitergabeprozesses veranschaulicht. Wie aus 7 zu ersehen ist, ist der von der Zentraleinheit
ausgeführte Weitergabeprozeß im Vergleich
zu dem in 33 und 34 dargestellten herkömmlichen
Weitergabeprozeß außerordentlich
vereinfacht. Dementsprechend kann die Belastung der Zentraleinheit
durch den Weitergabeprozeß verringert
werden.
-
Gemäß der vorangehenden Erläuterung kann
die hochintegrierte Übertragungssteuerschaltung 31 gemäß dem zweiten
Ausführungsbeispiel nach
einem 1-Bit-Datenwert zur Adressengleichheitsbestimmung suchen,
der ein Element der in dem Adressenfilterspeicher 22 gespeicherten
Matrix ist und der durch die Bits A10 bis A3 hoher Ordnung sowie
die Bits A2 bis A0 niedriger Ordnung bestimmt ist, welche aus einem
in dem Empfangsadressenspeicher 21 zwischengespeicherten
Adressencode herausgegriffen sind, und mittels der Adressengleichheit-Ermittlungseinrichtung 35 feststellen,
ob der 1-Bit-Datenwert für
die Adressengleichheitsermittlung anzeigt, daß die gespeicherte Adresse
verfügbar
ist. Daher kann von der Übertragungssteuerschaltung 31 gemäß dem zweiten
Ausführungsbeispiel
ohne Verwendung einer Vielzahl von Adressenspeichern und einer Vielzahl
von logischen Schaltungen, die bei einer Vielzahl von für die Weitergabe
zugelassenen Datenpaketen erforderlich sind, die Feststellung getroffen
werden, ob die gespeicherte Adresse verfügbar ist oder nicht. Somit
kann das Ausmaß der
Schaltungsanordnung selbst dann verringert werden, wenn eine Vielzahl
von Datenpaketen vorliegt, welche weitergegeben werden können. Darüber hinaus
kann von der Übertragungssteuerschaltung 31 gemäß dem zweiten
Ausführungsbeispiel
der Prozeß zum
Ermitteln der Adressenübereinstimmung mit
hoher Geschwindigkeit ausgeführt
werden, da durch nur einen einzigen Prozeß zum Suchen eines der gespeicherten
Adresse entsprechenden 1-Bit-Datenwertes für die Bestimmung der Adressengleichheit festgestellt
werden kann, ob eine gespeicherte Adresse verfügbar ist oder nicht.
-
Da außerdem in der hochintegrierten Übertragungssteuerschaltung 31 die Übertragungsprotokoll-Steuereinheit 32,
die Adressengleichheit-Ermittlungseinrichtung 35 und die
Vielzahl der Empfangspuffer 34 integriert sind, kann der
Aufbau des Übertragungssteuersystems
vereinfacht werden.
-
In 8 ist
ein Blockschaltbild dargestellt, das den Aufbau eines Übertragungssteuersystems gemäß einem
dritten Ausführungsbeispiel
der Erfindung zeigt. In 8 bezeichnen
die gleichen Bezugszeichen wie in 5 die
gleichen Komponenten wie bei dem zweiten Ausführungsbeispiel und es ist daher
nachstehend die Beschreibung dieser Komponenten weggelassen. Das Übertragungssteuersystem
gemäß dem dritten
Ausführungsbeispiel
enthält ferner
zusätzlich
zu einer hochintegrierten Übertragungssteuerschaltung 311 einen
Speicher 42 und eine Zentraleinheit 43. Die Übertragungssteuerschaltung 311 gemäß dem dritten
Ausführungsbeispiel enthält nicht
einen Adressenfilterspeicher 22 gemäß 5, sondern statt dessen ein Register
41 zum Speichern der acht werthöheren
Bits A10 bis A3, nämlich
der y-Koordinate Ym eines Adressencodes, der durch den Empfangsadressenspeicher 21 herausgegriffen
wurde, und ein Register 45 zum Speichern einer Reihe von acht 1-Bit-Datenwerten
D0 bis D7 zur Adressengleichheitsbestimmung. Sowohl der Speicher 42 als
auch die Zentraleinheit 43 sind mit der Übertragungssteuerschaltung 311 über einen Datenbus 44 verbunden.
Der Speicher 42 speichert wie der Adressenfilterspeicher 22 gemäß dem ersten Ausführungsbeispiel
eine Adressenfiltertabelle in Form einer Matrix aus 256 Zeilen und
8 Spalten mit (256 × 8)
Elementen gemäß 2, von denen jedes ein 1-Bit-Datenwert zur Adressengleichheitsbestimmung
ist, der anzeigt, ob ein entsprechender Adressencode verfügbar ist
oder nicht. Der Speicher 42 speichert ferner ein Empfangssteuerprogramm
einschließlich
der Adressenfiltertabelle, welches das Steuern der Übertragungssteuerschaltung 311 durch die
Zentraleinheit 43 ermöglicht.
-
Die 9 ist
ein Ablaufdiagramm, das die Funktion des Übertragungssteuersystems gemäß dem dritten
Ausführungsbeispiel
veranschaulicht. In 10 ist
ein Programmprotokoll dargestellt, das ein Beispiel für das von
der Zentraleinheit 43 ausgeführte Ausstattungsprogramm für den in 9 dargestellten Prozeß zur Adressengleichheitsermittlung
veranschaulicht. Im Betrieb wird von der Zentraleinheit 43 zuerst
in einem Schritt ST31 aus dem Register 41 der Übertragungssteuerschaltung 311 die
y-Koordinate Ym des in dem Empfangsadressenspeicher 21 zwischengespeicherten
Adressencodes ausgelesen. Dann wird von der Zentraleinheit in einem
Schritt ST32 die in dem Speicher 42 gespeicherte Matrix
beziehungsweise Adressenfiltertabelle abgefragt und eine Reihe von
acht 1-Bit-Datenwerten D0 bis D7 zur Adressengleichheitsbestimmung
abgerufen, von denen jeder anzeigt, ob ein entsprechender Adressencode
verfügbar
ist oder nicht, welcher durch die Reihe der acht Bits A10 bis A3
hoher Ordnung, nämlich die
y-Koordinate Ym
des zwischengespeicherten Adressencodes bestimmt ist. Dann schreibt
die Zentraleinheit 43 in einem Schritt ST33 die acht 1-Bit-Datenwerte
D0 bis D7 für
die Adressengleichheitsbestimmung in das Register 45 der Übertragungssteuerschaltung 311 ein.
Danach wird von dem Multiplexer 23 die Reihe der acht 1-Bit-Datenwerte
D0 bis D7 für
die Adressengleichheitsbestimmung nach einem 1-Bit-Datenwert durchsucht,
welcher durch die x-Koordinate
Xn der gespeicherten Adresse aus dem Empfangsadressenspeicher 21 bestimmt
ist, und dann ermittelt, ob der bestimmte 1-Bit-Datenwert anzeigt,
daß die
gespeicherte Adresse verfügbar
ist. Nur dann, wenn der 1-Bit-Datenwert anzeigt, daß die gespeicherte
Adresse verfügbar
ist, gibt der Multiplexer 23 an den Ausgabepuffer 33 das
Adressenübereinstimmungssignal
ab.
-
Von der Zentraleinheit 43 wird
in Schritten ST34 und ST35 der Inhalt des Ausgabepuffers 33 der Übertragungssteuerschaltung 311 ausgelesen
und dann festgestellt, ob der Multiplexer 23 das der gespeicherten
Adresse entsprechende Adressenübereinstimmungssignal
abgegeben hat. Nur dann, wenn der Inhalt des Ausgabepuffers 33 anzeigt,
daß der Multiplexer 23 ein
der gespeicherten Adresse entsprechendes Adressenübereinstimmungssignal
abgegeben hat, läßt die Zentraleinheit 43 an
dem Empfangspuffer 34 die Weitergabe des Datenpaketes aus der Übertragungsprotokoll-Steuereinheit 32 zu
einer anderen Übertragungsschaltung
oder dergleichen zu.
-
Das dritte Ausführungsbeispiel der Erfindung bietet
die gleichen Vorteile wie das zweite Ausführungsbeispiel. Das dritte
Ausführungsbeispiel
bietet ferner einen Vorteil dadurch, daß die Ausmaße der Übertragungssteuerschaltung
im Vergleich zu derjenigen des zweiten Ausführungsbeispiels verringert sind,
weil kein Adressenfilterspeicher 22 für das Speichern der Adressenfiltertabelle
erforderlich ist.
-
In 11 ist
ein Blockschaltbild dargestellt, welches den Aufbau eines Übertragungssteuersystems
gemäß einem
vierten Ausführungsbeispiel
der Erfindung zeigt. Gleichermaßen
wie das Übertragungssteuersystem
gemäß dem dritten
Ausführungsbeispiel
enthält
das Übertragungssteuersystem gemäß dem vierten
Ausführungsbeispiel
eine hochintegrierte Übertragungssteuerschaltung 312,
eine Zentraleinheit 43 und einen Speicher 42.
Das Übertragungssteuersystem
gemäß dem vierten
Ausführungsbeispiel
unterscheidet sich jedoch von demjenigen gemäß dem dritten Ausführungsbeispiel
dadurch, daß es
nicht den Multiplexer 23, das Register 45 und
den Ausgabepuffer 33 gemäß 8 enthält, sondern statt dessen einen
Decodierer 51 zum Decodieren der x-Koordinate Xn des gespeicherten
Adressencodes aus dem Empfangsadressenspeicher 21 zu einem
decodierten 8-Bit-Datenwert für
die x-Koordinate, von dem nur ein der x-Koordinate Xn entsprechendes
Bit „1" ist, sowie ein Register 52 zum
Speichern des decodierten 8-Bit-Datenwertes für die x-Koordinate. Falls beispielsweise
die wertniedrigsten drei Bits der gespeicherten Adresse sedezimal OH
sind, wird von dem Decodierer 51 die sedezimale Zahl OH
zu binär
10000000 decodiert. Falls die wertniedrigsten drei Bits der gespeicherten
Adresse sedezimal 7H sind, wird von dem Decodierer 51 die
sedezimale Zahl 7H zu binär
00000001 decodiert.
-
Die 12 ist
ein Ablaufdiagramm, das die Funktion des Übertragungssteuersystems gemäß dem vierten
Ausführungsbeispiel
ver anschaulicht. In 13 ist
ein Programmprotokoll dargestellt, das ein Beispiel für das von
der Zentraleinheit 43 ausgeführte Ausstattungsprogramm für den in 12 dargestellten Prozeß zur Adressengleichheitsermittlung
veranschaulicht. Im Betrieb wird von der Zentraleinheit 43 zuerst
in einem Schritt ST41 aus dem Register 41 der Übertragungssteuerschaltung 312 die
y-Koordinate Ym
eines durch den Empfangsadressenspeicher 21 herausgegriffenen
Adressencodes ausgelesen. Dann wird von der Zentraleinheit 43 in
einem Schritt ST42 die in dem Speicher 42 gespeicherte
Matrix beziehungsweise Adressenfiltertabelle abgefragt und eine
Reihe von acht 1-Bit-Datenwerten D0 bis D7 zur Adressengleichheitsbestimmung
aufgenommen, von denen jeder anzeigt, ob ein entsprechender Adressencode
verfügbar
ist oder nicht, welcher durch die Reihe der werthöheren acht
Bits A10 bis A3, nämlich die
y-Koordinate Ym des gespeicherten Adressencodes bestimmt ist.
-
Andererseits wird von dem Decodierer 51 der Übertragungssteuerschaltung 312 die
x-Koordinate Xn des gespeicherten Adressencodes aus dem Empfangsadressenspeicher 21 zu
einem decodierten 8-Bit-Datenwert für die x-Koordinate decodiert, dessen
einziges der x-Koordinate Xn entsprechendes Bit „1" ist, und dann der decodierte 8-Bit-Datenwert
für die
x-Koordinate in das Register 52 eingeschrieben. Danach
liest die Zentraleinheit 43 in einem Schritt ST43 aus dem
Register 52 den decodierten 8-Bit-Datenwert für die x-Koordinate aus. Als nächstes wird
von der Zentraleinheit 43 das logische Produkt aus der
Reihe der acht 1-Bit-Datenwerte
D0 bis D7 für
die Adressengleichheitsbestimmung und dem decodierten 8-Bit-Datenwert
für die
x-Koordinate berechnet und in einem Schritt ST44 festgestellt, ob
das logische Produkt sedezimal 00H ist oder nicht. Wenn beispielsweise
die acht Bits A10 bis A3 hoher Ordnung der gespeicherten Adresse
sedezimal 00H sind, gibt der Speicher 42 entsprechend den
Anweisungen aus der Zentraleinheit als acht 1-Bit-Datenwerte D0
bis D7 für
die Adressengleichheitsbestimmung einen digitalen 8-Bit-Wert 00001000
gemäß der untersten
Zeile der in 2 dargestellten
Matrix ab. Wenn die wertniedrigsten drei Bits A2 bis A0 der gespeicherten
Adresse sedezimal 4H sind, erzeugt der Decodierer 51 einen
digitalen 8-Bit-Wert 00001000. Da in diesem Fall das logische Produkt aus
diesen digitalen 8-Bit-Werten aus dem Speicher 42 und dem
Decodierer 51 sedezimal 10H ist, läßt die Zentraleinheit 43 an
der Übertragungssteuerschaltung 312 in
einem Schritt ST45 die Weitergabe des Datenpaketes zu einer anderen Übertragungssteuerschaltung
oder dergleichen zu.
-
Das vierte Ausführungsbeispiel der Erfindung
bietet die gleichen Vorteile wie das zweite Ausführungsbeispiel. Das vierte
Ausführungsbeispiel
ergibt ferner einen Vorteil dadurch, daß die Ausmaße der Übertragungssteuerschaltung
im Vergleich zu derjenigen des dritten Ausführungsbeispiels verringert
sind, weil kein Multiplexer 23 und so weiter benötigt wird.
-
In 14 ist
ein Blockschaltbild dargestellt, das den Aufbau eines Übertragungssteuersystems gemäß einem
fünften
Ausführungsbeispiel
der Erfindung zeigt. Ähnlich
wie das Übertragungssteuersystem
gemäß dem dritten
Ausführungsbeispiel
enthält das Übertragungssteuersystem
gemäß dem fünften Ausführungsbeispiel
eine hochintegrierte Übertragungssteuerschaltung 313,
eine Zentraleinheit 43 und einen Speicher 42.
Das Übertragungssteuersystem
gemäß dem fünften Ausführungsbeispiel
unterscheidet sich jedoch von demjenigen gemäß dem vierten Ausführungsbeispiel
dadurch, daß es
nicht den Decodierer 51 und das Register 52 gemäß 11 enthält, sondern statt dessen ein
Register 54 zum Speichern der x-Koordinate Xn des gespeicherten
Adressencodes aus dem Empfangsadressenspeicher 21.
-
15 ist
ein Ablaufdiagramm, das die Funktion des Übertragungssteuersystems gemäß dem fünften Ausführungsbeispiel
veranschaulicht. In 16 ist
ein Programmprotokoll dargestellt, das ein Beispiel für das von
der Zentraleinheit 43 ausgeführte Ausstattungsprogramm für den in 15 dargestellten Prozeß zur Adressengleichheitsbestimmung
veranschaulicht. Im Betrieb liest die Zentraleinheit 43 zuerst
in einem Schritt ST41 aus dem Register 41 der Übertragungssteuerschaltung 313 die
y-Koordinate Ym eines durch den Empfangsadressenspeicher 21 herausgegriffenen
Adressencodes aus. Dann wird von der Zentraleinheit 43 in
einem Schritt ST42 die in dem Speicher 42 gespeicherte
Matrix beziehungsweise Adressenfiltertabelle abgefragt und eine
Reihe von acht 1-Bit-Datenwerten D0 bis D7 für die Adressengleichheitsbestimmung
abgerufen, von denen jeder anzeigt, ob ein entsprechender Adressencode verfügbar ist
oder nicht, der durch die acht Bits A10 bis A3 hoher Ordnung, nämlich die
y-Koordinate Ym des gespeicherten Adressencodes bestimmt ist. Dann
liest die Zentraleinheit 43 in einem Schritt ST46 aus dem
Register 54 der Übertragungssteuerschaltung 313 die
x-Koordinate Xn der gespeicherten Adresse aus. Als nächstes wird
von der Zentraleinheit 43 die x-Koordinate Xn des gespeicherten
Adressencodes aus dem Register 54 zu einem decodierten 8-Bit-Datenwert
für die
x-Koordinate decodiert,
dessen einziges, der x-Koordinate Xn entsprechendes Bit „1" ist, und dann in
einem Schritt ST44 das logische Produkt aus den acht 1-Bit-Datenwerten
D0 bis D7 für
die Adressengleichheitsbestimmung und dem decodierten 8-Bit-Datenwert für die x-Koordinate
berechnet und ermittelt, ob das logische Produkt sedezimal 00H ist
oder nicht. Falls das logische Produkt von sedezimal 00H verschieden
ist, läßt die Zentraleinheit 43 in
einem Schritt ST45 an der Übertragungssteuerschaltung 313 die
Weitergabe des Datenpaketes zu einer anderen Übertragungssteuerschaltung
oder dergleichen zu.
-
Das fünfte Ausführungsbeispiel der Erfindung
bietet die gleichen Vorteile wie das zweite Ausführungsbeispiel. Ferner ergibt
das fünfte
Ausführungsbeispiel
den Vorteil, daß die
Ausmaße
der Übertragungssteuerschaltung
im Vergleich zu derjenigen bei dem vierten Ausführungsbeispiel verringert sind,
weil der in 11 dargestellte
Decodierer 51 nicht benötigt
wird.
-
In 17 ist
ein Blockschaltbild dargestellt, das den Aufbau eines Übertragungssteuersystems gemäß einem
sechsten Ausführungsbeispiel
der Erfindung zeigt. Das Übertragungssteuersystem
gemäß dem sechsten
Ausführungsbeispiel
enthält
eine Adressengleichheit-Ermittlungseinrichtung 63, die über einen
Datenbus 44 mit einer Zentraleinheit 43 und einem
Speicher 42 verbunden ist, sowie eine erste und eine zweite
hochintegrierte Übertragungssteuerschaltung 61 und 62,
die über
den Datenbus 44 mit der Zentraleinheit 43 und
dem Speicher 42 verbunden sind. Die Übertragungssteuerschaltungen 61 und 62 können Datenpakete über den
Speicher 42 zueinander übertragen.
Das Übertragungssteuersystem
gemäß dem sechsten
Ausführungsbeispiel
unterscheidet sich von demjenigen gemäß dem zweiten bis fünften Ausführungsbeispiel
dadurch, daß jede
in dem System enthaltene Übertragungssteuerschaltung
nicht ihre eigene Adressengleichheit-Ermittlungseinrichtung enthält, die
aus mindestens einem Empfangsadressenspeicher 21 besteht.
Bei der Gestaltung eines Übergabesystems
oder dergleichen verursacht das Einsetzen einer Adressengleichheit-Ermittlungseinrichtung
in eine jede Übertragungssteuerschaltung
eine unnötige
Verdoppelung der Adressengleichheit-Ermittlungseinrichtung. Um diese unnötige Verdoppelung
zu vermeiden, ist bei dem sechsten Ausführungsbeispiel nur eine einzige Adressengleichheit-Ermittlungseinrichtung 63 über den
Datenbus 44 direkt mit der Zentraleinheit 43 verbunden,
ohne daß in
jede der Übertragungssteuerschaltungen 61 und 62 eine
Adressengleichheit-Ermittlungseinrichtung eingesetzt ist.
-
Der Aufbau der Adressengleichheit-Ermittlungseinrichtung 63 ist
der gleiche wie derjenige der Adressengleichheit-Ermittlungseinrichtung 35 gemäß dem zweiten
Ausführungsbeispiel.
In dem Speicher 42 ist ein Empfangssteuerprogramm gespeichert,
welches die Steuerung der Adressengleichheit-Ermittlungseinrichtung 63 durch
die Zentraleinheit 43 ermöglicht.
-
18 ist
ein Ablaufdiagramm, das die Funktion des Übertragungssteuersystems gemäß dem sechsten
Ausführungsbeispiel
veranschaulicht. In 19 ist
ein Programmprotokoll dargestellt, das ein Beispiel für das von
der Zentraleinheit 43 ausgeführte Ausstattungsprogramm für den in 18 dargestellten Prozeß zur Adressengleichheitsbestimmung
veranschaulicht. Im Betrieb wird jedesmal dann, wenn die erste Übertragungssteuerschaltung 61 auf
dem Datenbus 44 ein Datenpaket abgibt, welches für die zweite Übertragungssteuerschaltung 62 bestimmt
ist, wird von der Zentraleinheit 43 gemäß dem in dem Speicher 42 gespeicherten
Empfangssteuerprogramm in einem Schritt ST51 der Adressencode in
dem Datenpaket aufgenommen und dann in einem Schritt ST52 der Adressencode über den Datenbus 44 in
den Empfangsadressenspeicher 21 der Adressengleichheit-Ermittlungseinrichtung 63 eingeschrieben.
Das Datenpaket wird in den Speicher 42 eingespeichert.
Die Adressengleichheit-Ermittlungseinrichtung 63 bestimmt
wie die Adressengleichheit-Ermittlungseinrichtungen gemäß dem ersten
und dem zweiten Ausführungsbeispiel,
ob die gespeicherte Adresse verfügbar
ist oder nicht. Nach der Adressengleichheitsbestimmung wird von
der Zentraleinheit 43 in einem Schritt ST53 der Inhalt
des Ausgabepuffers 33 der Adressengleichheit-Ermittlungseinrichtung 63 ausgelesen
und danach in Schritten ST54 und ST55 dann, wenn der Inhalt anzeigt,
daß von
dem Multiplexer 23 das Adressenübereinstimmungssignal abgegeben
wurde, das in dem Speicher 42 gespeicherte Datenpaket zu
der zweiten Übertragungssteuerschaltung 62 weitergegeben.
Andernfalls, nämlich
dann, wenn in dem Ausgabepuffer 33 nicht die Information
gespeichert ist, die anzeigt, daß von dem Multiplexer 23 das
Adressenübereinstimmungssignal
abgegeben wurde, wird von der Zentraleinheit 43 das in
dem Speicher 42 gespeicherte Datenpaket aufgegeben, ohne
daß der
Weitergabeprozeß ausgeführt wird.
-
Aus der vorstehenden Beschreibung
ist ersichtlich, daß bei
der Gestaltung eines Übergabesystems
oder dergleichen mittels des Übertragungssteuersystems
gemäß dem sechsten
Ausführungsbeispiel,
bei dem eine einzige Adressengleichheit-Ermittlungseinrichtung direkt über einen
Datenbus mit einer Zentraleinheit verbunden ist, ohne daß in eine jede Übertragungssteuerschaltung
eine Adressengleichheit-Ermittlungseinrichtung eingesetzt ist, die unnötige Verdoppelung
der Adressengleichheit-Ermittlungseinrichtung in dem System vermieden
werden kann und die Ausmaße
einer jeden hochintegrierten Übertragungssteuerschaltung
verringert werden können.
-
20 ist
ein Blockschaltbild, das den Aufbau eines Übertragungssteuersystems gemäß einem siebenten
Ausführungsbeispiel
der Erfindung zeigt. Gleichermaßen
wie das vorangehend beschriebene Übertragungssteuersystem gemäß dem sechsten Ausführungsbeispiel
enthält
das Übertragungssteuersystem
gemäß dem siebenten
Ausführungsbeispiel
eine Adresengleichheit-Ermittlungseinrichtung 64, eine
Zentraleinheit 43 und einen Speicher 42. Das Übertragungssteuersystem
gemäß dem siebenten
Ausführungsbeispiel
unterscheidet sich jedoch von demjenigen gemäß dem sechsten Ausführungsbeispiel
dadurch, daß die
Adressengleichheit-Ermittlungseinrichtung 64 gemäß dem siebenten
Ausführungsbeispiel
nicht einen Adressenfilterspeicher 22 gemäß 17 enthält, sondern statt dessen ein
Register 41 zum Speichern der acht Bits A10 bis A3 höherer Ordnung
beziehungsweise der y-Koordinate Ym eines in dem Empfangsadressenspeicher 21 gespeicherten
Adressencodes und ein Register 45 zum Speichern von acht
1-Bit-Datenwerten D0 bis D7 für die
Adressengleichheitsbestimmung. Der Speicher 42 speichert
wie der Adressenfilterspeicher 22 gemäß dem sechsten Ausführungsbeispiel
eine Adressenfiltertabelle in Form einer Matrix aus 256 Zeilen und
8 Spalten mit (256 × 8)
Elementen gemäß
-
2,
von denen jedes ein 1-Bit-Datenwert für die Adressengleichheitsbestimmung
ist, der anzeigt, ob ein entsprechender Adressencode verfügbar ist
oder nicht. Ferner ist in dem Speicher 42 ein Empfangssteuerprogramm
gespeichert, das die Steuerung der Adressengleichheit-Ermittlungseinrichtung 64 durch
die Zentraleinheit 43 ermöglicht.
-
In 21 ist
ein Ablaufdiagramm dargestellt, das die Funktion des Übertragungssteuersystems gemäß dem siebenten
Ausführungsbeispiel
veranschaulicht. 22 ist
ein Programmprotokoll, das ein Beispiel für das durch die Zentraleinheit 43 ausgeführte Ausstattungsprogramm
für den
in 20 dargestellten
Prozeß zur
Adressengleichheitsbestimmung veranschaulicht. Im Betrieb wird jedesmal dann,
wenn die erste Übertragungssteuerschaltung 61 an
den Datenbus 44 ein für
die zweite Übertragungssteuerschaltung 62 bestimmtes
Datenpaket abgibt, von der Zentraleinheit 43 gemäß dem in
dem Speicher 42 gespeicherten Empfangssteuerprogramm in
einem Schritt ST61 der Adressencode in dem Datenpaket aufgenommen
und dann in einem Schritt ST62 der Adressencode über den Datenbus 44 in
den Empfangsadressenspeicher 21 der Adressengleichheit-Ermittlungseinrichtung 64 eingeschrieben.
Das Datenpaket wird in den Speicher 42 eingespeichert.
Als nächstes
liest die Zentraleinheit 43 in einem Schritt ST63 aus dem
Register 41 der Adressengleichheit-Ermittlungseinrichtung 64 die
y-Koordinate Ym des in dem Empfangsadressenspeicher 21 zwischengespeicherten
Adressencodes aus. Dann wird von der Zentraleinheit 43 in
einem Schritt ST64 die in dem Speicher 42 gespeicherte
Matrix beziehungsweise Adressenfiltertabelle abgefragt und eine Reihe
von acht 1-Bit-Datenwerten D0 bis D7 zur Adressengleichheitsbestimmung
abgerufen, von denen jeder anzeigt, ob ein entsprechender Adressencode
verfügbar
ist oder nicht, welcher durch die werthöheren acht Bits A10 bis A3,
nämlich
die y-Koordinate Ym des gespeicherten Adressencodes bestimmt ist.
Dann schreibt die Zentraleinheit 43 in einem Schritt ST65
die acht 1-Bit-Datenwerte D0 bis D7 zur Adressengleichheitsbestimmung
in das Register 45 der Adressengleichheit-Ermittlungseinrichtung 64 ein.
Danach wird von dem Multiplexer 23 die Reihe der acht 1-Bit-Datenwerte
D0 bis D7 für
die Adressengleichheitsbestimmung nach einem 1-Bit-Datenwert durchsucht, der durch
die x-Koordinate Xn der gespeicherten Adresse aus dem Empfangsadressenspeicher 21 bestimmt
ist, und dann festgestellt, ob der bestimmte 1-Bit-Datenwert anzeigt,
daß die
gespeicherte Adresse verfügbar
ist. Nur dann, wenn der 1-Bit-Datenwert anzeigt, daß die gespeicherte
Adresse verfügbar
ist, gibt der Multiplexer 23 an den Ausgabepuffer 33 ein
Adressenübereinstimmungssignal
ab.
-
Danach wird von der Zentraleinheit 43 in Schritten
ST66 und ST67 der Inhalt des Ausgabepuffers 33 der Adressengleichheit-Ermittlungseinrichtung 64 ausgelesen
und dann ermittelt, ob der Multiplexer 23 das der gespeicherten
Adresse entsprechende Adressenübereinstimmungssignal
abgegeben hat. Falls der Multiplexer 23 das Adressenübereinstimmungssignal
abgegeben hat, wird von der Zentraleinheit 43 das in dem
Speicher 42 gespeicherte Datenpaket zu der zweiten Übertragungssteuerschaltung 62 weitergegeben.
-
Das siebente Ausführungsbeispiel der Erfindung
bietet die gleichen Vorteile wie das sechste Ausführungsbeispiel.
Das siebente Ausführungsbeispiel
ergibt ferner einen Vorteil dadurch, daß die Ausmaße der Adressengleichheit-Ermittlungseinrichtung im
Vergleich zu derjenigen bei dem sechsten Ausführungsbeispiel ver ringert werden
können,
weil der Adressenfilterspeicher 22 für das Speichern der Adressenfiltertabelle
nicht benötigt
wird.
-
In 23 ist
ein Blockschaltbild dargestellt, das den Aufbau eines Übertragungssteuersystems gemäß einem
achten Ausführungsbeispiel
der Erfindung zeigt. Wie das vorangehend beschriebene Übertragungssteuersystem
gemäß dem siebenten Ausführungsbeispiel
weist das Übertragungssteuersystem
gemäß dem achten
Ausführungsbeispiel
eine Adressengleichheit-Ermittlungseinrichtung 65, eine Zentraleinheit 43 und
einen Speicher 42 auf. Das Übertragungssteuersystem gemäß dem achten
Ausführungsbeispiel
unterscheidet sich jedoch von demjenigen gemäß dem siebenten Ausführungsbeispiel dadurch,
daß die
Adressengleichheit-Ermittlungseinrichtung 65 nicht den
Multiplexer 23, das Register 45 und den Ausgabepuffer 33 gemäß 20 enthält, sondern statt dessen einen
Decodierer 51 zum Decodieren der x-Koordinate Xn eines
in den Empfangsadressenspeicher 21 eingespeicherten Adressencodes
zu einem decodierten 8-Bit-Datenwert für die x-Koordinate, dessen
einziges, der x-Koordinate Xn entsprechendes Bit „1" ist, und ein Register 52 zum Speichern
des decodierten 8-Bit-Datenwertes für die x-Koordinate.
-
24 ist
ein Ablaufdiagramm, das die Funktion des Übertragungssteuersystems gemäß dem achten
Ausführungsbeispiel
veranschaulicht. 25 ist
ein Programmprotokoll, das ein Beispiel für das durch die Zentraleinheit 43 ausgeführte Ausstattungsprogramm
für den
in 24 dargestellten Prozeß zur Adressengleichheitsbestimmung.
Im Betrieb wird jedesmal dann, wenn die erste Übertragungssteuerschaltung 61 an
den Datenbus 44 ein Datenpaket anlegt, welches für die zweite Übertragungssteuerschaltung 62 bestimmt
ist, von der Zentraleinheit 43 gemäß einem in dem Speicher 42 gespeicherten
Empfangssteuerprogramm in einem Schritt ST71 der Adressencode in
dem Datenpaket aufgenommen und dann in einem Schritt ST72 der Adressencode
in den Empfangsadressenspeicher 21 der Adressengleichheit-Ermittlungseinrichtung 65 eingeschrieben.
Als nächstes
liest die Zentraleinheit 43 in einem Schritt ST73 die y-Koordinate
Ym des in dem Empfangsadressenspeicher 21 gespeicherten Adressencodes
aus dem Register 41 der Adressengleichheit-Ermittlungseinrichtung 65 aus.
Dann wird von der Zentraleinheit 43 in einem Schritt ST74
die in dem Speicher 42 gespeicherte Matrix beziehungsweise
Adressenfiltertabelle abgefragt und eine Reihe von acht 1-Bit-Datenwerten D0 bis
D7 zur Adressengleichheitsbestimmung abgerufen, von denen jeder anzeigt,
ob ein entsprechender Adressencode verfügbar ist oder nicht, der durch
die acht Bits A10 bis A3 hoher Ordnung, nämlich die y-Koordinate Ym des gespeicherten
Adressencodes bestimmt ist. Dann schreitet die Zentraleinheit 43 zu
einem Schritt ST75 weiter, bei dem die Zentraleinheit den decodierten 8-Bit-Datenwert
für die
x-Koordinate aus dem Register 52 der Adressengleichheit-Ermittlungseinrichtung 65 ausliest.
Als nächstes
berechnet die Zentraleinheit 43 in einem Schritt ST76 das
logische Produkt aus den acht 1-Bit-Datenwerten D0 bis D7 für die Adressengleichheitsbestimmung
und dem decodierten 8-Bit-Datenwert
für die
x-Koordinate und bestimmt, ob das logische Produkt sedezimal 00H
ist oder nicht. Falls das logische Produkt von sedezimal 00H verschieden
ist, wird von der Zentraleinheit 43 in einem Schritt ST77
das in dem Speicher 42 gespeicherte Datenpaket zu der zweiten Übertragungssteuerschaltung 62 weitergegeben.
-
Das achte Ausführungsbeispiel der Erfindung
bietet die gleichen Vorteile wie das sechste Ausführungsbeispiel.
Ferner ergibt das achte Ausführungsbeispiel
einen Vorteil dadurch, daß die
Ausmaße
der Adressengleichheit-Ermittlungseinrichtung im Vergleich zu derjenigen
gemäß dem siebenten Ausführungsbeispiel
verringert werden können,
weil der Multiplexer 23 und so weiter nicht benötigt wird.
-
26 ist
ein Blockschaltbild, das den Aufbau eines Übertragungssteuersystems gemäß einem neunten
Ausführungsbeispiel
der Erfindung zeigt. Ähnlich
wie das Übertragungssteuersystem
gemäß dem achten
Ausführungsbeispiel
weist das Übertragungssteuersystem
gemäß dem neunten
Ausführungsbeispiel
eine Adressengleichheit-Ermittlungseinrichtung 66, eine
Zentraleinheit 43 und einen Speicher 42 auf. Das Übertragungssteuersystem
gemäß dem neunten
Ausführungsbeispiel
unterscheidet sich jedoch von demjenigen ge mäß dem achten Ausführungsbeispiel
dadurch, daß die
Adressengleichheit-Ermittlungseinrichtung 66 nicht den
Decodierer 51 und das Register 52 gemäß 23 enthält, sondern statt dessen ein
Register 54 zum Speichern der x-Koordinate Xn eines in
den Empfangsadressenspeicher 21 eingespeicherten Adressencodes.
-
27 ist
ein Ablaufdiagramm, das die Funktion des Übertragungssteuersystems gemäß dem neunten
Ausführungsbeispiel
veranschaulicht. 28 ist
ein Programmprotokoll, das ein Beispiel für das von der Zentraleinheit 43 ausgeführte Ausstattungsprogramm
für den
in 27 dargestellten Prozeß zur Adressengleichheitsbestimmung
veranschaulicht. Im Betrieb wird jedesmal dann, wenn die erste Übertragungssteuerschaltung 61 an
den Datenbus 44 ein Datenpaket abgibt, das für die zweite Übertragungssteuerschaltung 62 bestimmt
ist, von der Zentraleinheit 43 gemäß einem in dem Speicher 42 gespeicherten
Empfangssteuerprogramm in einem Schritt ST71 der Adressencode in
dem Datenpaket aufgenommen und dann in einem Schritt ST72 der Adressencode
in den Empfangsadressenspeicher 21 der Adressengleichheit-Ermittlungseinrichtung 66 eingeschrieben.
Das Datenpaket wird in den Speicher 42 eingespeichert.
Die Zentraleinheit 43 liest in einem Schritt ST73 aus dem
Register 41 der Adressengleichheit-Ermittlungseinrichtung 66 die y-Koordinate
Ym des in dem Empfangsadressenspeicher 21 gespeicherten
Adressencodes aus. Als nächstes
wird von der Zentraleinheit 43 in einem Schritt ST74 die
in dem Speicher 42 gespeicherte Matrix beziehungsweise
Adressenfiltertabelle abgefragt und eine Reihe von acht 1-Bit-Datenwerten D0 bis
D7 zur Adressengleichheitsbestimmung abgerufen, von denen jeder
anzeigt, ob ein entsprechender Adressencode verfügbar ist oder nicht, der durch
die acht Bits A10 bis A3 hoher Ordnung, nämlich die y-Koordinate Ym des
gespeicherten Adressencodes bezeichnet ist. Dann liest die Zentraleinheit 43 in
einem Schritt ST78 aus dem Register 54 der Adressengleichheit-Ermittlungseinrichtung 66 die
x-Koordinate Xn aus. Als nächstes
schreitet die Zentraleinheit 43 zu einem Schritt ST79 weiter,
bei dem die Zentraleinheit die x-Koordinate Xn des gespeicherten
Adressencodes aus dem Register 54 zu einem decodierten 8-Bit-Datenwert
decodiert, dessen einziges, der x-Koordinate Xn entsprechendes Bit „1" ist. Dann wird von
der Zentraleinheit 43 in einem Schritt ST76 das logische
Produkt aus den acht 1-Bit-Datenwerten D0
bis D7 für
die Adressengleichheitsbestimmung und dem decodierten 8-Bit-Datenwert
für die
x-Koordinate berechnet und festgestellt, ob das logische Produkt
sedezimal 00H ist oder nicht. Falls das logische Produkt von sedezimal
00H verschieden ist, gibt die Zentraleinheit 43 in einem
Schritt ST77 das in dem Speicher 42 gespeicherte Datenpaket
an die zweite Übertragungssteuerschaltung 62 weiter.
-
Das neunte Ausführungsbeispiel der Erfindung
bietet die gleichen Vorteile wie das sechste Ausführungsbeispiel.
Ferner ergibt das neunte Ausführungsbeispiel
einen Vorteil dadurch, daß die
Ausmaße
der Adressengleichheit-Ermittlungseinrichtung im Vergleich zu derjenigen
gemäß dem achten
Ausführungsbeispiel
verringert werden können,
weil der in 23 dargestellte
Decodierer 51 nicht benötigt wird.
-
Hinsichtlich der vorangehend beschriebenen Ausführungsbeispiele
können
zahlreiche Abwandlungen vorgenommen werden. Es ist insbesondere ersichtlich,
daß an
den in 1 dargestellten
Adressenfilterspeicher 22 anstelle der y-Koordinate Ym
eines gespeicherten Adressencodes die x-Koordinate Xn des gespeicherten
Codes angelegt werden kann. In diesem Fall wird aus der in dem Adressenfilterspeicher 22 gespeicherten
Adressenfiltertabelle eine Spalte mit mehreren 1-Bit-Datenwerten
für die
Adressengleichheitsbestimmung abgerufen und an den Multiplexer 23 angelegt,
um zu ermitteln, ob einer der mehreren abgerufenen 1-Bit-Datenwerte
für die Adressengleichheitsbestimmung,
der durch die y-Koordinate Ym der gespeicherten Adresse festgelegt ist,
die Anzeige ergibt, daß die
gespeicherte Adresse verfügbar
ist. Aus der vorangehenden Beschreibung ist ferner ersichtlich,
daß der
in 11 dargestellte Decodierer 51 anstelle
der x-Koordinate
Xn der gespeicherten Adresse die y-Koordinate Ym der gespeicherten
Adresse decodieren kann, um aus der in dem Adressenfilterspeicher 22 gespeicherten
Adressenfiltertabelle eine Spalte mit mehreren 1-Bit-Datenwerten
für die
Adressengleichheitsbestimmung abzurufen. Bei den vorangehend genannten
Abwand lungsformen ist es vorteilhaft, die Länge der y-Koordinate Ym auf
beispielsweise 3 Bit zu verringern. In diesem Fall hat dann, wenn
der gespeicherte Adressencode eine Länge von 11 Bit hat, die x-Koordinate Xn
eine Länge
von 8 Bit.
-
Es ist ferner ersichtlich, daß die Zentraleinheit 43 den
ganzen Prozeß zur
Adressengleichheitsbestimmung gemäß der Darstellung in 29 ausführen kann, wenn der Zeitabstand
zwischen den Übertragungen
von Datenpaketen verhältnismäßig lang
ist. In diesem Fall ist in dem Speicher 42 zusätzlich zu
der Adressenfiltertabelle eine x-Koordinaten-Tabelle gespeichert.
Die x-Koordinaten-Tabelle enthält
eine Vielzahl von 8-Bit-Adressendaten für die x-Koordinate, welche
in 1 : 1-Übereinstimmung
mit acht möglichen
sedezimalen Werten sind, von denen die x-Koordinate Xn eines gespeicherten
Adressencodes irgendeinen haben kann. Wie bei dem durch den Decodierer 51 der
Adressengleichheit-Ermittlungseinrichtung
gemäß dem achten
Ausführungsbeispiel
decodierten 8-Bit-Datenwert für
die x-Koordinate ist nur ein Bit eines jeden einem entsprechenden
sedezimalen Wert zugeordneten 8-Bit-Adressendatenwertes für die x-Koordinate „1". Gemäß der Darstellung
in 29 werden von der
Zentraleinheit 43 in Schritten ST81 und ST82 die wertniedrigsten drei
Bits der gespeicherten Adresse ausgelesen und die x-Koordinatendaten
Xn der gespeicherten Adresse erzeugt. Dann frägt die Zentraleinheit in einem Schritt
ST83 die x-Koordinatentabelle ab und erzeugt einen 8-Bit-Adressendatenwert
für die
x-Koordinate, dessen einziges, der x-Koordinate Xn entsprechendes
Bit „1" ist. Danach schreitet
die Zentraleinheit 43 zu Schritten ST84 und ST85 weiter,
bei denen die Zentraleinheit die werthöheren acht Bits der gespeicherten
Adresse ausliest und die y-Koordinate Ym der gespeicherten Adresse
erzeugt. Danach wird von der Zentraleinheit in einem Schritt ST86
die Adressenfiltertabelle abgefragt und eine Reihe von acht 1-Bit-Datenwerten
D0 bis D7 für
die Adressengleichheitsbestimmung abgerufen, von denen jeder anzeigt,
ob ein entsprechender Adressencode verfügbar ist oder nicht, der durch
die y-Koordinate Ym des gespeicherten Adressencodes bezeichnet ist.
Als nächstes
wird von der Zentraleinheit 43 das logische Produkt aus
den acht 1-Bit-Datenwerten D0 bis D7 für die Adressengleich heitsbestimmung
und dem 8-Bit-Adressendatenwert für die x-Koordinate berechnet
und festgestellt, ob das logische Produkt sedezimal 00H ist oder
nicht. Falls das logische Produkt von sedezimal 00H verschieden
ist, gibt die Zentraleinheit 43 in einem Schritt ST88 das
in dem Speicher 42 gespeicherte Datenpaket an die zweite Übertragungssteuerschaltung 62 weiter.
-
In 30 ist
ein Programmprotokoll als ein Beispiel für das von der Zentraleinheit 43 ausgeführte Ausstattungsprogramm
zum Durchführen
des in 29 dargestellten
Prozesses zur Adressengleichheitsbestimmung. Es kann die benötigte Speicherkapazität im Vergleich
zu derjenigen verringert werden, die bei dem in 34 dargestellten Ausstattungsprogramm
nach dem Stand der Technik erforderlich ist.
-
Im einzelnen wird dann, wenn ermittelt
wird, ob eine gespeicherte Adresse mit einer von 256 verschiedenen
verfügbaren
Adressen übereinstimmt, bei
dem Verfahren nach dem Stand der Technik eine Speicherkapazität von ungefähr 2 kByte
für die
Programmausstattung benötigt.
Im Gegensatz dazu wird gemäß der Darstellung
in 30 bei der Abwandlungsform
eine Speicherkapazität
von ungefähr
30 Byte für
die Programmausstattung und von ungefähr 264 Byte für die Datentabellen
für die
x- und y-Koordinaten benötigt.
-
Bei dem Verfahren nach dem Stand
der Technik beträgt
die Zeit, die für
die Bestimmung erforderlich ist, ob eine gespeicherte Adresse mit
jeweils einer von 256 verschiedenen verfügbaren Adressen übereinstimmt,
gemäß der Darstellung
in 34 ungefähr 12 bis
270 Zyklen. Im Gegensatz dazu wird bei der Abwandlungsform gemäß der Darstellung
in 29 und 30 der gleiche Adressenvergleichsprozeß in ungefähr 50 Zyklen
ausgeführt.
Infolgedessen ergibt die Abwandlungsform eine Verbesserung von bis
zu ungefähr
(1-50/270) × 100
= 80 Prozent hinsichtlich der Geschwindigkeit, mit der die Zentraleinheit
den Adressengleichheits-Bestimmungsprozeß ausführen kann.
-
Da ferner bei dem Verfahren nach
dem Stand der Technik die Anzahl von mit einer gespeicherten Adresse
zu vergleichenden Adressen proportional zu der benötigten Speicherkapazität ist und umgekehrt
proportional zu der Geschwindigkeit ist, mit der die Zentraleinheit
den Adressenvergleichsprozeß ausführen kann,
ist es nicht einfach, die Anzahl von verfügbaren Adressen zu steigern.
Im Gegensatz dazu ist die bei dem erfindungsgemäßen Adressengleichheit-Ermittlungsverfahren
benötigte Speicherkapazität im Vergleich
zu der bei dem Verfahren nach dem Stand der Technik erforderlichen verhältnismäßig klein.
Infolgedessen kann nach dem erfindungsgemäßen Adressengleichheit-Ermittlungsverfahren
bestimmt werden, ob eine gespeicherte Adresse mit jeder von allen
möglichen
Adressen übereinstimmt.
Das heißt,
bei den vorangehend beschriebenen Beispielen ergibt das erfindungsgemäße Verfahren
zur Adressengleichheitsbestimmung eine achtfache (2048/256-fache)
Verbesserung hinsichtlich der Anzahl von mit einer gespeicherten Adresse
zu vergleichenden Adressen.
-
Die Adressengleichheit-Ermittlungseinrichtung
hat einen Adressenfilterspeicher zum Speichern einer Matrix bzw.
Tabelle mit einer Vielzahl von Elementen, von denen jedes ein 1-Bit-Datenwert
für die Adressengleichheitsbestimmung
zur Anzeige ist, ob ein entsprechender N-Bit-Adressencode verfügbar ist
oder nicht, und von denen jedes durch ein Paar aus einem ersten
Index, der aus den m werthöheren Bits
hoher Ordnung des entsprechenden Adressencodes gebildet ist, und
einem zweiten Index bezeichnet ist, der aus den restlichen wertniedrigen
(N – m) Bits
niedriger Ordnung des entsprechenden Adressencodes gebildet ist.
Ein Empfangsadressen-Zwischenspeicher greift aus einem darin eingespeicherten
Adressencode die m Bits hoher Ordnung und die restlichen (N – m) Bits
niedriger Ordnung heraus. In der Einrichtung wird die Tabelle nach
einem 1-Bit-Datenwert für
die Adressengleichheitsbestimmung durchsucht, der durch den aus
den herausgegriffenen m Bits hoher Ordnung gebildeten ersten Index und
den aus den herausgegriffenen (N – m) Bits niedriger Ordnung
gebildeten zweiten Index bestimmt ist, und dann aufgrund des gefundenen
1-Bit-Datenwertes
für die
Adressengleichheitsbestimmung festgestellt, ob die gespeicherte
Adresse verfügbar
ist.