JP2002358010A - べき乗剰余演算器 - Google Patents
べき乗剰余演算器Info
- Publication number
- JP2002358010A JP2002358010A JP2001163719A JP2001163719A JP2002358010A JP 2002358010 A JP2002358010 A JP 2002358010A JP 2001163719 A JP2001163719 A JP 2001163719A JP 2001163719 A JP2001163719 A JP 2001163719A JP 2002358010 A JP2002358010 A JP 2002358010A
- Authority
- JP
- Japan
- Prior art keywords
- register
- remainder
- montgomery
- bit
- execution means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
- G06F7/72—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using residue arithmetic
- G06F7/728—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using residue arithmetic using Montgomery reduction
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
- G06F7/72—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using residue arithmetic
- G06F7/723—Modular exponentiation
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- General Engineering & Computer Science (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】
【課題】 回路規模が小さく、高速処理が可能なべき乗
剰余演算器を提供する。 【解決手段】 べき乗剰余演算器は、鍵ｅを保持するｅ
レジスタ１０２およびモンゴメリ変換をする乗数Ｙを保
持するＹレジスタ１０３間でデータのやり取りを行なう
内部バス１１５と、鍵Ｎを保持するＮレジスタ１０４、
モンゴメリ変換の演算時に行なう２Ｂ＋Ｎの値を保持す
るＢ２Ｎレジスタ１０５、平文Ｘを保持するＸレジスタ
１０６、暗号化および復号化のための演算を行なう演算
回路１０７および演算結果Ｐを保持するＰレジスタ１０
８間でデータのやり取りを行なうための内部バス１１６
と、べき乗剰余演算実行時のステートマシンとしての役
割を果たすべき乗剰余制御回路１０９と、モンゴメリ乗
算剰余演算と剰余演算との実行時のステートマシンとし
ての役割を果たすモンゴメリ乗算剰余・剰余制御回路１
１０とを含む。
剰余演算器を提供する。 【解決手段】 べき乗剰余演算器は、鍵ｅを保持するｅ
レジスタ１０２およびモンゴメリ変換をする乗数Ｙを保
持するＹレジスタ１０３間でデータのやり取りを行なう
内部バス１１５と、鍵Ｎを保持するＮレジスタ１０４、
モンゴメリ変換の演算時に行なう２Ｂ＋Ｎの値を保持す
るＢ２Ｎレジスタ１０５、平文Ｘを保持するＸレジスタ
１０６、暗号化および復号化のための演算を行なう演算
回路１０７および演算結果Ｐを保持するＰレジスタ１０
８間でデータのやり取りを行なうための内部バス１１６
と、べき乗剰余演算実行時のステートマシンとしての役
割を果たすべき乗剰余制御回路１０９と、モンゴメリ乗
算剰余演算と剰余演算との実行時のステートマシンとし
ての役割を果たすモンゴメリ乗算剰余・剰余制御回路１
１０とを含む。
Description
【０００１】
【発明の属する技術分野】本発明は、情報通信ネットワ
ーク、交通、金融、医療、流通等の分野において使用さ
れる情報の暗号化技術および復号化技術で使用されるべ
き乗剰余演算器に関し、特に、モンゴメリ（Montgomer
y）のアルゴリズムを用いてべき乗剰余演算を行なうべ
き乗剰余演算器に関する。
ーク、交通、金融、医療、流通等の分野において使用さ
れる情報の暗号化技術および復号化技術で使用されるべ
き乗剰余演算器に関し、特に、モンゴメリ（Montgomer
y）のアルゴリズムを用いてべき乗剰余演算を行なうべ
き乗剰余演算器に関する。
【０００２】
【従来の技術】情報通信技術の発展に伴い、情報ネット
ワーク上のセキュリティの確保（データの盗用や破壊を
防止すること）が重要視されるようになってきている。
そのため、情報の暗号化技術および復号化技術が採用さ
れることが多く、その適用分野は単なる情報通信分野に
留まらず、交通、金融、医療、流通等の身近な分野にま
で広がりつつある。この種の暗号化技術および復号化技
術には、高度なセキュリティを単純な原理によって実現
できることが要求される。
ワーク上のセキュリティの確保（データの盗用や破壊を
防止すること）が重要視されるようになってきている。
そのため、情報の暗号化技術および復号化技術が採用さ
れることが多く、その適用分野は単なる情報通信分野に
留まらず、交通、金融、医療、流通等の身近な分野にま
で広がりつつある。この種の暗号化技術および復号化技
術には、高度なセキュリティを単純な原理によって実現
できることが要求される。
【０００３】まず、この種の技術の理解を容易にするた
め、情報の暗号化・復号化についての概略を説明する。
暗号の世界においては、“非対称暗号アルゴリズム”が
質的に優れている。非対称暗号アルゴリズムとは、暗号
化鍵と復号化鍵とが異なっており、そのいずれか一方か
ら他方が“容易に計算できない”暗号アルゴリズムをい
う。この非対称暗号アルゴリズムの代表的なものに、べ
き乗剰余演算（ある数Ｘを何回も乗算してＮで割った余
りをとる計算）を用いるタイプのＲＳＡ（Rivest-Shami
r-Adleman scheme）暗号がある。
め、情報の暗号化・復号化についての概略を説明する。
暗号の世界においては、“非対称暗号アルゴリズム”が
質的に優れている。非対称暗号アルゴリズムとは、暗号
化鍵と復号化鍵とが異なっており、そのいずれか一方か
ら他方が“容易に計算できない”暗号アルゴリズムをい
う。この非対称暗号アルゴリズムの代表的なものに、べ
き乗剰余演算（ある数Ｘを何回も乗算してＮで割った余
りをとる計算）を用いるタイプのＲＳＡ（Rivest-Shami
r-Adleman scheme）暗号がある。
【０００４】ＲＳＡ暗号を生成するには、次式（１）の
べき乗剰余演算の形式が基本として使用される。式
（１）は、ＸYをＮで割ったときの余りを求めることを
意味する。また、式（１）において、Ｘは暗号化（復号
化）の対象となる平文、ＹおよびＮは暗号化（復号化）
のための鍵（キー）である。
べき乗剰余演算の形式が基本として使用される。式
（１）は、ＸYをＮで割ったときの余りを求めることを
意味する。また、式（１）において、Ｘは暗号化（復号
化）の対象となる平文、ＹおよびＮは暗号化（復号化）
のための鍵（キー）である。
【０００５】ＸYmodＮ …（１） このべき乗剰余演算を用いることにより、情報の暗号化
および復号化が容易に実行され、かつＸ、Ｙ、Ｎのオペ
ランドビット長を長くすることで、各鍵の解読を困難に
することができる。
および復号化が容易に実行され、かつＸ、Ｙ、Ｎのオペ
ランドビット長を長くすることで、各鍵の解読を困難に
することができる。
【０００６】しかし、オペランドビット長を長くする
と、べき乗剰余演算に長時間を要することになる。そこ
で、オペランドビット長が長いべき乗剰余演算をいかに
短時間に終了させるかがポイントとなる。
と、べき乗剰余演算に長時間を要することになる。そこ
で、オペランドビット長が長いべき乗剰余演算をいかに
短時間に終了させるかがポイントとなる。
【０００７】次に、ＲＳＡ暗号を例に取り、べき乗剰余
演算を使用した暗号化処理および復号化処理について説
明する。
演算を使用した暗号化処理および復号化処理について説
明する。
【０００８】［ＲＳＡ暗号の暗号化および復号化につい
て］ＲＳＡ暗号の暗号化には、次式（２）が用いられ
る。
て］ＲＳＡ暗号の暗号化には、次式（２）が用いられ
る。
【０００９】Ｃ＝ＭemodＮ …（２） 復号化には、次式（３）が用いられる。
【００１０】Ｍ＝ＣdmodＮ …（３） ここで、Ｍは暗号化の対象となる平文、Ｃは暗号化され
た平文すなわち暗号文である。また、式（２）における
ｅおよびＮは暗号化鍵、式（３）におけるｄおよびＮは
復号化鍵である。また、以下の式（４）および式（５）
の関係が予め与えられている。
た平文すなわち暗号文である。また、式（２）における
ｅおよびＮは暗号化鍵、式（３）におけるｄおよびＮは
復号化鍵である。また、以下の式（４）および式（５）
の関係が予め与えられている。
【００１１】 Ｎ＝ｐ・ｑ …（４） １≡ｅ・ｄmod｛ＬＣＭ（ｐ−１，ｑ−１）｝ …（５） ここで、「≡」は、左辺と右辺とが相似であることを意
味し、「ＬＣＭ」は、最小公倍数を意味する。またｐと
ｑとは互いに素な整数である。なお、ｅおよびＮは公開
鍵であり、ｄ、ｐおよびｑは秘密鍵である。
味し、「ＬＣＭ」は、最小公倍数を意味する。またｐと
ｑとは互いに素な整数である。なお、ｅおよびＮは公開
鍵であり、ｄ、ｐおよびｑは秘密鍵である。
【００１２】式（４）および式（５）は、ともに暗号ア
ルゴリズムにおけるべき乗剰余演算の数値の条件を定義
している。式（４）は、Ｎは互いに素な大きな素数ｐお
よびｑの積であることを示している。ｐおよびｑはとも
に奇数なので、当然Ｎは奇数でなければならない。式
（５）は、式（４）で示したｐおよびｑからそれぞれ１
を減じた値同士の最小公倍数で、ｅおよびｄの積ｅ・ｄ
を当該最小公倍数で割ったときの余りが１になることを
示している。
ルゴリズムにおけるべき乗剰余演算の数値の条件を定義
している。式（４）は、Ｎは互いに素な大きな素数ｐお
よびｑの積であることを示している。ｐおよびｑはとも
に奇数なので、当然Ｎは奇数でなければならない。式
（５）は、式（４）で示したｐおよびｑからそれぞれ１
を減じた値同士の最小公倍数で、ｅおよびｄの積ｅ・ｄ
を当該最小公倍数で割ったときの余りが１になることを
示している。
【００１３】式（４）および式（５）の条件に基づき、
平文Ｍは式（２）を用いて暗号化され、また暗号化され
た平文Ｍ（暗号文Ｃ）は式（３）を用いて復号化され
る。
平文Ｍは式（２）を用いて暗号化され、また暗号化され
た平文Ｍ（暗号文Ｃ）は式（３）を用いて復号化され
る。
【００１４】［べき乗剰余演算の演算方法について］次
に暗号化・復号化で使用される、べき乗剰余演算の演算
方法を説明する。Ａ＝ＭemodＮのべき乗剰余演算は、整
数ｅの２進数展開をｅ＝ｅk-1…ｅ1ｅ0として、以下の
フロー１に示す反復平方積法を用いることにより実行さ
れる。
に暗号化・復号化で使用される、べき乗剰余演算の演算
方法を説明する。Ａ＝ＭemodＮのべき乗剰余演算は、整
数ｅの２進数展開をｅ＝ｅk-1…ｅ1ｅ0として、以下の
フロー１に示す反復平方積法を用いることにより実行さ
れる。
【００１５】 Ａに格納された値が求めたいべき乗剰余演算の解にな
る。
る。
【００１６】以上のように演算の基本は、式（６）およ
び式（７）に示すように乗算と除算（mod算）である。
乗算は、初期値を１とするＡの値に対してＡ×Ａまたは
Ａ×Ｍを行なう部分である。除算は、各々の乗算で得ら
れた値に対してmodＮ（Ｎで割ったときの余りを求める
演算）を行なう部分である。この“乗算と除算”（Ａ×
ＡmodＮ、Ａ×ＭmodＮ）を１対の演算として、“ｅ”の
ビット値に従って繰返し演算が行なわれる。すなわち、
“ｅ”の最上位ビットから最下位ビットまでの各ビット
の内容によって“乗算と除算”が行なわれる。
び式（７）に示すように乗算と除算（mod算）である。
乗算は、初期値を１とするＡの値に対してＡ×Ａまたは
Ａ×Ｍを行なう部分である。除算は、各々の乗算で得ら
れた値に対してmodＮ（Ｎで割ったときの余りを求める
演算）を行なう部分である。この“乗算と除算”（Ａ×
ＡmodＮ、Ａ×ＭmodＮ）を１対の演算として、“ｅ”の
ビット値に従って繰返し演算が行なわれる。すなわち、
“ｅ”の最上位ビットから最下位ビットまでの各ビット
の内容によって“乗算と除算”が行なわれる。
【００１７】べき乗剰余演算は、基本となる剰余演算
（mod算）を繰返し行なうことで解が得られることを示
したが、この繰返し回数自体は、たかだか数百〜数千回
であるので、ソフトウェアによる処理でも十分に対応で
きる。しかし、この剰余演算自体すなわち除算をハード
ウェアによって実行するためには、大規模な演算回路と
複雑な処理手順とが必要とされる。このため改善が望ま
れていた。通常、ｅ，ｄ，Ｍ，Ｎなどは１０２４ビット
程度の大きな整数が用いられているので、高速指数計算
法を使用しても１回のＲＳＡ演算で平均１５００回程度
の多重精度乗算と剰余算とを行なわなければならない。
特に剰余算は、近似法、剰余テーブル方式、モンゴメリ
のアルゴリズム等、多くの高速化手法が提案されてい
る。
（mod算）を繰返し行なうことで解が得られることを示
したが、この繰返し回数自体は、たかだか数百〜数千回
であるので、ソフトウェアによる処理でも十分に対応で
きる。しかし、この剰余演算自体すなわち除算をハード
ウェアによって実行するためには、大規模な演算回路と
複雑な処理手順とが必要とされる。このため改善が望ま
れていた。通常、ｅ，ｄ，Ｍ，Ｎなどは１０２４ビット
程度の大きな整数が用いられているので、高速指数計算
法を使用しても１回のＲＳＡ演算で平均１５００回程度
の多重精度乗算と剰余算とを行なわなければならない。
特に剰余算は、近似法、剰余テーブル方式、モンゴメリ
のアルゴリズム等、多くの高速化手法が提案されてい
る。
【００１８】このような、ＲＳＡ暗号に代表される公開
鍵暗号の多くで利用される、べき乗剰余演算を高速に処
理するためには、１回当りの剰余算の高速化が要求され
る。モンゴメリのアルゴリズムは、剰余算を高速処理す
るアルゴリズムである。特に、乗算剰余演算において
は、除算をビットシフトなどで簡略化できるため、公開
鍵暗号（ＲＳＡ暗号等）で用いられるべき乗剰余演算を
高速処理することができるという特徴がある。
鍵暗号の多くで利用される、べき乗剰余演算を高速に処
理するためには、１回当りの剰余算の高速化が要求され
る。モンゴメリのアルゴリズムは、剰余算を高速処理す
るアルゴリズムである。特に、乗算剰余演算において
は、除算をビットシフトなどで簡略化できるため、公開
鍵暗号（ＲＳＡ暗号等）で用いられるべき乗剰余演算を
高速処理することができるという特徴がある。
【００１９】一方、中国人の剰余定理により、合成数を
法とする演算は合成数を構成する互いに素な因数を法と
する演算から計算できる。これを１０２４ビット長ＲＳ
Ａ暗号処理に適用すると、実際に必要なハードウェアと
しては、１０２４ビット長の法Ｎによるべき乗剰余演算
器ではなく、５１２ビット長の整数（ここではｐおよび
ｑに相当する）を法とする演算回路のみでよい。このた
めハードウェアの小型化に繋がる。
法とする演算は合成数を構成する互いに素な因数を法と
する演算から計算できる。これを１０２４ビット長ＲＳ
Ａ暗号処理に適用すると、実際に必要なハードウェアと
しては、１０２４ビット長の法Ｎによるべき乗剰余演算
器ではなく、５１２ビット長の整数（ここではｐおよび
ｑに相当する）を法とする演算回路のみでよい。このた
めハードウェアの小型化に繋がる。
【００２０】べき乗剰余演算は、基本となる剰余演算
（mod算）を実行する手順が非常に複雑であるため、演
算回路が大規模化してしまうことを上述した。そこで、
モンゴメリは、剰余演算（mod算）を先のような一般的
な方法で行なわずに、“乗算”と簡単なビット列処理と
で行なうことによって解を得る仕組みを提案している。
以下にモンゴメリが提案している手法について簡単に説
明する。
（mod算）を実行する手順が非常に複雑であるため、演
算回路が大規模化してしまうことを上述した。そこで、
モンゴメリは、剰余演算（mod算）を先のような一般的
な方法で行なわずに、“乗算”と簡単なビット列処理と
で行なうことによって解を得る仕組みを提案している。
以下にモンゴメリが提案している手法について簡単に説
明する。
【００２１】［モンゴメリのアルゴリズム］剰余演算の
高速化を実現する一手法であるモンゴメリのアルゴリズ
ムについて説明する。
高速化を実現する一手法であるモンゴメリのアルゴリズ
ムについて説明する。
【００２２】モンゴメリのアルゴリズムは、剰余の法Ｎ
（Ｎ＞１）と、剰余の法Ｎと互いに素である基数Ｒ（Ｒ
＞Ｎ）とを用いると、被剰余数をＴとした場合、ＴＲ-1
modＮの計算が基数Ｒによる除算のみで行なえる性質を
利用している。これにより、Ｎによる除算を用いること
なく剰余計算を行なうことができる。ここで、Ｎ，Ｒ，
Ｒ-1およびＴは整数である。被剰余数Ｔは０≦Ｔ＜Ｒ・
Ｎを満たす数である。Ｒ-1は剰余の法Ｎの上での基数Ｒ
の逆数である。またここでさらに、Ｒ・Ｒ-1−Ｎ・Ｎ′
＝１（０≦Ｒ-1＜Ｎ、０≦Ｎ′＜Ｒ）の関係を満たす整
数Ｎ′を考えることができる。さらに、この基数Ｒに２
のべき乗数を使用した場合、基数Ｒによる除算をシフト
操作に置き換えることができる。このため、Ｔ→ＴＲ-1
modＮ（被剰余数をＴとした場合のＴＲ-1modＮ）の計算
の高速処理が可能となる。
（Ｎ＞１）と、剰余の法Ｎと互いに素である基数Ｒ（Ｒ
＞Ｎ）とを用いると、被剰余数をＴとした場合、ＴＲ-1
modＮの計算が基数Ｒによる除算のみで行なえる性質を
利用している。これにより、Ｎによる除算を用いること
なく剰余計算を行なうことができる。ここで、Ｎ，Ｒ，
Ｒ-1およびＴは整数である。被剰余数Ｔは０≦Ｔ＜Ｒ・
Ｎを満たす数である。Ｒ-1は剰余の法Ｎの上での基数Ｒ
の逆数である。またここでさらに、Ｒ・Ｒ-1−Ｎ・Ｎ′
＝１（０≦Ｒ-1＜Ｎ、０≦Ｎ′＜Ｒ）の関係を満たす整
数Ｎ′を考えることができる。さらに、この基数Ｒに２
のべき乗数を使用した場合、基数Ｒによる除算をシフト
操作に置き換えることができる。このため、Ｔ→ＴＲ-1
modＮ（被剰余数をＴとした場合のＴＲ-1modＮ）の計算
の高速処理が可能となる。
【００２３】次にアルゴリズム１として、Ｔ→ＴＲ-1mo
dＮのアルゴリズムＭＲ（Ｔ）を示す。ただし、アルゴ
リズム１において（Ｔ＋ｍ・Ｎ）／Ｒは必ず割り切れる
ことが証明されている。
dＮのアルゴリズムＭＲ（Ｔ）を示す。ただし、アルゴ
リズム１において（Ｔ＋ｍ・Ｎ）／Ｒは必ず割り切れる
ことが証明されている。
【００２４】（アルゴリズム１）Ｔ→ＴＲ-1modＮのア
ルゴリズムＹ＝ＭＲ（Ｔ）は次のように表わされる。
ルゴリズムＹ＝ＭＲ（Ｔ）は次のように表わされる。
【００２５】 Ｍ＝（ＴmodＲ）・Ｎ′modＲ …（８） Ｙ＝（Ｔ＋ｍ・Ｎ）／Ｒ …（９） if Ｙ≧Ｎ then Ｙ＝Ｙ−Ｎ Ｙ＜Ｎ then return Ｙ １回のＭＲでは、剰余ＴmodＮではなくＴＲ-1modＮが求
められるだけである。よって、剰余ＴmodＮを求めるた
めには、次に示すようにＭＲ（Ｔ）と予め求めておいた
Ｒ2modＮとの積で、再びＭＲ演算を行なえばよい。
められるだけである。よって、剰余ＴmodＮを求めるた
めには、次に示すようにＭＲ（Ｔ）と予め求めておいた
Ｒ2modＮとの積で、再びＭＲ演算を行なえばよい。
【００２６】ＭＲ（ＭＲ（Ｔ）・（Ｒ2modＮ）） ＝（ＴＲ-1modＮ）・（Ｒ2modＮ）・Ｒ-1modＮ ＝ＴＲ-1・Ｒ2・Ｒ-1modＮ ＝ＴmodＮ このようにして剰余ＴmodＮを求めることができる。
【００２７】以上のことにより、モンゴメリ法による乗
算剰余演算を使用して、これをべき乗剰余演算の反復平
方積法（繰返し２乗法）で実現するアルゴリズムを下記
に示す。鍵ｅの上位ビットから検索し、鍵のビットの値
が１の場合には、ＭＲ（Ｘ・Ｙ）のモンゴメリ乗算剰余
演算を行なう。
算剰余演算を使用して、これをべき乗剰余演算の反復平
方積法（繰返し２乗法）で実現するアルゴリズムを下記
に示す。鍵ｅの上位ビットから検索し、鍵のビットの値
が１の場合には、ＭＲ（Ｘ・Ｙ）のモンゴメリ乗算剰余
演算を行なう。
【００２８】 Ｙ＝Ｒｒ （Ｒｒ＝Ｒ2modＮ（Ｒ＝２k+2）） Ｘ＝Ｍ Ｘ＝ＭＲ（Ｘ，Ｙ） …（１０） Ｙ＝ＭＲ（１・Ｙ） …（１１） for ｊ＝ｋ to １ if ｅｊ＝＝１ then Ｙ＝ＭＲ（Ｘ・Ｙ） …（１２） if ｊ＞１ then Ｙ＝ＭＲ（Ｙ・Ｙ） …（１３） end for Ｙ＝ＭＲ（１・Ｙ） …（１４） Ｙ＝ＹmodＮ …（１５） ここで、ＭＲ（Ｘ・Ｙ）とＭＲ（Ｙ・Ｘ）とは等しく、
ｅｊは鍵ｅのｊビット目を表わす。５１２ビット長の整
数の場合ｋ＝５１２となり、５１２ビットのべき乗剰余
演算は５１４ビットのモンゴメリ乗算剰余演算と５１２
ビット剰余演算とにより実現できる。
ｅｊは鍵ｅのｊビット目を表わす。５１２ビット長の整
数の場合ｋ＝５１２となり、５１２ビットのべき乗剰余
演算は５１４ビットのモンゴメリ乗算剰余演算と５１２
ビット剰余演算とにより実現できる。
【００２９】また、ハードウェアとして実装するのに最
適な基数Ｗの逐次計算でモンゴメリ乗算剰余演算結果Ｐ
＝ＭＲ（Ｂ・Ａ）を求めると、以下のようになる。
適な基数Ｗの逐次計算でモンゴメリ乗算剰余演算結果Ｐ
＝ＭＲ（Ｂ・Ａ）を求めると、以下のようになる。
【００３０】 Ｗ＝２d Ｎ０′＝Ｎ′modＷ Ｐ＝０ for ｊ＝０ to ｋ Ｍ＝（ＰmodＷ）・Ｎ０′ …（１６） Ｐ＝（（Ｐ＋（ＡmodＷ）・Ｂ・Ｗ＋Ｍ・Ｎ）／Ｗ）mod２k …（１７） Ａ＝Ａ／Ｗ …（１８） End ｄは自然数であり、ハードウェアに依存する数である。
このようにして、モンゴメリ乗算剰余演算結果Ｐを求め
ることができる。ｄ＝１の基数２の逐次計算で５１４ビ
ットモンゴメリ乗算剰余演算結果Ｐ＝ＭＲ（Ｂ・Ａ）を
求めると、以下のようになる。
このようにして、モンゴメリ乗算剰余演算結果Ｐを求め
ることができる。ｄ＝１の基数２の逐次計算で５１４ビ
ットモンゴメリ乗算剰余演算結果Ｐ＝ＭＲ（Ｂ・Ａ）を
求めると、以下のようになる。
【００３１】 Ｎ０′＝Ｎ′mod２ Ｐ＝０ for ｊ＝０ to ５１４ Ｍ＝（Ｐmod２）・Ｎ０′ …（１９） Ｐ＝（（Ｐ＋（Ａmod２）・Ｂ・２＋Ｍ・Ｎ）／２）mod２514 …（２０） Ａ＝Ａ／２ …（２１） end 以上のように、べき乗剰余演算を実現するために、ハー
ドウェアで５１２ビット長のべき乗剰余演算にモンゴメ
リ法を使用し、ソフトウェアで中国人の剰余定理を利用
した処理を使用することが従来採用されている。ハード
ウェアへの実装方式は複数通りあり、実際に様々な方式
が採用されていると思われる。その一例を以下に示す。
ドウェアで５１２ビット長のべき乗剰余演算にモンゴメ
リ法を使用し、ソフトウェアで中国人の剰余定理を利用
した処理を使用することが従来採用されている。ハード
ウェアへの実装方式は複数通りあり、実際に様々な方式
が採用されていると思われる。その一例を以下に示す。
【００３２】図５を参照して、従来のモンゴメリ法を利
用したべき乗剰余演算器は、外部バスとのインタフェー
ス回路１０１と、鍵ｅを保持するｅレジスタ１０２と、
モンゴメリ変換をする乗数Ｙを保持するＹレジスタ１０
３と、鍵Ｎを保持するＮレジスタ１０４と、モンゴメリ
変換の演算時に行なう２Ｂ＋Ｎの値を保持するＢ２Ｎレ
ジスタ１０５と、平文Ｘを保持するＸレジスタ１０６
と、暗号化および復号化のための演算を行なう演算回路
１０７と、演算結果Ｐを保持するＰレジスタ１０８と、
べき乗剰余演算実行時のステートマシンとしての役割を
果たすべき乗剰余制御回路１０９と含む。
用したべき乗剰余演算器は、外部バスとのインタフェー
ス回路１０１と、鍵ｅを保持するｅレジスタ１０２と、
モンゴメリ変換をする乗数Ｙを保持するＹレジスタ１０
３と、鍵Ｎを保持するＮレジスタ１０４と、モンゴメリ
変換の演算時に行なう２Ｂ＋Ｎの値を保持するＢ２Ｎレ
ジスタ１０５と、平文Ｘを保持するＸレジスタ１０６
と、暗号化および復号化のための演算を行なう演算回路
１０７と、演算結果Ｐを保持するＰレジスタ１０８と、
べき乗剰余演算実行時のステートマシンとしての役割を
果たすべき乗剰余制御回路１０９と含む。
【００３３】べき乗算剰余演算回路は、さらに、モンゴ
メリ乗算剰余演算と剰余演算との実行時のステートマシ
ンとしての役割を果たすモンゴメリ乗算剰余・剰余制御
回路１１０と、加算および減算の演算制御を行なう加算
・減算制御回路１１１と、各種モードを保持するモード
レジスタ１１２と、コマンドを保持するコマンドレジス
タ１１３と、ステータスを保持するステータスレジスタ
１１４と、各種レジスタと演算回路１０７間でのデータ
のやり取りを行なうための内部バス１１５と、ｅレジス
タ１０２、べき乗剰余制御回路１０９およびモンゴメリ
乗算剰余・剰余制御回路１１０に接続され、鍵ｅを一時
的に保持する一時保持レジスタ１１９とを含む。
メリ乗算剰余演算と剰余演算との実行時のステートマシ
ンとしての役割を果たすモンゴメリ乗算剰余・剰余制御
回路１１０と、加算および減算の演算制御を行なう加算
・減算制御回路１１１と、各種モードを保持するモード
レジスタ１１２と、コマンドを保持するコマンドレジス
タ１１３と、ステータスを保持するステータスレジスタ
１１４と、各種レジスタと演算回路１０７間でのデータ
のやり取りを行なうための内部バス１１５と、ｅレジス
タ１０２、べき乗剰余制御回路１０９およびモンゴメリ
乗算剰余・剰余制御回路１１０に接続され、鍵ｅを一時
的に保持する一時保持レジスタ１１９とを含む。
【００３４】従来のべき乗剰余演算器では、回路規模を
小さくするために、各レジスタ間を共通の内部バス１１
５で接続している。
小さくするために、各レジスタ間を共通の内部バス１１
５で接続している。
【００３５】また、式（１２）で鍵ｅのｊビット目の値
ｅｊを使用する際に、一時保持レジスタ１１９に予め保
持された鍵ｅのｊビット目を読込んで使用していた。こ
れにより、式（１２）のＹ＝ＭＲ（Ｘ・Ｙ）で必要とさ
れる値のレジスタからの読込みと、鍵ｅのｊビット目の
読込みとを同時に行うことができる。よって、高速に演
算を行うことが可能となる。
ｅｊを使用する際に、一時保持レジスタ１１９に予め保
持された鍵ｅのｊビット目を読込んで使用していた。こ
れにより、式（１２）のＹ＝ＭＲ（Ｘ・Ｙ）で必要とさ
れる値のレジスタからの読込みと、鍵ｅのｊビット目の
読込みとを同時に行うことができる。よって、高速に演
算を行うことが可能となる。
【００３６】
【発明が解決しようとする課題】しかし、従来のべき乗
剰余演算器では、高速に演算を行うことができる反面、
余分な配線領域やレジスタ領域が必要となり、回路規模
が大きくなってしまう。
剰余演算器では、高速に演算を行うことができる反面、
余分な配線領域やレジスタ領域が必要となり、回路規模
が大きくなってしまう。
【００３７】この問題は、式（１５）に示す剰余演算
や、式（１０）〜式（１４）に示すモンゴメリ剰余演算
の場合にも生ずる。すなわち、Ｙレジスタ１０３に保持
された値と、Ｎレジスタ１０４、Ｂ２Ｎレジスタ１０５
またはＸレジスタ１０６に保持された値とを交互に読み
出すこととすると、演算時間が長くなるという問題があ
る。一方、どちらか一方の値を予め一時保持レジスタ１
１９に保持し、演算を行うようにした場合には、高速演
算が可能となるが、余分な配線領域やレジスタ領域が必
要となるため、回路規模が大きくなってしまう。
や、式（１０）〜式（１４）に示すモンゴメリ剰余演算
の場合にも生ずる。すなわち、Ｙレジスタ１０３に保持
された値と、Ｎレジスタ１０４、Ｂ２Ｎレジスタ１０５
またはＸレジスタ１０６に保持された値とを交互に読み
出すこととすると、演算時間が長くなるという問題があ
る。一方、どちらか一方の値を予め一時保持レジスタ１
１９に保持し、演算を行うようにした場合には、高速演
算が可能となるが、余分な配線領域やレジスタ領域が必
要となるため、回路規模が大きくなってしまう。
【００３８】本発明は上述の課題を解決するためになさ
れたもので、その目的は、回路規模が小さく、高速処理
が可能なべき乗剰余演算器を提供することである。
れたもので、その目的は、回路規模が小さく、高速処理
が可能なべき乗剰余演算器を提供することである。
【００３９】
【課題を解決するための手段】本発明のある局面に従う
べき乗剰余演算器は、第１の種類のデータを保持する第
１のレジスタ群と、第１のレジスタ群に保持されたデー
タと並行して参照可能な種類のデータを保持する第２の
レジスタ群と、第１のレジスタ群に接続された第１の内
部バスと、第２のレジスタ群に接続された第２の内部バ
スと、第１および第２の内部バスに接続され、第１およ
び第２のレジスタ群に保持された値を並行して参照し、
モンゴメリ乗算剰余演算を実行するためのモンゴメリ乗
算剰余演算実行手段と、第１および第２の内部バス、な
らびにモンゴメリ乗算剰余演算実行手段に接続され、第
１および第２のレジスタ群に保持された値を並行して参
照し、モンゴメリ乗算剰余演算実行手段との間でデータ
のやり取りを行ない、べき乗剰余演算を実行するための
べき乗剰余演算実行手段とを含む。
べき乗剰余演算器は、第１の種類のデータを保持する第
１のレジスタ群と、第１のレジスタ群に保持されたデー
タと並行して参照可能な種類のデータを保持する第２の
レジスタ群と、第１のレジスタ群に接続された第１の内
部バスと、第２のレジスタ群に接続された第２の内部バ
スと、第１および第２の内部バスに接続され、第１およ
び第２のレジスタ群に保持された値を並行して参照し、
モンゴメリ乗算剰余演算を実行するためのモンゴメリ乗
算剰余演算実行手段と、第１および第２の内部バス、な
らびにモンゴメリ乗算剰余演算実行手段に接続され、第
１および第２のレジスタ群に保持された値を並行して参
照し、モンゴメリ乗算剰余演算実行手段との間でデータ
のやり取りを行ない、べき乗剰余演算を実行するための
べき乗剰余演算実行手段とを含む。
【００４０】並行して参照可能なデータを第１および第
２のレジスタ群に分けて保持し、モンゴメリ乗算剰余演
算またはべき乗剰余演算を実行する際に、第１および第
２のレジスタ群に保持されたデータを並行して参照す
る。このため、データの読み出しを高速に行なうことが
でき、高速処理が可能となる。また、従来のように一時
保持レジスタを必要としない。このため、回路規模を小
さくすることができる。
２のレジスタ群に分けて保持し、モンゴメリ乗算剰余演
算またはべき乗剰余演算を実行する際に、第１および第
２のレジスタ群に保持されたデータを並行して参照す
る。このため、データの読み出しを高速に行なうことが
でき、高速処理が可能となる。また、従来のように一時
保持レジスタを必要としない。このため、回路規模を小
さくすることができる。
【００４１】好ましくは、第１のレジスタ群に保持され
る第１の種類のデータは、１ビットごとに参照されるデ
ータであり、べき乗剰余演算器は、さらに、第１の内部
バス、モンゴメリ乗算剰余演算実行手段およびべき乗剰
余演算実行手段に接続され、モンゴメリ乗算剰余演算実
行手段またはべき乗剰余演算実行手段から供給される信
号に基づいて定められるビットのデータを第１の内部バ
ス上より取得し、モンゴメリ乗算剰余演算実行手段また
はべき乗剰余演算実行手段に供給する１ビット選択回路
を含む。
る第１の種類のデータは、１ビットごとに参照されるデ
ータであり、べき乗剰余演算器は、さらに、第１の内部
バス、モンゴメリ乗算剰余演算実行手段およびべき乗剰
余演算実行手段に接続され、モンゴメリ乗算剰余演算実
行手段またはべき乗剰余演算実行手段から供給される信
号に基づいて定められるビットのデータを第１の内部バ
ス上より取得し、モンゴメリ乗算剰余演算実行手段また
はべき乗剰余演算実行手段に供給する１ビット選択回路
を含む。
【００４２】第１のレジスタ群から１ビットごとデータ
を読み出すのではなく、第１の内部バス上に存在するデ
ータから１ビットごとにデータを読み出すことができる
ようになる。このため、第１のレジスタ群に複数のレジ
スタが含まれており、かつ１ビット選択回路がない状態
では、各レジスタごとに１ビットずつデータを取得する
ための回路を設けなければならないが、１ビット選択回
路を設けることにより、各レジスタごとに設けられてい
る１ビットのデータを取得するための回路を共通化する
ことができる。よって、回路規模の小さいべき乗剰余演
算器を提供することが可能になる。
を読み出すのではなく、第１の内部バス上に存在するデ
ータから１ビットごとにデータを読み出すことができる
ようになる。このため、第１のレジスタ群に複数のレジ
スタが含まれており、かつ１ビット選択回路がない状態
では、各レジスタごとに１ビットずつデータを取得する
ための回路を設けなければならないが、１ビット選択回
路を設けることにより、各レジスタごとに設けられてい
る１ビットのデータを取得するための回路を共通化する
ことができる。よって、回路規模の小さいべき乗剰余演
算器を提供することが可能になる。
【００４３】さらに好ましくは、モンゴメリ乗算剰余演
算実行手段は、外部より供給されるモード信号に基づい
て、カウント回数を変更可能なカウンタを有する。
算実行手段は、外部より供給されるモード信号に基づい
て、カウント回数を変更可能なカウンタを有する。
【００４４】モード信号に基づいてカウンタのカウント
回数を変更することができる。このため、テスト時には
カウンタのカウント回数を減らすことにより、モンゴメ
リ乗算剰余演算実行手段のテスト時間を短縮することが
できる。
回数を変更することができる。このため、テスト時には
カウンタのカウント回数を減らすことにより、モンゴメ
リ乗算剰余演算実行手段のテスト時間を短縮することが
できる。
【００４５】さらに好ましくは、べき乗剰余演算実行手
段は、外部より供給されるモード信号に基づいて、カウ
ント回数を変更可能なカウンタを有する。
段は、外部より供給されるモード信号に基づいて、カウ
ント回数を変更可能なカウンタを有する。
【００４６】モード信号に基づいてカウンタのカウント
回数を変更することができる。このため、テスト時には
カウンタのカウント回数を減らすことにより、べき乗剰
余演算実行手段のテスト時間を短縮することができる。
回数を変更することができる。このため、テスト時には
カウンタのカウント回数を減らすことにより、べき乗剰
余演算実行手段のテスト時間を短縮することができる。
【００４７】さらに好ましくは、カウンタは、直列に接
続された複数のフリップフロップを含み、モード信号に
応じて複数のフリップフロップの一部の動作を停止させ
る。
続された複数のフリップフロップを含み、モード信号に
応じて複数のフリップフロップの一部の動作を停止させ
る。
【００４８】フリップフロップの一部の動作を停止させ
ることにより、カウント回数を変更することが可能にな
る。
ることにより、カウント回数を変更することが可能にな
る。
【００４９】
【発明の実施の形態】［実施の形態１］ ［べき乗剰余演算器のハードウェア構成］図１を参照し
て、本発明の実施の形態１に係るべき乗剰余演算器は、
外部バスとのインタフェースであるＩ／Ｆ（インタフェ
ース）回路１０１と、鍵ｅを保持するｅレジスタ１０２
と、モンゴメリ変換をする乗数Ｙを保持するＹレジスタ
１０３と、鍵Ｎを保持するＮレジスタ１０４と、モンゴ
メリ変換の演算時に行なう２Ｂ＋Ｎの値を保持するＢ２
Ｎレジスタ１０５と、平文Ｘを保持するＸレジスタ１０
６と、暗号化および復号化のための演算を行なう演算回
路１０７と、演算結果Ｐを保持するＰレジスタ１０８
と、べき乗剰余演算実行時のステートマシンとしての役
割を果たすべき乗剰余制御回路１０９とを含む。
て、本発明の実施の形態１に係るべき乗剰余演算器は、
外部バスとのインタフェースであるＩ／Ｆ（インタフェ
ース）回路１０１と、鍵ｅを保持するｅレジスタ１０２
と、モンゴメリ変換をする乗数Ｙを保持するＹレジスタ
１０３と、鍵Ｎを保持するＮレジスタ１０４と、モンゴ
メリ変換の演算時に行なう２Ｂ＋Ｎの値を保持するＢ２
Ｎレジスタ１０５と、平文Ｘを保持するＸレジスタ１０
６と、暗号化および復号化のための演算を行なう演算回
路１０７と、演算結果Ｐを保持するＰレジスタ１０８
と、べき乗剰余演算実行時のステートマシンとしての役
割を果たすべき乗剰余制御回路１０９とを含む。
【００５０】べき乗剰余演算回路は、さらに、モンゴメ
リ乗算剰余演算と剰余演算との実行時のステートマシン
としての役割を果たすモンゴメリ乗算剰余・剰余制御回
路１１０と、加算および減算の演算制御を行なう加算・
減算制御回路１１１と、各種モードを保持するモードレ
ジスタ１１２と、コマンドを保持するコマンドレジスタ
１１３と、ステータスを保持するステータスレジスタ１
１４と、インタフェース回路１０１、ｅレジスタ１０２
およびＹレジスタ１０３に接続され、各種レジスタ間で
データのやり取りを行なう内部バス１１５と、Ｎレジス
タ１０４、Ｂ２Ｎレジスタ１０５、Ｘレジスタ１０６、
演算回路１０７およびＰレジスタ１０８に接続され、各
種レジスタと演算回路１０７間でデータのやり取りを行
なうための内部バス１１６と、内部バス１１５および１
１６に接続され、内部バス１１５および１１６の間でデ
ータの受け渡しの制御を行なうバス分割回路１１７とを
含む。
リ乗算剰余演算と剰余演算との実行時のステートマシン
としての役割を果たすモンゴメリ乗算剰余・剰余制御回
路１１０と、加算および減算の演算制御を行なう加算・
減算制御回路１１１と、各種モードを保持するモードレ
ジスタ１１２と、コマンドを保持するコマンドレジスタ
１１３と、ステータスを保持するステータスレジスタ１
１４と、インタフェース回路１０１、ｅレジスタ１０２
およびＹレジスタ１０３に接続され、各種レジスタ間で
データのやり取りを行なう内部バス１１５と、Ｎレジス
タ１０４、Ｂ２Ｎレジスタ１０５、Ｘレジスタ１０６、
演算回路１０７およびＰレジスタ１０８に接続され、各
種レジスタと演算回路１０７間でデータのやり取りを行
なうための内部バス１１６と、内部バス１１５および１
１６に接続され、内部バス１１５および１１６の間でデ
ータの受け渡しの制御を行なうバス分割回路１１７とを
含む。
【００５１】［モンゴメリ演算の演算方法］べき乗剰余
演算を行なうにあたり、高速化を実現するためにモンゴ
メリ法による乗算剰余演算と剰余演算とを使用している
が、そのうち、式（１２）の条件付モンゴメリ演算［if
ｅｊ＝＝１ then Ｙ＝ＭＲ（Ｘ・Ｙ）］の演算方法
について説明する。
演算を行なうにあたり、高速化を実現するためにモンゴ
メリ法による乗算剰余演算と剰余演算とを使用している
が、そのうち、式（１２）の条件付モンゴメリ演算［if
ｅｊ＝＝１ then Ｙ＝ＭＲ（Ｘ・Ｙ）］の演算方法
について説明する。
【００５２】まず、２Ｂ＋Ｎの値を計算するためにＮレ
ジスタ１０４から鍵Ｎが読み出され、内部バス１１６お
よび演算回路１０７を経由して、Ｐレジスタ１０８に保
持される。それと同時に、ｅレジスタ１０２から鍵ｅが
読み出され、内部バス１１５を経由してべき乗剰余制御
回路１０９にｅｊが保持される。
ジスタ１０４から鍵Ｎが読み出され、内部バス１１６お
よび演算回路１０７を経由して、Ｐレジスタ１０８に保
持される。それと同時に、ｅレジスタ１０２から鍵ｅが
読み出され、内部バス１１５を経由してべき乗剰余制御
回路１０９にｅｊが保持される。
【００５３】次に、２Ｂ＋Ｎ（ここではＢ＝Ｘ）の演算
が実行され、演算結果がＢ２Ｎレジスタ１０５に書込ま
れる。それと同時に、Ｙレジスタ１０３に保持された乗
数Ｙが読み出され内部バス１１５を経由してモンゴメリ
乗算剰余・剰余制御回路１１０にＹ０（乗数Ｙの０ビッ
ト目の値）が保持される。Ｙ０を利用するのは、式（１
２）のＭＲ（Ｘ・Ｙ）を実現する式（１９）〜（２１）
のループにおいて、Ｙに相当するＡについての［Ａｍｏ
ｄ２］が、Ａの０ビット目、すなわちＹの０ビット目の
値に相当するからである。
が実行され、演算結果がＢ２Ｎレジスタ１０５に書込ま
れる。それと同時に、Ｙレジスタ１０３に保持された乗
数Ｙが読み出され内部バス１１５を経由してモンゴメリ
乗算剰余・剰余制御回路１１０にＹ０（乗数Ｙの０ビッ
ト目の値）が保持される。Ｙ０を利用するのは、式（１
２）のＭＲ（Ｘ・Ｙ）を実現する式（１９）〜（２１）
のループにおいて、Ｙに相当するＡについての［Ａｍｏ
ｄ２］が、Ａの０ビット目、すなわちＹの０ビット目の
値に相当するからである。
【００５４】次に、モンゴメリ乗算剰余・剰余制御回路
１１０に保持されたＹ０とＰ０（演算結果Ｐの０ビット
目の値）とに基づいて、Ｘレジスタ１０６、Ｎレジスタ
１０４およびＢ２Ｎレジスタ１０５に保持された値のい
ずれかが読込まれ、式（２０）の演算が実行される。そ
れと同時に、Ｙレジスタ１０３に保持された乗数Ｙが読
込まれ、内部バス１１５を経由してモンゴメリ乗算剰余
・剰余制御回路１１０にＹ１が保持される。以下、同様
に式（１９）〜（２１）の演算が繰り返し実行される。
このとき、Ｙレジスタ１０３から読み出されるデータ
は、モンゴメリ演算Ｐ＝ＭＲ（Ｂ・Ａ）のＡに相当す
る。このため、式（２０）内の［Ａｍｏｄ２］および式
（２１）の［Ａ＝Ａ／２］より、Ｙｊが使用されること
となる。実際には、式（１９）ではＰ０（Ｎ０´＝１の
場合）が必要とされ、式（２１）では１ビットのＹｊだ
けが必要とされる。
１１０に保持されたＹ０とＰ０（演算結果Ｐの０ビット
目の値）とに基づいて、Ｘレジスタ１０６、Ｎレジスタ
１０４およびＢ２Ｎレジスタ１０５に保持された値のい
ずれかが読込まれ、式（２０）の演算が実行される。そ
れと同時に、Ｙレジスタ１０３に保持された乗数Ｙが読
込まれ、内部バス１１５を経由してモンゴメリ乗算剰余
・剰余制御回路１１０にＹ１が保持される。以下、同様
に式（１９）〜（２１）の演算が繰り返し実行される。
このとき、Ｙレジスタ１０３から読み出されるデータ
は、モンゴメリ演算Ｐ＝ＭＲ（Ｂ・Ａ）のＡに相当す
る。このため、式（２０）内の［Ａｍｏｄ２］および式
（２１）の［Ａ＝Ａ／２］より、Ｙｊが使用されること
となる。実際には、式（１９）ではＰ０（Ｎ０´＝１の
場合）が必要とされ、式（２１）では１ビットのＹｊだ
けが必要とされる。
【００５５】剰余演算を行なう際にも同様の処理が行な
われる。 ［演算制御用カウンタ］図１に示したべき乗剰余制御回
路１０９内には、カウンタが設けられている。このカウ
ンタは、式（１２）および（１３）を実行する際に変数
ｊを変化させるために用いられる。
われる。 ［演算制御用カウンタ］図１に示したべき乗剰余制御回
路１０９内には、カウンタが設けられている。このカウ
ンタは、式（１２）および（１３）を実行する際に変数
ｊを変化させるために用いられる。
【００５６】図２を参照して、カウンタは、／Ｑ端子
（以下、／記号は反転を示す。）がＤ端子に接続されて
いるＤ（Ｄｅｌａｙ）フリップフロップ２０１と、Ｄフ
リップフロップ２０１のＱ端子がＣＬＫ（クロック）端
子に接続され、かつ／Ｑ端子がＤ端子に接続されている
Ｄフリップフロップ２０２と、Ｄフリップフロップ２０
２のＱ端子がＣＬＫ端子に接続され、かつ／Ｑ端子がＤ
端子に接続されているＤフリップフロップ２０３と、Ｄ
フリップフロップ２０３のＱ端子から出力される信号お
よびモード信号を入力として受けるＮＡＮＤゲート２０
４と、ＮＡＮＤゲート２０４の出力を入力として受ける
インバータ２０５とを含む。
（以下、／記号は反転を示す。）がＤ端子に接続されて
いるＤ（Ｄｅｌａｙ）フリップフロップ２０１と、Ｄフ
リップフロップ２０１のＱ端子がＣＬＫ（クロック）端
子に接続され、かつ／Ｑ端子がＤ端子に接続されている
Ｄフリップフロップ２０２と、Ｄフリップフロップ２０
２のＱ端子がＣＬＫ端子に接続され、かつ／Ｑ端子がＤ
端子に接続されているＤフリップフロップ２０３と、Ｄ
フリップフロップ２０３のＱ端子から出力される信号お
よびモード信号を入力として受けるＮＡＮＤゲート２０
４と、ＮＡＮＤゲート２０４の出力を入力として受ける
インバータ２０５とを含む。
【００５７】カウンタは、さらに、インバータ２０５の
出力がＣＬＫ端子に接続され、かつ／Ｑ端子がＤ端子に
接続されているＤフリップフロップ２０６と、Ｄフリッ
プフロップ２０６のＱ端子から出力される信号およびモ
ード信号を入力として受けるＮＡＮＤゲート２０７と、
ＮＡＮＤゲート２０７の出力を入力として受けるインバ
ータ２０８と、Ｄフリップフロップ２０１のＱ端子、Ｄ
フリップフロップ２０２のＱ端子、インバータ２０５の
出力およびインバータ２０８の出力を入力として受ける
ＮＯＲゲート２０９とを含む。
出力がＣＬＫ端子に接続され、かつ／Ｑ端子がＤ端子に
接続されているＤフリップフロップ２０６と、Ｄフリッ
プフロップ２０６のＱ端子から出力される信号およびモ
ード信号を入力として受けるＮＡＮＤゲート２０７と、
ＮＡＮＤゲート２０７の出力を入力として受けるインバ
ータ２０８と、Ｄフリップフロップ２０１のＱ端子、Ｄ
フリップフロップ２０２のＱ端子、インバータ２０５の
出力およびインバータ２０８の出力を入力として受ける
ＮＯＲゲート２０９とを含む。
【００５８】Ｄフリップフロップ２０１のＱ端子より出
力される信号、Ｄフリップフロップ２０２のＱ端子より
出力される信号、インバータ２０５の出力信号およびイ
ンバータ２０８の出力信号をそれぞれ信号Ａ、信号Ｂ、
信号Ｃおよび信号Ｄと定義する。また、ＮＯＲゲート２
０９の出力を信号ＥＮＤと定義する。
力される信号、Ｄフリップフロップ２０２のＱ端子より
出力される信号、インバータ２０５の出力信号およびイ
ンバータ２０８の出力信号をそれぞれ信号Ａ、信号Ｂ、
信号Ｃおよび信号Ｄと定義する。また、ＮＯＲゲート２
０９の出力を信号ＥＮＤと定義する。
【００５９】モード信号がＨｉｇｈの時の各信号のタイ
ミングチャートは、図３（Ａ）に示すようになる。すな
わち、クロック信号が１６回入力されると、信号ＥＮＤ
がＬｏｗからＨｉｇｈに変化する。このため、式（１
２）および（１３）のループでｋ＝１６としたときのモ
ンゴメリ乗算剰余演算が実現できる。
ミングチャートは、図３（Ａ）に示すようになる。すな
わち、クロック信号が１６回入力されると、信号ＥＮＤ
がＬｏｗからＨｉｇｈに変化する。このため、式（１
２）および（１３）のループでｋ＝１６としたときのモ
ンゴメリ乗算剰余演算が実現できる。
【００６０】一方、モード信号をＬｏｗにすると、信号
Ｃおよび信号Ｄが常にＬｏｗとなる。このため、各信号
のタイミングチャートは、図３（Ｂ）のようになり、ク
ロック信号が８回入力されると、信号ＥＮＤがＬｏｗか
らＨｉｇｈに変化する。このため、式（１２）および
（１３）のループでｋ＝８としたときのモンゴメリ乗算
剰余演算が実現できる。
Ｃおよび信号Ｄが常にＬｏｗとなる。このため、各信号
のタイミングチャートは、図３（Ｂ）のようになり、ク
ロック信号が８回入力されると、信号ＥＮＤがＬｏｗか
らＨｉｇｈに変化する。このため、式（１２）および
（１３）のループでｋ＝８としたときのモンゴメリ乗算
剰余演算が実現できる。
【００６１】このように、モード信号によりループの回
数を変化させることができる。また、上述したカウンタ
と同様のカウンタが、モンゴメリ乗算剰余・剰余制御回
路１１０内にも設けられている。これにより、式（１
９）〜（２１）に示すループの回数もモード信号の値に
より変化させることができるようになる。
数を変化させることができる。また、上述したカウンタ
と同様のカウンタが、モンゴメリ乗算剰余・剰余制御回
路１１０内にも設けられている。これにより、式（１
９）〜（２１）に示すループの回数もモード信号の値に
より変化させることができるようになる。
【００６２】以上説明したように本実施の形態ではＹレ
ジスタ１０３とｅレジスタ１０２とが使用する内部バス
（内部バス１１５）と、その他のレジスタ（Ｎレジスタ
１０４、Ｂ２Ｎレジスタ１０５、Ｘレジスタ１０６）が
使用する内部バス（内部バス１１６）とを分離した。こ
のため、Ｙレジスタ１０３またはｅレジスタ１０２と、
Ｎレジスタ１０４、Ｂ２Ｎレジスタ１０５またはＸレジ
スタ１０６とから同時にデータを読み出すことができ
る。よって、モンゴメリ乗算剰余演算を高速に実行する
ことができる。
ジスタ１０３とｅレジスタ１０２とが使用する内部バス
（内部バス１１５）と、その他のレジスタ（Ｎレジスタ
１０４、Ｂ２Ｎレジスタ１０５、Ｘレジスタ１０６）が
使用する内部バス（内部バス１１６）とを分離した。こ
のため、Ｙレジスタ１０３またはｅレジスタ１０２と、
Ｎレジスタ１０４、Ｂ２Ｎレジスタ１０５またはＸレジ
スタ１０６とから同時にデータを読み出すことができ
る。よって、モンゴメリ乗算剰余演算を高速に実行する
ことができる。
【００６３】また、従来のように一時保持レジスタを必
要としない。このため、回路規模を小さくすることがで
きる。
要としない。このため、回路規模を小さくすることがで
きる。
【００６４】さらに、モード信号の値によりループ処理
の回数を減らすことができる。このため、ループ処理の
回数を減らしたテストを行なうことが可能となり、テス
ト時間の短縮を図ることができる。
の回数を減らすことができる。このため、ループ処理の
回数を減らしたテストを行なうことが可能となり、テス
ト時間の短縮を図ることができる。
【００６５】［実施の形態２］ ［べき乗剰余演算器のハードウェア構成］図４を参照し
て、本発明の実施の形態２に係るべき乗剰余演算器は、
図１を参照して説明した実施の形態１に係るべき乗剰余
演算器のハードウェア構成において、内部バス１１５と
べき乗剰余制御回路１０９およびモンゴメリ乗算剰余・
剰余制御回路１１０との間に１ビット選択回路１１８を
設けたものである。その他の部品は、実施の形態１と同
様である。このため、その詳細な説明はここでは繰り返
さない。
て、本発明の実施の形態２に係るべき乗剰余演算器は、
図１を参照して説明した実施の形態１に係るべき乗剰余
演算器のハードウェア構成において、内部バス１１５と
べき乗剰余制御回路１０９およびモンゴメリ乗算剰余・
剰余制御回路１１０との間に１ビット選択回路１１８を
設けたものである。その他の部品は、実施の形態１と同
様である。このため、その詳細な説明はここでは繰り返
さない。
【００６６】また、べき乗剰余制御回路１０９およびモ
ンゴメリ乗算剰余・剰余制御回路１１０内にはカウンタ
がそれぞれ設けられている。これらのカウンタは、実施
の形態１に示したものと同様である。このため、その詳
細な説明はここでは繰り返さない。
ンゴメリ乗算剰余・剰余制御回路１１０内にはカウンタ
がそれぞれ設けられている。これらのカウンタは、実施
の形態１に示したものと同様である。このため、その詳
細な説明はここでは繰り返さない。
【００６７】［べき乗剰余演算の演算方法］本実施の形
態におけるべき乗剰余演算の演算方法と実施の形態１に
おけるそれとの違いを以下に説明する。
態におけるべき乗剰余演算の演算方法と実施の形態１に
おけるそれとの違いを以下に説明する。
【００６８】式（１２）および（１３）のループを実行
する際には、ｅレジスタ１０２に保持された鍵ｅが内部
バス１１５上に読み出される。それとともに、べき乗剰
余制御回路１０９は、自身の有するカウンタの状態に従
い、鍵ｅの読み出すべきビットｊを１ビット選択回路１
１８に指示する。１ビット選択回路１１８は、内部バス
１１５上に読み出された鍵ｅのｊビット目の値ｅｊを読
込み、べき乗剰余制御回路１０９に与える。
する際には、ｅレジスタ１０２に保持された鍵ｅが内部
バス１１５上に読み出される。それとともに、べき乗剰
余制御回路１０９は、自身の有するカウンタの状態に従
い、鍵ｅの読み出すべきビットｊを１ビット選択回路１
１８に指示する。１ビット選択回路１１８は、内部バス
１１５上に読み出された鍵ｅのｊビット目の値ｅｊを読
込み、べき乗剰余制御回路１０９に与える。
【００６９】式（１９）〜（２１）のループを実行する
際には、Ｙレジスタ１０３に保持された乗数Ｙ（式（１
９）〜（２１）では乗数Ａ）は、式（２１）により１ビ
ットずつ右シフトされる。このため、乗数Ｙのｊビット
目の値Ｙｊ（Ａｊ）は、式（２０）におけるＡｍｏｄ２
に相当する。よって、式（１９）〜（２１）のループを
実行する際には、Ｙレジスタ１０３に保持された乗数Ｙ
が内部バス１１５に読み出される。それとともに、モン
ゴメリ乗算剰余・剰余制御回路１１０は、自身の有する
カウンタの状態に従い、乗数Ｙの読み出すべきビットｊ
を１ビット選択回路１１８に指示する。１ビット選択回
路１１８は、内部バス１１５上に読み出された乗数Ｙの
ｊビット目の値Ｙｊを読込み、モンゴメリ乗算剰余・剰
余制御回路１１０に与える。
際には、Ｙレジスタ１０３に保持された乗数Ｙ（式（１
９）〜（２１）では乗数Ａ）は、式（２１）により１ビ
ットずつ右シフトされる。このため、乗数Ｙのｊビット
目の値Ｙｊ（Ａｊ）は、式（２０）におけるＡｍｏｄ２
に相当する。よって、式（１９）〜（２１）のループを
実行する際には、Ｙレジスタ１０３に保持された乗数Ｙ
が内部バス１１５に読み出される。それとともに、モン
ゴメリ乗算剰余・剰余制御回路１１０は、自身の有する
カウンタの状態に従い、乗数Ｙの読み出すべきビットｊ
を１ビット選択回路１１８に指示する。１ビット選択回
路１１８は、内部バス１１５上に読み出された乗数Ｙの
ｊビット目の値Ｙｊを読込み、モンゴメリ乗算剰余・剰
余制御回路１１０に与える。
【００７０】以上説明したように本実施の形態による
と、内部バス１１５はｅレジスタ１０２およびＹレジス
タ１０３のみについて用いられる。このため、ｅレジス
タ１０２に保持された鍵ｅまたはＹレジスタ１０３に保
持された乗数Ｙを内部バス１１５に読み出したままの状
態で、べき乗剰余制御回路１０９またはモンゴメリ乗算
剰余・剰余制御回路１１０がビットを指定する。する
と、１ビット選択回路１１８が対応するビットのデータ
を内部バス１１５より読み出し、べき乗剰余制御回路１
０９またはモンゴメリ乗算剰余・剰余制御回路１１０に
供給することができるようになる。
と、内部バス１１５はｅレジスタ１０２およびＹレジス
タ１０３のみについて用いられる。このため、ｅレジス
タ１０２に保持された鍵ｅまたはＹレジスタ１０３に保
持された乗数Ｙを内部バス１１５に読み出したままの状
態で、べき乗剰余制御回路１０９またはモンゴメリ乗算
剰余・剰余制御回路１１０がビットを指定する。する
と、１ビット選択回路１１８が対応するビットのデータ
を内部バス１１５より読み出し、べき乗剰余制御回路１
０９またはモンゴメリ乗算剰余・剰余制御回路１１０に
供給することができるようになる。
【００７１】このため、べき乗剰余制御回路１０９また
はモンゴメリ乗算剰余・剰余制御回路１１０は、ビット
ごとにｅレジスタ１０２またはＹレジスタ１０３に保持
されたデータの読み出しを制御する必要がない。このた
め、べき剰余演算回路のハードウェア構成を簡略化で
き、回路規模を小さくすることが可能となる。
はモンゴメリ乗算剰余・剰余制御回路１１０は、ビット
ごとにｅレジスタ１０２またはＹレジスタ１０３に保持
されたデータの読み出しを制御する必要がない。このた
め、べき剰余演算回路のハードウェア構成を簡略化で
き、回路規模を小さくすることが可能となる。
【００７２】今回開示された実施の形態はすべての点で
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなくて特許請求
の範囲によって示され、特許請求の範囲と均等の意味お
よび範囲内でのすべての変更が含まれることが意図され
る。
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなくて特許請求
の範囲によって示され、特許請求の範囲と均等の意味お
よび範囲内でのすべての変更が含まれることが意図され
る。
【００７３】
【発明の効果】本発明によると、回路規模が小さく、高
速処理が可能なべき乗剰余演算器を提供することが可能
となる。
速処理が可能なべき乗剰余演算器を提供することが可能
となる。
【図１】 本発明の実施の形態１に係るべき乗剰余演算
器のハードウェア構成を示すブロック図である。
器のハードウェア構成を示すブロック図である。
【図２】 カウンタのハードウェア構成を示す図であ
る。
る。
【図３】 カウンタの信号のタイミングチャートであ
る。
る。
【図４】 本発明の実施の形態２に係るべき乗剰余演算
器のハードウェア構成を示すブロック図である。
器のハードウェア構成を示すブロック図である。
【図５】 従来のモンゴメリ法を利用したべき乗剰余演
算器のハードウェア構成を示すブロック図である。
算器のハードウェア構成を示すブロック図である。
１０１ インタフェース回路、１０２ ｅレジスタ、１
０３ Ｙレジスタ、１０４ Ｎレジスタ、１０５ Ｂ２
Ｎレジスタ、１０６ Ｘレジスタ、１０７ 演算回路、
１０８ Ｐレジスタ、１０９ べき乗剰余制御回路、１
１０ モンゴメリ乗算剰余・剰余制御回路、１１１ 加
算・減算制御回路、１１２ モードレジスタ、１１３
コマンドレジスタ、１１４ ステータスレジスタ、１１
５，１１６ 内部バス、１１７ バス分割回路、１１８
１ビット選択回路、１１９ 一時保持レジスタ、２０
１，２０２，２０３，２０６ Ｄフリップフロップ、２
０４，２０７ ＮＡＮＤゲート、２０４，２０５，２０
８ インバータ、２０９ＮＯＲゲート。
０３ Ｙレジスタ、１０４ Ｎレジスタ、１０５ Ｂ２
Ｎレジスタ、１０６ Ｘレジスタ、１０７ 演算回路、
１０８ Ｐレジスタ、１０９ べき乗剰余制御回路、１
１０ モンゴメリ乗算剰余・剰余制御回路、１１１ 加
算・減算制御回路、１１２ モードレジスタ、１１３
コマンドレジスタ、１１４ ステータスレジスタ、１１
５，１１６ 内部バス、１１７ バス分割回路、１１８
１ビット選択回路、１１９ 一時保持レジスタ、２０
１，２０２，２０３，２０６ Ｄフリップフロップ、２
０４，２０７ ＮＡＮＤゲート、２０４，２０５，２０
８ インバータ、２０９ＮＯＲゲート。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5B056 AA01 AA04 BB00 FF00 FF08 FF09 FF15 5J104 AA18 AA22 JA23 NA18 NA22
Claims (5)
- 【請求項１】 第１の種類のデータを保持する第１のレ
ジスタ群と、 前記第１のレジスタ群に保持されたデータと並行して参
照可能な種類のデータを保持する第２のレジスタ群と、 前記第１のレジスタ群に接続された第１の内部バスと、 前記第２のレジスタ群に接続された第２の内部バスと、 前記第１および第２の内部バスに接続され、前記第１お
よび第２のレジスタ群に保持された値を並行して参照
し、モンゴメリ乗算剰余演算を実行するためのモンゴメ
リ乗算剰余演算実行手段と、 前記第１および第２の内部バス、ならびに前記モンゴメ
リ乗算剰余演算実行手段に接続され、前記第１および第
２のレジスタ群に保持された値を並行して参照し、前記
モンゴメリ乗算剰余演算実行手段との間でデータのやり
取りを行ない、べき乗剰余演算を実行するためのべき乗
剰余演算実行手段とを含む、べき乗剰余演算器。 - 【請求項２】 前記第１のレジスタ群に保持される第１
の種類のデータは、１ビットごとに参照されるデータで
あり、 さらに、前記第１の内部バス、前記モンゴメリ乗算剰余
演算実行手段およびべき乗剰余演算実行手段に接続さ
れ、前記モンゴメリ乗算剰余演算実行手段または前記べ
き乗剰余演算実行手段から供給される信号に基づいて定
められるビットのデータを前記第１の内部バス上より取
得し、前記モンゴメリ乗算剰余演算実行手段または前記
べき乗剰余演算実行手段に供給する１ビット選択回路を
含む、請求項１に記載のべき乗剰余演算器。 - 【請求項３】 前記モンゴメリ乗算剰余演算実行手段
は、外部より供給されるモード信号に基づいて、カウン
ト回数を変更可能なカウンタを有する、請求項１または
２に記載のべき乗剰余演算器。 - 【請求項４】 前記べき乗剰余演算実行手段は、外部よ
り供給されるモード信号に基づいて、カウント回数を変
更可能なカウンタを有する、請求項１〜３のいずれかに
記載のべき乗剰余演算器。 - 【請求項５】 前記カウンタは、直列に接続された複数
のフリップフロップを含み、前記モード信号に応じて前
記複数のフリップフロップの一部の動作を停止させる、
請求項３または４に記載のべき乗剰余演算器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001163719A JP2002358010A (ja) | 2001-05-31 | 2001-05-31 | べき乗剰余演算器 |
| US10/096,883 US20030033340A1 (en) | 2001-05-31 | 2002-03-14 | Power-residue calculating unit concurrently referring to data for concurrent reference |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001163719A JP2002358010A (ja) | 2001-05-31 | 2001-05-31 | べき乗剰余演算器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002358010A true JP2002358010A (ja) | 2002-12-13 |
Family
ID=19006631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001163719A Pending JP2002358010A (ja) | 2001-05-31 | 2001-05-31 | べき乗剰余演算器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20030033340A1 (ja) |
| JP (1) | JP2002358010A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007212701A (ja) * | 2006-02-09 | 2007-08-23 | Renesas Technology Corp | 剰余演算処理装置 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3732450B2 (ja) * | 2002-03-19 | 2006-01-05 | 沖電気工業株式会社 | 剰余演算器 |
| US7187770B1 (en) * | 2002-07-16 | 2007-03-06 | Cisco Technology, Inc. | Method and apparatus for accelerating preliminary operations for cryptographic processing |
| JP4360792B2 (ja) | 2002-09-30 | 2009-11-11 | 株式会社ルネサステクノロジ | べき乗剰余演算器 |
| JP2004145010A (ja) * | 2002-10-24 | 2004-05-20 | Renesas Technology Corp | 暗号回路 |
| JP3576155B2 (ja) * | 2002-11-11 | 2004-10-13 | 沖電気工業株式会社 | 乗算剰余演算器 |
| EP1899803A2 (en) * | 2005-06-29 | 2008-03-19 | Koninklijke Philips Electronics N.V. | Arrangement for and method of protecting a data processing device against an attack or analysis |
| CN101213513B (zh) * | 2005-06-29 | 2013-06-12 | 爱迪德艾恩德霍芬公司 | 保护数据处理装置免受密码攻击或分析的设备和方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000353077A (ja) * | 1999-04-07 | 2000-12-19 | Matsushita Electric Ind Co Ltd | 多倍長演算装置 |
| JP2002229445A (ja) * | 2001-01-30 | 2002-08-14 | Mitsubishi Electric Corp | べき乗剰余演算器 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5513133A (en) * | 1992-11-30 | 1996-04-30 | Fortress U&T Ltd. | Compact microelectronic device for performing modular multiplication and exponentiation over large numbers |
| JP3615622B2 (ja) * | 1996-06-28 | 2005-02-02 | 株式会社ルネサステクノロジ | マイクロコンピュータ |
| US6088453A (en) * | 1997-01-27 | 2000-07-11 | Kabushiki Kaisha Toshiba | Scheme for computing Montgomery division and Montgomery inverse realizing fast implementation |
| KR100308205B1 (ko) * | 1998-09-29 | 2001-11-30 | 윤종용 | 저전력소모카운터 |
| US6691143B2 (en) * | 2000-05-11 | 2004-02-10 | Cyberguard Corporation | Accelerated montgomery multiplication using plural multipliers |
| JP2002108691A (ja) * | 2000-09-29 | 2002-04-12 | Mitsubishi Electric Corp | 半導体記憶装置および半導体記憶装置の制御方法 |
-
2001
- 2001-05-31 JP JP2001163719A patent/JP2002358010A/ja active Pending
-
2002
- 2002-03-14 US US10/096,883 patent/US20030033340A1/en not_active Abandoned
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000353077A (ja) * | 1999-04-07 | 2000-12-19 | Matsushita Electric Ind Co Ltd | 多倍長演算装置 |
| JP2002229445A (ja) * | 2001-01-30 | 2002-08-14 | Mitsubishi Electric Corp | べき乗剰余演算器 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007212701A (ja) * | 2006-02-09 | 2007-08-23 | Renesas Technology Corp | 剰余演算処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030033340A1 (en) | 2003-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Öztürk et al. | Low-power elliptic curve cryptography using scaled modular arithmetic | |
| CN109039640B (zh) | 一种基于rsa密码算法的加解密硬件系统及方法 | |
| US20110161390A1 (en) | Modular multiplication processing apparatus | |
| US7024560B2 (en) | Power-residue calculating unit using Montgomery algorithm | |
| Karakoyunlu et al. | Efficient and side-channel-aware implementations of elliptic curve cryptosystems over prime fields | |
| JP4180024B2 (ja) | 乗算剰余演算器及び情報処理装置 | |
| KR100508092B1 (ko) | 저전력 모듈로 곱셈을 수행하는 연산장치 | |
| JP2002358010A (ja) | べき乗剰余演算器 | |
| EP3352411B1 (en) | Method of generating cryptographic key pairs | |
| Moon et al. | Fast VLSI arithmetic algorithms for high-security elliptic curve cryptographic applications | |
| KR100478974B1 (ko) | 직렬 유한체 승산기 | |
| US7319750B1 (en) | Digital circuit apparatus and method for accelerating preliminary operations for cryptographic processing | |
| JP2006023647A (ja) | 乗算剰余演算器及び情報処理装置 | |
| JP4360792B2 (ja) | べき乗剰余演算器 | |
| CN115270155A (zh) | 一种获取大数拓展最大公约数的方法及硬件架构 | |
| US20020114449A1 (en) | Modular multiplier and an encryption/decryption processor using the modular multiplier | |
| EP1480119A1 (en) | Montgomery modular multiplier and method thereof | |
| KR20100062565A (ko) | 모듈러스의 음의 역원을 구하는 방법 | |
| KR100974624B1 (ko) | 센서 모트에서의 효율적인 타원 곡선 암호 연산 방법, 그장치 및 이를 기록한 기록매체 | |
| JP2003216411A (ja) | 多倍長演算処理装置およびｉｃデバイス | |
| CN114513306B (zh) | 数据加密传输方法、系统 | |
| Pinckney et al. | Public key cryptography | |
| US7471789B2 (en) | Encryption circuit achieving higher operation speed | |
| KR20000009759A (ko) | 모듈러 곱셈기 | |
| Thomas | 16 Very-Large-Scale |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080402 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100609 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101207 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110405 |