DE60037599T2 - Herstellungsverfahren für halbleiteranordnung mit reduzierter signalwegverzögerungszeit - Google Patents
Herstellungsverfahren für halbleiteranordnung mit reduzierter signalwegverzögerungszeit Download PDFInfo
- Publication number
- DE60037599T2 DE60037599T2 DE60037599T DE60037599T DE60037599T2 DE 60037599 T2 DE60037599 T2 DE 60037599T2 DE 60037599 T DE60037599 T DE 60037599T DE 60037599 T DE60037599 T DE 60037599T DE 60037599 T2 DE60037599 T2 DE 60037599T2
- Authority
- DE
- Germany
- Prior art keywords
- layer
- material layer
- density
- porous material
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 27
- 238000004519 manufacturing process Methods 0.000 title description 9
- 239000010410 layer Substances 0.000 claims description 125
- 238000000034 method Methods 0.000 claims description 48
- 239000000463 material Substances 0.000 claims description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 20
- 229910052710 silicon Inorganic materials 0.000 claims description 20
- 239000010703 silicon Substances 0.000 claims description 20
- 239000012790 adhesive layer Substances 0.000 claims description 18
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 150000001875 compounds Chemical class 0.000 claims description 2
- 238000000137 annealing Methods 0.000 claims 1
- 239000011148 porous material Substances 0.000 description 43
- 230000008569 process Effects 0.000 description 29
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 18
- 238000001465 metallisation Methods 0.000 description 17
- 229910052751 metal Inorganic materials 0.000 description 15
- 239000002184 metal Substances 0.000 description 15
- 230000004888 barrier function Effects 0.000 description 9
- 239000004020 conductor Substances 0.000 description 8
- 238000005530 etching Methods 0.000 description 8
- 235000012239 silicon dioxide Nutrition 0.000 description 8
- 239000000377 silicon dioxide Substances 0.000 description 8
- 238000012545 processing Methods 0.000 description 6
- 229910021332 silicide Inorganic materials 0.000 description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 6
- 229910052721 tungsten Inorganic materials 0.000 description 6
- 239000010937 tungsten Substances 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 239000003989 dielectric material Substances 0.000 description 5
- 230000009977 dual effect Effects 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 239000010941 cobalt Substances 0.000 description 4
- 229910017052 cobalt Inorganic materials 0.000 description 4
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000007858 starting material Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- -1 but not limited to Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000002378 acidificating effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910021426 porous silicon Inorganic materials 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76832—Multiple layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
- Gebiet der Erfindung
- Die vorliegende Erfindung bezieht sich auf die Herstellung von integrierten Schaltungsbauteilen und insbesondere auf das Bilden von Metallisierungsschichten, die eine reduzierte Signalverarbeitungsdauer zeigen.
- Hintergrund der Erfindung
- Auf dem Gebiet der Halbleiterfertigung gibt es eine Tendenz zur Reduzierung der Abmessungen der Halbleiterbauelemente in integrierten Schaltungen. Gleichzeitig wird routinemäßig von einer Bauteilgeneration zur nächsten die Taktfrequenz digitaler Schaltkreise, wie etwa einer CPU, erhöht.
- Mit zunehmender Taktfrequenz gewinnen jedoch die elektrischen Eigenschaften der verschiedenen Metallisierungsschichten in der integrierten Schaltung stetig an Bedeutung. Hohe Widerstände der Kontakte und der Verbindungsleitungen, die die Halbleiterbauelemente verbinden, als auch hohe Kapazitäten, die aus diesen Kontakten und Leitungen resultieren, erhöhen die Abfall- und Anstiegszeiten der elektrischen Signale, die in der integrierten Schaltung übertragen werden, wodurch das Bauteilleistungsvermögen beeinträchtigt wird.
- In dieser Hinsicht ist es auch wichtig, die Streukapazitäten von benachbarten Kontakten und Verdrahtungsleitungen zu berücksichtigen. Erhöhte Kapazitätswerte zwischen benachbarten Leitern sind unerwünscht, weil diese die Signalausbreitung entlang des Leiters verzögern und in einem erhöhten Leistungsverbrauch der integrierten Schaltung resultieren können, da diese Kapazität während jedes Betriebszyklusses umgeladen werden muss. Da die Kapazität von zwei Leitern umgekehrt proportional zum Abstand zwischen den Leitern ist, führt das Reduzieren der Bauteilabmessungen zwangsläufig zu einer Erhöhung der Streukapazität von benachbarten Leitern. Außerdem kann in Schaltkreisen mit sehr großer Integrationsdichte (VLSI), in denen mehrere Metallisierungsschichten gebildet werden, der vertikale Abstand zwischen benachbarten Schichten nicht beliebig vergrößert werden, um die Kapazität zwischen diesen Schichten zu reduzieren, da ein maximaler vertikaler Abstand durch das Aspektverhältnis der Kontaktdurchführungslöcher, die zwei benachbarte Metallisierungsschichten verbinden, bestimmt ist. Eine exakte Steuerung der Abmessungen der Kontaktdurchführungslöcher ist jedoch notwendig, um eng beabstandete Kontaktdurch führungen für reduzierte Schaltkreisabmessungen als auch für eine ausreichende Dicke der Kontaktdurchführungen zu erhalten, um einen geringen elektrischen Widerstand der Kontaktdurchführung zu gewährleisten.
- Die europäische Patentanmeldung
EP 0 333 132 A offenbart ein Halbleiterbauteil, das eine mehrlagige Verdrahtungsstruktur mit einer geringen parasitären Kapazität aufweist. Ein poröser Isolierfilm aus einem Oxid, z. B. SiO2, oder aus einem organischen Isolationsmaterial wird mit einer Porenvolumendichte von 50 bis 80 % gebildet. Der poröse Film wird gebildet indem ein ein Gemisch aufweisender Isolierfilm, der auf dem Halbleiterbauteil gebildet ist und ein alkalisches Oxid und ein saures Oxid aufweist, einer Wärmebehandlung unterzogen wird. - Die vorliegende Erfindung richtet sich auf ein Verfahren, das die Effekte einiger oder aller der zuvor beschriebenen Probleme vermeidet oder zumindest reduziert.
- Offenbarung der Erfindung
- Die Aufgabe der vorliegenden Erfindung wird durch ein Verfahren gemäß dem Anspruch 1 gelöst.
- Kurze Beschreibung der Zeichnungen
- Die vorliegende Erfindung wird verständlich in Bezug zu der folgenden Beschreibung, wenn diese in Verbindung mit den begleitenden Zeichnungen, in denen gleiche Bezugsnummern gleiche Elemente kennzeichnen, gesehen werden und in denen:
-
1 eine schematische Querschnittsansicht eines Halbleiterbauteils gemäß dem Stand der Technik zeigt; und -
2a bis2e schematisch Querschnittsansichten eines Halbleiterbauteils gemäß einer veranschaulichenden Ausführungsform von aufeinanderfolgenden Herstellungsschritten des Halbleiterbauteils zeigen. - Während die Erfindung verschiedenen Modifikationen und alternativen Formen unterliegen kann, wurden spezielle Ausführungsformen exemplarisch in den Zeichnungen gezeigt und hierin ausführlich beschrieben. Es sollte jedoch beachtet werden, dass die Beschreibung spezieller Ausführungsformen nicht beabsichtigt, die Erfindung auf die besonderen, offenbarten Formen einzuschränken.
- Ausführungsformen der Erfindung
- Anschauliche Ausführungsformen der Erfindung werden nachfolgend beschrieben. Der Klarheit wegen werden nicht alle Merkmale der tatsächlichen Implementierung in der Beschreibung beschrieben. Es ist natürlich zu berücksichtigen, dass bei der Entwicklung einer solchen tatsächlichen Ausführungsform zahlreiche implementationsspezifische Entscheidungen getroffen werden müssen, um die entwicklerspezifischen Ziele, wie Verträglichkeit mit systembezogenen und kostenbezogenen Randbedingungen, die von einer Implementierung zur nächsten variieren können, zu erreichen. Außerdem ist zu berücksichtigen, dass ein solcher Entwicklungsaufwand komplex und zeitaufwendig sein kann, aber dennoch eine routinemäßige Vorgehensweise für den Fachmann ist, der auf die vorliegende Offenbarung zurückgreifen kann.
- Die vorliegende Erfindung wird nun in Bezug zu den
2a bis2e beschrieben. Obwohl die verschiedenen Gebiete und Strukturen des Halbleiterbauteils dargestellt sind, als hätten sie sehr präzise, scharf begrenzte Bauformen und Profile, erkennt der Fachmann, dass diese Gebiete und Strukturen in Wirklichkeit nicht so exakt sind, wie sie in den Figuren dargestellt sind. Ferner können die relativen Abmessungen der verschiedenen Strukturelemente, die in den Figuren dargestellt sind, vergrößert oder verkleinert sein im Vergleich zu den Abmessungen der Größen der Strukturelemente der hergestellten Bauteile. Trotzdem sind die angehängten Zeichnungen beigefügt, um anschauliche Beispiele der vorliegenden Erfindung zu beschreiben und zu erklären. - Im Allgemeinen richtet sich die vorliegende Erfindung auf ein Verfahren zum Herstellen eines Halbleiterbauteils, das eine reduzierte Signalverarbeitungszeit aufweist. Wie der Fachmann beim Lesen der vorliegenden Anmeldung leicht erkennt, ist die vorliegende Erfindung für eine Reihe von Technologien anwendbar, wie z. B. NMOS, PMOS, CMOS und derglei chen, und ist leicht für eine Vielzahl von Bauteilen anwendbar, die Logikbauteile, Speicherbauteile und dergleichen einschließen, aber nicht auf diese eingeschränkt sind.
- Die
1 zeigt eine schematische Querschnittsansicht eines anschaulichen Halbleiterbauteils, z. B. eines MOS-Transistors, der auf einem Halbleitersubstrat11 unter Verwendung eines typischen herkömmlichen Prozesses hergestellt wurde. In einer dielektrischen Materialschicht zur Aufnahme von Verbindungsleitungen sind Öffnungen14 für lokale Verbindungsleitungen gebildet und mit einem Metall, wie Aluminium, Kobalt, Wolfram, etc., gefüllt, um lokale Verbindungsleitungsmetallpfropfen2 zu bilden. Die lokalen Verbindungsleitungsmetallpfropfen2 sind mit Elektroden3 verbunden, die ein Metallsilizid aufweisen können, z. B. ein Kobaltsilizid. Die Elektroden3 stellen einen elektrischen Kontakt zu darunter liegenden aktiven Übergängen4 , die Source- und Drain-Gebiete von MOS-Strukturen repräsentieren, bereit. Ferner werden ein Gateoxid5 , das gewöhnlich Siliziumdioxid aufweist und eine Gateelektrode6 , die gewöhnlich Polysilizium aufweist, über dem Substrat11 gebildet. - Eine dielektrische Schicht
7 wird über einer eingeebneten Oberfläche17 der dielektrischen Materialschicht1 gebildet. In einer anschaulichen Ausführungsform werden Kontaktöffnungen12 und Leitungsöffnungen13 in der dielektrischen Schicht7 gebildet und mit einem elektrisch leitenden Material, wie Aluminium, Wolfram oder Kupfer gefüllt, um leitende Kontakte8 und Leitungen9 zu bilden. Die dielektrische Schicht7 und das leitende Material in den Kontaktöffnungen12 und den Leitungsöffnungen13 können durch eine Barrierenschicht10 , die eine Titanschicht und eine Titannitridschicht aufweisen kann, getrennt sein. - In einer anschaulichen Ausführungsform können die Öffnungen
12 und13 unter Verwendung eines herkömmlichen Dual-Damaszener-Prozesses mit Kupfer gefüllt werden. In diesem Prozess wird die dielektrische Schicht7 auf der gesamten darunter liegenden MOS-Struktur, z. B. unter Verwendung eines CVD-(chemischen Dampfabscheidungs-)Prozesses gebildet. Anschließend wird die dielektrische Schicht7 mittels bekannter Photolithographie und Ätzprozesse strukturiert, um die Kontaktöffnungen12 und die Leitungsöffnungen13 zu erzeugen. Auf Grund der unterschiedlichen seitlichen Abmessungen der Kontaktöffnungen und der Leitungsöffnungen wird der Strukturierungsschritt zwei mal (Dual-Damaszener-Prozess) ausgeführt. Dann kann die Barrierenschicht10 , die zwei verschiedene Schichten aufweisen kann, gebildet werden. Danach werden die Kontaktöffnungen12 und die Leitungsöffnungen13 mit einem elektrisch leitenden Material, wie Aluminium, Kupfer, Wolfram, etc., gefüllt, um die leitenden Kontakte8 und die Leitungen9 zu bilden. In einem abschließenden Schritt wird Überschussmetall und Barrierenmaterial bis zur Oberfläche15 der dielektrischen Schicht7 zurückpoliert. - Im Betrieb werden die elektrischen Eigenschaften des Halbleiterbauteils, das in der
1 dargestellt ist, nicht nur durch die Ausgestaltung der MOS-Transistorstrukturen bestimmt, sondern sie werden stark durch die Eigenschaften der Metallisierungsschicht, die die leitenden Kontakte8 und die Leitungen9 , die in der dielektrischen Schicht7 gebildet sind, aufweist, beeinflusst. Insbesondere die Streukapazität der Kontakte8 und der Leitungen9 verschlechtert das Signalverhalten in herkömmlichen Strukturen, da sich die Anstiegs- und Abfallzeiten der Signale mit zunehmender Kapazität erhöhen und mehr Energie zum Laden und Entladen der Streukapazitäten während der Signalverarbeitung erforderlich ist. - Die
2a zeigt eine Querschnittsansicht eines Bereichs eines Produktwafers130 gemäß einer anschaulichen Ausführungsform nach Abschluss des Herstellungsprozesses der lokalen Verbindungen. In einer ersten dielektrischen Schicht101 werden lokale Verbindungsleitungsöffnungen120 gebildet und mit lokalen Verbindungsleitungsmetallpfropfen102 gefüllt. Die lokalen Verbindungsleitungsmetallpfropfen102 sind in Kontakt mit Elektroden103 , die aus Metallsilizid, wie z. B. Kobaltsilizid, gebildet sein können. Die Elektroden103 sind in elektrischem Kontakt mit den aktiven Übergängen104 , die die Drain- und Sourcegebiete eines MOS-Transistors bilden. Eine Gateelektrode106 ist elektrisch von den aktiven Übergängen104 durch eine Gateoxidschicht105 isoliert. - Ein typischer Prozess zum Herstellen von Bereichen von MOS-Strukturen, die in der
2a dargestellt sind, wird nun beschrieben. Nach dem Bilden einer Kobaltsilizidschicht durch herkömmliche Silizidprozesse wird eine Siliziumnitridätzstoppschicht (nicht gezeigt) mit ungefähr 70 nm, die den Transistor bedeckt, über der Oberfläche des Substrates gebildet. Anschließend wird ein dielektrischer Schichtstapel, der Siliziumdioxid aufweisen kann, aus Tetraethoxysilan (TEOS) mittels eines LPCVD- oder PECVD-Prozesses, dotiert oder undotiert und eventuell eine antireflektierende Beschichtung aufweisend, mit einer typischen Dicke von ungefähr 700 bis 800 nm gebildet. Nach dem Abscheiden des dielektrischen Schichtstapels und Beenden eines chemisch-mechanischen Polierprozesses auf der Oberfläche131 der dielektrischen Schicht101 wird ein Lithographieschritt ausgeführt, wobei in Abhängigkeit von der Strukturgröße optische Nahbereichskorrekturen vorgenommen werden können. Dann werden die lokalen Verbindungsleitungsöffnungen120 durch Ätzen der dielektrischen Schicht101 gebildet, wobei der Ätzprozess auf der Ätzstoppschicht (nicht gezeigt) gestoppt wird. In einem weiteren Schritt wird die Ätzstoppschicht von der Oberfläche, die durch die Öffnung120 definiert wird, durch selektives Ätzen entfernt. Nach dem Ätzen und Entfernen der Ätzstoppschicht wird der Photolack entfernt und der Wafer gereinigt. Eine Barrierenschicht (nicht gezeigt) besteht typischerweise aus Titan/Titannitrid und wird in den Öffnungen120 , z. B. mittels eines CVD-Prozesses, gebildet. Die Öffnungen120 werden dann mit einem leitenden Material, wie Wolfram z. B. mittels eines chemischen Dampfabscheideprozesses gebildet. In einem abschließenden Schritt kann überschüssiges Wolfram und die Barrierenschicht von der oberen Oberfläche131 der dielektrischen Schicht101 mittels eines chemisch-mechanischen Polierprozesses entfernt werden. - Die
2b zeigt schematisch einen Querschnitt eines Halbleiterbauteils, das gemäß den Grundsätzen einer Ausführungsform, die sich den in der2a gezeigten Bearbeitungsschritten der lokalen Verbindungsleitungen anschließt, hergestellt wird. In der2b werden Komponenten, die den in der2a gezeigten gleichen mit den gleichen Bezugszeichen versehen und die Beschreibung der Komponenten, die sich auf die Bezugszeichen101 bis106 bezieht, ist bereits zuvor erfolgt und wird deshalb in allen nachfolgenden Figuren weggelassen. - In der veranschaulichenden Struktur, die in der
2b dargestellt ist, wird eine Haftschicht107 über der dielektrischen Schicht101 gebildet. Die Haftschicht107 kann verschiedene Materialien aufweisen, die Siliziumdioxid, Siliziumoxinitrid, Siliziumnitrid und dergleichen umfassen, aber auf diese nicht beschränkt sind, und kann eine Dicke im Bereich von ungefähr 50 bis 1000 Angstrom aufweisen. Außerdem kann die Haftschicht107 über der dielektrischen Schicht101 mit unterschiedlichen Techniken, z. B. durch Abscheiden, gebildet werden. In einer anschaulichen Ausführungsform weist die Haftschicht107 eine abgeschiedene Siliziumdioxidschicht, die eine Dicke im Bereich von ungefähr 5 bis 100 nm (50 bis 1000 Angstrom) besitzt, auf. - Danach wird eine Schicht aus porösem Material
108 und eine Haftschicht109 vorgesehen. Schließlich wird die poröse Materialschicht108 über der dielektrischen Schicht101 angebracht. In einer anschaulichen Ausführungsform der vorliegenden Erfindung kann dies durch Verbinden der Haftschicht109 mit der Haftschicht107 bewerkstelligt werden, obwohl die Verwendung von solchen Haftschichten nicht erforderlich sein kann. Die Haftschicht109 kann unterschiedliche Materialien aufweisen, die Siliziumdioxid, Siliziumoxinitrid, Siliziumnitrid und dergleichen umfassen, aber ist nicht darauf beschränkt, und kann eine Dicke im Bereich von ungefähr 5 bis 100 nm (50 bis 1000 Angstrom) aufweisen. Außerdem kann die Haftschicht109 auf der porösen Materialschicht108 mit unterschiedlichen Techniken, z. B. durch Abscheiden, gebildet werden. In einer veranschaulichenden Ausführungsform weist die Haftschicht109 eine abgeschiedene Siliziumdioxidschicht auf, die eine Dicke im Bereich von ungefähr 5 bis 100 nm (50 bis 1000 Angstrom) aufweist. - Die poröse Materialschicht
108 kann verschiedene Materialien, wie Silizium, dielektrische Oxide, Glas, Quartz, sphärische Polymere, fluoriertes Siliziumdioxid, fluoriertes TEOS, HSQ, andere Halbleiter, dielektrische Verbindungen von Halbleitern, wie Nitride, etc., sind ebenfalls geeignet. Die poröse Materialschicht108 kann eine Dicke im Bereich von 500 bis 1500 nm (5000 bis 15000 Angstrom) aufweisen. In einer anschaulichen Ausführungsform weist die poröse Materialschicht108 poröses Silizium auf, das eine Dicke im Bereich von ungefähr 500 bis 1500 nm (5000 bis 15000 Angstrom) hat. In dieser Ausführungsform werden die poröse Materialschicht108 und der Produktwafer130 mit der MOS-Struktur getrennt hergestellt. - Die poröse Materialschicht
108 kann mittels einer Vielzahl von Techniken, z. B. mittels eines anodischen Reaktionsprozesses, porös gemacht werden. Z. B. kann die poröse Materialschicht108 unter Verwendung eines ursprünglichen Ausgangsmaterials und durch Reduzieren der Dichte des Ausgangsmaterials um 20 bis 80 Prozent gebildet werden. In einem anschaulichen Beispiel, in dem die poröse Materialschicht108 Silizium aufweist, kann ein undotierter Siliziumwafer mit elektrolytischer Flusssäure nass geätzt werden, um die Schicht108 zu bilden. Eine inerte Elektrode kann auf einer Oberfläche des Siliziumwafers angebracht werden, um den Nassätzprozess zu steuern, und ein elektrischer Strom kann an den Wafer angelegt werden, während er der Säure ausgesetzt ist. In der Ausführungsform in der die poröse Schicht108 Silizium aufweist, kann der gesamte undotierte Siliziumwafer dünner und gleichzeitig porös gemacht werden. Es ist auch möglich, den Siliziumwafer zu bearbeiten, um eine poröse Schicht mit einer gewünschten Dicke zu erhalten und einen tiefen Wasserstoff-(H2)Implantationsprozess auszuführen, um das Abspalten der porösen Schicht108 zu erleichtern, wenn er auf den Produktwafer130 übertragen wird. - Wie dem Fachmann bekannt ist, kann der Grad der Porosität der porösen Materialschicht
108 durch den angelegten Strom und die Bearbeitungszeit gesteuert werden. Die Steuerung des Grades der Porosität kann auch durch die Intensität von ultraviolettem Licht, das während der Wafer mittels Flusssäure geätzt wird auf dem Wafer gerichtet wird, gesteuert werden. In diesem Fall ist jedoch der Grad der Steuerbarkeit nicht so hoch wie der Steuerungseffekt, der durch Variation des angelegten Stromes erhalten wird. - Die poröse Materialschicht
108 wird so gebildet, dass die Dichte des Ausgangsmaterials, das zum Bilden der porösen Materialschicht108 verwendet wird, um ungefähr 20 bis 80 % reduziert wird. Z. B. wird in dem anschaulichen Beispiel, in dem Silizium, das eine Dichte von ungefähr 2,328 g/cm3 hat, als das Ausgangsmaterial verwendet wird, die poröse Materialschicht108 so gebildet, dass sie eine Dichte im Bereich von ungefähr 0,4656 bis 1,8625 g/cm3 aufweist. Der elektrische Widerstand der porösen Materialschicht108 , die Silizium aufweist, ist wesentlich höher als der von Vollsilizium. Die Haftschicht109 kann ganzflächig auf der porösen Schicht108 abgeschieden werden, um einen nachfolgenden Niedertemperaturverbindungsschritt, der nachfolgend ausführlicher beschrieben wird, zu erleichtern. - Es kann auch erforderlich sein, die poröse Materialschicht
108 zu passivieren, z. B. in einem Niedertemperaturoxidationsprozess, um ein verbessertes Bauteilleistungsvermögen zu erzielen. D. h., die poröse Materialschicht108 kann einem Ausheizprozess bei einer Temperatur im Bereich von ungefähr 800 bis 1100 Grad C in einer Sauerstoffumgebung unterzogen werden. In der anschaulichen Ausführungsform, in der die poröse Materialschicht108 ungefähr 500 bis 1500 nm (5000 bis 15000 Angstrom) Silizium aufweist, kann die poröse Materialschicht108 einem Ausheizprozess bei einer Temperatur von ungefähr 800 bis 1100 Grad C für eine Dauer im Bereich von ungefähr 30 bis 180 Minuten in einer Sauerstoffumgebung unterzogen werden. In diesem Prozess können Bereiche, wenn nicht die gesamte poröse Materialschicht108 , die Silizium aufweist, in Siliziumdioxid umgewandelt werden. - Die
2c stellt das Halbleiterbauteil dar, nachdem die poröse Materialschicht108 mit dem Produktwafer130 mittels eines Niedertemperaturwaferdirektverbindungsprozesses verbunden wurde, wobei die Haftschichten107 ,109 auf dem Produktwafer und auf der porösen Materialschicht aneinander haften. Wie in der2c gezeigt ist, wurden mehrere Öffnun gen110 in der porösen Materialschicht108 , z. B. mittels herkömmlicher Ätzprozesse, gebildet. Die Öffnungen110 können so angeordnet sein, dass sie zu den lokalen Verbindungsleitungsmetallpfropfen102 ausgerichtet sind und sie können mittels beliebiger bekannter Verfahren gebildet werden. Z. B. können die Öffnungen110 ,111 mittels eines zweifachen Lithographie- und Ätzprozesses, gemäß herkömmlicher Dual-Damaszener-Prozesse, gebildet werden. Eine Schutzschicht112 kann ferner über der porösen Materialschicht108 vor dem Bilden der Öffnungen110 ,111 gebildet werden. Die Schutzschicht112 kann gebildet werden, weil die poröse Materialschicht in nachfolgenden Beareitungsprozessen reaktionsfähig sein kann. In einer anschaulichen Ausführungsform weist die Schutzschicht112 Siliziumdioxid mit einer Dicke im Bereich von 5 bis 100 nm (50 bis 1000 Angstrom) auf. - Die Dicke der porösen Materialschicht
108 und damit die Dicke der ersten Metallisierungsschicht wird durch die Bauart und Prozesserfordernisse bestimmt. Die Dicke der porösen Schicht108 sollte groß genug sein, um das Bilden von Verdrahtungsleitungen zu ermöglichen, die genug Volumen aufweisen, um ausreichend elektrisch leitendes Material aufzunehmen, um einen gewünschten minimalen elektrischen Widerstand der Verdrahtungsleitungen zu gewährleisten. Andrerseits ist das Aspektverhältnis des Kontakts und der Verdrahtungsleitungsöffnungen110 ,111 und folglich die Dicke der porösen Materialschicht108 durch die Beschränkungen des selektiven Ätzsprozesses des Dual-Damaszener-Prozesses begrenzt. Deshalb kann der vertikale Abstand von benachbarten Metallisierungsschichten nicht beliebig vergrößert werden, um die Streukapazitäten zu reduzieren. - Gemäß einer Ausführungsform der hierin beschriebenen Erfindung wird der Dual-Damaszener-Prozess zum Bilden der Kontaktöffnungen
110 und der Verdrahtungsleitungsöffnungen111 nach dem Verbinden der porösen Materialschicht108 mit dem Produktwafer130 ausgeführt. Es ist jedoch auch möglich, eine Metallisierungsschicht, die z. B. eine poröse Materialschicht108 , Öffnungen110 ,111 und/oder Schichten107 ,109 aufweist, vollständig getrennt vom Produktwafer130 zu bilden, und die poröse Materialschicht108 mit dem Produktwafer130 nach dem Bilden der porösen Materialschicht108 zu verbinden. Folglich kann das Aufteilen des Herstellungsprozesses eine Produktionszeitersparnis bewirken, da die poröse Materialschicht108 und der Produktwafer130 gleichzeitig produziert werden können. - Die
2d stellt einen nachfolgenden Schritt der Produktion eines Halbleiterbauteils gemäß einer anschaulichen Ausführungsform dar. Wie in der2c gezeigt ist, kann eine Barrierenschicht113 auf der Struktur abgeschieden werden. Demgemäß werden die Oberflächen der Öffnungen110 und der Öffnungen111 von einer Barrierenschicht113 bedeckt. Die Barrierenschicht113 kann ein Metall, eine Verbindung oder eine leitende Keramik aufweisen, wie z. B. Titannitrid oder Tantalnitrid, die eine hohe chemische Stabilität aufweisen, um eine chemische Reaktion der porösen Materialschicht108 , die Silizium aufweist, mit dem Kontaktmetall, das in die Öffnungen110 ,111 gefüllt wird zu verhindern. - Die
2e ist eine Querschnittsansicht des Halbleiterbauteils, das eine anschauliche MOS-Struktur und eine poröse Materialschicht108 gemäß einer veranschaulichenden Ausführungsform umfasst. In der2e werden die Öffnungen110 ,111 mit einem leitenden Material, etwa Metall, wie z. B. Kupfer, Aluminium oder Wolfram, gefüllt, um leitende Kontakte131 und leitende Verbindungsleitungen133 zu bilden. Das Metall kann mittels verschiedener Verfahren, die einen CVD-Prozess, Plattieren, eine Kombination von Sputtern und nachfolgendem Verflüssigen des Metalls, etc. einschließen, abgeschieden werden. Nach dem Abscheideprozess werden das Überschussmetall und die Barrierenschicht113 zurückpoliert, um eine ebene Oberfläche zu erreichen und dabei die Verdrahtungsleitungen133 zu trennen. Die ebene Oberfläche143 der Metallisierungsschicht kann die Basis für eine nachfolgende Metallisierungsschicht bilden. - Wie bereits zuvor erwähnt wurde, kann die poröse Materialschicht
108 separat und möglicherweise im Voraus hergestellt werden, so dass sie, in Übereinstimmung mit den speziellen Bauarterfordernissen, gestapelt und verbunden werden können. Außerdem besteht, gemäß einer Ausführungsform, ein großer Teil des gesamten dielektrischen Materials, das die MOS-Struktur und die entsprechenden Kontakte131 und die Verbindungsleitungen132 trennt, d. h. die dielektrische Schicht101 und die poröse Materialschicht108 , aus Material, das eine kleine dielektrische Konstante aufweist. In dieser Ausführungsform wird die Porosität der porösen Materialschicht108 , die z. B. Silizium aufweist, so eingestellt, dass die resultierende dielektrische Konstante ungefähr der dielektrischen Konstante von Luft, d. h. ungefähr 1, entspricht, wodurch die dielektrische Konstante des Isolationsmaterials in der Metallisierungsschicht im Vergleich zu herkömmlichen Metallisierungsschichten um ungefähr 50% reduziert wird. Bei gegebenem Abstand und gegebener Dicke der Verbindungsleitungen133 kann eine Verringerung der Streukapazität der Verdrahtungsleitung133 von ungefähr 50% erreicht werden, da die Kapazität proportional ungefähr 50% erreicht werden, da die Kapazität proportional zu der dielektrischen Konstante ist. Durch Reduzieren der Streukapazität wird auch die Gesamtverlustleistung der integrierten Schaltung reduziert, da der erforderliche Strom zum Laden und Entladen von Streukapazitäten geringer ist. Außerdem sind, gemäß der vorliegenden Erfindung, auf Grund der reduzierten RC-Zeitkonstante der Metallisierungsschicht, die Signalanstiegs- und Abfallzeiten kürzer. - Folglich stellt die vorliegende Erfindung ein Verfahren zum Herstellen eines Halbleiterbauteils bereit, in dem ein Teil des Isolationsbereichs der Metallisierungsschicht eine geringere dielektrische Konstante aufweist als in Metallisierungsschichten von herkömmlichen Bauteilen. Dies kann durch Vorsehen einer porösen Materialschicht
108 , die Materialien aufweist, die Halbleiter und Dielektrika (Glas, Halbleiteroxide, etc.), die in Bezug auf ihre dielektrische Konstante und ihre Prozesstauglichkeit geeignet sind, umfassen. Durch Steuern des Grades der Porosität der porösen Materialschicht108 kann die Dielektrizitätskonstante der Schicht so eingestellt werden, dass sie z. B. annähernd der Dielektrizitätskonstante von Luft entspricht. Demgemäß wird die Streukapazität in der Metallisierungsschicht reduziert, wodurch die elektrischen Eigenschaften des Bauteils verbessert werden. - Außerdem ermöglicht die vorliegende Erfindung das Bilden der Metallisierungsschicht, d. h. das Bilden von Öffnungen für Kontakte und Verdrahtungsleitungen gemäß Standardprozesstechniken, entweder auf dem Produktwafer 13, nachdem die poröse Materialschicht
108 auf dem Produktwafer gebildet wurde, nachdem die poröse Materialschicht108 auf den Produktwafer übertragen wurde, oder separat durch Bilden in der porösen Materialschicht108 , die, nachdem sie fertiggestellt wurde, auf den Produktwafer130 übertragen wird. - Die jeweiligen Ausführungsformen, die zuvor offenbart wurden, sind lediglich veranschaulichende Ausführungsformen, da die Erfindung, die für den Fachmann mit der Unterstützung der hierin gegebenen Lehre erkennbar ist, in unterschiedlicher aber äquivalenter Weise genutzt werden kann. Z. B. können die zuvor dargelegten Prozessschritte in einer anderen Reihenfolge ausgeführt werden. Außerdem sollen die hier gezeigten Ausführungs- und Bauartdetails keine anderen Beschränkungen als die, die in den nachfolgend beschriebenen Ansprüchen definiert sind, intendieren. Demgemäß ist der hierin gewünschte Schutzbereich durch die nachfolgenden Ansprüche definiert.
Claims (8)
- Verfahren mit: Bereitstellen einer Materialschicht (
108 ), die eine ursprüngliche Dichte aufweist; Reduzieren der Dichte des Materials der Schicht (108 ) auf ungefähr 20 bis 80% der ursprünglichen Dichte des Materials der Schicht (108 ); Bilden zumindest einer Öffnung (111 ,110 ) in der Materialschicht (108 ) mit der reduzierten Dichte; Bilden einer leitenden Verbindung (131 ,133 ) in der mindestens einen Öffnung (111 ,110 ); und Verbinden der Materialschicht (108 ) mit der reduzierten Dichte mit einem teilweise gebildeten Halbleiterbauteil. - Verfahren nach Anspruch 1, wobei das Verbinden der Materialschicht (
108 ) mit der reduzierten Dichte mit einem teilweise gebildeten Halbleiterbauteil ausgeführt wird, nachdem die zumindest eine Öffnung (111 ,110 ) und die leitende Verbindung (131 ,133 ) gebildet wurde. - Verfahren nach Anspruch 1, wobei das Bereitstellen einer Materialschicht (
108 ), die eine ursprüngliche Dichte aufweist, Bereitstellen einer Materialschicht (108 ), die Silizium aufweist, umfasst, wobei die Siliziumschicht (108 ) eine ursprüngliche Dichte aufweist. - Verfahren nach Anspruch 3, wobei die Dichte der Materialschicht (
108 ) durch Ausführen eines anodischen Reaktionsprozesses reduziert wird. - Verfahren nach Anspruch 1, wobei das Bereitstellen einer Materialschicht (
108 ), die eine ursprüngliche Dichte aufweist, Bereistellen einer Materialschicht, die Silizium aufweist, umfasst, wobei die Materialschicht (108 ) eine ursprüngliche Dichte von ungefähr 2,328 g/cm3 aufweist, und wobei Reduzieren der Dichte der Materialschicht auf ungefähr 20 bis 80% der ursprünglichen Dichte der Materialschicht, Reduzieren der Dichte der Siliziumschicht auf ungefähr 0,4656-1,8625 g/cm3 umfasst. - Verfahren nach Anspruch 1, wobei das Bilden einer leitenden Verbindung (
131 ,133 ) in der mindestens einen Öffnung, Bilden einer leitenden Verbindung, die eine leitende Leitung (133 ) und einen leitenden Pfropfen (131 ) aufweist, in der mindestens einen Öffnung umfasst. - Verfahren nach Anspruch 1, das ferner Ausheizen der Materialschicht (
108 ) mit der reduzierten Dichte bei einer Temperatur im Bereich von ungefähr 800 bis 1100° C bei Anwesenheit von Sauerstoff umfasst. - Verfahren nach Anspruch 1, wobei das Verbinden der Materialschicht (
108 ) mit der reduzierten Dichte mit einem teilweise gebildeten Halbleiterbauteil umfasst: Bilden einer ersten Haftschicht (109 ) auf der Materialschicht (108 ) mit der reduzierten Dichte; Bilden einer zweiten Haftschicht (107 ) über einem teilweise gebildeten Halbleiterbauteil; Positionieren der ersten Haftschicht (109 ) über der zweiten Haftschicht (107 ); und Verbinden der ersten (109 ) und der zweiten (107 ) Haftschicht.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US475572 | 1995-06-07 | ||
US09/475,572 US6541863B1 (en) | 2000-01-05 | 2000-01-05 | Semiconductor device having a reduced signal processing time and a method of fabricating the same |
PCT/US2000/020886 WO2001050527A1 (en) | 2000-01-05 | 2000-07-31 | A semiconductor device having a reduced signal processing time and a method of fabricating the same |
Publications (2)
Publication Number | Publication Date |
---|---|
DE60037599D1 DE60037599D1 (de) | 2008-02-07 |
DE60037599T2 true DE60037599T2 (de) | 2008-04-30 |
Family
ID=23888165
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE60037599T Expired - Lifetime DE60037599T2 (de) | 2000-01-05 | 2000-07-31 | Herstellungsverfahren für halbleiteranordnung mit reduzierter signalwegverzögerungszeit |
Country Status (6)
Country | Link |
---|---|
US (1) | US6541863B1 (de) |
EP (1) | EP1245045B1 (de) |
JP (1) | JP2003519924A (de) |
KR (1) | KR100698495B1 (de) |
DE (1) | DE60037599T2 (de) |
WO (1) | WO2001050527A1 (de) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100350111B1 (ko) * | 2000-02-22 | 2002-08-23 | 삼성전자 주식회사 | 반도체 장치의 배선 및 이의 제조 방법 |
US6566242B1 (en) * | 2001-03-23 | 2003-05-20 | International Business Machines Corporation | Dual damascene copper interconnect to a damascene tungsten wiring level |
US6756620B2 (en) * | 2001-06-29 | 2004-06-29 | Intel Corporation | Low-voltage and interface damage-free polymer memory device |
US7294567B2 (en) * | 2002-03-11 | 2007-11-13 | Micron Technology, Inc. | Semiconductor contact device and method |
JP2004014815A (ja) * | 2002-06-07 | 2004-01-15 | Hitachi Ltd | 半導体装置及びその製造方法 |
KR100416627B1 (ko) * | 2002-06-18 | 2004-01-31 | 삼성전자주식회사 | 반도체 장치 및 그의 제조방법 |
US7382740B2 (en) * | 2004-01-13 | 2008-06-03 | Meshnetworks, Inc. | System and method to perform smooth handoff of mobile terminals between fixed terminals in a network |
US7709903B2 (en) * | 2007-05-25 | 2010-05-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Contact barrier structure and manufacturing methods |
US7834456B2 (en) * | 2009-01-20 | 2010-11-16 | Raytheon Company | Electrical contacts for CMOS devices and III-V devices formed on a silicon substrate |
US8633520B2 (en) | 2010-10-21 | 2014-01-21 | Samsung Electronics Co., Ltd. | Semiconductor device |
KR20180030280A (ko) * | 2016-09-12 | 2018-03-22 | 삼성전자주식회사 | 배선 구조체를 갖는 반도체 소자 |
KR102450580B1 (ko) * | 2017-12-22 | 2022-10-07 | 삼성전자주식회사 | 금속 배선 하부의 절연층 구조를 갖는 반도체 장치 |
KR20220034785A (ko) * | 2019-07-18 | 2022-03-18 | 도쿄엘렉트론가부시키가이샤 | 영역 선택적 증착에서 측면 필름 성장의 완화 방법 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4380865A (en) * | 1981-11-13 | 1983-04-26 | Bell Telephone Laboratories, Incorporated | Method of forming dielectrically isolated silicon semiconductor materials utilizing porous silicon formation |
US4628591A (en) * | 1984-10-31 | 1986-12-16 | Texas Instruments Incorporated | Method for obtaining full oxide isolation of epitaxial islands in silicon utilizing selective oxidation of porous silicon |
JPS63127551A (ja) * | 1986-11-17 | 1988-05-31 | Toshiba Corp | 半導体装置の製造方法 |
JPH01235254A (ja) * | 1988-03-15 | 1989-09-20 | Nec Corp | 半導体装置及びその製造方法 |
US6017811A (en) * | 1993-09-09 | 2000-01-25 | The United States Of America As Represented By The Secretary Of The Navy | Method of making improved electrical contact to porous silicon |
CA2178324C (en) * | 1993-12-06 | 2001-02-13 | Leigh Trevor Canham | Porous semiconductor material |
US5494858A (en) | 1994-06-07 | 1996-02-27 | Texas Instruments Incorporated | Method for forming porous composites as a low dielectric constant layer with varying porosity distribution electronics applications |
US5504042A (en) | 1994-06-23 | 1996-04-02 | Texas Instruments Incorporated | Porous dielectric material with improved pore surface properties for electronics applications |
JPH08125016A (ja) * | 1994-10-24 | 1996-05-17 | Sony Corp | 半導体装置の製造方法 |
KR0147939B1 (ko) | 1994-11-11 | 1998-09-15 | 배순훈 | 투사형 화상표시장치의 화소보정장치 |
US5691238A (en) | 1995-06-07 | 1997-11-25 | Advanced Micro Devices, Inc. | Subtractive dual damascene |
US5821621A (en) * | 1995-10-12 | 1998-10-13 | Texas Instruments Incorporated | Low capacitance interconnect structure for integrated circuits |
JP3378135B2 (ja) * | 1996-02-02 | 2003-02-17 | 三菱電機株式会社 | 半導体装置とその製造方法 |
WO1998000862A1 (en) | 1996-06-28 | 1998-01-08 | Advanced Micro Devices, Inc. | Solid porous insulated conductive lines |
US5744865A (en) * | 1996-10-22 | 1998-04-28 | Texas Instruments Incorporated | Highly thermally conductive interconnect structure for intergrated circuits |
JP3123449B2 (ja) * | 1996-11-01 | 2001-01-09 | ヤマハ株式会社 | 多層配線形成法 |
JP3984689B2 (ja) * | 1996-11-11 | 2007-10-03 | キヤノン株式会社 | インクジェットヘッドの製造方法 |
US6008540A (en) * | 1997-05-28 | 1999-12-28 | Texas Instruments Incorporated | Integrated circuit dielectric and method |
US6407441B1 (en) * | 1997-12-29 | 2002-06-18 | Texas Instruments Incorporated | Integrated circuit and method of using porous silicon to achieve component isolation in radio frequency applications |
JPH11312733A (ja) * | 1998-04-28 | 1999-11-09 | Nkk Corp | 集積回路装置の製造方法 |
FR2779006B1 (fr) * | 1998-05-19 | 2003-01-24 | St Microelectronics Sa | Procede de formation de silicium poreux dans un substrat de silicium, en particulier pour l'amelioration des performances d'un circuit inductif |
US6376859B1 (en) * | 1998-07-29 | 2002-04-23 | Texas Instruments Incorporated | Variable porosity porous silicon isolation |
US6090724A (en) * | 1998-12-15 | 2000-07-18 | Lsi Logic Corporation | Method for composing a thermally conductive thin film having a low dielectric property |
-
2000
- 2000-01-05 US US09/475,572 patent/US6541863B1/en not_active Expired - Lifetime
- 2000-07-31 KR KR1020027008757A patent/KR100698495B1/ko not_active IP Right Cessation
- 2000-07-31 DE DE60037599T patent/DE60037599T2/de not_active Expired - Lifetime
- 2000-07-31 EP EP00952341A patent/EP1245045B1/de not_active Expired - Lifetime
- 2000-07-31 JP JP2001550807A patent/JP2003519924A/ja active Pending
- 2000-07-31 WO PCT/US2000/020886 patent/WO2001050527A1/en active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
WO2001050527A1 (en) | 2001-07-12 |
KR100698495B1 (ko) | 2007-03-23 |
DE60037599D1 (de) | 2008-02-07 |
EP1245045B1 (de) | 2007-12-26 |
KR20020065641A (ko) | 2002-08-13 |
JP2003519924A (ja) | 2003-06-24 |
EP1245045A1 (de) | 2002-10-02 |
US6541863B1 (en) | 2003-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10351875B4 (de) | Integriertes Schaltkreisbauelement mit MIM-Kondensator | |
DE10256346B4 (de) | Halbleiterbauelement mit MIM-Kondensator und Zwischenverbindung und Herstellungsverfahren dafür | |
DE102008059871B4 (de) | Feuchtigkeitsbarrierenkondensatoren in Halbleiterkomponenten | |
DE60211915T2 (de) | Halbleiterstruktur unter verwendung von opfermaterial und zugeörige herstellungsverfahren | |
DE4319070A1 (de) | Halbleitervorrichtung und Herstellungsverfahren dafür | |
DE60037599T2 (de) | Herstellungsverfahren für halbleiteranordnung mit reduzierter signalwegverzögerungszeit | |
DE10310329A1 (de) | Verfahren zur Herstellung von Sicherungsbox-Schutzringen für integrierte Schaltungsvorrichtungen und integrierte Schaltungsvorrichtung, die damit ausgestattet sind | |
DE112019003120B4 (de) | Dünnfilmwiderstand in einer integrierten schaltung und herstellungsverfahren dafür | |
DE19834917A1 (de) | Verfahren zum Bilden von selbstausrichtenden Durchgängen in integrierten Schaltungen mit mehreren Metallebenen | |
DE102005027234A1 (de) | Verbindungsstrukturen für Halbleitervorrichtungen und Verfahren zum Bilden derselben | |
DE10244570B4 (de) | Liner-Schicht mit geringer Stufenüberdeckung zur Verbesserung des Kontaktwiderstands bei W-Kontakten | |
DE10348902B4 (de) | MIM-Kondensatorstruktur und Herstellungsverfahren | |
DE60030951T2 (de) | Verfahren zur herstellung von koaxialen verbindungsleitungen in einem cmos-prozess | |
DE102015119536A1 (de) | Kondensatoren mit dielektrischen Barriereschichten und Verfahren zu deren Ausbildung | |
DE102006036797B4 (de) | Verfahren zur Herstellung einer Einzel-Damaszen Struktur mit Einwegschablone | |
DE60132707T2 (de) | Niedrigtemperaturverfahren zur Unterdrückung von Hügeln in Verbindungsleitungen von integrierten Schaltkreisen | |
DE10012198B4 (de) | Zylindrisches Kondensatorbauelement mit innenseitigem HSG-Silicium und Verfahren zu seiner Herstellung | |
DE19531602C2 (de) | Verbindungsstruktur einer Halbleitereinrichtung und ihr Herstellungsverfahren | |
DE102008029794A1 (de) | Metall-Isolator-Metall-Kondensator und Verfahren zu dessen Herstellung | |
DE102004033825A1 (de) | Verfahren zur Herstellung einer Kondensatoranordnung sowie zugehörige Kondensatoranordnung | |
DE102009055433B4 (de) | Kontaktelemente von Halbleiterbauelementen, die auf der Grundlage einer teilweise aufgebrachten Aktivierungsschicht hergestellt sind, und entsprechende Herstellungsverfahren | |
DE102004029355B4 (de) | Verfahren mit selbstausgerichteter Maske zum Verringern der Zellenlayoutfläche | |
DE102018200438B4 (de) | Voll ausgerichtete Via-Strukturen | |
DE10085212B4 (de) | Dielektrische Schicht, integrierte Schaltung und Verfahren zu deren Herstellung | |
DE19716791B4 (de) | Verfahren zum Herstellen von Kontaktöffnungen in einer mehrschichtigen Halbleiterstruktur |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY |
|
8328 | Change in the person/name/address of the agent |
Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUSSER, |