DE4411874A1 - Schreibsignaleingangspuffer in einem integrierten Halbleiterschaltkreis - Google Patents

Description

Die vorliegende Erfindung bezieht sich auf einen Ein­ gangspuffer für eine Halbleiterspeichervorrichtung und insbe­ sondere auf einen Schreibsignaleingangspuffer zum Empfangen eines Schreibfreigabesignals, das von außerhalb des Chips an­ gelegt wird, und zum Bereitstellen eines Schreibtreibersi­ gnals als ein internes Signal des Chips.

Eine Halbleiterspeichervorrichtung besitzt einen Ein­ gangspuffer in jeder Stufe, um umgewandelte interne Signale durch Empfang von Adreß-, Daten-, vorgegebenen Steuerungs­ signalen usw. an die jeweiligen Schaltkreise innerhalb des Chips weiterzugeben. Inbesondere wird ein Ausgangssignal ei­ nes Schreibfreigabesignal-Eingangspuffers (hiernach als "Schreibsignaleingangspuffer" bezeichnet), das ein Steu­ erungssignal, wie etwa ein Schreibfreigabesignal erhält, als Haupttaktgeber zum Antreiben aller Schaltkreise innerhalb des Chips verwendet. Ein Treibervorgang dieses Schreibsignal­ eingangspuffers wird durchgeführt, während ein Schreib­ freigabesignal von einem System oder einer CPU (zentrale Ver­ arbeitungseinheit) außerhalb des Chips angelegt wird und folglich ein Schreibsignal als Haupttakt freigegeben wird. Die Freigabezeiten der jeweiligen Schaltkreise (zum Beispiel einer Datenleitung, eines Steuerungsschaltkreises, eines Datenausgangssignalschaltkreises), die durch das Schreibt­ reibersignal freigegeben werden, werden entsprechend der Freigabetaktung des Schreibtreibersignals bestimmt. Jedoch ist die Implementierung von Schaltkreisen, deren Teiber­ operationen durch das Schreibtreibersignal bestimmt werden, ein sehr schwieriges Problem, da die jeweiligen Schaltkreise so entworfen sein sollten, daß die Freigabetaktung des Schreibtreibersignals berücksichtigt wird. Das bedeutet, daß der Schreibsignaleingangspuffer nur dann betrieben wird, wenn das Schreibfreigabesignal als ein externes Signal an den Chip angelegt wird. Wie in diesem Gebiet wohlbekannt ist, besitzen die von einem System oder der CPU angelegten Signale ein sehr kurzes Freigabeintervall. Folglich werden Eingangspuffer, die durch die Eingabe eines externen Signals betrieben werden, nur während des Empfangs des externen Signals freigegeben, was auch im Schreibsignaleingangspuffer der Fall ist. Folg­ lich besitzt ein von dem Schreibsignaleingangspuffer ausgege­ benes Schreibtreibersignal ein sehr kurzes Freigabeintervall. Das Steuern des Betriebs anderer Schaltkreise ausgehend von dem Schreibtreibersignal während dieses sehr kurzen Inter­ valls ist in einem hochintegrierten Halbleiterschaltkreis un­ ter Berücksichtigung der Taktspielräume kaum möglich, und eine falsche Operation könnte daraus resultieren.

Um diese Problem zu lösen, wurde ein Verfahren zum Ver­ längern des Freigabeintervalls eines Schreibtreibersignals unabhängig von dem Freigabeintervall des Schreibfreigabesignals als externes Signal durch Hinzufü­ gen eines Festhalte- (Latch-) Bereichs in einer Ausgangsstufe des Eingangspuffers vorgeschlagen, wie in Fig. 3 gezeigt. Die Merkmale der Konfiguration der Fig. 3 sind folgende: Wenn das Schreibfeigabesignal an den -Anschluß 2 von außerhalb des Chips angelegt wird, werden "hohe" oder "1"-Daten in ei­ nen Knoten 14 geladen, und ein NOR-Gatter 16 erzeugt "nied­ rige" oder "0"-Daten. Wenn ein Spaltenfreigabesignal ϕC als Haupttaktsignal in einem "hohen" Zustand eingegeben wird, er­ zeugt ein NOR-Gatter 20 einen Schreibtreibersignal ϕWR im "hohen" Zustand. Selbst wenn das Anlegen des externen Signals an den -Anschluß 2 beendet ist, bleibt der Ausgang des NOR-Gatter 16 durch die Leitung 24 von einem Festhalteelement (Latch) 24 "niedrig". Folglich gibt der Eingangspuffer der Fig. 3 das Schreibtreibersignal ϕWR mit einem längeren Freigabeintervall als der des von außerhalb des Chips ange­ legten Schreibfreigabesignals aus. Folglich wird das Problem des Designs von Schaltkreisen innerhalb des Chips, die durch das Schreibtreibersignal ϕWR gesteuert werden, er­ leichtert, da das Schreibtreibersignal ϕWR ein längeres Freigabeintervall besitzt.

Der Betrieb des Eingangspuffers der Fig. 3 und das Freigabeintervall des Schreibtreibersignals ϕWR sind durch durchgezogene Linien der Schritte e1 bis e5 des Betriebs­ zeitablaufdiagramms, das in Fig. 4 gezeigt ist, dargestellt. Wie in e5 in Fig. 4 gezeigt, wird das Schreibtreibersignal ϕWR, als ein Schreibtreibersignal, im "hohen" Zustand freige­ geben, dessen Freigabeintervall durch die Kontrolle des Spaltenfreigabesignals ϕC unabhängig vom Schreibfreigabesignal bestimmt wird.

Jedoch kann der in Fig. 3 gezeigte Schreib­ signaleingangspuffer nicht die folgenden, ernsten Probleme vermeiden. Integrierte Halbleiterschaltkreise besitzen Daten­ ausgangspuffer und Datenausgangstreiber (nicht gezeigt) als Ausgangsstufe zum Bereitstellen von Daten nach außerhalb des Chips, wie zum Beispiel für einen Lesevorgang der in der Speicherzelle gespeicherten Daten. Wie in diesem Gebiet wohl­ bekannt ist, wird ein solcher Ausgangsstufenschaltkreis be­ trieben, indem er mit der Freigabe eines Spaltenadresstaktsignal synchronisiert wird, und dieser Freigabeschritt besteht aus den in Fig. 4 gezeigten Schritten e1, e6, e7 und e8. Jedoch wird, wenn der Datenausgangstreiber angeschaltet wird, ein starkes Hintergrundrauschen durch den Schaltvorgang des Transistors, der den Datenausgangstreiber bildet und einen großen Kanal besitzt, induziert. Wenn das Hintergrundrauschen erzeugt wird, wird die Gate-Source-Spannung V_GS des Transistors 6 reduziert, selbst wenn die Eingabe des Schreibfreigabesignals auf V_IH gehal­ ten wird. Dann kommt die Spannung an einem Knoten 8 über ei­ nen Kippunkt 1/2 Vcc, und folglich geht der Knoten 14 in den "hohen" Zustand, wie durch die gestrichelte Linie in Schritt e9 in Fig. 4 gezeigt. Der sich im "hohen" Zustand befindliche Knoten 14 bringt das Schreibtreibersignal ϕWR in den "hohen" Zustand, wie in Schritt e10 gezeigt, und das Schreibtreiber­ signal ϕWR wird in dem "hohen" Zustand festgehalten, wie durch die gestrichelte Linie in Fig. 2 gezeigt. Folglich wird das Schreibtreibersignal ϕWR unnötigerweise durch das durch den Anschaltvorgang des Datenausgangstreibers erzeugte Unter­ grundrauschen freigegeben, wodurch die Eingabe des Schreibfreigabesignals sinnlos wird. Dieses Ergebnis be­ friedigt nicht eine Taktung mittels eines extern angelegten Schreibfreigabesignals , da das Schreibtreibersignal ϕWR nicht durch Anlegen des Schreibfreigabesignals von außen, wie in Schritt e3 der Fig. 4 gezeigt, im "hohen" Zustand freigegeben wird, sondern das Schreibtreibersignal ϕWR wird unnötigerweise durch das innerhalb des Chips (also im Daten­ ausgangstreiber) erzeugte Untergrundrauschen, wie in Schritt e10 gezeigt, als im "hohen" Zustand befindlich erkannt. Folg­ lich kann kein korrekter Schreib/Lesevorgang erfolgen. Somit ist während eines solchen fehlerhaften Vorgangs, selbst wenn das normale Schreibfreigabesignal angelegt wird, der Ein­ gang des Knotens 14 in Fig. 3 blockiert, so daß der Schreib­ vorgang nicht in dem Schreibintervall durchgeführt werden kann (also in dem Freigabeintervall des Schreibtreibersignals ϕWR, das durch die durchgezogene Linie dargestellt ist).

In der Zwischenzeit besitzt der Schreibsignal­ eingangspuffer in dem 1 M DRAM TC511000 oder TC511001 der ja­ panischen Firma TOSHIBA ebenfalls einen Festhalteschaltkreis wie den unter 24 in Fig. 3 gezeigten. Der Schaltkreisaufbau ist einfach, löst jedoch nicht die zuvor erwähnten Probleme.

Es ist eine Aufgabe der vorliegenden Erfindung, einen integrierten Halbleiterschaltkreis zur Verfügung zu stellen, der einen stabilen Schreib/Lesevorgang durchführt.

Es ist eine weitere Aufgabe der vorliegenden Erfindung, einen Schreibsignaleingangspuffer in einem integrierten Halbleiterschaltkreis zur Verfügung zu stellen, der einen Schreibvorgang genau durch ein von außerhalb des Chips ange­ legtes Schreibfreigabesignal durchführt.

Es ist eine weitere Aufgabe der vorliegenden Erfindung, einen Schreibsignaleingangspuffer in einem integrierten Halbleiterschaltkreis zur Verfügung zu stellen, der keinen Fehlbetrieb aufgrund von Rauscherzeugung durch einen Schalt­ vorgang in einem Datenausgangsstufenschaltkreis verursacht.

Es ist eine weitere Aufgabe der vorliegenden Erfindung, einen Schreibsignaleingangspuffer in einem integrierten Halbleiterschaltkreis zur Verfügung zu stellen, der einen normalen Treibervorgang durch Empfang von einem von außerhalb erhaltenen Schreibfreigabesignal unabhängig von der Erzeugung von Untergrundrauschen durch den Schaltvorgang eines Datenausgangsstufenschaltkreises durchführt.

Es ist eine weitere Aufgabe der vorliegenden Erfindung, einen Schreibsignaleingangspuffer in einem integrierten Halbleiterschaltkreis zur Verfügung zu stellen, der keine falschen Daten aufgrund des Erzeugens von Untergrundrauschen durch den Schaltvorgang eines Datenausgangs­ stufenschaltkreises festhält und ein normales Schreibtreiber­ signal mit einer richtigen Taktung erzeugt, das der Eingabe des von außen angelegten Schreibfreigabesignals entspricht.

Diese und weitere Aufgaben werden durch den in den beigefügten Patentansprüchen definierten Schreibsignal­ eingangspuffer gelöst.

Insbesondere stellt die vorliegende Erfindung zum Lösen der obigen Aufgaben einen Schreibsignaleingangspuffer zur Verfügung, der wenigstens eine Eingangsstufe zum Erhalten ei­ nes Schreibfreigabesignals, das von außerhalb des Chips ange­ legt wird, eine logische Vorrichtung zum Erzeugen eines Schreibtreibersignals als ein dem Ausgangssignal der Ein­ gangsstufe entsprechendes Signal, und einen Festhaltebereich zum Festhalten des Ausgangssignals der logischen Vorrichtung, der auch eine Schaltvorrichtung in seinem Festhaltepfad um­ faßt, umfaßt.

Der Festhaltebereich des Eingangspuffers nach der vor­ liegenden Erfindung hält das Signal der Ausgangsstufe der lo­ gischen Vorrichtung fest und besitzt eine Schaltvorrichtung in seinem Pfad, die von einem vorgegebenen Steuerungssignal betrieben wird, um den Einschaltvorgang richtig durchzufüh­ ren, wenn durch einen Einschaltvorgang in dem Daten­ ausgangsstufenschaltkreis oder in anderen Stufen Hintergrund­ rauschen erzeugt wird, wodurch erreicht wird, daß die logische Vorrichtung einen normalen Treibervorgang entspre­ chend dem Anlegen eines externen Schreibfreigabesignals durchführt. Folglich wird das herkömmliche Problem des Erzeugens von falschen Daten durch einen solchen Festhalte­ bereich gelöst.

Die obigen Aufgaben und weitere Vorteile der vorliegen­ den Erfindung werden deutlicher durch die Beschreibung des bevorzugten Ausführungsbeispiels der vorliegenden Erfindung unter Bezugnahme auf die beigefügten Zeichnungen.

Fig. 1 ist ein Schaltkreisdiagramm, das einen Schreibsignaleingangspuffer zeigt, der einen Festhaltebereich mit einer Schaltvorrichtung nach der vorliegenden Erfindung besitzt.

Fig. 2 ist ein Betriebs-Zeitablaufdiagramm, wenn in Fig. 1 ein Schreibsignal freigegeben wird.

Fig. 3 ist ein Schaltkreisdiagramm eines Schreibsignaleingangspuffers mit einem Festhaltebereich nach dem Stand der Technik.

Fig. 4 ist ein Betriebs-Zeitablaufdiagramm, das zeigt, daß ein Schreibsignal in Fig. 3 freigegeben wird und Unter­ grundrauschen erzeugt wird.

Spezielle Details, wie etwa die jeweiligen Steuersignale und Schaltkreiskonfigurationen in der nachfolgenden Beschrei­ bung, scheinen ein besseres Gesamtverständnis der vorliegen­ den Erfindung zu geben. Es ist für den Fachmann offensicht­ lich, daß die vorliegende Erfindung mit Modifikationen dieser speziellen Details implementiert werden kann.

Der hier verwendete Ausdruck "Schreibsignal­ eingangspuffer" ist ein Beispiel für einen Eingangspuffer und bezeichnet einen Eingangspuffer zum Empfang eines Schreibfreigabesignals, das von außerhalb des Chips angelegt wird, und zum Umformen des empfangenen Signals in ein inter­ nes Signal und zum Anlegen eines Schreibtreibersignals, also eines Haupttaktsignals als Steuerungssignal, an die jeweili­ gen Schaltkreise zum Durchführen des Schreibvorgangs inner­ halb des Chips. Der Ausdruck "Ausgangsstufenschaltkreis" be­ zeichnet einen Schaltkreis zum Bereitstellen von aus den Speicherzellen innerhalb des Chips ausgelesenen Daten nach außen und ist ein allgemeiner Ausdruck für einen Datenaus­ gangspuffer und einen Datenausgangstreiber. Der Ausdruck "ϕDOUTE" bezeichnet ein internes Signal, das von einem mit dem von außerhalb des Chips angelegten Datenausgang verbunde­ nen Signal freigegeben wird, und ist als Signal zum Treiben des Ausgangsstufenschaltkreises definiert.

Fig. 1 ist ein Schaltkreisdiagramm, das einen Schreibsignaleingangspuffer zeigt, der einen Festhaltebereich mit einer Schaltvorrichtung nach der vorliegenden Erfindung umfaßt. Der Aufbau ist folgender: Die Eingangsstufe 32, . . . , 38 und die logische Vorrichtung 40, . . ., 50 in Fig. 1 sind wohlbekannt wie die herkömmlichen, in Fig. 3 gezeigten. Der Festhaltebereich 100 nach der vorliegenden Erfindung umfaßt eine Leitung 56, die mit einem Ausgangsstufensteuerungssignal ϕDOUTE verbunden ist, das von einem Ausgangsstufen­ steuerungsschaltkreis 64 erzeugt wird und den Antrieb des Ausgangsstufenschaltkreises 66 steuert, eine Leitung 52, die mit dem Schreibtreibersignal ϕWR, das von einem NOR-Gate 50 angelegt wird, verbunden ist, eine Leitung 54, die mit einem Eingang des NOR-Gates 50 verbunden ist, ein Übertragungsgate 60, das schaltbar zwischen den Leitungen 52 und 54 ange­ schlossen ist und einen P-Anschluß besitzt, der mit der Lei­ tung 56 verbunden ist, und einen N-Anschluß besitzt, der über einen Inverter 58 mit der Leitung 56 verbunden ist, und einen Rücksetztransistor 62, der einen zwischen der Leitung 54 und dem Erdanschluß GND gebildeten Kanal besitzt und einen mit der Leitung 56 verbundenen Steuerungsanschluß besitzt. Das Ausgangsstufensteuerungssignal ϕDOUTE, das in dem Ausgangsstufensteuerungsschaltkreis 64 erzeugt wird und je­ weils an die Leitung 56 und den Ausgangsstufenschaltkreis 66 angelegt wird, ist ein Steuerungssignal zum Steuern des An­ triebs der Ausgangsstufe und kann dasselbe Signal sein wie das in der koreanischen Patentanmeldung Nr. 1991-23940 oder 1992-6954 offengelegte ϕTRST.

Fig. 2 ist ein betriebliches Zeitablaufdiagramm, wenn das Schreibtreibersignal ϕWR in Fig. 1 freigegeben wird. Die Betriebscharakteristik der Fig. 1 wird im Detail unter Bezug­ nahme auf Fig. 2 beschrieben. Es sollte vor einer detaillier­ ten Beschreibung festgestellt werden, daß der Schreibsignaleingangspuffer nach der vorliegenden Erfindung den Festhaltepfad der Ausgangsstufe des Schreibsignal­ eingangspuffers entsprechend der Erzeugung oder der Abwesen­ heit des Ausgangsstufensteuerungssignals ϕDOUTE oder den Zu­ ständen des Ausgangsstufensteuerungssignals ϕDOUTE variabel umwandelt, wodurch der Treibervorgang unabhängig vom Hinter­ grundrauschen durchgeführt wird. Während des Schreib/Lesevorgangs der Daten bewirkt ein Spalten­ adreßtaktsignal eine Freigabe des Spaltenfreigabesignals ϕC, also eines Haupttaktes zur Spaltenfreigabe (in F1), und dann wird das Ausgangsstufensteuerungssignal ϕDOUTE freigege­ ben (in F6). Dann werden vorgegebenen Daten DOUT an das äu­ ßere des Chips angelegt, da der Ausgangstreiber des Ausgangsstufenschaltkreises einen Schaltvorgang durchführt (in F7). Zu diesem Zeitpunkt wird, wenn Untergrundrauschen erzeugt wird (in F8), der Knoten 38 der Fig. 1 in "hohen" Zu­ stand gebracht. Auch der Knoten 44 kommt in den "hohen" Zu­ stand, wie durch die gestrichelte Linie der Fig. 2 gezeigt (in F9). Dann erzeugt das NOR-Gatter 46 eine "niedrige" Aus­ gabe unabhängig von dem Pegel der Leitung 54. Zu diesem Zeit­ punkt wird, da das Spaltenfreigabesignal ϕC in einem "hohen" Zustand ist und der Ausgang des Inverters 48 in einem "nied­ rigen" Zustand ist, der Ausgangszustand des NOR-Gatters 50 "hoch", und das Schreibtreibersignal ϕWR wird in einem "ho­ hen" Zustand erzeugt, wie durch die gestrichelte Linie in Fig. 2 gezeigt. In der Zwischenzeit wird, da das Ausgangsstufensteuerungssignal ϕDOUTE im "hohen" Zustand freigegeben wird, das Übertragungsgate 60 ausgeschaltet, wo­ durch die Leitungen 52 und 54 isoliert werden. Der Rücksetz­ transistor 62 wird durch den "hohen" Zustand des Ausgangsstufensteuerungssignal ϕDOUTE angeschaltet, wodurch die Leitung 54 in den "niedrigen" Zustand zurückgesetzt wird. Wie in Fig. 2 gezeigt, kommen, wenn kein Untergrundrauschen erzeugt wird, die Knoten 38 und 44 in den "niedrigen" Zu­ stand, und dann erzeugt das NOR-Gatter 46 eine "hohe" Aus­ gabe, so daß das Schreibtreibersignal ϕWR im "niedrigen" Zu­ stand erzeugt wird (in F11). Wenn der Vorgang der Datenerzeugung beendet ist, wird das Freigabeintervall des Ausgangsstufensteuerungssignals ϕDOUTE, das ein Ausgangs­ stufensteuerungssignal ist, beendet (in F12), und folglich wird das Übertragungsgate 60 angeschaltet, um die Leitungen 52 und 54 zu verbinden. Folglich wird das in dem Untergrund­ rauschen erzeugte Schreibtreibersignal ϕWR als ein transientes Impulssignal erzeugt, das nicht wie herkömmlich festgehalten wird. Zu diesem Zeitpunkt wird, da das Schreibfreigabesignal WE noch nicht erhalten wurde, der näch­ ste Schreibvorgang nicht beeinflußt. Dann kommt, wenn das Schreibfreigabesignal WE in den WE-Anschluß 32 eingegeben wird, der Knoten 44 in den "hohen" Zustand (in F2) und als Ergebnis wird das normale Schreibtreibersignal ϕWR im "hohen" Zustand erzeugt (in F3). Hier wird, da das Ausgangs­ stufensteuerungssignal ϕDOUTE in den "niedrigen" Zustand geht, das Übertragungsgate 60 angeschaltet und der Rücksetz­ transistor 62 ausgeschaltet, so daß das Ausgangssignal ϕWR des Schreibsignaleingangspuffers nach der vorliegenden Erfin­ dung einen normalen Festhaltevorgang durchführt. Folglich werden die einzelnen Taktsignale (nicht gezeigt), die so er­ zeugt werden, daß sie mit diesem normalen Schreibtreibersi­ gnal ϕWr synchronisiert sind, normal in einem zuvor festge­ legten Zeitablauf erzeugt, so daß ein stabiler und genauer Schreibvorgang durchgeführt wird.

Der in Fig. 1 gezeigte Schreibsignaleingangs­ pufferschaltkreis ist die optimale Ausführungsform basierend auf der technischen Idee der vorliegenden Erfindung, aber derselbe Effekt der vorliegenden Erfindung kann auch erreicht werden, wenn die Eingangsstufe und die logische Vorrichtung durch andere, verbesserte Schaltkreiskomponenten ersetzt wer­ den. Auch kann das Übertragungsgate, das den Festhaltebereich 100 bildet, durch andere Schaltelemente implementiert werden, und es wird bevorzugt, daß ein Steuerungssignal, das das Schaltelement steuert, als ein Treibersignal für den Datenausgangsstufenschaltkreis verwendet werden kann. Außer­ dem ist in der vorliegenden Erfindung der Schreibsignal­ eingangspuffer mit einem Festhaltbereich unter den Adreß­ eingabepuffern als ein Beispiel beschrieben, und es ist für den Fachmann klar, daß andere Eingangspuffer mit einem Fest­ haltebereich ein stabiles Signalanlegen, Taktspielraum, usw. bieten können, wenn sie eine Schaltvorrichtung wie in der vorliegenden Erfindung besitzen.

Wie oben beschrieben, besitzt der Schreibsignal­ eingangspuffer als Eingangspuffer entsprechend der vorliegenden Erfindung eine Schaltvorrichtung, deren Treiber­ vorgang entsprechend Ausgangsbetriebsdaten auf dem Pfad einer in ihrer Ausgangsstufe vorgesehenen Festhaltevorrichtung ge­ steuert wird. Folglich wird ein normaler Treibervorgang ent­ sprechend der Eingabe eines externen Schreibfreigabesignals und unabhängig von dem durch einen Datenausgabevorgang er­ zeugten Untergrundrauschen durchgeführt, wodurch ein korrek­ ter Chip-Lese/Schreibvorgang garantiert wird. Die mit dem Zeitablauf verbundenen Betriebscharakteristiken können ver­ bessert werden, wenn der Chip in dem System montiert ist, da während des Schreibvorgangs ein stabiles und genaues Treiben durchgeführt wird. Außerdem wird die Zuverlässigkeit des in­ tegrierten Halbleiterschaltkreises in Bezug auf den Schreib­ vorgang verbessert.

Claims (4)

1. Schreibsignaleingangspuffer in einem integrierten Halbleiterschaltkreis, dadurch gekennzeichnet, daß er wenig­ stens umfaßt:
eine Eingangsstufe (32, . . ., 38) zum Erhalten eines Schreibfreigabesignals, das von außerhalb des Chips angelegt wird;
eine logische Vorrichtung (40, . . ., 50) zum Erzeugen ei­ nes Schreibtreibersignals als ein dem Ausgangssignal der Ein­ gangsstufe entsprechendes Signal; und
einen Festhaltebereich (100) zum Festhalten des Aus­ gangssignals der logischen Vorrichtung, die auch eine Schalt­ vorrichtung (60) in seinem Festhaltepfad umfaßt.

2. Schreibsignaleingangspuffer nach Anspruch 1, dadurch gekennzeichnet, daß die Schaltvorrichtung ein Treibersignal eines Datenausgangsstufenschaltkreises (64) steuert und ein­ gibt und von dem Treibersignal betrieben wird.

3. Schreibsignaleingangspuffer nach Anspruch 2, dadurch gekennzeichnet, daß die Schaltvorrichtung ausgeschaltet wird, wenn das Treibersignal freigegeben und erhalten wird, und in den anderen Fällen angeschaltet wird.

4. Schreibsignaleingangspuffer in einem integrierten Halbleiterschaltkreis, dadurch gekennzeichnet, daß er umfaßt: eine Eingangsstufe (32, . . ., 38) zum Erhalten eines Schreibfreigabesignals, das von außerhalb des Chips angelegt wird, eine logische Vorrichtung 40, . . ., 50) zum Erzeugen eines Schreibtreibersignals als ein dem Ausgangssignal der Eingangsstufe entsprechendes Signal, und einen Festhaltebe­ reich (100) zum Festhalten des Ausgangssignals der logischen Vorrichtung, wobei der Festhaltebereich eine Schaltvorrich­ tung (60) in seinem Festhaltepfad umfaßt, die von dem Treib­ ersignal eines Datenausgangsstufenschaltkreises (64) betrie­ ben wird.