DE19611961C2 - Verstärkerschaltung - Google Patents

Description

Die vorliegende Erfindung bezieht sich auf eine Verstärkerschaltun­ g. Insbesondere bezieht sich die vorliegende Erfindung auf eine Verstärkerschaltung, wie sie in einem Ausgabepuffer eines DRAM zur Ausgabe einer Ausgangsspannung mit einem Pegel, der höher als die Versorgungsspannung ist, vorgesehen ist.

Fig. 4 stellt ein Blockschaltbild dar, welches den gesamten Aufbau eines DRAM zeigt. Wie in Fig. 4 dargestellt ist, wird ein Zeilenadressenabtast- bzw. Freigabesignal /RAS, welches von einer externen Quelle angelegt wurde, in einen /RAS-Puffer 1 eingegeben und ein erzeugtes internes /RAS-Signal wird an eine Adressensteuerschaltung 4 angelegt. Die Adressensteuerschaltung 4 legt das extern angelegte Zeilenadressensignal an den Adres­ senpuffer 7 auf der Grundlage des internen /RAS-Signals an. Ein X-Adressensignal wird von dem Adressenpuffer 7 an einen Zeilen­ dekodierer 11 angelegt, wodurch eine X-Adresse einer Speicher­ zelle 8 zugeordnet wird. Nachdem das Zeilenadressenabtast- bzw. Freigabesignal /RAS angelegt ist, wird ein Spaltenadressenab­ tast- bzw. Freigabesignal /CAS an einen /CAS-Puffer 2 angelegt, in ein internes /CAS-Signal umgewandelt und in die Adressen­ steuerschaltung 4, eine Schreibsteuerschaltung 5 und eine Auslesesteuerschaltung 6 eingegeben. Die Adressensteuerschaltung 4 legt das extern angelegte Spaltenadressensignal an den Adres­ senpuffer 7 in Reaktion auf das interne /CAS-Signal an. Der Adressenpuffer 7 legt ein Y-Adressensignal an einen Spaltende­ kodierer 9 auf der Grundlage des Spaltenadressensignals an und der Spaltendekodierer 9 ordnet eine Y-Adresse der Speicherzelle 8 zu. Ein Schreibfreigabesignal /WE zum Unterscheiden eines Le­ se-/Schreibbetriebs wird in einen /WE-Puffer 3 eingegeben und ein internes /WE-Signal wird erzeugt. Gelangt das /WE-Signal auf einen "L"-(Low)Pegel, so wird die Schreibsteuerschaltung 5 freigegeben und der an einen Eingabepuffer 14 eingegebene Da­ tenwert wird über einen Schreibtreiber 15 in die Speicherzelle 8 geschrieben. Beim Auslesen gelangt die Schreibfreigabeschal­ tung /WE auf einen "H"-(High)Pegel und die Auslesesteuerschal­ tung 6 aktiviert einen Vorverstärker 12 und einen Ausgabepuffer 13. Ein Datenwert wird aus der Speicherzelle 8 ausgelesen und von einem Leseverstärker 10 über den Vorverstärker 12 und den Ausgabepuffer 13 ausgegeben.

Fig. 5 stellt ein Schaltbild dar, welches den in Fig. 4 gezeig­ ten Ausgabepuffer zeigt. Die NAND-Gatter 31 und 33 empfangen an ihrem einen eingangsseitigen Ende die ausgelesenen Datenwerte RD und /RD von dem in Fig. 4 gezeigten Vorverstärker 12 und empfangen an dem anderen eingangsseitigen Ende ein Ausgabefrei­ gabesignal OE. Beim Auslesen gelangt das Ausgabefreigabesignal OE auf einen "H"-Pegel und das NAND-Gatter 31 wird geöffnet. Die Ausgabe dieses Gatters wird durch einen Inverter 32 inver­ tiert und der ausgelesene Datenwert wird durch eine Verstärker­ schaltung 20 verstärkt und wird über einen n-Kanal-Transistor 35 an einen Ausgabeanschluß ausgegeben. Wenn kein Datenwert RD zum Auslesen angelegt ist, so gelangt ein Ausgang des NAND- Gatters 33 auf einen "L"-Pegel und wird von einem Inverter 34 invertiert, wodurch ein n-Kanal-Transistor 36 in den leitenden Zustand versetzt wird, so daß der Ausgangsanschluß auf einen "L"-Pegel gelangt.

Die Verstärkerschaltung 20 ist in Fig. 5 aufgrund der folgenden Gründe vorgesehen. Da die n-Kanal-Transistoren 35 und 36 als Ausgabepuffer verwendet werden, wird ein Datenwert mit einem "H"-Pegel durch eine Schwellenspannung V_TH eines n-Kanal- Transistors 35 reduziert und die Spannungsausgabe an dem Ausga­ beanschluß weist einen niedrigeren Pegel mit Vcc - V_TH auf. Ferner wird eine Zugriffsverzögerung erzeugt. Demzufolge wird die Aus­ gabe der Verstärkerschaltung 20 auf den Pegel Vcc + α gesetzt.

Fig. 6 stellt ein Schaltbild dar, welches ein Beispiel einer Verstärkerschaltung zeigt. Wie in Fig. 6 dargestellt ist, sind sechs Inverter 21-26 miteinander in Serie verbunden und eine Ausgabe des Inverters 26 wird über einen Kondensator 27 an ei­ nen Ausgabeanschluß OUT angelegt. Zwischen dem Ausgabeanschluß OUT und einem Verbindungspunkt zwischen einem Ausgang des In­ verters 22 und einem Eingang des Inverters 23, wird ein n- Kanal-MOS-Transistor 28 verbunden, der an seinem Gate eine Ver­ sorgungsspannung Vcc empfängt.

Fig. 7 stellt ein Zeitablaufdiagramm dar, welches den Betrieb der in Fig. 6 gezeigten Verstärkerschaltung zeigt. Fig. 8 stellt ebenfalls ein Zeitablaufdiagramm dar, welches den Be­ trieb der Verstärkerschaltung für den Fall zeigt, in dem ein kurzer Puls unerwünschterweise mit einem Eingabesignal der Ver­ stärkerschaltung zusammengeführt wird.

Wenn ein Eingabesignal IN von einem "L"-Pegel auf einen "H"- Pegel ansteigt, wie dies in Fig. 7(a) gezeigt ist, so wird das Eingabesignal IN nachfolgend durch die Inverter 21 und 22 in­ vertiert. Wie in Fig. 7(b) dargestellt ist, steigt ein Knoten N1, der einen Ausgang des Inverters 22 darstellt, von einem "L"-Pegel auf einen "H"-Pegel an. Dieses Signal mit "H"-Pegel wird durch den Ausgabeanschluß OUT über den n-Kanal-Transistor 28 übertragen. Zu diesem Zeitpunkt wird der Ausgabeanschluß OUT auf einen Pegel Vcc - V_TH (V_TH stellt eine Schwellenspannung des n-Kanal-Transistors 28 dar) aufgeladen, wie dies in Fig. 7(d) dargestellt ist. Das "H"-Pegelsignal am Knoten N1 wird aufein­ anderfolgend über die Inverter 23-26 verzögert und übertragen und ein Knoten N2 gelangt von einem "L"-Pegel auf einen "H"- Pegel, wie dies in Fig. 7(c) dargestellt ist.

Aufgrund des am Knoten N2 anliegenden Signals mit "H"-Pegel wird eine verstärkte Spannung mit einem Pegel Vcc + α über die eingekoppelte Kapazität des Kondensators 27 an den Ausgabean­ schluß OUT ausgegeben. Zu diesem Zeitpunkt befindet sich der n- Kanal-Transistor 28 in dem ausgeschalteten Zustand, da sich sein Gate auf dem Vcc-Pegel befindet, der Knoten N1 sich eben­ falls auf dem Vcc-Pegel befindet und sich der Ausgabeanschluß OUT auf dem verstärkten Pegel befindet. Demzufolge wird der verstärkte Pegel am Ausgabeanschluß OUT nicht an den Knoten N1 angelegt werden.

Wenn ein kurzer, auf einen "L"-Pegel abfallender Puls mit dem Eingabesignal IN vereinigt wird, wie dies in Fig. 8(a) darge­ stellt ist, so verringert sich der Pegel am Knoten N1, wie dies in Fig. 8(b) dargestellt ist, wodurch der n-Kanal-Transistor 28 eingeschaltet wird und der Verstärkungspegel des Ausgabean­ schlusses OUT gesenkt wird. Da der Knoten N2 mit dem Kondensa­ tor 27 verbunden ist, verringert sich der Amplitudenpegel des kurzen Pulses, der am Knoten N2 ankommt und der Pegel des Aus­ gabeanschlusses OUT verbleibt auf einem niedrigen Pegel.

Im folgenden wird der Grund der Zusammenführung eines kurzen Pulses mit dem Eingabesignal IN beschrieben. Fig. 9 stellt ein Blockschaltbild dar, welches den gesamten Aufbau eines DRAM zeigt. Wie in Fig. 9 dargestellt ist, besteht ein DRAM aus ei­ ner Mehrzahl von Speicherblöcken 41-44, wenn der DRAM eine hohe Speicherkapazität aufweist. Auslesedaten werden von einem Vor­ verstärker ausgegeben, der einem jeden Speicherblock 41-44 ent­ spricht und ein Auslesedatenwert wird durch einen Adressense­ lektor 45 ausgewählt. Hierbei entsteht durch die unterschiedli­ che Anordnung der Speicherblöcke 41-44 ein Zeitunterschied zwischen den Ausgaben der Vorverstärker, wodurch möglicherweise ein kurzer Puls den Auslesedaten RD überlagert wird. Des weiteren könnte ein Ausgabefreigabesignal OE auf einen "H"-Pegel gelan­ gen, bevor sich die Auslesedaten RD ändern, da diese von einem externen Stift zugeführt werden. Als Ergebnis hiervon wird ein kurzer Puls erzeugt, und der Verstärkungspegel wird gesenkt, wodurch sich ein "H"-Pegel in unerwünschter Weise verringert.

Aus der US-PS 5 170 072 ist eine Verstärkerschaltung zur Ausgabe einer Ausgangsspannung an einen Ausgangsanschluß mit einem Pe­ gel, der höher als eine Versorgungsspannung ist, bekannt. Eine Puffereinrichtung wird durch einen Booster verwirklicht. Damit sollen einem Eingangssignal überlagerte Störimpulse weitgehendst unwirksam gemacht werden. Hierzu verfügt die Verstärkerschaltung über einen Schaltungsteil, der als Eingabesperreinrichtung wirkt, solange ein anderes Schaltungsteil ein Maskiersignal für das Eingangssignal abgibt.

Aus der US-PS 5 396 463 ist noch eine ähnliche Booster-Schaltung bekannt, bei der ein Hochzieh- und ein Tiefzieh-Transistor zum Ausgeben von Daten durch eine komplementäre Schalttätigkeit ge­ steuert werden. Eine Vorladeeinrichtung lädt ein Paar von aus einer Speicherzelle gelesenen Datensignalen mit einem gegebenen Spannungspegel in einem ersten Betriebsmodus vor, eine Schalt­ einrichtung verbindet das Ausgangssignal der Vorladeeinrichtung mit den Gates der genannten Transistoren. Eine Freigabeschaltung verbindet das Ausgabesignal von der Schalteinrichtung mit den Gates der genannten Transistoren in einem anderen Modus.

Es ist Aufgabe der vorliegenden Erfindung, eine Verstärkerschal­ tung vorzusehen, mit der das Abfallen des Verstärkungspegels an einem Ausgangsanschluß auch dann verhindert wird, wenn ein kurzer Störpuls dem Eingabe­ signal überlagert wird.

Diese Aufgabe wird durch eine Verstärkerschaltung nach Anspruch 1 gelöst.

Bevorzugte Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.

Es folgt die Beschreibung von Ausfüh­ rungsbeispielen anhand der Figuren. Von den Figuren zeigen:

Fig. 1 ein Schaltbild einer Verstärkerschaltung gemäß einer Ausführungsform der vorlie­ genden Erfindung;

Fig. 2 ein Zeitablaufdiagramm, welches den Be­ trieb der in Fig. 1 gezeigten Verstärker­ schaltung veranschaulicht;

Fig. 3 ein Beispiel einer Verbesserung der in Fig. 1 gezeigten Ausführungsform;

Fig. 4 ein schematisches Blockschaubild, welches einen DRAM zeigt;

Fig. 5 ein Schaltbild, welches ein Beispiel des in Fig. 4 gezeigten Ausgabepuffers zeigt;

Fig. 6 ein Schaltbild, welches ein Beispiel ei­ ner Verstärkerschaltung zeigt;

Fig. 7 ein Zeitablaufdiagramm, welches den Be­ trieb der in Fig. 6 gezeigten Verstärker­ schaltung veranschaulicht;

Fig. 8 ein Zeitablaufdiagramm, welches den Be­ trieb der Verstärkerschaltung veranschau­ licht, wenn ein kurzer Puls mit einem Eingabesignal verschmolzen bzw. zusammen­ geführt ist,

Fig. 9 ein Schaltbild, welches die Ursachen des Zusammenführens eines kurzen Pulses mit einem Eingabesignal zeigt.

Fig. 1 stellt ein Schaltbild dar, welches eine Verstärkerschal­ tung gemäß einer Ausführungsform der vorliegenden Erfindung zeigt. In der Verstärkerschaltung der vorliegenden Ausführungs­ form sind vier Inverter 23-26 miteinander in Serie verbunden, ein Ende eines Kondensators 27 ist mit einem Ausgangsknoten N2 des Inverters 26 verbunden und ein n-Kanal-Transistor 28 ist zwischen einem eingangsseitigen Ende eines Inverters 23 und dem anderen Ende des Kondensators 27 in ähnlicher Weise wie in dem oben mit Bezug auf Fig. 6 beschriebenen Beispiel verbunden. Ei­ ne Versorgungsspannung Vcc wird an das Gate des n-Kanal- Transistors 28 angelegt.

Zusätzlich ist ein RS-Flip-Flop, welches aus den NAND-Gattern 51 und 52 besteht, auf der Eingangsseite des Inverters 23 vor­ gesehen. Ein Eingabesignal IN wird an einen Setz-Eingang ange­ legt, der einen Eingang des NAND-Gatters 52 darstellt und ein Ausgangssignal des NAND-Gatters 54 wird an einen Rücksetz- Eingang angelegt, der aus einem Eingangsanschluß des NAND- Gatters 51 besteht. Das NAND-Gatter 54 weist ein Eingangsende auf, an welchem das Eingabesignal IN empfangen wird, und der andere Eingang empfängt den Pegel eines Ausgabeanschlusses OUT, der durch einen Inverter 53 invertiert wird.

Fig. 2 stellt ein Zeitablaufdiagramm dar, welches den Betrieb der in Fig. 1 gezeigten Verstärkerschaltung veranschaulicht. Im folgenden wird der Betrieb der in Fig. 1 gezeigten Verstärker­ schaltung mit Bezug auf Fig. 2 beschrieben. Wenn das Eingabesi­ gnal IN auf einen "H"-Pegel ansteigt, wie dies in Fig. 2(a) ge­ zeigt ist, so fällt ein Knoten N3, der einen Ausgang des NAND- Gatters 52 darstellt, auf einen "L"-Pegel ab, wie dies in Fig. 2(d) dargestellt ist, und ein Knoten N1, der einen Ausgang des NAND-Gatters 51 darstellt, steigt auf einen "H"-Pegel an, wie dies in Fig. 2(b) dargestellt ist. Da sich der Ausgabeanschluß OUT zu diesem Zeitpunkt auf einen "L"-Pegel befindet, wie dies in Fig. 2(g) dargestellt ist, wird der Ausgabeanschluß auf den Pegel Vcc - V_TH durch den n-Kanal-Transistor 28 aufgeladen. Das Signal mit dem "H"-Pegel des Knotens N1 wird über die Inverter 23-26 an den Knoten N2 übertragen und der Kondensator 27 wird durch dieses Potential wie in Fig. 2(c) dargestellt aufgeladen. Die Ladespannung des Kondensators 27 wird dem Ausgabeanschluß OUT aufaddiert und der verstärkte Pegel Vcc + α wird von dem Aus­ gabeanschluß OUT wie in Fig. 2(g) gezeigt, ausgegeben.

Wenn das Eingangssignal IN momentan auf einen "L"-Pegel hinab­ gezogen wird, wie dies in Fig. 2(a) gezeigt ist, so gelangen die Knoten N3 und N5 auf einen "H"-Pegel, wie dies in den Fig. 2(d) und (f) dargestellt ist. Als Ergebnis hiervon fällt der Knoten N1 auf einen "L"-Pegel ab, wie dies in Fig. 2 (b) gezeigt ist, und das RS-Flip-Flop wird eingerastet. Da sich der Ausgangsanschluß OUT auf dem Pegel Vcc + α befindet, wird zu die­ sem Zeitpunkt ein Knoten N4, der einen Ausgang des Inverters 53 darstellt, auf einen "L"-Pegel gelangen, wie dies in Fig. 2(e) dargestellt ist und das NAND-Gatter 54 wird geschlossen. Demzu­ folge wird der Halte-Zustand bzw. Einrastzustand des RS-Flip- Flop selbst dann aufrechterhalten, wenn das Eingangssignal IN nach dem Zusammenschluß mit dem kurzen Puls ansteigt.

Die am Ausgangsanschluß OUT angelegte Spannung wird durch das Abfallen des Knotens N1 auf den "L"-Pegel entladen. Wenn das Potential am Ausgangsanschluß OUT einen "L"-Pegel einnimmt, so nimmt der Ausgang des Inverters 53 einen "H"-Pegel ein, wodurch das NAND-Gatter 54 geöffnet wird. Der Knoten N5 gelangt auf ei­ nen "L"-Pegel und der Knoten N1 nimmt einen "H"-Pegel ein, wo­ durch der Ausgabeanschluß OUT wieder auf Vcc - V_TH aufgeladen wird. Hiernach wird der Kondensator 27 durch das über die In­ verter 23-26 übertragene Signal mit "H"-Pegel aufgeladen und der verstärkte Pegel wird am Ausgabeanschluß OUT ausgegeben.

Selbst wenn ein kurzer Puls, der auf einen "L"-Pegel abfällt, mit dem Eingangssignal zusammengeführt wird, nachdem das Ein­ gangssignal auf einen "H"-Pegel angestiegen ist, wie dies in Fig. 2(a) gezeigt ist, kann mit der vorliegenden Ausführungs­ form ein Ausgangsanschluß OUT auf das Potential Vcc + α verstärkt werden, nachdem es unter Beeinflussung des kurzen Pulses auf einen "L"-Pegel abgefallen ist, wie dies in Fig. 2(g) darge­ stellt ist.

Fig. 3 stellt ein Schaltbild dar, welches eine weitere Ausfüh­ rungsform der vorliegenden Erfindung zeigt. In der in Fig. 1 gezeigten Ausführungsform erfordert das Beschleunigen der Hal­ tevorgänge durch die NAND-Gatter 51 und 52 ein solches Verhält­ nis, daß der Knoten N1 so schnell wie möglich auf einen "L"- Pegel gesteuert wird. Da der Ausgang des NAND-Gatters 51 mit einem eingangsseitigen Ende des NAND-Gatters 52, dem Eingang des Inverters 23 und dem n-Kanal-Transistor 28 in der in Fig. 1 gezeigten Ausführungsform verbunden ist, wird eine hohe Last angelegt, wodurch ein Abfallen des Knotens N1 auf einen "L"- Pegel verzögert wird, wenn ein kurzer Puls mit dem Eingabesi­ gnal IN zusammengeführt wird. Deshalb sind in der in Fig. 3 ge­ zeigten Ausführungsform zwei weitere Inverter 55 und 56 zwischen dem Ausgang des NAND-Gatters 51 und dem Inverter 23 ein­ gesetzt, wodurch die Last am Knoten N1 reduziert wird und der Abfall des Knotens auf einen "L"-Pegel erleichtert wird.

Wie oben beschrieben wurde, wird nach der vorliegenden Erfin­ dung ein Transistor in Reaktion auf ein Eingabesignal, welches in eine Pufferschaltung eingegeben wurde, und welches von einem niedrigen Pegel auf einen hohen Pegel ansteigt, in den leiten­ den Zustand versetzt, wodurch ein Ausgabeanschluß aufgeladen wird, ein Kondensator wird in Reaktion auf das Ausgangssignal der Pufferschaltung, welches von einem niedrigen Pegel auf ei­ nen hohen Pegel ansteigt, aufgeladen und das Aufladungspotenti­ al wird dem des Ausgabeanschluß überlagert und, wenn ein Si­ gnalpuls mit dem Eingangssignal zusammengeführt wird, wird die Eingabe eines Signals mit hohem Pegel an die Pufferschaltung so lange verhindert, bis der Ausgangsanschluß einen niedrigen Pe­ gel einnimmt, so daß der Ausgangsanschluß nach dem Abfall auf einen niedrigen Pegel wieder auf einen verstärkten Pegel erhöht werden kann.

Claims (3)

1. Eine Verstärkerschaltung zur Ausgabe einer Ausgangsspannung an einen Ausgangsanschluß (OUT) mit einem Pegel (Vcc + α), der höher als eine Versorgungsspannung (Vcc) ist, mit:
einer Puffereinrichtung (23-26) zum Ausgeben eines angelegten Eingangssignals (IN) als ein Ausgabesignal;
einem Transistor (28), der das an die Puffereinrichtung (23-26) angelegte Eingangssignal (IN), welches von einem niedrigen Pegel auf einen hohen Pegel ansteigt, an den Ausgangsanschluß (OUT) überträgt;
einem Kondensator (27), der als Reaktion auf das Ausgabesignal von der Puffereinrichtung (23-26), welches von einem niedrigen Pegel auf einen hohen Pegel ansteigt, aufgeladen wird, wobei das aufgeladene Potential zu dem Potential des Ausgabeanschlusses (OUT) aufaddiert wird und
einer Eingabesperreinrichtung (51-54) zum Verhindern einer Ein­ gabe eines Signals mit hohem Pegel in die Puffereinrichtung (23- 26) so lange, bis das Potential des Ausgangsanschlusses (OUT) einen niedrigen Pegel einnimmt, wenn ein Signalpuls, der auf einen niedrigen Pegel abfällt, dem Eingangssignal (IN) überla­ gert wird, nachdem das Eingangssignal (IN) von einem niedrigen Pegel auf einen hohen Pegel angestiegen ist.

2. Verstärkerschaltung nach Anspruch 1, bei der die Eingabe­ sperreinrichtung (51-54) eine Halteeinrichtung (51, 52, 54) zum Einnehmen eines Haltezustands aufweist, wenn der Signalpuls auf einen niedrigen Pegel abfällt, und die ihren Haltezustand als Reaktion auf den Pegel des Ausgabeanschlusses (OUT), der auf einen niedrigen Pegel abgesunken ist, freigibt, um die gehaltene Ausgabe an die Puffereinrichtung (23-26) als das Eingangssignal anlegt.

3. Verstärkerschaltung nach Anspruch 2, bei der die Halteein­ richtung einen RS-Flip-Flop (51, 52), welcher das Eingabesignal (IN) an seinem Setz-Eingangsanschluß empfängt, und eine Gatter-Schaltung (54) zum Sperren des Zurücksetzens des RS- Flip-Flops (51, 52) durch das Eingangssignal (IN) so lange, bis der Pegel des Ausgangsanschlusses (OUT) ein niedriger Pegel wird, aufweist.